JP4025261B2 - 表面形状認識用センサ及びその製造方法 - Google Patents

Description

本発明は、人間の指紋や動物の鼻紋など微細な凹凸を有する表面形状を感知するために用いられる表面形状認識用センサ及びこの製造方法に関する。

近年の情報化社会の進展と現代社会の環境変化において、セキュリティ技術に対する関心が高まっている。例えば、電子マネーなどのシステム構築のための本人認証技術が、大きく注目されている。また、クレジットカードの不正利用の防止のための認証技術についても、研究開発が活発に行われ、多くの技術が提案されている（例えば、非特許文献１参照）。

これらのような認証には、指紋や音声などを用いる種々の方式があるが、中でも、指紋を用いた認証については、これまで多くの技術が開発されている。指紋認証のためには指紋を読み取る必要があるが、指紋を読み取る方式としては、レンズや照明などの光学系を備えた光学式や、感圧シートなどを用いた圧力式がある。また、半導体基板の上にセンサを配置した半導体式などがある。これらの方式の中で、小型化が容易で汎用性を有するのは、半導体式である。

半導体式のセンサとしては、ＬＳＩ製造技術を用いた静電容量式の指紋センサがある（非特許文献２，特許文献１参照）。この方式の指紋センサは、小さな静電容量検出センサをＬＳＩの上に２次元的に配列したセンサチップにより、帰還静電容量方式を利用して、皮膚の凹凸パターンを検出するものである。

ここで、静電容量方式の指紋センサについて、簡単に説明する。この指紋センサは、図１０に示すように、半導体基板１００１の上に層間絶縁層１００２を介して形成された複数のセンサ電極１００３と、センサ電極１００３を覆うパシベーション膜１００４と、層間絶縁層１００２の上に形成されてパシベーション膜１００４の表面に露出するアース電極１００５とを備えている。

図１０には示していないが、層間絶縁層１００２の下の半導体基板１００１の上には、例えば複数のＭＯＳトランジスタやこれらを接続する配線などを備えた集積回路が形成され、集積回路の一部で検出回路が形成されている。センサ電極１００３は、検出回路に接続し、また、アース電極１００５は接地電位とされている。

このように構成された指紋センサのチップにおいて、検出対象の指がパシベーション膜１００４に接触すると、接触した指表面の皮膚がセンサ電極１００３に対向する電極として作用し、これらの間で静電容量を形成する。この静電容量は、上記検出回路により検出され、各センサ電極より検出された複数の静電容量の値により、指紋の画像データが得られる。また、図１０に示す指紋センサでは、パシベーション膜１００４の表面に発生した静電気は、アース電極１００５に流れていくため、半導体基板１００１の上に形成されている集積回路が、静電破壊から保護される構造となっている。

また、半導体式のセンサとして、ＭＥＭＳ（Micro Electro Mechanical Systems：微小電気機械システム）を用いた指紋センサも提案されている（特許文献２参照）。この指紋センサについて、簡単に説明する。この指紋センサは、図１１に示すように、半導体基板１１０１の上に層間絶縁層１１０２を介して形成された複数の下部電極１１０３と、下部電極１１０３の上に所定の間隔をあけて対向配置された上部電極１１０４とを備えるようにしたものである。図示していないが、上部電極１１０４には、貫通孔が設けられている。

上部電極１１０４は、複数の下部電極１１０３に対して共通に設けられ、複数の下部電極１１０３を区画するように設けられた支持電極１１０５によって支持され、下部電極１１０３の対向する部分が、図１１の下方向に変形可能とされている。また、上部電極１１０４の上には、上部電極１１０４の全域を覆うように設けられた封止膜１１０６が設けられ、また、封止膜１１０６の上には、複数の下部電極１１０３に対応して複数の突起１１０７が設けられている。

また、図１１には示していないが、層間絶縁層１１０２の下の半導体基板１１０１の上には、例えば複数のＭＯＳトランジスタやこれらを接続する配線などを備えた集積回路が形成され、集積回路の一部で検出回路が形成されている。この検出回路に、各々下部電極１１０３が、配線を介して接続している。

図１１に示す指紋センサでは、検出対象の指が封止膜１１０６の上に接触すると、まず、突起１１０７が指の表面に接触し、指からの圧力により突起１１０７が下方に押し下げられる。このことにより、封止膜１１０６とともに上部電極１１０４も押し下げられて撓み、この部分では、上部電極１１０４と下部電極１１０３との間隔が変化する。この結果、上部電極１１０４と下部電極１１０３との間に形成されていた静電容量が変化する。この静電容量の変化は、上記検出回路により検出され、各センサ電極より検出された複数の静電容量の値により、指紋の画像データが得られる。

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開２０００−２３０８０１号公報 特開２００２−３２８００３号公報 清水良真他、個人認証機能付きＩＣカードに関する一検討、信学技法、Technical report of IEICE OFS92-32,p.25-30(1992) Marco Tartagni and Robert Guerrieri, A 390 dpi Live Fingerprint Imager Based on Feedback Capacitive Sensing Scheme, 1997 IEEE International Solid-state Circuits Conference, pp.200-201(1997)

しかしながら、図１０に示した指紋センサでは、所謂乾燥肌とよばれる状態となっている指を対象とした場合、センサ電極１００３と指の表面との間に形成される静電容量が小さく、明瞭な指紋の画像を得ることが困難であるという問題があった。
一方、図１１に示した指紋センサでは、機械的な動作により表面形状を検出するため、上述した乾燥肌の指の場合、明瞭な指紋の画像を得ることができる。しかしながら、図１１に示した指紋センサでは、検出対象の指の皮膚が、汗などの水分により湿潤して極端に柔軟な状態となっていると、接触した指の表面が変形して突起１１０７の段差を吸収し、接触した指の表面から受ける力が分散し、上部電極１１０４を充分に撓ませることができない場合がある。

従って、本発明は、上述した問題点を解消するためになされたものであり、例えば、乾燥した指や湿った指、あるいは硬い指先や柔らかい指先など、検出対象の表面が様々な状態であっても、対象の表面形状をより鮮明に検出できるようにすることを目的とする。

本発明に係る表面形状認識用センサは、半導体基板の上に形成された層間絶縁層の同一平面上に配列された複数の第１検出素子と、層間絶縁層の同一平面上に配列された複数の第２検出素子と、層間絶縁層の下方に設けられた集積回路とを備え、集積回路は、第１検出素子に接続する第１検出回路と、第２検出素子に接続する第２検出回路と、第１検出回路及び第２検出回路を制御する制御回路とを含み、第１検出素子と第２検出素子とは、検出機構が異なるものである。

上記表面形状認識用センサにおいて、制御回路は、複数の第１検出回路を制御する第１制御回路と、複数の第２検出回路を制御する第２制御回路と、第１制御回路および第２制御回路の出力を合成する総合制御回路とを備える。

また、本発明に係る表面形状認識用センサは、半導体基板の上に形成された層間絶縁層の同一平面上に配列された複数の第１検出素子と、層間絶縁層の同一平面上に配列された複数の第２検出素子と、層間絶縁層の下方に設けられた集積回路とを備え、集積回路は、第１検出素子及び 第２検出素子に接続する検出回路と、検出回路を制御する制御回路とを含み、第１検出素子と 第２検出素子とは、検出機構が異なる。

上記検出回路は、第１検出素子及び第２検出素子との接続を切り替える切り替えスイッチを備えるものであってもよい。

本発明に係る表面形状認識用センサの製造方法は、半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の上に第１金属膜を形成する工程と、第１金属膜の上に複数の開口部を備えた第１マスクパターンを形成する工程と、第１マスクパターンの開口部の底部に露出した第１金属膜の表面にメッキ法により第１金属パターンを形成する工程と、第１マスクパターンを除去した後、第１金属パターンの周囲に配置された開口部を備えた第２マスクパターンを第１金属膜及び第１金属パターンの上に形成する工程と、第２マスクパターンの開口部の底部に露出した第１金属膜の表面にメッキ法により第１金属パターンより厚い第２金属パターンを形成する工程と、第２マスクパターンを除去した後、第１金属パターン及び第２金属パターンをマスクとして第１金属膜をエッチング除去し、第１金属膜及び第１金属パターンからなる複数の下部電極，複数のセンサ電極と第１金属膜及び第２金属パターンからなる支持部材とを形成する工程と、センサ電極及び下部電極を覆いかつ支持部材の上面が露出するように層間絶縁膜の上に絶縁膜を形成する工程と、絶縁膜の上に導電性を有する材料から構成された密着層を形成する工程と、密着層の上に導電性を有する材料から構成されたシード層を形成する工程と、シード層の上の下部電極の上部領域に開口部を備えた第３マスクパターンを形成する工程と、第３マスクパターンの開口部の底部に露出したシード層の表面にメッキ法により開口部を備えた第３金属パターンを形成する工程と、第３マスクパターンを除去した後、第３金属パターンをマスクとしてシード層をエッチング除去する工程と、第３金属パターンが形成されていないセンサ電極の上部領域の密着層を覆う第４マスクパターンを形成する工程と、第４マスクパターン及び第３金属パターンをマスクとし、第３金属パターンの開口部の底部に露出する密着層をエッチング除去する工程と、第４マスクパターンを除去する工程と、第３金属パターンの開口部を介して下部電極の上部の絶縁膜をエッチング除去し、下部電極と第３金属パターンとに挟まれた領域に空間を形成する工程と、センサ電極の上部領域における絶縁膜の表面を覆う密着層を除去し、第３金属パターン及びこの下部のシード層，密着層からなる上部電極を形成する工程とを備え、半導体基板の上に、センサ電極とこれを覆う絶縁膜からなる複数の静電容量式容量検出素子と、下部電極とこの上に対向配置された上部電極とからなる複数のＭＥＭＳ式容量検出素子とを形成するものである。
上記表面形状認識用センサの製造方法において、絶縁膜と上部電極とによる段差を平坦化する平坦化絶縁膜を絶縁膜及び上部電極の上に形成する工程を備えるようにしてもよい。

また、本発明に係る他の表面形状認識用センサの製造方法は、半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の上に第１金属膜を形成する工程と、第１金属膜の上の複数の第１領域に各々開口部を備えた第１マスクパターンを形成する工程と、第１マスクパターンの開口部の底部に露出した第１金属膜の表面にメッキ法により第１金属パターンを形成する工程と、第１マスクパターンを除去した後、第１領域以外の複数の第２領域の各々の中央部に配置された開口部及び第１領域と第２領域との周囲に配置された開口部を備えた第２マスクパターンを第１金属膜及び第１金属パターンの上に形成する工程と、第２マスクパターンの開口部の底部に露出した第１金属膜の表面にメッキ法により第１金属パターンより厚い第２金属パターンを形成する工程と、第２マスクパターンを除去した後、第１金属パターン及び第２金属パターンをマスクとして第１金属膜をエッチング除去し、第１領域の第１金属膜及び第１金属パターンからなる複数の下部電極，第２領域の中央部に配置された第１金属膜及び第２金属パターンからなる複数のセンサ電極，及び第１領域と第２領域との周囲に配置された第１金属膜及び第２金属パターンからなる支持部材とを形成する工程と、下部電極を覆いかつ支持部材の上面が露出するように層間絶縁膜の上に絶縁膜を形成する工程と、絶縁膜の上に導電性を有する材料から構成された密着層を形成する工程と、密着層の上に導電性を有する材料から構成されたシード層を形成する工程と、シード層の上の下部電極の上部領域に開口部を備えた第３マスクパターンを形成する工程と、第３マスクパターンの開口部の底部に露出したシード層の表面にメッキ法により開口部を備えた第３金属パターンを形成する工程と、第３マスクパターンを除去した後、第３金属パターンをマスクとしてシード層をエッチング除去する工程と、第３金属パターンが形成されていないセンサ電極の上部領域の密着層を覆う第４マスクパターンを形成する工程と、第４マスクパターン及び第３金属パターンをマスクとし、第３金属パターンの開口部の底部に露出する密着層をエッチング除去する工程と、第４マスクパターンを除去する工程と、第３金属パターンの開口部を介して下部電極の上部の絶縁膜をエッチング除去し、下部電極と第３金属パターンとに挟まれた領域に空間を形成する工程と、第３金属パターン以外の領域の密着層を除去し、第３金属パターン及びこの下部のシード層，密着層からなる上部電極を形成する工程と、絶縁膜，センサ電極，及び上部電極による段差を平坦化する平坦化絶縁膜を絶縁膜，センサ電極，及び上部電極の上に形成する工程とを備え、半導体基板の上に、第１領域に配置されて下部電極とこの上に対向配置された上部電極とからなる複数のＭＥＭＳ式容量検出素子と、第２領域の配置されてセンサ電極とこれを覆う絶縁膜からなる複数の静電容量式容量検出素子とを形成するものである。

上述した表面形状認識用センサの製造方法において、上部電極の上に突起を形成する工程を備えるようにしてもよい。

以上説明したように、本発明では、半導体基板の上に、検出機構の異なる複数の第１検出素子と第２検出素子とを配列したので、検出対象の表面が様々な状態であっても、対象の表面形状をより鮮明に検出できるという優れた効果が得られる。

以下、本発明の実施の形態について図を参照して説明する。
図１は、本実施の形態における表面形状認識用センサの構成例を模式的に示す平面図（ａ）及び断面図（ｂ），（ｃ）である。図１に示す表面形状認識用センサは、静電容量式容量検出素子１１０とＭＥＭＳ（Micro Electro Mechanical Systems：微小電気機械システム）式容量検出素子１２０とが、交互に配列されたものである。図１（ａ）に示す例では、静電容量式容量検出素子１１０の上下左右に、ＭＥＭＳ式容量検出素子１２０が配置され、ＭＥＭＳ式容量検出素子１２０の上下左右に、静電容量式容量検出素子１１０が配置されている。各素子は、平面視５０μｍ角の正方形状に形成され、従って、５０μｍ間隔で配列されている。

図１に示す表面形状認識用センサは、例えばシリコンから構成された基板１０１の上に層間絶縁層１０２を備え、この上に、静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０とが配列されている。層間絶縁層１０２の下の基板１０１の上には、例えば複数のＭＯＳトランジスタやこれらを接続する配線などを備えた集積回路が形成され、集積回路の一部で検出回路が形成されている。

層間絶縁層１０２の上には、まず、静電容量式容量検出素子１１０を構成するセンサ電極１１３が、１００μｍ間隔でマトリクス状に配列され、上記検出回路の一部に接続している。センサ電極１１３は、平面視、静電容量式容量検出素子１１０の領域の中央部に配置されている。
また、層間絶縁層１０２の上には、ＭＥＭＳ式容量検出素子１２０を構成する下部電極１２３が、１００μｍ間隔でマトリクス状に配列され、上記検出回路の一部に接続している。下部電極１２３は、平面視、ＭＥＭＳ式容量検出素子１２０の領域の中央部に配置されている。

層間絶縁層１０２の上において、各検出素子は、格子状に形成された支持部材１０５により区画されている。支持部材１０５は、例えば金などの導電性を有する材料から構成されている。支持部材１０５の各々のマスにおいて、静電容量式容量検出素子１１０の領域は、容量絶縁膜１０４が充填され、この下にセンサ電極１１３が埋設された状態となる。

また、支持部材１０５の各々のマスにおいて、ＭＥＭＳ式容量検出素子１２０の領域は、支持部材１０５の上に形成された上部電極１０６に覆われている。各ＭＥＭＳ式容量検出素子１２０の領域では、下部電極１２３の上部には空間が形成され、下部電極１２３の上方には、所定の距離離間して上部電極１０６が配設された状態となっている。上部電極１０６は、各ＭＥＭＳ式容量検出素子１２０に共通に設けられ、支持部材１０５の上に支持されている。また、上部電極１０６の静電容量式容量検出素子１１０の上部は、開放している。なお、ＭＥＭＳ式容量検出素子１２０毎に、上部電極を個別に設けるようにしてもよい。

なお、ＭＥＭＳ式容量検出素子１２０は、図１（ｃ）に示すように構成してもよい。図１（ｃ）に示す例では、上部電極１０６の上に封止膜１０７を備え、封止膜１０７の上には、複数の下部電極１２３に対応して複数の突起１０８が設けられている。突起１０８を設けることで、上部電極１０６の撓み量を大きくすることができ、感度を向上させることができる。

図１に示す表面形状認識用センサによれば、複数の静電容量式容量検出素子１１０と複数のＭＥＭＳ式容量検出素子１２０とを、交互に配列して検出面を構成したので、検出対象の指表面の状態にかかわらず、指紋の形状を鮮明に検出することが可能となる。例えば、検出対象の指の表面（皮膚）が乾燥肌の状態であっても、ＭＥＭＳ式容量検出素子１２０により、指紋の凹凸を精度良く検出できる。また例えば、検出対象の指の表面が、湿潤するなどのことにより柔らかい状態であっても、静電容量式容量検出素子１１０により、指紋の凹凸を精度良く検出できる。

次に、層間絶縁層１０２の下に設けられた集積回路の一部で構成されている検出回路について説明する。図１に示した表面形状認識用センサは、図２に示すように、各静電容量式容量検出素子１１０の各々に接続する静電容量式容量検出回路２１０と、各ＭＥＭＳ式容量検出素子１２０の各々に接続するＭＥＭＳ式容量検出回路２２０を備えている。静電容量式容量検出回路２１０とＭＥＭＳ式容量検出回路２２０とは、同じ回路構成としても良く、また、各々各素子に適した異なる構成としてもよい。

静電容量式容量検出回路２１０は、静電容量式容量検出素子１１０で検出される容量を測定し、この結果（信号）を制御回路３００に渡す。同様に、ＭＥＭＳ式容量検出回路２２０は、ＭＥＭＳ式容量検出素子１２０で検出される容量を測定し、この結果（信号）を制御回路３００に渡す。制御回路３００では、各検出回路からの信号を受け取り、例えば、各検出素子の位置に対応させ、検出された容量の大小をグレースケールに変換して指紋画像とする。

また、検出回路は、図３に示すように構成してもよい。図３に示す例では、静電容量式制御回路３１０とＭＥＭＳ式用制御回路３２０とを新規に設け、これらの出力を総合制御回路３０１で合成するようにしたものである。静電容量式制御回路３１０は、各静電容量式容量検出回路２１０からの信号を受け取り、静電容量式容量検出素子１１０の位置情報を付加することでこれらの位置に対応させ、検出された容量の大小をグレースケールに変換して１つの指紋画像（画像データ）とする。

同様に、ＭＥＭＳ式用制御回路３２０は、各ＭＥＭＳ式容量検出回路２２０からの信号を受け取り、ＭＥＭＳ式容量検出素子１２０の位置情報を付加することでこれらの位置に対応させ、検出された容量の大小をグレースケールに変換して１つの指紋画像（画像データ）とする。
総合制御回路３０１では、上述したことにより各検出回路から得られた各々の画像データを、所定の指標をもとに各々評価した上で、この評価の結果を各々に重み付けて合成する。

以下、総合制御回路３０１における上述した評価の動作例について説明する。例えば、乾燥肌の指が、指紋検出の対象となる場合を考える。この場合、静電容量式容量検出素子１１０では、乾燥した指によって形成される容量が小さいため、静電容量式用制御回路３１０からの出力は弱く、図３（ｂ）の乾燥指の欄の左に示すように、鮮明な画像データは得られない。

これに対し、ＭＥＭＳ式容量検出素子１２０では、乾燥して硬くなっている指の表皮によって、指紋の凹凸に対応して上部電極１０６が撓んで大きな容量変化が得られる。この結果、ＭＥＭＳ式用制御回路３２０からは大きな出力が得られ、図３（ｂ）の乾燥指の欄の中央に示すように、鮮明な画像データが得られる。

総合制御回路３０１は、これら両方の画像データの鮮明度を評価して評価値を生成して比較し、比較結果により指が乾燥状態であることを検知する。また、総合制御回路３０１は、各々の画像データに所定の重みを付けて合成することで、鮮明な指紋画像を生成して出力する。

また、普通の状態の指が、指紋検出の対象となる場合、静電容量式容量検出素子１１０，ＭＥＭＳ式容量検出素子１２０の両方が、初期の性能通りに指紋の凹凸を検出し、静電容量式用制御回路３１０，ＭＥＭＳ式用制御回路３２０の両方から、鮮明な指紋画像が得られる。従って、総合制御回路３０１では、これら両方の画像データの鮮明度を評価して評価値を生成して比較すると、これらに大きな差がないので、検出対象の指が普通の状態であると判断する。また、この判断の結果、総合制御回路３０１では、得られた２つの画像データを加算して指紋画像として出力する。

また、汗などで湿った指が指紋検出の対象となる場合、静電容量式容量検出素子１１０では、指紋の凹凸に対応して充分な容量変化が得られ、静電容量式用制御回路３１０から大きな出力が得られ、図３（ｂ）の湿った指の欄の左に示すように、鮮明な画像データが得られる。

これに対し、ＭＥＭＳ式容量検出素子１２０では、指の表皮が湿って柔らかくなっているので、上部電極１０６があまり撓まず、大きな容量変化が得られない。従って、ＭＥＭＳ式用制御回路３２０からは出力は弱く、図３（ｂ）の湿った指欄の中央に示すように、鮮明な画像データが得られない。

総合制御回路３０１は、これら両方の画像データの鮮明度を評価して評価値を生成して比較し、比較結果により指が湿った状態であることを検知する。また、総合制御回路３０１は、各々の画像データに所定の重みを付けて合成することで、鮮明な指紋画像を生成して出力する。

また、検出回路は、図４に示すように構成してもよい。図４に示す例では、隣り合う静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０との出力を切り替える切り替えスイッチ３３０を設けたものである。切り替えスイッチ３３０を用いて静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０との出力を切り替えることで、容量検出回路２３０を共用することが可能となる。切り替えスイッチ３３０は、制御信号発生回路３４０により切り替え動作が制御される。

例えば、切り替えスイッチ３３０の２接点を両方とも接続する状態とすることで、静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０との両方の出力が容量検出回路２３０に入力される。この結果、検出対象の指の状態に関わらず、制御回路３００より鮮明な指紋画像が得られる。

また、切り替えスイッチ３３０の２接点において、接点３３０ｂの接続と接点３３０ａの接続とを切り替えることで、制御回路３００においては、静電容量式容量検出素子１１０による指紋画像と、ＭＥＭＳ式容量検出素子１２０による指紋画像との２つの画像データを、切り替えスイッチ３３０の切り替えのタイミングにより各々取得することが可能となり、図３に示した回路と同様の効果が得られる。また、検出対象の指の状態が予め判明している場合、切り替えスイッチ３３０の接続状態を判明している状態に合わせて切り替えておくことで、より高速な検出が可能となる。

次に、表面形状認識用センサの製造方法について説明する。
まず、図５（ａ）に示すように、シリコンなどの半導体材料からなる基板１０１の上に、図示しないＭＯＳトランジスタなどの素子を形成し、これらを接続する配線を形成するなどにより、容量検出回路などを含む集積回路を形成する。次に、この図示しない集積回路を覆うように絶縁膜を形成し、基板１０１の上に、層間絶縁層１０２を形成する。
次に、図５（ｂ）に示すように、層間絶縁層１０２の表面に、例えば蒸着法により膜厚０．１μｍのチタン膜と０．１μｍの金膜との２層膜からなるシード層（第１金属膜）５０１を形成する。

次に、シード層５０１の上に、公知のフォトリソグラフィー技術により、センサ電極及び下部電極となる領域が開放したマスクパターンを形成し、このマスクパターンをマスクとしてシード層５０１の上に、電解メッキ法により選択的に金のメッキ膜を膜厚１μｍ程度に形成する。上記マスクパターンを除去した後、同様にすることで、支持部材が配置される領域に、選択的に金のメッキ膜を膜厚２μｍ程度に形成する。

これらのことにより、図５（ｃ）に示すように、シード層５０１の上に、電極パターン５０２と支柱パターン５０３とが形成された状態とする。図５（ｃ’）の平面図に示すように、電極パターン５０２は、所定の間隔でマトリクス状に配列され、支柱パターン５０３は、格子状に形成される。

次に、電極パターン５０２及び支柱パターン５０３をマスクとし、シード層５０１を選択的にエッチングする。このエッチングでは、まず、ヨウ素，ヨウ化アンモニウム，水，エタノールからなるエッチング液を用い、シード層５０１の上層の金膜を選択的に除去する。次いで、ＨＦ系のエッチング液を用い、シード層５０１の下層のチタン膜を選択的に除去する。なお、上記金のウエットエッチングでは、エッチング速度が毎分０．０５μｍである。

これらの結果、図６（ｄ）に示すように、層間絶縁層１０２の上に、各々が絶縁分離してセンサ電極１１３，下部電極１２３，及び支持部材１０５が形成された状態が得られる。各電極は、各々が層間絶縁層１０２の下に形成されている集積回路の所定の回路に接続し、支持部材１０５は、接地電位に接続されている。なお、図には、これらを接続している配線を省略している。

次に、図６（ｅ）に示すように、支持部材１０５に囲われている領域を充填するように、容量絶縁膜１０４を形成する。容量絶縁膜１０４により、センサ電極１１３及び下部電極１２３は埋設された状態となる。容量絶縁膜１０４は、例えば、感光性を有する樹脂膜から形成することができる。例えば、ポリアミド，ポリアミド酸，ポリベンゾオキサゾール（もしくはこの前駆体）などのベース樹脂（ポリイミド）に、ポジ型感光剤を付加した感光性樹脂を、基板１０１の上に回転塗布などにより塗布し、感光性樹脂膜を形成する。なお、上記ベース樹脂を主体としたネガ型の感光樹脂を用いることも可能である。

次に、塗布形成した感光性樹脂膜にプリベークを施した後、支持部材１０５の上部領域に露光を行い、現像の処理を行うことで、支持部材１０５の上部の感光性樹脂膜が除去された状態とする。これら露光現像処理の後、支持部材１０５の間に残った感光性樹脂膜を熱硬化させた後、例えば化学的機械的研磨法などによりエッチバックすることで、図６（ｅ）に示すように、支持部材１０５の上面と同一の平面が形成される平坦な表面の容量絶縁膜１０４が、形成された状態が得られる。

次に、上述したことにより平坦に形成された支持部材１０５及び容量絶縁膜１０４の表面に、例えば蒸着法により、膜厚０．１μｍのチタン膜（密着層）と０．１μｍの金膜（シード層）との２層膜からなる金属層５０４を形成する。
次に、金属層５０４の上にレジストパターンを形成する。このレジストパターンは、まず、センサ電極１１３が配置されている支持部材１０５に囲われた領域を覆うパターンを備える。また、上記レジストパターンは、下部電極１２３が配置されている支持部材１０５に囲われた領域の上部において、下部電極１２３の外側上部の領域に、柱状のパターンを備える。

次いで、上記レジストパターンをマスクとし、電解メッキ法により、金属層５０４の露出している領域に、選択的に金のメッキ膜を膜厚１．０μｍ程度形成する。この後、上記レジストパターンを除去することで、図６（ｇ）に示すように、下部電極１２３が配置されている支持部材１０５に囲われた領域の上部に、部分的に開口部を備えた電極パターン５０５が形成された状態とする。電極パターン５０５は、上部電極１０６の一部である。ここで、図６（ｇ）以降では、電極パターン５０５や上部電極１０６に、便宜的に開口部（貫通孔）が示された状態とする。開口部は、平面視一辺が４μｍの正方形である。また、４個の開口部が、下部電極１２３の４つの角の外側に配置されている。

以上のように電極パターン５０５を形成した後、まず、電極パターン５０５をマスクとして金属層５０４の上層である金膜（シード層）をエッチング除去する。このエッチングは、ヨウ素，ヨウ化アンモニウム，水，エタノールからなるエッチング液を用いればよい。
次いで、図６（ｈ）に示すように、センサ電極１１３が配置された領域を覆うレジストパターン５０６を形成する。この後、レジストパターン５０６及び電極パターン５０５をマスクとし、電極パターン５０５の開口部に露出している金属層５０４の下層であるチタン膜（密着層）を選択的に除去する。これらの結果、図７（ｉ）に示すように、下部電極１２３の上方に上部電極１０６が形成された状態が得られ、上部電極１０６の開口部においては、下層の容量絶縁膜１０４の表面が露出した状態となる。

次に、レジストパターン５０６を除去した後、上述したことにより形成した上部電極１０６の開口部を介して例えば酸素プラズマを作用させることで、下部電極１２３の上部領域の容量絶縁膜１０４を除去する。これらのことは、例えば、基板１０１を酸素のプラズマ中に曝すことで実現できる。このことにより、図７（ｊ）に示すように、下部電極１２３の上部領域には空間が形成される。

次に、図７（ｋ）に示すように、上部電極１０６の上に封止膜１０７を形成し、上部電極１０６の開口部が塞がれた状態とする。
ここで、封止膜１０７の形成例について説明する。封止膜１０７の形成は、例えば、感光性を有する樹脂の膜を、公知のＳＴＰ（Spin-coating film Transfer and hot-Pressing technique）法により形成する。まず、上記樹脂の膜を塗布形成してあるシートフィルムを用意し、所定の圧力に真空排気された雰囲気で、シートフィルムの樹脂膜形成面を基板１０１の上に貼り付け、これらを熱圧着させ、この後、樹脂の膜よりシートフィルムを剥離すればよい。

これらのことにより貼り付けられた樹脂の膜を、公知のリソグラフィー技術により露光現像し、形成したパターンを例えば３００℃１時間の熱処理により熱硬化させることで、図７（ｋ）に示すように、封止膜１０７が形成できる。上述した樹脂の膜は、ポリアミド，ポリアミド酸，ポリベンゾオキサゾール（もしくはこの前駆体）などのベース樹脂（ポリイミド）に、ポジ型感光剤を付加した感光性樹脂であればよい。また、上記ベース樹脂を主体としたネガ型の感光樹脂であってもよい。

以上のようにして封止膜１０７を形成した後、封止膜１０７及び上部電極１０６が形成されていないセンサ電極１１３の上部領域の金属層５０４を、ＨＦ系のエッチング液により除去し、図７（ｋ）に示すように、センサ電極１１３の上部領域における容量絶縁膜１０４の表面を露出させる。

この後、前述したＳＴＰ法もしくは公知の回転塗布法により、膜厚５μｍ程度の感光性樹脂膜を形成し、これを所定のパターンに露光現像し、加熱して熱硬化させることで、図７（ｌ）に示すように、封止膜１０７の上に、下部電極１２３に対応させて、突起１０８が形成された状態とする。
以上のことにより、静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０とが、交互に配列された表面形状認識用センサが完成する。

なお、突起１０８は、必ずしも必要なものではない。例えば、検出対象の表面形状の凹凸が、各素子の寸法よりも小さい場合、突起１０８がなくても、上部電極１０６を凹凸の状態に対応させて撓ませることができる。
また、封止膜１０７は、上部電極１０６の全域を覆うように形成する必要はない。図７（ｍ）に示すように、封止膜７０７は、上部電極１０６の開口部を塞ぐように形成すればよく、上部電極１０６の表面が露出していてもよい。上部電極１０６の上面が露出していることにより、本センサの表面において発生した静電気を、支持部材１０５を経由して接地に流すことが可能となり、静電気に対する耐性を向上させることができる。

また、図８（ａ）に示すように、上部電極１０６及び封止膜１０７と、容量絶縁膜１０４の表面との段差を埋めるような平坦化絶縁層８０１を形成してもよい。
また、平坦化絶縁層８０１を形成する場合、図８（ｂ）に示すように、厚いセンサ電極８１３を形成し、センサ電極８１３の上部の絶縁層の厚さを薄くし、形成される容量が大きくなるようにしてもよい。センサ電極８１３は、支柱パターン５０３から支持部材１０５を形成するまでの工程と同様にすることで、形成できる。

ところで、上述した実施の形態では、図９（ａ）に示すように、検出対象の指が指し示す方向に対し、静電容量式容量検出素子１１０とＭＥＭＳ式容量検出素子１２０とが、ほぼ直角平行な方向に配列されているようにした。
しかしながらこれに限るものではなく、図９（ｂ）に示すように、各素子が、検出対象の指が指し示す方向に対し、４５°回転した方向に配列されているようにしてもよい。
また、図９（ｃ）に示すように、平面視円形のＭＥＭＳ式容量検出素子９２０をマトリクス状に配列させ、これらの隙間に、静電容量式容量検出素子９１０を配列させるようにしてもよい。

なお、上述では、第１検出素子として、指の表面を一方の電極として利用する、可動部を備えない静電容量式容量検出素子を用い、第２検出素子として、可動する上部電極と固定されている下部電極とを備えたＭＥＭＳ式容量検出素子を用いるようにしたが、これに限るものではない。例えば、第１検出素子は、絶縁膜に覆われたセンサ電極における電気的変量を検出する検出素子であればよい。

第１検出素子の他の例として、指などの検出対象に高周波信号を与えて検出対象より電界を生成させ、この電界をセンサ電極が検出する電界検出素子が利用できる。また例えば、第２検出素子として、圧電素子を備えた感圧式の検出素子を用いるようにしてもよい。本発明は、指紋などの表面形状を認識（検出）する検出面に、検出機構が異なる第１検出素子と第２検出素子とを備えるようにしたことに特徴がある。

また、上述では、第１検出素子と第２検出素子とを、交互に配列するようにしたが、これに限るものではない。例えば、４つの第１検出素子と４つの第２検出素子とを各々一単位とし、これらの一単位を交互に配列するようにしてもよい。また、一列毎もしくは一行毎に、第１検出素子と第２検出素子とを並べて配列させるようにしてもよい。

半導体基板の上に、検出機構の異なる複数の第１検出素子と第２検出素子とを配列することによって、例えば、乾燥した指や湿った指、あるいは硬い指先や柔らかい指先など、検出対象の表面が様々な状態を対象とする指紋認証にも適用できる。

本発明の実施の形態における表面形状認識用センサの構成例を示す平面図（ａ），断面図（ｂ），（ｃ）である。 本発明の実施の形態における表面形状認識用センサの一部構成例を示す構成図である。 本発明の実施の形態における表面形状認識用センサの一部構成例を示す構成図（ａ）及び検出状態を説明するための説明図（ｂ）である。 本発明の実施の形態における表面形状認識用センサの一部構成例を示す構成図である。 本発明の実施の形態における表面形状認識用センサの製造過程を模式的な断面により示す工程図である。 図５に続く、本発明の実施の形態における表面形状認識用センサの製造過程を模式的な断面により示す工程図である。 図６に続く、本発明の実施の形態における表面形状認識用センサの製造過程を模式的な断面により示す工程図である。 本発明の実施の形態における表面形状認識用センサの他の構成例を示す模式的な断面図である。 本発明の実施の形態における表面形状認識用センサの他の構成例を示す模式的な平面図である。 従来よりある表面形状認識用センサの構成例を示す断面図である。 従来よりある表面形状認識用センサの構成例を示す断面図である。

符号の説明

１０１ 基板
１０２ 層間絶縁層
１０４ 容量絶縁膜
１０５ 支持部材
１０６ 上部電極
１０７ 封止膜
１０８ 突起
１１０ 静電容量式容量検出素子
１１３ センサ電極
１２０ ＭＥＭＳ式容量検出素子
１２３ 下部電極
２１０ 静電容量式容量検出回路
２２０ ＭＥＭＳ式容量検出回路
３００ 制御回路

Claims (8)

1. 半導体基板の上に形成された層間絶縁層の同一平面上に配列された複数の第１検出素子と、
   前記層間絶縁層の同一平面上に配列された複数の第２検出素子と、
   前記層間絶縁層の下方に設けられた集積回路と
   を備え、
   前記集積回路は、
   前記第１検出素子に接続する第１検出回路と、
   前記第２検出素子に接続する第２検出回路と、
   前記第１検出回路及び第２検出回路を制御する制御回路と
   を含み、
   前記第１検出素子と前記第２検出素子とは、検出機構が異なるものであることを特徴とする表面形状認識用センサ。
2. 請求項１記載の表面形状認識用センサにおいて、
   前記制御回路は、
   複数の前記第１検出回路を制御する第１制御回路と、
   複数の前記第２検出回路を制御する第２制御回路と、
   前記第１制御回路および前記第２制御回路の出力を合成する総合制御回路と
   を備えることを特徴とする表面形状認識用センサ。
3. 半導体基板の上に形成された層間絶縁層の同一平面上に配列された複数の第１検出素子と、
   前記層間絶縁層の同一平面上に配列された複数の第２検出素子と、
   前記層間絶縁層の下方に設けられた集積回路と
   を備え、
   前記集積回路は、
   前記第１検出素子及び前記第２検出素子に接続する検出回路と、
   前記検出回路を制御する制御回路と
   を含み、
   前記第１検出素子と前記第２検出素子とは、検出機構が異なるものであることを特徴とする表面形状認識用センサ。
4. 請求項３記載の表面形状認識用センサにおいて、
   前記検出回路は、前記第１検出素子及び第２検出素子との接続を切り替える切り替えスイッチを備えることを特徴とする表面形状認識用センサ。
5. 半導体基板の上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜の上に第１金属膜を形成する工程と、
   前記第１金属膜の上に複数の開口部を備えた第１マスクパターンを形成する工程と、
   前記第１マスクパターンの開口部の底部に露出した前記第１金属膜の表面にメッキ法により第１金属パターンを形成する工程と、
   前記第１マスクパターンを除去した後、前記第１金属パターンの周囲に配置された開口部を備えた第２マスクパターンを前記第１金属膜および前記第１金属パターンの上に形成する工程と、
   前記第２マスクパターンの開口部の底部に露出した前記第１金属膜の表面にメッキ法により前記第１金属パターンより厚い第２金属パターンを形成する工程と、
   前記第２マスクパターンを除去した後、前記第１金属パターン及び前記第２金属パターンをマスクとして前記第１金属膜をエッチング除去し、前記第１金属膜および前記第１金属パターンからなる複数の下部電極，複数のセンサ電極と前記第１金属膜および前記第２金属パターンからなる支持部材とを形成する工程と、
   前記センサ電極及び前記下部電極を覆いかつ前記支持部材の上面が露出するように前記層間絶縁膜の上に絶縁膜を形成する工程と、
   前記絶縁膜の上に導電性を有する材料から構成された密着層を形成する工程と、
   前記密着層の上に導電性を有する材料から構成されたシード層を形成する工程と、
   前記シード層の上の前記下部電極の上部領域に開口部を備えた第３マスクパターンを形成する工程と、
   前記第３マスクパターンの開口部の底部に露出した前記シード層の表面にメッキ法により開口部を備えた第３金属パターンを形成する工程と、
   前記第３マスクパターンを除去した後、前記第３金属パターンをマスクとして前記シード層をエッチング除去する工程と、
   前記第３金属パターンが形成されていない前記センサ電極の上部領域の前記密着層を覆う第４マスクパターンを形成する工程と、
   前記第４マスクパターンおよび前記第３金属パターンをマスクとし、前記第３金属パターンの開口部の底部に露出する前記密着層をエッチング除去する工程と、
   前記第４マスクパターンを除去する工程と、
   前記第３金属パターンの開口部を介して前記下部電極の上部の前記絶縁膜をエッチング除去し、前記下部電極と前記第３金属パターンとに挟まれた領域に空間を形成する工程と、
   前記センサ電極の上部領域における前記絶縁膜の表面を覆う前記密着層を除去し、前記第３金属パターン及びこの下部の前記シード層，前記密着層からなる上部電極を形成する工程と
   を備え、
   前記半導体基板の上に、
   前記センサ電極とこれを覆う前記絶縁膜からなる複数の静電容量式容量検出素子と、
   前記下部電極とこの上に対向配置された前記上部電極とからなる複数のＭＥＭＳ式容量検出素子と
   を形成することを特徴とする表面形状認識用センサの製造方法。
6. 請求項５記載の表面形状認識用センサの製造方法において、
   前記絶縁膜と前記上部電極とによる段差を平坦化する平坦化絶縁膜を前記絶縁膜および前記上部電極の上に形成する工程を備えたことを特徴とする表面形状認識用センサの製造方法。
7. 半導体基板の上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜の上に第１金属膜を形成する工程と、
   前記第１金属膜の上の複数の第１領域に各々開口部を備えた第１マスクパターンを形成する工程と、
   前記第１マスクパターンの開口部の底部に露出した前記第１金属膜の表面にメッキ法により第１金属パターンを形成する工程と、
   前記第１マスクパターンを除去した後、前記第１領域以外の複数の第２領域の各々の中央部に配置された開口部及び前記第１領域と前記第２領域との周囲に配置された開口部を備えた第２マスクパターンを前記第１金属膜および前記第１金属パターンの上に形成する工程と、
   前記第２マスクパターンの開口部の底部に露出した前記第１金属膜の表面にメッキ法により前記第１金属パターンより厚い第２金属パターンを形成する工程と、
   前記第２マスクパターンを除去した後、前記第１金属パターン及び前記第２金属パターンをマスクとして前記第１金属膜をエッチング除去し、前記第１領域の前記第１金属膜および前記第１金属パターンからなる複数の下部電極，前記第２領域の中央部に配置された前記第１金属膜および前記第２金属パターンからなる複数のセンサ電極，および前記第１領域と前記第２領域との周囲に配置された前記第１金属膜および前記第２金属パターンからなる支持部材とを形成する工程と、
   前記下部電極を覆いかつ前記支持部材の上面が露出するように前記層間絶縁膜の上に絶縁膜を形成する工程と、
   前記絶縁膜の上に導電性を有する材料から構成された密着層を形成する工程と、
   前記密着層の上に導電性を有する材料から構成されたシード層を形成する工程と、
   前記シード層の上の前記下部電極の上部領域に開口部を備えた第３マスクパターンを形成する工程と、
   前記第３マスクパターンの開口部の底部に露出した前記シード層の表面にメッキ法により開口部を備えた第３金属パターンを形成する工程と、
   前記第３マスクパターンを除去した後、前記第３金属パターンをマスクとして前記シード層をエッチング除去する工程と、
   前記第３金属パターンが形成されていない前記センサ電極の上部領域の前記密着層を覆う第４マスクパターンを形成する工程と、
   前記第４マスクパターンおよび前記第３金属パターンをマスクとし、前記第３金属パターンの開口部の底部に露出する前記密着層をエッチング除去する工程と、
   前記第４マスクパターンを除去する工程と、
   前記第３金属パターンの開口部を介して前記下部電極の上部の前記絶縁膜をエッチング除去し、前記下部電極と前記第３金属パターンとに挟まれた領域に空間を形成する工程と、
   前記第３金属パターン以外の領域の前記密着層を除去し、前記第３金属パターン及びこの下部の前記シード層，前記密着層からなる上部電極を形成する工程と、
   前記絶縁膜，前記センサ電極，及び前記上部電極による段差を平坦化する平坦化絶縁膜を前記絶縁膜，前記センサ電極，および前記上部電極の上に形成する工程と
   を備え、
   前記半導体基板の上に、
   前記第１領域に配置されて前記下部電極とこの上に対向配置された前記上部電極とからなる複数のＭＥＭＳ式容量検出素子と、
   前記第２領域の配置されて前記センサ電極とこれを覆う前記絶縁膜からなる複数の静電容量式容量検出素子と
   を形成することを特徴とする表面形状認識用センサの製造方法。
8. 請求項５〜７のいずれか１項に記載の表面形状認識用センサの製造方法において、
   前記上部電極の上に突起を形成する工程を備えたことを特徴とする表面形状認識用センサの製造方法。

Images