JP4016995B2 - 回路接続材料並びに回路端子の接続構造及び接続方法 - Google Patents
回路接続材料並びに回路端子の接続構造及び接続方法 Download PDFInfo
- Publication number
- JP4016995B2 JP4016995B2 JP2005116157A JP2005116157A JP4016995B2 JP 4016995 B2 JP4016995 B2 JP 4016995B2 JP 2005116157 A JP2005116157 A JP 2005116157A JP 2005116157 A JP2005116157 A JP 2005116157A JP 4016995 B2 JP4016995 B2 JP 4016995B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- connection terminal
- connection
- terminal
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Conductive Materials (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
(1)加熱により遊離ラジカルを発生する硬化剤
(2)分子量10000以上の水酸基含有樹脂
(3)ラジカル重合性物質
(4)導電性粒子、
2層構成であり、
前記2層構成が、前記硬化剤と前記導電性粒子とを分離するように、前記硬化剤を含有する層と前記導電性粒子を含有する層とからなる構成である回路接続材料2層構成であり、
上記2層構成が、前記硬化剤を含有する層と前記導電性粒子を含有する層とからなる構成である回路接続材料である。
ジアシルパーオキサイドとしては、イソブチルパーオキサイド、2,4−ジクロロベンゾイルパーオキサイド、3,5,5−トリメチルヘキサノイルパーオキサイド、オクタノイルパーオキサイド、ラウロイルパーオキサイド、ステアロイルパーオキサイド、スクシニックパーオキサイド、ベンゾイルパーオキシトルエン、ベンゾイルパーオキサイド等が使用できる。
アクリレート(メタクリレート)の具体例としては、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、2−ヒドロキシ−1,3−ジアクリロキシプロパン、2,2−ビス〔4−(アクリロキシメトキシ)フェニル〕プロパン、2,2−ビス〔4−(アクリロキシポリエトキシ)フェニル〕プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス(アクリロイロキシエチル)イソシアヌレート等がある。これらは単独又は併用して用いることができ、必要によっては、ハイドロキノン、メチルエーテルハイドロキノン類などの重合禁止剤を適宜用いてもよい。また、ジシクロペンテニル基及び/又はトリシクロデカニル基及び/又はトリアジン環を有する場合は、耐熱性が向上するので好ましい。
(ただしnは1〜3の整数である)
(1)加熱により遊離ラジカルを発生する硬化剤
(2)分子量10000以上の水酸基含有樹脂
(3)ラジカル重合性物質
加熱により遊離ラジカルを発生する硬化剤として、半減期10時間の温度が40℃以上かつ、半減期1分の温度が180℃以下である硬化剤が好ましく、パーオキシエステルが使用できる。
分子量10000以上の水酸基含有樹脂としてはフェノキシ樹脂、特にカルボキシル基含有のエラストマーで変性されたフェノキシ樹脂、エポキシ基含有のエラストマーで変性されたフェノキシ樹脂が好ましい。
(6)ラジカル重合性物質
加熱により遊離ラジカルを発生する硬化剤はパーオキシエステルが好ましい。
フェノキシ樹脂(ユニオンカーバイド株式会社製、商品名PKHC、平均分子量45,000)50gを、重量比でトルエン(沸点110.6℃、SP値8.90)/酢酸エチル(沸点77.1℃、SP値9.10)=50/50の混合溶剤に溶解して、固形分40%の溶液とした。
ラジカル重合性物質としてトリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレート(共栄社油脂株式会社製、商品名P2m)を用いて、フェノキシ樹脂/トリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレートの固形重量比を50g/49g/1g(実施例2)、30g/69g/1g(実施例3)、70g/29g/1g(実施例4)としたほかは、実施例1と同様にして回路接続材料を得た。この回路接続材料を用いて、実施例1と同様にして回路を接続した。
硬化剤の配合量を2gとしたほかは、実施例2と同様にして回路接続材料を得た。
硬化剤をt−ブチルパーオキシ2−エチルヘキサノネート(日本油脂株式会社製、商品名パーブチルO)としたほかは、実施例1と同様にして回路接続材料を得た。
平均分子量45,000のフェノキシ樹脂(PKHC)100gに末端カルボキシル基含有ブタジエン−アクリロニトリル共重合体(Hycar CTBNX1009−SP、宇部興産(株)製)25gを一般的方法で反応させて、カルボキシル基含有ブタジエン−アクリロニトリル共重合体で変性したフェノキシ樹脂を作製した。このフェノキシ樹脂を用い、フェノキシ樹脂/トリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレートの固形重量比を60g/39g/1gとしたほかは実施例1と同様にして回路接続材料を得た。
平均分子量45,000のフェノキシ樹脂(PKHC)100gにエポキシ基含有アクリル共重合体25gで変性したフェノキシ樹脂を作製した。このフェノキシ樹脂を用い、フェノキシ樹脂/トリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレートの固形重量比を60g/39g/1gとしたほかは実施例1と同様にして回路接続材料を得た。
エポキシ基含有アクリル共重合体(アクリルゴム)を用いフェノキシ樹脂/アクリルゴム/トリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレートの固形重量比を40g/20g/39g/1gとしたほかは実施例1と同様にして回路接続材料を得た。
平均分子量45,000のフェノキシ樹脂(PKHC)100gに末端にアクリル基を持つモノイソシアネート5gを一般的方法で反応させて、アクリル基で変性したフェノキシ樹脂を作製した。このフェノキシ樹脂を用い、フェノキシ樹脂/トリヒドロキシエチルグリコールジメタクリレート、リン酸エステル型アクリレートの固形重量比を60g/39g/1gとしたほかは実施例1と同様にして回路接続材料を得た。
導電性粒子を平均粒径2μmのNi粒子の表面をAuで被覆(被覆厚み0.08μm)したものを用いて、0.5体積部としたほかは、実施例1と同様にして回路接続材料を得た。
導電性粒子の粒径を5μmとしたほかは、実施例1と同様にして回路接続材料を得た。
ラジカル重合性物質として2,2−ビス{4−(アクリロキシ・ジエトキシ)フェニル}プロパン(新中村化学(株)製、商品名 A−BPE−4)を用い、フェノキシ樹脂/2,2−ビス{4−(アクリロキシ・ジエトキシ)フェニル}プロパン、リン酸エステル型アクリレートの固形重量比を60g/39g/1g他は実施例1と同様にして回路接続材料を得た。
ラジカル重合性物質としてジシクロペンテニルアクリレート(共栄社油脂株式会社製、商品名DCP−A)を用い、フェノキシ樹脂/ジシクロペンテニルアクリレート、リン酸エステル型アクリレートの固形重量比を60g/39g/1gとしたほかは、実施例1と同様にして回路接続材料を得た。
ラジカル重合性物質としてトリス(アクリロイロキシエチル)イソシアヌレートを用い、フェノキシ樹脂/トリス(アクリロイロキシエチル)イソシアヌレート、リン酸エステル型アクリレートの固形重量比を60g/39g/1gとしたほかは、実施例1と同様にして回路接続材料を得た。
ラジカル重合性物質として4,4’−ビスマレイミドジフェニルメタン30gとジアリルビスフェノールA35gを120℃で20分間加熱混合したものとリン酸エステル型アクリレート(共栄社油脂株式会社製、商品名P−2m)を用いた。
ラジカル重合性物質として4,4’−ビスマレイミドジフェニルメタン30gとジアリルビスフェノールA20gを120℃で20分間加熱混合したものを用いたほかは、実施例14と同様にして回路接続材料を得た。
導電性粒子を平均粒径2μmのNi粒子の表面をPdで被覆(被覆厚み0.04μm)したものを用いて、0.5体積%としたほかは、実施例1と同様にして回路接続材料を得た。
フェノキシ樹脂(PKHC)、ビスフェノールA型エポキシ樹脂(YL980、油化シェル株式会社製品名)、イミダゾール系マイクロカプセル型硬化剤(3941HP 株式会社旭化成製商品名)を用いて、フェノキシ樹脂/ビスフェノールA型エポキシ樹脂/イミダゾール系マイクロカプセル型硬化剤の固形重量比を40/20/40とした他は、実施例1と同様にして回路接続材料を得た。
回路の接続後、上記接続部を含むFPCの隣接回路間の抵抗値を、初期と、85℃、85%RHの高温高湿槽中に500時間保持した後にマルチメータで測定した。抵抗値は隣接回路間の抵抗150点の平均(x+3σ)で示した。実施例1で得られた回路接続材料は良好な接続信頼性を示した。また、初期の接続抵抗も低く、高温高湿試験後の抵抗の上昇もわずかであり、高い耐久性を示した。また、実施例2〜18も実施例1と同様に良好な信頼性が得られた。これらに対して、比較例は、硬化反応が不十分であるため接着状態が悪く、初期の接続抵抗が高くなった。
回路の接続後、90度剥離、剥離速度50mm/分で接着力測定を行った。比較例は硬化反応が不十分で、接着強度に200gf/cm程度と接着力が低かったが、実施例1〜18では1000gf/cm程度と良好な接着力が得られた。
得られた回路接続材料を30℃の恒温槽で30日間処理し、上記と同様にして回路の接続を行い保存性を評価した。
得られた回路接続材料を用いて、ライン幅50μm、ピッチ100μm、厚み18μmの銅回路を交互に250本配置した櫛形回路を有するプリント基板とライン幅50μm、ピッチ100μm、厚み18μmの銅回路を500本有するフレキシブル回路板(FPC)を160℃、3MPaで10秒間加熱加圧して幅2mmにわたり接続した。この接続体の櫛形回路に100Vの電圧を印加し、85℃85%RH高温高湿試験500時間後の絶縁抵抗値を測定した。
厚み35μm、5mm×5mmの回路用接続材料を用い、これを厚み0.7mm、15mm×15mmのガラスにはさみ、150℃、2MPa、10秒の条件で加熱加圧を行った。初期の面積(A)と加熱加圧後の面積(B)を用いて流動性(B)/(A)の値を求めたところ、実施例1は1.9であり、実施例2〜10についても1.3〜3.0の範囲内であった。
実施例1の回路用接続材料の、硬化後の40℃での弾性率を測定したところ1500MPaであった。
得られた回路接続材料を用いて、示差走査熱量計(DSC TAインスツルメント社製 商品名910型)を用いて10℃/分の測定において、発熱反応の立ち上がり温度(Ta)、ピーク温度(Tp)、終了温度(Te)を求めた。
Claims (7)
- フェイスダウン方式により半導体チップを基板と接着フィルムで接着固定すると共に両者の電極どうしを電気的に接続するためのフィルム状異方導電性回路接続材料であって、下記(1)〜(4)の成分を必須とし、
(1)加熱により遊離ラジカルを発生する硬化剤
(2)分子量10000以上の水酸基含有樹脂
(3)ラジカル重合性物質
(4)導電性粒子、
2層構成であり、
前記2層構成が、前記硬化剤と前記導電性粒子とを分離するように、前記硬化剤を含有する層と前記導電性粒子を含有する層とからなる構成である回路接続材料。
- 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とが、第一の接続端子と第二の接続端子を対向して配置されており、前記対向配置した第一の接続端子と第二の接続端子の間に請求項1記載の回路接続材料が介在されており、前記対向配置した第一の接続端子と第二の接続端子が電気的に接続されている回路端子の接続構造。
- 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とが、第一の接続端子と第二の接続端子を対向して配置されており、前記対向配置した第一の接続端子と第二の接続端子の間にラジカル重合による硬化性を有する回路接続材料が介在されており、前記接続端子の少なくとも一方の表面が金、銀、錫及び白金族から選ばれる金属であり、前記対向配置した第一の接続端子と第二の接続端子が電気的に接続されており、
ラジカル重合による硬化性を有する回路接続材料が請求項1記載の回路接続材料である回路端子の接続構造。 - 前記第一の回路部材が半導体チップであって、前記第一の接続端子がその電極であって、前記第二の回路部材が基板であって、前記第二の接続端子がその電極である請求項2又は3に記載の回路端子の接続構造。
- 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間に請求項1記載の回路接続材料を介在させ、加熱加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させる回路端子の接続方法。
- 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間にラジカル重合による硬化性を有する回路接続材料を介在させ、加熱加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させる回路端子の接続方法であって、前記接続端子の少なくとも一方の表面が金、銀、錫及び白金族から選ばれる金属であり、ラジカル重合による硬化性を有する回路接続材料を表面が金、銀、錫及び白金族から選ばれる金属である一方の接続端子に形成した後、もう一方の回路電極を位置合わせし加熱、加圧して接続し、
ラジカル重合による硬化性を有する回路接続材料が請求項1記載の回路接続材料である回路端子の接続方法。 - 前記第一の回路部材が半導体チップであって、前記第一の接続端子がその電極であって、前記第二の回路部材が基板であって、前記第二の接続端子がその電極である請求項5又は6に記載の回路端子の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116157A JP4016995B2 (ja) | 1997-03-31 | 2005-04-13 | 回路接続材料並びに回路端子の接続構造及び接続方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7942297 | 1997-03-31 | ||
JP7942497 | 1997-03-31 | ||
JP25293397 | 1997-09-18 | ||
JP2005116157A JP4016995B2 (ja) | 1997-03-31 | 2005-04-13 | 回路接続材料並びに回路端子の接続構造及び接続方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003186397A Division JP4717334B2 (ja) | 1997-03-31 | 2003-06-30 | 回路接続材料並びに回路端子の接続構造及び接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333119A JP2005333119A (ja) | 2005-12-02 |
JP4016995B2 true JP4016995B2 (ja) | 2007-12-05 |
Family
ID=35487526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116157A Expired - Lifetime JP4016995B2 (ja) | 1997-03-31 | 2005-04-13 | 回路接続材料並びに回路端子の接続構造及び接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016995B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009260213A (ja) * | 2008-03-24 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
JP5755396B2 (ja) * | 2008-03-26 | 2015-07-29 | 日立化成株式会社 | 半導体装置の製造方法 |
JP2009275079A (ja) * | 2008-05-13 | 2009-11-26 | Hitachi Chem Co Ltd | 回路接続材料及びそれを用いた回路部材の接続構造 |
JP7368947B2 (ja) | 2018-02-19 | 2023-10-25 | 積水化学工業株式会社 | 電子部品 |
-
2005
- 2005-04-13 JP JP2005116157A patent/JP4016995B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005333119A (ja) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858623B2 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
US7879956B2 (en) | Circuit-connecting material and circuit terminal connected structure and connecting method | |
JP4289319B2 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
JP4916677B2 (ja) | 配線接続材料及びそれを用いた配線板製造方法 | |
JP4016995B2 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
JP4717334B2 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
JP4265565B2 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
JP2007291396A (ja) | 配線接続材料及びそれを用いた配線板製造方法 | |
JP5020476B6 (ja) | 回路接続材料並びに回路端子の接続構造及び接続方法 | |
JP5020476B2 (ja) | 圧電/電歪素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |