JP4013664B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP4013664B2 JP4013664B2 JP2002178108A JP2002178108A JP4013664B2 JP 4013664 B2 JP4013664 B2 JP 4013664B2 JP 2002178108 A JP2002178108 A JP 2002178108A JP 2002178108 A JP2002178108 A JP 2002178108A JP 4013664 B2 JP4013664 B2 JP 4013664B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- etching
- emitting device
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエハ上に形成され、メサ溝によって分離された半導体発光素子の製造方法に関する。
【０００２】
【従来の技術】
半導体発光素子は、ウエハ上に化合物半導体を積層して、多数個が同時に形成される。この半導体発光素子の半製品をそれぞれ分離してから検査しようとすると、取り扱いが困難で、時間がかかるため、ウエハ上にメサ溝を形成し、このメサ溝を利用して各半導体発光素子の半製品に通電を行い、各種の検査を行っている。
【０００３】
このメサ溝を作成する方法として、ドライエッチングによる方法、ダイシングによる方法、また、ウエットエッチングによる方法がある。
【０００４】
図３（Ａ）〜（Ｉ）にドライエッチングによる半導体発光素子の製造工程を示し、図４（Ａ）にメサ溝を形成した状態の半導体発光素子の半製品の断面図、（Ｂ）にウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図を示す。
【０００５】
図３（Ａ）に示すように、基板７０（ウエハ）は２４０μｍの厚みに形成され、エピタキシャル層７１は９μｍの厚みに形成されている。図４（Ａ）に示すように、エピタキシャル層７１は、下からＮエピタキシャル層７２、ＰＮ接合層７３、Ｐエピタキシャル層７４から構成されている。詳しく説明すると、Ｎエピタキシャル層７２は、ｎ−ＧａＡｓバッファ層、ｎ−多層反射膜層およびｎ−ＡｌＧａＩｎＰクラッド層からなり、ＰＮ接合層７３はｕ−ＡｌＧａＩｎＰ活性層からなり、Ｐエピタキシャル層７４は、ｐ−ＡｌＧａＩｎＰクラッド層およびｐ−ＡｌＧａＡｓ窓層から構成されている。
【０００６】
図３（Ｂ）に示すように、エッチング用保護膜として、ＳｉＯ2膜７５をエピタキシャル層７１の上に生成する。ＳｉＯ2膜７５の膜厚は１μｍ程度である。
【０００７】
（Ｃ）に示すように、メサストリート幅６０μｍでレジストパターン７６を形成した後、ＨＦ系エッチング液を用いてエッチングを行い、ＳｉＯ2膜７５の一部をメサストリートに沿って除去する。
【０００８】
次いで、（Ｄ）に示すように、レジストパターン７６を除去した後、ＳｉＣｌ4ガスを用いてドライエッチングを施し、エピタキシャル層７１の一部を除去して、メサ溝７７を形成する。メサ溝７７の深さは１０〜１５μｍ程度に形成し、エピタキシャル層７１をエッチングするときのエッチングレートは、約０．５μｍ／ｍｉｎである。また、ＳｉＯ2膜７５の上面も、約０．０３μｍ／ｍｉｎのエッチングレートで浸食される。
【０００９】
（Ｅ）、（Ｆ）では、（Ｆ）に示すＰ電極７８を形成する。
【００１０】
（Ｅ）に示すように、まず、Ａｕ／Ｚｎ＋Ａｕ−スパッタ膜を形成し、さらにＴｉ＋Ａｕ−ＥＢ蒸着膜を積層する。
【００１１】
（Ｆ）に示すように、レジストパターン７９を形成してからＫＣＮ（シアン化カリウム）エッチングを施し、前記スパッタ膜および蒸着膜の不要部分を除去して、Ｐ電極７８を作成する。
【００１２】
（Ｇ）に示すように、表面側の全体に保護レジスト膜８０を形成し、Ｈ3ＰＯ4系エッチング液にて、ＧａＡｓからなる基板７０の裏面側のエッチングを行い、最終厚みが２２０μｍになるように調整してから保護レジスト膜８０を除去する。
【００１３】
（Ｈ）に示すように、裏面の全体にＡｕ／Ｇｅ／Ｎｉ＋Ａｕ蒸着膜を形成し、これをＮ電極８１とする。
【００１４】
そして、（Ｉ）に示すように、４６０℃の雰囲気中に１５〜２０分放置して、ＰＮ電極の合金化熱処理を行い、この状態で通電テストを行う。
【００１５】
ドライエッチングでは、イオン援助によるプラズマエッチングの場合、エッチングの進行の方向性がイオンの運動方向に支配されることを利用して、深さ方向にだけエッチングを施す異方性エッチングも可能であり、ほぼレジストパターン通りの形状のメサ溝７７を形成することが可能である。
【００１６】
図５（Ａ）には、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。ウエットエッチングでは、エッチングの進行が等方性であるため、深さ方向と共に側方へもエッチングが進行する。このため、メサ溝８２の幅は、メサストリート幅より広くなる。
【００１７】
図６には、ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【００１８】
図６に示すように、ダイシングを用いてメサ溝８４を形成した場合には、機械的に加工するので、エピタキシャル層８３の厚みを厚くしても深い場所まで切削することができ、深いメサ溝８４を形成することができる。
【００１９】
図７は、ダイシングの後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【００２０】
図７に示すように、図中に点線で示す部分にダイシング加工を施した後に、ウエットエッチングを用いて、ダイシング加工面の結晶歪の除去を図ることもある。
【００２１】
これらの方法により、メサ溝を形成し、所定の通電テストを行った後、メサ溝から各半導体発光素子の半製品を分離させて、完成した半導体発光素子として使用している。
【００２２】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体発光素子の製造方法は、メサ溝の形成方法に種々の方法が用いられているが、これらには次の問題がある。
【００２３】
図４（Ａ）に示すように、ドライエッチングでは、異方性エッチングによって厚み方向のみにエッチングを施すことができるが、ＳｉＯ2膜７５のエッチングも同時に進行するので、メサ溝７７の深さを深く形成しようとするときには、ＳｉＯ2膜７５の厚みを厚くしなければならない。最近では、電流の広がりを向上させ、発光強度を高めるためにエピタキシャル層を厚く形成しようとする場合が多いが、ドライエッチングを用いる場合は、保護膜の厚みを厚くし過ぎると、保護膜にクラックや剥がれが発生するという問題がある。
【００２４】
図５（Ｂ）に示すように、ウエットエッチングを用いた場合には、エッチングの深さに応じてサイドエッチも進行するので、エピタキシャル層８６が厚い場合には、メサ溝８７の溝幅が必要以上に広くなり加工ロスが大きくなるという問題がある。また、エピタキシャル層８６を構成する各層の材料組成の違いによりエッチングレートに差があるため、各層の側面が凸凹に形成され、発光面積が小さくなるという問題もある。
【００２５】
図６に示すように、ダイシングを用いた場合には、深い位置まで加工することができるが、加工面に結晶歪が残留し、また、加工面も粗くなって発光取り出し効率が悪くなるという問題がある。
【００２６】
図７に示すように、ダイシング加工による方法を改善するため、ダイシング後にウエットエッチングを用いた場合には、結晶歪を除去すると共にメサ溝８５の側面の仕上げ加工を行うことができるが、サイドエッチの進行によるメサ溝８５の溝幅が広くなり、加工ロスが発生するという問題と、前述したエッチングレートの差によって、メサ溝８５の側面が平面にならず、発光取り出し効率が向上しないという問題は残ったままである。
【００２７】
そこで本発明は、メサ溝幅を狭く形成でき、歩留まりを向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明の半導体発光素子の製造方法においては、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成する半導体発光素子の製造方法としたものである。
【００２９】
この発明によれば、ダイシング後にドライエッチングを行うことによりメサ溝を狭く形成でき、歩留まりと信頼性を向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法が得られる。
【００３０】
【発明の実施の形態】
本願第１の発明は、ウエハ上に化合物半導体を積層し、この表面に検査用のメサ溝を形成する工程を備えた半導体発光素子の製造方法において、前記メサ溝は、ダイシング加工後にドライエッチング加工を施して形成することを特徴とする半導体発光素子の製造方法としたものであり、ダイシング加工を行って深いメサ溝を形成することができ、ドライエッチング加工を施して側面を平面状に形成し、溝幅を狭くすると共に光の乱反射を防止し、また、表面仕上げを施して側方からの光取出し量を増やすことができる。
【００３１】
本願第２の発明は、前記ダイシング加工は、前記ウエハの直上部に形成されたＮエピタキシャル層に到達する深さまで行われ、前記ドライエッチング加工は、前記ウエハに到達する深さまで行われることを特徴とする請求項１に記載の半導体発光素子の製造方法としたものであり、ダイシング加工をＮエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うので、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができる。
【００３２】
以下、本発明の実施の形態について、図１、図２を用いて説明する。
【００３３】
図１は本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図である。図１において半導体発光素子の半製品１は、基板２（ウエハ）の上に、化合物半導体の一例であるＮエピタキシャル層３、ＰＮ接合層４、およびＰエピタキシャル層５を順に積層し、さらにＰエピタキシャル層５を覆うエッチング用保護膜７（ＳｉＯ2保護膜）を備えている。そして、基板２の表面に形成されている検査用のメサ溝９によって分離された側壁部１０を有している。
【００３４】
なお、半導体発光素子の完成時には、エッチング用保護膜７を除去した後、Ｐエピタキシャル層５の上に図示しないＰ電極を設け、基板２の下側にＮ電極を設け、さらに、基板２のメサ溝９の下側を切断して、隣接する他の半導体発光素子から分離する。
【００３５】
Ｎエピタキシャル層３は２〜３μｍ以下の厚みに形成され、ＰＮ接合層４は１μｍ以下の厚みに形成されている。そして、Ｐエピタキシャル層５は、電流広がりをよくして発光強度を高めるために２０〜５０μｍ程度の厚みに形成されている。
【００３６】
メサ溝９は、ダイシング加工の後にドライエッチング加工を施されて形成されている。かかる構成によって、側壁部１０の高さは、２３〜５４μｍ程度になり、これは、ドライエッチングのみによるメサ溝９の形成限界深さ１０〜１５μｍ以上となっている。
【００３７】
また、側壁部１０は、平面状に形成されていると共に表面仕上げが施されている。
【００３８】
次いで、半導体発光素子の製造方法について説明する。
【００３９】
図２（Ａ）〜（Ｅ）は、半導体発光素子の製造手順を示す説明図である。
【００４０】
（Ａ）に示すように、基板２（ウエハ）は２４０μｍの厚みに形成され、エピタキシャル層１１は２３〜５４μｍ程度の厚みに形成されている。エピタキシャル層１１は、下からＮエピタキシャル層３、ＰＮ接合層４、Ｐエピタキシャル層５から構成され、各層は、さらに、複数の層から構成されている。
【００４１】
（Ｂ）に示すように、ＳｉＯ2からなるエッチング用保護膜７をエピタキシャル層１１の上に生成する。エッチング用保護膜７の膜厚は１μｍ程度である。
【００４２】
（Ｃ）に示すように、メサストリート幅６０μｍでレジストパターン１４を形成した後、ＨＦ系エッチング液を用いてエッチングを行い、エッチング用保護膜７の一部を除去する。
【００４３】
次いで、（Ｄ）に示すように、レジストパターン１４を除去した後、カーフ幅（切削溝幅）がメサストリート幅内に収まるように、厚みを４０〜５０μｍに形成したブレード１３で、Ｎエピタキシャル層３に到達する深さまでダイシングを行う。
【００４４】
（Ｅ）に示すように、ＲＩＥ（Reactive Ion Etching）等のドライエッチング装置を用い、ＳｉＣｌ4やＢＣｌ3等の塩素系ガスを用いて異方性エッチングを施し、エピタキシャル層１１の一部を除去して、メサ溝９を形成する。エッチングの深さは１０〜１５μｍ程度に設定され、メサ溝９の最深部は基板２の内部に到達している。ドライエッチングを施すことによって、ダイシング面に生じた結晶歪や加工屑を除去すると共に、隣接する半導体発光素子の半製品１から電気的に分離させる。
【００４５】
このときのエピタキシャル層１１をエッチングするときのエッチングレートは、約０．５μｍ／ｍｉｎである。また、エッチング用保護膜７の上部８も、約０．０３μｍ／ｍｉｎのエッチングレートで浸食される。
【００４６】
メサ溝を形成した後は、従来と同様の手順でＰ電極およびＮ電極を形成し、通電テスト後に各半導体発光素子を分離させる。
【００４７】
このようにして、半導体発光素子を製造することができる。
【００４８】
【発明の効果】
以上のように本発明の半導体発光素子の製造方法によれば、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成するので、エピタキシャル層厚の厚いものでもメサマスクパターンと同一形状のメサ溝が形成でき、メサ溝幅の狭いメサ溝の形成が可能となりウエハ歩留まりの向上を図ることができる。
【００４９】
また、深いメサ溝を形成して側方からの光取出し量を増やし、また、側面を平面状に形成して光の乱反射を防止して、発光出力を向上させることができる。
【００５０】
さらに、ドライエッチング加工により表面仕上げを施し、発光特性を向上させることができる。
【００５１】
また、ダイシング加工をＮエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うと、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができ、装置の信頼性を確保しながら製造時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図
【図２】（Ａ）〜（Ｅ）は、半導体発光素子の製造手順を示す説明図
【図３】（Ａ）〜（Ｉ）は、ドライエッチングによる半導体発光素子の製造工程を示す説明図
【図４】（Ａ）はメサ溝を形成した状態を示す半導体発光素子の半製品の正断面図
（Ｂ）はウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図
【図５】（Ａ）は、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
（Ｂ）は、エピタキシャル層の厚みを厚くした半導体発光素子の半製品のウエットエッチングを施した状態を示す断面図
【図６】ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【図７】ダイシング後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【符号の説明】
１ 半導体発光素子の半製品
２ 基板（ウエハ）
３ Ｎエピタキシャル層
４ ＰＮ接合層
５ Ｐエピタキシャル層
７ エッチング用保護膜
８ 上部
９ メサ溝
１０ 側壁部
１１ エピタキシャル層
１３ ブレード
１４ レジストパターン
【発明の属する技術分野】
本発明は、ウエハ上に形成され、メサ溝によって分離された半導体発光素子の製造方法に関する。
【０００２】
【従来の技術】
半導体発光素子は、ウエハ上に化合物半導体を積層して、多数個が同時に形成される。この半導体発光素子の半製品をそれぞれ分離してから検査しようとすると、取り扱いが困難で、時間がかかるため、ウエハ上にメサ溝を形成し、このメサ溝を利用して各半導体発光素子の半製品に通電を行い、各種の検査を行っている。
【０００３】
このメサ溝を作成する方法として、ドライエッチングによる方法、ダイシングによる方法、また、ウエットエッチングによる方法がある。
【０００４】
図３（Ａ）〜（Ｉ）にドライエッチングによる半導体発光素子の製造工程を示し、図４（Ａ）にメサ溝を形成した状態の半導体発光素子の半製品の断面図、（Ｂ）にウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図を示す。
【０００５】
図３（Ａ）に示すように、基板７０（ウエハ）は２４０μｍの厚みに形成され、エピタキシャル層７１は９μｍの厚みに形成されている。図４（Ａ）に示すように、エピタキシャル層７１は、下からＮエピタキシャル層７２、ＰＮ接合層７３、Ｐエピタキシャル層７４から構成されている。詳しく説明すると、Ｎエピタキシャル層７２は、ｎ−ＧａＡｓバッファ層、ｎ−多層反射膜層およびｎ−ＡｌＧａＩｎＰクラッド層からなり、ＰＮ接合層７３はｕ−ＡｌＧａＩｎＰ活性層からなり、Ｐエピタキシャル層７４は、ｐ−ＡｌＧａＩｎＰクラッド層およびｐ−ＡｌＧａＡｓ窓層から構成されている。
【０００６】
図３（Ｂ）に示すように、エッチング用保護膜として、ＳｉＯ2膜７５をエピタキシャル層７１の上に生成する。ＳｉＯ2膜７５の膜厚は１μｍ程度である。
【０００７】
（Ｃ）に示すように、メサストリート幅６０μｍでレジストパターン７６を形成した後、ＨＦ系エッチング液を用いてエッチングを行い、ＳｉＯ2膜７５の一部をメサストリートに沿って除去する。
【０００８】
次いで、（Ｄ）に示すように、レジストパターン７６を除去した後、ＳｉＣｌ4ガスを用いてドライエッチングを施し、エピタキシャル層７１の一部を除去して、メサ溝７７を形成する。メサ溝７７の深さは１０〜１５μｍ程度に形成し、エピタキシャル層７１をエッチングするときのエッチングレートは、約０．５μｍ／ｍｉｎである。また、ＳｉＯ2膜７５の上面も、約０．０３μｍ／ｍｉｎのエッチングレートで浸食される。
【０００９】
（Ｅ）、（Ｆ）では、（Ｆ）に示すＰ電極７８を形成する。
【００１０】
（Ｅ）に示すように、まず、Ａｕ／Ｚｎ＋Ａｕ−スパッタ膜を形成し、さらにＴｉ＋Ａｕ−ＥＢ蒸着膜を積層する。
【００１１】
（Ｆ）に示すように、レジストパターン７９を形成してからＫＣＮ（シアン化カリウム）エッチングを施し、前記スパッタ膜および蒸着膜の不要部分を除去して、Ｐ電極７８を作成する。
【００１２】
（Ｇ）に示すように、表面側の全体に保護レジスト膜８０を形成し、Ｈ3ＰＯ4系エッチング液にて、ＧａＡｓからなる基板７０の裏面側のエッチングを行い、最終厚みが２２０μｍになるように調整してから保護レジスト膜８０を除去する。
【００１３】
（Ｈ）に示すように、裏面の全体にＡｕ／Ｇｅ／Ｎｉ＋Ａｕ蒸着膜を形成し、これをＮ電極８１とする。
【００１４】
そして、（Ｉ）に示すように、４６０℃の雰囲気中に１５〜２０分放置して、ＰＮ電極の合金化熱処理を行い、この状態で通電テストを行う。
【００１５】
ドライエッチングでは、イオン援助によるプラズマエッチングの場合、エッチングの進行の方向性がイオンの運動方向に支配されることを利用して、深さ方向にだけエッチングを施す異方性エッチングも可能であり、ほぼレジストパターン通りの形状のメサ溝７７を形成することが可能である。
【００１６】
図５（Ａ）には、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。ウエットエッチングでは、エッチングの進行が等方性であるため、深さ方向と共に側方へもエッチングが進行する。このため、メサ溝８２の幅は、メサストリート幅より広くなる。
【００１７】
図６には、ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【００１８】
図６に示すように、ダイシングを用いてメサ溝８４を形成した場合には、機械的に加工するので、エピタキシャル層８３の厚みを厚くしても深い場所まで切削することができ、深いメサ溝８４を形成することができる。
【００１９】
図７は、ダイシングの後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【００２０】
図７に示すように、図中に点線で示す部分にダイシング加工を施した後に、ウエットエッチングを用いて、ダイシング加工面の結晶歪の除去を図ることもある。
【００２１】
これらの方法により、メサ溝を形成し、所定の通電テストを行った後、メサ溝から各半導体発光素子の半製品を分離させて、完成した半導体発光素子として使用している。
【００２２】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体発光素子の製造方法は、メサ溝の形成方法に種々の方法が用いられているが、これらには次の問題がある。
【００２３】
図４（Ａ）に示すように、ドライエッチングでは、異方性エッチングによって厚み方向のみにエッチングを施すことができるが、ＳｉＯ2膜７５のエッチングも同時に進行するので、メサ溝７７の深さを深く形成しようとするときには、ＳｉＯ2膜７５の厚みを厚くしなければならない。最近では、電流の広がりを向上させ、発光強度を高めるためにエピタキシャル層を厚く形成しようとする場合が多いが、ドライエッチングを用いる場合は、保護膜の厚みを厚くし過ぎると、保護膜にクラックや剥がれが発生するという問題がある。
【００２４】
図５（Ｂ）に示すように、ウエットエッチングを用いた場合には、エッチングの深さに応じてサイドエッチも進行するので、エピタキシャル層８６が厚い場合には、メサ溝８７の溝幅が必要以上に広くなり加工ロスが大きくなるという問題がある。また、エピタキシャル層８６を構成する各層の材料組成の違いによりエッチングレートに差があるため、各層の側面が凸凹に形成され、発光面積が小さくなるという問題もある。
【００２５】
図６に示すように、ダイシングを用いた場合には、深い位置まで加工することができるが、加工面に結晶歪が残留し、また、加工面も粗くなって発光取り出し効率が悪くなるという問題がある。
【００２６】
図７に示すように、ダイシング加工による方法を改善するため、ダイシング後にウエットエッチングを用いた場合には、結晶歪を除去すると共にメサ溝８５の側面の仕上げ加工を行うことができるが、サイドエッチの進行によるメサ溝８５の溝幅が広くなり、加工ロスが発生するという問題と、前述したエッチングレートの差によって、メサ溝８５の側面が平面にならず、発光取り出し効率が向上しないという問題は残ったままである。
【００２７】
そこで本発明は、メサ溝幅を狭く形成でき、歩留まりを向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明の半導体発光素子の製造方法においては、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成する半導体発光素子の製造方法としたものである。
【００２９】
この発明によれば、ダイシング後にドライエッチングを行うことによりメサ溝を狭く形成でき、歩留まりと信頼性を向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法が得られる。
【００３０】
【発明の実施の形態】
本願第１の発明は、ウエハ上に化合物半導体を積層し、この表面に検査用のメサ溝を形成する工程を備えた半導体発光素子の製造方法において、前記メサ溝は、ダイシング加工後にドライエッチング加工を施して形成することを特徴とする半導体発光素子の製造方法としたものであり、ダイシング加工を行って深いメサ溝を形成することができ、ドライエッチング加工を施して側面を平面状に形成し、溝幅を狭くすると共に光の乱反射を防止し、また、表面仕上げを施して側方からの光取出し量を増やすことができる。
【００３１】
本願第２の発明は、前記ダイシング加工は、前記ウエハの直上部に形成されたＮエピタキシャル層に到達する深さまで行われ、前記ドライエッチング加工は、前記ウエハに到達する深さまで行われることを特徴とする請求項１に記載の半導体発光素子の製造方法としたものであり、ダイシング加工をＮエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うので、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができる。
【００３２】
以下、本発明の実施の形態について、図１、図２を用いて説明する。
【００３３】
図１は本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図である。図１において半導体発光素子の半製品１は、基板２（ウエハ）の上に、化合物半導体の一例であるＮエピタキシャル層３、ＰＮ接合層４、およびＰエピタキシャル層５を順に積層し、さらにＰエピタキシャル層５を覆うエッチング用保護膜７（ＳｉＯ2保護膜）を備えている。そして、基板２の表面に形成されている検査用のメサ溝９によって分離された側壁部１０を有している。
【００３４】
なお、半導体発光素子の完成時には、エッチング用保護膜７を除去した後、Ｐエピタキシャル層５の上に図示しないＰ電極を設け、基板２の下側にＮ電極を設け、さらに、基板２のメサ溝９の下側を切断して、隣接する他の半導体発光素子から分離する。
【００３５】
Ｎエピタキシャル層３は２〜３μｍ以下の厚みに形成され、ＰＮ接合層４は１μｍ以下の厚みに形成されている。そして、Ｐエピタキシャル層５は、電流広がりをよくして発光強度を高めるために２０〜５０μｍ程度の厚みに形成されている。
【００３６】
メサ溝９は、ダイシング加工の後にドライエッチング加工を施されて形成されている。かかる構成によって、側壁部１０の高さは、２３〜５４μｍ程度になり、これは、ドライエッチングのみによるメサ溝９の形成限界深さ１０〜１５μｍ以上となっている。
【００３７】
また、側壁部１０は、平面状に形成されていると共に表面仕上げが施されている。
【００３８】
次いで、半導体発光素子の製造方法について説明する。
【００３９】
図２（Ａ）〜（Ｅ）は、半導体発光素子の製造手順を示す説明図である。
【００４０】
（Ａ）に示すように、基板２（ウエハ）は２４０μｍの厚みに形成され、エピタキシャル層１１は２３〜５４μｍ程度の厚みに形成されている。エピタキシャル層１１は、下からＮエピタキシャル層３、ＰＮ接合層４、Ｐエピタキシャル層５から構成され、各層は、さらに、複数の層から構成されている。
【００４１】
（Ｂ）に示すように、ＳｉＯ2からなるエッチング用保護膜７をエピタキシャル層１１の上に生成する。エッチング用保護膜７の膜厚は１μｍ程度である。
【００４２】
（Ｃ）に示すように、メサストリート幅６０μｍでレジストパターン１４を形成した後、ＨＦ系エッチング液を用いてエッチングを行い、エッチング用保護膜７の一部を除去する。
【００４３】
次いで、（Ｄ）に示すように、レジストパターン１４を除去した後、カーフ幅（切削溝幅）がメサストリート幅内に収まるように、厚みを４０〜５０μｍに形成したブレード１３で、Ｎエピタキシャル層３に到達する深さまでダイシングを行う。
【００４４】
（Ｅ）に示すように、ＲＩＥ（Reactive Ion Etching）等のドライエッチング装置を用い、ＳｉＣｌ4やＢＣｌ3等の塩素系ガスを用いて異方性エッチングを施し、エピタキシャル層１１の一部を除去して、メサ溝９を形成する。エッチングの深さは１０〜１５μｍ程度に設定され、メサ溝９の最深部は基板２の内部に到達している。ドライエッチングを施すことによって、ダイシング面に生じた結晶歪や加工屑を除去すると共に、隣接する半導体発光素子の半製品１から電気的に分離させる。
【００４５】
このときのエピタキシャル層１１をエッチングするときのエッチングレートは、約０．５μｍ／ｍｉｎである。また、エッチング用保護膜７の上部８も、約０．０３μｍ／ｍｉｎのエッチングレートで浸食される。
【００４６】
メサ溝を形成した後は、従来と同様の手順でＰ電極およびＮ電極を形成し、通電テスト後に各半導体発光素子を分離させる。
【００４７】
このようにして、半導体発光素子を製造することができる。
【００４８】
【発明の効果】
以上のように本発明の半導体発光素子の製造方法によれば、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成するので、エピタキシャル層厚の厚いものでもメサマスクパターンと同一形状のメサ溝が形成でき、メサ溝幅の狭いメサ溝の形成が可能となりウエハ歩留まりの向上を図ることができる。
【００４９】
また、深いメサ溝を形成して側方からの光取出し量を増やし、また、側面を平面状に形成して光の乱反射を防止して、発光出力を向上させることができる。
【００５０】
さらに、ドライエッチング加工により表面仕上げを施し、発光特性を向上させることができる。
【００５１】
また、ダイシング加工をＮエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うと、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができ、装置の信頼性を確保しながら製造時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図
【図２】（Ａ）〜（Ｅ）は、半導体発光素子の製造手順を示す説明図
【図３】（Ａ）〜（Ｉ）は、ドライエッチングによる半導体発光素子の製造工程を示す説明図
【図４】（Ａ）はメサ溝を形成した状態を示す半導体発光素子の半製品の正断面図
（Ｂ）はウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図
【図５】（Ａ）は、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
（Ｂ）は、エピタキシャル層の厚みを厚くした半導体発光素子の半製品のウエットエッチングを施した状態を示す断面図
【図６】ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【図７】ダイシング後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【符号の説明】
１ 半導体発光素子の半製品
２ 基板（ウエハ）
３ Ｎエピタキシャル層
４ ＰＮ接合層
５ Ｐエピタキシャル層
７ エッチング用保護膜
８ 上部
９ メサ溝
１０ 側壁部
１１ エピタキシャル層
１３ ブレード
１４ レジストパターン
Claims (1)
- ウエハ上に化合物半導体を積層し、この表面に検査用のメサ溝を形成する工程を備えた半導体発光素子の製造方法において、
前記メサ溝は、前記ウエハの直上部に形成されたＮエピタキシャル層に到達する深さまでダイシング加工を行った後に、前記ウエハに到達する深さまでドライエッチング加工を施すことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178108A JP4013664B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178108A JP4013664B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022933A JP2004022933A (ja) | 2004-01-22 |
| JP4013664B2 true JP4013664B2 (ja) | 2007-11-28 |
Family
ID=31175930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178108A Expired - Lifetime JP4013664B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4013664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4670034B2 (ja) | 2004-03-12 | 2011-04-13 | 学校法人早稲田大学 | 電極を備えたＧａ２Ｏ３系半導体層 |
| CN104091861B (zh) * | 2014-07-01 | 2017-02-15 | 湘能华磊光电股份有限公司 | Led芯片侧壁腐蚀法及其制得的led芯片 |
-
2002
- 2002-06-19 JP JP2002178108A patent/JP4013664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022933A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102668132B (zh) | 发光二极管(led)晶圆的前端划线以及结果器件 | |
| US7572657B2 (en) | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| KR0149193B1 (ko) | 전기-광 장치 제조방법 | |
| US7875898B2 (en) | Semiconductor device | |
| US7202181B2 (en) | Etching of substrates of light emitting devices | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| US7291510B2 (en) | Method for manufacturing semiconductor device | |
| JP2009218569A (ja) | Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法 | |
| JP2004031526A (ja) | ３族窒化物系化合物半導体素子の製造方法 | |
| KR102262228B1 (ko) | 광전자 반도체칩을 제조하기 위한 방법 | |
| US8435869B2 (en) | Method for manufacturing semiconductor device | |
| KR100789200B1 (ko) | 반도체 칩 제조 방법 및 반도체 칩 | |
| JP2007042857A (ja) | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 | |
| JP4013664B2 (ja) | 半導体発光素子の製造方法 | |
| JPH11274559A (ja) | 窒化ガリウム系半導体ウエハ及びその製造方法 | |
| US7179720B2 (en) | Pre-fabrication scribing | |
| JPH11220165A (ja) | 半導体発光素子の製造方法 | |
| JP2002111049A (ja) | 半導体発光素子の製造方法 | |
| JPH03191549A (ja) | Ｓｉ基板上化合物半導体装置の製造方法 | |
| KR100921850B1 (ko) | 반도체 레이저 다이오드의 스크라이빙 방법 | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 | |
| JP2005032895A (ja) | ダイシング方法 | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 | |
| JPS6249998B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |