JP3999780B2 - Lead frame manufacturing method - Google Patents

Lead frame manufacturing method Download PDF

Info

Publication number
JP3999780B2
JP3999780B2 JP2004331601A JP2004331601A JP3999780B2 JP 3999780 B2 JP3999780 B2 JP 3999780B2 JP 2004331601 A JP2004331601 A JP 2004331601A JP 2004331601 A JP2004331601 A JP 2004331601A JP 3999780 B2 JP3999780 B2 JP 3999780B2
Authority
JP
Japan
Prior art keywords
lead frame
groove
lead
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004331601A
Other languages
Japanese (ja)
Other versions
JP2006147622A (en
Inventor
輝男 河合
Original Assignee
日電精密工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日電精密工業株式会社 filed Critical 日電精密工業株式会社
Priority to JP2004331601A priority Critical patent/JP3999780B2/en
Publication of JP2006147622A publication Critical patent/JP2006147622A/en
Application granted granted Critical
Publication of JP3999780B2 publication Critical patent/JP3999780B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the method of manufacturing a lead frame which can secure a high dimensional accuracy for steps in an exposed part of leads, can form high-strength leads, and can also form a wide exposed surface for heat dissipation in the lead frame as a semiconductor device; and also to provide the lead frame. <P>SOLUTION: The semiconductor device comprises a semiconductor chip, the lead frame having a plurality of leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame with part of the leads exposed as connectable external terminals on the bottom surface. The method of manufacturing the lead frame used in the semiconductor device includes a groove formation process (S1) wherein a groove is formed by pressing a lead frame material, so that part of the leads may be exposed on the bottom surface of the semiconductor device after the steps are formed in the leads and the lead frame is manufactured as the semiconductor device. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、リードフレームの製造方法に関する。 The present invention also relates to the production how of the lead frame.

近年、電子機器の小型化・高密度化が進み、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージなどの半導体装置に対する小型化・薄型化の要求が大きい。このような小型化・薄型化に対応するタイプのＩＣパッケージには、例えば、表面実装タイプで外部入出力用のピンをパッケージの四辺に配したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）や、ＱＦＰに似ているがピンの形状がＪの字型になっているＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等がある。さらに、最も薄型のタイプとして、アウターリードをパッケージ外部に延設させないでリードを封止樹脂内で折り曲げてパッケージの底面のみにリードの一部を外部端子として露出させ基板にハンダで直付けするＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）といったノンリードタイプもある（特許文献１参照）。   In recent years, electronic devices have been miniaturized and densified, and there is a great demand for miniaturization and thinning of semiconductor devices such as IC (Integrated Circuit) packages. The IC package of the type corresponding to such downsizing / thinning is similar to, for example, QFP (Quad Flat Package), which is a surface mount type, and pins for external input / output are arranged on the four sides of the package, and QFP. There is a QFJ (Quad Flat J-leaded Package) in which the shape of the pin is J-shaped. Furthermore, as the thinnest type, QFN which does not extend the outer leads outside the package, bends the leads in the sealing resin, exposes only a part of the leads as external terminals only on the bottom of the package, and directly attaches to the substrate with solder There is also a non-lead type such as (Quad Flat Non-leaded Package) (see Patent Document 1).

図１１は、このＱＦＮのＩＣパッケージの正面断面図である。図１１に示すように、この半導体装置３１は、半導体チップ３２とリードフレーム３３と封止樹脂３４とを備えて構成される。半導体チップ３２は、ＩＣ回路が形成されているシリコンチップである。半導体チップ３２には電極部３５（ボンディングパッド）が設けられ、リードフレーム３３（インナーリード）とＡｕ、Ａｌのボンディングワイヤー３６（細線）で結線されている。封止樹脂３４はこれらの半導体チップ３２、リードフレーム３３、ボンディングワイヤー３６等を樹脂封止している。   FIG. 11 is a front sectional view of the QFN IC package. As shown in FIG. 11, the semiconductor device 31 includes a semiconductor chip 32, a lead frame 33, and a sealing resin 34. The semiconductor chip 32 is a silicon chip on which an IC circuit is formed. The semiconductor chip 32 is provided with an electrode portion 35 (bonding pad) and connected to a lead frame 33 (inner lead) by a bonding wire 36 (thin wire) of Au and Al. The sealing resin 34 seals the semiconductor chip 32, the lead frame 33, the bonding wire 36, and the like.

このように構成される半導体装置３１は、概ね次にようにして製造される。まず、金属条材をプレス打ち抜き加工し所定の形状に打ち抜き、リードフレームのパターンを形成する。その後、パッケージ化された際にリード３７の一部が半導体装置３１の下面に露出するように、リード３７の一部を階段状となるように曲げ加工を施す。これにより、パッケージ後に半導体装置３１の端部側のリード３７には段差が形成されることになる。そして、リード３７の一部によって基板実装時の接続面である露出部３８が形成されている。   The semiconductor device 31 configured as described above is generally manufactured as follows. First, a metal strip is stamped into a predetermined shape to form a lead frame pattern. Thereafter, a part of the lead 37 is bent so as to be stepped so that a part of the lead 37 is exposed on the lower surface of the semiconductor device 31 when packaged. Thereby, a step is formed in the lead 37 on the end side of the semiconductor device 31 after packaging. An exposed portion 38 that is a connection surface at the time of board mounting is formed by a part of the lead 37.

次に、半導体チップ３２をリード３７上の所定位置に接着剤にて固定し、半導体チップ３２の電極部３５とリード３７とをボンディングワイヤー３６で電気的に接続する（ワイヤーボンディング）。そして、これらの半導体チップ３２、リードフレーム３３、ボンディングワイヤー３６を樹脂封止後、各パッケージを連結する余分なリードフレーム３３を切断して各パッケージ毎に切り離されて完成となる。このようなＱＦＮタイプの半導体装置であれば、外部に突出するアウターリードがない分だけ、小型化・薄型化が達成できる。
特開平１１−２６０９８３号公報 Next, the semiconductor chip 32 is fixed to a predetermined position on the lead 37 with an adhesive, and the electrode portion 35 of the semiconductor chip 32 and the lead 37 are electrically connected by a bonding wire 36 (wire bonding). Then, after the semiconductor chip 32, the lead frame 33, and the bonding wire 36 are sealed with resin, an excessive lead frame 33 for connecting the packages is cut to complete each package. With such a QFN type semiconductor device, miniaturization and thinning can be achieved as long as there is no outer lead protruding outside.
Japanese Patent Laid-Open No. 11-260983

しかし、上記した方法では、リード３７の段差を形成する際にリード３７を折り曲げるために、段差の精度が低く各リード３７の段差に誤差が生じ、基板実装時の接触不良を引き起こしやすいという問題があった。また、この曲げ加工の際の負荷により、リード３７部分に残存応力による歪みが発生し、反りや伸びによる精度の低下を生じることもあった。さらには、封止樹脂３４にひび割れ（所謂、「クラック」）を発生させたり、封止樹脂３４とリードフレーム３３との密着性が悪くなり双方が剥離してしまうこともあった。   However, in the above-described method, since the lead 37 is bent when the step of the lead 37 is formed, the accuracy of the step is low, an error occurs in the step of each lead 37, and it is easy to cause a contact failure when mounting the substrate. there were. Further, due to the load during the bending process, distortion due to residual stress occurs in the lead 37 portion, and the accuracy may be lowered due to warpage or elongation. Furthermore, cracks (so-called “cracks”) may be generated in the sealing resin 34, or the adhesion between the sealing resin 34 and the lead frame 33 may be deteriorated, and both may be peeled off.

さらに一方で、図１１においてリード３７の露出部３８は主に下面のリード３７に相当する部分のみであって、その面積は小さい。
近年、ＬＥＤチップを備えた半導体装置も小型化・薄型化の要求は強く、特に、半導体チップ３２がＬＥＤチップである場合にＱＦＮのようなノンリードタイプを採用したときには、小型化・薄型化の要求には応えられるものの、リードの露出部が少ないとリードからの放熱が少ない。そのため、ＬＥＤの発光による発熱により温度上昇し、投入電力を増やしても光出力が上がらず、発光効率が下がるという問題もあった。発光効率とは、入力エネルギーの可視光への変換等を光度測定から導き出されるＬＥＤの性能評価の一つである。 On the other hand, in FIG. 11, the exposed portion 38 of the lead 37 is mainly the portion corresponding to the lower surface lead 37, and its area is small.
In recent years, there has been a strong demand for miniaturization and thinning of semiconductor devices equipped with LED chips. In particular, when the semiconductor chip 32 is an LED chip and a non-lead type such as QFN is adopted, the miniaturization and thinning of the semiconductor device are required. Although the demand can be met, if there are few exposed parts of the lead, the heat radiation from the lead is small. For this reason, there is a problem that the temperature rises due to the heat generated by the light emission of the LED, the light output does not increase even when the input power is increased, and the light emission efficiency decreases. Luminous efficiency is one of the performance evaluations of LEDs derived from photometric measurements such as conversion of input energy into visible light.

また、ＱＦＪのようなパッケージの外部でアウターリードを折り曲げるタイプでは半導体の下面及び側面共に露出部の面積を大きく確保できるものの、樹脂封止後にリードの曲げ工程が必要であるため、リードの寸法精度及びクラックの発生による半導体パッケージの性能低下といった点は、やはり問題となるところであった。   In addition, in the type such as QFJ where the outer lead is bent outside the package, the exposed area can be secured large on both the lower and side surfaces of the semiconductor, but the lead bending process is required after resin sealing, so the lead dimensional accuracy And the point of the performance degradation of the semiconductor package due to the occurrence of cracks is still a problem.

なお、リードに段差を形成するに際して、曲げ加工ではなく、潰し加工によるものもあるが、この場合は潰しにより歪みが大きく発生し、また、潰し時の肉の移動具合により形成される段差の寸法がまちまちとなるため、段差の精度を一定に確保することがやはり困難であった。   In addition, when forming a step on the lead, there is also a crushing process instead of a bending process, but in this case, a large distortion occurs due to the crushing, and the dimension of the step formed by the movement of the meat at the time of crushing However, it is still difficult to ensure a constant level difference.

本発明は、上記実情に鑑みてなされたものであり、その目的は、リードの露出部における段差の寸法精度を高く、また強度の高いリードを形成することができるとともに、半導体装置として放熱のための広範囲な露出面を形成することができるリードフレームの製造方法、リードフレームを提供することにある。併せて、このリードフレームを用いた半導体装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a lead having high dimensional accuracy and high strength in the exposed portion of the lead and to dissipate heat as a semiconductor device. It is an object of the present invention to provide a lead frame manufacturing method and a lead frame capable of forming a wide range of exposed surfaces. In addition, another object is to provide a semiconductor device using this lead frame.

上記目的を達成するために、請求項１に係るリードフレームの製造方法は、半導体チップと、当該半導体チップと電気的に接続される複数のリードを有するリードフレームと、前記リードの一部を接続可能な外部端子として底面に露出させて、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備えた半導体装置に用いられるリードフレームの製造方法であって、金属板からなるリードフレーム材をプレスで打ち抜き、リードフレームの形状を形成するパターン形成工程の前に、前記半導体装置において前記リードの一部のみを前記半導体装置の底面に露出させるように、前記リードフレーム材の前記リードの他の一部に予め溝形状の段差を形成する溝形成工程を含み、前記溝形成工程は、形成する溝形状の段差に対応した凹凸に形成された段付部材による多段の冷間圧延により加工される圧延加工であることを特徴とする。 In order to achieve the above object, a lead frame manufacturing method according to claim 1 connects a semiconductor chip, a lead frame having a plurality of leads electrically connected to the semiconductor chip, and a part of the leads. A lead frame manufacturing method used in a semiconductor device including a sealing resin that is exposed on a bottom surface as a possible external terminal and seals the semiconductor chip and the lead frame with a resin. The lead of the lead frame material is exposed so that only a part of the lead is exposed to the bottom surface of the semiconductor device in the semiconductor device before the pattern forming step of punching the frame material with a press to form the shape of the lead frame. A groove forming step in which a groove-shaped step is formed in advance in another part, and the groove forming step corresponds to the groove-shaped step to be formed. Characterized in that by stepped member formed irregularities are rolling to be processed by cold rolling of a multi-stage.

請求項２に係る発明は、請求項１に記載のリードフレームの製造方法において、前記溝形成工程後、前記リードフレーム材の溝に対応する形状を有するガイドによって前記リードフレーム材の溝をガイドしながら前記リードフレーム材に前記溝を基準にして位置決めされた複数のパイロット孔を打ち抜き形成するパイロット孔形成工程を含むことを特徴とする。 According to claim 2 invention is a method of manufacturing a lead frame according to claim 1, wherein after the groove forming step, a groove of the lead frame material is guided by the guide having a shape corresponding to the groove of the lead frame material However, it includes a pilot hole forming step of punching and forming a plurality of pilot holes positioned on the lead frame material with reference to the groove.

請求項３に係る発明は、請求項２に記載のリードフレームの製造方法において、前記パイロット孔形成工程後、前記パイロット孔を基準にして位置決めされた寸法の位置基準となる断面形状が直角の角部であるエッジを前記半導体装置として製造後に前記溝の前記半導体装置の底面側となる両角を同時にひとつのパンチによりプレスして形成するエッジ形成工程を含むことを特徴とする。 According to a third aspect of the present invention, in the lead frame manufacturing method according to the second aspect , after the pilot hole forming step, an angle having a right-angle cross-sectional shape serving as a position reference of a dimension positioned with reference to the pilot hole. And an edge forming step of forming both corners of the groove on the bottom surface side of the semiconductor device simultaneously with one punch after manufacturing the edge as a part as the semiconductor device.

請求項４に記載の発明は、請求項１乃至請求項３のいずれか１項に記載のリードフレームの製造方法において、前記パターン形成工程では、前記リードフレーム材の溝の段差形状に対応した形状を有する段付きの段付パンチ若しくは段付ダイによってパターンが打ち抜き形成されることを特徴とする。 According to a fourth aspect of the present invention, in the lead frame manufacturing method according to any one of the first to third aspects, in the pattern forming step, a shape corresponding to the step shape of the groove of the lead frame material The pattern is formed by punching with a stepped punch or stepped die having the following.

請求項５に記載の発明は、請求項１乃至請求項４のいずれか１項に記載のリードフレームの製造方法において、前記リードフレームはパッケージの対向する二辺に外部入出力用のリードを並べた表面実装用のパッケージ方式の半導体装置用のリードフレームであることを特徴とする。 According to a fifth aspect of the present invention, in the lead frame manufacturing method according to any one of the first to fourth aspects, the lead frame has external input / output leads arranged on two opposite sides of the package. Further, the present invention is characterized in that it is a lead frame for a package type semiconductor device for surface mounting.

請求項６に記載の発明は、請求項５に記載のリードフレームの製造方法において、前記リードフレームはＬＥＤ用のリードフレームであることを特徴とする。 According to a sixth aspect of the present invention , in the lead frame manufacturing method according to the fifth aspect , the lead frame is a lead frame for an LED.

本発明によれば、リードの露出部における段差の寸法精度を高く、また強度の高いリードを形成することができるとともに、半導体装置に放熱のための広範囲な露出面を形成することができる。   According to the present invention, it is possible to form a lead having high dimensional accuracy and high strength in the exposed portion of the lead, and to form a wide exposed surface for heat dissipation in the semiconductor device.

以下、本発明のリードフレームの製造方法、リードフレームを具体化した一実施形態を図１〜図１０にしたがって説明する。
図１は、図３のＩ−Ｉ部分における本実施形態の半導体装置１の断面図である。図１における上方を半導体装置１において上側とする。本実施形態の半導体装置１では、ＬＥＤであってＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）のＩＣパッケージを例に説明する。ここで言うＳＯＰとは、パッケージの対向する二辺に外部入出力用のリードを並べた表面実装用のパッケージ方式であって、ＤＩＰのフラットタイプにあたる。図１に示すように、半導体装置１は、ＬＥＤチップ２とリードフレーム３と封止樹脂４とを備えて構成される。ＬＥＤチップ２は、ＩＣ回路が形成されているシリコンチップであって透過性接着材１１によってリードフレーム３のリード５に固定されている。ＬＥＤチップ２の中央部には電極部（ボンディングパッド）１２が設けられ、リードフレーム３（リード５）とＡｕ、Ａｌのボンディングワイヤー１３（細線）で結線されている。封止樹脂４はこれらのＬＥＤチップ２、リードフレーム３、ボンディングワイヤー１３等を樹脂封止している透明な樹脂である。また、半導体装置１の下面及び側面下部の周囲には、リードフレーム３の一部が露出しており、下面露出部６及び側面露出部７が形成されている。これらの露出部６，７は外部端子として機能し、配線基板（図示略）にハンダにより実装される部分である。 A lead frame manufacturing method and an embodiment embodying the lead frame according to the present invention will be described below with reference to FIGS.
FIG. 1 is a cross-sectional view of the semiconductor device 1 according to the present embodiment taken along a line II in FIG. The upper side in FIG. 1 is the upper side in the semiconductor device 1. The semiconductor device 1 of this embodiment will be described by taking an IC package of an LED and a SOP (Small Outline Package) as an example. The SOP mentioned here is a surface mounting package system in which external input / output leads are arranged on two opposite sides of the package, and corresponds to a DIP flat type. As shown in FIG. 1, the semiconductor device 1 includes an LED chip 2, a lead frame 3, and a sealing resin 4. The LED chip 2 is a silicon chip on which an IC circuit is formed, and is fixed to the leads 5 of the lead frame 3 by a transmissive adhesive material 11. An electrode portion (bonding pad) 12 is provided at the center of the LED chip 2 and is connected to the lead frame 3 (lead 5) by a bonding wire 13 (thin wire) of Au and Al. The sealing resin 4 is a transparent resin that seals the LED chip 2, the lead frame 3, the bonding wires 13, and the like. Further, a part of the lead frame 3 is exposed around the lower surface and the lower portion of the side surface of the semiconductor device 1, and a lower surface exposed portion 6 and a side surface exposed portion 7 are formed. These exposed portions 6 and 7 function as external terminals and are portions that are mounted on a wiring board (not shown) by solder.

図２は、半導体装置１の組立前の連続したリードフレーム３の全体を下から見た図である。本実施形態では、図２に示すように、１つの半導体装置１として製造された際に封止樹脂４に封止される一群のリード部８が、幅ｗがおよそ５０ｍｍの金属条材（銅条）に縦３列に並んで形成されるリードフレーム３を例に説明する。リードフレーム３の下面には、各リード部８の中央位置に、リードフレーム３の縦方向（図２において左右方向）に沿って溝１４（図２において斜線で示す部分）が形成されている。本実施形態では、溝１４の幅ｗ１はおよそ５ｍｍとなっている。   FIG. 2 is a view of the entire continuous lead frame 3 before assembly of the semiconductor device 1 as seen from below. In the present embodiment, as shown in FIG. 2, a group of lead portions 8 that are sealed with a sealing resin 4 when manufactured as one semiconductor device 1 is formed of a metal strip (copper) having a width w of approximately 50 mm. An example of the lead frame 3 formed in three vertical rows is described below. On the lower surface of the lead frame 3, a groove 14 (a portion indicated by hatching in FIG. 2) is formed at the center position of each lead portion 8 along the vertical direction (left and right direction in FIG. 2) of the lead frame 3. In the present embodiment, the width w1 of the groove 14 is approximately 5 mm.

また、リードフレーム３の側辺近傍（図２においてリードフレーム３の上下縁近傍）には、所定間隔をおいてパイロット孔１５がプレスにより打ち抜き形成されている。
図３は、図２に示すリードフレーム３のリード部８を拡大して示した図である。図３に示すように、リード部８は、４隅から概ね中央方向へ向けて集中するインナーリード（リード５）が複数形成されており、このインナーリード（リード５）上の所定位置にＬＥＤチップ２が配置される。本実施形態では、図３に一点鎖線で示すように３つのＬＥＤチップ２がインナーリード（リード５）上に配置されるようになっている。リード部８の下面には、図３において二点鎖線で示すように円形状にコイニングが施されている。これは、下面部分はボンディング面であって、ボンディングの精度を確保するためである。また、インナーリード（リード５）に連続して外側にはアウターリード９が延設されている。パッケージが完成すると、切断線ＣＬで１つ１つの半導体装置１毎に切り離される。 Also, pilot holes 15 are punched and formed at predetermined intervals in the vicinity of the side of the lead frame 3 (in the vicinity of the upper and lower edges of the lead frame 3 in FIG. 2).
FIG. 3 is an enlarged view of the lead portion 8 of the lead frame 3 shown in FIG. As shown in FIG. 3, the lead portion 8 is formed with a plurality of inner leads (leads 5) concentrated from the four corners toward the central direction, and the LED chip is placed at a predetermined position on the inner leads (leads 5). 2 is arranged. In the present embodiment, three LED chips 2 are arranged on the inner leads (leads 5) as shown by a one-dot chain line in FIG. The lower surface of the lead portion 8 is coined in a circular shape as indicated by a two-dot chain line in FIG. This is because the lower surface portion is a bonding surface and ensures bonding accuracy. An outer lead 9 is extended outside the inner lead (lead 5). When the package is completed, each semiconductor device 1 is cut along the cutting line CL.

図４は、リードフレーム３の側面図である。図４に示すように、溝１４の下側の両角はプレスされており、エッジ１６が形成されている。
ここで、半導体装置１に用いるリードフレーム３の製造方法について説明する。図５は、リードフレーム３の製造方法を説明するフローチャートである。リードフレーム３は、概ね、金属条材全体を圧延又はプレスして溝１４を形成する溝形成工程（ステップ１（以下、ステップを「Ｓ」と略す。））、メッキ処理工程（Ｓ２）、パイロット孔形成工程（Ｓ３）、エッジ形成工程（Ｓ４）、パターン形成工程（Ｓ５）の各工程を経て製造される。本実施形態では、メッキ処理（Ｓ２）の前に、まず金属条材全体をプレスして溝を形成する溝形成工程（Ｓ１）を施しており、この溝形成工程（Ｓ１）は本発明の要部であるため、次に詳しく述べる。なお、必要に応じて、リードフレーム３の洗浄工程が行われることになる。 FIG. 4 is a side view of the lead frame 3. As shown in FIG. 4, both corners on the lower side of the groove 14 are pressed, and an edge 16 is formed.
Here, a manufacturing method of the lead frame 3 used in the semiconductor device 1 will be described. FIG. 5 is a flowchart for explaining a manufacturing method of the lead frame 3. The lead frame 3 generally includes a groove forming step (step 1 (hereinafter, “step” is abbreviated as “S”)), a plating treatment step (S2), a pilot, and the like. It is manufactured through each of the hole forming step (S3), the edge forming step (S4), and the pattern forming step (S5). In the present embodiment, before the plating process (S2), first, a groove forming step (S1) is performed in which the entire metal strip is pressed to form a groove, and this groove forming step (S1) is a key point of the present invention. Because it is a part, it will be described in detail next. In addition, the cleaning process of the lead frame 3 is performed as necessary.

次に、本発明の要部である溝形成工程（Ｓ１）から順次その他の工程についても併せて詳しく述べる。まず、溝形成工程（Ｓ１）に入る前段階として、銅系金属インゴットを溶解して長尺状に加工する。次に長尺状とした部材を圧延ローラーで段階的に圧延し、徐々に薄くしていき所望の厚みとなるまで圧延して金属条材（金属板、リードフレーム材）とする。次に、表面に凹凸が形成された段付圧延ローラー（＝段付部材、図示略）で、圧延加工により金属条材に溝を形成する（溝形成工程（Ｓ１））。ここでの圧延工程は、多段により行われ、変形抵抗の大きな材料を高精度で圧延する。この圧延は冷間圧延とされ、高精度の形状・板厚制御を行うことが好ましい。また、必要な熱処理が行われ、プレス加工に適した加工性が付与されることも望ましい。この段付圧延ローラーの表面は、図２に示すリードフレーム３の下面に形成される溝１４、すなわち半導体装置１として完成した際にリード５が図１に示すように段差形状となるように所望の形状となっており、側面視等脚台形形状の凸部が形成されているものである。図６は、溝形成工程後の金属条材３ａを示す側面図である。図６に示すように溝形成工程後は、両辺（図６において左右辺）が末広がりの溝１４が形成される。段付圧延ローラーの段数は１列でも複数列でもよいが、本実施形態では仕上がったリードフレーム３には縦３列に溝１４が形成されるようになっている（図２参照）。   Next, the other steps will be described in detail from the groove forming step (S1), which is the main part of the present invention. First, as a step before entering the groove forming step (S1), the copper-based metal ingot is melted and processed into a long shape. Next, the elongate member is rolled in stages with a rolling roller, gradually reduced in thickness, and rolled to a desired thickness to obtain a metal strip (metal plate, lead frame material). Next, a groove is formed in the metal strip by rolling with a stepped rolling roller (= stepped member, not shown) having irregularities formed on the surface (groove forming step (S1)). The rolling process here is performed in multiple stages, and a material having a large deformation resistance is rolled with high accuracy. This rolling is cold rolling, and it is preferable to perform highly accurate shape / plate thickness control. It is also desirable that necessary heat treatment is performed to provide workability suitable for press working. The surface of this stepped rolling roller is desired so that the groove 14 formed on the lower surface of the lead frame 3 shown in FIG. 2, that is, the lead 5 has a step shape as shown in FIG. In other words, convex portions having a trapezoidal shape such as a side view are formed. FIG. 6 is a side view showing the metal strip 3a after the groove forming step. As shown in FIG. 6, after the groove forming step, a groove 14 having both sides (left and right sides in FIG. 6) widening toward the end is formed. The number of steps of the stepped rolling roller may be one or a plurality of rows, but in this embodiment, the finished lead frame 3 is formed with grooves 14 in three vertical rows (see FIG. 2).

金属条材に溝１４を形成した後は、スリッターで金属条材の幅をカットして仕上げる。本実施形態ではリードフレーム３の幅ｗ＝５０ｍｍ程度にカットする。以上で、溝形成工程（Ｓ１）を終了する。   After forming the groove 14 in the metal strip, the width of the metal strip is cut and finished with a slitter. In the present embodiment, the lead frame 3 is cut to have a width w = about 50 mm. Thus, the groove forming step (S1) is completed.

次いで、溝の形成された金属条材全面に銀メッキを施す（メッキ処理工程（Ｓ２））。そして次に、金属条材の長手方向側辺近傍に複数のパイロット孔１５をプレスにより打ち抜き形成する（パイロット孔形成工程（Ｓ３））。このパイロット孔形成工程（Ｓ３）では、溝付きの金属条材をガイドする特定のガイド２１が用いられる。   Next, silver plating is applied to the entire surface of the metal strip in which the grooves are formed (plating process (S2)). Next, a plurality of pilot holes 15 are punched and formed near the side in the longitudinal direction of the metal strip (pilot hole forming step (S3)). In this pilot hole forming step (S3), a specific guide 21 for guiding the grooved metal strip is used.

図７は、このガイド２１の平面図であり、図８は、ガイド２１の構成を示す側面図である。図７、図８に示すように、このガイド２１は平面視十字形状をなしており、上部材２２と下部材２３とで構成されている。そして、上部材２２と下部材２３の隙間に金属条材が挟まれるようにして、金属条材をガイドするようになっている。なお、このパイロット孔形成工程（Ｓ３）及び以下に説明するエッジ形成工程（Ｓ４）、パターン形成工程（Ｓ５）において、リードフレーム３の上下は図４、図６等に示す完成時の状態とは逆になっており、図４、図６等におけるリードフレーム３の下面を上にした状態で各工程のプレス抜きが行われる。   FIG. 7 is a plan view of the guide 21, and FIG. 8 is a side view showing the configuration of the guide 21. As shown in FIGS. 7 and 8, the guide 21 has a cross shape in plan view, and includes an upper member 22 and a lower member 23. The metal strip is guided so that the metal strip is sandwiched between the upper member 22 and the lower member 23. In the pilot hole forming step (S3) and the edge forming step (S4) and the pattern forming step (S5) described below, the upper and lower sides of the lead frame 3 are in the completed state shown in FIGS. On the other hand, the pressing of each process is performed with the lower surface of the lead frame 3 in FIGS.

図８に二点鎖線で丸く囲って示すように、上部材２２の中央部は、溝形成工程（Ｓ１）で形成された溝１４と対応した形状の凸部２４が下方へ突出形成されており、中央部の幅は１つのリード部８の幅（図３におけるｗ２）と略同じである。そして、ガイド時には、この凸部２４が完成時のリードフレーム３の真中の列の各リード部８の溝１４に嵌るようにして金属条材を押え付ける。このようにして金属条材の溝１４を上方から上部材２２の凸部２４で固定し、順次金属条材を送りながら、周知のプレス機（図示略）で金属条材の長手方向側辺近傍に複数のパイロット孔１５を打ち抜き形成する。このように、溝１４の部分で金属条材を固定してパイロット孔１５を打ち抜くことで、溝１４を位置基準としたパイロット孔１５を金属条材に打ち抜き形成することができる。また、ガイド２１の下部材２３の長手方向の幅は十分に長くとってあるため、溝１４にてリードフレームを安定して支持してガイドでき、溝１４の形成方向と略平行にパイロット孔１５を安定して形成することができる。   As shown in FIG. 8 by encircled by a two-dot chain line, a convex portion 24 having a shape corresponding to the groove 14 formed in the groove forming step (S1) is formed in the central portion of the upper member 22 so as to protrude downward. The width of the central portion is substantially the same as the width of one lead portion 8 (w2 in FIG. 3). At the time of guiding, the metal strip is pressed so that the convex portion 24 fits into the groove 14 of each lead portion 8 in the middle row of the lead frame 3 when completed. In this way, the groove 14 of the metal strip is fixed by the convex portion 24 of the upper member 22 from above, and the metal strip is fed in sequence, while the metal strip is sequentially fed, in the vicinity of the side in the longitudinal direction of the metal strip. A plurality of pilot holes 15 are formed by punching. Thus, by fixing the metal strip at the groove 14 and punching out the pilot hole 15, the pilot hole 15 with the groove 14 as a position reference can be punched and formed in the metal strip. In addition, since the width in the longitudinal direction of the lower member 23 of the guide 21 is sufficiently long, the lead frame can be stably supported and guided by the groove 14, and the pilot hole 15 is substantially parallel to the formation direction of the groove 14. Can be formed stably.

次に、リードフレーム製造後に画像認識により行われるリードフレーム３の寸法計測に際して位置基準となるエッジ１６をプレスにより形成する（エッジ形成工程（Ｓ４））。リードフレーム３の寸法計測（＝外観計測、パターン寸法やピッチ寸法等の計測）は、高精度の寸法計測を行って不良箇所を検出するために、高分解能カメラを使用した画像認識によるものが一般的に行われている。これによれば、例えば、約０．０５ｍｍの精度で不良箇所を検出することができる。   Next, an edge 16 serving as a position reference is formed by pressing when measuring the dimensions of the lead frame 3 performed by image recognition after manufacturing the lead frame (edge forming step (S4)). The lead frame 3 dimension measurement (= appearance measurement, pattern dimension, pitch dimension, etc.) is generally based on image recognition using a high-resolution camera in order to carry out high-precision dimension measurement and detect defective portions. Has been done. According to this, for example, a defective portion can be detected with an accuracy of about 0.05 mm.

図９は、こうした寸法計測の際に位置基準となるエッジ１６を形成するエッジ形成工程（Ｓ４）を示す図であって、図９に示すように、位置基準となるエッジ１６を半導体装置１として製造後に半導体装置１の底面側となる溝１４の両角に形成する。本実施形態では、両側のパイロット孔１５を基準として設置される周知のプレス機（パンチ２５）により、プレスされて形成される。プレス後は、リードフレーム３の水平面に対して垂直であってパイロット孔１５を基準にして位置決めされたエッジ１６が形成される。垂直なエッジ１６は、溝形成工程（Ｓ１）で形成された溝１４の鈍角のエッジよりもコントラストが明確となり画像認識が容易であって、画像認識の際にはこの垂直に形成された左右のエッジ１６を認識して、両エッジ１６のセンタを把握することで容易に高精度な寸法計測を行うことができる。   FIG. 9 is a diagram showing an edge forming step (S4) for forming the edge 16 serving as the position reference in the dimension measurement. As shown in FIG. 9, the edge 16 serving as the position reference is used as the semiconductor device 1. It is formed at both corners of the groove 14 which becomes the bottom surface side of the semiconductor device 1 after manufacture. In this embodiment, it is formed by being pressed by a known press machine (punch 25) installed with the pilot holes 15 on both sides as a reference. After pressing, an edge 16 that is perpendicular to the horizontal plane of the lead frame 3 and is positioned with reference to the pilot hole 15 is formed. The vertical edge 16 has a clearer contrast than the obtuse angle edge of the groove 14 formed in the groove forming step (S1), and image recognition is easy. By recognizing the edge 16 and grasping the center of both the edges 16, it is possible to easily perform highly accurate dimension measurement.

エッジ１６を形成した後は、複数の打ち抜き加工で金属条材を順次プレスしてリードフレーム３の形状に打ち抜く（パターン形成工程（Ｓ５））。このパターン形成工程（Ｓ５）では、図１０に示すように、金属条材に既に形成された溝１４の段差形状（図１０において斜状に形成されている溝の左右側辺の形状）に対応した下面形状を有する段付きの段付パンチ２６よってパターンが打ち抜き形成される。本実施形態では、溝１４の部分における厚みは０．２ｍｍ程度であるが、その他の部分の厚みは０．５ｍｍ程度となっている。このように厚みの異なる箇所を跨いでパターンを形成する必要があるため、例えば通常の下面が水平なパンチで打ち抜くと、打ち抜き時に金属条材が一方向に偏ってしまう虞がある。金属条材の肉の流れがスムーズでないと、打ち抜き後に大きなダレが生じ、寸法精度上好ましくない。しかし、本実施形態では、溝１４の段差に対応した段差形状の段付パンチ２６にて打ち抜くため、打ち抜き時の金属条材の肉の流動がスムーズになり、打ち抜かれる金属条材が均一に打ち抜き方向へ導かれてダレ等を生じにくく、精度の高い打ち抜きを行うことができる。   After the edge 16 is formed, the metal strip is sequentially pressed by a plurality of punching processes and punched into the shape of the lead frame 3 (pattern forming step (S5)). In this pattern formation step (S5), as shown in FIG. 10, it corresponds to the step shape of the groove 14 already formed in the metal strip (the shape of the left and right sides of the groove formed obliquely in FIG. 10). A pattern is punched and formed by the stepped punch 26 having a stepped bottom surface. In the present embodiment, the thickness of the groove 14 is about 0.2 mm, but the thickness of the other portions is about 0.5 mm. Thus, since it is necessary to form a pattern straddling the location where thickness differs, when a normal lower surface is punched with a horizontal punch, there exists a possibility that a metal strip may be biased to one direction at the time of punching. If the flow of the metal strip is not smooth, a large sagging occurs after punching, which is not preferable in terms of dimensional accuracy. However, in the present embodiment, since the punching is performed with the stepped punch 26 corresponding to the step of the groove 14, the flow of the metal strip during the punching becomes smooth, and the punched metal strip is uniformly punched out. Guided in the direction is less likely to cause sagging and the like, and can be punched with high accuracy.

以上でリードフレーム３は完成である。その後、リードフレーム３のリード部８の中央部分にＬＥＤチップ２（本実施形態では３つ、図３参照。）を透過性接着材１１を介して搭載する。そして、ＬＥＤチップ２の一方の電極とリード５をボンディングワイヤー１３で電気的に接続する。そして、リード部８を樹脂封止した後、切断線ＣＬでカットし、リードフレーム３から切り離して半導体装置１は完成となる。   Thus, the lead frame 3 is completed. Thereafter, the LED chip 2 (three in the present embodiment, see FIG. 3) is mounted on the central portion of the lead portion 8 of the lead frame 3 via the permeable adhesive 11. Then, one electrode of the LED chip 2 and the lead 5 are electrically connected by a bonding wire 13. Then, after the lead portion 8 is resin-sealed, it is cut along the cutting line CL, and is separated from the lead frame 3 to complete the semiconductor device 1.

以上の製造方法により製造された半導体装置１は、図１に示すように、下面及び側面下部の周囲に、下面露出部６及び側面露出部７が形成されている（図１参照）。半導体装置１は、この露出部６，７をハンダ付けして配線基板に実装される。このように、外部端子としての露出部６，７の面積を大きくとることができるため、ＬＥＤの発光による発熱をこの露出部６，７から効果的に放熱することができる。発行効率を低下させることがない。   In the semiconductor device 1 manufactured by the above manufacturing method, as shown in FIG. 1, a lower surface exposed portion 6 and a side surface exposed portion 7 are formed around the lower surface and the lower side surface (see FIG. 1). The semiconductor device 1 is mounted on a wiring board by soldering the exposed portions 6 and 7. Thus, since the areas of the exposed portions 6 and 7 as external terminals can be increased, heat generated by light emission of the LEDs can be effectively radiated from the exposed portions 6 and 7. Issuing efficiency is not reduced.

また、下面露出部６を得るにあたり、リードフレーム３の製造工程においてパターン形成工程前に金属条材に溝１４を形成するという方法であるため、樹脂封止後にリード５に曲げ加工を施すといった作業を必要とせず、容易にリード５を段差形状に形成することができる。また、段付圧延ローラーの凸部がそのまま転写されるため段差の精度を高く維持することができる。さらに、その溝１４は、圧延段付ローラーによる圧延加工により形成されて、圧延段付ローラーの表面に形成された凸部がそのまま金属条材に転写されるため、高精度な段差を容易に形成することができる。   Further, in obtaining the lower surface exposed portion 6, since the groove 14 is formed in the metal strip before the pattern forming step in the manufacturing process of the lead frame 3, the lead 5 is bent after the resin sealing. Therefore, the lead 5 can be easily formed in a step shape. Moreover, since the convex part of the stepped rolling roller is transferred as it is, the accuracy of the step can be kept high. Furthermore, since the groove 14 is formed by rolling with a rolling step roller, and the convex portion formed on the surface of the rolling step roller is transferred to the metal strip as it is, a highly accurate step is easily formed. can do.

さらに、従来のようにリード５の曲げ加工や潰し加工を行う必要がないため、リード５にクラックや歪みが発生することもなく、強度面でも安定したリード５とすることができる。   Furthermore, since it is not necessary to perform bending or crushing of the lead 5 as in the prior art, the lead 5 is not cracked or distorted, and the lead 5 can be stable in terms of strength.

また、パイロット孔形成工程（Ｓ３）では、金属条材の溝１４に対応する形状を有するガイド２１によってリードフレーム材の溝１４をガイドしながら打ち抜き形成するため、溝１４に対して位置決めされたパイロット孔１５を形成できる。さらに、パターン形成工程（Ｓ５）では、溝１４の段差形状に対応した下面形状の段付パンチ２６によりパターンを打ち抜き形成するため、上記詳述したようにスムーズな打ち抜きが可能となり、リードフレーム製造における一連の工程において常に高精度な加工とすることができる。   Further, in the pilot hole forming step (S3), the guide frame 21 is punched while being guided by the guide 21 having a shape corresponding to the groove 14 of the metal strip, so that the pilot positioned with respect to the groove 14 is formed. Holes 15 can be formed. Further, in the pattern forming step (S5), since the pattern is punched and formed by the stepped punch 26 having the bottom surface shape corresponding to the step shape of the groove 14, smooth punching is possible as described in detail above. High-precision processing can always be performed in a series of processes.

上記実施形態によれば、以下のような効果を得ることができる。
（１）溝形成工程（Ｓ１）を採用することで、容易にリード５に段差を形成し、それにより露出面（下面露出部６、側面露出部７）を大きくとることができるため、高い発光効率でＬＥＤの発光による発熱をこの露出部６，７から効果的に放熱することができる。また、側面露出部７において従来（図１１におけるリード３７）と比較すると、厚み（上下高さ）を厚く確保できるため、熱伝導も良い。 According to the above embodiment, the following effects can be obtained.
(1) By adopting the groove forming step (S1), a step can be easily formed on the lead 5, thereby making it possible to increase the exposed surface (the lower surface exposed portion 6 and the side surface exposed portion 7). Heat generated by light emission of the LED can be effectively radiated from the exposed portions 6 and 7 with efficiency. Further, since the thickness (vertical height) can be ensured in the side surface exposed portion 7 as compared with the conventional case (lead 37 in FIG. 11), heat conduction is also good.

（２）また、溝形成工程（Ｓ１）は、段付圧延ローラーによる圧延加工であるため、段数を多くしたり、厳密な温度管理をしたり、板厚・形状制御を行うことで、溝１４を形成するに際して仕上がり後のリードフレーム３に歪みや反り、伸び等を生じることがない。そのため、加工性を高めたり寸法精度も高くできる。特に、プレスによる潰し加工に比べ、残存応力が小さく、切削や研削と比較すると工程が簡略化され高能率で生産できる点に顕著な効果がある。   (2) Further, since the groove forming step (S1) is a rolling process using a stepped rolling roller, the number of steps is increased, strict temperature control is performed, and the plate thickness and shape are controlled, whereby the groove 14 is formed. When the lead frame 3 is formed, the finished lead frame 3 is not distorted, warped or stretched. Therefore, workability and dimensional accuracy can be increased. In particular, there is a remarkable effect in that the residual stress is small compared to crushing by pressing, and the process is simplified and can be produced with high efficiency compared to cutting and grinding.

（３）上記実施形態のパイロット孔形成工程（Ｓ３）では、溝１４の部分で金属条材を固定してパイロット孔１５を打ち抜くため、溝１４を位置基準としたパイロット孔１５をリードフレーム３に打ち抜き形成することができる。   (3) In the pilot hole forming step (S3) of the above embodiment, the metal hole is fixed at the groove 14 and the pilot hole 15 is punched out. Can be stamped and formed.

（４）また、ガイド２１の下部材２３の長手方向の幅は十分に長くとってあるため、例えば溝に凹凸があったとしても多少の凹凸による誤差が相殺されるとともに、溝の方向が正確に検出できる。そして、溝１４を安定して支持してガイドでき、溝１４の形成方向と略平行にパイロット孔１５を安定して形成することができる。   (4) Further, since the width in the longitudinal direction of the lower member 23 of the guide 21 is sufficiently long, for example, even if the groove has unevenness, an error due to some unevenness is offset and the direction of the groove is accurate. Can be detected. The groove 14 can be stably supported and guided, and the pilot hole 15 can be stably formed substantially parallel to the direction in which the groove 14 is formed.

（５）上記実施形態のパターン形成工程（Ｓ５）では、溝１４の段差形状に対応した形状を下面に有する段付パンチ２６にて打ち抜くため、打ち抜き時の金属条材の肉の流動をスムーズにできる。このため、打ち抜き時にダレ等を生じにくく、精度の高いリードフレーム３とすることができる。   (5) In the pattern formation step (S5) of the above embodiment, since the stepped punch 26 having a shape corresponding to the step shape of the groove 14 is punched on the lower surface, the flow of the metal strip material during the punching is smoothly performed. it can. For this reason, it is hard to produce sagging etc. at the time of punching, and it can be set as the lead frame 3 with high precision.

（６）上記実施形態のエッジ形成工程（Ｓ４）において、パイロット孔１５を基準にして位置決めされた寸法の位置基準となるエッジ１６が、半導体装置１の下面側の溝１４の両角に形成される。このため、画像認識の際に、垂直に形成されたエッジ１６を認識して、容易に高精度な寸法計測を行うことができる。エッジ１６を寸法の位置基準とし、両エッジ１６のセンタをとることで、画像認識での寸法確認を容易にできる。   (6) In the edge forming step (S4) of the above-described embodiment, the edges 16 serving as the position reference of the dimension positioned with respect to the pilot hole 15 are formed at both corners of the groove 14 on the lower surface side of the semiconductor device 1. . For this reason, at the time of image recognition, the edge 16 formed vertically can be recognized, and highly accurate dimension measurement can be easily performed. By using the edge 16 as a dimensional position reference and taking the center of both edges 16, it is possible to easily confirm the dimension in image recognition.

なお、上記実施形態は以下のように変更してもよい。
・上記実施形態では、リードフレーム材としての金属条材は銅条を例に挙げているが、これに限定されるものではなく、鉄材やステンレス材等を用いてもよい。 In addition, you may change the said embodiment as follows.
-In the said embodiment, although the metal strip as a lead frame material has mentioned the copper strip as an example, it is not limited to this, You may use an iron material, a stainless steel material, etc.

・上記実施形態の段付パンチ２６に代えて、リードフレーム３の溝１４の形状（図１０において斜状に形成されている溝の左右側辺の形状）に対応した形状を有する段付きの段付ダイとして実施してもよい。この場合、パンチは底面が水平な周知のパンチでよく、上記実施形態において段付パンチによって打ち抜いた場合と同様の効果を奏することができる。   In place of the stepped punch 26 of the above embodiment, a stepped step having a shape corresponding to the shape of the groove 14 of the lead frame 3 (the shape of the left and right sides of the groove formed obliquely in FIG. 10). It may be implemented as an attached die. In this case, the punch may be a well-known punch having a horizontal bottom surface, and the same effect as when punched by the stepped punch in the above embodiment can be obtained.

・上記実施形態では、ＬＥＤ用として説明したが、ＬＥＤ用に限らず種々のものとして実施できる。ＬＥＤでなくても、半導体装置１において露出面（下面露出部６，側面露出部７）が大きくとれることは、半導体装置１として使用される際に発生する電気的な発熱を逃がすことができるという効果がある。 · In the above you facilities embodiment has been described for the LED, it can be implemented as various types of not only for LED. Even if it is not an LED, the fact that the exposed surface (lower surface exposed portion 6, side surface exposed portion 7) can be taken larger in the semiconductor device 1 can release electrical heat generated when used as the semiconductor device 1. effective.

本実施形態における半導体装置１の断面図。1 is a cross-sectional view of a semiconductor device 1 in the present embodiment. 本実施形態における連続したリードフレーム３の全体を下面から見た図。The figure which looked at the whole continuous lead frame 3 in this embodiment from the lower surface. 図２に示すリードフレーム３のリード部８近傍の拡大図。FIG. 3 is an enlarged view of the vicinity of a lead portion 8 of the lead frame 3 shown in FIG. 2. リードフレーム３の側面図。FIG. 3 is a side view of the lead frame 3. リードフレーム３の製造方法を説明するフローチャート。6 is a flowchart for explaining a method for manufacturing the lead frame 3. 溝形成工程後の金属条材を示す側面図。The side view which shows the metal strip after a groove | channel formation process. ガイド２１の平面図。The top view of the guide 21. FIG. ガイド２１の構成を示す側面図。The side view which shows the structure of the guide 21. FIG. エッジ形成工程を示す側面図。The side view which shows an edge formation process. パターン形成工程を示す側面図。The side view which shows a pattern formation process. 従来例における半導体装置の断面図Sectional view of a semiconductor device in a conventional example

符号の説明Explanation of symbols

１…半導体装置、２…ＬＥＤチップ、３…リードフレーム、４…封止樹脂、５…リード、６…下面露出部、７…側面露出部、８…リード部、９…アウターリード、１１…透過性接着剤、１２…電極部、１３…ボンディングワイヤー、１４…溝、１５…パイロット孔、１６…エッジ、２１…ガイド、２２…上部材、２３…下部材、２４…凸部、２５…パンチ、２６…段付パンチ   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... LED chip, 3 ... Lead frame, 4 ... Sealing resin, 5 ... Lead, 6 ... Lower surface exposed part, 7 ... Side surface exposed part, 8 ... Lead part, 9 ... Outer lead, 11 ... Transmission Adhesive agent, 12 ... electrode portion, 13 ... bonding wire, 14 ... groove, 15 ... pilot hole, 16 ... edge, 21 ... guide, 22 ... upper member, 23 ... lower member, 24 ... convex portion, 25 ... punch, 26 ... Stepped punch

Claims (6)

半導体チップと、
当該半導体チップと電気的に接続される複数のリードを有するリードフレームと、
前記リードの一部を接続可能な外部端子として底面に露出させて、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂と
を備えた半導体装置に用いられるリードフレームの製造方法であって、
金属板からなるリードフレーム材をプレスで打ち抜き、リードフレームの形状を形成するパターン形成工程の前に、
前記半導体装置において前記リードの一部のみを前記半導体装置の底面に露出させるように、前記リードフレーム材の前記リードの他の一部に予め溝形状の段差を形成する溝形成工程を含み、
前記溝形成工程は、形成する溝形状の段差に対応した凹凸に形成された段付部材による多段の冷間圧延により加工される圧延加工であることを特徴とするリードフレームの製造方法。 A semiconductor chip;
A lead frame having a plurality of leads electrically connected to the semiconductor chip;
A method of manufacturing a lead frame used in a semiconductor device including a sealing resin for resin-sealing the semiconductor chip and the lead frame by exposing a part of the lead as a connectable external terminal on a bottom surface. And
Before the pattern forming process to punch the lead frame material made of metal plate with a press and form the shape of the lead frame,
A groove forming step of forming a groove-shaped step in advance in the other part of the lead of the lead frame material so that only a part of the lead is exposed to the bottom surface of the semiconductor device in the semiconductor device;
The method of manufacturing a lead frame, wherein the groove forming step is a rolling process that is processed by multi-stage cold rolling using a stepped member formed in a concavo-convex shape corresponding to a groove-shaped step to be formed. 前記溝形成工程後、前記リードフレーム材の溝に対応する形状を有するガイドによって前記リードフレーム材の溝をガイドしながら前記リードフレーム材に前記溝を基準にして位置決めされた複数のパイロット孔を打ち抜き形成するパイロット孔形成工程を含むことを特徴とする請求項１に記載のリードフレームの製造方法。 After the groove forming step, a plurality of pilot holes positioned on the basis of the groove are punched in the lead frame material while guiding the groove of the lead frame material by a guide having a shape corresponding to the groove of the lead frame material. The lead frame manufacturing method according to claim 1, further comprising a pilot hole forming step of forming the lead frame. 前記パイロット孔形成工程後、前記パイロット孔を基準にして位置決めされた寸法の位置基準となる断面形状が直角の角部であるエッジを前記半導体装置として製造後に前記溝の前記半導体装置の底面側となる両角を同時にひとつのパンチによりプレスして形成するエッジ形成工程を含むことを特徴とする請求項２に記載のリードフレームの製造方法。 After the pilot hole forming step, an edge whose cross-sectional shape serving as a position reference having a dimension positioned with respect to the pilot hole is a right-angled corner portion is manufactured as the semiconductor device, and the groove has a bottom surface side of the semiconductor device after manufacturing. The lead frame manufacturing method according to claim 2 , further comprising an edge forming step of simultaneously pressing and forming both corners with a single punch . 前記パターン形成工程では、前記リードフレーム材の溝の段差形状に対応した形状を有する段付きの段付パンチ若しくは段付ダイによってパターンが打ち抜き形成されることを特徴とする請求項１乃至請求項３のいずれか１項に記載のリードフレームの製造方法。 The pattern forming process according to claim 1 to claim 3, characterized in that patterns are punched by stepped punch or stepped die stepped having a shape corresponding to the stepped shape of the groove of the lead frame material The manufacturing method of the lead frame of any one of these . 前記リードフレームはパッケージの対向する二辺に外部入出力用のリードを並べた表面実装用のパッケージ方式の半導体装置用のリードフレームであることを特徴とする請求項１乃至請求項４のいずれか１項に記載のリードフレームの製造方法。 5. The lead frame for a semiconductor device of a package system for surface mounting in which leads for external input / output are arranged on two opposite sides of the package . 2. A method for manufacturing a lead frame according to item 1. 請求項５に記載のリードフレームの製造方法において前記リードフレームはＬＥＤ用のリードフレームであることを特徴とする。6. The lead frame manufacturing method according to claim 5, wherein the lead frame is an LED lead frame.
JP2004331601A 2004-11-16 2004-11-16 Lead frame manufacturing method Expired - Fee Related JP3999780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331601A JP3999780B2 (en) 2004-11-16 2004-11-16 Lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331601A JP3999780B2 (en) 2004-11-16 2004-11-16 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JP2006147622A JP2006147622A (en) 2006-06-08
JP3999780B2 true JP3999780B2 (en) 2007-10-31

Family

ID=36626992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331601A Expired - Fee Related JP3999780B2 (en) 2004-11-16 2004-11-16 Lead frame manufacturing method

Country Status (1)

Country Link
JP (1) JP3999780B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060172B2 (en) * 2007-05-29 2012-10-31 岩谷産業株式会社 Semiconductor light emitting device
JP4531830B2 (en) * 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 LED lead frame manufacturing method
JP5010716B2 (en) 2010-01-29 2012-08-29 株式会社東芝 LED package
JP4764519B1 (en) * 2010-01-29 2011-09-07 株式会社東芝 LED package
JP2012004596A (en) * 2010-01-29 2012-01-05 Toshiba Corp Led package and method of manufacturing the same
JP4951090B2 (en) 2010-01-29 2012-06-13 株式会社東芝 LED package
JP2011176364A (en) * 2010-01-29 2011-09-08 Toshiba Corp Led package
WO2011092871A1 (en) 2010-01-29 2011-08-04 株式会社 東芝 Led package and method for manufacturing same
JP5383611B2 (en) 2010-01-29 2014-01-08 株式会社東芝 LED package
JP5580723B2 (en) * 2010-12-11 2014-08-27 エンゼル工業株式会社 Covering diode and terminal box for solar cell module
JP2013229395A (en) * 2012-04-24 2013-11-07 Panasonic Corp Led package and led light emitting element
JP6170724B2 (en) 2013-05-15 2017-07-26 ローム株式会社 LED module

Also Published As

Publication number Publication date
JP2006147622A (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
US8184453B1 (en) Increased capacity semiconductor package
US7808084B1 (en) Semiconductor package with half-etched locking features
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20080311705A1 (en) Lead frame and method for fabricating semiconductor package employing the same
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP3999780B2 (en) Lead frame manufacturing method
JP2006210807A (en) Method for manufacturing semiconductor device
JP2003332513A (en) Semiconductor device and its manufacturing method
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2013239740A (en) Semiconductor device
JP2018200994A (en) Lead frame and manufacturing method of the same
JP2009038145A (en) Lead terminal type semiconductor device
US20220208660A1 (en) Electronic package with surface contact wire extensions
JP4455208B2 (en) Lead frame and method for manufacturing semiconductor device
US20180269135A1 (en) Methods and apparatus for an improved integrated circuit package
JP4031005B2 (en) Manufacturing method of semiconductor device
JP2015153987A (en) mold package
US20200168531A1 (en) Integrated circuit package including inward bent leads
JP2007150044A (en) Semiconductor device
JP2008235557A (en) Lead frame and semiconductor device
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JP2010003909A (en) Method of manufacturing semiconductor device
JP2007073595A (en) Manufacturing method of semiconductor device
JP3215505B2 (en) Standard lead frame and method of manufacturing lead frame using this standard lead frame

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees