JP3999233B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistor Download PDFInfo
- Publication number
- JP3999233B2 JP3999233B2 JP2005042235A JP2005042235A JP3999233B2 JP 3999233 B2 JP3999233 B2 JP 3999233B2 JP 2005042235 A JP2005042235 A JP 2005042235A JP 2005042235 A JP2005042235 A JP 2005042235A JP 3999233 B2 JP3999233 B2 JP 3999233B2
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- film
- silicon film
- region
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、ガラス等の絶縁基板上に設けられたＴＦＴ（薄膜トランジスタ）を有する半導体装置及びその作製方法に関するものである。 The present invention relates to a semiconductor device having a TFT (thin film transistor) provided over an insulating substrate such as glass and a method for manufacturing the semiconductor device.
ガラス等の絶縁基板上にＴＦＴを有する半導体装置としては、これらのＴＦＴを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサ等が知られている。 Known semiconductor devices having TFTs on an insulating substrate such as glass include active liquid crystal display devices and image sensors that use these TFTs for driving pixels.
これらの装置に用いられるＴＦＴには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体からなるものの２つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるＴＦＴの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等の非単結晶珪素膜が知られている。以下においては、結晶性を有する珪素半導体を結晶性珪素半導体、結晶性を有する珪素半導体膜を結晶性珪素膜ということとする。 A thin film silicon semiconductor is generally used for TFTs used in these devices. Thin film silicon semiconductors are roughly classified into two types: those made of amorphous silicon semiconductor (a-Si) and those made of crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be produced relatively easily by a vapor phase method, and are highly mass-productive. However, physical properties such as conductivity have crystallinity. Since it is inferior to a silicon semiconductor, the establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher speed characteristics in the future. Note that the silicon semiconductor having crystallinity includes non-single crystal silicon such as polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, and semi-amorphous silicon having an intermediate state between crystalline and amorphous. Membranes are known. Hereinafter, a crystalline silicon semiconductor is referred to as a crystalline silicon semiconductor, and a crystalline silicon semiconductor film is referred to as a crystalline silicon film.
これら結晶性を有する薄膜状の珪素半導体を得る方法としては、
（１） 成膜時に結晶性を有する膜を直接成膜する。
（２） 非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる。
（３） 非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる。
と言った方法が知られている。しかしながら、（１）の方法は良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難であり、また成膜温度が６００℃以上と高いので、安価なガラス基板が使用できないというコストの問題もあった。また、（２）の方法は、現在最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さいため、スループットが低いという問題がまずあり、また大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。（３）の方法は、（１）、（２）の方法と比較すると大面積に対応できるという利点はあるが、やはり加熱温度として６００℃以上の高温にすることが必要であり、安価なガラス基板を用いることを考えると、さらに加熱温度を下げる必要がある。特に現在の液晶表示装置の場合には大画面化が進んでおり、その為ガラス基板も同様に大型の物を使用する必要がある。この様に大型のガラス基板を使用する場合には、半導体作製に必要不可欠な加熱工程における縮みや歪みといったものが、マスク合わせ等の精度を下げ、大きな問題点となっている。特に現在最も一般的に使用されている７０５９ガラスの場合には、歪み点が５９３℃であり、従来の加熱結晶化方法では大きな変形を起こしてしまう。また、温度の問題以外にも現在のプロセスでは結晶化に要する加熱時間が数十時間以上にも及ぶので、さらにその時間を短くすることも必要である。
As a method of obtaining a thin film silicon semiconductor having these crystallinity,
(1) A film having crystallinity is directly formed at the time of film formation.
(2) An amorphous semiconductor film is formed and given crystallinity by the energy of laser light.
(3) An amorphous semiconductor film is formed and crystallized by applying heat energy.
Is known. However, the method (1) is technically difficult to uniformly form a film having good semiconductor properties over the entire surface of the substrate, and the film forming temperature is as high as 600 ° C. There was also a problem of cost that a glass substrate could not be used. In the method (2), the excimer laser, which is currently most commonly used, has a problem that the throughput is low because the irradiation area of the laser beam is small. The laser is not stable enough to treat the material uniformly, and there is a strong sense of the next generation technology. The method (3) has an advantage that it can cope with a large area as compared with the methods (1) and (2), but it is also necessary to set the heating temperature to a high temperature of 600 ° C. or more, which is an inexpensive glass. Considering the use of a substrate, it is necessary to further lower the heating temperature. In particular, in the case of the current liquid crystal display device, the screen has been enlarged, and therefore it is necessary to use a large glass substrate as well. When such a large glass substrate is used, shrinkage and distortion in the heating process that is indispensable for semiconductor fabrication reduce the accuracy of mask alignment and the like, which is a serious problem. In particular, in the case of 7059 glass that is most commonly used at present, the strain point is 593 ° C., and the conventional heat crystallization method causes large deformation. In addition to the temperature problem, in the current process, the heating time required for crystallization is several tens of hours or more, and it is necessary to further shorten the time.
本発明は、上記の問題を解決する手段を提供するものである。より具体的には非晶質珪素からなる薄膜を加熱により結晶化させる方法を用いた、結晶性を有する珪素半導体からなる薄膜の作製方法において、結晶化に必要な温度の低温化と時間の短縮を両立するプロセスを提供することをその目的とする。勿論、本発明で提供されるプロセスを用いて作製した結晶性を有する珪素半導体は、従来技術で作製されたものと同等以上の物性を有し、ＴＦＴの活性層領域にも使用可能なものであることは言うまでもないことである。 The present invention provides means for solving the above problems. More specifically, in a method for producing a thin film made of a crystalline silicon semiconductor using a method of crystallizing a thin film made of amorphous silicon by heating, the temperature required for crystallization is lowered and the time is shortened. The purpose is to provide a process that balances the two. Of course, the silicon semiconductor having crystallinity produced using the process provided by the present invention has physical properties equivalent to or better than those produced by the prior art, and can be used for the active layer region of the TFT. It goes without saying that there are.
〔発明の背景〕
本発明人らは、上記従来の技術の項で述べた、非晶質の珪素半導体膜をＣＶＤ法やスパッタ法で成膜し、該膜を加熱によって結晶化させる方法について、以下のような実験及び考察を行った。
BACKGROUND OF THE INVENTION
The inventors have conducted the following experiment on the method of forming an amorphous silicon semiconductor film by the CVD method or the sputtering method and crystallizing the film by heating, as described in the section of the prior art. And discussed.
まず実験事実として、ガラス基板上に非晶質珪素膜を成膜し、この膜を加熱により結晶化させるメカニズムを調べると、結晶成長はガラス基板と非晶質珪素との界面から始まり、比較的ランダムに結晶成長が進行することが認められた。 First, as an experimental fact, when an amorphous silicon film is formed on a glass substrate and the mechanism for crystallizing this film by heating is examined, crystal growth starts from the interface between the glass substrate and amorphous silicon, It was observed that crystal growth proceeds at random.
上記現象は、界面における不均一核生成の臨界核が小さいことが理由の一つと考えられるが、より直接的にはガラス基板と非晶質珪素膜との界面に結晶成長の基となる結晶核（結晶成長の基となる種）が存在しており、その核から結晶が成長していくことに起因すると考察される。このような結晶核は、基板表面に微量に存在している不純物金属元素やガラス表面の結晶成分あるいは界面の微細な凹凸等であると考えられる。 The above phenomenon is thought to be one of the reasons that the critical nuclei for heterogeneous nucleation at the interface are small, but more directly, the crystal nuclei that are the basis for crystal growth at the interface between the glass substrate and the amorphous silicon film It is considered that this is caused by the growth of crystals from the nucleus. Such crystal nuclei are considered to be impurity metal elements present in minute amounts on the substrate surface, crystal components on the glass surface, or fine irregularities on the interface.
そこで、より積極的に結晶核を導入することによって結晶化温度の低温化が可能ではないかと考え、その効果を確認すべく、他の金属を微量に基板上に成膜し、その上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化を行う実験を試みた。その結果、幾つかの金属を基板上に成膜した場合においては結晶化温度の低下が確認され、異物を結晶核とした結晶成長が起こっていることが予想された。そこで低温化が可能であった複数の不純物金属について更に詳しくそのメカニズムを調査した。 Therefore, we thought that it would be possible to lower the crystallization temperature by more aggressively introducing crystal nuclei, and in order to confirm the effect, a small amount of other metal was deposited on the substrate and non-coated on it. An experiment was conducted in which a thin film made of crystalline silicon was formed and then heated for crystallization. As a result, when several metals were formed on the substrate, a decrease in the crystallization temperature was confirmed, and it was predicted that crystal growth occurred using foreign substances as crystal nuclei. Therefore, the mechanism of the impurity metals that could be reduced in temperature was investigated in more detail.
結晶化は、初期の核生成と、その核からの結晶成長の２段階に分けて考えることができる。ここで、初期の核生成の速度は、一定温度において点状に微細な結晶が発生するまでの時間を測定することによって観測されるが、この時間は上記不純物金属を成膜した薄膜ではいずれの場合も短縮され、結晶核導入の結晶化温度低温化に対する効果が確認された。しかも予想外のことであるのだが、核生成後の結晶粒の成長を加熱時間を変化させて調べたところ、ある種の金属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化においては、核生成後の結晶成長の速度までが飛躍的に増大することが観測された。このメカニズムについては後ほど詳しく述べることにする。 Crystallization can be considered in two stages: initial nucleation and crystal growth from the nuclei. Here, the initial nucleation rate is observed by measuring the time until fine crystals are generated at a constant temperature at a constant temperature. In some cases, the effect of introducing crystal nuclei on lowering the crystallization temperature was confirmed. Moreover, unexpectedly, when the growth of crystal grains after nucleation was examined by changing the heating time, a certain kind of metal was deposited, and then the amorphous silicon thin film deposited thereon was formed. In crystallization, it was observed that the rate of crystal growth after nucleation increased dramatically. This mechanism will be described in detail later.
いずれにしろ、上記２つの効果により、ある種の金属を微量に成膜した上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化した場合には、従来考えられなかったような、５８０℃以下の温度で４時間程度の時間で十分な結晶性が得られることが判明した。この様な効果を有する不純物金属の例として、鉄、コバルト、ニッケル、銅、パラジウム、銀、白金が挙げられる。これらの中で、最も効果が顕著であり、かつ扱いやすい安定な材料として白金が挙げられ、今後本明細書中では白金に限定した議論を行う事とする。 In any case, due to the above two effects, when a thin film made of amorphous silicon is formed on a small amount of a certain kind of metal, and then heated and crystallized, it has not been considered in the past. It has been found that sufficient crystallinity can be obtained in about 4 hours at a temperature of 580 ° C. or lower. Examples of impurity metals having such effects include iron, cobalt, nickel, copper, palladium, silver, and platinum. Among these, platinum is mentioned as a stable material that is most effective and easy to handle. In the present specification, discussion limited to platinum will be made.
白金がどの程度の効果を有するのか一例を挙げると、なんら処理を行なわない、即ち白金の微量な薄膜を成膜していない基板上（コーニング７０５９）にプラズマＣＶＤ法で形成された非晶質珪素からなる薄膜を窒素雰囲気中での加熱によって、結晶化する場合、その加熱温度として６００℃とした場合、加熱時間として１０時間以上の時間を必要としたが、白金の微量な薄膜を成膜した基板上の非晶質珪素からなる薄膜を用いた場合には、４時間程度の加熱において同様な結晶化状態を得るこができた。尚この際の結晶化の判断はラマン分光スペクトルを利用した。このことだけからも白金の効果が非常に大きいことが判るであろう。 One example of the effect of platinum is amorphous silicon formed by plasma CVD on a substrate (Corning 7059) on which no treatment is performed, that is, a thin platinum film is not formed. When a thin film made of the material is crystallized by heating in a nitrogen atmosphere, when the heating temperature is 600 ° C., a heating time of 10 hours or more is required. When a thin film made of amorphous silicon on the substrate was used, a similar crystallization state could be obtained by heating for about 4 hours. The determination of crystallization at this time utilized a Raman spectrum. From this alone, it will be understood that the effect of platinum is very large.
上記説明から判る様に、白金の微量な薄膜を成膜した上から、非晶質珪素からなる薄膜を成膜した場合、結晶化温度の低温化及び結晶化に要する時間の短縮が可能である。そこで、このプロセスをＴＦＴの製造に用いることを前提に、さらに詳細な説明を加えていくことにする。尚、後ほど詳述するが、白金の薄膜は基板上のみならず非晶質珪素上に成膜しても同様の効果を有すること、及びイオン注入でも同様に低温結晶化が可能であった。 As can be seen from the above description, when a thin film of platinum is formed after forming a thin film of platinum, the crystallization temperature can be lowered and the time required for crystallization can be shortened. . Therefore, a more detailed description will be added on the assumption that this process is used for manufacturing TFTs. As will be described in detail later, the platinum thin film has the same effect when it is formed not only on the substrate but also on the amorphous silicon, and low temperature crystallization is possible even by ion implantation.
まず白金の微量添加の方法について説明する。白金の微量添加は、基板上に微量な白金薄膜を成膜し、その後非晶質珪素を成膜する方法でも、先に非晶質珪素を成膜し、その上から微量な白金薄膜を成膜する方法でも、両者同様に低温化の効果が有り、その成膜方法はスパッタ法でも、蒸着法でも可能で、成膜方法は問わないことが判明している。ここで便宜上薄膜と称しているが、非常に薄く薄膜を成膜した場合には、完全な面とはならず島状に成膜される場合がある。その様な場合でも低温結晶化は可能であり、本明細書中では薄膜としてこれらを含むものとする。尚、蒸着法でも可能であることは、白金が膜中に存在しなくても、表面に存在するだけでも良い（スパッタ法の場合、膜中にある程度の深さで侵入する）こととなり、単純に珪素と白金が原子的に接触していれば良い、即ち両者の界面が結晶化の重要な鍵を握っていること暗示するものである。 First, a method for adding a small amount of platinum will be described. A small amount of platinum can be added by forming a small amount of platinum thin film on a substrate and then forming amorphous silicon. The film forming method also has an effect of lowering the temperature as in both cases, and it has been found that the film forming method can be a sputtering method or a vapor deposition method, and the film forming method is not limited. Although referred to here as a thin film for convenience, when a very thin film is formed, it may be formed in an island shape instead of a perfect surface. Even in such a case, low temperature crystallization is possible, and in the present specification, these are included as a thin film. What is possible with the vapor deposition method is that platinum does not exist in the film but may exist only on the surface (in the case of sputtering, it penetrates into the film at a certain depth). In this case, silicon and platinum need only be in atomic contact, that is, the interface between the two holds an important key for crystallization.
また、微量添加の方法としては、非晶質珪素の上または下に接して薄膜を形成する以外に、イオン注入によって白金を添加してもほぼ同様の効果が確認された。しかしながら、イオン注入を行なうと界面が大きく荒れてしまい、その他の理由でデバイス特性を悪化させる可能性が高いため、できれば前述のスパッタ等の方法の方が望ましい。また、結晶化させんとする非晶質珪素膜または非単結晶珪素膜の成膜時に、不純物として白金を添加しても同様の効果が期待できる。更には、後の工程において白金を析出するような材料であれば、白金単体でなくとも白金化合物であっても良い。その例としては、白金の塩を水溶液としたものをディッピング等の方法によって非晶質珪素膜上に塗布し、その後加熱することによっても低温結晶化が可能であった。この場合も厳密には白金の塩は粒子状になっていることが予想されるが、本明細書では薄膜に含めることとする。 Further, as a method of adding a trace amount, in addition to forming a thin film on or under the amorphous silicon, substantially the same effect was confirmed even when platinum was added by ion implantation. However, if the ion implantation is performed, the interface is greatly roughened, and there is a high possibility that the device characteristics are deteriorated for other reasons. Therefore, the above-described method such as sputtering is preferable if possible. Further, the same effect can be expected even when platinum is added as an impurity when forming an amorphous silicon film or a non-single-crystal silicon film to be crystallized. Furthermore, a platinum compound may be used instead of platinum alone as long as it is a material that deposits platinum in a later step. For example, low-temperature crystallization was possible by applying a platinum salt solution in an aqueous solution to the amorphous silicon film by a method such as dipping and then heating. In this case as well, strictly speaking, the platinum salt is expected to be in the form of particles, but in this specification, it is included in the thin film.
白金の量としては、１×１０15ａｔｏｍｓ／ｃｍ3以上の量の添加において低温化が確認されているが、１×１０21ａｔｏｍｓ／ｃｍ3以上の添加量においては、ラマン分光スペクトルのピークの形状が珪素単体の物とは明らかに異なることから、実際に使用可能であるのは１×１０15ａｔｏｍｓ／ｃｍ3〜５×１０19ａｔｏｍｓ／ｃｍ3程度の範囲であると思われる。また、半導体物性として、ＴＦＴの活性層に使用することを考えると、この量を１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3に抑えることが必要である。
As for the amount of platinum, lowering of the temperature was confirmed when an amount of 1 × 10 15 atoms / cm 3 or more was added. However, when the amount of platinum was 1 × 10 21 atoms / cm 3 or more, the peak of the Raman spectrum was observed. Since the shape is clearly different from that of silicon alone, it can be actually used in the range of about 1 × 10 15 atoms /
続いて、白金を用いた場合に推測される結晶化機構について説明を加える。 Subsequently, the crystallization mechanism estimated when platinum is used will be described.
上述の通り、白金等の結晶化用触媒金属を添加しない場合には、基板界面等の結晶核からランダムに核が発生し、その核からの結晶成長も同様にランダムで、作製方法によっては（１１０）或いは（１１１）に比較的配向した結晶が得られることが報告されており、当然ながら薄膜全体に渡ってほぼ均一な結晶成長が観測される。 As described above, when a crystallization catalyst metal such as platinum is not added, nuclei are randomly generated from crystal nuclei such as the substrate interface, and crystal growth from the nuclei is also random. 110) or (111) has been reported to obtain a relatively oriented crystal, and of course, almost uniform crystal growth is observed over the entire thin film.
まずこの機構を確認すべく、ＤＳＣ（示差走査熱量計）による解析を行った。プラズマＣＶＤで基板上に成膜した非晶質珪素薄膜を、基板についたまま試料容器に充填し、一定速度で昇温していった。すると、およそ７００℃前後で明確な発熱ピークが観察され、結晶化が観測された。この温度は、昇温速度を変えると当然シフトするが、例えば１０℃／ｍｉｎの速度で行った場合には７００．９℃から結晶化が開始した。次に昇温速度を３種類変えたものを測定し、それらから小沢法によって初期核生成後の結晶成長の活性化エネルギーを求めた。すると、およそ３．０４ｅＶという値が得られた。また、反応速度式を理論曲線とのフィッティングから求めたところ、無秩序核生成とその成長モデルによって、最も良く説明されることが判明し、基板界面等の結晶核からランダムに核が発生し、その核からの結晶成長というモデルの妥当性が確認された。 First, in order to confirm this mechanism, analysis by DSC (differential scanning calorimeter) was performed. The amorphous silicon thin film formed on the substrate by plasma CVD was filled in the sample container while attached to the substrate, and the temperature was raised at a constant rate. Then, a clear exothermic peak was observed around 700 ° C., and crystallization was observed. This temperature naturally shifts when the rate of temperature increase is changed, but crystallization started from 700.9 ° C., for example, when performed at a rate of 10 ° C./min. Next, three types of temperature rising rates were measured and the activation energy for crystal growth after initial nucleation was determined from them by the Ozawa method. As a result, a value of about 3.04 eV was obtained. In addition, when the reaction rate equation was obtained by fitting with the theoretical curve, it was found that it was best explained by disordered nucleation and its growth model, and nuclei were randomly generated from crystal nuclei such as the substrate interface. The validity of the model of crystal growth from the nucleus was confirmed.
前述と全く同様の測定を、白金を微量添加したものについても行ってみた。すると１０℃／ｍｉｎの速度で昇温を行った場合には６１９．９℃から結晶化が開始し、それら一連の測定から求めた結晶成長の活性化エネルギーはおよそ１．８７ｅＶであって、結晶成長が容易となっていることが数値的にも明らかとなった。また、理論曲線とのフィッティングから求めた反応速度式は、一次元的界面律速のモデルに近く、結晶成長に一定方向の方向性を有することが示唆された。 The same measurement as described above was performed on a sample added with a small amount of platinum. Then, when the temperature is raised at a rate of 10 ° C./min, crystallization starts from 619.9 ° C., and the activation energy of crystal growth obtained from these series of measurements is about 1.87 eV. It became clear numerically that it was easy to grow. In addition, the reaction rate equation obtained from the fitting with the theoretical curve is close to the one-dimensional interface-controlled model, suggesting that the crystal growth has a certain directionality.
ここで、結晶化開始温度が低温化されることについては、前述の通り異物の効果として比較的容易に考えられるのであるが、結晶成長の活性化エネルギーまで下がった原因は何であろうか。この理由として、発明者らは以下の様な理由を考えている。 Here, the lowering of the crystallization start temperature can be considered relatively easily as a foreign matter effect as described above, but what is the cause of the decrease in activation energy for crystal growth? The inventors consider the following reasons as this reason.
非晶質の結晶化における核生成速度式及び結晶成長速度式はＡｖｒａｍｉらによる非常に優れた仕事が残されており、それによると両式には母相と結晶相との界面における原子の拡散定数が一次の積の形で含まれており、更に融点よりもかなり低温側では、成長速度は主に拡散速度で決まることが示されている。其故に原子の拡散定数を大きくすることが、低温結晶成長には大きな効果を有すると考えられるが、その手法としては以下の２つが考えられる。
１．非晶質膜の粘性を変化させて、より珪素原子が動きやすい環境にする。
２．欠陥あるいは空孔等を大量に導入し、珪素原子が動きやすい環境にする。
ここで、２．が拡散定数を大きくするために有用であるのは、結晶珪素における自己拡散が主として欠陥を媒体として進行することからの類推である。
The nucleation rate equation and the crystal growth rate equation in the amorphous crystallization are left with very good work by Avrami et al. According to both equations, the diffusion of atoms at the interface between the parent phase and the crystal phase It is shown that the constant is included in the form of a first-order product, and that the growth rate is mainly determined by the diffusion rate at a temperature much lower than the melting point. Therefore, increasing the diffusion constant of atoms is considered to have a great effect on low-temperature crystal growth, but the following two methods are considered.
1. By changing the viscosity of the amorphous film, an environment in which silicon atoms can move more easily is created.
2. A large amount of defects or vacancies are introduced to create an environment in which silicon atoms can move easily.
Here, 2. Is useful for increasing the diffusion constant because of the analogy that self-diffusion in crystalline silicon proceeds mainly through defects.
ここで今回の白金の添加について考えると、白金が表面（界面）にあっても、内部にあっても大きくその結晶性に変化が無いことから、粘性等が大きく変わったとは考えづらい。そこで、２．の可能性について検討する。 Considering the addition of platinum this time, it is difficult to think that the viscosity or the like has changed greatly because there is no significant change in crystallinity regardless of whether the platinum is on the surface (interface) or inside. Therefore, 2. Consider the possibility of
白金は珪素半導体の常識では、原子間位置に侵入する侵入型原子として知られている。このことは白金が珪素と同様の４配位が安定ではないことを示している。しかしながら、今回の様に非晶質に導入された場合には、Ｍｏｔｔらにより示されている様に、非晶質故の形状の自由度により白金のオクテット則を満たすような配位が取りうる。その場合には白金は活性化され、その周囲の珪素のフェルミレベルが大きく変化することが当然の結果として予想される。その場合、珪素膜中の電気的中性の原理を満たすべく、内部に欠陥あるいはダングリングボンド等が生成して安定化を計ることが考えられる。このダングリングボンドの生成に関しては、Ｓｔｒｅｅｔらの化学平衡説等が知られている。いずれにしろ、白金を添加することにより、膜中に欠陥が導入される、即ち２．が実現されることは充分にあり得ると思われる。しかも、長距離秩序を持たない非晶質故に、活性化された白金の極近傍に生成する可能性が高い。 Platinum is known as an interstitial atom that penetrates into an interatomic position in the common sense of silicon semiconductors. This indicates that platinum is not stable in the same 4-coordination as silicon. However, when introduced into an amorphous material as in the present case, as shown by Mott et al., Coordination that satisfies the octet rule of platinum can be taken depending on the degree of freedom of the shape due to the amorphous material. . In that case, platinum is activated, and it is expected as a natural result that the Fermi level of the surrounding silicon greatly changes. In that case, in order to satisfy the principle of electrical neutrality in the silicon film, it is conceivable that defects or dangling bonds or the like are generated inside to stabilize the silicon film. Regarding the formation of dangling bonds, the chemical equilibrium theory of Street et al. Is known. In any case, the addition of platinum introduces defects into the film, i.e. It is likely that is realized. Moreover, since it is amorphous without long-range order, there is a high possibility that it is formed in the very vicinity of activated platinum.
上記の機構により結晶化が促進されていると考えると、界面において白金と珪素が原子的に接していることが必要であることも納得できるし、また後述する横成長の結晶形態とも矛盾なく整合するものと思われる。 Considering that the crystallization is promoted by the above mechanism, it can be convinced that platinum and silicon must be in atomic contact at the interface, and is consistent with the laterally grown crystal form described later. It seems to do.
次いで、上記白金の微量添加によって得られた結晶性珪素膜の結晶形態について説明を加える。 Next, the crystal form of the crystalline silicon film obtained by adding a small amount of platinum will be described.
結晶化機構の説明の際にも触れたが、添加した白金は非晶質中に取り込まれ結晶化を促進するが、一度結晶化した場合には、固溶限界が低いこと、あるいは非晶質中と結晶中の安定性の違い等の要因で結晶内部から殆どが排除され、多くは非晶質中あるいはその界面に存在するものと考えられる。即ち、結晶化に伴い白金が移動し、その移動した白金の効果でその周囲が結晶化するという現象が連続的に生成しているものと思われる。しかも、結晶成長の容易さは成長方位によって異なること及び白金の吸着の容易さが面方位によって当然異なること等から、特定の方位に方向性をもって結晶成長することが理論的に予想される。では実際にはどうであるかだが、白金の直接添加領域は比較的ランダムな結晶成長が観測される。このことは多くの白金原子の周囲から一斉に結晶成長が発生するためであると考えている。次に白金を添加した領域の周辺の領域は結晶が基板に概略水平方向に針状あるいは柱状に結晶成長している様が確認された。この現象は、結晶化の機構的には直接添加部分と同様であるが、結晶の成長方向が基板に垂直方向成分を有するものは、上下いずれかの界面にぶつかって結晶成長が終了してしまい、基板に概略平行な成長を行った結晶だけが残ることによると思われる。以下本明細書において、このように白金の直接添加領域から周辺に伸びた基板に平行な横方向への結晶成長領域を「横成長」領域と呼ぶことにする。 As mentioned in the explanation of the crystallization mechanism, the added platinum is taken into the amorphous state to promote crystallization, but once crystallized, the solid solution limit is low, or the amorphous state is amorphous. It is considered that most of them are excluded from the inside of the crystal due to factors such as the difference in stability between the inside and the crystal, and many exist in the amorphous or the interface thereof. That is, it is considered that the phenomenon that platinum moves with crystallization and the surroundings crystallize due to the effect of the moved platinum is continuously generated. Moreover, since the ease of crystal growth varies depending on the growth orientation and the ease of adsorption of platinum naturally varies depending on the plane orientation, it is theoretically expected that the crystal grows with a directivity in a specific orientation. Then, how is it actually, relatively random crystal growth is observed in the direct addition region of platinum. This is thought to be because crystal growth occurs simultaneously from the periphery of many platinum atoms. Next, it was confirmed that in the region around the region where platinum was added, the crystal was grown in the shape of needles or columns in a substantially horizontal direction on the substrate. This phenomenon is the same as the direct addition part in terms of the crystallization mechanism, but when the crystal growth direction has a component perpendicular to the substrate, the crystal growth ends when it hits either the upper or lower interface. This is probably due to the fact that only crystals that have grown substantially parallel to the substrate remain. Hereinafter, in this specification, the crystal growth region in the lateral direction parallel to the substrate extending from the direct addition region of platinum to the periphery will be referred to as a “lateral growth” region.
次に、白金を使用した場合の、白金微量添加部分とその近傍の横成長部分についての電気特性を説明する。白金微量添加部分の電気特性は、導電率に関してはほぼ白金を添加していない膜、即ち６００℃程度で数十時間結晶化を行ったものと同程度の値であり、また導電率の温度依存性から活性化エネルギーを求めたところ、白金の添加量を前述の範囲の内１０16ａｔｏｍｓ／ｃｍ3〜１０18ａｔｏｍｓ／ｃｍ3程度とした場合には、白金の準位に起因すると思われる様な挙動は観測されなかった。即ち、この実験事実からは、上記の濃度であればＴＦＴの活性層等として使用が可能であることが考察される。それ以上濃度が高くなると、低温側で白金の準位に起因すると思われる多数のキャリアの影響で、特性が真性半導体のものとは変化してくることが観察された。 Next, the electrical characteristics of the platinum minute addition portion and the lateral growth portion in the vicinity when platinum is used will be described. The electrical characteristics of the platinum-added portion are almost the same as those of the film to which the platinum is not added, that is, the crystallization at about 600 ° C. for several tens of hours, and the temperature dependence of the conductivity. When the activation energy was determined from the properties, the amount of platinum added was about 10 16 atoms / cm 3 to 10 18 atoms / cm 3 within the above-mentioned range. No behavior was observed. That is, from this experimental fact, it is considered that the above-mentioned concentration can be used as an active layer of a TFT. It was observed that when the concentration was higher than that, the characteristics changed from those of the intrinsic semiconductor due to the influence of a large number of carriers that were probably caused by the platinum level on the low temperature side.
それに対し、横成長部分は、導電率が白金微量添加部分と比較して１桁以上高く、結晶性を有する珪素半導体としてはかなり高い値を有していた。このことは、電流のパス方向が結晶の横成長方向と合致したため、電極間で電子が通過する間に存在する粒界が少ないあるいは殆ど無かったことによるものと考えられる。即ち、キャリアの移動が針状または柱状に成長した結晶の粒界に沿ったものとなるので、キャリアは移動しやすい状態が実現されている、と考えることができる。 On the other hand, the laterally grown portion has a conductivity that is higher by one digit or more than that of the portion where a small amount of platinum is added, and has a considerably high value as a silicon semiconductor having crystallinity. This is presumably because the current path direction coincided with the lateral growth direction of the crystal, so that there were few or almost no grain boundaries present while electrons passed between the electrodes. That is, since the movement of the carrier is along the grain boundary of the crystal grown in the shape of a needle or a column, it can be considered that the carrier is easily moved.
また、図１に示すように１００の領域に選択的に白金を珪化白金膜として導入し、しかる後に非晶質珪素膜１０４を公知のプラズマＣＶＤ法で形成し、さらに５５０度、４時間の加熱によって結晶化をさせた場合、白金が導入された領域１００では基板１０１に垂直な成分を有するランダムな結晶成長が起こり、同時に１００以外の領域においては、矢印１０５で示すように基板１０１に平行な方向に横方向成長が行われる。そして、この結果結晶性珪素膜が得られる。この結晶性珪素膜中の白金の濃度をＳＩＭＳで測定したところ、以下のような知見が得られた。
Further, as shown in FIG. 1, platinum is selectively introduced into a region of 100 as a platinum silicide film, and thereafter an
１．白金の濃度分布は、膜の厚さ方向においてそれ程大きくない。
２．白金が直接導入された領域（例えば、図１でいうと１００の領域）における白金濃度は、白金膜の成膜条件に大きく影響される。言い換えるならば、その領域における白金濃度の再現性はそれ程高くない。
３．基板に平行な方向に結晶成長した領域（白金が直接導入されていない領域）においては、上記２の白金が直接導入された領域よりもその濃度が約１桁以上小さく、その濃度の再現性は高く得られる。
1. The concentration distribution of platinum is not so large in the thickness direction of the film.
2. The platinum concentration in a region where platinum is directly introduced (for example, 100 region in FIG. 1) is greatly influenced by the deposition conditions of the platinum film. In other words, the reproducibility of the platinum concentration in that region is not so high.
3. In the region where the crystal is grown in a direction parallel to the substrate (region where platinum is not directly introduced), the concentration is about one order of magnitude lower than the region where platinum is directly introduced, and the reproducibility of the concentration is Highly obtained.
例えば、白金が直接導入され、基板に垂直な方向に結晶成長した領域においては、約１×１０18ｃｍ-3の濃度で白金が存在している場合、その白金が導入された領域から約４０μｍ離れた基板に平行な方向に結晶成長した領域、即ち横方向成長が行われた領域では、測定される白金濃度は約１×１０17ｃｍ-3と約１桁少ない。従って、デバイスとして利用するには、この基板に平行な方向に結晶成長した領域を利用することが有用である。 For example, in a region where platinum is directly introduced and crystal is grown in a direction perpendicular to the substrate, when platinum is present at a concentration of about 1 × 10 18 cm −3 , about 40 μm from the region where platinum is introduced. In the region where the crystal is grown in the direction parallel to the distant substrate, that is, the region where the lateral growth is performed, the measured platinum concentration is about 1 × 10 17 cm −3, which is about an order of magnitude less. Therefore, for use as a device, it is useful to use a region in which crystals are grown in a direction parallel to the substrate.
直接白金が導入される領域での珪素膜中での白金濃度を制御することは大変困難であり、この場合の白金濃度は、白金膜（あるいは珪化白金膜）の成膜条件によって大きく変化する。これは、この領域（例えば図１の１００の領域）での白金濃度が、２ｎｍ程度という極めてシビアな膜厚（実際に測定することは困難であり、成膜レートから概算した値である）が要求される成膜条件に直接依存するためであると考えられる。周知のように、スパッタ法等の成膜方法で大面積に２ｎｍ程度の膜を均一性良く成膜することは不可能である。従って、その成膜の再現性の悪さが直接珪素膜中の白金濃度に反映するものと考えられる。また、この白金濃度のバラツキは、この白金が直接導入された領域を活性層として形成したＴＦＴの特性にも直接影響する。即ち、白金が直接導入された領域（例えば図１の１００）を利用してＴＦＴを作製すると、その特性のバラツキが大きく現れる。これも極薄膜の白金膜の成膜の再現性の悪さに起因するものと考えられる。 It is very difficult to control the platinum concentration in the silicon film in the region where platinum is directly introduced, and the platinum concentration in this case varies greatly depending on the film forming conditions of the platinum film (or platinum silicide film). This is because the platinum concentration in this region (for example, the region of 100 in FIG. 1) is extremely severe film thickness of about 2 nm (it is difficult to actually measure and is a value estimated from the film formation rate). This is considered to be because it directly depends on the required film forming conditions. As is well known, it is impossible to form a film having a large area of about 2 nm with good uniformity by a film forming method such as sputtering. Therefore, it is considered that the poor reproducibility of the film formation directly reflects the platinum concentration in the silicon film. In addition, the variation in the platinum concentration directly affects the characteristics of a TFT in which the region where the platinum is directly introduced is formed as an active layer. That is, when a TFT is manufactured using a region (for example, 100 in FIG. 1) into which platinum is directly introduced, the variation in characteristics appears greatly. This is also considered to be due to the poor reproducibility of the ultra-thin platinum film.
一方、白金が導入された領域から離れた領域、即ち白金が直接導入された領域から結晶が基板に平行な方向に横方向成長した領域の白金濃度は、概して白金が直接導入された領域よりもその濃度が小さく（前述のように４０μｍ離れた場所で約１桁小さい）、さらにそのバラツキが小さくなる傾向が見られた。また、実験によれば、ＴＦＴとして満足のいく特性が得られる活性層中の白金の濃度は、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3程度であることが分かっているが、基板に平行に結晶成長した領域においては、直接の白金の導入量（白金が導入された領域、例えば領域１００における珪素膜１０４中の白金濃度）に係わらず、上記所定の白金濃度が比較的安定して得られることが判明している。即ち、白金が導入された領域から基板に平行に結晶成長した領域を利用してＴＦＴを形成すると、極めて再現性良くＴＦＴを得ることができる。
On the other hand, the platinum concentration in the region away from the region where platinum is introduced, that is, the region where the crystal is laterally grown in the direction parallel to the substrate from the region where platinum is directly introduced, is generally higher than the region where platinum is directly introduced. There was a tendency that the concentration was small (about one order of magnitude at a location 40 μm away as described above) and the variation was further reduced. Further, according to experiments, it has been found that the concentration of platinum in the active layer that provides satisfactory characteristics as a TFT is about 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3 . However, in the region where the crystal is grown parallel to the substrate, the predetermined platinum concentration is compared regardless of the amount of direct platinum introduced (the region where platinum is introduced, for example, the platinum concentration in the
さらにまた、上記白金濃度の範囲内の領域を選ぶこと、あるいは所定の領域（但し白金が直接導入される１００で示される領域は不可）の白金濃度を上記範囲内にすることも容易であることが確認されている。例えば、所定の白金濃度を有する領域を選ぶには、白金が導入された領域からの距離を設定することで白金を所定の濃度とすることができる。但しこの場合、必要とする珪素膜の結晶性が得られることが条件となる。 Furthermore, it is easy to select a region within the above platinum concentration range, or to make the platinum concentration within a predetermined region (but not a region indicated by 100 where platinum is directly introduced) within the above range. Has been confirmed. For example, in order to select a region having a predetermined platinum concentration, platinum can be set to a predetermined concentration by setting a distance from the region where platinum is introduced. However, in this case, it is necessary to obtain the required crystallinity of the silicon film.
また、この基板に平行に結晶成長した領域における白金濃度を制御するには、結晶化の条件（主に加熱時間と加熱温度）を制御することによっても行え、その制御は、白金が直接導入された領域における白金濃度を制御するのに比較して極めて容易である。 In addition, the platinum concentration in the crystal growth region parallel to the substrate can also be controlled by controlling the crystallization conditions (mainly heating time and heating temperature). Compared to controlling the platinum concentration in the region, it is extremely easy.
以上のように、結晶化のために白金が添加された領域から基板に平行に結晶成長した領域、即ち横方向成長領域を半導体装置に利用することは、
（１） 結晶の配向性を積極的に利用でき、高移動度を有するキャリアを利用できる。
（２） 結晶化のために添加した白金の濃度が低い領域を利用できる。
（３） 上記（２）の領域が再現性良く得られる。
（４） 結晶化のための白金の濃度を容易に制御することができる。
という点で有用である。
As described above, using a region in which crystal is grown in parallel to the substrate from a region to which platinum is added for crystallization, that is, a laterally grown region, is used for a semiconductor device.
(1) The crystal orientation can be positively used, and a carrier having high mobility can be used.
(2) A region where the concentration of platinum added for crystallization is low can be used.
(3) The region (2) can be obtained with good reproducibility.
(4) The concentration of platinum for crystallization can be easily controlled.
It is useful in that respect.
では最後に、上述の各種特性を踏まえた上でＴＦＴに応用する方法について説明する。ここでＴＦＴの応用分野としてはＴＦＴを画素の駆動に用いるアクティブマトリックス型液晶表示装置を想定するものとする。 Finally, a method applied to the TFT will be described based on the various characteristics described above. Here, as an application field of the TFT, an active matrix liquid crystal display device using the TFT for driving the pixel is assumed.
前述の様に、最近の大画面のアクティブマトリックス型液晶表示装置においては、ガラス基板の縮みを抑えることが重要であるが、本発明の低温結晶化用触媒金属微量添加プロセスを用いることにより、ガラスの歪み点に比較して十分に低い温度で結晶化が可能であり、特に好適である。本発明を用いれば、従来非晶質珪素を用いていた部分を、低温結晶化用触媒金属を微量添加し、５００〜５５０℃程度で４時間程度結晶化させることにより、結晶性を有する珪素に置き換えることが容易に可能である。勿論、デザインルール等をそれ相応に変更する必要はあるが、装置、プロセス共従来の物で十分に対応可能であり、そのメリットは大きいものと考えられる。 As described above, in the recent large-screen active matrix liquid crystal display devices, it is important to suppress the shrinkage of the glass substrate. However, by using the catalytic metal trace addition process for low-temperature crystallization according to the present invention, This is particularly preferable because crystallization can be performed at a temperature sufficiently lower than the strain point. According to the present invention, a portion where amorphous silicon has been conventionally used is added with a small amount of a low-temperature crystallization catalyst metal and crystallized at about 500 to 550 ° C. for about 4 hours. It can be easily replaced. Of course, it is necessary to change the design rules and the like accordingly, but it is considered that the apparatus and the process can be sufficiently handled by conventional ones, and the merit is great.
しかも、今回の発明を用いれば、画素に用いるＴＦＴと、周辺回路のドライバーを形成するＴＦＴとを、それぞれ特性に応じた結晶形態を利用して作り分けることも可能であり、アクティブ型液晶表示装置への応用に特にメリットが多い。画素に用いるＴＦＴは、それほどのモビリティは必要とされておらず、それよりはオフ電流が小さいことの方がメリットが大きい。そこで本発明を用いる場合には、画素に用いるＴＦＴとなるべき領域に直接低温結晶化用触媒金属微量添加を行うことによって、結晶をランダムに成長させ、その結果チャネル方向に粒界を多数形成してオフ電流を低下させることが可能である。勿論、直接添加領域は白金の濃度が高いため、その濃度を影響がでない範囲内に押さえ込む必要があるのは言うまでもない。それに対して、周辺回路のドライバーを形成するＴＦＴは、今後ワークステーションへの応用等を考えた場合には、非常に高いモビリティが必要である。そこで本発明を応用する場合には、周辺回路のドライバーを形成するＴＦＴの近傍に白金の微量添加を行い、そこから一方向（基板に平行な方向）に結晶を成長させ、その結晶成長方向をチャネルの電流のパス方向と揃えることにより、非常に高い移動度を有するＴＦＴを作製することが可能である。 In addition, if the present invention is used, the TFT used for the pixel and the TFT for forming the driver of the peripheral circuit can be separately formed using crystal forms corresponding to the characteristics, and the active liquid crystal display device There are many merits especially in application to. A TFT used for a pixel does not require much mobility, and a smaller off-current has a greater merit than that. Therefore, when using the present invention, a small amount of catalyst metal for low-temperature crystallization is directly added to a region to be a TFT used for a pixel to grow a crystal at random, resulting in the formation of many grain boundaries in the channel direction. Thus, the off-state current can be reduced. Of course, since the concentration of platinum in the direct addition region is high, it is needless to say that the concentration needs to be kept within a range where there is no influence. On the other hand, the TFT that forms the driver of the peripheral circuit needs very high mobility when considering application to a workstation in the future. Therefore, when applying the present invention, a small amount of platinum is added in the vicinity of the TFT forming the driver of the peripheral circuit, and then a crystal is grown in one direction (a direction parallel to the substrate). By aligning with the channel current path direction, a TFT having extremely high mobility can be manufactured.
また、画像情報や光信号を取扱うためのセンサーをガラス基板上に集積化した装置が知られている。例えば、集積化されたイメージセンサ等が知られている。このような装置において、可視光を検出するのであれば、分光感度の点から、非晶質珪素（ａ−Ｓｉ）を用いることが好ましい。しかし、駆動回路部分には高速動作が要求されるスイッチング素子が必要とされるので、駆動回路部分の素子例えばＴＦＴを非晶質珪素膜で構成するのは好ましくない。このような場合、上記の高移動度ＴＦＴを利用するのが有用である。例えば、センサー部分には、非晶質珪素膜を利用したフォトダイオードやフォトトランジスタを形成し、周辺回路部分は、本発明の結晶性珪素膜を利用してトランジスタを形成する。そしてこれらの回路を同一基板（例えばガラス基板）上に集積化されて作り分けられる構成とすることができる。 There is also known an apparatus in which sensors for handling image information and optical signals are integrated on a glass substrate. For example, an integrated image sensor is known. In such an apparatus, if visible light is detected, it is preferable to use amorphous silicon (a-Si) from the viewpoint of spectral sensitivity. However, since a switching element that requires high-speed operation is required for the drive circuit portion, it is not preferable that the element of the drive circuit portion, for example, the TFT is made of an amorphous silicon film. In such a case, it is useful to use the high mobility TFT described above. For example, a photodiode or phototransistor using an amorphous silicon film is formed in the sensor portion, and a transistor is formed in the peripheral circuit portion using the crystalline silicon film of the present invention. Then, these circuits can be integrated on the same substrate (for example, a glass substrate) to make a different structure.
即ち、本発明を利用するならば、所定の領域に結晶性珪素膜の領域と非晶質珪素膜の領域を作り分けることができ、しかも横方向に結晶成長した結晶性珪素膜の領域を利用することで、キャリアが高速で移動できるデバイスを形成することができる。上記のような有用性は、液晶表示装置やセンサー等に限らず、広く基板上に集積化された半導体装置に利用することができる。即ち、基板上に薄膜半導体を利用したトランジスタやダイオード、さらには抵抗やキャパシタを集積化した装置に利用することができる。 That is, if the present invention is used, a crystalline silicon film region and an amorphous silicon film region can be separately formed in a predetermined region, and the crystalline silicon film region that has grown in the lateral direction is used. Thus, a device in which carriers can move at high speed can be formed. The usefulness as described above can be used not only for liquid crystal display devices and sensors, but also for semiconductor devices that are widely integrated on a substrate. That is, it can be used for a device in which a transistor or a diode using a thin film semiconductor on a substrate, and further a resistor and a capacitor are integrated.
［作用］
珪素を結晶化させるために白金を微量添加した領域から、基板に対して平行な方向に針状あるいは柱状に結晶成長を行わせ、該結晶成長領域を用いてＴＦＴ等の活性層を構成することによって、微量元素が導入された領域よりもその濃度が少ない領域を活性層として利用することができ、前記微量元素の影響を受けないデバイスを得ることができる。
[Action]
Crystal growth is carried out in a direction parallel to the substrate from a region where a small amount of platinum is added in order to crystallize silicon, and an active layer such as a TFT is formed using the crystal growth region. Thus, a region having a lower concentration than the region where the trace element is introduced can be used as the active layer, and a device which is not affected by the trace element can be obtained.
また、デバイスの形成に際して、針状あるいは柱状に結晶成長した結晶性珪素膜の結晶成長方向に合わせてキャリアが流れるように設定することで、デバイスの特性を高めることができる。さらにこの領域は、前記微量元素の濃度が低く、またその濃度を容易に制御できるので、必要とする特性を有するデバイスを再現性良く得ることができる。 Further, when the device is formed, the characteristics of the device can be enhanced by setting the carriers to flow in accordance with the crystal growth direction of the crystalline silicon film crystal-grown in a needle shape or a column shape. Further, in this region, the concentration of the trace element is low and the concentration can be easily controlled, so that a device having necessary characteristics can be obtained with good reproducibility.
基板上に設けられ、しかも基板表面に平行な方向に結晶成長した結晶性を有する非単結晶珪素半導体膜をＴＦＴに利用するに際して、ＴＦＴ内を移動するキャリアの流れの方向を結晶成長が行われた方向と合わせることにより、キャリアの移動が針状または柱状に成長した結晶の結晶粒界に沿って（平行に）移動する構成とすることができ、高移動度を有するＴＦＴを得ることができる。さらにこれらのＴＦＴを６００度以下の低温で形成することができるので、基板として安価なガラス基板を利用することができる。 When a non-single crystal silicon semiconductor film having crystallinity that is provided on a substrate and grown in a direction parallel to the substrate surface is used for a TFT, the crystal growth is performed in the direction of the flow of carriers moving in the TFT. By combining with the above direction, the carrier can move along (in parallel) the crystal grain boundary of the crystal grown in a needle shape or column shape, and a TFT having high mobility can be obtained. . Furthermore, since these TFTs can be formed at a low temperature of 600 ° C. or less, an inexpensive glass substrate can be used as the substrate.
また、必要とする移動度を有するＴＦＴを選択的に作り分けることができる。具体的には、
１．基板に平行な方向に結晶成長した結晶性珪素膜を用いて、結晶粒界に沿った方向にキャリアが移動するようにＴＦＴを作製する。
２．基板に平行な方向に結晶成長した結晶性珪素膜を用いて、結晶粒界を横切ってキャリアが移動するようにＴＦＴを作製する。
３．基板に垂直な成分を含むランダムな結晶成長をした領域にＴＦＴを作製し、チャネルを横切る粒界の数を増やす。
４．部分的に結晶化のために白金を導入することで、選択的に結晶性珪素膜を形成し、その結晶性珪素膜を利用することで、特定の部分のＴＦＴを高移動度ＴＦＴとする。
In addition, TFTs having the required mobility can be selectively made. In particular,
1. Using a crystalline silicon film grown in a direction parallel to the substrate, a TFT is manufactured so that carriers move in a direction along the crystal grain boundary.
2. Using a crystalline silicon film crystal-grown in a direction parallel to the substrate, a TFT is manufactured so that carriers move across the crystal grain boundary.
3. A TFT is fabricated in a region where random crystal growth including a component perpendicular to the substrate is performed, and the number of grain boundaries crossing the channel is increased.
4). By partially introducing platinum for crystallization, a crystalline silicon film is selectively formed, and by using the crystalline silicon film, a specific portion of the TFT is made a high mobility TFT.
特に、結晶化のために白金が導入された領域から離れた領域の結晶性珪素膜は、１次元的な配向性を有しているので、その１次元方向とキャリアの移動する方向とを概略合わせることによって、キャリアが高移動度を有する半導体装置を得ることができる。特に絶縁ゲイト型電界効果トランジスタのチャネル形成領域にこの構成を利用することで、高速応答を有するＴＦＴを得ることができる。 In particular, since the crystalline silicon film in a region away from the region where platinum is introduced for crystallization has a one-dimensional orientation, the one-dimensional direction and the direction in which carriers move are roughly outlined. By combining them, a semiconductor device in which carriers have high mobility can be obtained. In particular, by using this configuration in the channel formation region of an insulated gate field effect transistor, a TFT having a high-speed response can be obtained.
本実施例は、ガラス基板上に結晶性珪素膜を用いたＰチャネル型ＴＦＴ（ＰＴＦＴという）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相補型に組み合わせた回路を形成する例である。本実施例の構成は、アクティブ型の液晶表示装置の画素電極のスイッチング素子や周辺ドライバー回路、さらにはイメージセンサやその他集積回路に利用することができる。 In this embodiment, a circuit in which a P-channel TFT (PTFT) using a crystalline silicon film and an N-channel TFT (NTFT) are combined on a glass substrate in a complementary manner is formed. The configuration of this embodiment can be used for pixel electrode switching elements, peripheral driver circuits, image sensors, and other integrated circuits in active liquid crystal display devices.
図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１０１上にスパッタリング法によって厚さ２００ｎｍの酸化珪素の下地膜１０２を形成する。つぎにメタルマスクまたは酸化珪素膜等によって形成されたマスク１０３を設ける。このマスク１０３は、スリット状に下地膜１０２を１００で示す領域において露呈させる。即ち、図１（Ａ）の状態を上面から見ると、スリット状に下地膜１０２は露呈しており、他の部分はマスクされている状態となっている。 FIG. 1 shows a cross-sectional view of a manufacturing process of this embodiment. First, a base film 102 of silicon oxide having a thickness of 200 nm is formed on a substrate (Corning 7059) 101 by a sputtering method. Next, a mask 103 formed of a metal mask or a silicon oxide film is provided. The mask 103 exposes the base film 102 in a slit shape in a region indicated by 100. That is, when the state of FIG. 1A is viewed from the top, the base film 102 is exposed in a slit shape, and the other portions are masked.
上記マスク１０３を設けた後、スパッタリング法によって、厚さ０．５〜２０ｎｍ、例えば２ｎｍの白金薄膜を１００の領域に選択的に成膜する。 After the mask 103 is provided, a platinum thin film having a thickness of 0.5 to 20 nm, for example, 2 nm is selectively formed in 100 regions by sputtering.
つぎに、プラズマＣＶＤ法によって、厚さ５０〜１５０ｎｍ、例えば１００ｎｍの真性（Ｉ型）の非晶質珪素膜１０４を成膜する。そして、これを水素還元雰囲気下（好ましくは、水素の分圧が０．１〜１気圧），５５０℃、または不活性雰囲気化（大気圧），５５０℃、で４時間アニールして結晶化させる。この際、白金薄膜が選択的に成膜された１００の領域においては、結晶性珪素膜１０４の結晶化がランダムな方向に起こる。そして、領域１００以外の領域では、矢印１０５で示すように、領域１００から横方向（基板と平行な方向）に結晶成長が行われる。
Next, an intrinsic (I-type)
そしてこの結晶化を助長させ、さらに緻密な結晶性珪素膜を得るために、上記加熱アニールの後にランプ加熱によるアニールを行う。このアニールは、１．２μｍの赤外光を用いて行う。また、このアニールの時間は５分以内とする。赤外光は、珪素には効率良く吸収され、珪素の膜質改善には大きな効果を得ることができる。一方、ガラス基板には吸収されにくいので、珪素に対して選択的にエネルギーを与えるとともに、ガラス基板はあまり加熱しないという有意性が得られる。このランプ加熱によるアニールに用いられる光としては、タングステンハロゲンランプ光（波長０．５μｍ〜３．５μｍ）等を用いることができる。このランプ加熱によるアニールによって、緻密な結晶性珪素膜を得ることができる。また、上記ランプ加熱の代わりにレーザー光を用いたアニールを行うことも可能である。 In order to promote this crystallization and to obtain a denser crystalline silicon film, annealing by lamp heating is performed after the above heat annealing. This annealing is performed using 1.2 μm infrared light. Also, the annealing time is within 5 minutes. Infrared light is efficiently absorbed by silicon, and a great effect can be obtained in improving the film quality of silicon. On the other hand, since it is difficult to be absorbed by the glass substrate, it is possible to obtain the significance that energy is selectively given to silicon and the glass substrate is not heated so much. As light used for annealing by this lamp heating, tungsten halogen lamp light (wavelength: 0.5 μm to 3.5 μm) or the like can be used. A dense crystalline silicon film can be obtained by annealing by this lamp heating. It is also possible to perform annealing using laser light instead of the lamp heating.
また、上記ランプ加熱によるアニールを行った結晶性珪素膜と、上記ランプ加熱を行わなかった場合の結晶性珪素膜とでＮチャネル型ＴＦＴをそれぞれ形成し、その移動度を測定したところ、平均で約２０％の向上が見られた。これは、上記ランプ加熱による結晶性の改善、特に膜中の欠陥を大きく減少できたことによるものと考えられる。 In addition, when the crystalline silicon film annealed by the lamp heating and the crystalline silicon film without the lamp heating were respectively formed, N-channel TFTs were formed, and the mobility was measured. An improvement of about 20% was observed. This is considered to be due to the crystallinity improvement by the lamp heating, particularly the fact that defects in the film can be greatly reduced.
上記工程の結果、非晶質珪素膜を結晶化させて、結晶性珪素膜１０４を得ることができる。その後、素子間分離を行い、ＴＦＴのソース／ドレイン領域、チャネル形成領域が形成される活性層の領域を確定する。本実施例においては、約４０μｍ以上にわたって基板に平行な方向への結晶成長（横方向成長）が見られたので、それぞれの活性層の長さ（ソース／ドレイン方向の長さ）を４０μｍとした。この場合、チャネルの中心と白金が導入された位置との距離は約２０μｍとなるが、この距離を設定することで、活性層中（特にチャネル形成領域）での白金の濃度を選択することができる。
As a result of the above step, the
つぎに、スパッタリング法によって厚さ１００ｎｍの酸化珪素膜１０６をゲイト絶縁膜として成膜する。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は２００〜４００℃、例えば３５０℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とする。
Next, a
この工程の後、先程のランプ加熱によるアニールを再度行う。これは、酸化珪素膜より成るゲイト絶縁膜１０６と結晶性珪素膜１０４との界面特性を改善するためである。勿論、このランプ加熱のアニールによっても結晶性珪素膜１０４の結晶性はさらに改善される。周知のように、絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜とチャネル形成領域（図１においては、１１２と１１５がチャネル形成領域となる結晶性珪素膜部分である）との界面特性を改善すること、具体的には、その領域における欠陥や準位を極力低減させることは重要である。よって、このゲイト絶縁膜１０６の形成後に行われるランプ加熱によるアニールは大きな効果を得ることができる。また、ランプ加熱の代わりにレーザー光の照射によるアニールを行ってもよい。
After this step, the previous annealing by lamp heating is performed again. This is to improve the interface characteristics between the
つぎに、スパッタリング法によって、厚さ６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム（０．１〜２％のシリコンを含む）を成膜する。そして、パターニングを行い、ゲイト電極１０７、１０９を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１０８、１１０を形成する。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層１０８、１１０の厚さは２００ｎｍであった。なお、この酸化物１０８と１１０とは、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。勿論このゲイト電極は、珪素を主成分とするもの、さらには珪素と金属とのシリサイドを有するもの、金属を主成分とするもの、珪素と金属との積層を有する構造であってもよい。
Next, aluminum (including 0.1 to 2% silicon) having a thickness of 600 to 800 nm, for example, 600 nm is formed by a sputtering method. Then, patterning is performed to form
次に、イオンドーピング法（イオン注入法）によって、活性層領域（ソース／ドレイン、チャネルを構成する）に一導電型を付与する不純物を添加する。このドーピング工程において、ゲイト電極１０７とその周囲の酸化層１０８、ゲイト電極１０９とその周囲の酸化層１１０をマスクとして不純物（燐およびホウ素）を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とする。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングする。この結果、Ｎ型の不純物領域１１４と１１６、Ｐ型の不純物領域１１１と１１３が形成され、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦＴ）との領域を形成することができる。
Next, an impurity imparting one conductivity type is added to the active layer region (which constitutes a source / drain and a channel) by ion doping (ion implantation). In this doping step, impurities (phosphorus and boron) are implanted using the gate electrode 107 and its surrounding oxide layer 108 and the
その後、レーザー光の照射によってアニール行う。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃｍ2とし、一か所につき２〜１０ショット、例えば２ショット照射する。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することは有用である。このレーザアニール工程において、先に結晶化された領域には白金が拡散しているので、このレーザー光の照射によって、再結晶化が容易に進行し、Ｐ型を付与する不純物がドープされた不純物領域１１１と１１３、さらにはＮを付与する不純物がドープされた不純物領域１１４と１１６は、容易に活性化させることができる。
Thereafter, annealing is performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but other lasers may be used. The laser light is irradiated at an energy density of 200 to 400 mJ / cm 2 , for example, 250 mJ / cm 2, and 2 to 10 shots, for example, 2 shots are irradiated at one place. It is useful to heat the substrate to about 200 to 450 ° C. during the laser light irradiation. In this laser annealing step, since platinum is diffused in the previously crystallized region, the recrystallization easily proceeds by irradiation with this laser beam, and the impurity doped with an impurity imparting P-type The regions 111 and 113 and the
またこのソース／ドレイン領域のアニール方法として、前述のランプ加熱によるアニール方法も有効である。このランプ加熱（例えば１．２μｍの赤外光を用いる）は前述のように、珪素を選択的に加熱するので、ガラス基板の加熱を極力避けたい本実施例のような工程には有用である。 Further, as the annealing method for the source / drain regions, the annealing method by lamp heating described above is also effective. This lamp heating (for example, using 1.2 μm of infrared light) selectively heats silicon as described above, and thus is useful for processes such as this example in which it is desired to avoid heating the glass substrate as much as possible. .
続いて、厚さ６００ｎｍの酸化珪素膜１１８を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１１７、１２０、１１９を形成する。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを相補型に構成した半導体回路を完成する。（図１（Ｄ）） Subsequently, a silicon oxide film 118 having a thickness of 600 nm is formed as an interlayer insulator by a plasma CVD method, a contact hole is formed in the silicon oxide film 118, and a TFT electrode / wiring is formed by a metal material, for example, a multilayer film of titanium nitride and aluminum. 117, 120, and 119 are formed. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere of 1 atm to complete a semiconductor circuit in which TFTs are configured in a complementary manner. (Figure 1 (D))
上記に示す回路は、ＰＴＦＴとＮＴＦＴとを相補型に設けたＣＭＯＳ構造であるが、上記工程において、２つのＴＦＴを同時に作り、中央で切断することにより、独立したＴＦＴを２つ同時に作製することも可能である。 The circuit shown above has a CMOS structure in which PTFT and NTFT are provided in a complementary manner. However, in the above process, two TFTs are formed at the same time, and two independent TFTs are manufactured simultaneously by cutting at the center. Is also possible.
図２に、図１（Ｄ）を上面から見た概要を示す。図２における符号は図１の符号に対応する。図２に示すように結晶化の方向は矢印１０５で示す方向であり、ソース／ドレイン領域の方向（ソース領域とドレイン領域を結んだ線方向）に結晶成長が行われている。この構成のＴＦＴの動作時において、キャリアはソース／ドレイン間を針状あるいは柱状に成長した結晶に沿って移動する。即ちキャリアは針状あるいは柱状の結晶の結晶粒界に沿って移動する。従って、キャリアが移動する際に受ける抵抗を低減することができ、高移動度を有するＴＦＴを得ることができる。
FIG. 2 shows an outline of FIG. 1D viewed from above. The reference numerals in FIG. 2 correspond to the reference numerals in FIG. As shown in FIG. 2, the direction of crystallization is a direction indicated by an
本実施例においては、白金を導入する方法として、非晶質珪素膜１０４下の下地膜１０２上に選択的に白金を白金薄膜（極めて薄いので、膜として観察することは困難である）として形成し、この部分から結晶成長を行わす方法を採用したが、非晶質珪素膜１０４を形成後に、選択的に白金薄膜を成膜する方法でもよい。即ち、結晶成長は非晶質珪素膜の上面から行ってもよいし、下面から行ってもよい。また白金の導入方法としては、白金を含む電極を用いてプラズマ処理を行い、微量な白金を付着させる方法を用いてもよい。また、予め非晶質珪素膜を成膜し、さらにイオンドーピング法やイオンインプラテーション（イオン注入法）を用いて、白金イオンをこの非晶質珪素膜１０４中に選択的に注入する方法を採用してもよい。この場合は、白金元素の濃度を制御することができるという特徴を有するが、非晶質珪素薄膜と下地膜との界面、あるいは非晶質珪素薄膜の上面を著しく荒らしてしまう可能性があるため、その注入条件の設定には注意が必要である。
In this embodiment, platinum is selectively formed as a platinum thin film (it is difficult to observe as a film because it is extremely thin) on the base film 102 under the
本実施例は、アクティブ型の液晶表示装置において、Ｎチャネル型ＴＦＴをスイッチング素子として各画素に設けた例である。以下においては、一つの画素について説明するが、他に多数（一般には数十万）の画素が同様な構造で形成される。また、Ｎチャネル型ではなくＰチャネル型でもよいことはいうまでもない。また、液晶表示装置の画素部分に設けるのではなく、周辺回路部分にも利用できる。また、イメージセンサや他の集積回路に利用することができる。即ち薄膜トランジタとして利用するのであれば、特にその用途が限定されるものではない。 This embodiment is an example in which an N-channel TFT is provided in each pixel as a switching element in an active liquid crystal display device. In the following, one pixel will be described, but many other (generally several hundred thousand) pixels are formed with the same structure. Needless to say, the P-channel type may be used instead of the N-channel type. Further, it can be used not only in the pixel portion of the liquid crystal display device but also in the peripheral circuit portion. It can also be used for image sensors and other integrated circuits. That is, as long as it is used as a thin film transistor, its use is not particularly limited.
本実施例の作製工程の概略を図３に示す。本実施例において、基板２０１としてはコーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使用した。まず、下地膜２０３（酸化珪素）をスパッタリング法で２００ｎｍの厚さに形成する。この後選択的に白金を導入するために、メタルマスクや酸化珪素膜、またはフォトレジスト等により、マスク２０３を形成する。そして、スパッタリング法により白金の薄膜を成膜する。この際、白金の薄膜は非晶質珪素との界面において反応し珪化白金となるため、予め珪化白金を直接成膜しても良い。この白金薄膜は、スパッタリング法によって、厚さ０．５〜２０ｎｍ、例えば２ｎｍの厚さに形成する。このようにして、選択的に領域２０４に白金薄膜が形成される。
An outline of the manufacturing process of this example is shown in FIG. In this example, a Corning 7059 glass substrate (thickness 1.1 mm, 300 × 400 mm) was used as the
この後、ＬＰＣＶＤ法もしくはプラズマＣＶＤ法で非晶質珪素膜２０５を１００ｎｍの厚さに形成し、４００℃で１時間脱水素化を行った後、加熱アニールによって結晶化を行う。このアニール工程は、水素還元雰囲気下（好ましくは、水素の分圧が０．１〜１気圧）、５５０℃で４時間行った。またこの加熱アニール工程を窒素等の不活性雰囲気中で行ってもよい。
Thereafter, an
このアニール工程において、非晶質珪素膜２０５下の一部の領域（２０４の領域）には、白金薄膜が形成されているので、この部分から結晶化が起こる。この結晶化の際、図３（Ｂ）の矢印で示すように、白金が成膜されている部分２０４では、基板２０１に垂直方向を含むランダムな方向に珪素の結晶成長が進行する。また、同様に矢印で示されるように、白金が成膜されていない領域（領域２０５以外の領域）においては、基板に対し、平行な方向に結晶成長が行われる。この後実施例１と同様なランプ加熱によってアニールを行い、珪素膜の結晶性の改善（緻密化）を行う。
In this annealing step, since a platinum thin film is formed in a partial region (region 204) under the
こうして、結晶性珪素よりなる半導体膜２０５を得ることができる。次に、上記半導体膜２０５をパターニングして島状の半導体領域（ＴＦＴの活性層）を形成する。この際、チャネル形成領域２０９が形成される部分と白金が導入される２０４との距離を設定することにより、チャネル形成領域２０９における白金の濃度を決めることができる。即ちその距離を長くすれば、チャネル形成領域２０９における白金濃度を小さくすることができ、その距離を短くすれば、チャネル形成領域における白金濃度を高くすることができる。勿論この場合、珪素膜２０５が結晶化している領域でなければならない。
Thus, the
さらにテトラ・エトキシ・シラン（ＴＥＯＳ）を原料として、酸素雰囲気中のプラズマＣＶＤ法によって、酸化珪素のゲイト絶縁膜（厚さ７０〜１２０ｎｍ、典型的には１００ｎｍ）２０６を形成する。基板温度はガラスの縮みやソリを防止するために４００℃以下、好ましくは２００〜３５０℃とする。この後、実施例１と同様に赤外光の照射によるランプ加熱を１分〜５分行い、半導体膜２０５とゲイト絶縁膜２０６との界面特性を向上させる。
Further, a gate insulating film (thickness 70 to 120 nm, typically 100 nm) 206 of silicon oxide is formed by plasma CVD in an oxygen atmosphere using tetraethoxysilane (TEOS) as a raw material. The substrate temperature is set to 400 ° C. or lower, preferably 200 to 350 ° C., in order to prevent the glass from shrinking or warping. Thereafter, lamp heating by infrared light irradiation is performed for 1 to 5 minutes in the same manner as in Example 1 to improve the interface characteristics between the
次に、公知の珪素を主成分とした膜をＣＶＤ法で形成し、パターニングを行うことによって、ゲイト電極２０７を形成する。その後、Ｎ型の不純物として、リンをイオン注入でドーピングし、自己整合的にソース領域２０８、チャネル形成領域２０９、ドレイン領域２１０を形成する。そして、ＫｒＦレーザー光を照射することによって、イオン注入のために結晶性の劣化した珪素膜の結晶性を改善させる。このときにはレーザー光のエネルギー密度は２５０〜３００ｍＪ／ｃｍ2とする。このレーザー照射によって、このＴＦＴのソース／ドレインのシート抵抗は３００〜８００Ω／ｃｍ2となる。この工程も、レーザー光を用いる代わりに、赤外光のランプ加熱で行うことができる。
Next, a
その後、酸化珪素によって層間絶縁物２１１を形成し、さらに、画素電極２１２をＩＴＯによって形成する。そして、コンタクトホールを形成して、ＴＦＴのソース／ドレイン領域にクロム／アルミニウム多層膜で電極２１３、２１４を形成し、このうち一方の電極２１３はＩＴＯ２１２にも接続するようにする。最後に、水素中で２００〜３００℃で２時間アニールして、シリコンの水素化を完了する。このようにして、ＴＦＴを完成する。この工程は、同時に他の多数の画素領域においても同時に行われる。
Thereafter, an
本実施例で作製したＴＦＴは、ソース領域、チャネル形成領域、ドレイン領域を構成する活性層として、キャリアの流れる方向に結晶成長させた結晶性珪素膜を用いているので、結晶粒界をキャリアが横切ることがなく、即ちキャリアが針状あるいは柱状の結晶の結晶粒界に沿って移動することになるから、キャリアの移動度の高いＴＦＴを得ることができる。本実施例で作製したＴＦＴはＮチャネル型であり、その移動度は、９０〜１３０（ｃｍ2／Ｖｓ）であった。従来の６００℃、４８時間の熱アニールによる結晶化によって得られた結晶性珪素膜を用いたＮチャネル型ＴＦＴの移動が、８０〜１００（ｃｍ2／Ｖｓ）であったことと比較すると、これは大きな特性の向上である。 In the TFT manufactured in this embodiment, a crystalline silicon film grown in the carrier flow direction is used as an active layer constituting a source region, a channel formation region, and a drain region. Since the carriers do not cross, that is, the carriers move along the crystal grain boundaries of the needle-like or columnar crystals, TFTs with high carrier mobility can be obtained. The TFT manufactured in this example was an N-channel type, and its mobility was 90 to 130 (cm 2 / Vs). Compared with the movement of the N-channel TFT using the crystalline silicon film obtained by the conventional crystallization by thermal annealing at 600 ° C. for 48 hours, compared with 80-100 (cm 2 / Vs), Is a significant improvement in properties.
また上記の工程と同様な作製方法によって、Ｐチャネル型ＴＦＴを作製し、その移動度を測定すると、８０〜１２０（ｃｍ2／Ｖｓ）であった。これも従来の６００℃、４８時間の熱アニールによる結晶化によって得られた結晶性珪素膜を用いたＰチャネル型ＴＦＴの移動が、３０〜６０（ｃｍ2／Ｖｓ）であったことに比較すると大きな特性の向上である。 Further, when a P-channel TFT was manufactured by the same manufacturing method as in the above step and the mobility was measured, it was 80 to 120 (cm 2 / Vs). Compared to the fact that the movement of the P-channel TFT using the crystalline silicon film obtained by the conventional crystallization by thermal annealing at 600 ° C. for 48 hours was 30 to 60 (cm 2 / Vs). This is a great improvement in characteristics.
本実施例は、実施例２に示すＴＦＴにおいて、結晶の成長方向に対して垂直な方向にソース／ドレインを設けた例である。即ち、キャリアの移動する方向が結晶成長方向とは垂直になっており、針状あるいは柱状の結晶の結晶粒界を横切るようにしてキャリアが移動する構成とした例である。このような構成とすると、ソース／ドレイン間の抵抗を高くすることができる。これは、針状あるいは柱状に結晶成長した結晶の結晶粒界を横切るようにキャリアが移動しなければならないためである。本実施例の構成を実現するには、実施例２に示す構成において、単にＴＦＴをどのような向きで設けるかを設定すればよい。
This embodiment is an example in which the source / drain is provided in the direction perpendicular to the crystal growth direction in the TFT shown in the second embodiment. That is, in this example, the carrier moves in a direction perpendicular to the crystal growth direction, and the carrier moves so as to cross the crystal grain boundary of the needle-like or columnar crystal. With such a configuration, the resistance between the source / drain can be increased. This is because the carriers must move so as to cross the crystal grain boundaries of the crystals that have grown into needles or columns. In order to realize the configuration of this embodiment, it is only necessary to set the direction in which the TFT is provided in the configuration shown in
本実施例は、実施例２に示す構成において、ＴＦＴを設ける向き（ここではソース／ドレイン領域を結ぶ線で定義する。即ち、キャリアの流れる向きでＴＦＴの方向を決めることとする）を結晶性珪素膜の基板表面に対する結晶成長方向と任意の角度で設定することにより、ＴＦＴの特性を選択することを要旨とする。
In this embodiment, in the structure shown in
前述のように、結晶の成長方向にキャリアを移動させる場合、キャリアは結晶粒界に沿って移動するので、その移動度を向上させることができる。一方、結晶の成長方向に対して垂直な方向にキャリアを移動させる場合には、キャリアが多数の粒界を横切らなければならないので、キャリアの移動度は低下する。 As described above, when carriers are moved in the crystal growth direction, the carriers move along the crystal grain boundaries, so that the mobility can be improved. On the other hand, when carriers are moved in a direction perpendicular to the crystal growth direction, the carriers must cross a large number of grain boundaries, so that the carrier mobility decreases.
そこで、この２つの状態の間を選択することによって、即ち結晶成長方向とキャリアの移動する方向との角度を０〜９０°の範囲において設定することにより、キャリアの移動度を制御することができる。また別な見方をするならば、上記結晶成長方向とキャリアの移動する方向との角度を設定することにより、ソース／ドレイン領域間の抵抗を制御できることになる。勿論この構成は、実施例１に示す構成にも利用することができる。この場合、図２に示すスリット状の白金微量添加領域１００が０〜９０°の範囲で回転し、矢印１０５で示す結晶の成長方向と、ソース／ドレイン領域を結ぶ線との角度が０〜９０°範囲で選択されることになる。そして、この角度が、０°に近い場合は移動度が大きく、ソース／ドレイン間の電気抵抗が小さい構成とすることができる。またこの角度が９０°に近い場合、移動度が小さく、ソース／ドレイン間の抵抗、即ちチャネル形成領域の抵抗が大きい構成とすることができる。
Therefore, by selecting between these two states, that is, by setting the angle between the crystal growth direction and the carrier movement direction in the range of 0 to 90 °, the carrier mobility can be controlled. . From another viewpoint, the resistance between the source / drain regions can be controlled by setting the angle between the crystal growth direction and the carrier moving direction. Of course, this configuration can also be used for the configuration shown in the first embodiment. In this case, the slit-like platinum minute addition region 100 shown in FIG. 2 rotates in the range of 0 to 90 °, and the angle between the crystal growth direction indicated by the
本実施例は、実施例１または実施例２の非単結晶珪素半導体膜の結晶化の工程において、塩素が添加された酸化珪素膜を形成後に、ランプ加熱による結晶化を行う例である。実施例１または実施例２においては、まず非単結晶珪素膜を形成後に、５５０度、４時間の加熱によりこの珪素膜を結晶化させ、さらにランプ加熱によって結晶性の助長及び改善を行うものであった。本実施例はこの工程をさらに発展させたものであって、ランプ加熱の際に結晶化のために添加した白金をゲッタリングせんとするものである。 In this example, in the crystallization process of the non-single-crystal silicon semiconductor film of Example 1 or Example 2, after forming a silicon oxide film to which chlorine is added, crystallization is performed by lamp heating. In Example 1 or Example 2, a non-single crystal silicon film is first formed, and then the silicon film is crystallized by heating at 550 ° C. for 4 hours, and further, crystallinity is promoted and improved by lamp heating. there were. This embodiment is a further development of this process, and uses platinum added for crystallization during lamp heating as a gettering ring.
本実施例においては、まず実施例１や実施例２で説明したように加熱によって結晶性珪素膜を作製する。この工程は、白金の作用によって５５０度、４時間程度の加熱アニールによって行われる。その後、塩素が添加された酸化珪素膜を１００ｎｍの厚さに形成する。この後この酸化珪素膜を介してのランプ加熱を行う。ランプ加熱の条件は実施例１の場合と同様である。この時、先の加熱によって結晶化された結晶性珪素膜の結晶性が改善される（膜の緻密化が進行する）とともに、酸化珪素膜中の塩素の働きによって、結晶化のために添加された白金のゲッタリングが行われる。こうして、白金が固定化され、白金がデバイスの動作に影響を与えることが低減された結晶性珪素膜を得ることができる。
In this embodiment, first, as described in
その後この塩素が添加された酸化珪素膜を取り除き、ゲイト絶縁膜用の酸化珪素膜を形成する。その後の工程は、実施例１や実施例２で説明したのと同様である。 Thereafter, the silicon oxide film added with chlorine is removed to form a silicon oxide film for a gate insulating film. Subsequent processes are the same as those described in the first and second embodiments.
本実施例は、図３に示す実施例２の作製工程において、白金あるいは珪化白金膜を下地膜２０２上全面に形成することで、珪素膜全面において、基板に垂直成分を含むランダムな方向に結晶成長をさせた例である。ＴＦＴの作製は、マスク２０３を設けずに珪化白金膜を下地膜２０２上全面に形成し、かかる後に実施例２で説明したように非晶質珪素膜２０５を形成し、さらに結晶化工程を経て、ＴＦＴを作製する。
In this embodiment, in the manufacturing process of
本実施例のＴＦＴの概略の断面は、図３（Ｄ）に示すものと異なるものではないが、ソース／ドレイン領域２０８、２１０とチャネル形成領域２０９とが形成される活性層において、針状あるいは柱状の結晶の成長方向が、基板２０１に対して比較的ランダムに形成されている。この為、ソース領域（２０８または２１０）とドレイン領域（２１０または２０８）との間を移動するキャリアは、針状あるいは柱状の結晶の結晶粒界を横切る形で移動することになる。従って、ソース／ドレイン間の抵抗が若干高いＴＦＴとなる。このようなＴＦＴは、移動度は１００ｃｍ2／Ｖｓ以下であるが、オフ電流が小さいので、電荷保持を行うことを目的とする液晶表示装置の画素用ＴＦＴに最適な形式となる。
The schematic cross section of the TFT of this embodiment is not different from that shown in FIG. 3D, but in the active layer in which the source /
しかしながら、本実施例のようなＴＦＴは、前述のように活性層中における白金濃度を制御することが困難であるので、歩留りや信頼性に問題がある。この問題は、白金の導入量を制御できる方法（例えばイオン注入法）を利用することで改善できる。 However, the TFT as in this embodiment has a problem in yield and reliability because it is difficult to control the platinum concentration in the active layer as described above. This problem can be improved by using a method (for example, ion implantation method) that can control the amount of platinum introduced.
本実施例は、アクティブ型の液晶表示装置において、周辺ドライバー回路を８族元素である白金の触媒作用によって結晶化させた実施例１または実施例２にその作製工程を示すＴＦＴで構成し、画素部分に設けられるＴＦＴを公知の非晶質珪素（アモルファスシリコン）を用いたＴＦＴで構成する例である。
In this example, in an active liquid crystal display device, a peripheral driver circuit is crystallized by the catalytic action of platinum, which is a
公知のように、アクティブ型の液晶表示装置において、周辺ドライバー回路部分のＴＦＴは、高移動度（１００ｃｍ2／Ｖｓ以上）を有し、多くのオン電流を流せるＴＦＴが必要とされるが、画素部分に設けられるＴＦＴは、電荷保持のために小さなオフ電流と光照射による誤動作を避けるために比較的小さな移動度（１０ｃｍ2／Ｖｓ程度）を有することを要求される。 As is well known, in an active type liquid crystal display device, a TFT in a peripheral driver circuit portion has a high mobility (100 cm 2 / Vs or more) and a TFT capable of flowing a large amount of on-current is required. The TFT provided in the portion is required to have a relatively small mobility (about 10 cm 2 / Vs) in order to avoid a malfunction caused by a small off-state current and light irradiation in order to retain charges.
この要求は、周辺回路部分を実施例１や実施例２で説明したＴＦＴで構成し、画素部分を公知の非晶質珪素膜を利用したＴＦＴ（ａ−ＳｉＴＦＴ）で形成することで、ある程度満足される。しかし、非晶質珪素膜を利用したＴＦＴは、その移動度は１ｃｍ2／Ｖｓ以下であるので、その点で問題が残る。 This requirement is satisfied to some extent by forming the peripheral circuit portion with the TFT described in the first and second embodiments and forming the pixel portion with a TFT (a-Si TFT) using a known amorphous silicon film. Is done. However, a TFT using an amorphous silicon film has a mobility of 1 cm 2 / Vs or less, so that a problem remains in that respect.
本実施例は、実施例７をさらに発展させたもので、周辺回路部分のＴＦＴは、実施例１や実施例２で示した１００ｃｍ2／Ｖｓ以上の高移動度を有するＴＦＴで構成し、画素部分のＴＦＴを実施例６で示したＴＦＴで構成する例である。
This embodiment is a further development of the
実施例６に示したＴＦＴは、基板に垂直成分を含むランダムな方向に結晶成長を行わすことによって、キャリアの流れに対して、結晶粒界多数存在するようにし、キャリアが多数の結晶粒界を横切るように構成したＴＦＴである。このようなＴＦＴは、キャリアの移動が結晶粒界によって阻害されるので、移動度は低下する。しかし、オフ電流は小さくなるので、電荷保持率を高めることができ、画素用のＴＦＴとしては適する。しかし、実施例１や実施例２で示したように白金を薄膜として導入した場合には、その再現性が悪く、また得られる移動度も１００ｃｍ2／Ｖｓ近くのものが得られてしまうので、画素用ＴＦＴとしてはオーバースペックとなる。 In the TFT shown in Example 6, the crystal growth is performed in a random direction including a vertical component on the substrate, so that a large number of crystal grain boundaries exist with respect to the flow of carriers, and a large number of crystal grain boundaries exist. The TFT is configured so as to cross the line. In such a TFT, since the carrier movement is hindered by the crystal grain boundary, the mobility is lowered. However, since the off-state current becomes small, the charge retention rate can be increased, which is suitable as a pixel TFT. However, when platinum is introduced as a thin film as shown in Example 1 or Example 2, its reproducibility is poor, and the mobility obtained is close to 100 cm 2 / Vs. The pixel TFT is over-spec.
そこで、本実施例においては、白金の濃度を制御して導入することのできるイオン注入法を用いることによって、上記問題を解決せんとするものである。まず、イオン注入法を用いることによって、膜中の白金濃度の再現性の問題は解決される。さらに、膜中の白金濃度を下げることで、結晶性を多少悪くさせ、その移動度を低下させることができる。勿論移動度を下げるには、チャネル領域やソース／ドレイン領域に酸素や窒素を人為的に導入する方法、ソース／ドレイン領域にドープされる導電型を付与する不純物のドープ量を減らし、またはその活性化工程を簡略化させることによってソース／ドレイン領域の抵抗を高める方法、チャネルをソース／ドレインとは弱い逆導電型にする方法、ソース／ドレインのコンタクトホールの位置を離す（即ち、ソース／ドレイン領域のシート抵抗を利用する）方法、等のソース／ドレイン間の抵抗を高める手段を用いてもよい。 Therefore, in the present embodiment, the above problem is solved by using an ion implantation method that can be introduced while controlling the concentration of platinum. First, the problem of reproducibility of the platinum concentration in the film is solved by using the ion implantation method. Furthermore, by lowering the platinum concentration in the film, the crystallinity can be made somewhat worse and the mobility can be lowered. Of course, in order to lower the mobility, the method of artificially introducing oxygen or nitrogen into the channel region or the source / drain region, the doping amount of the impurity imparting the conductivity type doped in the source / drain region, or the activity thereof is reduced. A method of increasing the resistance of the source / drain region by simplifying the formation process, a method of making the channel a reverse conductivity type weaker than that of the source / drain, and separating the contact hole of the source / drain (ie, the source / drain region) A method for increasing the resistance between the source and the drain, such as a method using a sheet resistance of the above, may be used.
以上のように、本実施例は、珪素膜の結晶化を行うために添加される白金をイオン注入法によって非晶質珪素膜中に注入する方法を用い、しかもその際、画素部分には低濃度で全面に白金を注入し、さらに周辺回路部分にはそれより高濃度で注入し、さらに画素部分では基板に垂直成分を含むランダムな方向に結晶成長した結晶性珪素膜を利用してＴＦＴを形成し、周辺回路部分では、基板に平行に結晶成長した結晶性珪素膜を利用してＴＦＴを形成したものである。そして、このような構成をとることによって、画素部分では移動度が１０〜５０ｃｍ2／Ｖｓ程度でオフ電流の小さいＴＦＴを、周辺回路部分では、移動度が１００ｃｍ2／Ｖｓ以上でオン電流を多く流せるＴＦＴを得ることができる。 As described above, this embodiment uses a method in which platinum added to crystallize a silicon film is implanted into an amorphous silicon film by an ion implantation method. Platinum is implanted into the entire surface at a concentration, and further implanted into the peripheral circuit portion at a higher concentration. Further, in the pixel portion, a TFT is formed using a crystalline silicon film that is grown in a random direction including a vertical component on the substrate. In the peripheral circuit portion formed, TFTs are formed by using a crystalline silicon film crystal-grown parallel to the substrate. By adopting such a configuration, a TFT with a low mobility of about 10 to 50 cm 2 / Vs in the pixel portion and a small off current is obtained, and a large on-current with a mobility of 100 cm 2 / Vs or more in the peripheral circuit portion. A TFT capable of flowing can be obtained.
１０１ ガラス基板
１０２ 下地膜（酸化珪素膜）
１０３ マスク
１０４ 珪素膜
１０５ 結晶化の方向
１０６ ゲイト絶縁膜
１０７ ゲイト電極
１０８ 陽極酸化層
１０９ ゲイト電極
１１０ 陽極酸化層
１１１ ソース／ドレイン領域
１１２ チャネル形成領域
１１３ ドレイン／ソース領域
１１４ ソース／ドレイン領域
１１５ チャネル形成領域
１１６ ドレイン／ソース領域
１１７ 電極
１１８ 層間絶縁物
１２０ 電極
１１９ 電極
２０１ ガラス基板
２０２ 下地膜（酸化珪素膜）
２０３ マスク
２０４ 白金微量添加領域
２０５ 珪素膜
２０６ ゲイト絶縁膜
２０７ ゲイト電極
２０８ ソース／ドレイン領域
２０９ チャネル形成領域
２１０ ドレイン／ソース領域
２１１ 層間絶縁物
２１３ 電極
２１４ 電極
２１２ ＩＴＯ（画素電極）
101 glass substrate 102 base film (silicon oxide film)
103
203
Claims (7)
前記非晶質珪素膜の一部に白金を添加し、
前記白金が一部に添加された非晶質珪素膜を加熱することにより、前記非晶質珪素膜を結晶成長させ、結晶性珪素膜を形成し、
前記結晶性珪素膜上に、塩素を含んだ酸化珪素膜を形成し、
前記結晶性珪素膜及び前記塩素を含んだ酸化珪素膜を加熱することにより、前記白金を前記結晶性珪素膜からゲッタリングし、
前記塩素を含んだ酸化珪素膜を除去し、
前記結晶成長方向は基板に平行な方向であることを特徴とする薄膜トランジスタの作製方法。 Forming an amorphous silicon film on the substrate;
Adding platinum to part of the amorphous silicon film;
By heating the amorphous silicon film in which platinum is partially added, the amorphous silicon film is crystal-grown to form a crystalline silicon film,
Forming a silicon oxide film containing chlorine on the crystalline silicon film;
The platinum is gettered from the crystalline silicon film by heating the crystalline silicon film and the silicon oxide film containing chlorine ,
Removing the silicon oxide film containing chlorine ,
A method for manufacturing a thin film transistor, wherein the crystal growth direction is a direction parallel to a substrate .
前記非晶質珪素膜の一部に白金を添加し、
前記白金が一部に添加された非晶質珪素膜を加熱することにより、前記非晶質珪素膜を結晶成長させ、結晶性珪素膜を形成し、
前記結晶性珪素膜上に、塩素を含んだ酸化珪素膜を形成し、
前記結晶性珪素膜及び前記塩素を含んだ酸化珪素膜を加熱することにより、前記白金を前記結晶性珪素膜からゲッタリングし、
前記塩素を含んだ酸化珪素膜を除去し、
前記白金がゲッタリングされた結晶性珪素膜をパターニングし、
前記パターニングされた結晶性珪素膜中にソース領域、ドレイン領域及びチャネル形成領域を形成し、
前記結晶成長方向は基板に平行な方向であることを特徴とする薄膜トランジスタの作製方法。 Forming an amorphous silicon film on the substrate;
Adding platinum to part of the amorphous silicon film;
By heating the amorphous silicon film in which platinum is partially added, the amorphous silicon film is crystal-grown to form a crystalline silicon film,
Forming a silicon oxide film containing chlorine on the crystalline silicon film;
The platinum is gettered from the crystalline silicon film by heating the crystalline silicon film and the silicon oxide film containing chlorine ,
Removing the silicon oxide film containing chlorine ,
The platinum is patterned crystalline silicon film is gettered,
Forming a source region, a drain region and a channel formation region in the patterned crystalline silicon film;
A method for manufacturing a thin film transistor, wherein the crystal growth direction is a direction parallel to a substrate.
前記非晶質珪素膜の一部に白金を添加し、
前記白金が一部に添加された非晶質珪素膜を加熱することにより、前記非晶質珪素膜を結晶成長させ、結晶性珪素膜を形成し、
前記結晶性珪素膜にレーザー光または赤外光を照射し、
前記レーザー光または赤外光が照射された結晶性珪素膜上に、塩素を含んだ酸化珪素膜を形成し、
前記結晶性珪素膜及び前記塩素を含んだ酸化珪素膜を加熱することにより、前記白金を前記結晶性珪素膜からゲッタリングし、
前記塩素を含んだ酸化珪素膜を除去し、
前記白金がゲッタリングされた結晶性珪素膜をパターニングし、
前記パターニングされた結晶性珪素膜中にソース領域、ドレイン領域及びチャネル形成領域を形成し、
前記結晶成長方向は基板に平行な方向であることを特徴とする薄膜トランジスタの作製方法。 Forming an amorphous silicon film on the substrate;
Adding platinum to part of the amorphous silicon film;
By heating the amorphous silicon film in which platinum is partially added, the amorphous silicon film is crystal-grown to form a crystalline silicon film,
Irradiating the crystalline silicon film with laser light or infrared light,
Forming a silicon oxide film containing chlorine on the crystalline silicon film irradiated with the laser light or infrared light,
The platinum is gettered from the crystalline silicon film by heating the crystalline silicon film and the silicon oxide film containing chlorine ,
Removing the silicon oxide film containing chlorine ,
The platinum is patterned crystalline silicon film is gettered,
Forming a source region, a drain region and a channel formation region in the patterned crystalline silicon film;
A method for manufacturing a thin film transistor, wherein the crystal growth direction is a direction parallel to a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005042235A JP3999233B2 (en) | 2005-02-18 | 2005-02-18 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005042235A JP3999233B2 (en) | 2005-02-18 | 2005-02-18 | Method for manufacturing thin film transistor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26559793A Division JP3664742B2 (en) | 1993-09-29 | 1993-09-29 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005184030A JP2005184030A (en) | 2005-07-07 |
| JP3999233B2 true JP3999233B2 (en) | 2007-10-31 |
Family
ID=34792801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005042235A Expired - Fee Related JP3999233B2 (en) | 2005-02-18 | 2005-02-18 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3999233B2 (en) |
-
2005
- 2005-02-18 JP JP2005042235A patent/JP3999233B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005184030A (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3450376B2 (en) | Method for manufacturing semiconductor device | |
| KR100297878B1 (en) | Method of manufacturing semiconductor device | |
| JP2975973B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3504336B2 (en) | Method for manufacturing semiconductor device | |
| JP2002353142A (en) | Semiconductor device and its fabricating method | |
| JP3886747B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3999233B2 (en) | Method for manufacturing thin film transistor | |
| JP3664742B2 (en) | Method for manufacturing thin film transistor | |
| JP3672799B2 (en) | Method for manufacturing semiconductor device | |
| JP3207637B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3918068B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3616357B2 (en) | Method for manufacturing semiconductor device | |
| JPH07176479A (en) | Manufacture of semiconductor device | |
| JP3626073B2 (en) | Semiconductor device manufacturing method | |
| JP3621331B2 (en) | Method for manufacturing semiconductor device | |
| JP3949682B2 (en) | Method for manufacturing semiconductor device | |
| JP3375693B2 (en) | Method for manufacturing semiconductor device having thin film transistor | |
| JP3375692B2 (en) | Method for manufacturing semiconductor device | |
| JP3981517B2 (en) | Manufacturing method of semiconductor device | |
| JP3859516B2 (en) | Manufacturing method of semiconductor device | |
| JP3958244B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3541946B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3664750B2 (en) | Method for manufacturing thin film transistor | |
| JP3886827B2 (en) | Method for manufacturing semiconductor device | |
| JPH0876142A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |