JP3997927B2

JP3997927B2 - Method of soldering semiconductor element

Info

Publication number: JP3997927B2
Application number: JP2003045819A
Authority: JP
Inventors: 信三山下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-02-24
Filing date: 2003-02-24
Publication date: 2007-10-24
Anticipated expiration: 2023-02-24
Also published as: JP2004259747A; CN100464414C; CN1279596C; CN1855470A; CN1525545A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子のパッケージから導出された所定のリードを共通接続板に半田付けする半導体素子の半田付け方法および該半田付け方法を用いた半導体装置の半田付けの改良に関するものである。
【０００２】
【従来の技術】
従来のこの種の半導体素子の半田付け方法および該半田付け方法を用いた半導体装置においては、表面実装型の整流素子やブスバーに接続する外部端子をヒートシンクとしての金属ベースプリント配線板上に配列してその導体パターンに半田付け実装すると共に、前記ブスバーと前記外部端子とを半田付けするように構成している。
【０００３】
【特許文献１】
特開平８−２７９５９２号公報（請求項１、図１、段落番号００１２）
【０００４】
【発明が解決しようとする課題】
特許文献１ものにおいては、その構造上外部端子とブスバーとは個々に半田付けするもので、また外部端子の金属ベースプリント配線板上の半田付けはリフロー半田付けするものであり、外部端子とブスバーとは個々に半田付けするために生産性が悪いと言う問題があった。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、第１の目的は、複数の半導体素子のパッケージから導出した所定のリードの共通接続板への半田付けの生産性の向上を図るだけでなく、前記共通接続板の前記半田付け領域から延在した非半田付け領域への半田付着を防止するものである。
【０００６】
また、第２の目的は、複数の半導体素子のパッケージから導出した所定のリードの共通接続板への半田付けと、他のリードの制御基板への半田付けとが必要なものにおいて、半田付けの生産性の向上、共通接続版への無用な半田付着の防止を図るものである。
【０００７】
さらに、第３の目的は、共通接続板へのリードの半田付け作業性の向上を図るものである。
【０００８】
【課題を解決するための手段】
この発明は、パッケージからリードを導出した複数の半導体素子の所定のリードを共通接続板を貫通させ、該リードの先端を前記共通接続板の半田付け面に半田付けすると共に、前記半田付け面より突出する前記共通接続板の一端には半田が付着しないようにした半導体素子の半田付け方法において、前記半田付け面より前記一端側に延在する前記共通接続板を前記半田付け面より凹むように第１の中間部より折り曲げる第１の折り曲げ工程と、その後前記一端が半田槽に非浸漬状態で前記リードの先端と前記半田付け面とを前記半田槽の上面部に浸漬させ半田付けする浸漬半田付け工程と、その後前記共通接続板の前記第１の中間部より先端側の第２の中間部より、その先端が前記半田付け面より突出するように折り曲げる第２の折り曲げ工程とからなるものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１乃至図４に基づき実施の形態１について説明する。図１は周知の３相インバータの回路図で、Ｕ相用、Ｖ相用、Ｗ相用の樹脂封止型のパワーモジュールからなる半導体素子ＰＭｕと、ＰＭｖと、ＰＭｗとを用い構成してなるものである。図２は半導体素子ＰＭｕの平面図、図３は半導体素子ＰＭｕの右側面図、図４は半導体素子ＰＭｕと、ＰＭｖと、ＰＭｗとを用いた半導体装置の構成および半田付け方法の説明図である。
【００１５】
次に図１について詳細に説明する。図において半導体素子ＰＭｕは、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタの意味で以下単にＩＧＢＴと称す）１と該ＩＧＢＴ１と逆並列に接続されたフリーホイルダイオード２とから半導体素子群３と、ＩＧＢＴ４と該ＩＧＢＴ４と逆並列に接続されたフリーホイルダイオード５とからなる半導体素子群６とを直列接続してなるもので、これらを封止樹脂で構成されるパッケージ７内に封止してなるもので、パッケージ７の周縁部に半導体素子群３、４の外部接続用のリードＬ１乃至Ｌ７が導出されてなるものである。なお半導体素子ＰＭｖおよびＰＭｗの構成はＰＭｕと同じにつき各符号の詳細な説明は省略する。なお、符号１０、１３、１７および２０は半導体素子群３、６に相当する半導体素子群を示すものである。また、Ｐは直流電源（図示せず）の正極に接続される端子で、リードＬ１、Ｌ８およびＬ１５に接続され、本発明の共通接続板となるものである。Ｎは端子Ｐと対をなすもので、前記直流電源の負極に接続される端子で、リードＬ６、Ｌ１３およびＬ２０に接続され、本発明の共通接続板となるものである。
【００１６】
次に図１の回路の動作について説明する。端子Ｐ、Ｎ間に前記直流電源より直流電圧を印加した状態で、駆動回路（図示せず）よりリードＬ２、Ｌ４、Ｌ９、Ｌ１１、Ｌ１６およびＬ１８にインバータ制御のための所定のゲート信号を供給することで、ＩＧＢＴ１、４、８、１１、１５および１８が所定のスイッチング動作を行いリードＬ７、Ｌ１４およびＬ２１から３相交流電圧を負荷（図示せず）に出力し、前記負荷のインバータ制御が行なわれる。なお、フリーホイルダイオード２、５、９、１２、１６および１９の動作については周知の通りであるので説明を省略する。
【００１７】
次に半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗの構造をＰＭｕを代表例として、特にリードＬ１乃至Ｌ７のパッケージ７からの導出について図２および図３について説明する。図２は半導体素子ＰＭｕの平面図で、リードＬ１乃至Ｌ７の配置を示すものである。図３は図２の平面図に対する右側面図で、パッケージ７からのリードＬ１乃至Ｌ７の導出形状を示すもので、所謂周知のＤＩＰ型ＩＣと同様な構成である。
【００１８】
次に、半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗのリードの半田付け方法および該半田付け方法を用いた半導体装置を図４に基づき説明する。図において板状の端子Ｐは、該端子Ｐの表主面に載置された半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗのリードＬ１、Ｌ８およびＬ１５が端子Ｐを貫通し、その先端が端子Ｐの裏主面に半田付けされ、リードＬ１、Ｌ８およびＬ１５の共通接続板となるもので、その半田付け方法は半田付けが必要な端子を半田槽２７内の溶融半田２８に浸漬し、所謂半田ディップによる半田付けを行なうものである。この場合、端子Ｐの半田付け領域より延在した一端の非半田付け領域は、半田付けに際し、図４に破線で示すように、前記非半田付け領域を前記裏主面よりパッケージ７、１４、２１側に一旦後退するように折り曲げる折り曲げ部２２および２３を設け、半田付けが完了した後矢印Ａの方向に折り曲げ実線で示す形状に折り曲げる折り曲げ部２４を設けたものである。また、図４においては図示されていないが端子Ｎと、リードＬ６、Ｌ１３、Ｌ２０との半田付けについても端子Ｐと、リードＬ１、Ｌ８、Ｌ１５との半田付けと同様の半田付けがなされたものである。なお半田付けが不要なその他の端子については、半田槽２７内の溶融半田２８に浸漬しないように配置されてなるものである。
【００１９】
このような半田付け方法によると、リードや端子の非半田領域の半田付着の防止を図り得ると共に、端子Ｐと、リードＬ１、Ｌ８およびＬ１５との半田付け、および端子Ｎと、リードＬ６、Ｌ１３、Ｌ２０との半田付けを夫々同時に行なうことができ、半田付けの生産性向上をも図り得る効果がある。
【００２０】
実施の形態２．
図５に基づき実施の形態２について説明する。なお、図５は実施の形態２における半導体素子の半田付け方法および該半田付けを用いた半導体装置の構成を示すものである。図において、２５は制御基板で、半導体素子ＰＭｕの制御用リードＬ２乃至Ｌ５、半導体素子ＰＭｖの制御用リードＬ９乃至Ｌ１２、および半導体素子ＰＭｗの制御用リードＬ１６乃至Ｌ１９が表主面から裏主面へ貫通し、その先端が前記裏主面に形成された所定の回路パターン（図示せず）と半田付けされてなるものである。２６は制御基板２５の表主面に実装され電気回路を構成する抵抗等からなる電気部品である。そして、端子Ｐ、Ｎの半田付け領域部の表主面と制御基板２５の裏主面とは互いに対向するように配置されてなるものである。なお、その他の符号の説明は実施の形態１の符号と同一若しくは相当するものであるため説明を省略する。また、この実施の形態２は実施の形態１に制御基板２５を付加したもので、回路の動作も実施の形態１と実質的に同一であるため説明を省略する。
【００２１】
次に半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗの半田付け方法について説明する。半田付けに備え、先ず、実施の形態１と同じ要領で半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗのリードＬ１、Ｌ８、Ｌ１５は制御基板２５を貫通させ、且つ端子Ｐの表主面から裏主面へ、またリードＬ６、Ｌ１３、Ｌ２０は制御基板２５を貫通させ、且つ端子Ｎの表主面から裏主面へ夫々貫通させ、それらの先端が端子Ｐ、Ｎの裏主面から所定量突出するように実装すると共に、半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗの制御用リードＬ２乃至Ｌ５、Ｌ９乃至Ｌ１２、Ｌ１６乃至Ｌ１９を制御基板２５の表主面から裏主面へ夫々貫通させ、それらの先端が制御基板２５の裏主面から所定量突出するように実装する。
【００２２】
次に、端子ＰおよびＮが破線の形状において、半田槽２７内に溶解半田２８の表面に制御基板２５の裏主面が接するように浸漬し、その後、半田槽２７から引き上げることで、リードＬ１、Ｌ８、Ｌ１５の先端が端子Ｐの裏主面へ、リードＬ６、Ｌ１３、Ｌ２０の先端が端子Ｎの裏主面へ、制御用リードＬ２乃至Ｌ５、Ｌ９乃至Ｌ１２、Ｌ１６乃至Ｌ１９の先端が制御基板２５の裏主面の所定の回路パターンへ夫々半田付けされる。その後、端子Ｐを折り曲げ部２４で折り曲げることで、端子Ｐの一端の非半田付け領域への半田付着が防止される。なお、端子Ｎの一端の非半田付け領域に関しても、端子Ｐと同様に半田付着を防止することができる。
【００２３】
このように、端子Ｐ、Ｎのみならず、制御基板２５を備えた半導体装置においても半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗのリードと、端子Ｐ、Ｎおよび制御用基板との半田付けを同時に行なうことができ、その結果、リードや端子Ｐ、Ｎの非半田付け領域への半田付着の防止を図り得ると共に、半田付けの生産性向上を図ることができ、さらには、端子Ｐ、Ｎの半田付け領域部の表主面と、制御基板２５の裏主面とを対向させたことで、半導体装置の平面寸法の小型化をもは図り得る効果がある。
【００２４】
なお、半導体素子ＰＭｕ、ＰＭｖおよびＰＭｗのリードの半田付けに先立つ端子Ｐ、Ｎ、制御基板２５への実装順序が特定されるものではないことは言うまでもない。
【００２５】
実施の形態３．
図６に基づき実施の形態３について説明する。なお、図６は実施の形態３における半導体素子の半田付け方法および該半田付けを用いた半導体装置の構成を示すものである。この実施の形態３が実施の形態２と異なる点は、端子Ｐ、Ｎの裏主面と、制御基板２５の裏主面とを同一平面としたことである。その他の構成は実施の形態２と同一につき説明を省略する。
【００２６】
このように構成されたものにおいては、端子Ｐ、Ｎの表主面への無用な半田付着を防止することができる。
【００２７】
なお、端子Ｐ、Ｎの裏主面と、制御基板２５の裏主面とは全く同一平面でなく、ほぼ同一平面であっても良い。
【００２８】
実施の形態４．
図７に基づき実施の形態４について説明する。図は端子Ｐ、Ｎに対するリードＬ１、Ｌ８、Ｌ１５およびリードＬ６、Ｌ１３、Ｌ２０の実装の変形例について説明するためのもので、代表例として端子Ｐと、半導体素子ＰＭｕのリードＬ１との関係について例示するものである。図において、Ｐａは端子Ｐをプレス加工により表主面から裏主面へ貫通するように部分的にうち抜き形成された打ち抜き部で、該打ち抜き部ＰａにリードＬ１を嵌入させ、即ち、リードＬ１が端子Ｐの裏主面に沿って配置された状態において、半田槽２７の溶融半田２８に浸漬し、その後、引き上げることで半田付けを行なうものである。
【００２９】
このように構成されたものにおいては、端子Ｐ、Ｎを溶融半田に浸漬時の反力を低減することができ、従って、特に手作業による半田付け作業の前記反力による不安定性を低減できる効果がある。
【００３０】
【発明の効果】
この発明は以上説明したように、パッケージからリードを導出した複数の半導体素子の所定のリードを共通接続板を貫通させ、該リードの先端を前記共通接続板の半田付け面に半田付けすると共に、前記半田付け面より突出する前記共通接続板の一端には半田が付着しないようにした半導体素子の半田付け方法において、前記半田付け面より前記一端側に延在する前記共通接続板を前記半田付け面より凹むように第１の中間部より折り曲げる第１の折り曲げ工程と、その後前記一端が半田槽に非浸漬状態で前記リードの先端と前記半田付け面とを前記半田槽の上面部に浸漬させ半田付けする浸漬半田付け工程と、その後前記共通接続板の前記第１の中間部より先端側の第２の中間部より、その先端が前記半田付け面より突出するように折り曲げる第２の折り曲げ工程とからなることにより、前記共通接続板の一端への半田付着の防止を図り、しかも生産性に優れた半田付けを行い得る半導体素子の半田付け方法を提供するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における回路図と半導体素子の関係を示す図である。
【図２】本発明の実施の形態１における半導体素子の平面図である。
【図３】本発明の実施の形態１における半導体素子の右側面図である。
【図４】本発明の実施の形態１における半導体装置の構成および半田付け方法の説明図である。
【図５】本発明の実施の形態２における半導体装置の構成および半田付け方法の説明図である。
【図６】本発明の実施の形態３における半導体装置の構成および半田付け方法の説明図である。
【図７】本発明の実施の形態４における半導体素子半田付け方法の説明図である。
【符号の説明】
ＰＭｕ半導体素子、ＰＭｖ半導体素子、ＰＭｗ半導体素子、７パッケージ、１４パッケージ、２１パッケージ、Ｐ端子、Ｐａ打ち抜き部、Ｎ端子、Ｌ１リード、Ｌ２リード、Ｌ３リード、Ｌ４リード、Ｌ５リード、Ｌ６リード、Ｌ８リード、Ｌ９リード、Ｌ１０リード、Ｌ１１リード、Ｌ１２リード、Ｌ１３リード、Ｌ１５リード、Ｌ１６リード、Ｌ１７リード、Ｌ１８リード、Ｌ１９リード、Ｌ２０リード、２２折り曲げ部、２３折り曲げ部、２４折り曲げ部、２５制御基板、２７半田槽、２８溶融半田。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for soldering a semiconductor element in which a predetermined lead derived from a package of the semiconductor element is soldered to a common connection plate, and an improvement in soldering of a semiconductor device using the soldering method.
[0002]
[Prior art]
In a conventional soldering method of this type of semiconductor element and a semiconductor device using the soldering method, external terminals connected to a surface mount type rectifying element or bus bar are arranged on a metal base printed wiring board as a heat sink. In addition, the bus bar and the external terminal are soldered and mounted on the conductor pattern.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 8-279592 (Claim 1, FIG. 1, paragraph number 0012)
[0004]
[Problems to be solved by the invention]
In Patent Document 1, the external terminals and bus bars are individually soldered because of their structure, and the external terminals are soldered on the metal base printed wiring board by reflow soldering. There is a problem that productivity is poor because of individual soldering.
[0005]
The present invention has been made to solve the above-described problems, and a first object thereof is to improve the productivity of soldering a predetermined lead derived from a package of a plurality of semiconductor elements to a common connection plate. In addition to the above, solder adhesion to the non-soldering area extending from the soldering area of the common connection plate is prevented.
[0006]
A second object is to solder a predetermined lead derived from a package of a plurality of semiconductor elements to a common connection plate and to solder another lead to a control board. It is intended to improve productivity and prevent unnecessary solder adhesion to the common connection plate.
[0007]
Furthermore, the third object is to improve the soldering workability of the leads to the common connection plate.
[0008]
[Means for Solving the Problems]
According to the present invention, predetermined leads of a plurality of semiconductor elements from which leads are led out from a package are passed through a common connection plate, and tips of the leads are soldered to a soldering surface of the common connection plate. In a method of soldering a semiconductor element in which solder does not adhere to one end of the protruding common connection plate, the common connection plate extending from the soldering surface to the one end side is recessed from the soldering surface. a first bending step of bending than the first intermediate portion, then dipping solder the end soldered is immersed and the tip with the soldering surface of the lead on the upper surface of the solder bath in a non-immersed state in a solder bath An attaching step, and then a second bending of the common connecting plate from the second intermediate portion on the tip side of the first intermediate portion so that the tip protrudes from the soldering surface. It is made of the extent.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
The first embodiment will be described with reference to FIGS. FIG. 1 is a circuit diagram of a known three-phase inverter, which is configured using semiconductor elements PMu, PMv, and PMw composed of resin-sealed power modules for U phase, V phase, and W phase. Is. 2 is a plan view of the semiconductor element PMu, FIG. 3 is a right side view of the semiconductor element PMu, and FIG. 4 is an explanatory diagram of a configuration of a semiconductor device using the semiconductor elements PMu, PMv, and PMw and a soldering method. .
[0015]
Next, FIG. 1 will be described in detail. In the figure, a semiconductor element PMu includes a semiconductor element group 3, an IGBT 4, an IGBT 4, and an IGBT (hereinafter simply referred to as IGBT in the meaning of an insulated gate bipolar transistor) 1 and a free wheel diode 2 connected in antiparallel with the IGBT 1. A semiconductor element group 6 composed of free wheel diodes 5 connected in reverse parallel is connected in series, and these are sealed in a package 7 made of a sealing resin. The leads L1 to L7 for external connection of the semiconductor element groups 3 and 4 are led out to the peripheral edge of the semiconductor element group 4. Since the semiconductor elements PMv and PMw have the same configuration as PMu, detailed description of each symbol is omitted. Reference numerals 10, 13, 17 and 20 denote semiconductor element groups corresponding to the semiconductor element groups 3 and 6. P is a terminal connected to the positive electrode of a DC power supply (not shown), which is connected to the leads L1, L8 and L15 and serves as a common connection plate of the present invention. N forms a pair with the terminal P, and is a terminal connected to the negative electrode of the DC power supply, and is connected to the leads L6, L13 and L20 and serves as a common connection plate of the present invention.
[0016]
Next, the operation of the circuit of FIG. 1 will be described. A predetermined gate signal for inverter control is supplied to leads L2, L4, L9, L11, L16 and L18 from a drive circuit (not shown) in a state where a DC voltage is applied between the terminals P and N from the DC power supply. As a result, the IGBTs 1, 4, 8, 11, 15 and 18 perform a predetermined switching operation and output a three-phase AC voltage from the leads L7, L14 and L21 to a load (not shown), and inverter control of the load is performed. Done. The operations of the free wheel diodes 2, 5, 9, 12, 16, and 19 are well known and will not be described.
[0017]
Next, the structure of the semiconductor elements PMu, PMv, and PMw will be described with reference to FIG. 2 and FIG. FIG. 2 is a plan view of the semiconductor element PMu and shows the arrangement of the leads L1 to L7. FIG. 3 is a right side view with respect to the plan view of FIG. 2 and shows a lead-out shape of the leads L1 to L7 from the package 7, and has the same configuration as a so-called known DIP type IC.
[0018]
Next, a method of soldering leads of the semiconductor elements PMu, PMv and PMw and a semiconductor device using the soldering method will be described with reference to FIG. In the figure, a plate-like terminal P has leads L1, L8 and L15 of the semiconductor elements PMu, PMv and PMw placed on the front main surface of the terminal P passing through the terminal P, and the tip thereof is the back main of the terminal P. Soldered to the surface to be a common connection plate for the leads L1, L8, and L15. The soldering method involves immersing a terminal that needs to be soldered in the molten solder 28 in the solder bath 27, and so-called solder dip soldering. It is a thing to do. In this case, the non-soldering region at one end extending from the soldering region of the terminal P is, when soldering, the non-soldering region from the back main surface to the packages 7, 14, Bending portions 22 and 23 that are bent so as to be retracted once are provided on the 21 side, and a bending portion 24 that is bent in the direction indicated by the solid line in the direction of arrow A after the soldering is completed is provided. Further, although not shown in FIG. 4, the soldering of the terminal N and the leads L6, L13, and L20 is performed similarly to the soldering of the terminal P and the leads L1, L8, and L15. It is. Other terminals that do not require soldering are arranged so as not to be immersed in the molten solder 28 in the solder bath 27.
[0019]
According to such a soldering method, it is possible to prevent the solder from adhering to the non-solder area of the lead and the terminal, to solder the terminal P to the leads L1, L8 and L15, and to the terminal N and the leads L6 and L13. , L20 can be soldered at the same time, and the productivity of soldering can be improved.
[0020]
Embodiment 2. FIG.
The second embodiment will be described with reference to FIG. FIG. 5 shows a method of soldering a semiconductor element and a configuration of a semiconductor device using the soldering in the second embodiment. In the figure, reference numeral 25 denotes a control board. The control leads L2 to L5 of the semiconductor element PMu, the control leads L9 to L12 of the semiconductor element PMv, and the control leads L16 to L19 of the semiconductor element PMw are from the front main surface to the back main surface. The tip is soldered to a predetermined circuit pattern (not shown) formed on the back main surface. Reference numeral 26 denotes an electrical component that is mounted on the front main surface of the control board 25 and includes a resistor or the like that constitutes an electrical circuit. And the front main surface of the soldering area | region part of the terminals P and N and the back main surface of the control board 25 are arrange | positioned so that it may mutually oppose. The explanation of the other symbols is the same as or equivalent to that of the first embodiment, and the explanation is omitted. Further, in the second embodiment, the control board 25 is added to the first embodiment, and the operation of the circuit is substantially the same as that of the first embodiment.
[0021]
Next, a method for soldering the semiconductor elements PMu, PMv, and PMw will be described. In preparation for soldering, first, the leads L1, L8, and L15 of the semiconductor elements PMu, PMv, and PMw are penetrated through the control board 25 in the same manner as in the first embodiment, and from the front main surface of the terminal P to the back main surface, The leads L6, L13, and L20 penetrate the control board 25 and penetrate from the front main surface of the terminal N to the back main surface, respectively, so that their tips protrude from the back main surface of the terminals P and N by a predetermined amount. In addition to mounting, the control leads L2 to L5, L9 to L12, and L16 to L19 of the semiconductor elements PMu, PMv, and PMw are penetrated from the front main surface to the back main surface of the control board 25, respectively, and their tips are connected to the control board 25. It is mounted so that it protrudes a predetermined amount from the back main surface.
[0022]
Next, when the terminals P and N are in the shape of broken lines, the lead L1 is immersed in the solder bath 27 so that the back main surface of the control substrate 25 is in contact with the surface of the molten solder 28 and then pulled up from the solder bath 27. , L8, L15 have tips at the back main surface of the terminal P, leads L6, L13, L20 have tips at the back main surface of the terminal N, and control leads L2 through L5, L9 through L12, L16 through L19 have tips controlled. Each is soldered to a predetermined circuit pattern on the back main surface of the substrate 25. Thereafter, the terminal P is bent by the bending portion 24, thereby preventing the solder from adhering to the non-soldering region at one end of the terminal P. Similarly to the terminal P, solder adhesion can be prevented with respect to the non-soldered region at one end of the terminal N as well.
[0023]
As described above, not only the terminals P and N but also the semiconductor device including the control board 25 can simultaneously perform the soldering of the leads of the semiconductor elements PMu, PMv and PMw and the terminals P and N and the control board. As a result, it is possible to prevent solder from adhering to the non-soldering areas of the leads and terminals P and N, and to improve the soldering productivity. Furthermore, the soldering areas of the terminals P and N can be improved. By making the front main surface of the part and the back main surface of the control substrate 25 face each other, there is an effect that the planar size of the semiconductor device can be reduced.
[0024]
Needless to say, the order of mounting the terminals P and N and the control board 25 prior to soldering the leads of the semiconductor elements PMu, PMv and PMw is not specified.
[0025]
Embodiment 3 FIG.
A third embodiment will be described with reference to FIG. FIG. 6 shows a method of soldering a semiconductor element and a configuration of a semiconductor device using the soldering in the third embodiment. The difference between the third embodiment and the second embodiment is that the back main surfaces of the terminals P and N and the back main surface of the control board 25 are coplanar. Other configurations are the same as those of the second embodiment, and the description thereof is omitted.
[0026]
In such a configuration, it is possible to prevent unnecessary solder adhesion to the front main surfaces of the terminals P and N.
[0027]
Note that the back main surface of the terminals P and N and the back main surface of the control board 25 may not be the same plane, but may be substantially the same plane.
[0028]
Embodiment 4 FIG.
A fourth embodiment will be described with reference to FIG. The figure is for explaining a modified example of mounting the leads L1, L8, L15 and the leads L6, L13, L20 with respect to the terminals P, N. As a representative example, the relationship between the terminal P and the lead L1 of the semiconductor element PMu. This is just an example. In the drawing, Pa is a punched portion that is partially punched out so as to penetrate the terminal P from the front main surface to the back main surface by pressing, and the lead L1 is inserted into the punched portion Pa, that is, the lead L1. Is placed in the molten solder 28 in the solder bath 27 and then pulled up to perform soldering in a state in which is disposed along the back main surface of the terminal P.
[0029]
In such a configuration, the reaction force when the terminals P and N are immersed in the molten solder can be reduced, and thus the instability due to the reaction force in the soldering work by manual work in particular can be reduced. There is.
[0030]
【The invention's effect】
As described above, the present invention allows a predetermined lead of a plurality of semiconductor elements derived from a package to pass through a common connection plate, and solders the tip of the lead to the soldering surface of the common connection plate. In the method of soldering a semiconductor element in which solder does not adhere to one end of the common connection plate protruding from the soldering surface, the common connection plate extending from the soldering surface to the one end side is soldered. a first bending step of bending than the first intermediate portion so as to be recessed from the surface causes a subsequent tip and the soldering surface of the lead said one end in a non-immersed state in a solder bath immersion in an upper surface portion of the solder bath Immersion soldering step for soldering, and then bending so that the tip protrudes from the soldering surface from the second intermediate portion of the common connection plate on the tip side of the first intermediate portion. A second bending step, which prevents solder adhesion to one end of the common connection plate, and provides a soldering method for a semiconductor element capable of performing soldering with excellent productivity. .
[Brief description of the drawings]
FIG. 1 is a diagram showing a relationship between a circuit diagram and a semiconductor element in a first embodiment of the present invention.
FIG. 2 is a plan view of the semiconductor element in the first embodiment of the present invention.
FIG. 3 is a right side view of the semiconductor element in the first embodiment of the present invention.
FIG. 4 is an explanatory diagram of a configuration of a semiconductor device and a soldering method according to the first embodiment of the present invention.
5 is an explanatory diagram of a configuration of a semiconductor device and a soldering method according to a second embodiment of the present invention. FIG.
6 is an explanatory diagram of a configuration of a semiconductor device and a soldering method according to a third embodiment of the present invention. FIG.
FIG. 7 is an explanatory diagram of a semiconductor element soldering method according to a fourth embodiment of the present invention.
[Explanation of symbols]
PMu semiconductor element, PMv semiconductor element, PMw semiconductor element, 7 package, 14 package, 21 package, P terminal, Pa punched part, N terminal, L1 lead, L2 lead, L3 lead, L4 lead, L5 lead, L6 lead, L8 Lead, L9 lead, L10 lead, L11 lead, L12 lead, L13 lead, L15 lead, L16 lead, L17 lead, L18 lead, L19 lead, L20 lead, 22 bent part, 23 bent part, 24 bent part, 25 control board 27 solder bath, 28 molten solder.

Claims

パッケージからリードを導出した複数の半導体素子の所定のリードを共通接続板を貫通させ、該リードの先端を前記共通接続板の半田付け面に半田付けすると共に、前記半田付け面より突出する前記共通接続板の一端には半田が付着しないようにした半導体素子の半田付け方法において、前記半田付け面より前記一端側に延在する前記共通接続板を前記半田付け面より凹むように第１の中間部より折り曲げる第１の折り曲げ工程と、その後、前記一端が半田槽に非浸漬状態で前記リードの先端と前記半田付け面とを前記半田槽の上面部に浸漬させ半田付けする浸漬半田付け工程と、その後、前記共通接続板の前記第１の中間部より先端側の第２の中間部より、その先端が前記半田付け面より突出するように折り曲げる第２の折り曲げ工程とからなる半導体素子の半田付け方法。Predetermined leads of a plurality of semiconductor elements from which leads are led out from a package are passed through a common connection plate, the tips of the leads are soldered to the soldering surface of the common connection plate, and the common projecting from the soldering surface In a method of soldering a semiconductor element in which solder does not adhere to one end of a connection plate, a first intermediate so that the common connection plate extending from the soldering surface to the one end side is recessed from the soldering surface. a first folding step of folding from parts, then a dip soldering step of the one end is soldered by immersing the tip and the soldering surface of the lead on the upper surface of the solder bath in a non-immersed state in a solder bath Then, a second bending step of bending the common connecting plate from the second intermediate portion on the tip side of the first intermediate portion so that the tip protrudes from the soldering surface. Soldering method of a semiconductor element made.