JP3995094B2 - Eye opening monitor - Google Patents
Eye opening monitor Download PDFInfo
- Publication number
- JP3995094B2 JP3995094B2 JP2003349092A JP2003349092A JP3995094B2 JP 3995094 B2 JP3995094 B2 JP 3995094B2 JP 2003349092 A JP2003349092 A JP 2003349092A JP 2003349092 A JP2003349092 A JP 2003349092A JP 3995094 B2 JP3995094 B2 JP 3995094B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- delay circuit
- circuit
- monitor
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 17
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 17
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 17
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 16
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 16
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000006185 dispersion Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、シリアルデータ通信において波形品質を評価するアイ開口モニタ(信号波形品質評価装置)に関し、特に波長分散や偏波モード分散により歪んだ波形を整形する等化器の制御装置や、ソフトデシジョン(軟判定)を利用した受信機の制御装置に好適なアイ開口モニタに関するものである。 The present invention relates to an eye opening monitor (signal waveform quality evaluation device) that evaluates waveform quality in serial data communication, and more particularly to a control device for an equalizer that shapes a waveform distorted by chromatic dispersion or polarization mode dispersion, or soft decision. The present invention relates to an eye opening monitor suitable for a receiver control apparatus using (soft decision).
図7に従来のアイ開口モニタ34の構成例を示す(例えば、特許文献1参照)。Dフリップフロップ(D−FF)12は、データ入力端子1から入力されるデータDINをデータ閾値入力端子2のデータ閾値DCにより差動増幅器10で判別してから識別再生し、データ出力端子6に出力する。また、Dフリップフロップ31はデータ入力端子1から入力されるデータDINをモニタレベル入力端子3のモニタレベルREFにより差動増幅器11で判別してから識別再生する。ここで、それぞれの識別再生のタイミングは、クロック再生回路(CRC)32が再生し位相調整手段33で位相調整されたクロックで決定される。データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておくことにより、Dフリップフロップ12は入力データDINをエラーなしに識別再生する。
FIG. 7 shows a configuration example of a conventional eye opening monitor 34 (see, for example, Patent Document 1). The D flip-flop (D-FF) 12 discriminates and reproduces the data DIN input from the
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREFを入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧に設定する。モニタレベルREFが入力データDINのアイ開口中心レベル付近に設定された場合には、Dフリップフロップ31は入力データDINをエラーなしに識別再生する。従って、Dフリップフロップ12の出力とDフリップフロップ31の出力は常に同一論理同一位相となり、排他的論理和回路(EXOR)20は一致を検出しローレベルを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。
The eye opening profile can be monitored by the following method. First, the monitor level REF is set to a voltage between the mark level (high level) and the space level (low level) of the input data DIN. When the monitor level REF is set near the eye opening center level of the input data DIN, the D flip-
モニタレベルREFがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、Dフリップフロップ31にて誤識別される。この場合には、Dフリップフロップ12の出力とDフリップフロップ31の出力とで論理の相違が出現することになり、排他的論理和回路20は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。アイ開口モニタ出力EOの電圧値はエラーパルスの密度に比例するので、モニタレベルREFをスキャンすることによりアイ開口のプロファイルを得ることができる。
When the monitor level REF is set near the mark level or near the space level, a bit that is high but not completely stuck to the mark level, or a bit that is low but not completely stuck to the space is D It is erroneously identified by the flip-
なお、Dフリップフロップ12とDフリップフロップ31が識別再生するタイミングを決定するクロック再生回路32の例は、例えば特許文献2、特許文献3に記載されている。図8に従来のクロック・データ再生回路の構成例を示す。Dフリップフロップ12’は、データ入力端子1から入力されるデータDINをデータ閾値DCの判別レベルにより差動増幅器10’で判別したデータを識別再生し、データ出力端子6’に出力する。ここで、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、位相同期ループ(PLL)により再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCと、を入力して、入力データDINの位相に対する再生クロックの位相を検出する。
Note that examples of the
位相比較器15の構成例(Hogge型位相比較器)を図9に示す。35は再生データ入力端子、36はD1データ入力端子、37はD2データ入力端子、38は位相比較器出力端子、39、40は排他的論理和回路、41は減算器である。位相比較器15に入力される3つの信号A、B、Cの位相関係が図10に示すように、AとCが同位相、Bがこれに対して1/2シンボル進む関係となるように、また、Dフリップフロップ12’が入力データDINのアイ開口の位相中心を識別再生するように、第1の遅延回路13および第2の遅延回路14の遅延時間が設計される(例えば、特許文献3参照)。位相比較器15の出力はローパスフィルタ(LPF)16にて低周波成分が取り出された後に電圧制御発振器(VCO)17に接続され、位相同期ループにより電圧制御発振器17の出力位相が入力データDINに位相同期される。なお、第1の遅延回路13の遅延時間は、第2の遅延回路14の遅延時間と比較して一般的に小さいため、省略されることがある。
従来の図7のアイ開口モニタ34では、Dフリップフロップ12及びDフリップフロップ31が識別再生するタイミングは、クロック再生回路32からのクロックにより決定されるが、これはモニタしたいアイ開口の位相位置(アイ開口の位相中心)に一致する必要があった。このため、クロック再生回路32とアイ開口モニタ34との間に位相調整手段33を接続し、注意深い調整が必要であった。
In the conventional
また、従来のアイ開口モニタ34では、入力データDINの識別再生機能を有するDフリップフロップ12の他に、もう一つのDフリップフロップ31をアイ開口モニタ機能のためだけに備える必要があり、回路規模の増大と消費電力の増大が避けられなかった。
Further, in the conventional
さらに、従来のアイ開口モニタ34では、Dフリップフロップ12の出力信号及びDフリップフロップ31の出力信号はクロックのタイミングで識別再生されているので、特定の位相位置(通常はアイ開口の位相中心に設定)でのアイ開口情報しか得ることができなかった。他の位相位置のアイ開口の情報を同時に得るためには、新たにDフリップフロップを用意しなければならなかった。
Further, in the conventional
本発明の目的は、遅延時間等の調整を不要とし、且つDフリップフロップは入力データの識別再生機能用の一つだけで実現でき、且つ他の位相位置のアイ開口の情報を同時に得ることができるようにしたアイ開口モニタを提供することにある。 The object of the present invention is that adjustment of delay time and the like is unnecessary, and the D flip-flop can be realized by only one for the function of identifying and reproducing input data, and information on eye openings at other phase positions can be obtained simultaneously. It is an object of the present invention to provide an eye opening monitor that can be used.
請求項1にかかる発明は、シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定したことを特徴とする。
請求項2にかかる発明は、請求項1に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項3にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力の低周波成分を取り出ず第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とする。
請求項4にかかる発明は、請求項3に記載のアイ開口モニタにおいて、前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とする。
請求項5にかかる発明は、請求項3又は4に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
請求項6にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第1のモニタレベルで判別して第1の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第1の排他的論理和回路と、該第1の排他的論理和回路の出力から低周波成分を取り出す第1の積分器と、前記入力データを第2のモニタレベルで判別して第2の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第2の排他的論理和回路と、該第2の排他的論理和回路の出力から低周波成分を取り出す第2の積分器と、から構成され、前記第1の積分器の出力を前記第1のモニタレベルに対応する第1のアイ開口モニタ出力とし、前記第2の積分器の出力を前記第2のモニタレベルに対応する第2のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とする。
請求項7にかかる発明は、請求項6に記載のアイ開口モニタにおいて、前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とする。
請求項8にかかる発明は、請求項6又は7に記載のアイ開口モニタにおいて、前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とする。
According to a first aspect of the present invention, there is provided a clock / data recovery circuit for inputting serial data and a data threshold value, regenerating a clock from the input data, and identifying and reproducing the input data by the clock, and determining the input data at a monitor level. An exclusive OR circuit for inputting and comparing the data delayed by a predetermined time and the reproduction data output from the clock data reproduction circuit, and an integrator for extracting a low frequency component from the output of the exclusive OR circuit And an eye opening monitor using the output of the integrator as an eye opening monitor output corresponding to the monitor level, wherein the clock / data recovery circuit identifies the input data determined by the data threshold value. A D flip-flop to be reproduced, a first delay circuit for delaying the input data, and an output of the first delay circuit are delayed A second delay circuit; a phase comparator that inputs the outputs of the D flip-flop and the first and second delay circuits; a low-pass filter that extracts a low-frequency component from the output of the phase comparator; A voltage-controlled oscillator whose oscillation frequency is controlled by the output of the filter and whose output is sent to the D flip-flop, and the predetermined time is the delay time of the first delay circuit and the delay of the second delay circuit It is characterized in that it is set by a third delay circuit having a delay time that matches the sum of the time.
According to a second aspect of the present invention, in the eye opening monitor according to the first aspect, the third delay circuit includes a replica of the first delay circuit and a replica of the second delay circuit. And
According to a third aspect of the present invention, there is provided a clock / data recovery circuit that inputs serial type input data and a data threshold, reproduces a clock from the input data, and identifies and reproduces the input data based on the clock; A first exclusive OR circuit that inputs and compares data delayed by a first predetermined time and reproduced data output from the clock and data reproduction circuit by comparing with the first monitor level, and the first exclusive OR circuit; A first integrator for extracting a low-frequency component from an output of an exclusive OR circuit; data obtained by discriminating the input data at a second monitor level and delayed by a second predetermined time; and the clock data recovery circuit A second exclusive OR circuit for inputting and comparing the reproduction data output from the second exclusive OR circuit and a second product without taking out the low frequency component of the output of the second exclusive OR circuit And the output of the first integrator is a first eye opening monitor output corresponding to the first monitor level, and the output of the second integrator is set to the second monitor level. An eye opening monitor corresponding to a second eye opening monitor output, wherein the clock / data recovery circuit delays the input data with a D flip-flop for identifying and reproducing the input data determined by the data threshold value A first delay circuit; a second delay circuit that delays an output of the first delay circuit; a phase comparator that inputs the outputs of the D flip-flop and the first and second delay circuits; A low-pass filter that extracts low-frequency components from the output of the phase comparator, and a voltage-controlled oscillator that controls the oscillation frequency by the output of the low-pass filter and sends the output to the D flip-flop. And the first predetermined time is set by a third delay circuit having a delay time that matches a sum of a delay time of the first delay circuit and a delay time of the second delay circuit. The second predetermined time is set by a fourth delay circuit having a delay time that matches the sum of the delay time of the first delay circuit and the delay time of the second delay circuit. And
According to a fourth aspect of the present invention, in the eye opening monitor according to the third aspect, the first monitor level is set between an eye center level and a mark level, and the second monitor level is set to an eye center level and a space. It is set between levels.
The invention according to
According to a sixth aspect of the present invention, there is provided a clock / data recovery circuit that inputs serial type input data and a data threshold, reproduces a clock from the input data, and identifies and reproduces the input data based on the clock; A first exclusive OR circuit that inputs and compares data delayed by a first predetermined time and reproduced data output from the clock and data reproduction circuit by comparing with the first monitor level, and the first exclusive OR circuit; A first integrator for extracting a low-frequency component from an output of an exclusive OR circuit; data obtained by discriminating the input data at a second monitor level and delayed by a second predetermined time; and the clock data recovery circuit A second exclusive OR circuit for inputting and comparing the reproduction data output from the second exclusive OR circuit, and a second exclusive OR circuit for extracting low frequency components from the output of the second exclusive OR circuit And an output of the first integrator as a first eye opening monitor output corresponding to the first monitor level, and an output of the second integrator as the second monitor level. The clock / data recovery circuit identifies and reproduces the input data discriminated by the data threshold value, and delays the input data. A first delay circuit for delaying, a second delay circuit for delaying an output of the first delay circuit, a phase comparator for inputting the outputs of the D flip-flop and the first and second delay circuits, A low-pass filter that extracts a low-frequency component from the output of the phase comparator, and a voltage control in which the oscillation frequency is controlled by the output of the low-pass filter and the output is sent to the D flip-flop The first predetermined time is generated by a third delay circuit having a delay time that matches a sum of the delay time of the first delay circuit and the delay time of the second delay circuit. The second predetermined time is set by a fifth delay circuit.
According to a seventh aspect of the present invention, in the eye opening monitor according to the sixth aspect, the delay time of the fifth delay circuit is the delay time of the first delay circuit and the delay time of the second delay circuit. It has a feature that there is a time difference of approximately 1/4 symbol from the total time.
The invention according to
本発明のアイ開口モニタによれば、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップを遅延回路に置き換え、且つその遅延回路の遅延時間をクロック・データ再生回路において使用される遅延回路の遅延時間と一致させたので、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップを遅延回路に置き換えたので、低消費電力化できるとともに、その遅延回路の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。 According to the eye opening monitor of the present invention, the D flip-flop used only for the eye opening monitoring function in the conventional eye opening monitor is replaced with a delay circuit, and the delay time of the delay circuit is recovered as clock data. Since the delay time of the delay circuit used in the circuit is matched, the eye opening profile in the voltage direction at the phase center of the eye opening can be obtained without adjusting the phase relationship between the clock recovery function and the eye opening monitoring function. Can do. In addition, since the D flip-flop used only for the eye opening monitor function in the conventional eye opening monitor is replaced with a delay circuit, the power consumption can be reduced, and each phase of the input signal is output to the delay circuit. The waveform information at is left, and information on eye openings at other phase positions can be obtained simultaneously.
また、モニタレベルを2つ備えるアイ開口モニタにおいては、2つのモニタレベルを同時に変化させながらアイ開口をモニタできるので高速にプロファイルをスキャンできる特徴を持つ。また、2つのモニタレベルをアイ中心レベルとマークレベルの間と、アイ中心レベルとスペースレベルの間にそれぞれ設定することにより、モニタレベルをスキャンすることなしにアイ開口の評価が可能となり、さらに高速にアイ開口の評価を行うことができる。 An eye opening monitor having two monitor levels has a feature that the profile can be scanned at high speed because the eye opening can be monitored while simultaneously changing the two monitor levels. In addition, by setting two monitor levels between the eye center level and the mark level, and between the eye center level and the space level, the eye opening can be evaluated without scanning the monitor level. The eye opening can be evaluated.
また、モニタレベルを2つ備え、一方の遅延時間をずらしたアイ開口モニタにおいては、アイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる。さらにその遅延時間のずれを1/4シンボルに設定したアイ開口モニタにおいては、最低限の回路規模、消費電力で効果的な位相方向プロファイルの推定が可能である。 Further, in an eye opening monitor having two monitor levels and one delay time being shifted, a two-dimensional profile of the phase direction and the voltage direction of the eye opening can be obtained. Further, in an eye opening monitor in which the delay time shift is set to ¼ symbol, an effective phase direction profile can be estimated with a minimum circuit scale and power consumption.
さらに、第3の遅延回路や第4の遅延回路を第1の遅延回路のレプリカと第2の遅延回路のレプリカで実現したアイ開口モニタにおいては、製造ばらつきや環境変化への耐性をより高めることができる。 Furthermore, in the eye opening monitor in which the third delay circuit and the fourth delay circuit are realized by the replica of the first delay circuit and the replica of the second delay circuit, the tolerance to manufacturing variations and environmental changes is further increased. Can do.
本発明のアイ開口モニタでは、図1に示すように、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップ31(図8)を遅延回路43に置き換え、且つ該遅延回路43の遅延時間をクロック・データ再生回路において使用される遅延回路13、14の合計遅延時間と一致させる。
In the eye opening monitor of the present invention, as shown in FIG. 1, the D flip-flop 31 (FIG. 8) used only for the eye opening monitoring function in the conventional eye opening monitor is replaced with a
また、本発明では、識別再生タイミング生成用の位相同期ループの位相比較器に入力される信号AとCの位相が一致する事実を利用し、信号A、Cとタイミングが同じで判別レベルを可変とした遅延回路43の出力信号を排他的論理和回路20に入力することにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得る。
Further, the present invention utilizes the fact that the phases of the signals A and C input to the phase comparator of the phase locked loop for generating the identification reproduction timing match, and the discrimination level is variable with the same timing as the signals A and C. By inputting the output signal of the
また、従来必要とされたDフリップフロップ31を遅延回路43に置き換えることにより、低消費電力化するとともに、遅延回路43の出力に入力信号の各位相における波形情報が残留するようにし、他の位相位置のアイ開口の情報を同時に得る。
Further, by replacing the D flip-
図1は本発明のアイ開口モニタの実施例1(請求項1、請求項2に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、第3の遅延回路43、排他的論理和回路20、積分器21から構成される。
FIG. 1 is a circuit diagram showing Embodiment 1 (corresponding to
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
In the clock /
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
As the
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。
The
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREFを入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧に設定する。モニタレベルREFが入力データDINのアイ開口中心レベル付近に設定された場合には、入力データDINが差動増幅器11にてエラーなしに判別されて第3の遅延回路43に入力される。従って、Dフリップフロップ12の出力と第3の遅延回路43出力は常に同一論理となり、排他的論理和回路20は一致を検出しローレベルを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。
The eye opening profile can be monitored by the following method. First, the monitor level REF is set to a voltage between the mark level (high level) and the space level (low level) of the input data DIN. When the monitor level REF is set near the eye opening center level of the input data DIN, the input data DIN is discriminated without error by the
モニタレベルREFがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器11にて誤判別される。この場合には、Dフリップフロップ12の出力と第3の遅延回路43の出力とで論理の相違が出現することになり、排他的論理和回路20は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21を経由して、アイ開口モニタ出力EOとしてモニタ出力端子8から出力される。アイ開口モニタ出力EOの電圧値はエラーパルスの密度に比例するので、モニタレベルREFをスペースレベルからマークレベルまでスキャンすることにより、アイ開口のプロファイルを得ることができる。
If the monitor level REF is set near the mark level or near the space level, the bit that is high but not completely stuck to the mark level, or the bit that is low but not completely stuck to the space The
図2は本発明のアイ開口モニタの実施例1の動作の説明図である。図2(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図2(b)はモニタレベルREFをスキャンした場合のアイ開口モニタ出力EOの変化を示す。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られる。従って、該プロファイルに基づいて、偏波モード分散の補償回路を適応的に制御することができる。 FIG. 2 is an explanatory view of the operation of the first embodiment of the eye opening monitor of the present invention. FIG. 2A shows a waveform distorted by polarization mode dispersion. The bit rate is 43.01841 Gbit / s, the ratio of each mode is γ = 0.5, and the group delay is DGD = 10 ps. FIG. 2B shows a change in the eye opening monitor output EO when the monitor level REF is scanned. Different profiles are obtained when there is no waveform distortion (DGD = 0) and when there is waveform distortion (DGD = 10 ps). Therefore, the polarization mode dispersion compensation circuit can be adaptively controlled based on the profile.
なお、波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)を比較すると、モニタレベルREFがDC付近の場合であっても、アイ開口モニタ出力EOには一定の電圧差が存在する。これは、本発明のアイ開口モニタが、アイ開口の位相中心以外のアイ形状も反映して出力する結果である。すなわち、モニタレベルREFがDC付近の場合にはDフリップフロップ12の出力と第3の遅延回略43出力は常に同一論理であるものの、遅延回路43の出力に残留する波形歪みによる局所的な位相変動、振幅変動により排他的論理和回路20が短いエラーパルスを出力するためである。
When there is no waveform distortion (DGD = 0) and there is waveform distortion (DGD = 10 ps), even when the monitor level REF is near DC, the eye opening monitor output EO has a constant voltage. There is a difference. This is a result that the eye opening monitor of the present invention reflects and outputs an eye shape other than the phase center of the eye opening. That is, when the monitor level REF is near DC, the output of the D flip-
従来のアイ開口モニタでは、特定の位相(通常アイ開口の位相中心に設計)以外のアイ形状の情報を得ることは不可能であり、モニタレベルREFをDC付近に設定した場合のアイ開口モニタ出力EOは、例えばDGD=0とDGD=10psとで完全に一致し、波形歪みに無関係であった。これに対して、本発明のアイ開口モニタでは、アイ開口の位相中心におけるアイ開口のプロファイルを観測すると、同時にアイ開口の位相中心以外のアイの歪みの程度がRBF=DC付近におけるEOのレベルとして測定できる。これは、波形歪みの程度(DGDの値)に対するアイ開口モニタ出力EOの感度の向上を意味するものである。 In a conventional eye opening monitor, it is impossible to obtain eye shape information other than a specific phase (designed at the phase center of the normal eye opening), and the eye opening monitor output when the monitor level REF is set near DC. For example, EO was completely consistent between DGD = 0 and DGD = 10 ps, and was independent of waveform distortion. On the other hand, in the eye opening monitor of the present invention, when the eye opening profile at the phase center of the eye opening is observed, the degree of distortion of the eye other than the phase center of the eye opening is at the same time as the EO level near RBF = DC. It can be measured. This means an improvement in the sensitivity of the eye opening monitor output EO with respect to the degree of waveform distortion (DGD value).
このように、実施例1では、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたDフリップフロップ31を遅延回路43に置き換え、且つ該遅延回路43の遅延時間をクロック・データ再生回路において使用される遅延回路13、14の遅延時間の和と一致させることにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、Dフリップフロップ31を遅延回路43に置き換えたことにより、低消費電力化できるとともに、その遅延回路43の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。
As described above, in the first embodiment, the D flip-
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18(第1の遅延回路13と同じレイアウトパターンを使用して製造した遅延回路)と第2の遅延回路14のレプリカ19(第2の遅延回路14と同じレイアウトパターンを使用して製造した遅延回路)で実現することもできる。この場合には、第3の遅延回路43の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
Note that the
図3は本発明のアイ開口モニタの実施例2(請求項3、請求項4、請求項5に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、23、第3の遅延回路43、第4の遅延回路44、排他的論理和回路20、26、積分器21、27から構成される。
FIG. 3 is a circuit diagram showing Example 2 (corresponding to
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
In the clock /
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
As the
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。ここまでは実施例1と同様の動作である。
The
実施例2では、差動増幅器23、第4の遅延回路44、排他的論理和回路26、積分器27が新たに付加されている。第4の遅延回路44は、入力データDINがモニタレベル入力端子5から入力されるモニタレベルREF2に従って差動増幅器23にて判別された信号に、第1の遅延回路の遅延時間13と第2の遅延回路の遅延時間14との和に相当する時間の遅延を施す。これにより、排他的論理和回路26に入力される2つの信号、すなわち、Dフリップフロップ12の出力と、第4の遅延回路44の出力の位相が一致する。
In the second embodiment, a differential amplifier 23, a
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREF1、REF2を入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧にそれぞれ設定する。モニタレベルREF1、REF2が入力データDINのアイ開口中心レベル付近に設定された場合には、差動増幅器11は入力データDINを入力してエラーなしに判別して第3の遅延回路43に送出し、差動増幅器23は入力データDINを入力してエラーなしに判別して第4の遅延回路44に送出する。従って、Dフリップフロップ12の出力と第3の遅延回路43の出力と第4の遅延回路44の出力は常に同一論理となり、排他的論理和回路20、26は一致を検出しローレベルを出力する。該信号は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。
The eye opening profile can be monitored by the following method. First, the monitor levels REF1 and REF2 are respectively set to certain voltages between the mark level (high level) and the space level (low level) of the input data DIN. When the monitor levels REF1 and REF2 are set near the eye opening center level of the input data DIN, the
モニタレベルREF1、REF2がマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器11、23にて誤判別される。この場合には、Dフリップフロップ12の出力と第3の遅延回路43の出力とで、あるいはDフリップフロップ12の出力と第4の遅延回路44の出力とで論理の相違が出現することになり、排他的論理和回路20、26は不一致を検出してその度にエラーパルスを出力する。該信号は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。アイ開口モニタ出力EO1、EO2の電圧値はそれぞれ排他的論理和回路20、26で発生するエラーパルスの密度に比例するので、モニタレベルREF1、REF2をスキャンすることによりアイ開口のプロファイルを得ることができる。
When monitor levels REF1 and REF2 are set near the mark level or near the space level, bits that are high but not completely attached to the mark level, and bits that are low but do not attach completely to the space Therefore, the
実施例2では、実施例1が有する特徴に加えて、モニタレベルREF1、REF2を同時に変化させながらアイ開口をモニタできるので、実施例1よりも高速にプロファイルをスキャンできる特徴を持つ。 In the second embodiment, in addition to the characteristics of the first embodiment, the eye opening can be monitored while simultaneously changing the monitor levels REF1 and REF2, so that the profile can be scanned faster than the first embodiment.
図4は本発明のアイ開口モニタの実施例2の動作の説明図である。図4(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図4(b)はモニタレベルREF1、REF2をスキャンした場合のアイ開口モニタ出力EO1、EO2の変化を示す。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られるが、モニタレベルREF1、REF2をマークレベル付近、スペースレベル付近に設定した場合に最も大きな差が観測でき、例えば偏波モード分散補償回路に適用する場合に精度良い制御が可能となる。従って、モニタレベルREF1をアイ中心レベルとマークレベルの間に、REF2をアイ中心とスペースレベルの間に設定することにより、REF1、REF2をスキャンすることなしにアイ開口の評価が可能となる。これは、偏波モード分散補償回路に適用する場合に非常に高速な制御が可能となる利点がある。 FIG. 4 is an explanatory diagram of the operation of the second embodiment of the eye opening monitor of the present invention. FIG. 4 (a) shows a waveform distorted by polarization mode dispersion. The bit rate is 43.01841 Gbit / s, the ratio of each mode is γ = 0.5, and the group delay is DGD = 10 ps. FIG. 4B shows changes in the eye opening monitor outputs EO1 and EO2 when the monitor levels REF1 and REF2 are scanned. Different profiles are obtained when there is no waveform distortion (DGD = 0) and when there is waveform distortion (DGD = 10 ps), but the largest difference is when the monitor levels REF1 and REF2 are set near the mark level and near the space level. For example, when applied to a polarization mode dispersion compensation circuit, accurate control can be performed. Accordingly, by setting the monitor level REF1 between the eye center level and the mark level and REF2 between the eye center and the space level, the eye opening can be evaluated without scanning REF1 and REF2. This has the advantage that very high-speed control is possible when applied to a polarization mode dispersion compensation circuit.
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18と第2の遅延回路14のレプリカ19で実現し、第4の遅延回路44を第1の遅延回路13のレプリカ24と第2の遅延回路14のレプリカ25で実現することもできる。この場合には、第3の遅延回路43、第4の遅延回路44の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
The
図5は本発明のアイ開口モニタの実施例3(請求項6、請求項7、請求項8に対応)を示す回路図である。アイ開口モニタはクロック・データ再生回路22、差動増幅器11、23、第3の遅延回路43、第5の遅延回路30、排他的論理和回路20、26、積分器21、27から構成される。
FIG. 5 is a circuit diagram showing Example 3 (corresponding to claims 6, 7, and 8) of the eye opening monitor of the present invention. The eye opening monitor includes a clock /
クロック・データ再生回路22では、データ入力端子1から入力されるデータDINは、差動増幅器10においてデータ閾値DCで判別され、Dフリップフロップ12によって識別再生される。ここでは、データ閾値DCを入力データDINのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第1の遅延回路13、第2の遅延回路14、位相比較器15、ローパスフィルタ16、電圧制御増幅器17等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器15は、識別再生されたデータAと、第1の遅延回路13を経由した入力データBと、第2の遅延回路14を経由した入力データCとを入力して、入力データの位相に対する再生クロックの位相を検出する。
In the clock /
位相比較器15には、Hogge型位相比較器(図9)が使用できる。位相比較器15の出力はローパスフィルタ16にて低周波成分が取り出された後に電圧制御発振器17に接続され、この位相同期ループにより電圧制御発振器17の出力CLKの位相が入力データDINに位相同期される。
As the
第3の遅延回路43は、入力データDINがモニタレベル入力端子3から入力されるモニタレベルREFに従って差動増幅器11にて判別された信号に、第1の遅延回路13の遅延時間と第2の遅延回路14の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器15に入力される信号のうち、Dフリップフロップ12の出力Aと第2の遅延回路14の出力Cの位相が一致する。従って、第3の遅延回路43の出力の位相もこれに一致することになる。ここまでは実施例1および実施例2と同様の動作である。
The
実施例3では、実施例2における第4の遅延回路44の代わりに第5の遅延回路30が備えられる。第4の遅延回路44の遅延時間は、第1の遅延回路の遅延時間13と第2の遅延回路の遅延時間14との和に相当する遅延に設定されていたのに対して、第5の遅延回路30はこれと異なる所定の遅延時間に設定しておく。以上により、排他的論理和回路20に入力される2つの信号、すなわち、Dフリップフロップ12の出力と第3の遅延回路43の出力の位相は局所的な変動を除いて一致するのに対して、排他的論理和回路26に入力される2つの信号、すなわち、Dフリップフロップ12の出力と第5の遅延回路30の出力の位相は、第5の遅延回路30と第3の遅延回路43の差(D5−(D1+D2))に相当する分のずれが生じる。D1は第1の遅延回路13の遅延時間、D2は第2の遅延回路14の遅延時間、D5は第5の遅延回路30の遅延時間である。
In the third embodiment, a
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルREF1、REF2を入力データDINのマークレベル(ハイレベル)とスペースレベル(ローレベル)の間のある電圧にそれぞれ設定する。モニタレベルREF1、REF2が入力データDINのアイ開口中心レベル付近に設定された場合には、入力データDINが差動増幅器11にてエラーなしに判別されて第3の遅延回路43に入力される。従って、Dフリップフロップ12の出力と第3の遅延回路43の出力は常に同一論理となる。
The eye opening profile can be monitored by the following method. First, the monitor levels REF1 and REF2 are respectively set to certain voltages between the mark level (high level) and the space level (low level) of the input data DIN. When the monitor levels REF1 and REF2 are set near the eye opening center level of the input data DIN, the input data DIN is discriminated without error by the
一方、入力データDINは差動増幅器23にてエラーなしに判別されて第5の遅延回路30に入力される。従って、Dフリップフロップ12の出力と第5の遅延回路30の出力は常に同一論理となるものの、位相は第5の遅延回路30と第3の遅延回路43の時間差(D5−(D1+D2))に相当する分のずれが生じる。排他的論理和回路20は常に一致を検出しローレベルを出力する一方、排他的論理和回路26は上記の位相ずれに相当する短いエラーパルスを出力すると同時に、アイ開口の位相方向のデータ誤りに起因するエラーパルスを出力する。排他的論理和回路20、26出力は積分器21、27を経由して、アイ開口モニタ出力EO1、EO2としてモニタ出力端子28、29から出力される。アイ開口モニタ出力EO1、EO2の電圧値はエラーパルスの密度に比例するので、この2つの電圧値を比較することにより、アイ開口の位相方向のプロファイルを推定することができる。
On the other hand, the input data DIN is discriminated without error by the differential amplifier 23 and inputted to the
なお、実施例1、実施例2と同様に、モニタレベルREF1、REF2をアイ開口の電圧レベル方向にスキャンすることも可能であり、その場合にはアイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる。 As in the first and second embodiments, it is possible to scan the monitor levels REF1 and REF2 in the direction of the voltage level of the eye opening. Profile can be obtained.
図6は本発明のアイ開口モニタの実施例3の動作の説明図である。図6(a)は偏波モード分散により歪んだ波形を示す。ビットレートは43.01841Gbit/s、各モードの比はγ=0.5、群遅延はDGD=10psである。図6(b)はモニタレベルREF1、REF2をスキャンした場合のアイ開口モニタ出力EO1、EO2の変化を示す。時間差(D5−(D1+D2))が約1/4シンボルの遅延時間差である場合について記載している。波形歪みがない場合(DGD=0)と波形歪みがある場合(DGD=10ps)で異なるプロファイルが得られ、さらに、REF1をスキャンした場合のモニタ出力EO1と、REF2をスキャンした場合のモニタ出力EO2で異なるプロファイルが得られる。EO1よりもEO2の方が常に高い電圧が観測されるのは、排他的論理和回路26において(D5−(D1+D2))に相当する短いエラーパルスが出力されることを反映している。また、モニタレベルREF1、REF2をマークレベル付近、スペースレベル付近に設定した場合に観測されるEO1とEO2の差は、アイ開口の位相方向のデータ誤りに起因するエラーパルスであり、位相方向のアイ開口のプロファイルを反映している。
FIG. 6 is an explanatory diagram of the operation of the eye opening monitor according to the third embodiment of the present invention. FIG. 6 (a) shows a waveform distorted by polarization mode dispersion. The bit rate is 43.01841 Gbit / s, the ratio of each mode is γ = 0.5, and the group delay is DGD = 10 ps. FIG. 6B shows changes in the eye opening monitor outputs EO1 and EO2 when the monitor levels REF1 and REF2 are scanned. The case where the time difference (D5− (D1 + D2)) is a delay time difference of about ¼ symbol is described. Different profiles are obtained when there is no waveform distortion (DGD = 0) and when there is waveform distortion (DGD = 10 ps), and monitor output EO1 when REF1 is scanned and monitor output EO2 when REF2 is scanned Gives different profiles. The fact that the voltage EO2 is always higher than that of EO1 reflects that a short error pulse corresponding to (D5− (D1 + D2)) is output in the exclusive OR
このように、実施例3では、第1、実施例2が有する特徴に加えて、アイ開口の位相方向と電圧方向の2次元的なプロファイルを得ることができる特徴を持つ。特に、(D5−(D1+D2))を1/4シンボルの遅延時間差(01交番信号の場合には90度の位相に相当)に設計すると、0度と90度におけるアイ開口の情報が得られることになり、180度は完全にアイが閉じる位相であることを考慮すると、最低限の回路規模、消費電力で最も効果的な位相方向プロファイルの推定が可能である。このようにアイ開口の位相方向のプロファイルを推定することは、ソフトデシジョン(軟判定)を利用した光受信機の制御の高度化に大きく貢献する。 As described above, the third embodiment has a feature that a two-dimensional profile of the phase direction and the voltage direction of the eye opening can be obtained in addition to the features of the first and second embodiments. In particular, if (D5− (D1 + D2)) is designed to have a delay time difference of ¼ symbol (corresponding to a phase of 90 degrees in the case of 01 alternating signal), information on eye opening at 0 degrees and 90 degrees can be obtained In view of the fact that 180 degrees is a phase in which the eye is completely closed, the most effective phase direction profile can be estimated with a minimum circuit scale and power consumption. Estimating the phase direction profile of the eye opening in this way greatly contributes to the advancement of control of an optical receiver using soft decision (soft decision).
なお、第3の遅延回路43を、第1の遅延回路13のレプリカ18と第2の遅延回路14のレプリカ19で実現することもできる。この場合には、第3の遅延回路43の遅延時間をより正確に遅延回路13の遅延時間と遅延回路14の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
Note that the
1:データ入力端子(DIN)
2:データ閾値入力端子(DC)
3:モニタレベル入力端子(REF)
4:モニタレベル入力端子(REF1)
5:モニタレベル入力端子(REF2)
6、6’:データ出力端子(Q)
7:クロック出力端子(CLK)
8:アイ開口モニタ出力端子(EO)
10、10’:差動増幅器
11:差動増幅器
12、12’:Dフリップフロップ(D−FF)
13:第1の遅延回路(D1)
14:第2の遅延回路(D2)
15:位相比較器(PD)
16:ローパスフィルタ(LPF)
17:電圧制御発振器(VCO)
18:第1の遅延回路のレプリカ(D1)
19:第2の遅延回路のレプリカ(D2)
20:排他的論理和回路(EXOR)
21:積分器
22:クロック・データ再生回路(CDR)
23:差動増幅器
24:第1の遅延回路のレプリカ(D1)
25:第2の遅延回路のレプリカ(D2)
26:排他的論理和回路(EXOR)
27:積分器
28:アイ開口モニタ出力端子(EO1)
29:アイ開口モニタ出力端子(EO2)
30:第5の遅延回路(D5)
31:Dフリップフロップ(D−FF)
32:クロック再生回路(CRC)
33:位相調整手段
34:アイ開口モニタ
35:再生データ入力端子(A)
36:D1データ入力端子(B)
37:D2データ入力端子(C)
38:位相比較器出力端子
39:排他的論理和回路(EXOR)
40:排他的論理和回路(EXOR)
41:減算器
42:遅延制御端子
43:第3の遅延回路
44:第4の遅延回路
1: Data input terminal (DIN)
2: Data threshold input terminal (DC)
3: Monitor level input terminal (REF)
4: Monitor level input terminal (REF1)
5: Monitor level input terminal (REF2)
6, 6 ': Data output terminal (Q)
7: Clock output terminal (CLK)
8: Eye opening monitor output terminal (EO)
10, 10 ': Differential amplifier 11:
13: First delay circuit (D1)
14: Second delay circuit (D2)
15: Phase comparator (PD)
16: Low-pass filter (LPF)
17: Voltage controlled oscillator (VCO)
18: Replica (D1) of the first delay circuit
19: Replica of the second delay circuit (D2)
20: Exclusive OR circuit (EXOR)
21: Integrator 22: Clock and data recovery circuit (CDR)
23: Differential amplifier 24: First delay circuit replica (D1)
25: Second delay circuit replica (D2)
26: Exclusive OR circuit (EXOR)
27: Integrator 28: Eye opening monitor output terminal (EO1)
29: Eye opening monitor output terminal (EO2)
30: Fifth delay circuit (D5)
31: D flip-flop (D-FF)
32: Clock recovery circuit (CRC)
33: Phase adjustment means 34: Eye opening monitor 35: Reproduction data input terminal (A)
36: D1 data input terminal (B)
37: D2 data input terminal (C)
38: Phase comparator output terminal 39: Exclusive OR circuit (EXOR)
40: Exclusive OR circuit (EXOR)
41: Subtractor 42: Delay control terminal 43: Third delay circuit 44: Fourth delay circuit
Claims (8)
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定したことを特徴とするアイ開口モニタ。 A serial data and a data threshold value are inputted, a clock is reproduced from the input data, and the input data is identified and reproduced by the clock, and the input data is discriminated by a monitor level and delayed by a predetermined time. An exclusive OR circuit for inputting and comparing data and reproduction data output from the clock and data recovery circuit, and an integrator for extracting a low frequency component from the output of the exclusive OR circuit. An eye opening monitor with the output of the device as an eye opening monitor output corresponding to the monitor level,
The clock / data recovery circuit delays the output of the D flip-flop for identifying and reproducing the input data determined by the data threshold, the first delay circuit for delaying the input data, and the first delay circuit. A second delay circuit; a phase comparator that inputs the outputs of the D flip-flop and the first and second delay circuits; a low-pass filter that extracts a low-frequency component from the output of the phase comparator; A voltage controlled oscillator in which the oscillation frequency is controlled by the output of the filter and the output is sent to the D flip-flop,
The eye opening monitor characterized in that the predetermined time is set by a third delay circuit having a delay time that matches the sum of the delay time of the first delay circuit and the delay time of the second delay circuit. .
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。 The eye opening monitor according to claim 1, wherein the third delay circuit includes a replica of the first delay circuit and a replica of the second delay circuit.
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第4の遅延回路により設定したことを特徴とするアイ開口モニタ。 A clock / data recovery circuit for inputting serial type input data and a data threshold value, regenerating a clock from the input data, and identifying and reproducing the input data by the clock, and determining the input data at a first monitor level A first exclusive OR circuit that inputs and compares the data delayed by a first predetermined time and the reproduction data output from the clock data reproduction circuit, and the output of the first exclusive OR circuit A first integrator for extracting a low-frequency component; input data that is determined by a second monitor level and delayed by a second predetermined time; and reproduction data that is output from the clock data reproduction circuit. And a second integrator that does not extract the low-frequency component of the output of the second exclusive-OR circuit. The output of the first integrator is the first eye opening monitor output corresponding to the first monitor level, and the output of the second integrator is the second eye opening monitor corresponding to the second monitor level. An eye opening monitor for output,
The clock / data recovery circuit delays the output of the D flip-flop for identifying and reproducing the input data determined by the data threshold, the first delay circuit for delaying the input data, and the first delay circuit. A second delay circuit; a phase comparator that inputs the outputs of the D flip-flop and the first and second delay circuits; a low-pass filter that extracts a low-frequency component from the output of the phase comparator; A voltage controlled oscillator in which the oscillation frequency is controlled by the output of the filter and the output is sent to the D flip-flop,
The first predetermined time is set by a third delay circuit having a delay time that matches a sum of a delay time of the first delay circuit and a delay time of the second delay circuit, and The eye opening monitor characterized in that the predetermined time is set by a fourth delay circuit having a delay time that coincides with a sum of a delay time of the first delay circuit and a delay time of the second delay circuit.
前記第1のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第2のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とするアイ開口モニタ。 The eye opening monitor according to claim 3.
An eye opening monitor, wherein the first monitor level is set between an eye center level and a mark level, and the second monitor level is set between an eye center level and a space level.
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成し、前記第4の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。 The eye opening monitor according to claim 3 or 4,
The third delay circuit includes a replica of the first delay circuit and a replica of the second delay circuit, and the fourth delay circuit includes the replica of the first delay circuit and the second delay circuit. An eye opening monitor comprising a replica of a delay circuit.
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するDフリップフロップと、前記入力データを遅延する第1の遅延回路と、該第1の遅延回路の出力を遅延する第2の遅延回路と、前記Dフリップフロップならびに前記第1および第2の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Dフリップフロップに送出される電圧制御発振器とから構成され、
前記第1の所定時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間との和と一致する遅延時間をもつ第3の遅延回路により設定し、前記第2の所定時間は、第5の遅延回路により設定したことを特徴とするアイ開口モニタ。 A clock / data recovery circuit for inputting serial type input data and a data threshold value, regenerating a clock from the input data, and identifying and reproducing the input data by the clock, and determining the input data at a first monitor level A first exclusive OR circuit that inputs and compares the data delayed by a first predetermined time and the reproduction data output from the clock data reproduction circuit, and the output of the first exclusive OR circuit A first integrator for extracting a low-frequency component; input data that is determined by a second monitor level and delayed by a second predetermined time; and reproduction data that is output from the clock data reproduction circuit. And a second exclusive OR circuit for comparison, and a second integrator for extracting a low frequency component from the output of the second exclusive OR circuit, The output of the first integrator is the first eye opening monitor output corresponding to the first monitor level, and the output of the second integrator is the second eye opening corresponding to the second monitor level. An eye opening monitor for monitor output,
The clock / data recovery circuit delays the output of the D flip-flop for identifying and reproducing the input data determined by the data threshold, the first delay circuit for delaying the input data, and the first delay circuit. A second delay circuit; a phase comparator that inputs the outputs of the D flip-flop and the first and second delay circuits; a low-pass filter that extracts a low-frequency component from the output of the phase comparator; A voltage controlled oscillator in which the oscillation frequency is controlled by the output of the filter and the output is sent to the D flip-flop,
The first predetermined time is set by a third delay circuit having a delay time that matches a sum of a delay time of the first delay circuit and a delay time of the second delay circuit, and The eye opening monitor characterized in that the predetermined time is set by a fifth delay circuit.
前記第5の遅延回路の遅延時間は、前記第1の遅延回路の遅延時間と前記第2の遅延回路の遅延時間の合計時間と、ほぼ1/4シンボル分の時間差を有することを特徴とするアイ開口モニタ。 The eye opening monitor according to claim 6.
The delay time of the fifth delay circuit has a time difference of approximately 1/4 symbol with respect to the total time of the delay time of the first delay circuit and the delay time of the second delay circuit. Eye opening monitor.
前記第3の遅延回路は、前記第1の遅延回路のレプリカと前記第2の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。 The eye opening monitor according to claim 6 or 7,
The eye opening monitor, wherein the third delay circuit comprises a replica of the first delay circuit and a replica of the second delay circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349092A JP3995094B2 (en) | 2003-10-08 | 2003-10-08 | Eye opening monitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349092A JP3995094B2 (en) | 2003-10-08 | 2003-10-08 | Eye opening monitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117368A JP2005117368A (en) | 2005-04-28 |
JP3995094B2 true JP3995094B2 (en) | 2007-10-24 |
Family
ID=34541047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349092A Expired - Lifetime JP3995094B2 (en) | 2003-10-08 | 2003-10-08 | Eye opening monitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3995094B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075167A (en) * | 2010-11-22 | 2011-05-25 | 西安电子科技大学 | Clock adjustment circuit and adjustment method for clock circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008167435A (en) * | 2006-12-27 | 2008-07-17 | Nec Lab America Inc | Polarization mode dispersion compensation using bcjr equalizer and iterative ldpc decoding |
JP4706885B2 (en) | 2007-03-30 | 2011-06-22 | 日本電気株式会社 | Clock / data recovery circuit and control method thereof |
JP5091739B2 (en) | 2008-03-21 | 2012-12-05 | 株式会社日立製作所 | Optical signal transmission device |
JP2015103850A (en) | 2013-11-21 | 2015-06-04 | 富士通株式会社 | Communication system, receiver, and eye-opening measuring method |
JP6435006B2 (en) * | 2017-03-30 | 2018-12-05 | アンリツ株式会社 | Measuring apparatus and measuring method |
-
2003
- 2003-10-08 JP JP2003349092A patent/JP3995094B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075167A (en) * | 2010-11-22 | 2011-05-25 | 西安电子科技大学 | Clock adjustment circuit and adjustment method for clock circuit |
CN102075167B (en) * | 2010-11-22 | 2014-03-12 | 西安电子科技大学 | Clock adjustment circuit and adjustment method for clock circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2005117368A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7634035B2 (en) | Phase comparison circuit and clock recovery circuit | |
EP1894296B1 (en) | Pattern-dependent phase detector for clock recovery | |
US7409031B1 (en) | Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization | |
EP2991260B1 (en) | Method for performing data sampling control in an electronic device, and associated apparatus | |
US20050047500A1 (en) | Precision adaptive equalizer | |
JP4828730B2 (en) | Transmission equipment | |
JP2014183578A (en) | Apparatus for clock and data recovery, and method therefor | |
US10756742B1 (en) | Clock recovery circuit and receiving device | |
JP4888393B2 (en) | Clock regeneration apparatus and method | |
JP3502618B2 (en) | Phase-locked loop circuit and data reproducing apparatus | |
US9197399B2 (en) | Digital signal sampling method | |
JP3995094B2 (en) | Eye opening monitor | |
US20050123087A1 (en) | Erroneous phase lock detection circuit | |
CN110635805B (en) | Apparatus and method for providing timing recovery | |
JP2004166265A (en) | Method and system for compensating jitter in received differential data signal | |
US11792057B2 (en) | Phase modulated data link for low-swing wireline applications | |
JP2009060203A (en) | Optical receiving signal interruption detection circuit and optical receiving signal interruption detection method | |
Xie et al. | Low jitter design for quarter-rate CDR of 100Gb/s PAM4 optical receiver | |
US20040146119A1 (en) | Receiver | |
US11456749B2 (en) | Timing margin detecting circuit, timing margin detecting method and clock and data recovery system | |
JP3857230B2 (en) | Phase comparison circuit | |
US11146274B1 (en) | Equalizer control device, receiving device, and control method for receiving device | |
JP3729080B2 (en) | Lock detector | |
Musa | High-speed baud-rate clock recovery | |
JP2024078239A (en) | Clock recovery circuit, error rate measurement device, and error rate measurement method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3995094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |