JP3994681B2 - 素子の配列方法及び画像表示装置の製造方法 - Google Patents

素子の配列方法及び画像表示装置の製造方法 Download PDF

Info

Publication number
JP3994681B2
JP3994681B2 JP2001112401A JP2001112401A JP3994681B2 JP 3994681 B2 JP3994681 B2 JP 3994681B2 JP 2001112401 A JP2001112401 A JP 2001112401A JP 2001112401 A JP2001112401 A JP 2001112401A JP 3994681 B2 JP3994681 B2 JP 3994681B2
Authority
JP
Japan
Prior art keywords
substrate
light emitting
adhesive resin
adhesive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001112401A
Other languages
English (en)
Other versions
JP2002314052A (ja
Inventor
邦彦 林
喜行 柳澤
寿章 岩渕
央 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001112401A priority Critical patent/JP3994681B2/ja
Priority to PCT/JP2002/003549 priority patent/WO2002084631A1/ja
Priority to US10/297,872 priority patent/US6872635B2/en
Priority to KR1020027016821A priority patent/KR100853410B1/ko
Priority to TW091107199A priority patent/TW546721B/zh
Publication of JP2002314052A publication Critical patent/JP2002314052A/ja
Priority to US11/023,834 priority patent/US7195687B2/en
Priority to US11/079,780 priority patent/US7205213B2/en
Priority to US11/079,815 priority patent/US7205214B2/en
Priority to US11/079,742 priority patent/US7205212B2/en
Priority to US11/551,971 priority patent/US7763139B2/en
Application granted granted Critical
Publication of JP3994681B2 publication Critical patent/JP3994681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子などの素子を転写する素子の転写方法に関するものであり、さらには、この転写方法を応用して微細加工された素子をより広い領域に転写する素子の配列方法および画像表示装置の製造方法に関する。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。例えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【０００３】
一方、ＬＥＤディスプレイの場合には、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
【０００４】
発光素子であるＬＥＤ（発光ダイオード）は高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いた画像表示装置を低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【０００５】
そこで各素子を集積度高く形成し、各素子を広い領域に転写などによって離間させながら移動させ、画像表示装置などの比較的大きな表示装置を構成する技術が有り、例えば米国特許第5438241号に記載される薄膜転写法や、特開平１１-１４２８７８号に記載される表示用トランジスタアレイパネルの形成方法などの技術が知られている。米国特許第5438241号では基板上に密に形成した素子が粗に配置し直される転写方法が開示されており、接着剤付きの伸縮性基板に素子を転写した後、各素子の間隔と位置をモニターしながら伸縮性基板がＸ方向とＹ方向に伸張される。そして伸張された基板上の各素子が所要のディスプレイパネル上に転写される。また、特開平１１-１４２８７８号に記載される技術では、第１の基板上の液晶表示部を構成する薄膜トランジスタが第２の基板上に全体転写され、次にその第２の基板から選択的に画素ピッチに対応する第３の基板に転写する技術が開示されている。
【０００６】
【発明が解決しようとする課題】
上述のような転写技術により画像表示装置を製造する場合、転写対象となる素子のみが選択的に、且つ確実に転写される必要がある。また、効率的な転写、精度の良い転写も要求される。微細な電子部品や電子デバイス、さらにはそれらをプラスチックのような絶縁体に埋め込んだ電子部品を実装基板上に搭載する方法としては、熱可塑性樹脂を接着剤として用いる方法が一般的である。例えば、実装基板の必要箇所に熱可塑性樹脂を塗布し、その上に電子部品を置く。その後、基板ごと加熱して、接着剤を軟化させてその後冷却して基板に固定する。あるいは、基板全面に熱可塑性樹脂を塗布して、その上に電子部品を置いて、基板ごと加熱する。接着剤を軟化させ、その後冷却して固定する。エッチングやプラズマ処理によって露出している接着剤を除去して同様な構造を得る方法も知られている。
【０００７】
しかしながら、このような方法を用いた場合、電子部品を置くときには１つづつ置いていく作業が必要になり、極めて煩雑であるばかりか、基板の全面加熱による他の部品の位置ずれや剥離なども問題になる。例えば、供給源の部品をそのままの配置で全て基板に配置する場合、基板から基板に転写するという方法が可能である。熱可塑性樹脂を用いる場合、全面を高周波、もしくは雰囲気にさらし加熱して、供給源の基板に対する接着力よりも強い接着力を発生させて基板側に転写する。
【０００８】
これを応用して、転写したい部品と転写したくない部品を選択的に転写することも可能であるが、既存の技術では所望の部品のみを加熱することが困難であり、実用にはなっていない。また、既存の全面加熱の場合、余分な部分に熱可塑性樹脂を塗布すると加熱時に流動性によって部品の設置位置が変わる可能性がある。したがって、一般的にはあらかじめ部品を置く位置に樹脂を塗布する必要が生じ、上記煩雑さを解消することはできない。同様に、供給源から一度電子部品を吸着ヘッドなどを用いて取り出し、基板の上に置くという方法も考えられるが、吸着ヘッドから基板に固定する場合、全面加熱を施すと、既に接着されている別の部品が剥離する虞れがある。
【０００９】
本発明は、かかる従来の実情に鑑みて提案されたものであり、基板上の素子のうちの転写対象となる素子のみを確実に転写することができ、効率的且つ精度良く素子を転写することが可能な素子の転写方法を提供することを目的とし、さらには、素子の配列方法、画像表示装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の目的を達成するために、本発明の素子の転写方法は、第１の基板上に配列された素子を接着樹脂層が形成された第２の基板上に選択的に転写する素子の転写方法において、第２の基板の裏面側からレーザ光を照射して第２の基板上の接着樹脂層を選択的に加熱し、当該接着樹脂層を硬化することにより転写対象となる素子を第２の基板に接着することを特徴とするものである。
【００１１】
基板の裏面側からレーザ光を照射し、接着樹脂層を直接、あるいは素子や配線を介して間接的に加熱すると、加熱された部分の接着樹脂層が選択的に接着力を発揮する。そして、これを硬化することで、転写対象となる素子のみが第２の基板上に選択的に転写される。このとき、接着樹脂層を選択的に塗布する必要はなく、また他の部品が剥離したり位置ずれを起こすこともない。
【００１２】
また、本発明の素子の配列方法は、第一基板上に配列された複数の素子を第二基板上に再配列する素子の配列方法において、前記第一基板上で前記素子が配列された状態よりは離間した状態となるように前記素子を転写して一時保持用部材に該素子を保持させる第一転写工程と、前記一時保持用部材に保持された前記素子を樹脂で固める工程と、前記樹脂をダイシングして素子毎に分離する工程と、前記一時保持用部材に保持され樹脂で固められた前記素子をさらに離間して前記第二基板上に転写する第二転写工程を有し、上記第二転写工程は、第二基板の裏面側からレーザ光を照射して第二基板上の接着樹脂層を選択的に加熱し、当該接着樹脂層を硬化することにより転写対象となる素子を第二基板に接着することを特徴とするものである。
【００１３】
上記方法においては、素子の転写が効率的且つ確実に行われるので、素子間の距離を大きくする拡大転写を円滑に実施することができる。
【００１４】
さらに、本発明の画像表示装置の製造方法は、発光素子をマトリクス状に配置した画像表示装置の製造方法において、前記第一基板上で前記発光素子が配列された状態よりは離間した状態となるように前記発光素子を転写して一時保持用部材に該発光素子を保持させる第一転写工程と、前記一時保持用部材に保持された前記発光素子を樹脂で固める工程と、前記樹脂をダイシングして発光素子毎に分離する工程と、前記一時保持用部材に保持され樹脂で固められた前記発光素子をさらに離間して前記第二基板上に転写する第二転写工程を有し、上記第二転写工程は、第二基板の裏面側からレーザ光を照射して第二基板上の接着樹脂層を選択的に加熱し、当該接着樹脂層を硬化することにより転写対象となる発光素子を第二基板に接着することを特徴とするものである。
【００１５】
上記画像表示装置の製造方法によれば、上記転写方法、配列方法によって発光素子がマトリクス状に配置され、画像表示部分が構成される。したがって、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、効率よく離間して再配置することができ、生産性が大幅に改善される。
【００１６】
【発明の実施の形態】
以下、本発明を適用した素子の転写方法、配列方法、及び画像表示装置の製造方法について、図面を参照しながら詳細に説明する。
【００１７】
先ず、基本となる素子の転写方法について説明する。本発明により素子を転写するには、図１（ａ）に示すように、供給源となるベース基板１上に接着剤層２を形成し、この上に複数の素子３を配列形成する。
【００１８】
ここで、上記接着剤層２に、例えば比較的粘着力の小さい粘着性の樹脂などを用いることにより、簡単に他の基板に転写することが可能となる。
【００１９】
また、素子３としては、任意の素子に適用することができ、例示するならば、発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などを挙げることができる。
【００２０】
次いで、図１（ｂ）に示すように、このベース基板１と対向して転写の橋渡しとなる一時保持基板（第１の基板）４を圧着し、この一時保持基板４上に必要な素子３ａのみを写し取る。
【００２１】
上記一時保持基板４上には、転写対象となる素子３ａに対応して、選択的に接着剤層５が形成されており、この接着剤層５の粘着力を先のベース基板１上の接着剤層２の粘着力よりも大きくしておけば、素子３ａを簡単に転写することができる。図１（ｃ）は、一時保持基板４をベース基板１から剥がし取った状態を示すもので、選択的に形成された接着剤層５上に素子３ａが転写されている。
【００２２】
次に、図１（ｄ）に示すように、この素子３ａを写し取った一時保持基板４を転写基板（第２の基板）６と対向させて圧着し、素子３ａを転写基板６側へと移行する。なお、上記転写基板６の表面には、全面に接着樹脂層７が形成されており、また、他の部品８が既に固定されている。接着樹脂層７は、例えば、熱可塑性接着樹脂を塗布することにより形成されている。また、上記転写基板６は、素子３ａの転写時にレーザ光をこの転写基板６の裏面側から照射する必要があるので、光透過性を有することが好ましい。
【００２３】
転写に際しては、上記転写基板６に一時保持基板４を重ね合わせた後、転写基板６の裏面側からレーザ光Ｌを照射し、上記接着樹脂層７を選択的に軟化し、その後、冷却固化することによって素子３ａを接着樹脂層７に固定する。
【００２４】
例えば、図２に示すように、転写基板６の裏面側からレーザ光Ｌを照射し、転写対象となる素子３ａが接する部分の接着樹脂層７のみを選択的に加熱する。すると、熱可塑性接着樹脂からなる接着樹脂層７の加熱領域Ｈのみが軟化して素子３ａに対して接着力を発揮する。その後、レーザ光の照射を止め、上記加熱領域Ｈを冷却硬化すれば、素子３ａは、接着樹脂層７によって転写基板６に固定される。
【００２５】
このとき、他の部品８を接着固定する接着樹脂層７にはレーザ光が照射されず、したがって、この部分の接着樹脂層７が軟化して部品８が剥離したり、位置ずれを起こしたりすることはない。
【００２６】
上記接着樹脂層７の加熱は、上記の例では、接着樹脂層７に直接レーザ光を照射することにより行ったが、接着樹脂層７のレーザ光Ｌに対する吸収が少なく、大部分が透過してしまって接着樹脂層７をレーザ光で直接加熱することが難しい場合などには、図３に示すように、接着樹脂層７を透過したレーザ光Ｌを転写対象となる素子３ａに照射し、これを加熱することにより間接的に接着樹脂層７を加熱することも可能である。
【００２７】
転写対象となる素子３ａにレーザ光Ｌを照射し、接着樹脂層７と接する部分Ｈを加熱すれば、その熱が接着樹脂層７に伝わってこれを軟化する。後は、これを冷却硬化すれば、素子３ａは接着樹脂層７によって転写基板６に固定される。
【００２８】
あるいは、転写基板６上に配線が形成されている場合には、これをレーザ照射によって加熱し、接着樹脂層７を間接的に加熱することも可能である。
【００２９】
図４は、転写基板６上に配線パターン９が形成され、この上に素子３ａを転写する例を示すものである。通常、素子３ａに対応して、当該素子３ａと回路とを接続するための配線パターン９が形成されている。配線パターン９は、銅やアルミニウムなどの金属からなり、レーザ光Ｌにより容易に加熱することができる。
【００３０】
そこで、図４に示すように、素子３ａに対応して設けられた配線パターン９にレーザ光Ｌを照射し、素子３ａに対応する領域Ｈを加熱する。すると、その熱が接着樹脂層７に伝わってこれを軟化する。後は同様であり、これを冷却硬化すれば、素子３ａは接着樹脂層７によって転写基板６に固定される。
【００３１】
なお、上記図２〜図４に示す加熱は、それぞれ単独で行っても良いし、あるいはレーザ光Ｌの照射により、これらが複合して最終的に接着樹脂層７が加熱、軟化されるようにしてもよい。
【００３２】
上記レーザ光照射による加熱軟化及び冷却による硬化を経て、素子３ａを接着樹脂層７により転写基板６に固着した後、一時保持基板４を剥離する。
【００３３】
これにより、転写対象となる素子３ａが転写基板６上に転写されるが、この状態では接着樹脂層７が全面に形成されたままである。
【００３４】
そこで、図１（ｅ）に示すようにエッチングを施し、接着樹脂層７の余分な部分を除去して選択転写プロセスを完了する。これにより、図１（ｆ）に示すような素子３ａが部品８間に選択転写された転写基板６を得ることができる。
【００３５】
上述のように、レーザ光を用いることによって、接着樹脂層７のごく狭い部分を短時間で加熱することが可能となり、隣接して既に接着された部品８を固着している接着樹脂層７にまで熱を伝えることがないため、これら隣接して接着された部品８の固着状態に影響が及ぶことはなく、選択的に素子３ａを転写することが可能となる。
【００３６】
既存の技術のように全面加熱をすると、他の部品８を固着する接着樹脂層７まで流動して部品８が移動する可能性があるが、本発明では、そのような事態を回避することが可能である。また、接着樹脂層７を塗布形成する場合、少量を素子３ａを置く部分にのみ選択的に塗布するなどの必要がなく、全面に均一に塗布すればよく、プロセスを簡略化することができる。
【００３７】
なお、以上の説明においては、接着樹脂層７を構成する材料として、熱可塑性接着樹脂を例にして説明したが、熱硬化性接着樹脂でも同様の手法により素子の選択的転写が可能である。熱硬化性接着樹脂の場合には、レーザ光の照射により加熱された部分のみが熱硬化し、素子を固着する。
【００３８】
上記の転写方法は、例えばアクティブマトリクス方式の画像表示装置における素子転写などに応用すると、極めて有用である。アクティブマトリクス方式の画像表示装置では、駆動素子であるＳｉトランジスタに隣接して、Ｒ，Ｇ，Ｂの発光素子を配置する必要がある。これらＲ，Ｇ，Ｂの発光素子は、順次Ｓｉトランジスタの近い位置に転写する必要があるが、Ｓｉトランジスタは極めて熱伝導が良く、熱が加わると内部回路の破損につながる。ここで、上記転写方法を利用することにより、Ｓｉトランジスタに熱が伝わるのを回避することができ、上記不都合を解消することができる。
【００３９】
例えば、上記Ｓｉトランジスタの大きさが５６０μｍ×１６０μｍ×３５μｍ、各発光素子が一辺５〜１０μｍ程度の小面積であり、接着樹脂にエポキシ系熱硬化性樹脂を用い、ＹＡＧ２倍レーザ（波長５３２ｎｍ）を照射する場合、レーザ照射による加熱は１ｎ秒、冷却は１０ｎ秒程度である。レーザ照射による加熱時間が４ｎ秒以下であれば、隣接するＳｉトランジスタに熱の影響が及ぶことはない。
【００４０】
次に、上記転写方法の応用例として、二段階拡大転写法による素子の配列方法及び画像表示装置の製造方法について説明する。本例の素子の配列方法および画像表示装置の製造方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を２段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【００４１】
図５はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図５の(a)に示す第一基板１０上に、例えば発光素子のような素子１２を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板１０は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイヤ基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子１２は第一基板１０上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【００４２】
次に図５の(b)に示すように、第一基板１０から各素子１２が図中破線で示す一時保持用部材１１に転写され、この一時保持用部材１１の上に各素子１２が保持される。ここで隣接する素子１２は離間され、図示のようにマトリクス状に配される。すなわち素子１２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。一時保持用部材１１上に第一基板１０から転写した際に第一基板１０上の全部の素子が離間されて転写されるようにすることができる。この場合には、一時保持用部材１１のサイズはマトリクス状に配された素子１２の数（ｘ方向、ｙ方向にそれぞれ）に離間した距離を乗じたサイズ以上であれば良い。また、一時保持用部材１１上に第一基板１０上の一部の素子が離間されて転写されるようにすることも可能である。
【００４３】
このような第一転写工程の後、図５の(c)に示すように、一時保持用部材１１上に存在する素子１２は離間されていることから、各素子１２毎に素子周りの樹脂の被覆と電極パッドの形成が行われる。素子周りの樹脂の被覆は電極パッドを形成し易くし、次の第二転写工程での取り扱いを容易にするなどのために形成される。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図５の(c)には電極パッドは図示していない。各素子１２の周りを樹脂１３が覆うことで樹脂形成チップ１４が形成される。素子１２は平面上、樹脂形成チップ１４の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【００４４】
次に、図５の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材１１上でマトリクス状に配される素子１２が樹脂形成チップ１４ごと更に離間するように第二基板１５上に転写される。
【００４５】
この第二転写工程に上記図１に示す転写方法を応用するが、これについては後ほど詳述する。
【００４６】
第二転写工程においても、隣接する素子１２は樹脂形成チップ１４ごと離間され、図示のようにマトリクス状に配される。すなわち素子１２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。第二転写工程のよって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子１２間のピッチの略整数倍が第二転写工程のよって配置された素子１２のピッチとなる。ここで第一基板１０から一時保持用部材１１での離間したピッチの拡大率をｎとし、一時保持用部材１１から第二基板１５での離間したピッチの拡大率をｍとすると、略整数倍の値ＥはＥ＝ｎｘｍであらわされる。拡大率ｎ、ｍはそれぞれ整数であっても良く、整数でなくともＥが整数となる組み合わせ（例えばｎ＝2.4でｍ＝5）であれば良い。
【００４７】
第二基板１５上に樹脂形成チップ１４ごと離間された各素子１２には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子１２が発光ダイオードなどの発光素子の場合には、ｐ電極、ｎ電極への配線を含み、液晶制御素子の場合は、選択信号線、電圧線や、配向電極膜などの配線等を含む。
【００４８】
図５に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドや樹脂固めなどを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が２工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板１０、１０ａから一時保持用部材１１、１１ａでの離間したピッチの拡大率を２（ｎ＝２）とし、一時保持用部材１１、１１ａから第二基板１５での離間したピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が２×２の４倍で、その二乗の１６回の転写すなわち第一基板のアライメントを１６回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率２の二乗の４回と第二転写工程での拡大率２の二乗の４回を単純に加えただけの計８回で済むことになる。即ち、同じ転写倍率を意図する場合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎｍ回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【００４９】
なお、図５に示した二段階拡大転写法においては、素子１２を例えば発光素子としているが、これに限定されず、他の素子例えば液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分、これらの組み合わせなどであっても良い。
【００５０】
上記第二転写工程においては、樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板に転写されるが、この樹脂形成チップについて図６及び図７を参照して説明する。樹脂形成チップ２０は、離間して配置されている素子２１の周りを樹脂２２で固めたものであり、このような樹脂形成チップ２０は、一時保持用部材から第二基板に素子２１を転写する場合に使用できるものである。
【００５１】
樹脂形成チップ２０は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ２０の形状は樹脂２２を固めて形成された形状であり、具体的には未硬化の樹脂を各素子２１を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【００５２】
略平板状の樹脂２２の表面側と裏面側にはそれぞれ電極パッド２３，２４が形成される。これら電極パッド２３，２４の形成は全面に電極パッド２３，２４の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド２３，２４は発光素子である素子２１のｐ電極とｎ電極にそれぞれ接続するように形成されており、必要な場合には樹脂２２にビアホールなどが形成される。
【００５３】
ここで電極パッド２３，２４は樹脂形成チップ２０の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの３つの電極があるため、電極パッドを３つ或いはそれ以上形成しても良い。電極パッド２３，２４の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド２３，２４の形状も正方形に限定されず他の形状としても良い。
【００５４】
このような樹脂形成チップ２０を構成することで、素子２１の周りが樹脂２２で被覆され平坦化によって精度良く電極パッド２３，２４を形成できるとともに素子２１に比べて広い領域に電極パッド２３，２４を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド２３，２４を利用した配線を行うことで、配線不良が未然に防止される。
【００５５】
次に、図８に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図８の（ａ）が素子断面図であり、図８の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイヤ基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイヤ基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【００５６】
まず、その構造については、ＧａＮ系半導体層からなる下地成長層３１上に選択成長された六角錐形状のＧａＮ層３２が形成されている。なお、下地成長層３１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ法などによって形成される。このＧａＮ層３２は、成長時に使用されるサファイヤ基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層３２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層３３が形成されており、その外側にマグネシウムドープのＧａＮ層３４が形成される。このマグネシウムドープのＧａＮ層３４もクラッドとして機能する。
【００５７】
このような発光ダイオードには、ｐ電極３５とｎ電極３６が形成されている。ｐ電極３５はマグネシウムドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極３６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。なお、図１０に示すように下地成長層３１の裏面側からｎ電極取り出しを行う場合は、ｎ電極３６の形成は下地成長層３１の表面側には不要となる。
【００５８】
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイヤ基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。
【００５９】
次に、図９から図１５までを参照しながら、図５に示す発光素子の配列方法の具体的手法について説明する。発光素子は図８に示したＧａＮ系の発光ダイオードを用いている。先ず、図９に示すように、第一基板４１の主面上には複数の発光ダイオード４２がマトリクス状に形成されている。発光ダイオード４２の大きさは約２０μｍ程度とすることができる。第一基板４１の構成材料としてはサファイヤ基板などのように光ダイオード４２に照射するレーザの波長の透過率の高い材料が用いられる。発光ダイオード４２にはｐ電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝４２ｇが形成されていて、個々の発光ダイオード４２は分離できる状態にある。この溝４２ｇの形成は例えば反応性イオンエッチングで行う。このような第一基板４１を一時保持用部材４３に対峙させて図１０に示すように選択的な転写を行う。
【００６０】
一時保持用部材４３の第一基板４１に対峙する面には剥離層４４と接着剤層４５が２層になって形成されている。ここで一時保持用部材４３の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、一時保持用部材４３上の剥離層４４の例としては、フッ素コート、シリコーン樹脂、水溶性接着剤（例えばポリビニルアルコール：ＰＶＡ）、ポリイミドなどを用いることができる。また一時保持用部材４３の接着剤層４５としては紫外線（ＵＶ）硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤のいずれかからなる層を用いることができる。一例としては、一時保持用部材４３として石英ガラス基板を用い、剥離層４４としてポリイミド膜４μｍを形成後、接着剤層４５としてのＵＶ硬化型接着剤を約２０μｍ厚で塗布する。
【００６１】
一時保持用部材４３の接着剤層４５は、硬化した領域４５ｓと未硬化領域４５ｙが混在するように調整され、未硬化領域４５ｙに選択転写にかかる発光ダイオード４２が位置するように位置合わせされる。硬化した領域４５ｓと未硬化領域４５ｙが混在するような調整は、例えばＵＶ硬化型接着剤を露光機にて選択的に２００μｍピッチでＵＶ露光し、発光ダイオード４２を転写するところは未硬化でそれ以外は硬化させてある状態にすればよい。このようなアライメントの後、転写対象位置の発光ダイオード４２に対しレーザを第一基板４１の裏面から照射し、当該発光ダイオード４２を第一基板４１からレーザアブレーションを利用して剥離する。ＧａＮ系の発光ダイオード４２はサファイヤとの界面で金属のＧａと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波ＹＡＧレーザなどが用いられる。
【００６２】
このレーザアブレーションを利用した剥離によって、選択照射にかかる発光ダイオード４２はＧａＮ層と第一基板４１の界面で分離し、反対側の接着剤層４５にｐ電極部分を突き刺すようにして転写される。他のレーザが照射されない領域の発光ダイオード４２については、対応する接着剤層４５の部分が硬化した領域ｓであり、レーザも照射されていないために 一時保持用部材４３側に転写されることはない。なお、図９では１つの発光ダイオード４２だけが選択的にレーザ照射されているが、ｎピッチ分だけ離間した領域においても同様に発光ダイオード４２はレーザ照射されているものとする。このような選択的な転写によっては発光ダイオード４２第一基板４１上に配列されている時よりも離間して一時保持用部材４３上に配列される。
【００６３】
発光ダイオード４２は一時保持用部材４３の接着剤層４５に保持された状態で、発光ダイオード４２の裏面がｎ電極側（カソード電極側）になっていて、発光ダイオード４２の裏面には樹脂（接着剤）がないように除去、洗浄されているため、図１０に示すように電極パッド４６を形成すれば、電極パッド４６は発光ダイオード４２の裏面と電気的に接続される。
【００６４】
接着剤層４５の洗浄の例としては酸素プラズマで接着剤用樹脂をエッチング、ＵＶオゾン照射にて洗浄する。かつ、レーザにてＧａＮ系発光ダイオードをサファイヤ基板からなる第一基板４１から剥離したときには、その剥離面にＧａが析出しているため、そのＧａをエッチングすることが必要であり、ＮａＯＨ水溶液もしくは希硝酸で行うことになる。その後、電極パッド４６をパターニングする。このときのカソード側の電極パッドは約６０μｍ角とすることができる。電極パッド４６としては透明電極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ／Ａｕなどの材料を用いる。透明電極の場合は発光ダイオードの裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
【００６５】
図１１は一時保持用部材４３から発光ダイオード４２を第二の一時保持用部材４７に転写して、アノード電極（ｐ電極）側のビアホール５０を形成した後、アノード側電極パッド４９を形成し、樹脂からなる接着剤層４５をダイシングした状態を示している。このダイシングの結果、素子分離溝５１が形成され、発光ダイオード４２は素子ごとに区分けされたものになる。素子分離溝５１はマトリクス状の各発光ダイオード４２を分離するため、平面パターンとしては縦横に延長された複数の平行線からなる。素子分離溝５１の底部では第二の一時保持用部材４７の表面が臨む。
【００６６】
また、第二の一時保持用部材４７上には剥離層４８が形成される。この剥離層４８は例えばフッ素コート、シリコーン樹脂、水溶性接着剤（例えばＰＶＡ）、ポリイミドなどを用いて作成することができる。第二の一時保持用部材４７は、一例としてプラスチック基板にＵＶ粘着材が塗布してある、いわゆるダイシングシートであり、ＵＶが照射されると粘着力が低下するものを利用できる。
【００６７】
このような剥離層４８を形成した一時保持部材４７の裏面からエキシマレーザを照射する。これにより、例えば剥離層４４としてポリイミドを形成した場合では、ポリイミドと石英基板の界面でポリイミドのアブレーションにより剥離が発生して、各発光ダイオード４２は第二の一時保持部材４７側に転写される。
【００６８】
このプロセスの例として、第二の一時保持用部材４７の表面を酸素プラズマで発光ダイオード４２の表面が露出してくるまでエッチングする。まずビアホール５０の形成はエキシマレーザ、高調波ＹＡＧレーザ、炭酸ガスレーザを用いることができる。このとき、ビアホールは約３〜７μｍの径を開けることになる。アノード側電極パッドはＮｉ／Ｐｔ／Ａｕなどで形成する。ダイシングプロセスは通常のブレードを用いたダイシング、２０μｍ以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の樹脂からなる接着剤層４５で覆われた発光ダイオード４２の大きさに依存する。一例として、エキシマレーザにて幅約４０μｍの溝加工を行い、チップの形状を形成する。
【００６９】
次に、機械的手段を用いて発光ダイオード４２が第二の一時保持用部材４７から剥離される。図１２は、第二の一時保持用部材４７上に配列している発光ダイオード４２を吸着装置５３でピックアップするところを示した図である。このときの吸着孔５５は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード４２を多数個、一括で吸着できるようになっている。このときの開口径は、例えば約φ１００μｍで６００μｍピッチのマトリクス状に開口されて、一括で約３００個を吸着できる。このときの吸着孔５５の部材は例えば、Ｎｉ電鋳により作製したもの、もしくはＳＵＳなどの金属板５２をエッチングで穴加工したものが使用され、金属板５２の吸着孔５５の奥には、吸着チャンバ５４が形成されており、この吸着チャンバ５４を負圧に制御することで発光ダイオード４２の吸着が可能になる。発光ダイオード４２はこの段階で樹脂からなる接着剤層４５で覆われており、その上面は略平坦化されており、このために吸着装置５３による選択的な吸着を容易に進めることができる。
【００７０】
図１３は発光ダイオード４２を第二基板６０に転写するところを示した図である。この転写に、上記図１〜図４に示す転写方法を応用する。すなわち、第二基板６０に装着する際に第二基板６０にあらかじめ接着剤層５６を塗布しておき、その発光ダイオード４２下面の接着剤層５６を硬化させ、発光ダイオード４２を第二基板６０に固着して配列させる。この装着時には、吸着装置５３の吸着チャンバ５４が圧力の高い状態となり、吸着装置５３と発光ダイオード４２との吸着による結合状態は解放される。
【００７１】
ここで、接着剤層５６は熱硬化性接着剤、熱可塑性接着剤などによって構成されている。
【００７２】
発光ダイオード４２が配置される位置は、一時保持用部材４３、４７上での配列よりも離間したものとなる。そのとき接着剤層５６の樹脂を硬化させるエネルギー（レーザ光７３）は第二基板６０の裏面から供給される。
【００７３】
先にも述べたように、第二基板６０の裏面からレーザ光７３を照射し、転写する樹脂形成チップ（発光ダイオード４２及び接着剤層４５）に対応する部分の接着剤層５６のみを加熱する。これにより、接着剤層５６が熱可塑性接着剤の場合には、その部分の接着剤層５６が軟化し、その後、冷却硬化することにより樹脂形成チップが第二基板６０上に固着される。同様に、接着剤層５６が熱硬化性接着剤の場合にも、レーザ光７３が照射された部分の接着剤層５６のみが硬化して、樹脂形成チップが第二基板６０上に固着される。
【００７４】
また、第二基板６０上にシャドウマスクとしても機能する電極層５７を配設し、この電極層５７をレーザ光７３を照射することにより加熱し、間接的に接着剤層５６を加熱するようにしてもよい。特に、電極層５７の画面側の表面すなわち当該画像表示装置を見る人がいる側の面に黒クロム層５８を形成すれば、画像のコントラストを向上させることができると共に、黒クロム層５８でのエネルギー吸収率を高くして、選択的に照射されるレーザ光７３によって接着剤層５６を効率的に加熱するようにすることができる。
【００７５】
図１４はＲＧＢの３色の発光ダイオード４２、６１、６２を第二基板６０に配列させ絶縁層５９を塗布した状態を示す図である。図１２および図１３で用いた吸着装置５３をそのまま使用して、第二基板６０にマウントする位置をその色の位置にずらすだけでマウントすると、画素としてのピッチは一定のまま３色からなる画素を形成できる。絶縁層５９としては透明エポキシ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いることができる。３色の発光ダイオード４２、６１、６２は必ずしも同じ形状でなくとも良い。図１４では赤色の発光ダイオード６１が六角錐のＧａＮ層を有しない構造とされ、他の発光ダイオード４２、６２とその形状が異なっているが、この段階では各発光ダイオード４２、６１、６２は既に樹脂形成チップとして樹脂からなる接着剤層４５で覆われており、素子構造の違いにもかかわらず同一の取り扱いが実現される。
【００７６】
図１５は配線形成工程を示す図である。絶縁層５９に開口部６５、６６、６７、６８、６９、７０を形成し、発光ダイオード４２、６１、６２のアノード、カソードの電極パッドと第二基板６０の配線用の電極層５７を接続する配線６３、６４、７１を形成した図である。このときに形成する開口部すなわちビアホールは発光ダイオード４２、６１、６２の電極パッド４６、４９の面積を大きくしているのでビアホール形状は大きく、ビアホールの位置精度も各発光ダイオードに直接形成するビアホールに比べて粗い精度で形成できる。このときのビアホールは約６０μｍ角の電極パッド４６、４９に対し、約φ２０μｍのものを形成できる。また、ビアホールの深さは配線基板と接続するもの、アノード電極と接続するもの、カソード電極と接続するものの３種類の深さがあるのでレーザのパルス数で制御し、最適な深さを開口する。その後、保護層を配線上に形成し、画像表示装置のパネルは完成する。このときの保護層は図１６の絶縁層５９と同様。透明エポキシ接着剤などの材料が使用できる。この保護層は加熱硬化し配線を完全に覆う。この後、パネル端部の配線からドライバーＩＣを接続して駆動パネルを製作することになる。
【００７７】
上述のような発光素子の配列方法においては、一時保持用部材４３に発光ダイオード４２を保持させた時点で既に、素子間の距離が大きくされ、その広がった間隔を利用して比較的サイズの電極パッド４６、４９などを設けることが可能となる。それら比較的サイズの大きな電極パッド４６、４９を利用した配線が行われるために、素子サイズに比較して最終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。また、本例の発光素子の配列方法では、発光素子の周囲が硬化した接着剤層４５で被覆され平坦化によって精度良く電極パッド４６，４９を形成できるとともに素子に比べて広い領域に電極パッド４６，４９を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。また、発光ダイオード４２の一時保持用部材４３への転写には、ＧａＮ系材料がサファイヤとの界面で金属のＧａと窒素に分解することを利用して、比較的簡単に剥離でき、確実に転写される。さらに、樹脂形成チップの第二基板への転写（第二転写工程）は、レーザ光の照射により接着剤層を選択的に加熱し、硬化することにより行われるので、他の部品の接着状態に影響を及ぼすことなく転写対象となる樹脂形成チップのみを確実に転写することができる。
【００７８】
【発明の効果】
以上の説明からも明らかなように、本発明の素子の転写方法によれば、レーザ光の選択照射による接着樹脂の選択的硬化により、転写対象となる素子のみを速やかに第２の基板側に移行し、確実に選択的転写することが可能である。全面加熱の場合、炉の温度条件や位置による条件のばらつきが大きいなどの問題があるが、レーザ加熱の場合は、安定した加熱条件を得ることが可能であり、安定した接着が可能である。また、接着樹脂は選択的に塗布する必要がなく、全面塗布で良いので、プロセスの簡略化が可能である。さらに、他の部品の固着状態に影響を及ぼすこともなく、剥離や位置ずれが生ずることもない。
【００７９】
また、本発明の素子の配列方法によれば、上記素子の転写方法を応用しているので、素子の転写を効率的、確実に行うことができ、素子間の距離を大きくする拡大転写を円滑に実施することが可能である。
【００８０】
同様に、本発明の画像表示装置の製造方法によれば、密な状態すなわち集積度を高くして微細加工を施して作成された発光素子を、上記素子の転写方法を応用して効率よく離間して再配置することができ、したがって精度の高い画像表示装置を生産性良く製造することが可能である。
【図面の簡単な説明】
【図１】本発明の転写方法による転写プロセスの一例を示す概略断面図である。
【図２】レーザ光により接着樹脂層を加熱した様子を示す模式図である。
【図３】レーザ光により素子を加熱した様子を示す模式図である。
【図４】レーザ光により配線パターンを加熱した様子を示す模式図である。
【図５】素子の配列方法を示す模式図である。
【図６】樹脂形成チップの概略斜視図である。
【図７】樹脂軽視絵チップの概略平面図である。
【図８】発光素子の一例を示す図であって、（ａ）は断面図、（ｂ）は平面図である。
【図９】第一転写工程を示す概略断面図である。
【図１０】電極パッド形成工程を示す概略断面図である。
【図１１】第二の一時保持用部材への転写後の電極パッド形成工程を示す概略断面図である。
【図１２】吸着工程を示す概略断面図である。
【図１３】第二転写工程を示す概略断面図である。
【図１４】絶縁層の形成工程を示す概略断面図である。
【図１５】配線形成工程を示す概略断面図である。
【符号の説明】
１ ベース基板
３ 素子
４ 一時保持基板（第１の基板）
６ 転写基板（第２の基板）
７ 接着樹脂層、４１ 第一基板
４２ 発光ダイオード
４３ 一時保持用部材
４５ 接着剤層
５６ 接着剤層
５７ 電極層
６０ 第二基板

Claims (10)

  1. 第一基板上に配列された複数の素子を第二基板上に再配列する素子の配列方法において、
    前記第一基板上で前記素子が配列された状態よりは離間した状態となるように前記第一基板の裏面側からレーザ光を照射し、転写対象となる素子を前記第一基板から剥離し、接着剤層が形成された一時保持用部材に該素子を保持させる第一転写工程と、
    前記一時保持用部材に保持された前記素子を含むように未硬化の樹脂を塗布し、該未硬化の樹脂を硬化した後にダイシングして素子毎に分離する工程と、
    前記一時保持用部材に保持され樹脂で固められた前記素子をさらに離間して前記第二基板上に転写する第二転写工程を有し、
    前記第二転写工程は、前記第二基板の裏面からレーザ光を照射して、前記第二基板上の接着樹脂層を選択的に加熱し、当該接着樹脂層を硬化することにより、転写対象となる素子を前記第二基板に転写する
    ことを特徴とする素子の配列方法。
  2. 前記第一転写工程で離間させる距離が前記第一基板上に配列された素子のピッチの略整数倍になっており且つ前記第二転写工程で離間させる距離が前記第一転写工程で前記一時保持用部材に配列させた素子のピッチの略整数倍になっていることを特徴とする請求項１記載の素子の配列方法。
  3. 前記素子は窒化物半導体を用いた半導体素子であることを特徴とする請求項１記載の素子の配列方法。
  4. 前記素子は発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分であることを特徴とする請求項１記載の素子の配列方法。
  5. 前記第二転写工程においてレーザ光を転写対象となる素子に対応した位置の接着樹脂層に照射し、当該接着樹脂層を加熱することを特徴とする請求項１記載の素子の配列方法。
  6. 前記第二転写工程においてレーザ光を転写対象となる素子に照射して加熱し、当該素子に対応した位置の接着樹脂層を加熱することを特徴とする請求項１記載の素子の配列方法。
  7. 前記第二転写工程においてレーザ光を前記第二基板上の配線に照射して加熱し、当該配線上の接着樹脂層を加熱することを特徴とする請求項１記載の素子の配列方法。
  8. 前記接着樹脂層は、熱可塑性接着樹脂からなることを特徴とする請求項１記載の素子の配列方法。
  9. 前記接着樹脂層は、熱硬化性接着樹脂からなることを特徴とする請求項１記載の素子の配列方法。
  10. 発光素子をマトリクス状に配置した画像表示装置の製造方法において、
    第一基板上で前記発光素子が配列された状態よりは離間した状態となるように前記第一基板の裏面側からレーザ光を照射し、転写対象となる発光素子を前記第一基板から剥離し、接着剤層が形成された一時保持用部材に該発光素子を保持させる第一転写工程と、
    前記一時保持用部材に保持された前記発光素子を含むように未硬化の樹脂を塗布し、該未硬化の樹脂を硬化した後にダイシングして発光素子毎に分離する工程と、
    前記一時保持用部材に保持され樹脂で固められた前記発光素子をさらに離間して前記第二基板上に転写する第二転写工程を有し、
    前記第二転写工程は、前記第二基板の裏面からレーザ光を照射して、前記第二基板上の接着樹脂層を選択的に加熱し、当該接着樹脂層を硬化することにより、転写対象となる発光素子を前記第二基板に転写する
    ことを特徴とする画像表示装置の製造方法。
JP2001112401A 2001-04-11 2001-04-11 素子の配列方法及び画像表示装置の製造方法 Expired - Fee Related JP3994681B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2001112401A JP3994681B2 (ja) 2001-04-11 2001-04-11 素子の配列方法及び画像表示装置の製造方法
PCT/JP2002/003549 WO2002084631A1 (fr) 2001-04-11 2002-04-09 Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
US10/297,872 US6872635B2 (en) 2001-04-11 2002-04-09 Device transferring method, and device arraying method and image display unit fabricating method using the same
KR1020027016821A KR100853410B1 (ko) 2001-04-11 2002-04-09 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
TW091107199A TW546721B (en) 2001-04-11 2002-04-10 Element transfer method, element arrangement method using the same, and manufacturing method of image display device
US11/023,834 US7195687B2 (en) 2001-04-11 2004-12-22 Device transferring method, and device arraying method and image display unit fabricating method using the same
US11/079,780 US7205213B2 (en) 2001-04-11 2005-03-14 Device transferring method
US11/079,815 US7205214B2 (en) 2001-04-11 2005-03-14 Device transferring method
US11/079,742 US7205212B2 (en) 2001-04-11 2005-03-14 Device transferring method
US11/551,971 US7763139B2 (en) 2001-04-11 2006-10-23 Device transferring method, and device arraying method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001112401A JP3994681B2 (ja) 2001-04-11 2001-04-11 素子の配列方法及び画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002314052A JP2002314052A (ja) 2002-10-25
JP3994681B2 true JP3994681B2 (ja) 2007-10-24

Family

ID=18963829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001112401A Expired - Fee Related JP3994681B2 (ja) 2001-04-11 2001-04-11 素子の配列方法及び画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3994681B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070855A1 (ja) 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5022552B2 (ja) 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP3918708B2 (ja) 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
JP4586156B2 (ja) * 2003-01-24 2010-11-24 エス オー イ テク シリコン オン インシュレータ テクノロジース 層移載方法
JP4389447B2 (ja) 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP3972825B2 (ja) 2003-01-28 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス型表示装置の製造方法
JP4899675B2 (ja) 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法
JP2008177371A (ja) * 2007-01-18 2008-07-31 Japan Advanced Institute Of Science & Technology Hokuriku 回路基板の製造方法
JP2008176072A (ja) * 2007-01-18 2008-07-31 Japan Advanced Institute Of Science & Technology Hokuriku 回路チップ転写シートおよび回路基板の製造方法
JP4605207B2 (ja) * 2007-11-15 2011-01-05 ソニー株式会社 素子転写方法
WO2011096265A1 (ja) 2010-02-04 2011-08-11 シャープ株式会社 転写方法および半導体装置の製造方法並びに半導体装置
US8951888B2 (en) 2010-06-14 2015-02-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device, and method for fabricating display device
CN102452239A (zh) * 2010-10-22 2012-05-16 韩国科学技术院 图案转印方法和图案转印装置以及利用该方法制造的产品
KR101963420B1 (ko) * 2011-04-11 2019-03-28 엔디에스유 리서치 파운데이션 별개의 구성요소의 선택적인 레이저 보조 전사
KR102608421B1 (ko) 2016-02-23 2023-12-01 삼성디스플레이 주식회사 표시 장치
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
US10790246B1 (en) * 2019-07-10 2020-09-29 Mikro Mesa Technology Co., Ltd. Method of transferring different types of micro devices
EP3840030A1 (en) 2019-12-16 2021-06-23 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Massive parallel assembly method
JP7382265B2 (ja) * 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法
CN111834262B (zh) * 2020-07-24 2023-08-08 錼创显示科技股份有限公司 微型电子元件转移设备以及微型电子元件转移方法
TWI761895B (zh) 2020-07-24 2022-04-21 錼創顯示科技股份有限公司 微型電子元件轉移設備以及微型電子元件轉移方法
US11631650B2 (en) * 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406207B2 (ja) * 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070855A1 (ja) 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
US8759951B2 (en) 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP2002314052A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3959988B2 (ja) 素子の転写方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002344011A (ja) 表示素子及びこれを用いた表示装置
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002368289A (ja) 樹脂形成素子、画像表示装置及び照明装置とその製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4982932B2 (ja) 画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4000856B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees