JP3994553B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3994553B2 JP3994553B2 JP32374798A JP32374798A JP3994553B2 JP 3994553 B2 JP3994553 B2 JP 3994553B2 JP 32374798 A JP32374798 A JP 32374798A JP 32374798 A JP32374798 A JP 32374798A JP 3994553 B2 JP3994553 B2 JP 3994553B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- opening
- semiconductor substrate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板をエッチングして該基板に構造体を形成してなる半導体装置及びその製造方法に関し、特に半導体力学量センサに好適である。
【0002】
【従来の技術】
半導体基板をエッチングして基板に様々な構造体(力学的構造体)を形成することによって各種力学量センサ素子を基板内に作り込む工程においては、通常、プラズマ等のイオン、あるいはラジカルを用いたドライエッチングが適用される。そして、半導体基板の一面をマスクで覆った後、該マスクの開口部からドライエッチングすることにより、半導体基板に構造体を形成する。
【0003】
ここで、構造体とは、加速度センサの場合、多くは検知する方向に対する静電気容量の変化を検出できるようなくし歯状の梁構造を指し、また角速度センサの場合には、ある方向に強制的に振動させながら、それと直交する方向の静電容量変化を検出するようにくし歯状の梁構造を指していることが多い。
このようなくし歯状の梁構造は、検出方向に容量変化を高感度に検出できるように他の方向に対してくし歯間隔をより狭くする必要がある。また角速度センサのように励振させる場合には、励振方向には振幅を大きく取るためにくし歯間隔を広く取る必要がある。
【0004】
これらの事情により、くし歯構造の間隔は、全て等間隔とは成り得ず必然的に開口幅(開口面積)の広い溝パターンと開口幅の狭い溝パターンを持つことになる。また、これらの梁構造の多くの場合、厚さ方向には均一な厚みを持っている。そして、均一な厚みを持つくし歯状の梁構造は、半導体基板の一面をマスクで覆った後、これら各々異なった開口幅を持つ溝パターンを均一な深さにドライエッチングした後、何らかの手段で更にその下部の基板材料を除去することによって形成される。
【0005】
しかしながら、通常のドライエッチングにおいては開口幅の広い溝パターンと開口幅の狭い溝パターンではエッチングレートに差が生じ、開口幅の広い溝パターンの方がより深い溝が得られるというマイクロローディング効果が生じる。
従って、各々異なった開口幅を持つ複数の溝パターンを均一な深さにエッチング加工するには、例えばSi基板の場合、あらかじめエッチレートが極端に遅くなる酸化膜をSi基板の中に埋め込んで、開口幅の広い溝パターンも開口幅の狭い溝パターンも等しく酸化膜面が露出した段階でエッチングの進行をストップさせるという特殊な基板構造にする必要があった。しかし、このような構造を基板に持たせるためにはコストアップが避けられない。
【0006】
一方、これに対し特開平7−183345号公報および特願平8−138082号公報では、溝エッチングにおいて、エッチング深さを管理すべき特定のエッチングパターンの周囲に、開口幅が一定になるようなダミーパターンを配することにより、上記マイクロローディング効果を回避する技術が開示されている。
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来公報における方法は、ダミーパターンを特定のパターンの周囲に配置するものであり、すべてのマスクパターンにおいてマイクロローディング効果をなくし、エッチングレートを均一にするものではなく、また、ダミーパターンによって余分なエッチング部分が形成されてしまう。
【0008】
本発明は上記問題に鑑み、特別な構造を持たない半導体基板を用いてマスクパターンの制約を受けることなく、一定のエッチング深さを得ることを目的とする。
【0009】
【課題を解決するための手段】
本発明は、マイクロローディング効果が、エッチングされる領域の面積即ちマスクの開口部の面積の相違により生じることに着目してなされたものである。上記目的を達成するため、請求項1、3、4記載の発明では、マスク(20)として、その開口部(21)に、該開口部(21)を複数個の等面積の開口領域(24)に分割する分割パターン(23)を有するものを用い、半導体基板(10)の一面をマスク(20)で覆った後、ドライエッチングを行う第1のエッチング工程と、マスク(20)を除去した後、分割パターン(23)に対応して残った側壁部(41)を、エッチングすることにより除去する第2のエッチング工程、とを有することを特徴としている。
【0010】
本発明ではマスク(20)の各開口部(21)の面積が異なっていても、各開口部(21)を分割パターン(23)によって更に等面積の開口領域(24)に分割されているため、第1のエッチング工程において、分割パターン(23)の各開口領域(24)は、等しいレートでエッチングされることになる。そして、第2のエッチング工程において、分割パターン(23)に対応して残った側壁部(41)を除去するため、マスク(20)の各開口部(21)に対応した基板部分にて一定のエッチング深さを得ることができる。
【0011】
従って、本発明によれば、特別な構造を持たない半導体基板を用いてマスクパターンの制約を受けることなく、一定のエッチング深さを得ることができる。
なお、分割パターンによって分割される等面積の開口領域とは、一次元的な形状の開口部において、該開口部が等しい開口幅の開口領域に分割されたものも含む。
【0012】
また、分割パターン(23)の各開口領域(24)におけるエッチングレートを等しくするためには、請求項5記載の発明のように、マスク(20)として、複数個の開口領域(24)が全て同一形状であるものを用いることがより好ましい。また、請求項1記載の発明では、第2のエッチング工程において、半導体基板(10)の平面と垂直方向のエッチレートRVと半導体基板(10)の平面と平行方向のエッチレートRHの比RV/RHが、第1のエッチング工程よりも小さいエッチング条件で、ドライエッチングすることを特徴としている。
【0013】
本発明では、等方性の強いエッチング条件とすることで、半導体基板(10)の平面と平行方向つまり側壁部(41)の厚み方向へのエッチング作用を促進させることができ、側壁部(41)を効率よく除去できる。また、請求項6記載の発明では、分割パターン(23)に対応して残った側壁部(41)の厚みが0.5μm〜2μmの範囲となるように、分割パターン(23)の幅を設定することを特徴としている。本発明者等の検討によれば、側壁部(41)の厚みを上記範囲とすることで、側壁部(41)の強度を確保しつつ、その除去が効率よく行われることを実験的に確認している。
【0014】
また、請求項2、3記載の発明では、第1のエッチング工程において、分割パターン(23)に対応して残った側壁部(41)と半導体基板(10)の一面とのなす角度が90度±1度以内(つまり、89〜91度)となるように、ドライエッチングを行うことを特徴としている。第2のエッチング工程におけるエッチングは、半導体基板(10)の平面と平行方向へのエッチング作用により行われるのであるが、側壁部(41)を上記角度とすることで、側壁部(41)の厚み方向がこのエッチング方向と略同一方向となるため、エッチングレートを均一化でき、側壁部(41)の除去が効率良く行われる。
【0015】
また、請求項4記載の発明のように、半導体基板(10)としてSi基板を用い、第2のエッチング工程において、マスク(20)を除去した後、分割パターン(23)に対応して残った側壁部(41)を熱酸化し、続いて、弗酸溶液によるウエットエッチングを行うことによって側壁部(41)を除去するようにしてもよい。
【0016】
また、請求項7記載の発明では、マスク(70)として、その開口部(71)に、該開口部(71)を複数個の等面積の開口領域(74)に分割すると共にそのエッチング方向における厚みが他のマスク部分よりも薄い分割パターン(73)を有するものを用い、半導体基板(10)上をマスク(70)で覆った後、ドライエッチングを行い、分割パターン(73)の下に側壁部(41)を形成すると共に分割パターン(73)を除去し、更に、ドライエッチングを続け、側壁部(41)を除去することを特徴としている。
【0017】
本発明によれば、マスク(70)の開口部(71)が複数個の等面積の開口領域(74)に分割されているため、各開口領域(74)は等しいレートでエッチングされ側壁部(41)を形成できる。また、ドライエッチングにおいてはマスクも削られていくが、分割パターン(73)のエッチング方向における厚みが他のマスク部分よりも薄いため、マスク(70)のうち分割パターン(73)が除去される。そして、さらにドライエッチングを続けることにより、側壁部(41)を除去でき、マスク(70)の各開口部(71)に対応した基板部分にて一定のエッチング深さを得ることができる。
【0018】
従って、請求項7記載の製造方法によれば、本発明の目的を、一度のエッチング工程にて達成できる。ところで、請求項1〜請求項7記載の製造方法によれば、半導体基板(10)のうちマスク(20、70)の開口部(21、71)に対応する領域において、半導体基板(10)の一面から凹んだ凹部(42)が形成され、また、各凹部(42)の深さは一定である。
【0020】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【0021】
【発明の実施の形態】
(第1実施形態)
本発明の第1実施形態に係る半導体装置の製造方法を図1の工程図に示す。なお、図1において、(d)は半導体装置100の断面構造モデルであり、(a)〜(c)は、そのような断面構造モデルに対応した部分の製造途中での模式的断面図である。
【0022】
本例では、Si(シリコン)基板(半導体基板)10の上にフォトリソグラフィ技術を用いてマスク20を形成し、反応性イオンエッチング(RIE)により溝エッチングを行う場合を表している。また、マスク20の開口部21の形状は、長手方向(図1の表裏方向)に一様な一次元形状とし、この開口部21に対応したSi基板10部分が、最終的に溝(凹部)となる部分である。
【0023】
まず、図1(a)及び(b)に示す第1のエッチング工程を行う。
図1(a)において、Si基板10の上に、レジスト材料を塗布した後、露光、現像により所望の形状にパターニングして、マスク20を形成する。このマスク20は、開口部21を区画する主マスク部22と、開口部21に設けられ、主マスク部22と一体に同一のレジスト材料から形成された分割パターン(補助パターン)23とから構成されている。
【0024】
この分割パターン23は、該開口部21を等面積の複数個の分割領域(開口領域)24に分割するものである。本例では、マスク20の開口部21の形状が長手方向に一様な一次元形状であるため、分割パターン23によって全ての開口部21が等間隔に分割され、分割された分割領域24は全て等しい開口幅を持つことになる。また、分割パターン23の幅は、主マスク部22の幅よりも小さくなっている。
【0025】
そして、図1(b)において、マスク20で覆われたSi基板10の一面を、RIE30にてエッチングする。通常、RIEにおいては、マイクロローディング効果により同一ウェハ内であっても開口幅の広いパターンではエッチングレートが早く、狭いパターンではエッチングレートが遅くなる。しかし、本例においては、分割パターン23によって、マスク20の開口部21が等しい開口幅に分割された結果、全ての分割領域24において等しいレートでエッチングされることになる。
【0026】
こうして、Si基板10のうちマスク20の開口部21に対応した領域において、分割領域24に対応した部分には、Si基板10の一面から略垂直方向に凹んだトレンチ40が形成され、各トレンチ40は等しいエッチング深さとなる。また、分割パターン23に対応した部分には、各トレンチ40を区画する側壁部41が形成される。
【0027】
この時、各トレンチ40間の側壁部41とSi基板10の一面とのなす角度が、90±1度以内(89〜91度)を保つように、垂直性の高い条件でエッチングを行う。また、同時に側壁部41の厚みが0.5〜2μmの範囲になるように、あらかじめ分割パターン23の幅を設定する。
こうして、第1のエッチング工程を行った後、図1(c)に示す第2のエッチング工程を行う。即ち、適当な剥離液を用いてマスク20(レジスト)を剥離させた後、分割パターン23に対応して残った側壁部41を除去すべく、Si基板10の一面から、もう一度、RIE30によりエッチングを行う。
【0028】
本工程では、第1のエッチング工程におけるエッチング条件とは異なり、縦方向(Si基板10の一面と垂直方向)のエッチレートRVと、横方向(Si基板10の一面と平行方向)のエッチレートRHとの比RV/RHが、第1のエッチング工程よりも小さいエッチング条件で行う。つまり等方性の強い条件とすることで、横方向つまり側壁部41の厚み方向へのエッチング作用を促進させ、側壁部41を効率よく除去する。
【0029】
また、本工程では、マスク20を全て剥離させたことによって、Si基板10の全面においてエッチングが進行することになるが、エッチングされる面積が著しく広くなる効果と、等方性の強いエッチングの効果とによって、元々マスク20でカバーされていた領域が本工程中にエッチングされる量を、極めて少なくすることができる。十分な時間を経て2回目のエッチング工程を終了させると、分割パターン23の下に存在した側壁部41を消滅させることができる。
【0030】
こうして、図1(d)に示す様に、Si基板10のうちマスク20の開口部21に対応した領域には、基板10の一面から凹んだ溝(凹部)42が形成され、各溝42の深さが一定となった構造体を有する半導体装置100が出来上がる。
ここで、溝42の底面は完全な平面とはならず、側壁部41のあった部分は周囲より盛り上がった稜線状の凸部43が残るため、溝42の底面は、凸部43が一次元状に略等間隔をおいて配置されている形状となる。
【0031】
ここで、第1のエッチング工程後の基板10に形成されたトレンチ40及び側壁部41部分の拡大図を図2に示す。図2は、ICP(InductivelyCoupledPlasma)方式のRIE30を用いてSi基板10をトレンチエッチングした例であり、顕微鏡写真に基づいて作成したもので、図中の各部分の寸法は、図中に示す寸法幅7.5μmに基づいている。
【0032】
図2において、トレンチ40のサイズは、幅が10μm、深さが26μmであり、側壁部41の厚さは1.5μmになっている。このように、エッチング時の条件を最適化することにより、垂直度の高い側壁部41をもつトレンチ40を、0.5〜2μm程度の間隔で並べることができるため、分割パターン23の形成、トレンチエッチングもこの条件に準じて行う。
【0033】
また、例えば、このICP方式のRIEにおいては、電界方向が基板に垂直方向になるようにRF(高周波電界)を印加するのであるが、第2のエッチング工程における等方性の強いエッチング条件は、この垂直方向の外部印加RFの投入エネルギーを小さくすることにより実現できる。トレンチ40間の側壁部41は2次元的なディメンションを持っているため、横方向へのエッチング効果が強い場合は、短時間のうちにエッチングされて消滅させることができる。
【0034】
特に、本例では、側壁部41の厚みを0.5μm〜2μmの範囲としているから、側壁部41の強度を確保しつつ、横方向へのエッチングによる側壁部41の除去が効率よく行われる。
また、本例では、側壁部41とSi基板10の一面とのなす角度を90度±1度以内としているから、側壁部41の厚み方向が横方向のエッチングと略同一方向となるため、エッチングレートを均一化でき、側壁部41の除去が効率良く行われる。
【0035】
ところで、本例のように半導体基板としてSi基板10を用いた場合には、第2のエッチング工程において、マスク20を除去した後、ドライエッチングを行う代わりに、側壁部41を熱酸化し、続いて、弗酸溶液によるウエットエッチングを行うことによって熱酸化された側壁部41を除去するようにしてもよい。この変形例を図3(a)〜(c)に示す。
【0036】
図3(a)において、図1と同様に第1のエッチング工程を行った後、マスク20(レジスト、図3中、図示せず)を剥離する。次に、図3(b)に示す熱酸化工程を行うことにより、側壁部41およびSi基板10の一面に熱酸化部(熱酸化膜)50を形成する。例えば、1μm厚の側壁部41を酸化させるには、1050℃で10時間程度、熱酸化炉に入れることによって、側壁部41の内部まで全て酸化させることができる。
【0037】
その後、図2(c)に示す弗酸エッチング工程において、Si基板10を弗酸溶液(HF:H2 0=50:1)60に浸すことにより、熱酸化部50を除去する。こうして、上記図1(d)に示したのと同様の半導体装置100が出来上がる。このように、本実施形態によれば、マスク20の各開口部21の幅(面積)が異なっていても、各開口部20を分割パターン23によって更に等しい開口幅を持つ分割領域24に分割するため、第1のエッチング工程において、分割パターン23の各分割領域24を、等しいレートでエッチングできる。そして、第2のエッチング工程において、分割パターン23に対応して残った側壁部41を除去するため、マスク20の各開口部21に対応した基板部分にて一定のエッチング深さを得ることができる。
【0038】
従って、本実施形態によれば、特別な構造を持たない半導体基板を用いてマスクパターンの制約を受けることなく、一定のエッチング深さを得ることができる。
(第2実施形態)
図4及び図5に本発明の第2実施形態を示す。本実施形態は、上記第1実施形態とはマスク20の形状を異ならせたものであり、以下、主として、第1実施形態と異なるところについて述べ、同一部分は省略することとする。
【0039】
図4において、(a)はマスク20のパターンを示す一部平面図、(b)は(a)における円で囲んだ部分Aの拡大図である。また、図5は図4(b)のB−B断面図である。本実施形態では、マスク20の開口部21が1次元的ではなくて、実際の力学量センサに用いる構造体により近い、開口部21が非対称な櫛歯状の梁構造体を形成する場合を示す。
【0040】
図4(b)及び図5に示す例では、図の左右方向の幅として、梁構造体における1つの櫛歯の幅を8μmとし、この櫛歯の両側に、それぞれ幅2μm、幅8μmのトレンチを形成する場合を示している。この場合、1つの櫛歯に対応する主マスク部22aの幅を8μmに設定し、主マスク部22aの両側(図の左右両側)に位置する開口部21の幅をそれぞれ2μm、8μmに設定する。
【0041】
それとともに、分割パターン23の幅を1μmに設定し、幅8μmの開口部21を各々、幅2μmの間隔で三分割するように、分割パターン23を設定する。また、図4(b)に示す様に、上記B−B断面に直交する方向(図の上下方向)においても、この方向の幅が1μmの分割パターン23を用いて、開口部21を幅2μmの間隔で分割する。つまり、分割領域24は、各々、2×2μmの大きさの正方形状となるように、分割パターン23で区切られている。
【0042】
本実施形態では、このような図4及び図5に示す分割パターン23を有するマスク20を用いる。そして、上記第1実施形態と同様に、第1のエッチング工程及び第2のエッチング工程(上記図1参照)を経ることによって均一な深さの溝パターンを得ることができる。
ただし、第1の実施例と同様に、各溝(凹部)において、側壁部のあった部分は他の部分より若干盛り上がって残るので、エッチング面はメッシュ状の凹凸面となる。
【0043】
(第3実施形態)
本実施形態は、分割パターンのレジストの厚みを主マスク部よりも薄くすることにより、エッチング中に分割パターンを主マスク部よりも先に消滅させることを特徴としたものである。
本実施形態に係る半導体装置の製造方法を図6の工程図に示す。図6(a)に示す様に、Si基板10の一面を覆うマスク70は、開口部71を区画する主マスク部72と、開口部71に設けられ、主マスク部72と一体に同一のレジスト材料から形成された分割パターン(補助パターン)73とから構成されている。
【0044】
この分割パターン73は、上記図1に示した分割パターン23と同様に、開口部71を等面積の複数個の分割領域(開口領域)74に分割する。さらに、この分割パターン73は、そのエッチング方向における厚みが他のマスク部分即ち主マスク部72よりも薄く形成されている。また、分割パターン73の幅は、主マスク部72の幅よりも小さくなっている。
【0045】
そして、図6(b)に示す様に、RIE30によるエッチングを行い、分割パターン73の下に側壁部41を形成する。このエッチングにおいては、マスク70全体も削られていくが、分割パターン73のエッチング方向における厚みが主マスク部72よりも薄いため、マスク70のうち分割パターン73が除去されるようになっている。
【0046】
そして、図6(c)に示す様に、RIE30によるエッチングを続け、側壁部41を除去すると、Si基板10のうちマスク70の開口部71に対応した領域には、基板10の一面から凹んだ溝(凹部)42が形成され、各溝42の深さが一定となった構造体が出来上がる。この後、残ったレジスト部分を剥離して半導体装置100ができる。
【0047】
ところで、図6(a)に示すような、マスク70における主マスク部72と分割パターン73の厚みの差は、レジスト塗布、露光工程を2回繰り返すことにより実現することができる。つまり、1回目はレジスト塗布後、分割パターン73のないマスクパターン(主マスク部72に相当)を形成し、その後、もう一度レジスト塗布した後、今度は分割パターン73となる部分にマスクパターンを形成する。この時レジストは厚膜塗布可能なタイプのものを用いる。
【0048】
あるいは、このレジスト厚の差は、露光条件及び分割パターン部分の露光パターンの最適化により作り出すことがてぎる。つまり、露光時間を適正値より一定量だけ長く設定することにより、元々線幅の狭い分割パターン部分は周囲からの光の回り込みによって、線幅はより小さく、厚みはより薄く形成することができる。従って、これらの条件を最適化することにより、所望のレジスト厚の差を得ることができる。
【0049】
ここで、主マスク部72と分割パターン73の厚みは、Si基板10とレジスト材料との選択比および所望するエッチング深さから逆算して設定され、例えば、該選択比が20:1、所望するエッチング深さが10μmである場合は、分割パターン73の厚みを0.5μmに設定する。主マスク部72の厚みは、これよりも厚く、最終的に側壁部41が除去された状態(図6(c))で残るように、例えば1.0μmに設定する。
【0050】
これにより、分割パターン73が消滅した時点で、10μmのエッチング深さが得られることになり、この時点でエッチング条件を、上記第1実施形態にて述べたような、より等方性の強い条件(つまり、縦方向エッチングレート/横方向エッチレートの比がより小さい)に切り替えて、側壁部41を消滅させることで10μmの均一なエッチング深さが得られる。
【0051】
ここで、分割パターン73が消滅するタイミングは、エッチングチャンバ(図示せず)に設けた窓からCCDカメラ等を通してモニタすることにより検知することができる。
なお、マスク厚の差を有する上記マスク70は、酸化膜とレジスト材料という2種類のマスク材料を積層することによっても作り出すことができる。図7(a)〜(e)にその例を示す。
【0052】
図7(a)において、分割パターン部分を除くマスク部分(主マスク部72の部分に相当)に酸化膜80を形成した後、レジスト塗布、露光を行い主マスク72及び分割パターン73を形成すべき部分にレジスト膜90を形成する。こうして、酸化膜80及びレジスト膜90により構成される主マスク部72と、レジスト膜90により構成される分割パターン73とからなるマスク70が形成される。
【0053】
図7(b)において、RIE30によってエッチングを行い、図7(c)にて分割パターン73が消滅した時点でエッチング条件を等方性のより強い条件に切り替えてさらに続行し、図7(d)に示す様に、側壁部41が消滅した時点で終了する。続いて、図7(e)において、酸化膜80を除去し、半導体装置100を形成する。なお、この例においては、酸化膜の代わりに窒化膜を用いても良い。
【0054】
このように、本実施形態によれば、特別な構造を持たない半導体基板を用いてマスクパターンの制約を受けることなく、一定のエッチング深さを得ることができるが、これを一度のエッチング工程にて達成できる。よって、上記第1及び第2実施形態における、2回のエッチングの間のレジスト剥離工程を省略することができる。
【0055】
また、本実施形態においても、側壁部41の厚みを0.5μm〜2μmの範囲とし、側壁部41とSi基板10の一面とのなす角度を90度±1度以内とすることが好ましい。
なお、上記各実施形態において、マスクに用いたレジスト材料は、ポジ型、ネガ型どちらでも良い。また、単一のレジスト材料でマスクを形成する例においてはレジスト材料以外に酸化膜、窒化膜等をマスク材料に用いても良い。
【0056】
また、第2のエッチング工程におけるエッチングは、予定した時間経過後に停止するか、上述のエッチングチャンバに設けられたモニタ用の窓から、側壁部41が全て消滅したことを確認した後で停止させる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の製造工程図である。
【図2】半導体基板に形成されたトレンチ及び側壁部部分の拡大図である。
【図3】上記第1実施形態の変形例に係る製造工程図である。
【図4】(a)は本発明の第2実施形態に係るマスクの平面構成を示す説明図、(b)は(a)のA部拡大図である。
【図5】図4(b)のB−B断面図である。
【図6】本発明の第3実施形態に係る半導体装置の製造工程図である。
【図7】上記第3実施形態の変形例に係る製造工程図である。
【符号の説明】
10…Si基板、20、70…マスク、21、71…マスクの開口部、
23、73…分割パターン、24、74…分割領域、41…側壁部、
42…溝(凹部)、43…凸部。
Claims (7)
- 半導体基板(10)の一面をマスク(20)で覆った後、該マスク(20)の開口部(21)からドライエッチングすることにより、前記半導体基板(10)に構造体を形成する半導体装置の製造方法において、
前記マスク(20)として、その開口部(21)に、該開口部(21)を複数個の等面積の開口領域(24)に分割する分割パターン(23)を有するものを用い、前記半導体基板(10)の一面を前記マスク(20)で覆った後、ドライエッチングを行う第1のエッチング工程と、
前記マスク(20)を除去した後、前記分割パターン(23)に対応して残った側壁部(41)を、エッチングすることにより除去する第2のエッチング工程、とを有し、
前記第2のエッチング工程において、前記半導体基板(10)の平面と垂直方向のエッチレートRVと前記半導体基板(10)の平面と平行方向のエッチレートRHの比RV/RHが、前記第1のエッチング工程よりも小さいエッチング条件で、ドライエッチングすることを特徴とする半導体装置の製造方法。 - 前記第1のエッチング工程において、前記分割パターン(23)に対応して残った側壁部(41)と前記半導体基板(10)の一面とのなす角度が90±1度以内となるように、ドライエッチングを行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板(10)の一面をマスク(20)で覆った後、該マスク(20)の開口部(21)からドライエッチングすることにより、前記半導体基板(10)に構造体を形成する半導体装置の製造方法において、
前記マスク(20)として、その開口部(21)に、該開口部(21)を複数個の等面積の開口領域(24)に分割する分割パターン(23)を有するものを用い、前記半導体基板(10)の一面を前記マスク(20)で覆った後、ドライエッチングを行う第1のエッチング工程と、
前記マスク(20)を除去した後、前記分割パターン(23)に対応して残った側壁部(41)を、エッチングすることにより除去する第2のエッチング工程、とを有し、
前記第1のエッチング工程において、前記分割パターン(23)に対応して残った側壁部(41)と前記半導体基板(10)の一面とのなす角度が90±1度以内となるように、ドライエッチングを行うことを特徴とする半導体装置の製造方法。 - 半導体基板(10)の一面をマスク(20)で覆った後、該マスク(20)の開口部(21)からドライエッチングすることにより、前記半導体基板(10)に構造体を形成する半導体装置の製造方法において、
前記マスク(20)として、その開口部(21)に、該開口部(21)を複数個の等面積の開口領域(24)に分割する分割パターン(23)を有するものを用い、前記半導体基板(10)の一面を前記マスク(20)で覆った後、ドライエッチングを行う第1のエッチング工程と、
前記マスク(20)を除去した後、前記分割パターン(23)に対応して残った側壁部(41)を、エッチングすることにより除去する第2のエッチング工程、とを有し、
前記半導体基板(10)としてSi基板を用い、
前記第2のエッチング工程において、前記マスク(20)を除去した後、前記分割パターン(23)に対応して残った側壁部(41)を熱酸化し、続いて、弗酸溶液によるウエットエッチングを行うことによって前記側壁部(41)を除去することを特徴とする半導体装置の製造方法。 - 前記マスク(20)として、前記分割パターン(23)の複数個の開口領域(24)が全て同一形状であるものを用いること特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
- 前記分割パターン(23)に対応して残った側壁部(41)の厚みが0.5μm〜2μmの範囲となるように、前記分割パターン(23)の幅を設定することを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
- 半導体基板(10)の一面をマスク(70)で覆い、該マスク(70)の開口部(71)からドライエッチングすることにより、前記半導体基板(10)に構造体を形成する半導体装置の製造方法において、
前記マスク(70)として、その開口部(71)に、該開口部(71)を複数個の等面積の開口領域(74)に分割すると共にそのエッチング方向における厚みが他のマスク部分よりも薄い分割パターン(73)を有するものを用い、前記半導体基板(10)の一面を前記マスク(70)で覆った後、
ドライエッチングを行い、分割パターン(73)の下に側壁部(41)を形成すると共に前記分割パターン(73)を除去し、更に、ドライエッチングを続け、前記側壁部(41)を除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32374798A JP3994553B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32374798A JP3994553B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150462A JP2000150462A (ja) | 2000-05-30 |
JP3994553B2 true JP3994553B2 (ja) | 2007-10-24 |
Family
ID=18158178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32374798A Expired - Fee Related JP3994553B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994553B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318244A (ja) * | 2001-04-24 | 2002-10-31 | Denso Corp | 半導体力学量センサとその製造方法 |
JP4587604B2 (ja) | 2001-06-13 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4984706B2 (ja) * | 2006-07-19 | 2012-07-25 | 株式会社デンソー | マイクロ構造体の製造方法 |
JP6528550B2 (ja) * | 2015-06-11 | 2019-06-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1998
- 1998-11-13 JP JP32374798A patent/JP3994553B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000150462A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7785481B2 (en) | Method for fabricating micromachined structures | |
JPH03270227A (ja) | 微細パターンの形成方法 | |
JP3363131B2 (ja) | エッチング方法 | |
US6103635A (en) | Trench forming process and integrated circuit device including a trench | |
JPS6376330A (ja) | 半導体装置の製造方法 | |
JP4146850B2 (ja) | 垂直段差構造物の製作方法 | |
JP3994553B2 (ja) | 半導体装置およびその製造方法 | |
EP1221176B1 (en) | Method of etching a layer using sacrificial elements | |
JP2009027176A (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
KR20040008143A (ko) | 실리콘 센서 및 그의 제조 방법 | |
JP3178123B2 (ja) | 櫛歯式アクチュエータの製造方法 | |
JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
CN114823322A (zh) | 用于在多层***的第一半导体层中形成沟道的方法 | |
JP3814910B2 (ja) | 単結晶シリコン基板の溝形成方法 | |
US20040020897A1 (en) | Method for manufacturing thin-film structure | |
JP4994096B2 (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
KR19980016031A (ko) | 실리콘 미세 기계의 제조방법 | |
JP2578808B2 (ja) | 溝堀り型キャパシタの製造方法 | |
JP3395702B2 (ja) | ドライエッチング用レジストマスクの形成方法 | |
JPH03203326A (ja) | ドライエッチング方法 | |
JP2005537948A (ja) | 絶縁構造を製造する方法 | |
JP2001038698A (ja) | 半導体マイクロ構造体及びその製造方法 | |
KR100372690B1 (ko) | 마이크로센서 구조물의 건식 식각방법 | |
JPH02164018A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |