JP3994360B2 - 情報処理装置、情報処理方法、および記録媒体 - Google Patents
情報処理装置、情報処理方法、および記録媒体 Download PDFInfo
- Publication number
- JP3994360B2 JP3994360B2 JP13803398A JP13803398A JP3994360B2 JP 3994360 B2 JP3994360 B2 JP 3994360B2 JP 13803398 A JP13803398 A JP 13803398A JP 13803398 A JP13803398 A JP 13803398A JP 3994360 B2 JP3994360 B2 JP 3994360B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- information processing
- node
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/4013—Management of data rate on the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、情報処理方法、および記録媒体に関し、特に、バスによって接続された他の情報処理装置にデータ伝送可能な最大の伝送速度を得る情報処理装置、情報処理方法、および記録媒体に関する。
【０００２】
【従来の技術】
バスに接続された、複数の伝送速度でデータ伝送可能な任意の情報処理装置（以下、機器と記述する）間でデータ伝送をする場合には、送信する機器が送信可能で、受信する機器が受信可能なデータ伝送速度で、さらに、その機器の間に他の機器（中継機器）がある場合には、その中継機器も動作可能なデータ伝送速度を選択する必要がある。図１９は、IEEE1394シリアルバスに接続された複数の機器の例を表す図である。PC(Personal Computer)１、アンテナ９が接続されたIRD(Integrated Receiver/Decoder)２、デジタルVTR(Video Tape Recorder)３、編集機４、MD(Mini Disk)デッキ５、モニタ６、画像データや音響データを記録するHDD(Hard Disk Drive)７、およびサーバ８は、IEEE1394シリアルバス１０−１乃至１０−７により相互に接続されている。これらの機器は、IEEE1394の規定とIEEE1394上でのAV(Audio Visual)データ伝送を規定するIEC61883を満たして、IEEE1394においてアクセスできる単位であるノードを構成し、それぞれに送信可能または受信可能なデータ伝送速度を有する。
【０００３】
IEEE1394シリアルバスは、複数台の機器を接続するデジタルインターフェースの規格として規定されている。IEEE1394シリアルバスに接続される機器間の伝送速度を規定する規格として、98.308Mbpsのデータ伝送速度を有するS100、196.608Mbpsのデータ伝送速度を有するS200、および392.216Mbpsのデータ伝送速度を有するS400の３種類が定義されている。高速のデータ伝送速度を有する機器は、それより遅いデータ伝送速度でもデータ伝送が可能である。例えば、S400をサポートする機器は、S200およびS100のデータ伝送もサポートする。なお、S100のデータ伝送は、IEEE1394の規格を満たす機器の全てが可能である。これらのデータ伝送速度の上限が異なる機器を、IEEE1394シリアルバス上に接続している場合、データ伝送を行う機器は、中継を行う機器が中継処理可能な転送速度でデータを伝送しなければならない。
【０００４】
図２０は、図１９に示された機器のデータ伝送速度の規格をノード内に表示した、機器の接続の例を表す図である。IEEE1394シリアルバスに接続された機器は、IEEE1394上のノードを構成する。図２０のS400のデータ伝送速度の規格を有するノード１１は、図１９のPC１に相当する。同様に、S200のデータ伝送速度の規格を有するノード１２はIRD２に、S400のデータ伝送速度の規格を有するノード１３はデジタルVTR３に、S200のデータ伝送速度の規格を有するノード１４は編集機４に、S400のデータ伝送速度の規格を有するノード１５はMDデッキ５に、S100のデータ伝送速度の規格を有するノード１６はモニタ６に、S400のデータ伝送速度の規格を有するノード１７はHDD７に、およびS400のデータ伝送速度の規格を有するノード１８はサーバ８に、それぞれ相当する。例えば、MDデッキ５とデジタルVTR３は、双方の機器とも、S400の規格を満たし、中間にデータを転送する機器がないので、392.216Mbpsのデータ伝送速度で通信が可能である。勿論、MDデッキ５とデジタルVTR３は、S200の196.608MbpsまたはS100の98.308Mbpsのデータ伝送も可能である。
【０００５】
一方、MDデッキ５とPC１は、双方の機器とも、S400の規格を満たすが、データ伝送経路上にS200の規格を有するIRD２が存在するので、MDデッキ５とPC１のデータ伝送速度の上限は、S200の規格である196.608Mbpsとなる。同様に、MDデッキ５とサーバ８の間では、データ伝送経路上にS100の規格を有するモニタ６が存在するので、データ伝送速度の上限は98.308Mbpsとなる。
【０００６】
IEEE1394シリアルバスの規格では、バス上の任意の機器間で通信が可能な最高のデータ伝送速度の情報をバス上の機器に提供する、バスマネージャと呼ばれる機能が、定義されている。IEEE1394シリアルバスに接続された機器は、バスマネージャからの情報を基に、送信したい機器へのデータ伝送速度を設定することにより、通信可能な最高のデータ伝送速度で通信を実行する。
【０００７】
【発明が解決しようとする課題】
しかし、IEEE1394シリアルバスの規格では、バスマネージャの存在は任意であり、しかも、バスマネージャの実現には記憶領域などの資源を相当量必要とするため、バスマネージャが存在しない場合が予想される。バスマネージャが存在しない場合、IEEE1394シリアルバス上の機器は、例えば、それぞれの機器がS200以上の通信が可能な性能を有し、中継機器もS200以上の通信が可能であっても、データを送りたい機器へのデータ伝送速度の情報が得られないため、データ伝送を確実に行うには、少なくとも最初は、S100で通信しなくてはならない。このように、バスマネージャが存在しない場合、IEEE1394シリアルバスに接続された機器は、最低の速度でデータ伝送しなければならないという課題があった。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、バスマネージャが存在しなくても、IEEE1394シリアルバスに接続された機器が、データの送受信を行う機器と中継する機器が可能な、最高の伝送速度でデータ伝送できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、バスに接続された他の情報処理装置にデータを送信するデータ送信手段と、データ送信手段が送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認手段と、バスの状態またはデータ受領確認手段で確認された受領の状態に応じて、データ送信手段によるデータの送信速度を設定する送信速度設定手段とを備え、データ送信手段が複数の種類の伝送方式を用い、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１０】
請求項３に記載の情報処理方法は、バスに接続された他の情報処理装置にデータを送信するデータ送信ステップと、データ送信ステップで送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認ステップと、バスの状態またはデータ受領確認ステップにおいて確認された受領の状態に応じて、データ送信ステップでのデータの送信速度を設定する送信速度設定ステップとを含み、データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１１】
請求項４に記載の記録媒体は、コンピュータに、バスに接続された他の情報処理装置にデータを送信するデータ送信ステップと、データ送信ステップで送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認ステップと、バスの状態またはデータ受領確認ステップにおいて確認された受領の状態に応じて、データ送信ステップでのデータの送信速度を設定する送信速度設定ステップとを含み、データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用する処理を行わせるプログラムが記録されている。
【００１２】
本発明の情報処理装置、情報処理方法、および記録媒体においては、バスの状態または受領の状態に応じてデータの送信速度を設定し、データを送信し、送信したデータに対する受領を確認し、データの送信において複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度が、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用される。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１４】
すなわち、請求項１に記載の情報処理装置は、バスに接続された他の情報処理装置にデータを送信するデータ送信手段（例えば、図２のシリアルバス制御部３５）と、データ送信手段が送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認手段（例えば、図２のAck検出部３３）と、バスの状態またはデータ受領確認手段で確認された受領の状態に応じて、データ送信手段によるデータの送信速度を設定する送信速度設定手段（例えば、図２の通信速度設定部３２）とを備え、データ送信手段が複数の種類の伝送方式を用い、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１５】
請求項２に記載の情報処理装置は、データ受領確認手段により、データの受領を確認できた他の情報処理装置に対する送信速度を記憶する送信速度記憶手段（例えば、図２の通信速度記憶部３４）をさらに備えることを特徴とする。
【００１６】
次に、本発明を適用したバスシステムについて説明するが、その基本的な構成は図１９に示した場合と同様とする。
【００１７】
図１は、デジタルVTR３のハードウェア構成図である。録音再生部２１は、入力された信号を基に、装着されたビデオテープ（図示せず）に対してデータを記録、または再生する。LCD(Liquid Crystal Display)２３およびタッチパネル２４は、入出力インターフェース２２を介して内部バスに接続されている。LCD２３は、録音再生部２１、CPU(Central Processing Unit)２５、またはIEEE1394インターフェース２８から供給された表示データを表示する。タッチパネル２４は、使用者の操作に応じた信号を、入出力インターフェース２２に供給するようになされている。
【００１８】
CPU２５は、各種プログラムを実際に実行する。ROM(Read Only Memory)２６は、CPU２５が使用するプログラムや演算用パラメータのうち基本的に固定のデータを格納する。RAM(Random Access Memory)２７は、CPU２５の実行において使用するプログラムや、その実行において適宜変化するパラメータを格納する。IEEE1394インターフェース２８は、IEEE1394シリアルバス１０−３および１０−４が接続されるIEEE1394に準拠した入出力インターフェースである。録音再生部２１、入出力インターフェース２２、CPU２５、ROM２６、RAM２７、およびIEEE1394インターフェース２８は、内部バスにより相互に接続されている。
【００１９】
図２は、上記したハードウェア構成を有するデジタルVTR３の主にCPU２５が実行するプログラムの機能ブロック図である。録音再生部３１は、入力された信号を基に、装着されたビデオテープに対してデータを記録、または再生する。通信速度設定部３２は、98.308Mbps，196.608Mbps，392.216Mbpsの伝送速度から、所定の伝送速度を選択し、シリアルバス制御部３５に選択した伝送速度で伝送を行ように要求する。Ack検出部３３は、IEEE1394シリアルバスに接続された他の機器へのデータの送信に対して、その機器が返送した、受領を示す信号（アクノリッジ信号）を検出する。通信速度設定部３２は、Ack検出部３３の受領を示す信号の検出結果に基づいて、送信したパケットの伝送速度で、その所定の他の機器にデータを転送可能か否かを判定する。通信速度記憶部３４は、IEEE1394シリアルバスに接続された他の機器毎に通信可能な最高の通信速度を記憶し、IEEE1394シリアルバスの再コンフィグレーションが実行された場合、記憶された情報をクリアする。シリアルバス制御部３５は、IEEE1394に規定される通信手続を有し、IEEE1394シリアルバスに接続された他の機器にデータを送信し、または、IEEE1394シリアルバスに接続された他の機器からのデータおよび確認信号を受信する。
【００２０】
次に、IEEE1394に規定されるデータ伝送の通信規約について説明する。図３は、IEEE1394プロトコル(Protocol：通信規約)の機能の構造を説明する図である。IEEE1394プロトコルは、トランザクション層(Transaction Layer)４２、リンク層(Link Layer)４３、および物理層(Physical Layer)４４の３層の階層構造を有する。各階層は、相互に通信し、また、それぞれの階層は、シリアルバスマネージメント(Serial Bus Management)４１と通信を行う。さらに、トランザクション層４２およびリンク層４３は、他の機能ブロック（例えば、図２の録音再生部３１）と通信を行う。この通信に用いられる送受信メッセージは、要求(Request)、指示(Indication)、応答(Response)、確認(Confirmation)の４種類がある。図３の矢印は、この通信を示しおり、矢印の名称の最後に".req"がついた通信は要求を表し、同様に、".ind"は指示を、".resp"は応答を、".conf"は確認をそれぞれ表す。例えば、TR_CONT.reqは、シリアルバスマネージメントから、トランザクション層４２に送られる、要求の通信である。
【００２１】
トランザクション層４２は、他の機能ブロック（例えば、図２の通信速度設定部３２）からの要求により、所定の他の機器とデータ通信を行う為に提供されるアシンクロナス(Asynchronous)データ伝送サービスを提供し、ISO/IEC13213で必要とされるリクエストレスポンスプロトコル(Request Response Protocol)を実現する。トランザクション層４２は、アシンクロナス伝送の処理を行うが、画像や音声などのデータを伝送するアイソクロナス(isochronous)伝送の処理を行わない。アシンクロナス伝送で伝送されるデータは、トランザクション層４２のプロトコルに要求する処理の単位であるリードトランザクション(read Transaction)、ライトトランザクション(write Transaction)、ロックトランザクション(lock Transaction)の３種類のトランザクションによって、機器間で伝送される。ここで、ロックトランザクションは、アシンクロナス通信において、リンク層４３の２以上のサブアクション(Subaction)（図４を用いて後述する）からなるスプリットトランザクション(Sprit Transaction)による弊害を解消するために用いられる。
【００２２】
リンク層４３は、アクノリッジ(Acknowledge)を用いたデータ伝送サービス、アドレス処理、データエラー確認、データのフレーミング等の処理を行う。他の機能ブロック（例えば、図２の録音再生部３１）からの、アイソクロナスデータ伝送サービスの要求は、リンク層４３に対して行われる。リンク層４３が行う１つのパケット伝送をサブアクションと呼び、サブアクションには、アシンクロナスサブアクションおよびアイソクロナスサブアクションの２種類がある。ノードを特定するノードID(Identification Data)およびノード内のアドレスを指定したアシンクロナスサブアクションでは、データを受信したノードは、アクノリッジを返送する。IEEE1394シリアルバス内の全てのノードにデータを送るアシンクロナスブロードキャストサブアクションでは、データを受信したノードは、アクノリッジを返送しない。アイソクロナスサブアクションのデータは、一定周期で、チャンネル番号を指定して伝送され、アクノリッジは返送されない。
【００２３】
図４は、ノードIDおよびノード内のアドレスを指定したアシンクロナスサブアクションの構成の例を示す図である。この例は、サブアクション１（図４のsubaction1:request)で、第１の所定のノードが、第２の所定のノードに読み出し要求または書き込み要求を行うパケットを転送し、サブアクション２（図４のsubaction2:response)で、第２の所定のノードが、第１の所定のノードに、その要求に対して応答する例である。アシンクロナスサブアクションは、アービトレーションシーケンス（Arbitration Sequence)５１−１および５１−２、データパケット伝送５２−１および５２−２、並びにアクノリッジメント５３−１および５３−２により構成される。アシンクロナスパケットを伝送したいノードは、アービトレーションシーケンス５１−１および５１−２の期間において、物理層４４にIEEE1394シリアルバスの制御をとるように要求する。アービトレーションにより、送信ノードと決定されたノードは、データパケット伝送５２−１および５２−２の期間において、アシンクロナスパケットを伝送する。受信するノードを特定したアシンクロナスパケットを受け取ったノードは、受信確認の為、パケットを伝送したノードにアクノリッジメント５３−１および５３−２の期間においてアクノリッジを返す。
【００２４】
図４に示すように、アシンクロナスサブアクションの間は、サブアクションギャップ(subaction gap)５４−１乃至５４−３と呼ばれる期間で分割される。またデータパケット伝送５２−１および５２−２とアクノリッジメント５３−１および５３−２の間は、アックギャップ(ack gap)５５−１および５５−２と呼ばれる期間で分割される。
【００２５】
次に、アービトレーションシーケンス５１−１および５１−２の期間における、各ノードの物理層４４の動作を説明する。
【００２６】
図５は、IEEE1394シリアルバスに接続されたノードが、データ送信を要求し、アービトレーションを開始するときの状態を示す図である（図５のノードの接続状態は、図１９の例とは異なる）。いま、ノード＃０とノード＃２が、サブアクションギャップの検出後、自分の親ノード（ノード＃０の親ノードはノード＃４、ノード＃２の親ノードはノード＃３）に、同時に要求(Request)の信号を出力したものとする。
【００２７】
このとき、図６に示すように、要求の信号を受け取ったノード＃３は、親ノード（ノード＃４）がいるので、親ノード＃４に要求の信号を出力する。親ノードは、もっとも早く到達した要求の信号を出力した子ノードに許可を与え、他の子ノードに拒否(Deny)の信号を出力するように動作する。例えば、ノード＃０からの要求がノード＃３（ノード＃２）からの要求より先に、ノード＃４に到達するものとすると、ノード＃４は、ノード＃０以外のノード、すなわちノード＃３に拒否の信号を出力する。同様にノード＃３は、要求を出力していないノード＃１に拒否の信号を出力する。
【００２８】
ルートであるノード＃４は、図７に示すように、もっとも早く要求の信号を出力したノード＃０に許可(Grant)の信号を出力する。親ノードから拒否の信号を受け取ったブランチ(Branch)である子ノードは、要求の信号の出力を停止し、その子ノードの全ての子ノードに拒否の信号を出力する。例えば、ノード＃４からの拒否の信号を受け取ったノード＃３は、要求の信号の出力を停止し、さらに、子ノード（ノード＃１およびノード＃２）の全てに拒否の信号を出力する。
【００２９】
従って、図８に示すように、ノード＃３から拒否の信号を受け取ったノード＃２は、要求の信号の出力を停止する。また、許可の信号を受け取ったノードは、要求の信号をデータ送信開始(Data Prefix)の信号に変更する。例えば、ノード＃４から許可の信号を受け取ったノード＃０は、要求の信号をデータ送信開始の信号に変更する。ノード＃０からデータ送信開始の信号を受け取ったノード＃４は、図９に示すように、許可の信号の出力を停止する。図８に示された拒否の信号と図９に示されたデータ送信開始の信号は、同じ役割をし、この信号を受け取ったノードは受信状態になる。ノード＃１乃至ノード＃４が受信状態になった後、ノード＃０は、データ送信を開始し、ノード＃０から出力されたデータは、図９のデータ送信開始の信号の方向に沿って、全てのノードに送信される。
【００３０】
図１０は、ノードIDおよびノード内のアドレスを指定したアシンクロナス通信におけるリンク層４３のメッセージの送受信の動作を説明する図である。送信側のノードのトランザクション層４２は、送信側のノードのリンク層４３に対して要求のメッセージを送る。そのメッセージを受けた送信側のノードのリンク層４３は、送信側のノードの物理層４４、IEEE1394シリアルバス１０−１乃至１０−７、および受信側のノードの物理層４４を介して、受信側のノードのリンク層４３にデータパケット伝送を行う。
【００３１】
受信側のノードのリンク層４３は、受信側のノードのトランザクション層４２に指示のメッセージを送信する。そのメッセージを受けた受信側のノードのトランザクション層４２は、受信側のノードのリンク層４３に応答のメッセージを送信する。そのメッセージを受信した受信側のノードのリンク層４３は、受信側のノードの物理層４４、IEEE1394シリアルバス１０−１乃至１０−７、および送信側のノードの物理層４４を介して、アクノリッジメント５３−１および５３−２によりアクノリッジを送信側のノードのリンク層４３に返す。アクノリッジを受け取った送信側のノードのリンク層４３は、送信側のノードのトランザクション層４２に確認のメッセージを送信する。
【００３２】
このように、送信側のノードは、アクノリッジを受け取ることにより、データ通信が成り立っていることを知ることができる。送信側のノードは、アクノリッジを検出出来ない場合、アックミッシング(Ack Missing)と判断し、これにより通信に失敗したことを知ることができる。アクノリッジを受信することが出来た場合、送信側のノードは、受領のメッセージに含まれている受信状態に関わらず、IEEE1394シリアルバスが、受信側のノードまでデータパケットを転送でき、受信側のノードが、受信したパケットをアシンクロナス通信で自分を指定したデータパケットと判別したことがわかる。
【００３３】
図１１は、他のサブアクションであるアイソクロナスサブアクションの構成を示す図である。アイソクロナスサブアクションは、アービトレーションシーケンス６１−１乃至６１−３とデータパケット伝送６２−１乃至６２−３により構成される。アイソクロナスパケットを伝送したいノードは、アービトレーションシーケンス６１−１乃至６１−３の期間において、物理層４４にIEEE1394シリアルバスの制御をとるように要求する。アイソクロナスサブアクションにおける各ノードの動作は、アシンクロナスサブアクションにおける各ノードの動作と同じである。
【００３４】
アービトレーション６１−１乃至６１−３の期間において、送信ノードと決定されたノードは、データパケット伝送６２−１乃至６２−３の期間において、アイソクロナスパケットを伝送する。アイソクロナスサブアクションは、アシンクロナスサブアクションを分割するサブアクションギャップ５４−１乃至５４−３より短いアイソギャップ(isoch gap)６３−１乃至６３−４と呼ばれる期間によって分割される。このアイソギャップ６３−１乃至６３−４とサブアクションギャップ５４−１乃至５４−３の長さの違いによって、アシンクロナス通信の為のアービトレーションシーケンス５１−１および５１−２が開始される前にアイソクロナス通信の為のアービトレーションシーケンス６１−１乃至６１−３が始まり、送信ノードが決定される。この動作によって、アシンクロナス通信より、アイソクロナス通信が優先される。
【００３５】
図１２は、IEEE1394で接続された機器のデータ伝送のサイクル構造を示す図である。IEEE1394では、データは、パケットに分割され、１２５μＳの長さのサイクルを基準として時分割にて伝送される。このサイクルは、サイクルマスタ機能を有するノード（図１９に示す機器の内のいずれか）から供給されるサイクルスタート信号によって作り出される。アイソクロナスパケットは、全てのサイクルの先頭から伝送に必要な帯域（時間単位であるが帯域と呼ばれる）を確保する。このため、アイソクロナス伝送では、データの一定時間内の伝送が保証される。ただし、伝送エラーが発生した場合は、保護する仕組みが無く、データは失われる。各サイクルのアイソクロナス伝送に使用されてない時間に、アービトレーションの結果、IEEE1394シリアルバスを確保したノードが、アシンクロナスパケットを送出する。アシンクロナス伝送では、アクノリッジ、およびリトライを用いることにより、確実な伝送は保証されるが、伝送のタイミングは一定とはならない。
【００３６】
所定のノードがアイソクロナス伝送を行う為には、そのノードがアイソクロナス機能に対応していなければならない。また、アイソクロナス機能に対応したノードの少なくとも１つは、サイクルマスタ機能を有していなければならない。更に、IEEE1394シリアルバス１０−１乃至１０−７に接続されたノードの中の少なくとも１つは、アイソクロナスリソースマネージャの機能を有していなければならない。
【００３７】
図３に戻り、物理層４４は、リンク層４３で用いる論理シンボルを電気信号に変換する。さらに、物理層４４は、アービトレーションにより１つのノードのみがデータ伝送を開始するように制御し、バスリセットに伴うIEEE1394シリアルバスの再コンフィグレーションを実行し、物理IDの自動割り当てを行う。
【００３８】
シリアスバスマネージメント４１は、基本的なバス制御機能の実現とISO/IEC13212のCSR(Control&Status Register Architecture)を提供する。シリアスバスマネージメント４１は、ノードコントローラ、アイソクロナスリソースマネージャ、およびバスマネージャの機能を有する。ノードコントローラは、ノードの状態、ノードID等を制御し、トランスミッション層４２、リンク層４３、及び物理層４４を制御する。アイソクロナス通信を行うには、IEEE1394シリアルバスに接続された機器の中に少なくとも１つ、アイソクロナスリソースマネージャの機能を有する機器が必要である。バスマネージャは、各機能の中では、最も高機能であり、IEEE1394シリアルバスの最適利用を図ることを目的とする。アイソクロナスリソースマネージャとバスマネージャの存在は、任意である。
【００３９】
次に、ノードIDおよびノード内のアドレスを指定したアシンクロナス通信のデータパケット伝送５２−１および５２−２において送信されるアシンクロナスパケットについて説明する。図１３は、アシンクロナスパケットの構造の例を示す図である。このアシンクロナスパケットは、ペイロードとして送られたデータを相手先の所定のオフセットアドレスより始まるアドレスに書き込まれることに使用される。
【００４０】
図１４は、アシンクロナスパケットの主要要素を説明する図である。最上行の名前と記載されたセルの下方向のセルに記載された内容は、図１３のアシンクロナスパケットの構成要素の名前に対応する。最上行の名前と記載されたセルの下方向のセルに記載された内容の右方向への延長領域と、最上行の内容と記載された下方向への延長領域が交わる位置に配置されたセルは、図１３のアシンクロナスパケットの構成要素の内容を示している。アシンクロナスパケットを受け取るノードは、送信先IDに格納された情報を読み、自分自身のIDと同一の場合、そのアシンクロナスパケットを受け取る。アシンクロナスパケットを受け取ったノードは、送信元IDに格納された情報を基に、アシンクロナスパケットを送信したノードにアックノリッジパケットを返送する。
【００４１】
図１５は、アクノリッジメント５３−１および５３−２で伝送されるアクノリッジパケットの構造を示す図である。アクノリッジパケットのＭＳＢ(Most Significant Bit)側の４ビットがアックコード(ack_code)であり、アックコードとしては、完了、ペンディング、３種類のビジー、および２種類のデータエラーが定義されている。アクノリッジパケットのＬＳＢ(Least Signigicant Bit)側の４ビットは、パリティが格納される。
【００４２】
図１６は、アックコードが表す、アシンクロナスパケットの受信側のノードの受信状態の例を示す図である。送信側のノードは、所定の受信するノードに、所定のデータ伝送速度でアシンクロナスパケットを送信後、その受信するノードから、図１６に示すいずれかのアクノリッジパケットを受け取ったとき、その所定のデータ伝送速度で、所定の受信するノードにデータ伝送が可能であると判断する。図１６のいずれかのアックコードを含むアクノリッジパケットを送信した場合、受信側のノードは、送られてきたアシンクロナスパケットを認識したことを示しており、そのアシンクロナスパケットの伝送速度をサポートしていることがわかる。
【００４３】
図１７は、デジタルVTR３が、アシンクロナス伝送により他の機器を指定してデータを送信するときの動作を説明するフローチャートである。ステップＳ１１において、通信速度設定部３２は、シリアルバス制御部３５に送信可能な最高の伝送速度の設定を要求する。ステップＳ１２において、シリアルバス制御部３５は、設定を要求された伝送速度で、アシンクロナスデータパケットを所定の他の機器に送信する。ステップＳ１３において、Ack検出部３３は、アクノリッジパケットが返送されてきたか否かを判定し、アクノリッジパケットが返送されてこないと判定した場合、手続は、ステップＳ１４に進む。
【００４４】
ステップＳ１４において、Ack検出部３３は、アクノリッジパケットが返送されなかった旨のメッセージを、通信速度設定部３２に送る。通信速度設定部３２は、そのメッセージを受けて、シリアルバス制御部３５に現在設定されている伝送速度が最低値(S100の98.308Mbps）であるか否かを判定する。ステップＳ１４において、通信速度設定部３２が、現在設定された伝送速度は、最低値であると判定した場合、ステップＳ１２に戻り、処理を継続する。
【００４５】
ステップＳ１４において、通信速度設定部３２が、現在設定された伝送速度は、最低値ではないと判定した場合、手続は、ステップＳ１５に進む。ステップＳ１５において、通信速度設定部３２は、シリアルバス制御部３５に１ランク低い転送速度の設定を要求する。例えば、シリアルバス制御部３５に設定された伝送速度が、S400の392.216Mbpsである場合、通信速度設定部３２は、S200の196.608Mbpsの伝送速度の設定をシリアルバス制御部３５に要求する。ステップＳ１５で伝送速度の設定後、手続は、ステップＳ１２に戻り、処理を継続する。ステップＳ１３において、Ack検出部３３が、アクノリッジパケットが返送されてきたと判定した場合、受信側の機器がアシンクロナスデータパケットを受信したので、処理は終了する。
【００４６】
このように、デジタルVTR３は、バスマネージャが存在しなくとも、所定の他の機器に、データを送信可能な最高の伝送速度で、データを送信することができる。
【００４７】
図１８は、デジタルVTR３が、アシンクロナス伝送により他の機器を指定してデータを送信するときの他の動作を説明するフローチャートである。ステップＳ２１において、通信速度設定部３２は、IEEE1394シリアルバスの再コンフィグレーションが実行されたか否かを判定する。ステップＳ２１において、IEEE1394シリアルバスの再コンフィグレーションが実行されたと判定された場合、手続は、ステップＳ２２に進み、通信速度設定部３２は、シリアルバス制御部３５に送信可能な最高の伝送速度の設定を要求する。ステップＳ２１において、IEEE1394シリアルバスの再コンフィグレーションが実行されていないと判定された場合、手続は、ステップＳ２３に進み、通信速度設定部３２は、通信速度記憶部３４に格納された、データを伝送したい所定の機器への可能な伝送速度を読み出し、シリアルバス制御部３５にその伝送速度の設定を要求する。
【００４８】
ステップＳ２４乃至ステップＳ２７の処理は、図１７のステップＳ１２乃至ステップＳ１５の処理と、それぞれ同様の処理であるので説明を省略する。ステップＳ２５において、アクノリッジパケットが返送されてきたと判定された場合、手続は、ステップＳ２８に進む。ステップＳ２８において、Ack検出部３３は、通信速度記憶部３４に、アシンクロナスデータパケットを送信した受信側の機器とその伝送速度の記憶を要求するメッセージを送信する。そのメッセージを受信した通信速度記憶部３４は、受信側の機器とその伝送速度を記憶し、処理を終了する。
【００４９】
このように、受信側の機器に対する伝送速度を記憶しておき、その伝送速度を用いることにより、デジタルVTR３は、より迅速に、データを送信可能な最高の伝送速度で、所定の機器にデータを送信することができる。
【００５０】
なお、デジタルVTR３は、アシンクロナス通信で得られた送信可能な最高の伝送速度を、アイソクロナス通信に設定することにより、所定の機器に対するアイソクロナス通信も、送信可能な最高の伝送速度でデータ伝送が可能となる。
【００５１】
さらに、デジタルVTR３は、他の２台の機器（例えば、図１９のMDデッキ５とサーバ８）の、一方をアイソクロナスデータの送信機器とし、他方をアイソクロナスデータの受信機器として、データ伝送を制御する場合、まず、その２つの機器に対する送信可能なアシンクロナス通信の伝送速度を調べ、２つの機器に対する伝送速度を比較し、そのうち低い方の伝送速度をアイソクロナス通信の速度として所定の２台の機器に設定を要求することにより、所定の送信機器から、他の所定の受信機器に対するアイソクロナスデータ送信が可能となる。
【００５２】
本明細書では、IEEE1394シリアルバスを例としたが、同様の特徴を有したインターフェースにおいても適用可能である。さらに、そのインターフェースの伝送速度が連続的な値をとるものであっても、図１７のステップＳ１５において、伝送速度を所定の値だけ下げることにより、同様な効果が得られる。
【００５３】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００５４】
【発明の効果】
請求項１に記載の情報処理装置、請求項３に記載の情報処理方法、および請求項４に記載の記録媒体によれば、バスの状態または受領の状態に応じてデータの送信速度を設定し、データを送信し、送信したデータに対する受領を確認し、データの送信において複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度が、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用されるようにしたので、最高の送信速度でデータを送信することができる。
【図面の簡単な説明】
【図１】デジタルVTRのハードウェア構成図である。
【図２】本発明の機器の一実施の形態のデジタルVTRの機能ブロック図である。
【図３】 IEEE1394プロトコルの機能の構造を説明する図である。
【図４】アシンクロナスサブアクションの構成を示す図である。
【図５】アービトレーションを開始するときのノードの状態を示す図である。
【図６】要求の信号を受け取ったノードの動作を説明する図である。
【図７】ルートであるノードの許可の信号を出力する動作を説明する図である。
【図８】許可の信号を受け取ったノードと、拒否の信号を受け取ったノードの動作を説明する図である。
【図９】データ送信開始を始めるときのノードの状態を説明する図である。
【図１０】アシンクロナス通信のリンク層のメッセージの送受信の動作を説明する図である。
【図１１】アイソクロナスサブアクションの構成を示す図である。
【図１２】 IEEE1394で接続された機器のデータ伝送のサイクル構造を示す図である。
【図１３】アシンクロナスパケットの構造の例を示す図である。
【図１４】アシンクロナスパケットの主要要素を説明する図である。
【図１５】アクノリッジパケットの構造を示す図である。
【図１６】アックコードが表すアシンクロナスパケットの受信ノードの状態の例を示す図である。
【図１７】デジタルVTRが、他の機器にデータを送信するときの動作を説明するフローチャートである。
【図１８】デジタルVTRが、他の機器にデータを送信するときの他の動作を説明するフローチャートである。
【図１９】 IEEE1394シリアルバスに接続された複数の機器の例を表す図である。
【図２０】機器のデータ伝送速度の規格をノード内に表示した、機器の接続の例を表す図である。
【符号の説明】
３ デジタルVTR， ３２ 通信速度設定部， ３３ Ack検出部， ３４ 通信速度記憶部， ３５ シリアルバス制御部
【発明の属する技術分野】
本発明は、情報処理装置、情報処理方法、および記録媒体に関し、特に、バスによって接続された他の情報処理装置にデータ伝送可能な最大の伝送速度を得る情報処理装置、情報処理方法、および記録媒体に関する。
【０００２】
【従来の技術】
バスに接続された、複数の伝送速度でデータ伝送可能な任意の情報処理装置（以下、機器と記述する）間でデータ伝送をする場合には、送信する機器が送信可能で、受信する機器が受信可能なデータ伝送速度で、さらに、その機器の間に他の機器（中継機器）がある場合には、その中継機器も動作可能なデータ伝送速度を選択する必要がある。図１９は、IEEE1394シリアルバスに接続された複数の機器の例を表す図である。PC(Personal Computer)１、アンテナ９が接続されたIRD(Integrated Receiver/Decoder)２、デジタルVTR(Video Tape Recorder)３、編集機４、MD(Mini Disk)デッキ５、モニタ６、画像データや音響データを記録するHDD(Hard Disk Drive)７、およびサーバ８は、IEEE1394シリアルバス１０−１乃至１０−７により相互に接続されている。これらの機器は、IEEE1394の規定とIEEE1394上でのAV(Audio Visual)データ伝送を規定するIEC61883を満たして、IEEE1394においてアクセスできる単位であるノードを構成し、それぞれに送信可能または受信可能なデータ伝送速度を有する。
【０００３】
IEEE1394シリアルバスは、複数台の機器を接続するデジタルインターフェースの規格として規定されている。IEEE1394シリアルバスに接続される機器間の伝送速度を規定する規格として、98.308Mbpsのデータ伝送速度を有するS100、196.608Mbpsのデータ伝送速度を有するS200、および392.216Mbpsのデータ伝送速度を有するS400の３種類が定義されている。高速のデータ伝送速度を有する機器は、それより遅いデータ伝送速度でもデータ伝送が可能である。例えば、S400をサポートする機器は、S200およびS100のデータ伝送もサポートする。なお、S100のデータ伝送は、IEEE1394の規格を満たす機器の全てが可能である。これらのデータ伝送速度の上限が異なる機器を、IEEE1394シリアルバス上に接続している場合、データ伝送を行う機器は、中継を行う機器が中継処理可能な転送速度でデータを伝送しなければならない。
【０００４】
図２０は、図１９に示された機器のデータ伝送速度の規格をノード内に表示した、機器の接続の例を表す図である。IEEE1394シリアルバスに接続された機器は、IEEE1394上のノードを構成する。図２０のS400のデータ伝送速度の規格を有するノード１１は、図１９のPC１に相当する。同様に、S200のデータ伝送速度の規格を有するノード１２はIRD２に、S400のデータ伝送速度の規格を有するノード１３はデジタルVTR３に、S200のデータ伝送速度の規格を有するノード１４は編集機４に、S400のデータ伝送速度の規格を有するノード１５はMDデッキ５に、S100のデータ伝送速度の規格を有するノード１６はモニタ６に、S400のデータ伝送速度の規格を有するノード１７はHDD７に、およびS400のデータ伝送速度の規格を有するノード１８はサーバ８に、それぞれ相当する。例えば、MDデッキ５とデジタルVTR３は、双方の機器とも、S400の規格を満たし、中間にデータを転送する機器がないので、392.216Mbpsのデータ伝送速度で通信が可能である。勿論、MDデッキ５とデジタルVTR３は、S200の196.608MbpsまたはS100の98.308Mbpsのデータ伝送も可能である。
【０００５】
一方、MDデッキ５とPC１は、双方の機器とも、S400の規格を満たすが、データ伝送経路上にS200の規格を有するIRD２が存在するので、MDデッキ５とPC１のデータ伝送速度の上限は、S200の規格である196.608Mbpsとなる。同様に、MDデッキ５とサーバ８の間では、データ伝送経路上にS100の規格を有するモニタ６が存在するので、データ伝送速度の上限は98.308Mbpsとなる。
【０００６】
IEEE1394シリアルバスの規格では、バス上の任意の機器間で通信が可能な最高のデータ伝送速度の情報をバス上の機器に提供する、バスマネージャと呼ばれる機能が、定義されている。IEEE1394シリアルバスに接続された機器は、バスマネージャからの情報を基に、送信したい機器へのデータ伝送速度を設定することにより、通信可能な最高のデータ伝送速度で通信を実行する。
【０００７】
【発明が解決しようとする課題】
しかし、IEEE1394シリアルバスの規格では、バスマネージャの存在は任意であり、しかも、バスマネージャの実現には記憶領域などの資源を相当量必要とするため、バスマネージャが存在しない場合が予想される。バスマネージャが存在しない場合、IEEE1394シリアルバス上の機器は、例えば、それぞれの機器がS200以上の通信が可能な性能を有し、中継機器もS200以上の通信が可能であっても、データを送りたい機器へのデータ伝送速度の情報が得られないため、データ伝送を確実に行うには、少なくとも最初は、S100で通信しなくてはならない。このように、バスマネージャが存在しない場合、IEEE1394シリアルバスに接続された機器は、最低の速度でデータ伝送しなければならないという課題があった。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、バスマネージャが存在しなくても、IEEE1394シリアルバスに接続された機器が、データの送受信を行う機器と中継する機器が可能な、最高の伝送速度でデータ伝送できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、バスに接続された他の情報処理装置にデータを送信するデータ送信手段と、データ送信手段が送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認手段と、バスの状態またはデータ受領確認手段で確認された受領の状態に応じて、データ送信手段によるデータの送信速度を設定する送信速度設定手段とを備え、データ送信手段が複数の種類の伝送方式を用い、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１０】
請求項３に記載の情報処理方法は、バスに接続された他の情報処理装置にデータを送信するデータ送信ステップと、データ送信ステップで送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認ステップと、バスの状態またはデータ受領確認ステップにおいて確認された受領の状態に応じて、データ送信ステップでのデータの送信速度を設定する送信速度設定ステップとを含み、データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１１】
請求項４に記載の記録媒体は、コンピュータに、バスに接続された他の情報処理装置にデータを送信するデータ送信ステップと、データ送信ステップで送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認ステップと、バスの状態またはデータ受領確認ステップにおいて確認された受領の状態に応じて、データ送信ステップでのデータの送信速度を設定する送信速度設定ステップとを含み、データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用する処理を行わせるプログラムが記録されている。
【００１２】
本発明の情報処理装置、情報処理方法、および記録媒体においては、バスの状態または受領の状態に応じてデータの送信速度を設定し、データを送信し、送信したデータに対する受領を確認し、データの送信において複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度が、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用される。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１４】
すなわち、請求項１に記載の情報処理装置は、バスに接続された他の情報処理装置にデータを送信するデータ送信手段（例えば、図２のシリアルバス制御部３５）と、データ送信手段が送信したデータに対する、他の情報処理装置の受領を確認するデータ受領確認手段（例えば、図２のAck検出部３３）と、バスの状態またはデータ受領確認手段で確認された受領の状態に応じて、データ送信手段によるデータの送信速度を設定する送信速度設定手段（例えば、図２の通信速度設定部３２）とを備え、データ送信手段が複数の種類の伝送方式を用い、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度を、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用することを特徴とする。
【００１５】
請求項２に記載の情報処理装置は、データ受領確認手段により、データの受領を確認できた他の情報処理装置に対する送信速度を記憶する送信速度記憶手段（例えば、図２の通信速度記憶部３４）をさらに備えることを特徴とする。
【００１６】
次に、本発明を適用したバスシステムについて説明するが、その基本的な構成は図１９に示した場合と同様とする。
【００１７】
図１は、デジタルVTR３のハードウェア構成図である。録音再生部２１は、入力された信号を基に、装着されたビデオテープ（図示せず）に対してデータを記録、または再生する。LCD(Liquid Crystal Display)２３およびタッチパネル２４は、入出力インターフェース２２を介して内部バスに接続されている。LCD２３は、録音再生部２１、CPU(Central Processing Unit)２５、またはIEEE1394インターフェース２８から供給された表示データを表示する。タッチパネル２４は、使用者の操作に応じた信号を、入出力インターフェース２２に供給するようになされている。
【００１８】
CPU２５は、各種プログラムを実際に実行する。ROM(Read Only Memory)２６は、CPU２５が使用するプログラムや演算用パラメータのうち基本的に固定のデータを格納する。RAM(Random Access Memory)２７は、CPU２５の実行において使用するプログラムや、その実行において適宜変化するパラメータを格納する。IEEE1394インターフェース２８は、IEEE1394シリアルバス１０−３および１０−４が接続されるIEEE1394に準拠した入出力インターフェースである。録音再生部２１、入出力インターフェース２２、CPU２５、ROM２６、RAM２７、およびIEEE1394インターフェース２８は、内部バスにより相互に接続されている。
【００１９】
図２は、上記したハードウェア構成を有するデジタルVTR３の主にCPU２５が実行するプログラムの機能ブロック図である。録音再生部３１は、入力された信号を基に、装着されたビデオテープに対してデータを記録、または再生する。通信速度設定部３２は、98.308Mbps，196.608Mbps，392.216Mbpsの伝送速度から、所定の伝送速度を選択し、シリアルバス制御部３５に選択した伝送速度で伝送を行ように要求する。Ack検出部３３は、IEEE1394シリアルバスに接続された他の機器へのデータの送信に対して、その機器が返送した、受領を示す信号（アクノリッジ信号）を検出する。通信速度設定部３２は、Ack検出部３３の受領を示す信号の検出結果に基づいて、送信したパケットの伝送速度で、その所定の他の機器にデータを転送可能か否かを判定する。通信速度記憶部３４は、IEEE1394シリアルバスに接続された他の機器毎に通信可能な最高の通信速度を記憶し、IEEE1394シリアルバスの再コンフィグレーションが実行された場合、記憶された情報をクリアする。シリアルバス制御部３５は、IEEE1394に規定される通信手続を有し、IEEE1394シリアルバスに接続された他の機器にデータを送信し、または、IEEE1394シリアルバスに接続された他の機器からのデータおよび確認信号を受信する。
【００２０】
次に、IEEE1394に規定されるデータ伝送の通信規約について説明する。図３は、IEEE1394プロトコル(Protocol：通信規約)の機能の構造を説明する図である。IEEE1394プロトコルは、トランザクション層(Transaction Layer)４２、リンク層(Link Layer)４３、および物理層(Physical Layer)４４の３層の階層構造を有する。各階層は、相互に通信し、また、それぞれの階層は、シリアルバスマネージメント(Serial Bus Management)４１と通信を行う。さらに、トランザクション層４２およびリンク層４３は、他の機能ブロック（例えば、図２の録音再生部３１）と通信を行う。この通信に用いられる送受信メッセージは、要求(Request)、指示(Indication)、応答(Response)、確認(Confirmation)の４種類がある。図３の矢印は、この通信を示しおり、矢印の名称の最後に".req"がついた通信は要求を表し、同様に、".ind"は指示を、".resp"は応答を、".conf"は確認をそれぞれ表す。例えば、TR_CONT.reqは、シリアルバスマネージメントから、トランザクション層４２に送られる、要求の通信である。
【００２１】
トランザクション層４２は、他の機能ブロック（例えば、図２の通信速度設定部３２）からの要求により、所定の他の機器とデータ通信を行う為に提供されるアシンクロナス(Asynchronous)データ伝送サービスを提供し、ISO/IEC13213で必要とされるリクエストレスポンスプロトコル(Request Response Protocol)を実現する。トランザクション層４２は、アシンクロナス伝送の処理を行うが、画像や音声などのデータを伝送するアイソクロナス(isochronous)伝送の処理を行わない。アシンクロナス伝送で伝送されるデータは、トランザクション層４２のプロトコルに要求する処理の単位であるリードトランザクション(read Transaction)、ライトトランザクション(write Transaction)、ロックトランザクション(lock Transaction)の３種類のトランザクションによって、機器間で伝送される。ここで、ロックトランザクションは、アシンクロナス通信において、リンク層４３の２以上のサブアクション(Subaction)（図４を用いて後述する）からなるスプリットトランザクション(Sprit Transaction)による弊害を解消するために用いられる。
【００２２】
リンク層４３は、アクノリッジ(Acknowledge)を用いたデータ伝送サービス、アドレス処理、データエラー確認、データのフレーミング等の処理を行う。他の機能ブロック（例えば、図２の録音再生部３１）からの、アイソクロナスデータ伝送サービスの要求は、リンク層４３に対して行われる。リンク層４３が行う１つのパケット伝送をサブアクションと呼び、サブアクションには、アシンクロナスサブアクションおよびアイソクロナスサブアクションの２種類がある。ノードを特定するノードID(Identification Data)およびノード内のアドレスを指定したアシンクロナスサブアクションでは、データを受信したノードは、アクノリッジを返送する。IEEE1394シリアルバス内の全てのノードにデータを送るアシンクロナスブロードキャストサブアクションでは、データを受信したノードは、アクノリッジを返送しない。アイソクロナスサブアクションのデータは、一定周期で、チャンネル番号を指定して伝送され、アクノリッジは返送されない。
【００２３】
図４は、ノードIDおよびノード内のアドレスを指定したアシンクロナスサブアクションの構成の例を示す図である。この例は、サブアクション１（図４のsubaction1:request)で、第１の所定のノードが、第２の所定のノードに読み出し要求または書き込み要求を行うパケットを転送し、サブアクション２（図４のsubaction2:response)で、第２の所定のノードが、第１の所定のノードに、その要求に対して応答する例である。アシンクロナスサブアクションは、アービトレーションシーケンス（Arbitration Sequence)５１−１および５１−２、データパケット伝送５２−１および５２−２、並びにアクノリッジメント５３−１および５３−２により構成される。アシンクロナスパケットを伝送したいノードは、アービトレーションシーケンス５１−１および５１−２の期間において、物理層４４にIEEE1394シリアルバスの制御をとるように要求する。アービトレーションにより、送信ノードと決定されたノードは、データパケット伝送５２−１および５２−２の期間において、アシンクロナスパケットを伝送する。受信するノードを特定したアシンクロナスパケットを受け取ったノードは、受信確認の為、パケットを伝送したノードにアクノリッジメント５３−１および５３−２の期間においてアクノリッジを返す。
【００２４】
図４に示すように、アシンクロナスサブアクションの間は、サブアクションギャップ(subaction gap)５４−１乃至５４−３と呼ばれる期間で分割される。またデータパケット伝送５２−１および５２−２とアクノリッジメント５３−１および５３−２の間は、アックギャップ(ack gap)５５−１および５５−２と呼ばれる期間で分割される。
【００２５】
次に、アービトレーションシーケンス５１−１および５１−２の期間における、各ノードの物理層４４の動作を説明する。
【００２６】
図５は、IEEE1394シリアルバスに接続されたノードが、データ送信を要求し、アービトレーションを開始するときの状態を示す図である（図５のノードの接続状態は、図１９の例とは異なる）。いま、ノード＃０とノード＃２が、サブアクションギャップの検出後、自分の親ノード（ノード＃０の親ノードはノード＃４、ノード＃２の親ノードはノード＃３）に、同時に要求(Request)の信号を出力したものとする。
【００２７】
このとき、図６に示すように、要求の信号を受け取ったノード＃３は、親ノード（ノード＃４）がいるので、親ノード＃４に要求の信号を出力する。親ノードは、もっとも早く到達した要求の信号を出力した子ノードに許可を与え、他の子ノードに拒否(Deny)の信号を出力するように動作する。例えば、ノード＃０からの要求がノード＃３（ノード＃２）からの要求より先に、ノード＃４に到達するものとすると、ノード＃４は、ノード＃０以外のノード、すなわちノード＃３に拒否の信号を出力する。同様にノード＃３は、要求を出力していないノード＃１に拒否の信号を出力する。
【００２８】
ルートであるノード＃４は、図７に示すように、もっとも早く要求の信号を出力したノード＃０に許可(Grant)の信号を出力する。親ノードから拒否の信号を受け取ったブランチ(Branch)である子ノードは、要求の信号の出力を停止し、その子ノードの全ての子ノードに拒否の信号を出力する。例えば、ノード＃４からの拒否の信号を受け取ったノード＃３は、要求の信号の出力を停止し、さらに、子ノード（ノード＃１およびノード＃２）の全てに拒否の信号を出力する。
【００２９】
従って、図８に示すように、ノード＃３から拒否の信号を受け取ったノード＃２は、要求の信号の出力を停止する。また、許可の信号を受け取ったノードは、要求の信号をデータ送信開始(Data Prefix)の信号に変更する。例えば、ノード＃４から許可の信号を受け取ったノード＃０は、要求の信号をデータ送信開始の信号に変更する。ノード＃０からデータ送信開始の信号を受け取ったノード＃４は、図９に示すように、許可の信号の出力を停止する。図８に示された拒否の信号と図９に示されたデータ送信開始の信号は、同じ役割をし、この信号を受け取ったノードは受信状態になる。ノード＃１乃至ノード＃４が受信状態になった後、ノード＃０は、データ送信を開始し、ノード＃０から出力されたデータは、図９のデータ送信開始の信号の方向に沿って、全てのノードに送信される。
【００３０】
図１０は、ノードIDおよびノード内のアドレスを指定したアシンクロナス通信におけるリンク層４３のメッセージの送受信の動作を説明する図である。送信側のノードのトランザクション層４２は、送信側のノードのリンク層４３に対して要求のメッセージを送る。そのメッセージを受けた送信側のノードのリンク層４３は、送信側のノードの物理層４４、IEEE1394シリアルバス１０−１乃至１０−７、および受信側のノードの物理層４４を介して、受信側のノードのリンク層４３にデータパケット伝送を行う。
【００３１】
受信側のノードのリンク層４３は、受信側のノードのトランザクション層４２に指示のメッセージを送信する。そのメッセージを受けた受信側のノードのトランザクション層４２は、受信側のノードのリンク層４３に応答のメッセージを送信する。そのメッセージを受信した受信側のノードのリンク層４３は、受信側のノードの物理層４４、IEEE1394シリアルバス１０−１乃至１０−７、および送信側のノードの物理層４４を介して、アクノリッジメント５３−１および５３−２によりアクノリッジを送信側のノードのリンク層４３に返す。アクノリッジを受け取った送信側のノードのリンク層４３は、送信側のノードのトランザクション層４２に確認のメッセージを送信する。
【００３２】
このように、送信側のノードは、アクノリッジを受け取ることにより、データ通信が成り立っていることを知ることができる。送信側のノードは、アクノリッジを検出出来ない場合、アックミッシング(Ack Missing)と判断し、これにより通信に失敗したことを知ることができる。アクノリッジを受信することが出来た場合、送信側のノードは、受領のメッセージに含まれている受信状態に関わらず、IEEE1394シリアルバスが、受信側のノードまでデータパケットを転送でき、受信側のノードが、受信したパケットをアシンクロナス通信で自分を指定したデータパケットと判別したことがわかる。
【００３３】
図１１は、他のサブアクションであるアイソクロナスサブアクションの構成を示す図である。アイソクロナスサブアクションは、アービトレーションシーケンス６１−１乃至６１−３とデータパケット伝送６２−１乃至６２−３により構成される。アイソクロナスパケットを伝送したいノードは、アービトレーションシーケンス６１−１乃至６１−３の期間において、物理層４４にIEEE1394シリアルバスの制御をとるように要求する。アイソクロナスサブアクションにおける各ノードの動作は、アシンクロナスサブアクションにおける各ノードの動作と同じである。
【００３４】
アービトレーション６１−１乃至６１−３の期間において、送信ノードと決定されたノードは、データパケット伝送６２−１乃至６２−３の期間において、アイソクロナスパケットを伝送する。アイソクロナスサブアクションは、アシンクロナスサブアクションを分割するサブアクションギャップ５４−１乃至５４−３より短いアイソギャップ(isoch gap)６３−１乃至６３−４と呼ばれる期間によって分割される。このアイソギャップ６３−１乃至６３−４とサブアクションギャップ５４−１乃至５４−３の長さの違いによって、アシンクロナス通信の為のアービトレーションシーケンス５１−１および５１−２が開始される前にアイソクロナス通信の為のアービトレーションシーケンス６１−１乃至６１−３が始まり、送信ノードが決定される。この動作によって、アシンクロナス通信より、アイソクロナス通信が優先される。
【００３５】
図１２は、IEEE1394で接続された機器のデータ伝送のサイクル構造を示す図である。IEEE1394では、データは、パケットに分割され、１２５μＳの長さのサイクルを基準として時分割にて伝送される。このサイクルは、サイクルマスタ機能を有するノード（図１９に示す機器の内のいずれか）から供給されるサイクルスタート信号によって作り出される。アイソクロナスパケットは、全てのサイクルの先頭から伝送に必要な帯域（時間単位であるが帯域と呼ばれる）を確保する。このため、アイソクロナス伝送では、データの一定時間内の伝送が保証される。ただし、伝送エラーが発生した場合は、保護する仕組みが無く、データは失われる。各サイクルのアイソクロナス伝送に使用されてない時間に、アービトレーションの結果、IEEE1394シリアルバスを確保したノードが、アシンクロナスパケットを送出する。アシンクロナス伝送では、アクノリッジ、およびリトライを用いることにより、確実な伝送は保証されるが、伝送のタイミングは一定とはならない。
【００３６】
所定のノードがアイソクロナス伝送を行う為には、そのノードがアイソクロナス機能に対応していなければならない。また、アイソクロナス機能に対応したノードの少なくとも１つは、サイクルマスタ機能を有していなければならない。更に、IEEE1394シリアルバス１０−１乃至１０−７に接続されたノードの中の少なくとも１つは、アイソクロナスリソースマネージャの機能を有していなければならない。
【００３７】
図３に戻り、物理層４４は、リンク層４３で用いる論理シンボルを電気信号に変換する。さらに、物理層４４は、アービトレーションにより１つのノードのみがデータ伝送を開始するように制御し、バスリセットに伴うIEEE1394シリアルバスの再コンフィグレーションを実行し、物理IDの自動割り当てを行う。
【００３８】
シリアスバスマネージメント４１は、基本的なバス制御機能の実現とISO/IEC13212のCSR(Control&Status Register Architecture)を提供する。シリアスバスマネージメント４１は、ノードコントローラ、アイソクロナスリソースマネージャ、およびバスマネージャの機能を有する。ノードコントローラは、ノードの状態、ノードID等を制御し、トランスミッション層４２、リンク層４３、及び物理層４４を制御する。アイソクロナス通信を行うには、IEEE1394シリアルバスに接続された機器の中に少なくとも１つ、アイソクロナスリソースマネージャの機能を有する機器が必要である。バスマネージャは、各機能の中では、最も高機能であり、IEEE1394シリアルバスの最適利用を図ることを目的とする。アイソクロナスリソースマネージャとバスマネージャの存在は、任意である。
【００３９】
次に、ノードIDおよびノード内のアドレスを指定したアシンクロナス通信のデータパケット伝送５２−１および５２−２において送信されるアシンクロナスパケットについて説明する。図１３は、アシンクロナスパケットの構造の例を示す図である。このアシンクロナスパケットは、ペイロードとして送られたデータを相手先の所定のオフセットアドレスより始まるアドレスに書き込まれることに使用される。
【００４０】
図１４は、アシンクロナスパケットの主要要素を説明する図である。最上行の名前と記載されたセルの下方向のセルに記載された内容は、図１３のアシンクロナスパケットの構成要素の名前に対応する。最上行の名前と記載されたセルの下方向のセルに記載された内容の右方向への延長領域と、最上行の内容と記載された下方向への延長領域が交わる位置に配置されたセルは、図１３のアシンクロナスパケットの構成要素の内容を示している。アシンクロナスパケットを受け取るノードは、送信先IDに格納された情報を読み、自分自身のIDと同一の場合、そのアシンクロナスパケットを受け取る。アシンクロナスパケットを受け取ったノードは、送信元IDに格納された情報を基に、アシンクロナスパケットを送信したノードにアックノリッジパケットを返送する。
【００４１】
図１５は、アクノリッジメント５３−１および５３−２で伝送されるアクノリッジパケットの構造を示す図である。アクノリッジパケットのＭＳＢ(Most Significant Bit)側の４ビットがアックコード(ack_code)であり、アックコードとしては、完了、ペンディング、３種類のビジー、および２種類のデータエラーが定義されている。アクノリッジパケットのＬＳＢ(Least Signigicant Bit)側の４ビットは、パリティが格納される。
【００４２】
図１６は、アックコードが表す、アシンクロナスパケットの受信側のノードの受信状態の例を示す図である。送信側のノードは、所定の受信するノードに、所定のデータ伝送速度でアシンクロナスパケットを送信後、その受信するノードから、図１６に示すいずれかのアクノリッジパケットを受け取ったとき、その所定のデータ伝送速度で、所定の受信するノードにデータ伝送が可能であると判断する。図１６のいずれかのアックコードを含むアクノリッジパケットを送信した場合、受信側のノードは、送られてきたアシンクロナスパケットを認識したことを示しており、そのアシンクロナスパケットの伝送速度をサポートしていることがわかる。
【００４３】
図１７は、デジタルVTR３が、アシンクロナス伝送により他の機器を指定してデータを送信するときの動作を説明するフローチャートである。ステップＳ１１において、通信速度設定部３２は、シリアルバス制御部３５に送信可能な最高の伝送速度の設定を要求する。ステップＳ１２において、シリアルバス制御部３５は、設定を要求された伝送速度で、アシンクロナスデータパケットを所定の他の機器に送信する。ステップＳ１３において、Ack検出部３３は、アクノリッジパケットが返送されてきたか否かを判定し、アクノリッジパケットが返送されてこないと判定した場合、手続は、ステップＳ１４に進む。
【００４４】
ステップＳ１４において、Ack検出部３３は、アクノリッジパケットが返送されなかった旨のメッセージを、通信速度設定部３２に送る。通信速度設定部３２は、そのメッセージを受けて、シリアルバス制御部３５に現在設定されている伝送速度が最低値(S100の98.308Mbps）であるか否かを判定する。ステップＳ１４において、通信速度設定部３２が、現在設定された伝送速度は、最低値であると判定した場合、ステップＳ１２に戻り、処理を継続する。
【００４５】
ステップＳ１４において、通信速度設定部３２が、現在設定された伝送速度は、最低値ではないと判定した場合、手続は、ステップＳ１５に進む。ステップＳ１５において、通信速度設定部３２は、シリアルバス制御部３５に１ランク低い転送速度の設定を要求する。例えば、シリアルバス制御部３５に設定された伝送速度が、S400の392.216Mbpsである場合、通信速度設定部３２は、S200の196.608Mbpsの伝送速度の設定をシリアルバス制御部３５に要求する。ステップＳ１５で伝送速度の設定後、手続は、ステップＳ１２に戻り、処理を継続する。ステップＳ１３において、Ack検出部３３が、アクノリッジパケットが返送されてきたと判定した場合、受信側の機器がアシンクロナスデータパケットを受信したので、処理は終了する。
【００４６】
このように、デジタルVTR３は、バスマネージャが存在しなくとも、所定の他の機器に、データを送信可能な最高の伝送速度で、データを送信することができる。
【００４７】
図１８は、デジタルVTR３が、アシンクロナス伝送により他の機器を指定してデータを送信するときの他の動作を説明するフローチャートである。ステップＳ２１において、通信速度設定部３２は、IEEE1394シリアルバスの再コンフィグレーションが実行されたか否かを判定する。ステップＳ２１において、IEEE1394シリアルバスの再コンフィグレーションが実行されたと判定された場合、手続は、ステップＳ２２に進み、通信速度設定部３２は、シリアルバス制御部３５に送信可能な最高の伝送速度の設定を要求する。ステップＳ２１において、IEEE1394シリアルバスの再コンフィグレーションが実行されていないと判定された場合、手続は、ステップＳ２３に進み、通信速度設定部３２は、通信速度記憶部３４に格納された、データを伝送したい所定の機器への可能な伝送速度を読み出し、シリアルバス制御部３５にその伝送速度の設定を要求する。
【００４８】
ステップＳ２４乃至ステップＳ２７の処理は、図１７のステップＳ１２乃至ステップＳ１５の処理と、それぞれ同様の処理であるので説明を省略する。ステップＳ２５において、アクノリッジパケットが返送されてきたと判定された場合、手続は、ステップＳ２８に進む。ステップＳ２８において、Ack検出部３３は、通信速度記憶部３４に、アシンクロナスデータパケットを送信した受信側の機器とその伝送速度の記憶を要求するメッセージを送信する。そのメッセージを受信した通信速度記憶部３４は、受信側の機器とその伝送速度を記憶し、処理を終了する。
【００４９】
このように、受信側の機器に対する伝送速度を記憶しておき、その伝送速度を用いることにより、デジタルVTR３は、より迅速に、データを送信可能な最高の伝送速度で、所定の機器にデータを送信することができる。
【００５０】
なお、デジタルVTR３は、アシンクロナス通信で得られた送信可能な最高の伝送速度を、アイソクロナス通信に設定することにより、所定の機器に対するアイソクロナス通信も、送信可能な最高の伝送速度でデータ伝送が可能となる。
【００５１】
さらに、デジタルVTR３は、他の２台の機器（例えば、図１９のMDデッキ５とサーバ８）の、一方をアイソクロナスデータの送信機器とし、他方をアイソクロナスデータの受信機器として、データ伝送を制御する場合、まず、その２つの機器に対する送信可能なアシンクロナス通信の伝送速度を調べ、２つの機器に対する伝送速度を比較し、そのうち低い方の伝送速度をアイソクロナス通信の速度として所定の２台の機器に設定を要求することにより、所定の送信機器から、他の所定の受信機器に対するアイソクロナスデータ送信が可能となる。
【００５２】
本明細書では、IEEE1394シリアルバスを例としたが、同様の特徴を有したインターフェースにおいても適用可能である。さらに、そのインターフェースの伝送速度が連続的な値をとるものであっても、図１７のステップＳ１５において、伝送速度を所定の値だけ下げることにより、同様な効果が得られる。
【００５３】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００５４】
【発明の効果】
請求項１に記載の情報処理装置、請求項３に記載の情報処理方法、および請求項４に記載の記録媒体によれば、バスの状態または受領の状態に応じてデータの送信速度を設定し、データを送信し、送信したデータに対する受領を確認し、データの送信において複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された他の情報処理装置に送信可能な送信速度が、他の情報処理装置への第２の伝送方式のデータの送信の送信速度として使用されるようにしたので、最高の送信速度でデータを送信することができる。
【図面の簡単な説明】
【図１】デジタルVTRのハードウェア構成図である。
【図２】本発明の機器の一実施の形態のデジタルVTRの機能ブロック図である。
【図３】 IEEE1394プロトコルの機能の構造を説明する図である。
【図４】アシンクロナスサブアクションの構成を示す図である。
【図５】アービトレーションを開始するときのノードの状態を示す図である。
【図６】要求の信号を受け取ったノードの動作を説明する図である。
【図７】ルートであるノードの許可の信号を出力する動作を説明する図である。
【図８】許可の信号を受け取ったノードと、拒否の信号を受け取ったノードの動作を説明する図である。
【図９】データ送信開始を始めるときのノードの状態を説明する図である。
【図１０】アシンクロナス通信のリンク層のメッセージの送受信の動作を説明する図である。
【図１１】アイソクロナスサブアクションの構成を示す図である。
【図１２】 IEEE1394で接続された機器のデータ伝送のサイクル構造を示す図である。
【図１３】アシンクロナスパケットの構造の例を示す図である。
【図１４】アシンクロナスパケットの主要要素を説明する図である。
【図１５】アクノリッジパケットの構造を示す図である。
【図１６】アックコードが表すアシンクロナスパケットの受信ノードの状態の例を示す図である。
【図１７】デジタルVTRが、他の機器にデータを送信するときの動作を説明するフローチャートである。
【図１８】デジタルVTRが、他の機器にデータを送信するときの他の動作を説明するフローチャートである。
【図１９】 IEEE1394シリアルバスに接続された複数の機器の例を表す図である。
【図２０】機器のデータ伝送速度の規格をノード内に表示した、機器の接続の例を表す図である。
【符号の説明】
３ デジタルVTR， ３２ 通信速度設定部， ３３ Ack検出部， ３４ 通信速度記憶部， ３５ シリアルバス制御部
Claims (4)
- バスに接続され、他の情報処理装置にバスを介してデータを伝送する情報処理装置において、
前記バスに接続された前記他の情報処理装置に前記データを送信するデータ送信手段と、
前記データ送信手段が送信した前記データに対する、前記他の情報処理装置の受領を確認するデータ受領確認手段と、
前記バスの状態または前記データ受領確認手段で確認された受領の状態に応じて、前記データ送信手段による前記データの送信速度を設定する送信速度設定手段と
を備え、
前記データ送信手段が複数の種類の伝送方式を用い、第１の伝送方式を用いて確認された前記他の情報処理装置に送信可能な送信速度を、前記他の情報処理装置への第２の伝送方式の前記データの送信の送信速度として使用する
ことを特徴とする情報処理装置。 - 前記データ受領確認手段により、前記データの受領を確認できた前記他の情報処理装置に対する送信速度を記憶する送信速度記憶手段
をさらに備えることを特徴とする請求項１に記載の情報処理装置。 - バスに接続され、他の情報処理装置にバスを介してデータを伝送する情報処理装置の情報処理方法において、
前記バスに接続された前記他の情報処理装置に前記データを送信するデータ送信ステップと、
前記データ送信ステップで送信した前記データに対する、前記他の情報処理装置の受領を確認するデータ受領確認ステップと、
前記バスの状態または前記データ受領確認ステップにおいて確認された受領の状態に応じて、前記データ送信ステップでの前記データの送信速度を設定する送信速度設定ステップと
を含み、
前記データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された前記他の情報処理装置に送信可能な送信速度を、前記他の情報処理装置への第２の伝送方式の前記データの送信の送信速度として使用する
ことを特徴とする情報処理方法。 - バスに接続され、他の情報処理装置にバスを介してデータを伝送する情報処理装置のコンピュータに、
前記バスに接続された前記他の情報処理装置に前記データを送信するデータ送信ステップと、
前記データ送信ステップで送信した前記データに対する、前記他の情報処理装置の受領を確認するデータ受領確認ステップと、
前記バスの状態または前記データ受領確認ステップにおいて確認された受領の状態に応じて、前記データ送信ステップでの前記データの送信速度を設定する送信速度設定ステップと
を含み、
前記データ送信ステップにおいて複数の種類の伝送方式が用いられ、第１の伝送方式を用いて確認された前記他の情報処理装置に送信可能な送信速度を、前記他の情報処理装置への第２の伝送方式の前記データの送信の送信速度として使用する
処理を行わせるプログラムが記録されている記録媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13803398A JP3994360B2 (ja) | 1998-05-20 | 1998-05-20 | 情報処理装置、情報処理方法、および記録媒体 |
| TW088108120A TW428399B (en) | 1998-05-20 | 1999-05-18 | Method and apparatus for transmitting data over data bus at mazimum speed |
| EP99303900A EP0971508A3 (en) | 1998-05-20 | 1999-05-19 | Method and apparatus for transmitting data over data bus |
| US09/315,092 US6397277B1 (en) | 1998-05-20 | 1999-05-19 | Method and apparatus for transmitting data over data bus at maximum speed |
| KR1019990018057A KR19990088404A (ko) | 1998-05-20 | 1999-05-19 | 데이터버스상의데이터를최대속도로전송하는방법및장치 |
| IDP990468A ID22595A (id) | 1998-05-20 | 1999-05-20 | Metode dan pesawat untuk pengiriman data pada data bus pada kecepatan maksimum |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13803398A JP3994360B2 (ja) | 1998-05-20 | 1998-05-20 | 情報処理装置、情報処理方法、および記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11331218A JPH11331218A (ja) | 1999-11-30 |
| JP3994360B2 true JP3994360B2 (ja) | 2007-10-17 |
Family
ID=15212481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13803398A Expired - Fee Related JP3994360B2 (ja) | 1998-05-20 | 1998-05-20 | 情報処理装置、情報処理方法、および記録媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6397277B1 (ja) |
| EP (1) | EP0971508A3 (ja) |
| JP (1) | JP3994360B2 (ja) |
| KR (1) | KR19990088404A (ja) |
| ID (1) | ID22595A (ja) |
| TW (1) | TW428399B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959590B1 (en) * | 1998-05-22 | 2005-12-14 | Canon Kabushiki Kaisha | Data communication system operating at maximum data rate |
| KR100316650B1 (ko) * | 1998-08-29 | 2002-01-12 | 윤종용 | 상위 계층 데이터 전송을 위한 상위 프로토콜과 ieee 1394버스 정합 방법 |
| JP2001005499A (ja) | 1999-04-23 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音楽データ情報伝送方法および装置 |
| JP2000324200A (ja) * | 1999-05-14 | 2000-11-24 | Mitsubishi Electric Corp | インタフェース回路 |
| US6813251B1 (en) | 1999-07-27 | 2004-11-02 | Intel Corporation | Split Transaction protocol for a bus system |
| US7032024B1 (en) * | 1999-07-29 | 2006-04-18 | Samsung Electronics Co., Ltd. | Connection management method for devices connected digital interface and command structure therefor |
| KR100632063B1 (ko) * | 1999-07-29 | 2006-10-04 | 엘지전자 주식회사 | 디지털 인터페이스를 이용한 테이프 기록매체의 데이터 기록 |
| DE19946716A1 (de) * | 1999-09-29 | 2001-04-12 | Infineon Technologies Ag | Verfahren zum Betrieb eines Prozessorbusses |
| JP3444247B2 (ja) * | 1999-09-29 | 2003-09-08 | 日本電気株式会社 | パケット速度変換器 |
| US6738823B1 (en) * | 2000-01-31 | 2004-05-18 | Microsoft Corporation | Use of isochronous packets to eliminate redundant acknowledgments |
| US6701399B1 (en) * | 2000-02-29 | 2004-03-02 | Compaq Information Technologies Group | Priority mechanism for scheduling isochronous and asynchronous transactions on a shared bus |
| US20020073169A1 (en) * | 2000-04-12 | 2002-06-13 | Yoshiyuki Takaku | Information processing apparatus, information processing system and method thereof |
| US7370239B2 (en) | 2001-05-31 | 2008-05-06 | Fisher-Rosemount Systems, Inc. | Input/output device with configuration, fault isolation and redundant fault assist functionality |
| JP3655211B2 (ja) * | 2001-06-01 | 2005-06-02 | シャープ株式会社 | 送受信回路及び送受信方法 |
| JP2003174486A (ja) * | 2001-12-04 | 2003-06-20 | Pioneer Electronic Corp | 情報通信装置、情報通信方法および情報通信処理プログラム |
| US7225282B1 (en) * | 2002-06-13 | 2007-05-29 | Silicon Image, Inc. | Method and apparatus for a two-wire serial command bus interface |
| US8234399B2 (en) * | 2003-05-29 | 2012-07-31 | Seagate Technology Llc | Method and apparatus for automatic phy calibration based on negotiated link speed |
| JP4278439B2 (ja) * | 2003-06-02 | 2009-06-17 | パイオニア株式会社 | 情報通信装置、そのシステム、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 |
| JP4336536B2 (ja) * | 2003-07-18 | 2009-09-30 | パイオニア株式会社 | 伝送速度設定装置、伝送速度設定方法、情報伝送システム並びに伝送速度設定用プログラム及び情報記録媒体 |
| DE10340156A1 (de) * | 2003-09-01 | 2005-03-24 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zum Ermitteln elektronischer Informationen über Übertragungsgeschwindigkeiten in einem Netzwerk |
| US7392445B2 (en) * | 2003-09-11 | 2008-06-24 | International Business Machines Corporation | Autonomic bus reconfiguration for fault conditions |
| US7669190B2 (en) | 2004-05-18 | 2010-02-23 | Qlogic, Corporation | Method and system for efficiently recording processor events in host bus adapters |
| TWI245287B (en) * | 2004-09-08 | 2005-12-11 | Via Tech Inc | Method for initialization drams |
| US7577772B2 (en) * | 2004-09-08 | 2009-08-18 | Qlogic, Corporation | Method and system for optimizing DMA channel selection |
| US20060064531A1 (en) * | 2004-09-23 | 2006-03-23 | Alston Jerald K | Method and system for optimizing data transfer in networks |
| US7392437B2 (en) * | 2005-01-20 | 2008-06-24 | Qlogic, Corporation | Method and system for testing host bus adapters |
| US7281077B2 (en) * | 2005-04-06 | 2007-10-09 | Qlogic, Corporation | Elastic buffer module for PCI express devices |
| WO2007046606A1 (en) * | 2005-10-17 | 2007-04-26 | Samsung Electronics Co., Ltd. | Reproducing apparatus and video data storing method |
| TWI452878B (zh) * | 2008-03-21 | 2014-09-11 | Ralink Technology Corp | 封包處理系統及方法 |
| JP5343747B2 (ja) * | 2008-09-30 | 2013-11-13 | 日本電気株式会社 | 無線通信システム、管理サーバ、ネットワーク選択方法、および管理サーバプログラム |
| KR101256942B1 (ko) * | 2009-10-06 | 2013-04-25 | 한국전자통신연구원 | 직렬 버스 통신 방법 및 이를 위한 버스 인터페이스 장치 |
| CN102647322B (zh) * | 2012-04-09 | 2015-07-29 | 南京信息工程大学 | 超256个终端数限制的485总线传输方法 |
| WO2017053968A1 (en) | 2015-09-25 | 2017-03-30 | Fsa Technologies, Inc. | Data redirection in a bifurcated communication trunk system and method |
| GB2553338B (en) * | 2016-09-02 | 2019-11-20 | Advanced Risc Mach Ltd | Serial communication control |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023869A (en) * | 1989-03-27 | 1991-06-11 | Alberta Telecommunications Research Centre | Method and apparatus for maximizing the transmission capacity of a multi-channel bidirectional communications link |
| US5072407A (en) * | 1990-01-08 | 1991-12-10 | Gandalf Technologies, Inc. | Serial data rate detection method and apparatus |
| US5509126A (en) * | 1993-03-16 | 1996-04-16 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface |
| US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
| US5450438A (en) | 1993-07-26 | 1995-09-12 | At&T Corp. | Fallback method to 1200 bits per second for use in mobile radio |
| SG49916A1 (en) * | 1993-09-13 | 1998-06-15 | Philips Electronics Nv | System and method for adapting the transmission rate to the line quality and modem suitable for such a system |
| US5490209A (en) * | 1994-02-09 | 1996-02-06 | Harris Corporation | Autobaud rate detection mechanism |
| US5627970A (en) | 1994-08-08 | 1997-05-06 | Lucent Technologies Inc. | Methods and apparatus for achieving and maintaining optimum transmission rates and preventing data loss in a processing system nework |
| US5632016A (en) * | 1994-09-27 | 1997-05-20 | International Business Machines Corporation | System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet |
| US5724517A (en) * | 1994-09-27 | 1998-03-03 | International Business Machines Corporation | Method for generating a topology map for a serial bus |
| US5504757A (en) * | 1994-09-27 | 1996-04-02 | International Business Machines Corporation | Method for selecting transmission speeds for transmitting data packets over a serial bus |
| US5881240A (en) * | 1995-03-29 | 1999-03-09 | Brother Kogyo Kabushiki Kaisha | Method and device for setting speed of data transmission |
| US5701292A (en) * | 1995-12-04 | 1997-12-23 | Lucent Technologies Inc. | Method and apparatus for controlling data transfer rates of data sources in asynchronous transfer mode-based networks |
| JP3783363B2 (ja) | 1996-10-03 | 2006-06-07 | ソニー株式会社 | データ通信方法、電子機器、及び物理層集積回路 |
| US5956848A (en) * | 1997-02-27 | 1999-09-28 | The Gillette Company | Shaving system |
| US6005890A (en) * | 1997-08-07 | 1999-12-21 | Pittway Corporation | Automatically adjusting communication system |
| US6035425A (en) * | 1997-09-29 | 2000-03-07 | Lsi Logic Corporation | Testing a peripheral bus for data transfer integrity by detecting corruption of transferred data |
| EP0959590B1 (en) | 1998-05-22 | 2005-12-14 | Canon Kabushiki Kaisha | Data communication system operating at maximum data rate |
-
1998
- 1998-05-20 JP JP13803398A patent/JP3994360B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-18 TW TW088108120A patent/TW428399B/zh not_active IP Right Cessation
- 1999-05-19 US US09/315,092 patent/US6397277B1/en not_active Expired - Fee Related
- 1999-05-19 KR KR1019990018057A patent/KR19990088404A/ko not_active Application Discontinuation
- 1999-05-19 EP EP99303900A patent/EP0971508A3/en not_active Withdrawn
- 1999-05-20 ID IDP990468A patent/ID22595A/id unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0971508A3 (en) | 2000-11-08 |
| US6397277B1 (en) | 2002-05-28 |
| EP0971508A2 (en) | 2000-01-12 |
| JPH11331218A (ja) | 1999-11-30 |
| KR19990088404A (ko) | 1999-12-27 |
| TW428399B (en) | 2001-04-01 |
| ID22595A (id) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994360B2 (ja) | 情報処理装置、情報処理方法、および記録媒体 | |
| JP3906542B2 (ja) | 情報処理装置及び方法、データ通信システム | |
| JPH0832644A (ja) | 信号受信装置 | |
| US6754184B2 (en) | Information processing apparatus and method, and distribution medium | |
| KR100795257B1 (ko) | 네트워크 에러 표시 장치 및 에러 검출 표시 방법 | |
| EP0939529B1 (en) | Destination node, data communication system, method of controlling a destination node and method of operating a data communication system | |
| CA2226372C (en) | Data transmission apparatus, data reception apparatus, and medium | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JP4009022B2 (ja) | データ伝送方法及びデータ伝送装置 | |
| JPH10341247A (ja) | データ送信装置、データ受信装置、データ伝送システム及びデータ伝送方法 | |
| US6678769B1 (en) | Control apparatus and method for managing a logical connection between source and destination nodes | |
| EP1085709B1 (en) | Data transmission in a serial IEEE 1394 bus | |
| JPH08293878A (ja) | 電子機器及び通信制御方法 | |
| US6970431B1 (en) | Electronic device, data communication method and data processing method for electronic device | |
| KR20010033660A (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| JP2001257707A (ja) | マルチ再生システム、サーバ装置、端末装置 | |
| JP3189571B2 (ja) | データ処理装置 | |
| JP3560522B2 (ja) | Ｉｅｅｅ１３９４上のデータ受信装置における受信方法 | |
| WO2004015925A1 (en) | Method and device for performing communication on a bus structured network | |
| JP3341758B2 (ja) | データ転送方法 | |
| JP3627726B2 (ja) | 電子機器 | |
| JPH10200555A (ja) | 伝送方法、受信方法、及び電子機器 | |
| JP2003324451A (ja) | 信号処理システム、信号出力装置、信号入力装置及び通信制御方法 | |
| JP3358618B2 (ja) | データ転送方法 | |
| JPH11252137A (ja) | データ通信システム及びデータ通信装置ならびにデータ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |