JP3994166B2 - 多溝性表面を有するシリコン基板及びその製造方法 - Google Patents

多溝性表面を有するシリコン基板及びその製造方法 Download PDF

Info

Publication number
JP3994166B2
JP3994166B2 JP2004075583A JP2004075583A JP3994166B2 JP 3994166 B2 JP3994166 B2 JP 3994166B2 JP 2004075583 A JP2004075583 A JP 2004075583A JP 2004075583 A JP2004075583 A JP 2004075583A JP 3994166 B2 JP3994166 B2 JP 3994166B2
Authority
JP
Japan
Prior art keywords
silicon substrate
high porosity
surface layer
porosity surface
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004075583A
Other languages
English (en)
Other versions
JP2005268357A (ja
Inventor
広幸 秋永
ツィガング サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004075583A priority Critical patent/JP3994166B2/ja
Priority to US11/084,083 priority patent/US20050233560A1/en
Publication of JP2005268357A publication Critical patent/JP2005268357A/ja
Application granted granted Critical
Publication of JP3994166B2 publication Critical patent/JP3994166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Description

この発明は、多溝性の表面を有するシリコン基板とその製造方法に関し、詳しくは、微細溝が略均一に分布し、該微細溝間に残置するメサ状バンクの端部が量子細線とみなし得る程度にエッチングされた、表面を少なくとも一部に有するシリコン基板とその製造方法に関する。
近年、各種光デバイス用の半導体基板として、高度に多孔性のシリコン基板がしばしば用いられている。これは、液相エッチングという比較的簡便なプロセスによって、微細孔間に残置する柱状のシリコン構造体が、実質的に超格子構造等における量子細線と同等の荷電キャリヤの量子閉込め効果を奏することによるものである。こうした柱状のシリコン構造体は、単結晶シリコンに比べバンドギャップが拡大されており、可視光域でのフォトルミネッセンス等の光学効果を利用可能とするものである。
ここで、シリコン基板表面を多孔化する具体的なプロセスとは、フッ化水素酸水溶液中でシリコン基板を陽極酸化により、その表面に細孔を形成し、該細孔を拡大させて、量子細線を規定するに十分な程度まで該細孔を拡張する処理を続けるシリコン量子ワイヤの製造方法が知られている。(特許文献1参照。)
また、こうしたフッ化水素酸水溶液中でシリコンを陽極酸化して多孔性シリコンを製造するプロセスでは、リソグラフィックパターンを持つSi表面を損傷する危険性が高く、Si表面がHFに長時間さられ、Si表面の形状および欠陥のために、密封部の周りでHFの漏れがあり、さらにシステム・コストが高く、ウェーハ・スループットが低い等の各種デメリットが指摘されている。(特許文献2(の「従来の技術」の欄)参照。)
特許第2611072号公報 特開平6−13366号公報
前述のとおり、シリコン表面を多孔質化する処理としては、フッ化水素酸水溶液中で陽極酸化する方法が普通であるが、特許文献2に例示されるとおり、フッ化水素という劇物を取扱う上での安全性の問題があり、またその処理廃液に伴う環境への影響も懸念されており、フッ化水素を用いないプロセスの確立が切望されている。
また、量子細線を規定しうる程度に細孔を拡張するには、特許文献1に例示されるとおり例えば「78.5%以上」といった高い空隙率となるまで、陽極酸化によるエッチングを続ける必要があり、強度的に非常にもろい基板表面とならざるを得ないにもかかわらず、発光素子や太陽電池といった実用光学デバイスとして利用するためには、さらにバンドギャップの広い材料により被覆してヘテロ構造を採用するなどの複雑な処理が必要となる。
しかも、かかる高空隙率化に伴い、荷電キャリヤの注入面積も小さくなることから、発光効率等の点でも大きな制約を受け、デバイスとしての実用性を大きく損ねていると考えられる。こうしたデバイス設計上の観点からもフッ化水素による多孔化処理並びに多孔構造に代わる新たなプロセス並びに微細構造の確立が待たれている。
本発明者らは、フッ化水素水溶液に依らないエッチングプロセスの確立を目指し、種々の処理液を試行した結果、プロセスの脱フッ化水素化に成功したばかりか、同時に、多数の微細溝を分布させることにより微細孔によらない高い空隙率構造をも実現し、上述の技術的課題を解決しうるプロセスを確立したものである。本発明は、次の技術的事項により特定される発明である。
本発明(1)は、シリコン基板の少なくとも一部に実質的にFe 78 Si 13 B 9 からなる金属被膜を均一に被着する工程、
該被膜を被着したシリコン基板を少なくとも塩酸と硝酸を含む処理液に浸漬し金属被膜が被着された表面をエッチングする工程、
所定時間後に該シリコン基板を該処理液から回収する工程、
該エッチングする工程により形成された微細溝が平面方向に略均一に分布する領域を残して残部を切除する工程を少なくとも含み、
該微細溝が平面方向に略均一に分布する領域が、略均一な幅と高さを有し、各微細溝間にエッチングされずに残置し、バンク幅が先端に向かって次第に縮小する尖った形状となっている長手方向突端を含む、メサ状バンクが平面方向に略均一に分布している領域であることを特徴とする、高空隙率表層部を有するシリコン基板の製造方法である。
本発明()は、前記所定時間は、前記金属被膜の厚さが100〜200nmであるときに、2〜600秒であることを特徴とする、本発明(1)の高空隙率表層部を有するシリコン基板の製造方法である。
本発明()は、前記微細溝は、幅0.5〜1.0μm、深さ100〜300nm及び長さ1μm以上の溝であることを特徴とする、本発明(1)の高空隙率表層部を有するシリコン基板の製造方法である。
本発明()は、前記微細溝が略均一に分布する領域は、略均一な幅と高さを有し、各微細溝間にエッチングされずに残置するメサ状バンクが、平面方向に略均一に分布している領域であることを特徴とする、本発明(1)の高空隙率表層部を有するシリコン基板の製造方法である。
本発明()は、前記微細溝に磁性材料を堆積させる工程をさらに含むことを特徴とする、本発明(1)の高空隙率表層部を有するシリコン基板の製造方法である。
一方、本発明()は、実質的にFe 78 Si 13 B 9 からなる金属被膜が均一に被着したシリコン基板を少なくとも塩酸と硝酸を含む処理液に所定時間浸漬してエッチングすることにより形成された微細溝が平面方向に略均一に分布する表層部を備え、該表層部が、略均一な幅と高さを有し、各微細溝間にエッチングされずに残置し、バンク幅が先端に向かって次第に縮小する尖った形状となっている長手方向突端を含む、メサ状バンクが平面方向に略均一に分布している領域であることを特徴とする、高空隙率表層部を有するシリコン基板である。
本発明()は、前記所定時間とは、前記金属被膜の厚さが100〜200nmであるときに、2〜600秒であることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明(8)は、前記微細溝は、幅0.5〜1.0μm、深さ100〜300nm及び長さ1μm以上の溝であることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明()は、前記微細溝が略均一に分布する表面は、磁気円偏光2色性(MCD)の値のピークが250〜900nmの波長範囲内にあることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明(10)は前記微細溝に磁性材料が充填されていることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明(11)は、可視光発光素子用であることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明(12)は、可視光受光素子用であることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
本発明(13)は、太陽電池用であることを特徴とする、本発明(6)の高空隙率表層部を有するシリコン基板である。
ここで、前記各発明中の「実質的に」なる記載は、成膜法上の組成精度の制限から最大2%程度の組成誤差を生じる恐れがあることから、その程度の組成誤差を包含することを示すためのものである。
本発明により、フッ化水素水溶液を用いることなく、量子細線を規定しうる程度の表面の高い空隙率を実現できるようになった。しかも、かかる高い空隙率は多数の微細溝を略均一に分布させることにより実現させたものであり、表面強度の低下を最小限に留めつつ、多孔性表面を代替できるようになった。
また、本発明による微細溝の分布による高い空隙率構造は、微細溝の成長過程に沿った溝の方向性が認められることから、かかる微細溝に磁性材料等を堆積することにより、シリコン基板表面に大きな磁気異方性を付与することもできる。
図1には、本発明を実施するための装置の一例を示す。図1のとおり、処理槽(1)には、塩酸と硝酸、必要に応じてエタノール等がそれぞれ所要量加えられ、いわゆる王水からなる処理液(4)が貯留した状態となっている。この処理槽(1)の処理液(4)中に、被処理物であるシリコン基板(2)が浸漬、保持される。
被処理物であるシリコン基板(2)における被着金属層(3)のある側の表面では、処理液中にて微細溝形成の反応が進行する。なお、この処理液(4)中には撹拌子(5)があり、この撹拌子(5)の回転運動により処理液の均一性を維持可能に構成してある。
ここで、シリコン基板(2)の表面の少なくとも一部には、Fe78Si13B9からなる100μm厚の金属材料が被着されている。少なくとも該被着した面が電解液たる処理液(4)側に露出するように配置され、所定時間(ここでは1〜600sec)浸漬される。
処理液(4)としては、HCl:40ml、HCl:30ml+HNO3:10ml、HCl:15ml+HNO3:5ml+H2O20ml、HCl:15ml+HNO3:5ml+エタノール:20mlのそれぞれについて、シリコン基板(2)を浸漬する実験を試みた。
図2には、シリコン基板(2)を3HCl+HNO3+4Ethanolからなる処理液(4)に浸漬した後の、基板表面組成の経時的変化を示す。横軸に浸漬時間を取り、FeとSiとOの各成分の変化をプロットしてある。基板浸漬後Feが減少しているように、被覆したFe78Si13B9層が浸食され、約130秒前後までに表面各所でシリコン素地が露出し始め、直ちにその露出部は拡大し、500秒前後で被服層にかかる成分(Fe等)は完全に消滅した。
因みに、3HCl+HNO3からなる処理液(4)でエッチングした後の基板表面の外観は、茶色、緑色、黄色と次第に変化し、最終的には、均一なシリコン表面色となった。最初のシリコン素地の露出開始時を起点として、それ以降の経過時間が、1秒、5秒、10秒、30秒、60秒の表面写真をそれぞれ図3〜7に示す。
図3には、露出から1秒後には、露出開始点であったことを示す円形で平坦なシリコン表面が観察された。図4には、露出から5秒後の、最初に露出を開始した点を中心として放射状に広がる大きな溝状組織が基板の露出表面を覆う様子が観察された。そして、図5には、露出から10秒後の、大きな溝構造が細分化され、微細溝が略均一に分布する組織が観察された。図6には、露出から30秒後の、その微細溝が統合して大きな編み目状組織を呈している様子が観察され、さらに図7には、露出から60秒後の、平坦なシリコン基板素地領域が拡大している様子が観察された。なお、さらに浸漬を続けるとほぼ表面全体が平坦なシリコン基板表面となった。
ここで、露出開始から10秒前後の微細溝が略均一に分布している領域を選択してシリコン基板から切り出し、そのシリコン基板表面について原子間力顕微鏡で観察した。その原子間力顕微鏡写真を図8に示す。
こうして切り出されたこの微細溝の形状としては、溝幅200〜500nm、深さ200nm前後の浸食谷となり、その長さは500nm以上で、長いものではmmオーダーのものも散見された。浸食されずに残っている部分は堤状の形状をなす。またその溝のSEM写真を図9に示す。この図9からは、サイドウォール部と溝底領域とでは性状が異なるように見える。なお、基板表面方向で、浸食の状況は若干のばらつきを生じるため、切り出し領域の選定に当たっては、比較的初期に露出を開始した点間の比較的微細溝の方向性が揃っている領域を選択して切り出すことが望ましい。
次に、該エッチングの進行の程度によるフォトルミネッセンスの状況を図10に示す。図10のとおり、露出から7秒以降60秒後までの試料に、可視光域での特に強い発光が認められた。局所的に量子細線構造をなす原子間力顕微鏡写真等で観察されたメサ状バンクが生成したものと推測される。
なお、図11には、そのフォトルミネッセンスによる発光状況についての顕微鏡写真を示す。この写真中で強い発光している領域(白黒表示のため、図中では、白っぽく表示された領域。カラー写真では、黄色を呈する。)は、メサ状バンクの長手方向の端部領域に集中しており、該端部領域は、量子細線とみなし得る程度の微細な構造を示していると推測される。
すなわち、メサ状バンクはもともと電子の波動関数の三次元等方的な拡がりを妨げる構造である上、特にその長手方向突端では、バンク幅が先端に向かって次第に縮小する尖った形状となっていることから、さらに波動関数の拡がりが制限され、柱状のシリコンと同等の量子細線ライクな構造となっていると推測される。
次に、図12には、浸漬時間の磁気光学特性に対する影響に関し、3HCl+HNO3+4Ethanolからなる処理液(4)に浸漬した際の、浸漬時間毎の基板表層部の磁気円二色性(MCD)の測定結果を示す。各グラフにおいて、主に正のMCDを示す曲線は、印加磁場が正の時、また負のMCDを示す曲線は、印加磁場が負の時に得られるものであり、これらの曲線に大きな差があることから、この試料が大きな磁気光学効果を示すものであることがわかる。更に、この図12から明らかなように、磁気円二色性(MCD)がピークとなる波長は勿論のこと、各波長に対する磁気円二色性のそれぞれの値も、浸漬した時間によって測定波長(250〜900nm)の全域に亘って大きく変化することが観察された。
特に、浸漬時間が150secや300secの結果をみるに、長波長側の磁気円二色性(MCD)が0に収束していない観測結果を示していることからみて、更なる長波長側(〜2000nm)においても磁気光学効果を利用できる性質を有していることが示唆された。
本発明は、高い空隙率の表層部を有するシリコン材料を提供しうる。そして、かかる高い空隙率の表層部を有するシリコン材料は、フォトルミネッセンス等の発光材料として有用な用途を有する。
一方、本発明は、溶液処理工程(特に、エッチング工程)において、金属被服と王水からなる処理液の系を採用したことにより、高い空隙率シリコンの製造における脱フッ化水素プロセスを提供できる。
また、本発明は、略均一な微細溝が分布した領域を選択することにより、量子細線構造を微細孔の拡大によらずに実現できたことから、ヘテロ構造等の後工程の自由度が大きい高空隙率化プロセスを提供できる。
しかも、磁気円二色性(MCD)が浸漬時間によって大きく変動する特性からみて、シリコン基板表面に対し、使用する光学系波長に応じた浸漬時間で本発明にかかる高空隙率化処理を施せば、その磁気光学特性も期待できるので、広範な光学系においてその素子基板として利用できる。
さらには、本発明のシリコン基板の微細溝に磁性材料等を充填させることによって、磁気異方性に富んだ多孔質シリコン基板を提供できる。
本発明にかかる溶液処理装置の概要を示す図である。 本発明にかかる浸漬後の基板表面組成の経時変化を示す図である。 本発明にかかるシリコン素地露出後1秒の基板表面の顕微鏡写真である。 本発明にかかるシリコン素地露出後5秒の基板表面の顕微鏡写真である。 本発明にかかるシリコン素地露出後10秒の基板表面の顕微鏡写真である。 本発明にかかるシリコン素地露出後30秒の基板表面の顕微鏡写真である。 本発明にかかるシリコン素地露出後60秒の基板表面の顕微鏡写真である。 本発明にかかる微細溝組織分布領域の原子間力顕微鏡写真(シリコン素地露出後10秒)である。 本発明にかかる微細溝分布領域のSEM像を示す写真である。 本発明にかかるシリコン基板表面のフォトルミネッセンス強度の経時変化を示す図である。 本発明にかかる微細溝分布領域のフォトルミネッセンス写真である。 本発明にかかる浸漬時間毎のシリコン基板表層部の磁気円二色性(MCD)を示す図である。
符号の説明
1 処理槽
2 シリコン基板
3 被着金属層
4 処理液
5 撹拌子

Claims (13)

  1. シリコン基板の少なくとも一部に実質的にFe 78 Si 13 B 9 からなる金属被膜を均一に被着する工程、
    該被膜を被着したシリコン基板を少なくとも塩酸と硝酸を含む処理液に浸漬し金属被膜が被着された表面をエッチングする工程、
    所定時間後に該シリコン基板を該処理液から回収する工程、
    該エッチングする工程により形成された微細溝が平面方向に略均一に分布する領域を残して残部を切除する工程、を少なくとも含み、
    該微細溝が略均一に分布する領域が、略均一な幅と高さを有し、各微細溝間にエッチングされずに残置し、バンク幅が先端に向かって次第に縮小する尖った形状となっている長手方向突端を含む、メサ状バンクが平面方向に略均一に分布している領域であることを特徴とする、高空隙率表層部を有するシリコン基板の製造方法。
  2. 前記所定時間は、前記金属被膜の厚さが100〜200nmであるときに、2〜600秒であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板の製造方法。
  3. 前記微細溝は、幅0.5〜1.0μm、深さ100〜300nm及び長さ1μm以上の溝であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板の製造方法。
  4. 前記微細溝が略均一に分布する領域が、磁気円偏光2色性(MCD)の値のピークが250〜900nmの波長範囲内にあることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板の製造方法。
  5. 前記微細溝に磁性材料を堆積させる工程をさらに含むことを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板の製造方法。
  6. 実質的にFe 78 Si 13 B 9 からなる金属被膜が均一に被着したシリコン基板を少なくとも塩酸と硝酸を含む処理液に所定時間浸漬してエッチングすることにより形成された微細溝が平面方向に略均一に分布する表層部を備え
    該微細溝が平面方向に略均一に分布する表層部が、略均一な幅と高さを有し、各微細溝間にエッチングされずに残置し、バンク幅が先端に向かって次第に縮小する尖った形状となっている長手方向突端を含む、メサ状バンクが平面方向に略均一に分布している領域からなることを特徴とする、高空隙率表層部を有するシリコン基板。
  7. 前記所定時間とは、前記金属被膜の厚さが100〜200nmであるときに、2〜600秒であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  8. 前記微細溝は、幅0.5〜1.0μm、深さ100〜300nm及び長さ1μm以上の溝であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  9. 前記微細溝が略均一に分布する表面は、磁気円偏光2色性(MCD)の値のピークが250〜900nmの波長範囲内にあることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  10. 前記微細溝に磁性材料が充填されていることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  11. 可視光発光素子用であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  12. 可視光受光素子用であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
  13. 太陽電池用であることを特徴とする、請求項記載の高空隙率表層部を有するシリコン基板。
JP2004075583A 2004-03-17 2004-03-17 多溝性表面を有するシリコン基板及びその製造方法 Expired - Lifetime JP3994166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004075583A JP3994166B2 (ja) 2004-03-17 2004-03-17 多溝性表面を有するシリコン基板及びその製造方法
US11/084,083 US20050233560A1 (en) 2004-03-17 2005-03-17 Silicon substrates with multi-grooved surface and production methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004075583A JP3994166B2 (ja) 2004-03-17 2004-03-17 多溝性表面を有するシリコン基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007110451A Division JP4811736B2 (ja) 2007-04-19 2007-04-19 多溝性表面を有するシリコン基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005268357A JP2005268357A (ja) 2005-09-29
JP3994166B2 true JP3994166B2 (ja) 2007-10-17

Family

ID=35092620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075583A Expired - Lifetime JP3994166B2 (ja) 2004-03-17 2004-03-17 多溝性表面を有するシリコン基板及びその製造方法

Country Status (2)

Country Link
US (1) US20050233560A1 (ja)
JP (1) JP3994166B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法

Also Published As

Publication number Publication date
JP2005268357A (ja) 2005-09-29
US20050233560A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
TWI472477B (zh) 矽奈米結構與其製造方法及應用
US7074480B2 (en) Porous body and method of manufacturing the same
US6982217B2 (en) Nano-structure and method of manufacturing nano-structure
US10134634B2 (en) Metal-assisted chemical etching of a semiconductive substrate with high aspect ratio, high geometic uniformity, and controlled 3D profiles
Santos et al. Electrochemical etching methods for producing porous silicon
Solanki et al. Top-down etching of Si nanowires
CN109072451A (zh) 纳米多孔半导体材料及其制造
Ono et al. Fabrication and structure modulation of high-aspect-ratio porous GaAs through anisotropic chemical etching, anodic etching, and anodic oxidation
KR101671627B1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
US10662550B2 (en) Diamond nanostructures with large surface area and method of producing the same
JP3994166B2 (ja) 多溝性表面を有するシリコン基板及びその製造方法
CN102157371B (zh) 一种制作单晶硅纳米结构的方法
Vorobyova et al. SEM investigation of pillared microstructures formed by electrochemical anodization
JP4811736B2 (ja) 多溝性表面を有するシリコン基板の製造方法
JP2002004087A (ja) ナノ構造体の製造方法及びナノ構造体
Müller et al. High aspect ratio microstructures based on anisotropic porous materials
Zahedinejad et al. Successful definition of nanowire and porous Si regions of different porosity levels by regular positive photoresist using metal-assisted chemical etching
US20040018139A1 (en) Nanotube apparatus
WO1999045583A1 (en) Method for electrochemically etching a p-type semiconducting material, and a substrate of at least partly porous semiconducting material
Asoh et al. Pt–Pd-embedded silicon microwell arrays
Hippo et al. Formation mechanism of 100-nm-scale periodic structures in silicon using magnetic-field-assisted anodization
CN106502080B (zh) 制造微机械钟表部件的方法和所述微机械钟表部件
US20030104752A1 (en) Method of forming a small gap and its application to the fabrication of a lateral fed
KR101581783B1 (ko) 나노유체 채널을 기반으로 하는 채널 구조물 및 이를 제조하는 방법
Jang et al. Fabrication of ordered silicon wire structures via macropores without pore wall by electrochemical etching

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070627

R150 Certificate of patent or registration of utility model

Ref document number: 3994166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term