JP3993541B2 - 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 - Google Patents
2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 Download PDFInfo
- Publication number
- JP3993541B2 JP3993541B2 JP2003203805A JP2003203805A JP3993541B2 JP 3993541 B2 JP3993541 B2 JP 3993541B2 JP 2003203805 A JP2003203805 A JP 2003203805A JP 2003203805 A JP2003203805 A JP 2003203805A JP 3993541 B2 JP3993541 B2 JP 3993541B2
- Authority
- JP
- Japan
- Prior art keywords
- macro cell
- cmos pixel
- dimensional
- image sensor
- pixel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 43
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、2次元シャッター機能を有する2次元マクロセル制御イメージセンサ及び撮像方法、並びにこれら2次元マクロセル制御イメージセンサ及び撮像方法を利用した撮像素子に関する。
【0002】
【従来の技術】
高速度撮影のためにCCDやCMOSイメージセンサなどの固体撮像素子にも写真カメラ同様に露光を電子的に制御する電子シャッター機能が必要である。従来の固体撮像素子の電子シャッターには、画素全体を一つのゲート信号にて一括して露光時間を制御する全体同期シャッターと呼ばれる方式と、画素の一行ずつを時間的にずらしながら、簾のように随時ゲート制御して露光時間を制御するローリングシャッター方式とがあった。
【0003】
カメラ画像から変位を抽出したり、物体の速度を求めたりする際、従来の電子シャッターでは、撮像物体が画素を通過する時間に比べ、背景ノイズだけを受光撮像する時間が長くなってしまい、撮像イメージの信号ノイズ比を劣化させてしまう原因となっていた。このため、従来においては、撮像物体を撮影感度以上に明るく照らす必要があった。
【0004】
【発明が解決しようとする課題】
本発明は、2次元に区分された領域毎にシャッター機能を発現せしめ、撮像物体を高速度かつ高感度で撮影することができるイメージセンサ及び撮像方法、並びに撮像素子を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
複数のCMOS画素回路が内蔵され、X方向及びY方向に配置されてなる複数のマクロセルユニットと、
撮像物体の移動に同期させたXアドレス制御信号及びYアドレス制御信号を受信するためのXYアドレス制御信号読み込み手段と、
前記Xアドレス制御信号に基づき、前記X方向に配置された前記複数のマクロセルユニットの一つにおける前記CMOS画素回路の少なくとも一つをオンさせて露光するためのXアドレス制御手段と、
前記Yアドレス制御信号に基づき、前記Y方向に配置された前記複数のマクロセルユニットの一つにおける前記CMOS画素回路の少なくとも一つをオンさせて露光するためのYアドレス制御手段とを具え、
2次元シャッター機能を呈することを特徴とする、2次元マクロセル制御イメージセンサに関する。
【0006】
また、本発明は、
撮像物体の移動に同期させたXアドレス制御信号及びYアドレス制御信号を受信する工程と、
前記Xアドレス制御信号及び前記Yアドレス制御信号に基づき、X方向及びY方向に配置された複数のマクロセルユニットの一つにおけるCMOS画素回路をオンさせて露光して2次元シャッター機能を生ぜしめる工程と、
前記オン状態の前記CMOS画素回路の電流値を画素出力として読み取る工程と、
を具えることを特徴とする、撮像方法に関する。
【0007】
本発明によれば、複数のCMOS画素回路が内蔵されたマクロセルユニットを複数用い、これらをX方向及びY方向にそれぞれ所定数配置し、撮像物体の移動に同期させたXアドレス制御信号及びYアドレス制御信号で、前記撮像物体の移動位置に対応した、前記マクロセルユニットにおけるCMOS画素回路をオンして露光するようにしている。したがって、前記撮像物体の移動に同期させ、前記撮像物体の移動に追随するようにして前記複数のCMOS画素回路をオンして露光できるようになる。
【0008】
したがって、前記オン状態のCMOS画素回路からの画素出力を定量することにより、前記マクロセルユニット内に設けられた前記複数のCMOS画素回路のそれぞれが2次元に区分されたシャッターとして機能するようになるため、前記撮像物体の移動に追随して高速度で撮影できるようになる。この結果、背景ノイズを受光撮像する時間が不用意に長くなることがなく、前記撮像物体の撮像イメージの信号ノイズ比を向上させることができるようになる。
【0009】
本発明において、前記CMOS画素回路は、フォトダイオードと、このフォトダイオードの受光量に比例した電荷を蓄積するためのコンデンサとを有することができる。また、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用MOS型トランジスタを有することができる。さらに、前記CMOS画素回路は、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出すための、画素出力取出スイッチ用MOS型トランジスタを有することができ、リセット用MOS型トランジスタを有することができる。
【0010】
なお、本発明の撮像素子は、上述した2次元マクロセル制御イメージセンサ及び撮像方法を利用したことを特徴とする。
【0011】
本発明のその他の特徴、及び利点については以下の発明の実施の形態で説明する。
【0012】
【発明の実施の形態】
図1は、本発明の2次元マクロセル制御イメージセンサの一例における構成を概略的に示す図であり、図2は、図1に示す2次元マクロセル制御イメージセンサの、マクロセルユニットにおけるCMOS画素回路の一例を示す回路図である。
【0013】
図1に示す2次元マクロセル制御イメージセンサ10は、複数のマクロセルユニット11と、XYアドレス制御信号読み込み手段としてのリードシーケンサー13と、Xアドレス制御手段としての複数のXアドレスシーケンサー14と、Yアドレス制御手段としての複数のYアドレスシーケンサー15とを具えている。
【0014】
本例において、マクロセルユニット11は、行方向に128個、列方向に128個、すなわち128×128個の配列で配置されている。また、複数のXアドレスシーケンサー14は、それぞれ列方向に配置されたマクロセルユニット11と対応するようにして配置されている。さらに、複数のYアドレスシーケンサー15は、それぞれ行方向に配置されたマクロセルユニット11と対応するようにして配置されている。
【0015】
なお、マクロセルユニット11の128×128個の配置密度は、以下に示すように、撮像物体の移動に素早く追随してその移動位置を高速度で読み取ることができるトリガーセンサの画素数に対応させたものである。
【0016】
また、各マクロセルユニット11内には、複数のCMOS画素回路12が行方向に24個、列方向に24個、すなわち24×24個の配列で配置されている。これによって、イメージセンサ10全体として(128×24)×(128×24)=9.4M画素となり、9M以上の画素数が要求される高解像度撮像素子などに好適に用いることができるようになる。
【0017】
さらに、マクロセルユニット11と、Xアドレスシーケンサー14との間には、コラムアンプ14及び出力アンプ16が設けられている。
【0018】
一方、図2に示すように、各CMOS画素回路12は、フォトダイオードD、コンデンサC、電荷蓄積スイッチ用MOS型トランジスタT1、画素出力取出スイッチ用MOS型トランジスタT2、及びリセット用MOS型トランジスタT3を有している。
【0019】
次に、図1に示す2次元マクロセル制御イメージセンサ10を用いた場合の撮像方法(操作)について説明する。最初に、イメージセンサ10のリセットをオフとし、シャッターをオンとして、イメージセンサ10を露光状態とする。このとき、図2に示すCMOS画素回路12において、トランジスタT3はオフ状態となる。
【0020】
次いで、図1に示すイメージセンサ10と別途に設けられた、例えば、撮像物体の移動に素早く追随し、その移動位置を高速度で読み取ることのできるトリガーセンサなどからイメージセンサ10に送られた、前記撮像物体の移動に同期したXアドレス制御信号及びYアドレス制御信号をリードしーケンサー13で読み込む。その後、前記Xアドレス制御信号及び前記Yアドレス制御信号はデコードされてXアドレスシーケンサー14及びYアドレスシーケンサー15に送られる。
【0021】
次いで、Xアドレスシーケンサー14及びYアドレスシーケンサー15は、前記Xアドレス制御信号及び前記Yアドレス制御信号に対応したマクロセルユニット11のCMOS画素回路12をオンにする。
【0022】
このとき、図2に示すCMOS画素回路12において、トランジスタT1はそのゲートに対して電源線L1より所定のゲート電圧が印加されることによってオンとなる。したがって、フォトダイオードDでの受光量に比例した電荷がコンデンサCに蓄積されるようになる。
【0023】
次いで、電源線L2を介してトランジスタT2のゲートに所定のゲート電圧が印加されることにより、トランジスタT2がオンとなり、コンデンサCに蓄積された電荷に起因した電流が画素出力として、電源線L4より外部に取り出される。前記電流(画素出力)は、コラムアンプ16に送られ、次いで出力アンプ17を介してイメージセンサ10より外部に取り出される。したがって、前記電流値を計測することにより、前記画素出力の読出しが完了する。
【0024】
なお、画素出力の読出し後は、イメージセンサ10のリセットをオンとする。このとき、読出しの行われなかったCMOS画素回路では、図2において、電源線L3を介して所定のゲート電圧がトランジスタT3のゲートに印加され、トランジスタT3はオンとなる。したがって、コンデンサCに蓄積された電荷は、トランジスタT3を介して外部に放出されるようになる。
【0025】
以上説明したように、図1に示す2次元マクロセル制御イメージセンサ10を用いて撮像を行う場合、撮像物体の移動位置に対応したマクロセルユニット11のCMOS画素回路12のみをオンとし、前記撮像物体の撮像に起因した画素出力を読み取るようにしている。したがって、CMOS画素回路12は2次元的に区分されたシャッターとして機能する。この結果、撮像物体の移動に追随して高速度で撮影できるようになり、背景ノイズを受光撮像する時間が不用意に長くなることがなく、前記撮像物体の撮像イメージの信号ノイズ比を向上させることができるようになる。
【0026】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【0027】
【発明の効果】
以上説明したように、本発明によれば、2次元に区分された領域毎にシャッター機能を発現せしめ、撮像物体を高速度かつ高感度で撮影することができるイメージセンサ及び撮像方法、並びに撮像素子を提供することができる。
【図面の簡単な説明】
【図1】 本発明の2次元マクロセル制御イメージセンサの一例における構成を概略的に示す図である。
【図2】 図1に示す2次元マクロセル制御イメージセンサの、マクロセルユニットにおけるCMOS画素回路の一例を示す回路図である。
【符号の説明】
10 2次元マクロセル制御イメージセンサ
11 マクロセルユニット
12 CMOS画素回路
13 リードシーケンサー
14 Xアドレスシーケンサー
15 Yアドレスシーケンサー
16 コラムアンプ
17 出力アンプ
D フォトダイオード
C コンデンサ
T1 電荷蓄積スイッチ用MOS型トランジスタ
T2 画素出力取出スイッチ用MOS型トランジスタ
T3 リセット用MOS型トランジスタ
Claims (17)
- 複数のCMOS画素回路が内蔵され、X方向及びY方向に配置されてなる複数のマクロセルユニットと、
撮像物体の移動に同期させたXアドレス制御信号及びYアドレス制御信号を受信するためのXYアドレス制御信号読み込み手段と、
前記Xアドレス制御信号に基づき、前記X方向に配置された前記複数のマクロセルユニットの一つにおける前記CMOS画素回路の少なくとも一つをオンさせて露光するためのXアドレス制御手段と、
前記Yアドレス制御信号に基づき、前記Y方向に配置された前記複数のマクロセルユニットの一つにおける前記CMOS画素回路の少なくとも一つをオンさせて露光するためのYアドレス制御手段とを具え、
2次元シャッター機能を呈することを特徴とする、2次元マクロセル制御イメージセンサ。 - 前記CMOS画素回路は、フォトダイオードと、このフォトダイオードの受光量に比例した電荷を蓄積するためのコンデンサとを有することを特徴とする、請求項1に記載の2次元マクロセル制御イメージセンサ。
- 前記CMOS画素回路は、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用MOS型トランジスタを有することを特徴とする、請求項2に記載の2次元マクロセル制御イメージセンサ。
- 前記CMOS画素回路は、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出すための、画素出力取出スイッチ用MOS型トランジスタを有することを特徴とする、請求項2又は3に記載の2次元マクロセル制御イメージセンサ。
- 前記CMOS画素回路は、リセット用MOS型トランジスタを有することを特徴とする、請求項2〜4のいずれか一に記載の2次元マクロセル制御イメージセンサ。
- 前記複数のマクロセルユニットは、前記X方向及び前記Y方向に、それぞれ128個配置したことを特徴とする、請求項1〜5のいずれか一に記載の2次元マクロセル制御イメージセンサ。
- 前記複数のCMOS画素回路は、前記マクロセルユニット中において、前記X方向及び前記Y方向に、それぞれ24個配置したことを特徴とする、請求項1〜6のいずれか一に記載の2次元マクロセル制御イメージセンサ。
- 前記Xアドレス制御手段は、前記複数のマクロセルユニットの、前記X方向に配置されたそれぞれに対して設けられたシーケンサーを有することを特徴とする、請求項1〜7のいずれか一に記載の2次元マクロセル制御イメージセンサ。
- 前記Yアドレス制御手段は、前記複数のマクロセルユニットの、前記Y方向に配置されたそれぞれに対して設けられたシーケンサーを有することを特徴とする、請求項1〜8のいずれか一に記載の2次元マクロセル制御イメージセンサ。
- 請求項1〜19のいずれか一に記載の2次元マクロセル制御イメージセンサを具えることを特徴とする撮像素子。
- 撮像物体の移動に同期させたXアドレス制御信号及びYアドレス制御信号を受信する工程と、
前記Xアドレス制御信号及び前記Yアドレス制御信号に基づき、X方向及びY方向に配置された複数のマクロセルユニットの一つにおけるCMOS画素回路をオンさせて露光して2次元シャッター機能を生ぜしめる工程と、
前記オン状態の前記CMOS画素回路の電流値を画素出力として読み取る工程と、
を具えることを特徴とする、撮像方法。 - 前記CMOS画素回路は、フォトダイオードと、コンデンサとを有し、前記CMOS画素回路のオンに応答して、前記フォトダイオードの受光量に比例した電荷を前記コンデンサに蓄積することを特徴とする、請求項11に記載の撮像方法。
- 前記CMOS画素回路は、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用MOS型トランジスタを有し、前記CMOS画素回路のオンに応答して、電荷蓄積スイッチ用MOS型トランジスタがオンとなり、前記フォトダイオードの受光量に比例した電荷を前記コンデンサに蓄積することを特徴とする、請求項12に記載の撮像方法。
- 前記CMOS画素回路は、画素出力取出スイッチ用MOS型トランジスタを有し、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出し、前記CMOS画素回路における受光を定量的に検知することを特徴とする、請求項12又は13に記載の撮像方法。
- 前記CMOS画素回路は、リセット用MOS型トランジスタを有し、前記CMOS画素回路を非受光状態とすることを特徴とする、請求項12〜14のいずれか一に記載の撮像方法。
- 前記複数のマクロセルユニットは、前記X方向及び前記Y方向に、それぞれ128個配置したことを特徴とする、請求項11〜15のいずれか一に記載の撮像方法。
- 前記複数のCMOS画素回路は、前記マクロセルユニット中において、前記X方向及び前記Y方向に、それぞれ24個配置したことを特徴とする、請求項11〜16のいずれか一に記載の撮像方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203805A JP3993541B2 (ja) | 2003-07-30 | 2003-07-30 | 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 |
PCT/JP2004/009432 WO2005013608A1 (ja) | 2003-07-30 | 2004-07-02 | 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203805A JP3993541B2 (ja) | 2003-07-30 | 2003-07-30 | 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051352A JP2005051352A (ja) | 2005-02-24 |
JP3993541B2 true JP3993541B2 (ja) | 2007-10-17 |
Family
ID=34113631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203805A Expired - Lifetime JP3993541B2 (ja) | 2003-07-30 | 2003-07-30 | 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3993541B2 (ja) |
WO (1) | WO2005013608A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5266916B2 (ja) | 2008-07-09 | 2013-08-21 | ソニー株式会社 | 撮像素子、カメラ、撮像素子の制御方法、並びにプログラム |
EP3588940B1 (en) | 2013-07-04 | 2023-03-22 | Nikon Corporation | Electronic apparatus, method for controlling electronic apparatus, and control program |
US10477133B2 (en) * | 2017-10-02 | 2019-11-12 | Sony Semiconductor Solutions Corporation | Solid-state imaging sensor and solid-state imaging device |
JP2020171054A (ja) * | 2020-07-06 | 2020-10-15 | 株式会社ニコン | 電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4229481B2 (ja) * | 1996-07-31 | 2009-02-25 | オリンパス株式会社 | 撮像表示システム |
JPH10262187A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | 固体撮像装置 |
JP2000134549A (ja) * | 1998-10-22 | 2000-05-12 | Toshiba Corp | 固体撮像装置 |
JP4365912B2 (ja) * | 1998-11-18 | 2009-11-18 | キヤノン株式会社 | 撮像装置及びそれを用いた撮像システム |
JP2000253316A (ja) * | 1999-03-02 | 2000-09-14 | Kawasaki Steel Corp | Cmosイメージセンサ |
JP2003189186A (ja) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 撮像装置 |
-
2003
- 2003-07-30 JP JP2003203805A patent/JP3993541B2/ja not_active Expired - Lifetime
-
2004
- 2004-07-02 WO PCT/JP2004/009432 patent/WO2005013608A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2005013608A1 (ja) | 2005-02-10 |
JP2005051352A (ja) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9118883B2 (en) | High dynamic range imaging with multi-storage pixels | |
JP3748267B2 (ja) | 撮像装置 | |
CN101616259B (zh) | 摄像装置和摄像方法 | |
JP5167094B2 (ja) | 撮像装置及び撮像方法 | |
JP2007166581A (ja) | 高速撮影用固体撮像装置 | |
KR20090086074A (ko) | 이미지 센서 및 카메라 | |
US20110074996A1 (en) | Ccd image sensors with variable output gains in an output circuit | |
JPH09200629A (ja) | 光電変換装置と半導体集積回路 | |
JP2007194687A (ja) | 撮像装置 | |
US9247167B2 (en) | Image sensor and method of sensing | |
WO2006016945A1 (en) | Extended dynamic range imaging system | |
JP2010171666A (ja) | 固体撮像素子の駆動方法および固体撮像素子 | |
US20020060741A1 (en) | Image capturing apparatus, method for capturing image and camera | |
JP2007235893A (ja) | 撮像装置及び固体撮像装置の制御方法 | |
JP3993541B2 (ja) | 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 | |
JP2004159155A (ja) | エリアイメージセンサ | |
JP2006108889A (ja) | 固体撮像装置 | |
JP2004180317A (ja) | ビデオ画像と静止画像を取り込む方法 | |
JP2004096504A (ja) | 移動物体撮影装置 | |
US7630000B2 (en) | Electronic blurring correction apparatus | |
JP2002320119A (ja) | 撮像装置及びその駆動方法 | |
JP5127510B2 (ja) | 撮像装置、及び撮像装置の制御方法 | |
JP5106056B2 (ja) | 撮像装置及びそのフリッカ検出方法 | |
JP2019114956A (ja) | 画像処理装置、撮像システム、移動体 | |
JP2000261728A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3993541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |