JP3992650B2 - Semiconductor device - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置を作製する工程においてドーピング処理を行う技術および上記技術によって作製された半導体装置（素子）に関するものである。
【０００２】
【従来の技術】
従来、ドーピングを行う技術として、熱拡散法やイオン打ち込み法が知られている。熱拡散法は５００度〜１２００度という高温雰囲気中で不純物を半導体中に拡散させる方法であり、イオン打ち込み法はイオン化した不純物を電界で加速し所定の場所に打ち込む方法である。もっとも、イオン打ち込み法では、高エネルギーイオンによって結晶構造が著しく破壊され、アモルファスもしくはそれに近い状態になり、電気特性が著しく劣化するので、前記熱拡散法を同程度の熱処理を必要とした。イオン打ち込み法は熱拡散法に比べて不純物濃度を制御することが容易であるので、ＶＬＳＩやＵＬＳＩを製造するには必要不可欠な技術となった。
【０００３】
【発明が解決しようとする課題】
しかし、イオン打ち込み法においても問題がなかったわけではない。最大の問題は、注入されたイオンの拡散を制御することが困難なことであった。これは、特にデザインルールが０．５μｍ以下のいわゆるクウォーターミクロンデバイスでは大きな問題となった。また、近年では不純物の拡散された領域（拡散領域）を浅く形成することが求められているが、０．１μｍ以下の深さの拡散領域を再現性良く形成することはイオン注入法では困難であった。以上の点については、図２を用いて説明する。
【０００４】
第１の問題点に関しては、イオン打ち込みによって、半導体中に打ち込まれたイオンが２次散乱によって、横方向に拡散してしまうことと、熱処理工程によって熱的に周囲に拡がってしまうことのためである。このような効果は、デザインルール（典型的にはＭＯＳＦＥＴのゲート電極の幅）が１．０μｍ以上の場合にはほとんど問題ではなかったが、それ以下では、上記の効果による拡散部分が、図２（Ａ）に示すように、ゲート電極の幅に比して大きくなり、ゲート電極２０５と拡散領域（ソース、ドレイン）２０２、２０３の幾何学的重なりが生じる。このような重なりはゲート電極とソース、ドレインの寄生容量のもととなり、動作速度の低下をもたらす。
【０００５】
第２の問題点に関しては、大きく分けて２つの効果が原因である。１つは第１の問題点で指摘したような熱的な要因による拡散の効果である。このため、拡散領域の厚さを０．１μｍ以下にすることは難しい。もう１つの効果は、半導体が結晶性の場合に顕著であるが、イオン打ち込みにおけるチャネリングの効果である。これは、結晶面に垂直に入射した場合には、イオンが全く散乱を受けないために基板の深部にまで到達するという効果である。
【０００６】
従来は、このチャネリング効果を避けるために、結晶面に対して数°の傾きを持たせてイオン打ち込みをおこなう。しかしながら、このような工夫をおこなっても、半導体内部で軌道の曲げられたイオンがチャネリング条件に合致することがある。したがって、図２（Ｂ）に示すように、深い位置までイオンが入り込んでしまう。また、多結晶半導体にイオンを注入する場合には、結晶面はランダムであるので、イオンの深さは全くバラバラとなってしまう。
【０００７】
多結晶半導体を使用する場合には別な問題もある。すなわち、多結晶半導体では、ドーピングされた不純物の熱的な拡散は結晶の粒界を通して進行する傾向があるため、図２（Ｃ）に示すように、均等にドーピングをおこなうことができない。これらの問題は、イオン打ち込みと熱処理による再結晶化という従来の方法によっては解決が困難であった。もちろん、熱拡散法によっては到底解決できなかった。
【０００８】
本発明の解決すべき課題は以下のようにまとめられる。すわなち、第１に不純物の横方向の拡散を防止することであり、第２にその拡散の深さを制御して、０．１μｍ以下、好ましくは５０ｎｍ以下とすることである。本発明は、この２点の問題点において、単結晶もしくは多結晶あるいはそれらに準ずる半導体材料の一部あるいは全部において、少なくとも１つを解決する方法を提供することを目的とする。以上の条件を満たすことによって、チャネル長１．０μｍ以下、典型的には０．１〜０．３μｍのＭＯＳデバイスを安定して作製することができる。
【０００９】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、半導体に導電型を付与する不純物を含む高純度の反応性気体（不純物ガス）やそれを水素、フッ素、ヘリウム、アルゴン等の比較的安定なガスに希釈した雰囲気中で、試料半導体表面に対してパルスレーザー光を照射することによって、不純物を前記試料半導体中にドーピングする。この方法では、レーザー照射によって、瞬間的に加熱された半導体表面において、付近の不純物ガスが分解、あるいは半導体表面と反応し、半導体表面のごく薄い部分にのみ不純物がドーピングされる。その厚さは半導体表面の保持されている温度にも依存するが、０．１μｍ以下とすることが可能である。
【００１０】
また、このような反応では、熱的な拡散は、レーザー光のパルス幅を１μｓｅｃ以下、好ましくは１００ｎｓｅｃ以下とすることによって、実質的になくすことができる。また、本発明では、イオン打ち込みにおいて問題となったチャネリングや２次散乱はなく、したがって、図１（Ａ）に示すように、極めて理想的な拡散領域が形成され、その深さ方向の不純物濃度分布は、図１（Ｂ）に示すように必要とする深さにのみ集中的に分布し、半導体に形成された不純物領域における深さ方向の不純物の分布は、分布曲線１０６で示される。厳密には横方向の拡散も存在するが、その大きさは典型的には５０ｎｍ以下で、現実のデバイスにおいては無視できるものである。
【００１１】
さらに、粒界を有する半導体材料においても、熱的な影響が無いので、図１（Ｃ）に示すように拡散領域が粒界に影響されることはない。付け加えて言えば、本発明では、パルスレーザーによる加熱という非熱平衡状態を利用するため、従来では不可能であったような高濃度の不純物拡散が可能である。
【００１２】
本発明においては、不純物濃度は、レーザーのエネルギーや、雰囲気中の不純物ガスの濃度、半導体表面温度等を加減することによって目的とする値を得ることができる。本発明においては、不純物が拡散されるべき半導体表面は露出されていても、他の被膜で覆われていてもよい。他の被膜で覆われている場合には、被膜の化学的、物理的性質によって、不純物がブロッキングされ、その結果、半導体中への拡散濃度、拡散深さが制御される。
【００１３】
本発明における不純物とは、半導体として珪素半導体（シリコン）を用いた場合において、Ｐ型を付与するのであれば、３価の不純物、代表的にはであるＢ（ボロン）等を用いることができ、Ｎ型を付与するのであれば、５価の不純物、代表的にはＰ（リン）やＡｓ（砒素）等を用いることができる。そしてこれらの不純物を含む反応性気体としてＡｓＨ₃ ，ＰＨ₃ ，ＢＦ₃ ，ＢＣｌ₃ ，Ｂ（ＣＨ₃ ）₃ 等を用いることができる。
【００１４】
半導体としては、従来のウェファー状の単結晶のシリコン半導体に加えて、ＴＦＴを作製するのであれば、気相成長法やスパッタ法等によって成膜した非晶質シリコン半導体薄膜が一般的には用いられる。また、液相成長によって絶縁基板上に作製した多結晶または単結晶のシリコン半導体でも本発明が適用できる。さらに、シリコン半導体に限定されず、他の半導体であってもよいことはいうまでもない。
【００１５】
レーザー光としては、パルス発振型のエキシマレーザー装置を用いることが有用である。これは、パルス発振レーザーでは、試料の加熱が瞬間的で、しかも表面だけに限定され、基板に影響を与えないからである。連続発振レーザーによる加熱は、上記のような非熱平衡状態を実現することが不可能な上、局所的な加熱であるがゆえ、加熱部分と基板との熱膨張の著しい違いなどによって、加熱部分が剥離してしまうことがある。この点、パルスレーザーでは、熱緩和時間は、熱膨張のような機械的応力の反応時間に比べて圧倒的に小さく、機械的なダメージを与えない。
【００１６】
特に、エキシマーレーザー光は、紫外光であり、シリコンを初めとする多くの半導体に効率良く吸収される上、パルスの持続時間は１０ｎｓｅｃと短い。また、エキシマーレーザーは既に、アモルファスシリコン薄膜をレーザー照射によって結晶化させて、結晶性の高い多結晶シリコン薄膜を得るという実験に使用された実績がある。具体的なレーザーの種類としては、ＡｒＦエキシマレーザー（波長１９３ｎｍ）、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）、ＸｅＦエキシマレーザー（波長３５１ｎｍ）、ＫｒＦエキシマレーザー（２４８ｎｍ）等を用いることが適当である。
【００１７】
本発明においては、半導体表面を加熱あるいは冷却しても構わない。半導体表面の温度を制御することによって、不純物の拡散を促進あるいは抑制することが可能となるので、本発明を実施する者は、目的とする不純物濃度や拡散深さを得るために温度制御をおこなうことが勧められる。
【００１８】
本発明において、不純物ガスの分解を促進するために、直流や交流の電気エネルギーを用いて、不純物ガスをプラズマ化することも有効である。この目的のために加えられる電磁エネルギーとしては、１３．５６ＭＨｚの高周波エネルギーが一般的である。この電磁エネルギーによるドーピングガスの分解によって、ドーピングガスを直接分解できないレーザー光を用いた場合でも効率よくドーピングを行うことができる。電磁エネルギーの種類としては、１３．５６ＭＨｚの周波数に限定されるものではなく、例えば２．４５ＧＨｚのマイクロ波を用いるとさらに高い活性化率を得ることができる。さらに２．４５ＧＨｚのマイクロ波と８７５ガウスの磁場との相互作用で生じるＥＣＲ条件を用いてもよい。また、ドーピングガスを直接分解できる光エネルギーを用いることも有効である。
【００１９】
本発明の装置の概念図を図３および図４に示す。図３は基板加熱装置を具備したもの、図４は、それに加えてプラズマを発生させる為の電磁装置をも具備したものを示している。これらの図面は概念的なものであるので、当然のことながら、実際の装置においては、必要に応じてその他の部品を具備することがある。以下、その使用方法について概説する。
【００２０】
図３において、試料３０４は試料ホルダー３０５上に設置される。最初に、チャンバー３０１は排気装置に接続した排気系３０７によって真空排気される。この場合には、できるだけ高真空に排気することが望まれる。すなわち、大気成分である炭素や窒素、酸素は半導体にとっては一般に好ましくないからである。このような元素は、半導体中に取り込まれるが、同時に添加された不純物の活性度を低下させることがある。また、半導体の結晶性を損ない、粒界における不対結合手の原因となる。したがって、１０^-6ｔｏｒｒ以下、好ましくは１０^-8ｔｏｒｒ以下にまでチャンバー内を真空引きすることが望まれる。
【００２１】
また、排気と前後してヒーター３０６を作動させ、チャンバー内部に吸着した大気成分を追い出すことも望ましい。現在の真空装置において使用されているように、チャンバー以外に予備室を設け、チャンバーが直接、大気に触れないような構造とすることも望ましい。当然のことながら、ロータリーポンプや油拡散ポンプに比べて、炭素等の汚染の少ないターボ分子ポンプやクライオポンプを用いることが望ましい。
【００２２】
十分に排気されたら、反応性ガスをガス系３０８によって、チャンバー内に導入する。反応性ガスは、単独のガスからなっていても、あるいは水素やアルゴン、ヘリウム、ネオン等で希釈されていてもよい。また、その圧力は大気圧でも、それ以下でもよい。これらは、目的とする半導体の種類と、不純物濃度、不純物領域の深さ、基板温度等を考慮して選択される。
【００２３】
次に窓３０２を通して、レーザー光３０３が試料に照射される。このとき、試料はヒーターによって、一定の温度に加熱されている。レーザー光は、１か所に付き通常１〜５０パルス程度照射される。レーザーパルスのエネルギーのばらつきが極めて大きな状態で、あまりパルス数がすくない場合には不良発生の確率が大きい。一方、あまりにも多くのパルスを１か所に照射することは量産性（スループット）の面から望ましくない。本発明人の知見では、上記のパルス数が量産性からも、歩留りの点からも妥当であった。
【００２４】
この場合、例えばレーザーのパルスが１０ｍｍ（ｘ方向）×３０ｍｍ（ｙ方向）の特定の長方形の形状をしていた場合に、同じ領域にレーザーパルスを１０パルスを照射し、終了後は、次の部分に移動するという方法でもよいが、レーザーを１パルスにつき、ｘ方向に１ｍｍづつ移動させていってもよい。
【００２５】
レーザー照射が終了したら、チャンバー内を真空排気し、試料を室温まで冷却して、試料を取り出す。このように、本発明では、ドーピングの工程は極めて簡単であり、かつ、高速である。すなわち、従来のイオン注入プロセスであれば、（１）ドーピングパターンの形成（レジスト塗布、露光、現像）
（２）イオン注入（あるいはイオンドーピング）
（３）再結晶化
という、３工程が必要であった。しかしながら、本発明では、
（１）ドーピングパターンの形成（レジスト塗布、露光、現像）
（２）レーザー照射
という２工程で完了する。
【００２６】
図４の装置においても、図３の場合とほぼ同じである。最初にチャンバー４０１内を排気系４０７によって真空排気し、ガス系４０８より反応性ガスを導入する。そして、試料ホルダー４０５上の試料４０４に対して、窓４０２を通して、レーザー光４０３を照射する。そのときには高周波もしくは交流（あるいは直流）電源４１０から、電極４０９に電力を投入し、チャンバー内部にプラズマ等を発生させて、反応性ガスを活性な状態とする。図では電極は容量結合型に示されているが、誘導（インダクタンス）結合型であってもよい。さらに、容量結合型であっても、試料ホルダーを一方の電極として用いてもよい。また、レーザー照射時には、ヒーター４０６によって試料を加熱してもよい。
【００２７】
図５には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー５０１には、無水石英ガラス製のスリット状の窓５０２が設けられている。レーザー光は、この窓に合わせて細長い形状に成形される。レーザーのビームは、例えば１０ｍｍ×３００ｍｍの長方形とした。なおレーザー光の位置は固定されている。チャンバーには、排気系５０７、および反応性ガスを導入するためのガス系５０８が接続されている。また、チャンバー内には試料ホルダー５０５が設けられ、その上には試料５０４が乗せられ、試料ホルダーの下には赤外線ランプ（ヒーターとして機能する）５０６が設けられている。試料ホルダーは可動であり、試料をレーザーのショットに合わせて移動することができる。
【００２８】
このように、試料の移動のための機構がチャンバー内に組み込まれている際には、ヒーターによる試料ホルダーの熱膨張によって狂いが生じるので、温度制御には細心の注意が必要である。また、試料移送機構によってホコリが生じるので、チャンバー内のメンテナンスは面倒である。
【００２９】
図６（Ａ）には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー６０１には、無水石英ガラス製の窓６０２が設けられている。この窓は実施例３の場合と異なり、試料６０４全面を覆うだけの広いものである。チャンバーには、排気系６０７、および反応性ガスを導入するためのガス系６０８が接続されている。また、チャンバー内には試料ホルダー６０５が設けられ、その上には試料６０４が乗せられ、試料ホルダーはヒーターが内蔵されている。試料ホルダーはチャンバーに固定されている。チャンバーの下部にはチャンバーの台６０１ａが設けられており、レーザーのパルスに合わせて、チャンバー全体を移動させることによって、逐次、レーザー照射をおこなう。レーザーのビームは、図５の場合と同じく、細長い形状である。例えば、５ｍｍ×１００ｍｍの長方形とした。図５と同様、レーザー光の位置は固定されている。図６では、図５と異なり、チャンバー全体が移動する機構を採用する。したがって、チャンバー内には機械部分が存在せず、ホコリ等が生じないのでメンテナンスが容易である。また、移送機構が、ヒーターの熱の影響を受けることは少ない。
【００３０】
図６の例では、図５の例に比べて上記のような点で優れているだけでなく、以下のような点でも優れている。すなわち、図５の方式では、試料をチャンバーに入れてから、十分な真空度まで真空排気できるまでレーザー放射をおこなえなかった。すなわちデッドタイムが多かった。しかし、図６の例では、図６（Ａ）のようなチャンバーを多数用意し、それぞれ、順次、試料装填、真空排気、レーザー照射、試料取り出し、というように回転させてゆけば、上記のようなデッドタイムは生じない。そのようなシステムを図６（Ｂ）に示した。
【００３１】
すなわち、未処理の試料を内蔵したチャンバー６１７、６１６は、排気工程の間に連続的な搬送機構６１８によって、精密な移動がおこなえるステージを有する架台６１９に向かう。ステージ上のチャンバー６１５には、レーザー装置６１１から放射され、適当な光学装置６１２、６１３で加工されたレーザー光が窓を通して中の試料に照射される。ステージを動かすことによって、必要なレーザー照射がおこなわれたチャンバー６１４は、再び、連続的な搬送機構６２０によって次の段階に送られ、その間にチャンバー内のヒーターは消灯し、排気され、十分温度が下がってから、試料が取り出される。
【００３２】
このように、本実施例では連続的な処理がおこなえることによって、排気待ちの時間を削減することができ、スループットを向上させられる。もちろん、図６の場合には、スループットは向上するけれども、その分、図５の場合よりチャンバーを多く必要とするので、量産規模や投資規模を考慮して実施すべきである。
【００３３】
以上、図５、図６の例では、レーザービームの形状は細長い線状の長方形であったが、もちろん、長方形や正方形であってもよい。この場合には図７に示すように、半導体ウェファー等の基板を適当な数の領域（図７では３２）に分割し、これに順次、レーザーを照射してゆくという方式を採用してもよい。例えば、レーザーの繰り返し周波数が２００Ｈｚであれば、ウェファー上の一箇所を処理する時間が０．１秒であり、ウェファーが上下左右（図７の矢印）に移動する時間を考慮しても、１枚のウェファーを処理する時間は１０秒弱である。ウェファーの自動搬送をおこなえば、１時間に２００枚以上のウェファーを処理できる。この生産性は従来の方式に優るとも劣らない。
【００３４】
なお、同様なレーザードーピング処理装置に関しては、特願平３−２８３９８１（平成３年１０月４日出願）、同３−２９０７１９（平成３年１０月８日出願）、同４−１００４７９（平成３年３月２６日出願）に記述されている。本発明によって、例えば、チャネル長が０．５μｍ以下のデバイスを再現性良く作製することができ、また、深さ０．１μｍ以下の拡散領域（不純物領域）を形成することができる。逆に本発明は、このような条件のデバイスを形成する上で特長を示す。以下に実施例を示し、より詳細に本発明を説明する。
【００３５】
【実施例】
〔実施例１〕 本発明を用いて、単結晶シリコン基板上にＣＭＯＳ回路を形成した。その作製手順を図８に示す。まず、単結晶シリコン基板７０１の（１００）面上に、いわゆるＬＯＣＯＳ法によって、フィールド絶縁物７０２を形成し、さらに、フィールド絶縁物に覆われていない領域の一部にボロンを熱拡散させてＰ型ウェル７０３を形成した。この状態で、Ｐ型ウェル以外の領域をマスク材７０４で覆って、ジボラン（Ｂ₂ Ｈ₆ ）を２体積％含有する雰囲気中で、レーザー 照射し、Ｐ型ウェルの表面から５０ｎｍまでの領域に、ボロンを拡散させ、Ｐ⁺ の領域７０５を形成した。（図８（Ａ））
【００３６】
この際には、マスク材７０４としては、耐レーザー性のよいものが好ましいが、必ずしもレーザー光に対して不透明である必要はない。例えば、窒化珪素や酸化珪素は上記の条件を満たす。また、炭素膜でもよい。
【００３７】
レーザードーピングは図５に示す装置を用いておこなった。図５に示す装置において、Ｂ₂ Ｈ₆ ／Ａｒ雰囲気下で、試料を加熱せずに、レーザー光を照射してボロン（Ｂ）のドーピングを行った。レーザーはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を使用し、１５０〜３５０ｍＪ／ｃｍ² のエネルギー密度で、一か所につき２〜２０ショットの照射をおこなった。このとき、試料の温度を室温以下、好ましくは−５０℃まで下げると、不純物の拡散が抑制され、不純物のドーピングされたＰ⁺ 領域７０５の深さをより浅くできる。しかしながら、ジボランの凝結点、あるいは沸点を下回る温度にまで下げることは好ましくない。
【００３８】
その後、シリコン基板表面にも同様の操作をおこない、フォスフィンを用いてリンのドーピングをおこなうことによってＮ⁺ 領域７０６を形成した。その後、従来と同様にゲート酸化膜７０７とゲート電極７０８および７０９を形成した。（図８（Ｂ））
【００３９】
その後、ＰチャネルＴＦＴの領域（図の右側）をマスク材７１０を被覆し、再び、図５に示すレーザードーピング装置を用いて、ドーピングをおこなった。この際には不純物ガスとしてフォスヒオンを使用し、さらに、基板温度を２００〜４５０℃に加熱した。レーザーのエネルギーやショット数は先の条件の範囲内とした。この時、試料は加熱されているため先のドーピングのときに比較して拡散が大きく、ソース、ドレイン領域７１１にはリンが深くドーピングされ、Ｎ型化する。これに対してゲート電極の下部の領域は、ゲート絶縁膜とゲート電極がマスクとなりレーザーが照射されず、ドーピングが行われず、Ｎ⁺ 型のままである。典型的なドーピング条件は以下の通り。（図８（Ｃ））
雰囲気 ＰＨ₃ ５％濃度（Ｈ₂ 希釈）
試料温度 ３５０度
圧力 ０．０２〜１．００Ｔｏｒｒ
レーザー ＫｒＦエキシマレーザー（波長２４８ｎｍ）
エネルギー密度 １５０〜３５０ｍＪ／ｃｍ²
パルス数 １０ショット
【００４０】
同様に、Ｐチャネル型ＴＦＴ（図の右側）に対しても、ジボラン雰囲気でレーザードーピングをおこなうことによって、Ｐ型領域を形成し、Ｐチャネル型ＴＦＴを形成することができた。
【００４１】
その後、従来と同様に層間絶縁物７１２を形成し、コンタクトホールを設けて、電極・配線７１３を形成した。この電極・配線の材料としては、単層の金属もしくは半導体膜であっても、例えば、窒化チタンとアルミニウムのような多層膜であっても構わないことはいうまでもない。
【００４２】
本実施例のトランジスタはチャネル形成領域の表面はゲートに信号を印加しても反転せず、より深い領域がチャネルとなる、いわゆるベリッド・チャネル型のものである。このため、ホットエレクトロン等によってゲート絶縁膜が破壊されることが少なく、信頼性が向上した。
【００４３】
本実施例では、このベリッド・チャネルを形成する際に、レーザードーピング法を使用したわけであるが、その他にも、例えば、しきい値電圧制御の目的で本発明を使用できることは本実施例の記述から明らかであろう。
【００４４】
〔実施例２〕 本発明を用いて、フローティングゲートを有するＭＯＳ素子、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリーを作製した例を図９に示す。まず、単結晶シリコン基板の（１００）面にフィールド絶縁物７５１を選択的に形成し、さらにゲート電極部７５２、７５３を形成する。ゲート電極部の詳細な構成は、図９（Ｅ）に示される。ここで、７６１はゲート酸化膜、７６２はリンをドープしたポリシリコンのフローティングゲート、７６３はリンをドープしたポリシリコンのコントロールゲート、７６４はそれらを覆う絶縁膜である。好ましくは、この絶縁膜７６４はコントロールゲート、フローティングゲートの酸化物によって構成される。これらを酸化するには陽極酸化法もしくは熱酸化法を用いればよい。ゲート電極部の幅は０．５μｍとした。陽極酸化法を採用する場合には、湿式あるいは乾式の２つの方法が用いられるが、それらについては、特願平３−２７８７０５（平成３年９月３０日出願）また、熱酸化による場合に関しては、特願平３−２７８７０６（平成３年９月３０日出願）に記載されて方式を用いればよい。
【００４５】
その後、マスク材７５４を選択的に形成し、このマスク材およびゲート電極部をマスクとして、イオン注入法によって、シリコン基板中にリンを注入し、加熱して拡散せしめ、Ｎ型領域７５５を形成した。このＮ型領域は０．２μｍ程度の深さになるようにした。また、図９（Ａ）に示すように、このとき形成された不純物領域７５５は、ゲート電極部の下部に回り込んで拡がっている。
【００４６】
次に図９（Ｂ）のように、リンをドープしたポリシリコンの配線７５６を形成し、これをワード線とした。しかしながら、不純物領域７５５の抵抗が十分に小さかい場合には、このようなポリシリコンをわざわざ設けなくとも、不純物領域７５５をワード線とすることができる。
【００４７】
さらに、本発明によって、リンのレーザードーピング処理をおこない、浅い（深さ〜５０ｎｍ）不純物領域７５７、７５８を形成した。本実施例では、図６に示す装置を用いて不純物のドーピングを行った。図６（Ｂ）に示すように、１枚のウェファーを内蔵した多数のチャンバー（６１４〜６１５）を流し、これにレーザー光を照射した。典型的なドーピング条件は以下のとおり。
雰囲気 ＰＨ₃ ５％濃度（Ｈ₂ 希釈）
試料温度 室温
圧力 ０．０２〜１．００Ｔｏｒｒ
レーザー ＫｒＦエキシマレーザー（波長２４８ｎｍ）
エネルギー密度 １５０〜３５０ｍＪ／ｃｍ²
パルス数 １０ショット
【００４８】
以上の工程によって、浅い不純物領域が形成された。さらに、従来の方法によって、層間絶縁物７５９を堆積し、コンタクトホールと金属電極・配線７６０、７６１を形成して、素子を形成した。図９（Ｄ）には、２つのＥＥＰＲＯＭ素子が記述されており、配線７６０、７６１がそれぞれのビット線となる。
【００４９】
本実施例では、ゲート電極部の左右において、不純物領域の形状が異なる。すなわち、一方はゲート電極の下部にまで回り込んだ深い不純物領域７５５であり、他の一方はオーバーラップが全く無く、むしろゲート電極部の酸化物のためにオフセット領域が形成された浅い不純物領域７５７である。実際に生じる回り込みは５０ｎｍ以下である。この結果、フローティングゲートにキャリヤーを注入する際には、図９（Ｅ）に矢印で示すように深い不純物領域から注入される。
【００５０】
〔実施例３〕 本発明を用いて、低濃度ドレイン（ＬＤＤ）構造を用いたＭＯＳＦＥＴを作製した例を図１０に示す。まず、従来の方法によって、単結晶シリコン基板８０１上にフィールド絶縁物８０２を形成し、ゲート絶縁膜８０３、ゲート電極８０４を堆積する。そして、本発明のレーザードーピング法を用いて、燐をドープし、浅い（深さ５０ｎｍ）低濃度Ｎ^- 型不純物領域８０５を形成した。（図１０（Ａ））
【００５１】
その後、酸化珪素膜８０６を堆積し（図１０（Ｂ））、これを異方性エッチングによって、ゲート電極の側壁部分８０７を残して除去した。そして、この状態でイオン注入法によって、高濃度の燐イオンを注入し、Ｎ⁺ 領域８０８を形成した。この際には、先のＮ^- 領域８０５は側壁の下部のみが残り、ＬＤＤ領域８０９が形成された。（図１０（Ｃ））
【００５２】
最後に、層間絶縁物８１０と金属電極・配線８１１を形成して素子を完成させた。本実施例では、従来の方式と本発明のドーピング方法を組み合わせてＬＤＤを形成したが、例えば、本発明人等の出願である、特願平３−２３８７１０（平成３年８月２６日出願）、特願平３−２３８７１１（平成３年８月２６日出願）、特願平３−２３８７１２（平成３年８月２６日出願）等の方法を使用してもよい。
【００５３】
【発明の効果】
本発明によって、チャネル長１．０μｍ以下、典型的には０．１〜０．３μｍのＭＯＳデバイスを安定して作製すること、および深さ０．１μｍ以下の浅い不純物領域を作製できた。上記の実施例においては単結晶シリコン上の半導体素子についてのものであったが、多結晶シリコン等を利用した素子に関しても同様に実施してもよいことは言うまでもない。このように本発明は工業上有益なものである。
【図面の簡単な説明】
【図１】 本発明の効果を概念的に説明する。
【図２】 従来技術の問題点を説明する。
【図３】 本発明の半導体処理（不純物ドーピング）装置の概念図を示す。
【図４】 本発明の半導体処理（不純物ドーピング）装置の概念図を示す。
【図５】 本発明の半導体処理（不純物ドーピング）装置の例を示す。
【図６】 本発明の半導体処理（不純物ドーピング）装置の例を示す。
【図７】 本発明のレーザー照射方法の例を示す。
【図８】 本発明を利用した半導体素子の作製方法の例を示す。
【図９】 本発明を利用した半導体素子の作製方法の例を示す。
【図１０】 本発明を利用した半導体素子の作製方法の例を示す。
【符号の説明】
１０１ 基板
１０２、１０３ 拡散領域（ソース、ドレイン）
１０４ ゲート絶縁膜
１０５ ゲート電極
２０１ 基板
２０２、２０３ 拡散領域（ソース、ドレイン）
２０４ ゲート絶縁膜
２０５ ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for performing a doping process in a process of manufacturing a semiconductor device such as a semiconductor integrated circuit, and a semiconductor device (element) manufactured by the above technique.
[0002]
[Prior art]
Conventionally, a thermal diffusion method or an ion implantation method is known as a doping technique. The thermal diffusion method is a method in which impurities are diffused into a semiconductor in a high temperature atmosphere of 500 degrees to 1200 degrees, and the ion implantation method is a method in which ionized impurities are accelerated by an electric field and implanted into a predetermined place. However, in the ion implantation method, the crystal structure is remarkably broken by high energy ions and becomes amorphous or close to it, and the electrical characteristics are remarkably deteriorated. Therefore, the heat diffusion method requires the same heat treatment. Since the ion implantation method is easier to control the impurity concentration than the thermal diffusion method, it has become an indispensable technique for manufacturing VLSI and ULSI.
[0003]
[Problems to be solved by the invention]
However, the ion implantation method was not without problems. The biggest problem was that it was difficult to control the diffusion of the implanted ions. This is a big problem especially in so-called quarter micron devices having a design rule of 0.5 μm or less. In recent years, it has been required to form a shallow impurity diffusion region (diffusion region), but it is difficult to form a diffusion region having a depth of 0.1 μm or less with good reproducibility by an ion implantation method. there were. The above points will be described with reference to FIG.
[0004]
The first problem is that, due to ion implantation, ions implanted in the semiconductor diffuse laterally due to secondary scattering and thermally spread around the heat treatment process. is there. Such an effect is hardly a problem when the design rule (typically, the width of the gate electrode of the MOSFET) is 1.0 μm or more. As shown to (A), it becomes large compared with the width | variety of a gate electrode, and the geometrical overlap of the gate electrode 205 and diffusion area | region (source, drain) 202,203 arises. Such an overlap becomes a source of parasitic capacitance between the gate electrode, the source, and the drain, and lowers the operation speed.
[0005]
The second problem is largely due to two effects. One is the diffusion effect due to thermal factors as pointed out in the first problem. For this reason, it is difficult to make the thickness of the diffusion region 0.1 μm or less. Another effect, which is remarkable when the semiconductor is crystalline, is the effect of channeling in ion implantation. This is an effect that, when incident perpendicularly to the crystal plane, ions do not receive any scattering and reach the deep part of the substrate.
[0006]
Conventionally, in order to avoid this channeling effect, ion implantation is performed with an inclination of several degrees with respect to the crystal plane. However, even if such a contrivance is made, ions whose orbits are bent inside the semiconductor may meet the channeling conditions. Therefore, as shown in FIG. 2B, ions enter deeply. In addition, when ions are implanted into a polycrystalline semiconductor, the crystal planes are random, so that the ion depths are completely different.
[0007]
There are other problems when using polycrystalline semiconductors. That is, in a polycrystalline semiconductor, since the thermal diffusion of doped impurities tends to proceed through crystal grain boundaries, doping cannot be performed uniformly as shown in FIG. These problems have been difficult to solve by the conventional methods of ion implantation and recrystallization by heat treatment. Of course, the thermal diffusion method could not be solved at all.
[0008]
The problems to be solved by the present invention are summarized as follows. That is, the first is to prevent the lateral diffusion of impurities, and the second is to control the diffusion depth to 0.1 μm or less, preferably 50 nm or less. An object of the present invention is to provide a method for solving at least one of these two problems in part or all of a single crystal, polycrystal, or a semiconductor material equivalent thereto. By satisfying the above conditions, a MOS device having a channel length of 1.0 μm or less, typically 0.1 to 0.3 μm, can be stably produced.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a high-purity reactive gas (impurity gas) containing impurities that impart conductivity to a semiconductor, or a relatively stable gas such as hydrogen, fluorine, helium, or argon. Impurities are doped into the sample semiconductor by irradiating the surface of the sample semiconductor with pulsed laser light in an atmosphere diluted in a small amount. In this method, an impurity gas in the vicinity of the semiconductor surface heated instantaneously by laser irradiation is decomposed or reacted with the semiconductor surface, and impurities are doped only in a very thin portion of the semiconductor surface. The thickness depends on the temperature at which the semiconductor surface is held, but can be 0.1 μm or less.
[0010]
In such a reaction, thermal diffusion can be substantially eliminated by setting the pulse width of the laser light to 1 μsec or less, preferably 100 nsec or less. Further, in the present invention, there is no channeling or secondary scattering that has become a problem in ion implantation. Therefore, as shown in FIG. 1A, an extremely ideal diffusion region is formed, and the impurity concentration in the depth direction is formed. The distribution is concentrated only at a required depth as shown in FIG. 1B, and the impurity distribution in the depth direction in the impurity region formed in the semiconductor is indicated by a distribution curve 106. Strictly speaking, there is also lateral diffusion, but the size is typically 50 nm or less, which can be ignored in real devices.
[0011]
Further, since there is no thermal influence even in a semiconductor material having a grain boundary, the diffusion region is not affected by the grain boundary as shown in FIG. In addition, in the present invention, since a non-thermal equilibrium state of heating by a pulse laser is used, it is possible to diffuse an impurity at a high concentration that was impossible in the past.
[0012]
In the present invention, the target concentration can be obtained by adjusting the energy of the laser, the concentration of the impurity gas in the atmosphere, the semiconductor surface temperature, and the like. In the present invention, the semiconductor surface where the impurity is to be diffused may be exposed or covered with another coating. When covered with another film, impurities are blocked by the chemical and physical properties of the film, and as a result, the diffusion concentration and diffusion depth into the semiconductor are controlled.
[0013]
In the present invention, when a silicon semiconductor (silicon) is used as a semiconductor and a p-type is imparted, a trivalent impurity, typically B (boron) or the like can be used. If N-type is imparted, a pentavalent impurity, typically P (phosphorus) or As (arsenic) can be used. As the reactive gas containing these impurities, AsH ₃ , PH ₃ , BF ₃ , BCl ₃ , B (CH ₃ ) _3, etc. can be used.
[0014]
As a semiconductor, in addition to a conventional wafer-like single crystal silicon semiconductor, an amorphous silicon semiconductor thin film formed by a vapor deposition method, a sputtering method, or the like is generally used if a TFT is manufactured. It is done. The present invention can also be applied to a polycrystalline or single crystal silicon semiconductor formed on an insulating substrate by liquid phase growth. Furthermore, it is needless to say that the semiconductor is not limited to a silicon semiconductor and may be other semiconductors.
[0015]
As the laser light, it is useful to use a pulse oscillation type excimer laser device. This is because in a pulsed laser, the sample is heated instantaneously and is limited to the surface only, and does not affect the substrate. The heating by the continuous wave laser is impossible to realize the non-thermal equilibrium state as described above and is a local heating. Therefore, the heating part may be caused by a significant difference in thermal expansion between the heating part and the substrate. May peel. In this respect, in the pulse laser, the thermal relaxation time is overwhelmingly smaller than the reaction time of mechanical stress such as thermal expansion, and no mechanical damage is caused.
[0016]
In particular, excimer laser light is ultraviolet light that is efficiently absorbed by many semiconductors including silicon and has a short pulse duration of 10 nsec. In addition, the excimer laser has already been used in experiments in which an amorphous silicon thin film is crystallized by laser irradiation to obtain a highly crystalline polycrystalline silicon thin film. As a specific type of laser, it is appropriate to use an ArF excimer laser (wavelength 193 nm), a XeCl excimer laser (wavelength 308 nm), a XeF excimer laser (wavelength 351 nm), a KrF excimer laser (248 nm), or the like.
[0017]
In the present invention, the semiconductor surface may be heated or cooled. Since the diffusion of impurities can be promoted or suppressed by controlling the temperature of the semiconductor surface, the person who implements the present invention performs the temperature control in order to obtain the target impurity concentration and diffusion depth. It is recommended.
[0018]
In the present invention, in order to promote the decomposition of the impurity gas, it is also effective to convert the impurity gas into plasma using direct current or alternating current electric energy. The electromagnetic energy applied for this purpose is generally high frequency energy of 13.56 MHz. By the decomposition of the doping gas by the electromagnetic energy, doping can be performed efficiently even when a laser beam that cannot directly decompose the doping gas is used. The type of electromagnetic energy is not limited to a frequency of 13.56 MHz. For example, when a microwave of 2.45 GHz is used, a higher activation rate can be obtained. Furthermore, ECR conditions generated by the interaction between the 2.45 GHz microwave and the 875 Gauss magnetic field may be used. It is also effective to use light energy that can directly decompose the doping gas.
[0019]
A conceptual diagram of the apparatus of the present invention is shown in FIGS. FIG. 3 shows an apparatus equipped with a substrate heating device, and FIG. 4 shows an apparatus equipped with an electromagnetic device for generating plasma in addition to the substrate heating apparatus. Since these drawings are conceptual, as a matter of course, an actual apparatus may include other parts as necessary. In the following, the method of use will be outlined.
[0020]
In FIG. 3, the sample 304 is placed on the sample holder 305. First, the chamber 301 is evacuated by an exhaust system 307 connected to an exhaust device. In this case, it is desirable to exhaust as high a vacuum as possible. That is, carbon, nitrogen, and oxygen, which are atmospheric components, are generally not preferable for semiconductors. Such an element is taken into the semiconductor, but may reduce the activity of impurities added at the same time. In addition, the crystallinity of the semiconductor is impaired, and it causes a dangling bond at the grain boundary. Therefore, it is desirable to evacuate the chamber to 10 ⁻⁶ torr or less, preferably 10 ⁻⁸ torr or less.
[0021]
It is also desirable to activate the heater 306 before and after exhausting to expel atmospheric components adsorbed inside the chamber. As used in the current vacuum apparatus, it is also desirable to provide a spare chamber in addition to the chamber so that the chamber does not directly touch the atmosphere. As a matter of course, it is desirable to use a turbo molecular pump or a cryopump that is less contaminated with carbon or the like than a rotary pump or an oil diffusion pump.
[0022]
When exhausted sufficiently, the reactive gas is introduced into the chamber by the gas system 308. The reactive gas may consist of a single gas, or may be diluted with hydrogen, argon, helium, neon, or the like. The pressure may be atmospheric pressure or lower. These are selected in consideration of the type of the target semiconductor, the impurity concentration, the depth of the impurity region, the substrate temperature, and the like.
[0023]
Next, the sample is irradiated with laser light 303 through the window 302. At this time, the sample is heated to a certain temperature by a heater. The laser beam is usually irradiated with about 1 to 50 pulses per location. When the laser pulse energy variation is extremely large and the number of pulses is not very large, the probability of occurrence of a defect is high. On the other hand, it is not desirable from the viewpoint of mass productivity (throughput) to irradiate one place with too many pulses. According to the knowledge of the present inventor, the number of pulses described above was appropriate from the standpoints of mass productivity and yield.
[0024]
In this case, for example, when the laser pulse has a specific rectangular shape of 10 mm (x direction) × 30 mm (y direction), the same region is irradiated with 10 pulses of laser pulses. Although the method of moving to a part may be used, the laser may be moved by 1 mm in the x direction per pulse.
[0025]
When the laser irradiation is completed, the chamber is evacuated, the sample is cooled to room temperature, and the sample is taken out. Thus, in the present invention, the doping process is very simple and fast. That is, in the conventional ion implantation process, (1) Doping pattern formation (resist coating, exposure, development)
(2) Ion implantation (or ion doping)
(3) Three steps of recrystallization were necessary. However, in the present invention,
(1) Doping pattern formation (resist application, exposure, development)
(2) The process is completed in two steps of laser irradiation.
[0026]
The apparatus in FIG. 4 is almost the same as in FIG. First, the inside of the chamber 401 is evacuated by an exhaust system 407 and a reactive gas is introduced from the gas system 408. The sample 404 on the sample holder 405 is irradiated with laser light 403 through the window 402. At that time, power is applied to the electrode 409 from a high-frequency or alternating current (or direct current) power supply 410 to generate plasma or the like in the chamber to activate the reactive gas. In the drawing, the electrode is shown as a capacitive coupling type, but may be an inductive (inductance) coupling type. Further, the sample holder may be used as one electrode even if it is a capacitive coupling type. Further, the sample may be heated by the heater 406 during laser irradiation.
[0027]
FIG. 5 shows a state of another doping treatment apparatus of the present invention. That is, the chamber 501 is provided with a slit-like window 502 made of anhydrous quartz glass. The laser beam is formed into an elongated shape in accordance with this window. The laser beam was, for example, a 10 mm × 300 mm rectangle. The position of the laser beam is fixed. An exhaust system 507 and a gas system 508 for introducing a reactive gas are connected to the chamber. A sample holder 505 is provided in the chamber, a sample 504 is placed thereon, and an infrared lamp (functioning as a heater) 506 is provided below the sample holder. The sample holder is movable and the sample can be moved according to the laser shot.
[0028]
As described above, when a mechanism for moving the sample is incorporated in the chamber, since the sample holder is thermally distorted by the heater, the temperature is controlled carefully. Further, since dust is generated by the sample transfer mechanism, the maintenance in the chamber is troublesome.
[0029]
FIG. 6A shows a state of another doping treatment apparatus of the present invention. That is, the chamber 601 is provided with a window 602 made of anhydrous quartz glass. Unlike the case of the third embodiment, this window is wide enough to cover the entire surface of the sample 604. An exhaust system 607 and a gas system 608 for introducing a reactive gas are connected to the chamber. In addition, a sample holder 605 is provided in the chamber, and a sample 604 is placed thereon, and the sample holder has a built-in heater. The sample holder is fixed to the chamber. A chamber base 601a is provided at the lower portion of the chamber, and laser irradiation is sequentially performed by moving the entire chamber in accordance with a laser pulse. The laser beam has an elongated shape, as in FIG. For example, it was a rectangle of 5 mm × 100 mm. As in FIG. 5, the position of the laser beam is fixed. In FIG. 6, unlike FIG. 5, a mechanism for moving the entire chamber is adopted. Therefore, there is no mechanical part in the chamber, and dust and the like are not generated, so that maintenance is easy. Further, the transfer mechanism is hardly affected by the heat of the heater.
[0030]
The example of FIG. 6 is superior not only in the above points but also in the following points as compared with the example of FIG. That is, in the method of FIG. 5, laser irradiation could not be performed until the sample was placed in the chamber and then evacuated to a sufficient degree of vacuum. That is, there was a lot of dead time. However, in the example of FIG. 6, if a number of chambers as shown in FIG. 6A are prepared and rotated in order such as sample loading, vacuum evacuation, laser irradiation, and sample removal, respectively, No dead time occurs. Such a system is shown in FIG.
[0031]
In other words, the chambers 617 and 616 containing the unprocessed sample are moved to the gantry 619 having a stage that can be accurately moved by the continuous transfer mechanism 618 during the exhaust process. A laser beam emitted from a laser device 611 and processed by appropriate optical devices 612 and 613 is irradiated onto a sample in the chamber 615 on the stage through a window. By moving the stage, the chamber 614 to which the necessary laser irradiation has been performed is sent again to the next stage by the continuous transfer mechanism 620, during which the heater in the chamber is turned off and exhausted, and the temperature is sufficiently high. After lowering, the sample is taken out.
[0032]
Thus, in this embodiment, the continuous processing can be performed, so that the exhaust waiting time can be reduced and the throughput can be improved. Of course, in the case of FIG. 6, although the throughput is improved, a larger number of chambers are required than in the case of FIG.
[0033]
As described above, in the examples of FIGS. 5 and 6, the shape of the laser beam is an elongated linear rectangle, but may be a rectangle or a square as a matter of course. In this case, as shown in FIG. 7, a method of dividing a substrate such as a semiconductor wafer into an appropriate number of regions (32 in FIG. 7) and sequentially irradiating the laser may be adopted. . For example, if the repetition frequency of the laser is 200 Hz, the time for processing one place on the wafer is 0.1 second, and even if the time for moving the wafer up, down, left and right (arrows in FIG. 7) is considered, The processing time for one wafer is less than 10 seconds. If the wafers are automatically conveyed, 200 or more wafers can be processed per hour. This productivity is not inferior to the conventional method.
[0034]
As for similar laser doping processing apparatuses, Japanese Patent Application Nos. 3-283981 (filed on Oct. 4, 1991), 3-290719 (filed on Oct. 8, 1991), and 4-100479 (Heisei 3) Filed on Mar. 26, 2011). According to the present invention, for example, a device having a channel length of 0.5 μm or less can be manufactured with good reproducibility, and a diffusion region (impurity region) having a depth of 0.1 μm or less can be formed. On the other hand, the present invention has a feature in forming a device under such conditions. The following examples illustrate the invention in more detail.
[0035]
【Example】
Example 1 A CMOS circuit was formed on a single crystal silicon substrate using the present invention. The manufacturing procedure is shown in FIG. First, a field insulator 702 is formed on the (100) plane of the single crystal silicon substrate 701 by a so-called LOCOS method, and boron is thermally diffused in a part of the region not covered with the field insulator to form P. A mold well 703 was formed. In this state, a region other than the P-type well is covered with a mask material 704, and laser irradiation is performed in an atmosphere containing 2% by volume of diborane (B ₂ H ₆ ), so that the region from the surface of the P-type well to 50 nm is irradiated. Boron was diffused to form a P ⁺ region 705. (Fig. 8 (A))
[0036]
In this case, the mask material 704 is preferably a material having good laser resistance, but is not necessarily opaque to the laser beam. For example, silicon nitride or silicon oxide satisfies the above conditions. A carbon film may also be used.
[0037]
Laser doping was performed using the apparatus shown in FIG. In the apparatus shown in FIG. 5, boron (B) was doped by irradiating a laser beam in a B ₂ H ₆ / Ar atmosphere without heating the sample. As the laser, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, and irradiation was performed for 2 to 20 shots at one place at an energy density of 150 to 350 mJ / cm ² . At this time, when the temperature of the sample is lowered to room temperature or lower, preferably to −50 ° C., diffusion of impurities is suppressed, and the depth of the P ⁺ region 705 doped with impurities can be made shallower. However, it is not preferable to lower the temperature to below the condensation point or boiling point of diborane.
[0038]
Thereafter, the same operation was performed on the surface of the silicon substrate, and phosphorous doping was performed using phosphine to form an N ⁺ region 706. Thereafter, a gate oxide film 707 and gate electrodes 708 and 709 were formed as in the conventional case. (Fig. 8 (B))
[0039]
Thereafter, the region of the P-channel TFT (right side in the figure) was covered with a mask material 710, and doping was performed again using the laser doping apparatus shown in FIG. At this time, phosphine was used as an impurity gas, and the substrate temperature was further heated to 200 to 450 ° C. The laser energy and the number of shots were within the range of the previous conditions. At this time, since the sample is heated, the diffusion is larger than that in the previous doping, and the source and drain regions 711 are deeply doped with phosphorus and become N-type. On the other hand, the region below the gate electrode remains the N ⁺ type without being irradiated with laser using the gate insulating film and the gate electrode as a mask and without being doped. Typical doping conditions are as follows. (Fig. 8 (C))
Atmosphere PH ₃ 5% concentration (H ₂ dilution)
Sample temperature 350 degree pressure 0.02 to 1.00 Torr
Laser KrF excimer laser (wavelength 248nm)
Energy density 150-350mJ / cm ²
Number of pulses 10 shots [0040]
Similarly, by performing laser doping in a diborane atmosphere on a P-channel TFT (right side in the figure), a P-type region can be formed and a P-channel TFT can be formed.
[0041]
Thereafter, an interlayer insulator 712 was formed as in the conventional case, contact holes were provided, and electrodes / wirings 713 were formed. Needless to say, the electrode / wiring material may be a single-layer metal or semiconductor film or a multilayer film such as titanium nitride and aluminum.
[0042]
The transistor of this embodiment is a so-called belly channel type transistor in which the surface of the channel formation region is not inverted even when a signal is applied to the gate, and a deeper region becomes a channel. For this reason, the gate insulating film is hardly broken by hot electrons or the like, and the reliability is improved.
[0043]
In the present embodiment, the laser doping method is used when forming the buried channel. In addition, for example, the present invention can be used for the purpose of threshold voltage control. It will be clear from the description.
[0044]
[Embodiment 2] FIG. 9 shows an example in which a MOS device having a floating gate, for example, an EPROM, an EEPROM, or a flash memory, is manufactured using the present invention. First, a field insulator 751 is selectively formed on the (100) plane of a single crystal silicon substrate, and gate electrode portions 752 and 753 are further formed. A detailed structure of the gate electrode portion is shown in FIG. Here, 761 is a gate oxide film, 762 is a floating gate made of phosphorous doped polysilicon, 763 is a control gate made of phosphorous doped polysilicon, and 764 is an insulating film covering them. Preferably, the insulating film 764 is made of an oxide of a control gate and a floating gate. In order to oxidize these, an anodic oxidation method or a thermal oxidation method may be used. The width of the gate electrode portion was 0.5 μm. When the anodic oxidation method is employed, two methods, wet or dry, are used, but for these, Japanese Patent Application No. 3-278705 (filed on September 30, 1991) and thermal oxidation are used. Japanese Patent Application No. 3-278706 (filed on September 30, 1991) may be used.
[0045]
Thereafter, a mask material 754 is selectively formed, and phosphorus is implanted into the silicon substrate by ion implantation using the mask material and the gate electrode portion as a mask, and is heated and diffused to form an N-type region 755. . This N-type region was made to have a depth of about 0.2 μm. Further, as shown in FIG. 9A, the impurity region 755 formed at this time extends around the lower portion of the gate electrode portion.
[0046]
Next, as shown in FIG. 9B, phosphorus-doped polysilicon wiring 756 is formed and used as a word line. However, when the resistance of the impurity region 755 is sufficiently small, the impurity region 755 can be used as a word line without providing such polysilicon.
[0047]
Further, according to the present invention, phosphorous laser doping treatment was performed to form shallow (depth to 50 nm) impurity regions 757 and 758. In this example, doping of impurities was performed using the apparatus shown in FIG. As shown in FIG. 6 (B), a number of chambers (614 to 615) containing one wafer were flowed and irradiated with laser light. Typical doping conditions are as follows.
Atmosphere PH ₃ 5% concentration (H ₂ dilution)
Sample temperature Room temperature pressure 0.02 to 1.00 Torr
Laser KrF excimer laser (wavelength 248nm)
Energy density 150-350mJ / cm ²
Number of pulses 10 shots [0048]
Through the above steps, a shallow impurity region was formed. Further, an interlayer insulator 759 was deposited by a conventional method, and contact holes and metal electrodes / wirings 760 and 761 were formed to form elements. In FIG. 9D, two EEPROM elements are described, and wirings 760 and 761 serve as bit lines, respectively.
[0049]
In this embodiment, the shape of the impurity region is different on the left and right sides of the gate electrode portion. That is, one is a deep impurity region 755 that wraps around the lower portion of the gate electrode, and the other has no overlap at all, but rather is a shallow impurity region 757 in which an offset region is formed due to the oxide of the gate electrode portion. It is. The actual wraparound is 50 nm or less. As a result, when carriers are injected into the floating gate, they are injected from deep impurity regions as shown by arrows in FIG.
[0050]
Example 3 FIG. 10 shows an example in which a MOSFET using a low concentration drain (LDD) structure is manufactured using the present invention. First, a field insulator 802 is formed on a single crystal silicon substrate 801 by a conventional method, and a gate insulating film 803 and a gate electrode 804 are deposited. Then, using the laser doping method of the present invention, phosphorus was doped to form a shallow (depth 50 nm) low-concentration N ⁻ -type impurity region 805. (Fig. 10 (A))
[0051]
Thereafter, a silicon oxide film 806 was deposited (FIG. 10B) and removed by anisotropic etching leaving the side wall portion 807 of the gate electrode. In this state, high concentration phosphorus ions were implanted by ion implantation to form an N ⁺ region 808. At this time, only the lower part of the side wall of the previous N ⁻ region 805 remained, and the LDD region 809 was formed. (Fig. 10 (C))
[0052]
Finally, an interlayer insulator 810 and metal electrodes / wirings 811 were formed to complete the device. In this example, the LDD was formed by combining the conventional method and the doping method of the present invention. For example, Japanese Patent Application No. 3-238710 (filed on Aug. 26, 1991), which is an application of the present inventors. Japanese Patent Application No. 3-238711 (filed on August 26, 1991), Japanese Patent Application No. 3-238712 (filed on August 26, 1991), or the like may be used.
[0053]
【The invention's effect】
According to the present invention, a MOS device having a channel length of 1.0 μm or less, typically 0.1 to 0.3 μm, can be stably produced, and a shallow impurity region having a depth of 0.1 μm or less can be produced. In the above embodiment, the semiconductor element is formed on single crystal silicon, but it goes without saying that the element using polycrystalline silicon or the like may be similarly applied. Thus, the present invention is industrially useful.
[Brief description of the drawings]
FIG. 1 conceptually illustrates the effect of the present invention.
FIG. 2 illustrates problems of the prior art.
FIG. 3 is a conceptual diagram of a semiconductor processing (impurity doping) apparatus according to the present invention.
FIG. 4 is a conceptual diagram of a semiconductor processing (impurity doping) apparatus according to the present invention.
FIG. 5 shows an example of a semiconductor processing (impurity doping) apparatus of the present invention.
FIG. 6 shows an example of a semiconductor processing (impurity doping) apparatus of the present invention.
FIG. 7 shows an example of a laser irradiation method of the present invention.
FIG. 8 illustrates an example of a method for manufacturing a semiconductor element using the present invention.
FIG. 9 illustrates an example of a method for manufacturing a semiconductor element using the present invention.
FIG. 10 shows an example of a method for manufacturing a semiconductor element using the present invention.
[Explanation of symbols]
101 substrate 102, 103 diffusion region (source, drain)
104 Gate insulating film 105 Gate electrode 201 Substrate 202, 203 Diffusion region (source, drain)
204 Gate insulating film 205 Gate electrode

Claims (11)

チャネル形成領域を含む半導体ならびに前記チャネル形成領域の上のフローティングゲートおよびコントロールゲートを含む半導体装置であって、
前記フローティングゲートおよび前記コントロールゲートを覆う絶縁膜を有し、
前記フローティングゲートの一方の側の前記半導体には、前記フローティングゲートとオーバーラップする第１の不純物領域が形成されており、
前記フローティングゲートの他方の側の前記半導体には、深さが前記第１の不純物領域よりも浅い０．１μｍ以下の第２の不純物領域が形成されており、
前記第２の不純物領域は、前記絶縁膜の外端部から前記チャネル形成領域方向への回り込みが５０ｎｍ以下で、前記フローティングゲートとオフセットしていることを特徴とする半導体装置。A semiconductor device including a semiconductor including a channel formation region and a floating gate and a control gate on the channel formation region,
An insulating film covering the floating gate and the control gate;
A first impurity region overlapping with the floating gate is formed in the semiconductor on one side of the floating gate,
A second impurity region having a depth of 0.1 μm or less, which is shallower than the first impurity region, is formed in the semiconductor on the other side of the floating gate,
The semiconductor device according to claim 1, wherein the second impurity region has a sneak angle of 50 nm or less from the outer end portion of the insulating film toward the channel formation region and is offset from the floating gate. チャネル形成領域を含む半導体ならびに前記チャネル形成領域の上のフローティングゲートおよびコントロールゲートを含む半導体装置であって、
前記フローティングゲートおよび前記コントロールゲートを覆う絶縁膜を有し、
前記フローティングゲートの一方の側の前記半導体には、前記フローティングゲートとオーバーラップするＮ型の第１の不純物領域が形成されており、
前記フローティングゲートの他方の側の前記半導体には、深さが前記第１の不純物領域よりも浅い０．１μｍ以下のＮ型の第２の不純物領域が形成されており、
前記第２の不純物領域は、前記絶縁膜の外端部から前記チャネル形成領域方向への回り込みが５０ｎｍ以下で、前記フローティングゲートとオフセットしていることを特徴とする半導体装置。A semiconductor device including a semiconductor including a channel formation region and a floating gate and a control gate on the channel formation region,
An insulating film covering the floating gate and the control gate;
An N-type first impurity region overlapping with the floating gate is formed in the semiconductor on one side of the floating gate,
An N-type second impurity region having a depth of 0.1 μm or less, which is shallower than the first impurity region, is formed in the semiconductor on the other side of the floating gate,
The semiconductor device according to claim 1, wherein the second impurity region has a sneak angle of 50 nm or less from the outer end portion of the insulating film toward the channel formation region and is offset from the floating gate. 請求項１又は請求項２において、
前記絶縁膜は、前記フローティングゲート及び前記コントロールゲートを酸化して形成した酸化物であることを特徴とする半導体装置。In claim 1 or claim 2,
The semiconductor device, wherein the insulating film is an oxide formed by oxidizing the floating gate and the control gate. 請求項１乃至請求項３のいずれか一において、
前記第１および第２の不純物領域は、リンまたはヒ素を含むことを特徴とする半導体装置。In any one of Claim 1 thru | or 3 ,
The semiconductor device, wherein the first and second impurity regions contain phosphorus or arsenic. 請求項１乃至請求項４のいずれか一において、
前記フローティングゲートは珪素を主成分とすることを特徴とする半導体装置。In any one of Claims 1 thru | or 4 ,
A semiconductor device characterized in that the floating gate contains silicon as a main component. 請求項１乃至請求項４のいずれか一において、
前記フローティングゲートはリンを含む珪素でなることを特徴とする半導体装置。In any one of Claims 1 thru | or 4 ,
The semiconductor device, wherein the floating gate is made of silicon containing phosphorus. 請求項１乃至請求項６のいずれか一において、
前記半導体が結晶シリコンであることを特徴とする半導体装置。In any one of Claims 1 thru | or 6 ,
A semiconductor device, wherein the semiconductor is crystalline silicon. 請求項１乃至請求項６のいずれか一において、
前記半導体は半導体基板であることを特徴とする半導体装置。In any one of Claims 1 thru | or 6 ,
A semiconductor device, wherein the semiconductor is a semiconductor substrate. 請求項１乃至請求項８のいずれか一において、
前記半導体装置はＥＰＲＯＭであることを特徴とする半導体装置。In any one of Claims 1 thru | or 8 ,
The semiconductor device is an EPROM. 請求項１乃至請求項８のいずれか一において、
前記半導体装置はＥＥＰＲＯＭであることを特徴とする半導体装置。In any one of Claims 1 thru | or 8 ,
The semiconductor device is an EEPROM. 請求項１乃至請求項８のいずれか一において、
前記半導体装置はフラッシュメモリーであることを特徴とする半導体装置。In any one of Claims 1 thru | or 8 ,
The semiconductor device is a flash memory.

Images