JP3991981B2

JP3991981B2 - Signal output circuit

Info

Publication number: JP3991981B2
Application number: JP2003422531A
Authority: JP
Inventors: 啓介黒田; 猛植村; 利幸野添
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-12-19
Filing date: 2003-12-19
Publication date: 2007-10-17
Anticipated expiration: 2022-08-07
Also published as: JP2004166292A

Description

本発明は、加速度、角速度や圧力等を検出するセンサ等に用いられている信号出力回路に関するものである。 The present invention relates to a signal output circuit used in a sensor that detects acceleration, angular velocity, pressure, and the like.

加速度、角速度や圧力等を検出するセンサは、一般的にこれらの検出対象の変位量を電気信号に変換するための変換素子と、この素子から出力される微弱な電気信号を電気的に増幅し出力する回路とを有している。その出力回路は図６に示すものが知られている。 A sensor that detects acceleration, angular velocity, pressure, and the like generally electrically amplifies a conversion element for converting a displacement amount of the detection target into an electric signal and a weak electric signal output from the element. Output circuit. The output circuit shown in FIG. 6 is known.

図６において、２６は第１の差動増幅器であり、この第１の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２のソースと第１の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの電気信号を入力され、前記トランジスタ２のゲートに第１の基準電圧設定手段２８が与えられる。 In FIG. 6, reference numeral 26 denotes a first differential amplifier. The first differential amplifier 26 includes source-coupled transistors 1 and 2, a source of the transistors 1 and 2, and a first power supply terminal 33. An electric signal from a sensor is input to the gate of the transistor 1, and a first reference voltage setting means 28 is applied to the gate of the transistor 2.

３０は前記第１の差動増幅器２６の能動負荷としての第１のカレントミラーであり、この第１のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにそのゲートを接続したトランジスタ４とで構成されており、前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、ソースは第２の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、ソースは前記第２の電源端子３４に接続される。 Reference numeral 30 denotes a first current mirror as an active load of the first differential amplifier 26. The first current mirror 30 has a diode-coupled transistor 3 and a gate connected to the gate of the transistor 3. The transistor 4 includes a gate and a drain connected to the drain of the transistor 1, a source connected to the second power supply terminal 34, and a drain of the transistor 4 connected to the drain of the transistor 2. The source is connected to the second power supply terminal 34.

５は前置増幅用のトランジスタであり、ゲートは前記第１の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは定電流源２１を介して前記第２の電源端子３４に接続され、ドレインは前記第１の電源端子３３に接続される。 Reference numeral 5 denotes a preamplification transistor, the gate is connected to the drain of the transistor 2 which is the output of the first differential amplifier 26, and the source is connected to the second power supply terminal 34 via the constant current source 21. The drain is connected to the first power supply terminal 33.

６は出力用のトランジスタであり、ゲートは前記トランジスタ５のソースに接続され、ソースは前記第２の電源端子３４に接続され、ドレインは定電流源２２を介して前記第１の電源端子３３に接続される。前記トランジスタ６のドレインは出力端子３２に接続される。 An output transistor 6 has a gate connected to the source of the transistor 5, a source connected to the second power supply terminal 34, and a drain connected to the first power supply terminal 33 via the constant current source 22. Connected. The drain of the transistor 6 is connected to the output terminal 32.

この出力回路において、前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第１の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、トランジスタ５のゲート電圧はトランジスタ２のドレイン電圧と同電位であるため、トランジスタ５のソース電圧は増加する。このトランジスタ５のソース電圧が増加するとトランジスタ６のドレイン電圧は減少し、その結果、出力端子３２の出力電圧は減少する。 In this output circuit, since the sum of the current flowing from the drain of the transistor 3 to the drain of the transistor 1 and the current flowing from the drain of the transistor 4 to the drain of the transistor 2 is kept constant, the gate of the transistor 1 When the input signal input to the transistor 5 increases, the drain voltage of the transistor 2 that is the output of the first differential amplifier 26 increases, and the gate voltage of the transistor 5 is the same as the drain voltage of the transistor 2, so that the transistor 5 The source voltage of increases. When the source voltage of the transistor 5 increases, the drain voltage of the transistor 6 decreases, and as a result, the output voltage of the output terminal 32 decreases.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平２−６２１０６号公報 As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP-A-2-62106

しかしながら前述した従来の信号出力回路は、前記出力電圧を電線を用いて受電側回路
に伝達する際電線の断線もしくは接地電位へのショートが発生した場合以下の不具合が生じる。 However, in the conventional signal output circuit described above, when the output voltage is transmitted to the power receiving side circuit using the electric wire, the following problems occur when the electric wire is disconnected or shorted to the ground potential.

すなわち、受電側回路への入力電圧は０Ｖとなるが、この０Ｖがセンサの正規出力としての電圧か、あるいは電線の断線もしくは接地電位へのショートによる電圧かをこの出力回路のみでは判断することができず、ショートを検出するための検出回路を別途設けなくてはならないという問題があった。 That is, the input voltage to the power receiving side circuit is 0 V, but it is possible to determine whether this 0 V is a voltage as a normal output of the sensor, or a voltage due to a break in the electric wire or a short to the ground potential. There is a problem that a detection circuit for detecting a short circuit must be provided separately.

本発明は、この検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。 It is an object of the present invention to provide an output circuit that can detect a disconnection of a wire or a short circuit to a ground potential without providing this detection circuit.

この目的を達成するために本発明の請求項１に記載の発明は、一方の入力端に入力信号が印加され、他方の入力端に第１の基準電圧設定手段を接続した第１の差動増幅器と、この第１の差動増幅器に設けた第１の能動負荷と、前記第１の差動増幅器の出力端にゲートを接続し、ソースに第１の定電流源を接続した第１のトランジスタと、前記第１のトランジスタと前記第１の定電流源の接続点にゲートを接続し、ドレインに第２の定電流源と出力端子とを接続した第２のトランジスタと、一つの作用端子が前記第１のトランジスタと前記第１の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第１のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第１のトランジスタと前記第１の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、前記リミッタ手段に設けられ、リミッタ解除信号により前記リミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第１の差動増幅器を制御する出力飽和手段を備えた信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができるという作用効果を奏する。しかも、リミッタ解除手段および出力飽和手段を備えるので、断線もしくは接地電位へのショート以外の異常発生の場合にもその異常を検出することができるという作用効果を奏する。 In order to achieve this object, according to a first aspect of the present invention, an input signal is applied to one input terminal and a first reference voltage setting means is connected to the other input terminal. A first active load provided in the first differential amplifier, a gate connected to the output terminal of the first differential amplifier, and a first constant current source connected to the source; A transistor, a second transistor having a gate connected to a connection point of the first transistor and the first constant current source, and a drain connected to a second constant current source and an output terminal; and one working terminal Is connected to the connection point of the first transistor and the first constant current source, and the current flowing through the first transistor in the range where the output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage Bypass the working terminal A limiter unit for the output voltage at the output terminal by controlling the serial first of the transistors first potential at the connection point of the constant current source is configured to maintain the predetermined limit voltage, provided to the limiter means A limiter canceling means for disabling control by the limiter means so as to output the output voltage according to the input signal even in a range exceeding the limit voltage by the limiter canceling signal, and the limiter canceling means are operated. And when the abnormality detection output signal generated when abnormality is detected is applied, the first differential amplifier is maintained so that the output voltage is maintained at a voltage set in a range exceeding the predetermined limit voltage. This is a signal output circuit with output saturation means to control, and it is possible to break the wire or short to the ground potential without providing a detection circuit. Operational effects of being able to exit. In addition, since the limiter canceling means and the output saturation means are provided, there is an effect that the abnormality can be detected even when an abnormality occurs other than a disconnection or a short circuit to the ground potential.

請求項２記載の発明は、リミッタ手段は、一方の入力端に前記出力端子を接続し、他方の入力端にリミット電圧の設定を行う第２の基準電圧設定手段を接続した第２の差動増幅器と、この第２の差動増幅器に設けた第２の能動負荷と、前記第２の差動増幅器の出力端にゲートを接続し、第１のトランジスタと第１の定電流源の接続点に作用端子としてのソースを接続した第３のトランジスタから少なくとも構成した請求項１記載の信号出力回路であり、前記出力端子から出力される出力電圧が前記第２の基準電圧以下にならないため、この第２の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。 According to a second aspect of the invention, limiter means, second differential connected to the second reference voltage setting means for connecting said output terminal to one input terminal, to set the limit voltage to the other input terminal An amplifier, a second active load provided in the second differential amplifier, a gate connected to an output terminal of the second differential amplifier, and a connection point between the first transistor and the first constant current source 2. The signal output circuit according to claim 1, comprising at least a third transistor having a source connected as a working terminal , wherein an output voltage output from the output terminal does not become lower than the second reference voltage. By setting the second reference voltage to a value larger than 0V, the output voltage is not 0V in a normal state. Therefore, when the output voltage is 0V, it is possible to determine that a disconnection or a short to the ground potential has occurred.

請求項３記載の発明は、第２の基準電圧設定手段は、第２の差動増幅器の他方の入力端にソースを接続し、ドレインを接地電位に接続した第４のトランジスタと、前記第２の差動増幅器の他方の入力端と前記第４のトランジスタのソースとの接続点に接続した電流供給源と、前記第４のトランジスタのゲートに接続した第２の基準電圧源からなる請求項２記載の信号出力回路であり、容易に第２の基準電圧を設定することができるという作用効果を奏する。 According to a third aspect of the present invention, the second reference voltage setting means includes a fourth transistor having a source connected to the other input terminal of the second differential amplifier and a drain connected to the ground potential, and the second transistor . 3. A current supply source connected to a connection point between the other input terminal of the differential amplifier and the source of the fourth transistor, and a second reference voltage source connected to the gate of the fourth transistor. The signal output circuit described is effective in that the second reference voltage can be easily set.

請求項４記載の発明は、第２の差動増幅器は、ソース結合した第６、第７のトランジスタと、前記第６、第７のトランジスタのソースに接続した第３の定電流源からなる請求項２記載の信号出力回路であり、出力電圧と第２の基準電圧との比較を簡単な構成で精度よく行うことができるという作用効果を奏する。また、出力電圧を直接第２の差動増幅器に入力しているので、出力電圧が他の回路等を経由する場合と比較して応答速度が速くなるという作用効果も奏する。 According to a fourth aspect of the invention, the second differential amplifier comprises source-coupled sixth and seventh transistors and a third constant current source connected to the sources of the sixth and seventh transistors. Item 2. The signal output circuit according to Item 2, wherein the output voltage and the second reference voltage can be compared with high accuracy with a simple configuration. In addition, since the output voltage is directly input to the second differential amplifier, there is an effect that the response speed becomes faster compared to the case where the output voltage passes through another circuit or the like.

請求項５記載の発明は、リミッタ解除手段は、第２の基準電圧設定手段の第４のトランジスタのソースにドレインを接続し、ソースを接地電位に接続し、ゲートをリミッタ解除信号の入力端とした第５のトランジスタで構成した請求項３記載の信号出力回路であり、請求項１と同等の作用効果を奏する。 According to the fifth aspect of the present invention, the limiter canceling means connects the drain to the source of the fourth transistor of the second reference voltage setting means, connects the source to the ground potential, and connects the gate to the input terminal of the limiter canceling signal. The signal output circuit according to claim 3, comprising the fifth transistor, and has the same effect as that of claim 1.

請求項６記載の発明は、リミッタ解除手段は、第２の差動増幅器を構成する第６、第７のトランジスタの共通ソースにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第８のトランジスタで構成した請求項４記載の信号出力回路であり、請求項１と同等の作用効果を奏する。 According to a sixth aspect of the invention, the limiter canceling means connects the source to the common source of the sixth and seventh transistors constituting the second differential amplifier, connects the drain to the power supply potential, and releases the limiter to the gate. 5. The signal output circuit according to claim 4, wherein the signal output circuit is constituted by an eighth transistor serving as a signal input terminal.

請求項７記載の発明は、リミッタ解除手段は、リミッタ手段を構成する第３のトランジスタのゲートにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第９のトランジスタで構成した請求項２記載の信号出力回路であり、請求項１と同等の作用効果を奏する。 According to the seventh aspect of the present invention, the limiter canceling means is a ninth transistor in which the source is connected to the gate of the third transistor constituting the limiter means, the drain is connected to the power supply potential, and the gate is the input terminal of the limiter canceling signal. The signal output circuit according to claim 2, which is composed of the above-described transistors, exhibits the same effects as those of claim 1.

請求項８記載の発明は、出力飽和手段は、第１の差動増幅器の第１の基準電圧が入力される入力端にドレインを接続し、ソースを接地電位に接続し、ゲートを前記異常検知出力信号の入力端とした第１０のトランジスタで構成した請求項１記載の信号出力回路であり、請求項１と同等の作用効果を奏する。
請求項９に記載の発明は、リミッタ手段は、一方の入力端に出力端子を所定電圧分の遷移を行う第１のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第２の基準電圧設定手段を所定電圧分の遷移を行う第２のレベル調整手段を介して接続した第２の差動増幅器と、この第２の差動増幅器に設けた第２の能動負荷と、前記第２の差動増幅器の出力端にゲートを接続し、第１のトランジスタと第１の定電流源の接続点に作用端子としてのソースを接続した第３のトランジスタから少なくとも構成した請求項１記載の信号出力回路であり、リミット電圧を第２の基準電圧以下の電圧に設定可能であり、動作領域の拡大を図ることができると共に、前記出力端子から出力される出力電圧が新たに設定されたリミット電圧以下にならないため、この新たに設定したリミット電圧を０Ｖより大きい値とすることにより正常状態において前記出力電圧が０Ｖになることはない。よって、前記出力電圧が０Ｖの場合、断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。 According to an eighth aspect of the present invention, the output saturation means connects the drain to the input terminal to which the first reference voltage of the first differential amplifier is input, connects the source to the ground potential, and detects the abnormality of the gate. 2. The signal output circuit according to claim 1, comprising a tenth transistor serving as an input terminal for an output signal, and has the same effect as that of claim 1.
According to the ninth aspect of the present invention, the limiter unit connects the output terminal to one input terminal via the first level adjusting unit that performs a transition for a predetermined voltage, and sets the limit voltage to the other input terminal. A second differential amplifier in which a second reference voltage setting means to be connected is connected via a second level adjusting means for making a transition for a predetermined voltage, and a second active load provided in the second differential amplifier And a third transistor having a gate connected to the output terminal of the second differential amplifier and a source serving as an operation terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit according to Item 1, wherein the limit voltage can be set to a voltage equal to or lower than the second reference voltage, the operation range can be expanded, and the output voltage output from the output terminal is newly Less than the set limit voltage Because not to, the output voltage never becomes 0V in the normal state by the limit voltage set this new and 0V larger value. Therefore, when the output voltage is 0 V, it is possible to determine that a disconnection or a short circuit to the ground potential has occurred.

本発明は、一方の入力端に入力信号が印加され、他方の入力端に第１の基準電圧設定手段を接続した第１の差動増幅器と、この第１の差動増幅器に設けた第１の能動負荷と、前記第１の差動増幅器の出力端にゲートを接続し、ソースに第１の定電流源を接続した第１のトランジスタと、前記第１のトランジスタと前記第１の定電流源の接続点にゲートを接続し、ドレインに第２の定電流源と出力端子とを接続した第２のトランジスタと、一つの作用端子が前記第１のトランジスタと前記第１の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第１のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第１のトランジスタと前記第１の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、前記リミッタ手段に設けられ、リミッタ解除信号により前記所定のリミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第１の差動増幅器を制御する出力飽和手段を備えた信号出力回路であり、リミッタ手段を設けたことにより、別途検出回路を設けることなく電線の断線もしくは接地電位へのショート、あるいは電源電位へのショートを検出することができる。 The present invention provides a first differential amplifier in which an input signal is applied to one input terminal and the first reference voltage setting means is connected to the other input terminal, and a first differential amplifier provided in the first differential amplifier. Active load, a first transistor having a gate connected to the output terminal of the first differential amplifier and a first constant current source connected to the source, the first transistor and the first constant current A second transistor having a gate connected to a source connection point, a second constant current source and an output terminal connected to a drain, and one working terminal of the first transistor and the first constant current source; In a range in which an output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage, the current flowing through the first transistor is bypassed through the working terminal and the first transistor and the first transistor are connected to a connection point. 1 constant current source connection A limiter unit for the output voltage at the output terminal by controlling the potential of the point is configured to maintain the predetermined limit voltage, it is provided in the limiter means, by the limiter release signal in a range exceeding the predetermined limit voltage Even if there is a limiter canceling unit that disables the control by the limiter unit to output the output voltage according to the input signal, and an abnormality detection that occurs when the limiter canceling unit is activated and an abnormality is detected A signal output circuit comprising output saturation means for controlling the first differential amplifier so that the output voltage is held at a voltage set in a range exceeding the predetermined limit voltage when an output signal is applied. By providing the limiter means, there is a disconnection of the electric wire or a short circuit to the ground potential without providing a separate detection circuit. It is possible is to detect a short circuit to the power supply potential.

以下、本発明の信号出力回路について実施の形態および図面を用いて説明する。なお、この信号出力回路に信号を入力する手段としてセンサを用いた。 Hereinafter, a signal output circuit of the present invention will be described with reference to embodiments and drawings. A sensor was used as means for inputting a signal to the signal output circuit.

（実施の形態１）
本実施の形態１および図１を用いて本発明の特に請求項１乃至４に記載の発明について説明する。 (Embodiment 1)
The invention according to the first to fourth aspects of the present invention will be described with reference to the first embodiment and FIG.

まず、本実施の形態１の信号出力回路の構成について説明する。 First, the configuration of the signal output circuit according to the first embodiment will be described.

図１において、２６は第１の差動増幅器であり、この第１の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２の共通ソースと第１の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの信号が入力され、前記トランジスタ２のゲートに第１の基準電圧設定手段
２８により第１の基準電圧が与えられる。 In FIG. 1, reference numeral 26 denotes a first differential amplifier. The first differential amplifier 26 includes source-coupled transistors 1 and 2, a common source of the transistors 1 and 2, and a first power supply terminal 33. The signal from the sensor is input to the gate of the transistor 1, and the first reference voltage setting means 28 supplies the first reference voltage to the gate of the transistor 2. A voltage is given.

３０は前記第１の差動増幅器２６の能動負荷としての第１のカレントミラーであり、この第１のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにゲートを接続したトランジスタ４とで構成されている。前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、前記トランジスタ３のソースは第２の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、前記トランジスタ４のソースは前記第２の電源端子３４に接続される。 Reference numeral 30 denotes a first current mirror as an active load of the first differential amplifier 26. The first current mirror 30 includes a diode-coupled transistor 3 and a transistor having a gate connected to the gate of the transistor 3. 4. The gate and drain of the transistor 3 are connected to the drain of the transistor 1, the source of the transistor 3 is connected to the second power supply terminal 34, the drain of the transistor 4 is connected to the drain of the transistor 2, and the transistor 4 is connected to the second power supply terminal 34.

５は前置増幅用の第１のトランジスタであり、ゲートは前記第１の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは第１の定電流源２１を介して前記第２の電源端子３４に接続され、ドレインは前記第１の電源端子３３に接続される。 Reference numeral 5 denotes a first transistor for preamplification, the gate is connected to the drain of the transistor 2 which is the output of the first differential amplifier 26, and the source is connected via the first constant current source 21. The drain is connected to the second power supply terminal 34 and the drain is connected to the first power supply terminal 33.

６は出力用の第２のトランジスタであり、ゲートは前記第１のトランジスタ５のソースに接続され、ソースは前記第２の電源端子３４に接続され、ドレインは出力端子３２および第２の定電流源２２を介して前記第１の電源端子３３に接続される。 Reference numeral 6 denotes a second transistor for output, the gate is connected to the source of the first transistor 5, the source is connected to the second power supply terminal 34, the drain is the output terminal 32 and the second constant current. It is connected to the first power supply terminal 33 via the source 22.

２７は第２の差動増幅器であり、この第２の差動増幅器２７は、ソース結合した第６、第７のトランジスタ８，９と、この第６、第７のトランジスタ８，９のソースと前記第１の電源端子３３との間に接続された第３の定電流源２３とで構成されており、前記第６のトランジスタ８のゲートは定電流源２４を介して前記第２の電源端子３４に接続され、且つ出力モニター用であるトランジスタ１２のソースに接続される。このトランジスタ１２のドレインは前記第１の電源端子３３に接続され、ゲートは前記出力端子３２に接続される。 Reference numeral 27 denotes a second differential amplifier. The second differential amplifier 27 includes source-coupled sixth and seventh transistors 8 and 9 and sources of the sixth and seventh transistors 8 and 9. And a third constant current source 23 connected between the first power supply terminal 33 and the gate of the sixth transistor 8 via the constant current source 24. 34 and to the source of the transistor 12 for output monitoring. The transistor 12 has a drain connected to the first power supply terminal 33 and a gate connected to the output terminal 32.

また、前記第７のトランジスタ９のゲートは定電流源２５を介して前記第２の電源端子３４に接続され、且つ第２の基準電圧設定手段３８の第４のトランジスタ１３のソースに接続される。この第４のトランジスタ１３のドレインは前記第１の電源端子３３に接続され、ゲートはリミット電圧である第２の基準電圧２９に接続される。 The gate of the seventh transistor 9 is connected to the second power supply terminal 34 via the constant current source 25 and to the source of the fourth transistor 13 of the second reference voltage setting means 38. . The drain of the fourth transistor 13 is connected to the first power supply terminal 33, and the gate is connected to the second reference voltage 29 which is a limit voltage.

３１は前記第２の差動増幅器２７の能動負荷としての第２のカレントミラーであり、この第２のカレントミラー３１は、ダイオード結合したトランジスタ１４と、このトランジスタ１４のゲートにゲートを接続したトランジスタ１５とで構成されており、前記トランジスタ１４のゲート、ドレインは前記第６のトランジスタ８のドレインに接続され、ソースは第２の電源端子３４に接続されている。前記トランジスタ１５のドレインは前記第７のトランジスタ９のドレインに接続され、ソースは前記第２の電源端子３４に接続される。 Reference numeral 31 denotes a second current mirror as an active load of the second differential amplifier 27. The second current mirror 31 includes a diode-coupled transistor 14 and a transistor having a gate connected to the gate of the transistor 14. 15, the gate and drain of the transistor 14 are connected to the drain of the sixth transistor 8, and the source is connected to the second power supply terminal 34. The drain of the transistor 15 is connected to the drain of the seventh transistor 9, and the source is connected to the second power supply terminal 34.

７は出力制限用の第３のトランジスタであり、この第３のトランジスタ７のゲートは前記第２の差動増幅器２７の出力である前記第７のトランジスタ９のドレインに接続され、ソースは前記第１のトランジスタ５のソース及び前記第２のトランジスタ６のゲート及び前記第１の定電流源２１に接続され、ドレインは前記第１の電源端子３３に接続される。 Reference numeral 7 denotes a third transistor for output limitation. The gate of the third transistor 7 is connected to the drain of the seventh transistor 9 that is the output of the second differential amplifier 27, and the source is the third transistor. The source of one transistor 5, the gate of the second transistor 6, and the first constant current source 21 are connected, and the drain is connected to the first power supply terminal 33.

そして、リミッタ手段は、前記第３のトランジスタ７と、第２の差動増幅器２７と、第２の基準電圧設定手段３８とから少なくとも構成される。 The limiter means includes at least the third transistor 7, the second differential amplifier 27, and the second reference voltage setting means 38.

更に、信号出力回路には、リミッタ手段にリミッタ解除手段３５が設けられており、第１の差動増幅器２６に出力飽和手段３６が設けられている。 Further, in the signal output circuit, a limiter releasing means 35 is provided in the limiter means, and an output saturation means 36 is provided in the first differential amplifier 26.

前記リミッタ解除手段３５は第４のトランジスタ１３に並列に接続した第５のトランジスタ１６より構成され、前記出力飽和手段３６は前記第１の基準電圧設定手段２８と第１の電源端子３３との間に設けた第１０のトランジスタ１７より構成される。また前記リミッタ解除手段３５及び出力飽和手段３６は異常検知手段３７により動作制御される。 The limiter canceling means 35 is composed of a fifth transistor 16 connected in parallel to the fourth transistor 13, and the output saturation means 36 is between the first reference voltage setting means 28 and the first power supply terminal 33. The tenth transistor 17 is provided. The limiter canceling means 35 and the output saturation means 36 are controlled by an abnormality detecting means 37.

この異常検知手段３７は、例えば、センサの起動時における出力の安定領域に至るまでの期間、センサに過大もしくは異常な外乱（振動、電磁波、等）が加わったときに制御信号を発生するものである。 The abnormality detection means 37 generates a control signal when an excessive or abnormal disturbance (vibration, electromagnetic wave, etc.) is applied to the sensor, for example, during a period until the output reaches a stable region when the sensor is activated. is there.

次に本実施の形態の信号出力回路の動作について説明する。 Next, the operation of the signal output circuit of this embodiment will be described.

前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第１の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加する。このドレイン電圧と第１のトランジスタ５のゲート電圧は同電位であるためトランジスタ５のソース電圧は増加し、第２のトランジスタ６のドレイン電圧は減少する。その結果、出力端子３２の出力電圧は減少する。 Since the sum of the current flowing from the drain of the transistor 3 to the drain of the transistor 1 and the current flowing from the drain of the transistor 4 to the drain of the transistor 2 is kept constant, the input inputted to the gate of the transistor 1 When the signal increases, the drain voltage of the transistor 2 that is the output of the first differential amplifier 26 increases. Since the drain voltage and the gate voltage of the first transistor 5 are the same potential, the source voltage of the transistor 5 increases and the drain voltage of the second transistor 6 decreases. As a result, the output voltage at the output terminal 32 decreases.

ここで、出力電圧がリミット電圧である第２の基準電圧２９より小さいとき、出力電圧が低下すると、トランジスタ１２のゲート電圧が低下し、第６のトランジスタ８のゲート電圧はトランジスタ１２のゲート電圧に連動して低下する。 Here, when the output voltage is lower than the second reference voltage 29, which is the limit voltage, when the output voltage decreases, the gate voltage of the transistor 12 decreases, and the gate voltage of the sixth transistor 8 becomes the gate voltage of the transistor 12. Decreases in conjunction.

第４のトランジスタ１３のゲートに与えられたリミット電圧である第２の基準電圧２９は、第７のトランジスタ９のゲート電圧として与えられる。 A second reference voltage 29 that is a limit voltage given to the gate of the fourth transistor 13 is given as a gate voltage of the seventh transistor 9.

そのため第２の差動増幅器２７の出力である第７のトランジスタ９のドレイン電圧、すなわち、第３のトランジスタ７のゲート電圧は低下し、これに連動して第３のトランジスタ７のソース電圧、すなわち、第２のトランジスタ６のゲート電圧が低下し、第２のトランジスタ６のドレイン電圧はリミット電圧である第２の基準電圧２９まで上昇する。 Therefore, the drain voltage of the seventh transistor 9 which is the output of the second differential amplifier 27, that is, the gate voltage of the third transistor 7 decreases, and in conjunction with this, the source voltage of the third transistor 7, ie, The gate voltage of the second transistor 6 decreases, and the drain voltage of the second transistor 6 increases to the second reference voltage 29 that is the limit voltage.

その結果、出力電圧が第２の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第２の基準電圧２９以下にはならず、第２の基準電圧２９に保たれる。このとき第１、第３のトランジスタ５，７は両ソース、両ドレインを接続しており、ソース電圧が共通なため、第３のトランジスタ７はオン状態で第１のトランジスタ５はオフ状態となり、第１の差動増幅器２６の出力は遮断され、出力電圧に影響を及ぼさない。 As a result, even if an input voltage that causes the output voltage to be equal to or lower than the second reference voltage 29 is input, the output voltage does not become lower than the second reference voltage 29 but is maintained at the second reference voltage 29. . At this time, the first and third transistors 5 and 7 are connected to both sources and drains, and since the source voltage is common, the third transistor 7 is turned on and the first transistor 5 is turned off. The output of the first differential amplifier 26 is cut off and does not affect the output voltage.

一方、出力電圧がリミット電圧である第２の基準電圧２９より大きいとき、第１、第３のトランジスタ５，７はソース電圧が共通なため、第３のトランジスタ７はオフ状態で第１のトランジスタ５はオン状態となり、第２の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。 On the other hand, when the output voltage is larger than the second reference voltage 29, which is a limit voltage, the first and third transistors 5 and 7 have the same source voltage. Therefore, the third transistor 7 is off and the first transistor 5 is turned on, the output of the second differential amplifier 27 is cut off, and the output voltage is not affected.

以上のように出力端子３２から出力される出力電圧は前記第２の基準電圧以下にならないため、この第２の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合、断線もしくは接地電位へのショートが発生したと受電側回路で判断することができるものである。 As described above, since the output voltage output from the output terminal 32 does not become lower than the second reference voltage, the output voltage is set to 0 V in a normal state by setting the second reference voltage to a value larger than 0 V. Is no longer. Therefore, when the output voltage is 0 V, the power receiving side circuit can determine that a disconnection or a short circuit to the ground potential has occurred.

また、出力電圧のリミッタ手段が動作した電圧、すなわちリミット電圧は正確、且つ温
度等に対して安定な電圧を供給することができ、リミット電圧は第２の基準電圧２９を変更するだけで容易に変更することができる。 In addition, the voltage at which the output voltage limiter operates, that is, the limit voltage is accurate and can supply a stable voltage with respect to temperature, etc., and the limit voltage can be easily changed by simply changing the second reference voltage 29. Can be changed.

ところで、トランジスタ１のゲートに入力される入力電圧が上昇し、出力電圧がリミット電圧である第２の基準電圧２９より低下しようとするとき、異常検知手段３７より第５のトランジスタ１６のゲートにリミッタ解除信号としての異常検知信号が入力されていると、リミッタ解除手段３５である第５のトランジスタ１６はオン状態となり、これにより第４のトランジスタ１３のソース−ドレイン間をショートし、その結果、第４のトランジスタ１３のゲート−ソース間電圧と第２の基準電圧２９は除去される。したがって、第７のトランジスタ９のゲート電圧はトランジスタ１６の順方向電圧だけのレベル調整、すなわち第６のトランジスタ８のレベル調整電圧よりも第４のトランジスタ１３のゲート−ソース間電圧と第２の基準電圧２９だけ低くレベル調整される。これは見かけ上の基準電圧が第４のトランジスタ１３のゲート−ソース間電圧と第２の基準電圧２９分低下したことに相当し、常に出力電圧がリミット電圧である第２の基準電圧２９より大きい条件となる。このとき、第２の差動増幅器２７の出力である第７のトランジスタ９のドレイン電圧すなわち第３のトランジスタ７のゲート電圧は上昇し、第３のトランジスタ７と第１のトランジスタ５はソース電圧が共通なため、第３のトランジスタ７はオフ状態で第１のトランジスタ５はオン状態となり、第２の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第２の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第２の基準電圧２９以下の領域でも入力に応じた出力が可能となる。 By the way, when the input voltage input to the gate of the transistor 1 rises and the output voltage tends to fall below the second reference voltage 29 which is the limit voltage, the limiter is applied from the abnormality detection means 37 to the gate of the fifth transistor 16. When the abnormality detection signal as the release signal is input, the fifth transistor 16 serving as the limiter release means 35 is turned on, thereby short-circuiting the source and drain of the fourth transistor 13, and as a result, The gate-source voltage of the fourth transistor 13 and the second reference voltage 29 are removed. Accordingly, the gate voltage of the seventh transistor 9 is adjusted by the level of the forward voltage of the transistor 16, that is, the gate-source voltage of the fourth transistor 13 and the second reference are higher than the level adjustment voltage of the sixth transistor 8. The level is adjusted by a voltage 29 lower. This corresponds to the fact that the apparent reference voltage is lowered by 29 minutes from the gate-source voltage of the fourth transistor 13 and the second reference voltage, and the output voltage is always larger than the second reference voltage 29 which is the limit voltage. It becomes a condition. At this time, the drain voltage of the seventh transistor 9 that is the output of the second differential amplifier 27, that is, the gate voltage of the third transistor 7 rises, and the source voltage of the third transistor 7 and the first transistor 5 is the source voltage. Since they are common, the third transistor 7 is in the off state and the first transistor 5 is in the on state, the output of the second differential amplifier 27 is cut off, and the output voltage is not affected. As a result, even if an input voltage that causes the output voltage to be equal to or lower than the second reference voltage 29 is input, output corresponding to the input is possible even in the region where the output voltage is equal to or lower than the second reference voltage 29.

また、リミッタ解除手段３５としては以下の構成も可能である。すなわち、図２に示すように、第８のトランジスタ１８を設け、この第８のトランジスタ１８のソースを第６、第７のトランジスタ８，９の共通ソースに接続し、ドレインを第２の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものが挙げられる。 Further, the limiter canceling means 35 may have the following configuration. That is, as shown in FIG. 2, an eighth transistor 18 is provided, the source of the eighth transistor 18 is connected to the common source of the sixth and seventh transistors 8 and 9, and the drain is connected to the second power supply terminal. 34, and the gate is connected to the output of the abnormality detection means 37.

さらには、図３に示すような構成もリミッタ解除手段３５として可能である。すなわち、第９のトランジスタ１９を設け、この第９のトランジスタ１９のソースを第３のトランジスタ７のゲートに接続し、ドレインを第２の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものである。図２、図３のいずれの場合も図１と同様、第３のトランジスタ７と第１のトランジスタ５はソース電圧が共通なため、第３のトランジスタ７はオフ状態で第１のトランジスタ５はオン状態となり、第２の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第２の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第２の基準電圧２９以下の領域でも入力に応じた出力が可能となる。 Furthermore, a configuration as shown in FIG. That is, the ninth transistor 19 is provided, the source of the ninth transistor 19 is connected to the gate of the third transistor 7, the drain is connected to the second power supply terminal 34, and the gate is the output of the abnormality detection means 37. Is connected to. 2 and 3, the third transistor 7 and the first transistor 5 share the same source voltage as in FIG. 1, so that the third transistor 7 is off and the first transistor 5 is on. The output of the second differential amplifier 27 is cut off and does not affect the output voltage. As a result, even if an input voltage that causes the output voltage to be equal to or lower than the second reference voltage 29 is input, output corresponding to the input is possible even in the region where the output voltage is equal to or lower than the second reference voltage 29.

ここで出力飽和手段３６の第１０のトランジスタ１７のゲートと、リミッタ解除手段３５の第５のトランジスタ１６のゲートに異常検知手段３７の異常検知出力を同時に与えたとき、上記の通りリミッタは解除され、さらに第１０のトランジスタ１７がオン状態となりトランジスタ２のゲートは第１の電源端子３３に接地されるので、トランジスタ１のゲートに入力される入力電圧は常にトランジスタ２のゲート電圧よりも大きくなる。そのため、第１の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、それと同電位である第１のトランジスタ５のゲート電圧も増加するので第１のトランジスタ５のソース電圧も増加する。これにより第２のトランジスタ６のドレイン電圧は減少するので、出力端子３２の出力電圧も減少する。この出力端子３２の出力電圧はさらにトランジスタ２のゲート電圧より減少するため、その結果、接地電位に固定されることとなる。 Here, when the abnormality detection output of the abnormality detection means 37 is simultaneously given to the gate of the tenth transistor 17 of the output saturation means 36 and the gate of the fifth transistor 16 of the limiter cancellation means 35, the limiter is released as described above. Furthermore, since the tenth transistor 17 is turned on and the gate of the transistor 2 is grounded to the first power supply terminal 33, the input voltage input to the gate of the transistor 1 is always higher than the gate voltage of the transistor 2. Therefore, the drain voltage of the transistor 2 that is the output of the first differential amplifier 26 increases, and the gate voltage of the first transistor 5 that has the same potential also increases, so the source voltage of the first transistor 5 also increases. . As a result, the drain voltage of the second transistor 6 decreases, and the output voltage of the output terminal 32 also decreases. Since the output voltage of the output terminal 32 further decreases from the gate voltage of the transistor 2, the output voltage is fixed to the ground potential.

以上のような構成をとることにより、異常検知時に断線もしくは接地電位へのショートによる電圧と類似な出力ができるため、別途、異常検知用端子を設けなくても、信号の出
力端子３２を介して異常検知の情報を受電側回路に伝達することができる。 By adopting the configuration as described above, since an output similar to a voltage due to disconnection or short-circuit to the ground potential can be obtained at the time of abnormality detection, it is possible to connect via the signal output terminal 32 without providing a separate abnormality detection terminal. Information of abnormality detection can be transmitted to the power receiving side circuit.

なお、本実施の形態では信号出力回路にレベル調整手段を設けていないが必要に応じて設けてもよい。例えば図４に示すように、ダイオード結合されたトランジスタ１０，１１を用いて、第６のトランジスタ８とトランジスタ１２との間に、第７のトランジスタ９と第４のトランジスタ１３との間にそれぞれ介在させてもよい。 In this embodiment, the signal output circuit is not provided with level adjusting means, but may be provided as necessary. For example, as shown in FIG. 4, diode-coupled transistors 10 and 11 are used between the sixth transistor 8 and the transistor 12, and between the seventh transistor 9 and the fourth transistor 13, respectively. You may let them.

また、本実施の形態で用いたトランジスタに代わりバイポーラトランジスタを用いても同様の効果を奏する（図示せず）。この場合ソースはエミッタ、ドレインはコレクタ、ゲートはベースに相当する。 The same effect can be obtained even if a bipolar transistor is used instead of the transistor used in this embodiment (not shown). In this case, the source corresponds to the emitter, the drain corresponds to the collector, and the gate corresponds to the base.

加えて、図５に示すように、図１におけるすべてのトランジスタのＰＮを反転させたものを用いた場合出力電圧の上限を規定することができる。すなわち、本発明の信号出力回路では第２の基準電圧設定手段３８によりリミット電圧つまり下限電圧を設定したが、同様にして上限電圧を設定することができる。これにより検出回路を設けることなく電源端子へのショートを検知することができるという作用効果を奏する。この場合上記のようにバイポーラトランジスタを用いても同様の作用効果を奏する。 In addition, as shown in FIG. 5, the upper limit of the output voltage can be defined when the PN of all transistors in FIG. 1 is inverted. That is, in the signal output circuit of the present invention, the limit voltage, that is, the lower limit voltage is set by the second reference voltage setting means 38, but the upper limit voltage can be set similarly. Thus, there is an effect that a short circuit to the power supply terminal can be detected without providing a detection circuit. In this case, the same effect can be obtained even if the bipolar transistor is used as described above.

なお、上記実施の形態では、この信号出力回路に信号を入力する手段としてセンサを用いたが、これに限定されるものではない。 In the above embodiment, the sensor is used as means for inputting a signal to the signal output circuit, but the present invention is not limited to this.

本発明の信号出力回路は、受電側に別途検出回路を設けることなく、電線の断線あるいは接地電位へのショート、電源電位へのショートを検出することができ、特にセンサ等の信号出力回路として有用である。 The signal output circuit of the present invention can detect a wire breakage, a short circuit to a ground potential, or a short circuit to a power supply potential without providing a separate detection circuit on the power receiving side, and is particularly useful as a signal output circuit for a sensor or the like. It is.

本発明の一実施の形態の信号出力回路図Signal output circuit diagram of one embodiment of the present invention 同信号出力回路図Same signal output circuit diagram 同信号出力回路図Same signal output circuit diagram 同信号出力回路図Same signal output circuit diagram 同信号出力回路図Same signal output circuit diagram 従来の信号出力回路図Conventional signal output circuit diagram

符号の説明Explanation of symbols

１，２，３，４，１０，１１，１２，１４，１５トランジスタ
５第１のトランジスタ
６第２のトランジスタ
７第３のトランジスタ
８第６のトランジスタ
９第７のトランジスタ
１３第４のトランジスタ
１６第５のトランジスタ
１７第１０のトランジスタ
１８第８のトランジスタ
１９第９のトランジスタ
２０，２４，２５定電流源
２１第１の定電流源
２２第２の定電流源
２３第３の定電流源
２６第１の差動増幅器
２７第２の差動増幅器
２８第１の基準電圧設定手段
２９第２の基準電圧
３０第１の能動負荷
３１第２の能動負荷
３２出力端子
３３第１の電源端子
３４第２の電源端子
３５リミッタ解除手段
３６出力飽和手段
３７異常検知手段
３８第２の基準電圧設定手段 1, 2, 3, 4, 10, 11, 12, 14, 15 Transistor 5 1st transistor 6 2nd transistor 7 3rd transistor 8 6th transistor 9 7th transistor 13 4th transistor 16 4th 5 transistor 17 10th transistor 18 8th transistor 19 9th transistor 20, 24, 25 constant current source 21 1st constant current source 22 2nd constant current source 23 3rd constant current source 26 1st Differential amplifier 27 second differential amplifier 28 first reference voltage setting means 29 second reference voltage 30 first active load 31 second active load 32 output terminal 33 first power supply terminal 34 second Power supply terminal 35 Limiter releasing means 36 Output saturation means 37 Abnormality detecting means 38 Second reference voltage setting means

Claims

一方の入力端に入力信号が印加され、他方の入力端に第１の基準電圧設定手段を接続した第１の差動増幅器と、この第１の差動増幅器に設けた第１の能動負荷と、
前記第１の差動増幅器の出力端にゲートを接続し、ソースに第１の定電流源を接続した第１のトランジスタと、
前記第１のトランジスタと前記第１の定電流源の接続点にゲートを接続し、ドレインに第２の定電流源と出力端子とを接続した第２のトランジスタと、
一つの作用端子が前記第１のトランジスタと前記第１の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第１のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第１のトランジスタと前記第１の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、
前記リミッタ手段に設けられ、リミッタ解除信号により前記所定のリミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、
前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第１の差動増幅器を制御する出力飽和手段を備えた信号出力回路。 A first differential amplifier having an input signal applied to one input terminal and a first reference voltage setting means connected to the other input terminal; and a first active load provided in the first differential amplifier; ,
A first transistor having a gate connected to an output terminal of the first differential amplifier and a first constant current source connected to a source;
A second transistor having a gate connected to a connection point between the first transistor and the first constant current source, and a drain connected to a second constant current source and an output terminal;
One working terminal is connected to a connection point between the first transistor and the first constant current source, and the output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage. By bypassing the current flowing through the transistor through the working terminal and controlling the potential at the connection point of the first transistor and the first constant current source, the output voltage at the output terminal maintains the predetermined limit voltage. Configured limiter means;
A limiter canceling unit provided in the limiter unit, which disables the control by the limiter unit so as to output the output voltage according to the input signal even in a range exceeding the predetermined limit voltage by a limiter canceling signal; ,
When the limiter releasing means is activated and an abnormality detection output signal generated when an abnormality is detected is applied, the output voltage is held at a voltage set in a range exceeding the predetermined limit voltage. A signal output circuit comprising output saturation means for controlling one differential amplifier.

リミッタ手段は、一方の入力端に前記出力端子を接続し、他方の入力端にリミット電圧の設定を行う第２の基準電圧設定手段を接続した第２の差動増幅器と、この第２の差動増幅器に設けた第２の能動負荷と、
前記第２の差動増幅器の出力端にゲートを接続し、第１のトランジスタと第１の定電流源の接続点に作用端子としてのソースを接続した第３のトランジスタから少なくとも構成した請求項１記載の信号出力回路。 The limiter means connects the output terminal to one input terminal and the second differential amplifier to which the second reference voltage setting means for setting a limit voltage is connected to the other input terminal, and the second difference amplifier. A second active load provided in the dynamic amplifier;
2. The system according to claim 1, further comprising: a third transistor having a gate connected to an output terminal of the second differential amplifier and a source serving as a working terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit described.

第２の基準電圧設定手段は、第２の差動増幅器の他方の入力端にソースを接続し、ドレインを接地電位に接続した第４のトランジスタと、前記第２の差動増幅器の他方の入力端と前記第４のトランジスタのソースとの接続点に接続した電流供給源と、
前記第４のトランジスタのゲートに接続した第２の基準電圧源からなる請求項２記載の信号出力回路。 The second reference voltage setting means includes a fourth transistor having a source connected to the other input terminal of the second differential amplifier and a drain connected to the ground potential, and the other input of the second differential amplifier. A current supply source connected to a connection point between the end and the source of the fourth transistor;
3. The signal output circuit according to claim 2, comprising a second reference voltage source connected to the gate of the fourth transistor.

第２の差動増幅器は、ソース結合した第６、第７のトランジスタと、
前記第６、第７のトランジスタのソースに接続した第３の定電流源からなる請求項２記載の信号出力回路。 The second differential amplifier includes source-coupled sixth and seventh transistors;
3. The signal output circuit according to claim 2, comprising a third constant current source connected to sources of the sixth and seventh transistors.

リミッタ解除手段は、第２の基準電圧設定手段の第４のトランジスタのソースにドレインを接続し、ソースを接地電位に接続し、ゲートをリミッタ解除信号の入力端とした第５のトランジスタで構成した請求項３記載の信号出力回路。 The limiter canceling means is composed of a fifth transistor having a drain connected to the source of the fourth transistor of the second reference voltage setting means, a source connected to the ground potential, and a gate serving as an input terminal for the limiter canceling signal. The signal output circuit according to claim 3.

リミッタ解除手段は、第２の差動増幅器を構成する第６、第７のトランジスタの共通ソースにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第８のトランジスタで構成した請求項４記載の信号出力回路。 The limiter canceling means connects the source to the common source of the sixth and seventh transistors constituting the second differential amplifier, connects the drain to the power supply potential, and uses the gate as the input terminal for the limiter cancel signal. 5. The signal output circuit according to claim 4, wherein the signal output circuit is constituted by a transistor.

リミッタ解除手段は、リミッタ手段を構成する第３のトランジスタのゲートにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第９のトランジスタで構成した請求項２記載の信号出力回路。 The limiter canceling means comprises a ninth transistor having a source connected to a gate of a third transistor constituting the limiter means, a drain connected to a power supply potential, and a gate serving as an input terminal for a limiter canceling signal. The signal output circuit described.

出力飽和手段は、第１の差動増幅器の第１の基準電圧が入力される入力端にドレインを接続し、ソースを接地電位に接続し、ゲートを前記異常検知出力信号の入力端とした第１０のトランジスタで構成した請求項１記載の信号出力回路。 The output saturation means has a drain connected to an input terminal to which the first reference voltage of the first differential amplifier is input, a source connected to a ground potential, and a gate serving as an input terminal for the abnormality detection output signal. The signal output circuit according to claim 1, comprising 10 transistors.

リミッタ手段は、
一方の入力端に出力端子を所定電圧分の遷移を行う第１のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第２の基準電圧設定手段を所定電圧分の遷移を行う第２のレベル調整手段を介して接続した第２の差動増幅器と、この第２の差動増幅器に設けた第２の能動負荷と、
前記第２の差動増幅器の出力端にゲートを接続し、第１のトランジスタと第１の定電流源の接続点に作用端子としてのソースを接続した第３のトランジスタから少なくとも構成した請求項１記載の信号出力回路。 The limiter means is
An output terminal is connected to one input terminal via a first level adjusting means for making a transition for a predetermined voltage, and a second reference voltage setting means for setting a limit voltage is connected to the other input terminal for a predetermined voltage. A second differential amplifier connected via second level adjusting means for performing a transition; a second active load provided in the second differential amplifier;
2. The system according to claim 1, further comprising: a third transistor having a gate connected to an output terminal of the second differential amplifier and a source serving as a working terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit described.