JP3991981B2 - Signal output circuit - Google Patents
Signal output circuit Download PDFInfo
- Publication number
- JP3991981B2 JP3991981B2 JP2003422531A JP2003422531A JP3991981B2 JP 3991981 B2 JP3991981 B2 JP 3991981B2 JP 2003422531 A JP2003422531 A JP 2003422531A JP 2003422531 A JP2003422531 A JP 2003422531A JP 3991981 B2 JP3991981 B2 JP 3991981B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- source
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
本発明は、加速度、角速度や圧力等を検出するセンサ等に用いられている信号出力回路に関するものである。 The present invention relates to a signal output circuit used in a sensor that detects acceleration, angular velocity, pressure, and the like.
加速度、角速度や圧力等を検出するセンサは、一般的にこれらの検出対象の変位量を電気信号に変換するための変換素子と、この素子から出力される微弱な電気信号を電気的に増幅し出力する回路とを有している。その出力回路は図6に示すものが知られている。 A sensor that detects acceleration, angular velocity, pressure, and the like generally electrically amplifies a conversion element for converting a displacement amount of the detection target into an electric signal and a weak electric signal output from the element. Output circuit. The output circuit shown in FIG. 6 is known.
図6において、26は第1の差動増幅器であり、この第1の差動増幅器26は、ソース結合したトランジスタ1,2と、このトランジスタ1,2のソースと第1の電源端子33との間に接続された定電流源20とで構成されており、前記トランジスタ1のゲートにセンサからの電気信号を入力され、前記トランジスタ2のゲートに第1の基準電圧設定手段28が与えられる。
In FIG. 6,
30は前記第1の差動増幅器26の能動負荷としての第1のカレントミラーであり、この第1のカレントミラー30は、ダイオード結合したトランジスタ3と、このトランジスタ3のゲートにそのゲートを接続したトランジスタ4とで構成されており、前記トランジスタ3のゲート、ドレインは前記トランジスタ1のドレインに接続され、ソースは第2の電源端子34に接続され、前記トランジスタ4のドレインは前記トランジスタ2のドレインに接続され、ソースは前記第2の電源端子34に接続される。
5は前置増幅用のトランジスタであり、ゲートは前記第1の差動増幅器26の出力である前記トランジスタ2のドレインに接続され、ソースは定電流源21を介して前記第2の電源端子34に接続され、ドレインは前記第1の電源端子33に接続される。
Reference numeral 5 denotes a preamplification transistor, the gate is connected to the drain of the
6は出力用のトランジスタであり、ゲートは前記トランジスタ5のソースに接続され、ソースは前記第2の電源端子34に接続され、ドレインは定電流源22を介して前記第1の電源端子33に接続される。前記トランジスタ6のドレインは出力端子32に接続される。
An
この出力回路において、前記トランジスタ3のドレインから前記トランジスタ1のドレインに流れる電流と、前記トランジスタ4のドレインから前記トランジスタ2のドレインに流れる電流との和は一定に保持されるため、トランジスタ1のゲートに入力される入力信号が増加すると、第1の差動増幅器26の出力であるトランジスタ2のドレイン電圧は増加し、トランジスタ5のゲート電圧はトランジスタ2のドレイン電圧と同電位であるため、トランジスタ5のソース電圧は増加する。このトランジスタ5のソース電圧が増加するとトランジスタ6のドレイン電圧は減少し、その結果、出力端子32の出力電圧は減少する。
In this output circuit, since the sum of the current flowing from the drain of the
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら前述した従来の信号出力回路は、前記出力電圧を電線を用いて受電側回路
に伝達する際電線の断線もしくは接地電位へのショートが発生した場合以下の不具合が生じる。
However, in the conventional signal output circuit described above, when the output voltage is transmitted to the power receiving side circuit using the electric wire, the following problems occur when the electric wire is disconnected or shorted to the ground potential.
すなわち、受電側回路への入力電圧は0Vとなるが、この0Vがセンサの正規出力としての電圧か、あるいは電線の断線もしくは接地電位へのショートによる電圧かをこの出力回路のみでは判断することができず、ショートを検出するための検出回路を別途設けなくてはならないという問題があった。 That is, the input voltage to the power receiving side circuit is 0 V, but it is possible to determine whether this 0 V is a voltage as a normal output of the sensor, or a voltage due to a break in the electric wire or a short to the ground potential. There is a problem that a detection circuit for detecting a short circuit must be provided separately.
本発明は、この検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。 It is an object of the present invention to provide an output circuit that can detect a disconnection of a wire or a short circuit to a ground potential without providing this detection circuit.
この目的を達成するために本発明の請求項1に記載の発明は、一方の入力端に入力信号が印加され、他方の入力端に第1の基準電圧設定手段を接続した第1の差動増幅器と、この第1の差動増幅器に設けた第1の能動負荷と、前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、一つの作用端子が前記第1のトランジスタと前記第1の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、前記リミッタ手段に設けられ、リミッタ解除信号により前記リミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第1の差動増幅器を制御する出力飽和手段を備えた信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができるという作用効果を奏する。しかも、リミッタ解除手段および出力飽和手段を備えるので、断線もしくは接地電位へのショート以外の異常発生の場合にもその異常を検出することができるという作用効果を奏する。 In order to achieve this object, according to a first aspect of the present invention, an input signal is applied to one input terminal and a first reference voltage setting means is connected to the other input terminal. A first active load provided in the first differential amplifier, a gate connected to the output terminal of the first differential amplifier, and a first constant current source connected to the source; A transistor, a second transistor having a gate connected to a connection point of the first transistor and the first constant current source, and a drain connected to a second constant current source and an output terminal; and one working terminal Is connected to the connection point of the first transistor and the first constant current source, and the current flowing through the first transistor in the range where the output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage Bypass the working terminal A limiter unit for the output voltage at the output terminal by controlling the serial first of the transistors first potential at the connection point of the constant current source is configured to maintain the predetermined limit voltage, provided to the limiter means A limiter canceling means for disabling control by the limiter means so as to output the output voltage according to the input signal even in a range exceeding the limit voltage by the limiter canceling signal, and the limiter canceling means are operated. And when the abnormality detection output signal generated when abnormality is detected is applied, the first differential amplifier is maintained so that the output voltage is maintained at a voltage set in a range exceeding the predetermined limit voltage. This is a signal output circuit with output saturation means to control, and it is possible to break the wire or short to the ground potential without providing a detection circuit. Operational effects of being able to exit. In addition, since the limiter canceling means and the output saturation means are provided, there is an effect that the abnormality can be detected even when an abnormality occurs other than a disconnection or a short circuit to the ground potential.
請求項2記載の発明は、リミッタ手段は、一方の入力端に前記出力端子を接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路であり、前記出力端子から出力される出力電圧が前記第2の基準電圧以下にならないため、この第2の基準電圧を0Vよりも大きい値に設定することにより正常状態において前記出力電圧が0Vであるということがなくなる。したがって、前記出力電圧が0Vの場合断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。
According to a second aspect of the invention, limiter means, second differential connected to the second reference voltage setting means for connecting said output terminal to one input terminal, to set the limit voltage to the other input terminal An amplifier, a second active load provided in the second differential amplifier, a gate connected to an output terminal of the second differential amplifier, and a connection point between the first transistor and the first constant
請求項3記載の発明は、第2の基準電圧設定手段は、第2の差動増幅器の他方の入力端にソースを接続し、ドレインを接地電位に接続した第4のトランジスタと、前記第2の差動増幅器の他方の入力端と前記第4のトランジスタのソースとの接続点に接続した電流供給源と、前記第4のトランジスタのゲートに接続した第2の基準電圧源からなる請求項2記載の信号出力回路であり、容易に第2の基準電圧を設定することができるという作用効果を奏する。 According to a third aspect of the present invention, the second reference voltage setting means includes a fourth transistor having a source connected to the other input terminal of the second differential amplifier and a drain connected to the ground potential, and the second transistor . 3. A current supply source connected to a connection point between the other input terminal of the differential amplifier and the source of the fourth transistor, and a second reference voltage source connected to the gate of the fourth transistor. The signal output circuit described is effective in that the second reference voltage can be easily set.
請求項4記載の発明は、第2の差動増幅器は、ソース結合した第6、第7のトランジスタと、前記第6、第7のトランジスタのソースに接続した第3の定電流源からなる請求項2記載の信号出力回路であり、出力電圧と第2の基準電圧との比較を簡単な構成で精度よく行うことができるという作用効果を奏する。また、出力電圧を直接第2の差動増幅器に入力しているので、出力電圧が他の回路等を経由する場合と比較して応答速度が速くなるという作用効果も奏する。
According to a fourth aspect of the invention, the second differential amplifier comprises source-coupled sixth and seventh transistors and a third constant current source connected to the sources of the sixth and seventh transistors.
請求項5記載の発明は、リミッタ解除手段は、第2の基準電圧設定手段の第4のトランジスタのソースにドレインを接続し、ソースを接地電位に接続し、ゲートをリミッタ解除信号の入力端とした第5のトランジスタで構成した請求項3記載の信号出力回路であり、請求項1と同等の作用効果を奏する。
According to the fifth aspect of the present invention, the limiter canceling means connects the drain to the source of the fourth transistor of the second reference voltage setting means, connects the source to the ground potential, and connects the gate to the input terminal of the limiter canceling signal. The signal output circuit according to
請求項6記載の発明は、リミッタ解除手段は、第2の差動増幅器を構成する第6、第7のトランジスタの共通ソースにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第8のトランジスタで構成した請求項4記載の信号出力回路であり、請求項1と同等の作用効果を奏する。 According to a sixth aspect of the invention, the limiter canceling means connects the source to the common source of the sixth and seventh transistors constituting the second differential amplifier, connects the drain to the power supply potential, and releases the limiter to the gate. 5. The signal output circuit according to claim 4, wherein the signal output circuit is constituted by an eighth transistor serving as a signal input terminal.
請求項7記載の発明は、リミッタ解除手段は、リミッタ手段を構成する第3のトランジスタのゲートにソースを接続し、ドレインを電源電位に接続し、ゲートをリミッタ解除信号の入力端とした第9のトランジスタで構成した請求項2記載の信号出力回路であり、請求項1と同等の作用効果を奏する。
According to the seventh aspect of the present invention, the limiter canceling means is a ninth transistor in which the source is connected to the gate of the third transistor constituting the limiter means, the drain is connected to the power supply potential, and the gate is the input terminal of the limiter canceling signal. The signal output circuit according to
請求項8記載の発明は、出力飽和手段は、第1の差動増幅器の第1の基準電圧が入力される入力端にドレインを接続し、ソースを接地電位に接続し、ゲートを前記異常検知出力信号の入力端とした第10のトランジスタで構成した請求項1記載の信号出力回路であり、請求項1と同等の作用効果を奏する。
請求項9に記載の発明は、リミッタ手段は、一方の入力端に出力端子を所定電圧分の遷移を行う第1のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を所定電圧分の遷移を行う第2のレベル調整手段を介して接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路であり、リミット電圧を第2の基準電圧以下の電圧に設定可能であり、動作領域の拡大を図ることができると共に、前記出力端子から出力される出力電圧が新たに設定されたリミット電圧以下にならないため、この新たに設定したリミット電圧を0Vより大きい値とすることにより正常状態において前記出力電圧が0Vになることはない。よって、前記出力電圧が0Vの場合、断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。
According to an eighth aspect of the present invention, the output saturation means connects the drain to the input terminal to which the first reference voltage of the first differential amplifier is input, connects the source to the ground potential, and detects the abnormality of the gate. 2. The signal output circuit according to claim 1, comprising a tenth transistor serving as an input terminal for an output signal, and has the same effect as that of claim 1.
According to the ninth aspect of the present invention, the limiter unit connects the output terminal to one input terminal via the first level adjusting unit that performs a transition for a predetermined voltage, and sets the limit voltage to the other input terminal. A second differential amplifier in which a second reference voltage setting means to be connected is connected via a second level adjusting means for making a transition for a predetermined voltage, and a second active load provided in the second differential amplifier And a third transistor having a gate connected to the output terminal of the second differential amplifier and a source serving as an operation terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit according to Item 1, wherein the limit voltage can be set to a voltage equal to or lower than the second reference voltage, the operation range can be expanded, and the output voltage output from the output terminal is newly Less than the set limit voltage Because not to, the output voltage never becomes 0V in the normal state by the limit voltage set this new and 0V larger value. Therefore, when the output voltage is 0 V, it is possible to determine that a disconnection or a short circuit to the ground potential has occurred.
本発明は、一方の入力端に入力信号が印加され、他方の入力端に第1の基準電圧設定手段を接続した第1の差動増幅器と、この第1の差動増幅器に設けた第1の能動負荷と、前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、一つの作用端子が前記第1のトランジスタと前記第1の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、前記リミッタ手段に設けられ、リミッタ解除信号により前記所定のリミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第1の差動増幅器を制御する出力飽和手段を備えた信号出力回路であり、リミッタ手段を設けたことにより、別途検出回路を設けることなく電線の断線もしくは接地電位へのショート、あるいは電源電位へのショートを検出することができる。 The present invention provides a first differential amplifier in which an input signal is applied to one input terminal and the first reference voltage setting means is connected to the other input terminal, and a first differential amplifier provided in the first differential amplifier. Active load, a first transistor having a gate connected to the output terminal of the first differential amplifier and a first constant current source connected to the source, the first transistor and the first constant current A second transistor having a gate connected to a source connection point, a second constant current source and an output terminal connected to a drain, and one working terminal of the first transistor and the first constant current source; In a range in which an output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage, the current flowing through the first transistor is bypassed through the working terminal and the first transistor and the first transistor are connected to a connection point. 1 constant current source connection A limiter unit for the output voltage at the output terminal by controlling the potential of the point is configured to maintain the predetermined limit voltage, it is provided in the limiter means, by the limiter release signal in a range exceeding the predetermined limit voltage Even if there is a limiter canceling unit that disables the control by the limiter unit to output the output voltage according to the input signal, and an abnormality detection that occurs when the limiter canceling unit is activated and an abnormality is detected A signal output circuit comprising output saturation means for controlling the first differential amplifier so that the output voltage is held at a voltage set in a range exceeding the predetermined limit voltage when an output signal is applied. By providing the limiter means, there is a disconnection of the electric wire or a short circuit to the ground potential without providing a separate detection circuit. It is possible is to detect a short circuit to the power supply potential.
以下、本発明の信号出力回路について実施の形態および図面を用いて説明する。なお、この信号出力回路に信号を入力する手段としてセンサを用いた。 Hereinafter, a signal output circuit of the present invention will be described with reference to embodiments and drawings. A sensor was used as means for inputting a signal to the signal output circuit.
(実施の形態1)
本実施の形態1および図1を用いて本発明の特に請求項1乃至4に記載の発明について説明する。
(Embodiment 1)
The invention according to the first to fourth aspects of the present invention will be described with reference to the first embodiment and FIG.
まず、本実施の形態1の信号出力回路の構成について説明する。 First, the configuration of the signal output circuit according to the first embodiment will be described.
図1において、26は第1の差動増幅器であり、この第1の差動増幅器26は、ソース結合したトランジスタ1,2と、このトランジスタ1,2の共通ソースと第1の電源端子33との間に接続された定電流源20とで構成されており、前記トランジスタ1のゲートにセンサからの信号が入力され、前記トランジスタ2のゲートに第1の基準電圧設定手段
28により第1の基準電圧が与えられる。
In FIG. 1,
30は前記第1の差動増幅器26の能動負荷としての第1のカレントミラーであり、この第1のカレントミラー30は、ダイオード結合したトランジスタ3と、このトランジスタ3のゲートにゲートを接続したトランジスタ4とで構成されている。前記トランジスタ3のゲート、ドレインは前記トランジスタ1のドレインに接続され、前記トランジスタ3のソースは第2の電源端子34に接続され、前記トランジスタ4のドレインは前記トランジスタ2のドレインに接続され、前記トランジスタ4のソースは前記第2の電源端子34に接続される。
5は前置増幅用の第1のトランジスタであり、ゲートは前記第1の差動増幅器26の出力である前記トランジスタ2のドレインに接続され、ソースは第1の定電流源21を介して前記第2の電源端子34に接続され、ドレインは前記第1の電源端子33に接続される。
Reference numeral 5 denotes a first transistor for preamplification, the gate is connected to the drain of the
6は出力用の第2のトランジスタであり、ゲートは前記第1のトランジスタ5のソースに接続され、ソースは前記第2の電源端子34に接続され、ドレインは出力端子32および第2の定電流源22を介して前記第1の電源端子33に接続される。
27は第2の差動増幅器であり、この第2の差動増幅器27は、ソース結合した第6、第7のトランジスタ8,9と、この第6、第7のトランジスタ8,9のソースと前記第1の電源端子33との間に接続された第3の定電流源23とで構成されており、前記第6のトランジスタ8のゲートは定電流源24を介して前記第2の電源端子34に接続され、且つ出力モニター用であるトランジスタ12のソースに接続される。このトランジスタ12のドレインは前記第1の電源端子33に接続され、ゲートは前記出力端子32に接続される。
また、前記第7のトランジスタ9のゲートは定電流源25を介して前記第2の電源端子34に接続され、且つ第2の基準電圧設定手段38の第4のトランジスタ13のソースに接続される。この第4のトランジスタ13のドレインは前記第1の電源端子33に接続され、ゲートはリミット電圧である第2の基準電圧29に接続される。
The gate of the seventh transistor 9 is connected to the second power supply terminal 34 via the constant
31は前記第2の差動増幅器27の能動負荷としての第2のカレントミラーであり、この第2のカレントミラー31は、ダイオード結合したトランジスタ14と、このトランジスタ14のゲートにゲートを接続したトランジスタ15とで構成されており、前記トランジスタ14のゲート、ドレインは前記第6のトランジスタ8のドレインに接続され、ソースは第2の電源端子34に接続されている。前記トランジスタ15のドレインは前記第7のトランジスタ9のドレインに接続され、ソースは前記第2の電源端子34に接続される。
7は出力制限用の第3のトランジスタであり、この第3のトランジスタ7のゲートは前記第2の差動増幅器27の出力である前記第7のトランジスタ9のドレインに接続され、ソースは前記第1のトランジスタ5のソース及び前記第2のトランジスタ6のゲート及び前記第1の定電流源21に接続され、ドレインは前記第1の電源端子33に接続される。
そして、リミッタ手段は、前記第3のトランジスタ7と、第2の差動増幅器27と、第2の基準電圧設定手段38とから少なくとも構成される。
The limiter means includes at least the
更に、信号出力回路には、リミッタ手段にリミッタ解除手段35が設けられており、第1の差動増幅器26に出力飽和手段36が設けられている。
Further, in the signal output circuit, a
前記リミッタ解除手段35は第4のトランジスタ13に並列に接続した第5のトランジスタ16より構成され、前記出力飽和手段36は前記第1の基準電圧設定手段28と第1の電源端子33との間に設けた第10のトランジスタ17より構成される。また前記リミッタ解除手段35及び出力飽和手段36は異常検知手段37により動作制御される。
The
この異常検知手段37は、例えば、センサの起動時における出力の安定領域に至るまでの期間、センサに過大もしくは異常な外乱(振動、電磁波、等)が加わったときに制御信号を発生するものである。 The abnormality detection means 37 generates a control signal when an excessive or abnormal disturbance (vibration, electromagnetic wave, etc.) is applied to the sensor, for example, during a period until the output reaches a stable region when the sensor is activated. is there.
次に本実施の形態の信号出力回路の動作について説明する。 Next, the operation of the signal output circuit of this embodiment will be described.
前記トランジスタ3のドレインから前記トランジスタ1のドレインに流れる電流と、前記トランジスタ4のドレインから前記トランジスタ2のドレインに流れる電流との和は一定に保持されるため、トランジスタ1のゲートに入力される入力信号が増加すると、第1の差動増幅器26の出力であるトランジスタ2のドレイン電圧は増加する。このドレイン電圧と第1のトランジスタ5のゲート電圧は同電位であるためトランジスタ5のソース電圧は増加し、第2のトランジスタ6のドレイン電圧は減少する。その結果、出力端子32の出力電圧は減少する。
Since the sum of the current flowing from the drain of the
ここで、出力電圧がリミット電圧である第2の基準電圧29より小さいとき、出力電圧が低下すると、トランジスタ12のゲート電圧が低下し、第6のトランジスタ8のゲート電圧はトランジスタ12のゲート電圧に連動して低下する。
Here, when the output voltage is lower than the
第4のトランジスタ13のゲートに与えられたリミット電圧である第2の基準電圧29は、第7のトランジスタ9のゲート電圧として与えられる。
A
そのため第2の差動増幅器27の出力である第7のトランジスタ9のドレイン電圧、すなわち、第3のトランジスタ7のゲート電圧は低下し、これに連動して第3のトランジスタ7のソース電圧、すなわち、第2のトランジスタ6のゲート電圧が低下し、第2のトランジスタ6のドレイン電圧はリミット電圧である第2の基準電圧29まで上昇する。
Therefore, the drain voltage of the seventh transistor 9 which is the output of the second
その結果、出力電圧が第2の基準電圧29以下になるような入力電圧が入力されても、出力電圧は第2の基準電圧29以下にはならず、第2の基準電圧29に保たれる。このとき第1、第3のトランジスタ5,7は両ソース、両ドレインを接続しており、ソース電圧が共通なため、第3のトランジスタ7はオン状態で第1のトランジスタ5はオフ状態となり、第1の差動増幅器26の出力は遮断され、出力電圧に影響を及ぼさない。
As a result, even if an input voltage that causes the output voltage to be equal to or lower than the
一方、出力電圧がリミット電圧である第2の基準電圧29より大きいとき、第1、第3のトランジスタ5,7はソース電圧が共通なため、第3のトランジスタ7はオフ状態で第1のトランジスタ5はオン状態となり、第2の差動増幅器27の出力は遮断され、出力電圧に影響を及ぼさない。
On the other hand, when the output voltage is larger than the
以上のように出力端子32から出力される出力電圧は前記第2の基準電圧以下にならないため、この第2の基準電圧を0Vよりも大きい値に設定することにより正常状態において前記出力電圧が0Vであるということがなくなる。したがって、前記出力電圧が0Vの場合、断線もしくは接地電位へのショートが発生したと受電側回路で判断することができるものである。
As described above, since the output voltage output from the
また、出力電圧のリミッタ手段が動作した電圧、すなわちリミット電圧は正確、且つ温
度等に対して安定な電圧を供給することができ、リミット電圧は第2の基準電圧29を変更するだけで容易に変更することができる。
In addition, the voltage at which the output voltage limiter operates, that is, the limit voltage is accurate and can supply a stable voltage with respect to temperature, etc., and the limit voltage can be easily changed by simply changing the
ところで、トランジスタ1のゲートに入力される入力電圧が上昇し、出力電圧がリミット電圧である第2の基準電圧29より低下しようとするとき、異常検知手段37より第5のトランジスタ16のゲートにリミッタ解除信号としての異常検知信号が入力されていると、リミッタ解除手段35である第5のトランジスタ16はオン状態となり、これにより第4のトランジスタ13のソース−ドレイン間をショートし、その結果、第4のトランジスタ13のゲート−ソース間電圧と第2の基準電圧29は除去される。したがって、第7のトランジスタ9のゲート電圧はトランジスタ16の順方向電圧だけのレベル調整、すなわち第6のトランジスタ8のレベル調整電圧よりも第4のトランジスタ13のゲート−ソース間電圧と第2の基準電圧29だけ低くレベル調整される。これは見かけ上の基準電圧が第4のトランジスタ13のゲート−ソース間電圧と第2の基準電圧29分低下したことに相当し、常に出力電圧がリミット電圧である第2の基準電圧29より大きい条件となる。このとき、第2の差動増幅器27の出力である第7のトランジスタ9のドレイン電圧すなわち第3のトランジスタ7のゲート電圧は上昇し、第3のトランジスタ7と第1のトランジスタ5はソース電圧が共通なため、第3のトランジスタ7はオフ状態で第1のトランジスタ5はオン状態となり、第2の差動増幅器27の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第2の基準電圧29以下になるような入力電圧が入力されても、出力電圧は第2の基準電圧29以下の領域でも入力に応じた出力が可能となる。
By the way, when the input voltage input to the gate of the transistor 1 rises and the output voltage tends to fall below the
また、リミッタ解除手段35としては以下の構成も可能である。すなわち、図2に示すように、第8のトランジスタ18を設け、この第8のトランジスタ18のソースを第6、第7のトランジスタ8,9の共通ソースに接続し、ドレインを第2の電源端子34に接続し、ゲートを異常検知手段37の出力に接続したものが挙げられる。
Further, the
さらには、図3に示すような構成もリミッタ解除手段35として可能である。すなわち、第9のトランジスタ19を設け、この第9のトランジスタ19のソースを第3のトランジスタ7のゲートに接続し、ドレインを第2の電源端子34に接続し、ゲートを異常検知手段37の出力に接続したものである。図2、図3のいずれの場合も図1と同様、第3のトランジスタ7と第1のトランジスタ5はソース電圧が共通なため、第3のトランジスタ7はオフ状態で第1のトランジスタ5はオン状態となり、第2の差動増幅器27の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第2の基準電圧29以下になるような入力電圧が入力されても、出力電圧は第2の基準電圧29以下の領域でも入力に応じた出力が可能となる。
Furthermore, a configuration as shown in FIG. That is, the
ここで出力飽和手段36の第10のトランジスタ17のゲートと、リミッタ解除手段35の第5のトランジスタ16のゲートに異常検知手段37の異常検知出力を同時に与えたとき、上記の通りリミッタは解除され、さらに第10のトランジスタ17がオン状態となりトランジスタ2のゲートは第1の電源端子33に接地されるので、トランジスタ1のゲートに入力される入力電圧は常にトランジスタ2のゲート電圧よりも大きくなる。そのため、第1の差動増幅器26の出力であるトランジスタ2のドレイン電圧は増加し、それと同電位である第1のトランジスタ5のゲート電圧も増加するので第1のトランジスタ5のソース電圧も増加する。これにより第2のトランジスタ6のドレイン電圧は減少するので、出力端子32の出力電圧も減少する。この出力端子32の出力電圧はさらにトランジスタ2のゲート電圧より減少するため、その結果、接地電位に固定されることとなる。
Here, when the abnormality detection output of the abnormality detection means 37 is simultaneously given to the gate of the
以上のような構成をとることにより、異常検知時に断線もしくは接地電位へのショートによる電圧と類似な出力ができるため、別途、異常検知用端子を設けなくても、信号の出
力端子32を介して異常検知の情報を受電側回路に伝達することができる。
By adopting the configuration as described above, since an output similar to a voltage due to disconnection or short-circuit to the ground potential can be obtained at the time of abnormality detection, it is possible to connect via the
なお、本実施の形態では信号出力回路にレベル調整手段を設けていないが必要に応じて設けてもよい。例えば図4に示すように、ダイオード結合されたトランジスタ10,11を用いて、第6のトランジスタ8とトランジスタ12との間に、第7のトランジスタ9と第4のトランジスタ13との間にそれぞれ介在させてもよい。
In this embodiment, the signal output circuit is not provided with level adjusting means, but may be provided as necessary. For example, as shown in FIG. 4, diode-coupled transistors 10 and 11 are used between the sixth transistor 8 and the
また、本実施の形態で用いたトランジスタに代わりバイポーラトランジスタを用いても同様の効果を奏する(図示せず)。この場合ソースはエミッタ、ドレインはコレクタ、ゲートはベースに相当する。 The same effect can be obtained even if a bipolar transistor is used instead of the transistor used in this embodiment (not shown). In this case, the source corresponds to the emitter, the drain corresponds to the collector, and the gate corresponds to the base.
加えて、図5に示すように、図1におけるすべてのトランジスタのPNを反転させたものを用いた場合出力電圧の上限を規定することができる。すなわち、本発明の信号出力回路では第2の基準電圧設定手段38によりリミット電圧つまり下限電圧を設定したが、同様にして上限電圧を設定することができる。これにより検出回路を設けることなく電源端子へのショートを検知することができるという作用効果を奏する。この場合上記のようにバイポーラトランジスタを用いても同様の作用効果を奏する。 In addition, as shown in FIG. 5, the upper limit of the output voltage can be defined when the PN of all transistors in FIG. 1 is inverted. That is, in the signal output circuit of the present invention, the limit voltage, that is, the lower limit voltage is set by the second reference voltage setting means 38, but the upper limit voltage can be set similarly. Thus, there is an effect that a short circuit to the power supply terminal can be detected without providing a detection circuit. In this case, the same effect can be obtained even if the bipolar transistor is used as described above.
なお、上記実施の形態では、この信号出力回路に信号を入力する手段としてセンサを用いたが、これに限定されるものではない。 In the above embodiment, the sensor is used as means for inputting a signal to the signal output circuit, but the present invention is not limited to this.
本発明の信号出力回路は、受電側に別途検出回路を設けることなく、電線の断線あるいは接地電位へのショート、電源電位へのショートを検出することができ、特にセンサ等の信号出力回路として有用である。 The signal output circuit of the present invention can detect a wire breakage, a short circuit to a ground potential, or a short circuit to a power supply potential without providing a separate detection circuit on the power receiving side, and is particularly useful as a signal output circuit for a sensor or the like. It is.
1,2,3,4,10,11,12,14,15 トランジスタ
5 第1のトランジスタ
6 第2のトランジスタ
7 第3のトランジスタ
8 第6のトランジスタ
9 第7のトランジスタ
13 第4のトランジスタ
16 第5のトランジスタ
17 第10のトランジスタ
18 第8のトランジスタ
19 第9のトランジスタ
20,24,25 定電流源
21 第1の定電流源
22 第2の定電流源
23 第3の定電流源
26 第1の差動増幅器
27 第2の差動増幅器
28 第1の基準電圧設定手段
29 第2の基準電圧
30 第1の能動負荷
31 第2の能動負荷
32 出力端子
33 第1の電源端子
34 第2の電源端子
35 リミッタ解除手段
36 出力飽和手段
37 異常検知手段
38 第2の基準電圧設定手段
1, 2, 3, 4, 10, 11, 12, 14, 15 Transistor 5
Claims (9)
前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、
前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、
一つの作用端子が前記第1のトランジスタと前記第1の定電流源の接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段と、
前記リミッタ手段に設けられ、リミッタ解除信号により前記所定のリミット電圧を超える範囲であっても前記入力信号に応じた前記出力電圧を出力するように前記リミッタ手段による制御を無効にするリミッタ解除手段と、
前記リミッタ解除手段が作動され、かつ異常を検知したときに発生する異常検知出力信号を印加したときに前記出力電圧が前記所定のリミット電圧を超える範囲に設定された電圧に保持されるよう前記第1の差動増幅器を制御する出力飽和手段を備えた信号出力回路。 A first differential amplifier having an input signal applied to one input terminal and a first reference voltage setting means connected to the other input terminal; and a first active load provided in the first differential amplifier; ,
A first transistor having a gate connected to an output terminal of the first differential amplifier and a first constant current source connected to a source;
A second transistor having a gate connected to a connection point between the first transistor and the first constant current source, and a drain connected to a second constant current source and an output terminal;
One working terminal is connected to a connection point between the first transistor and the first constant current source, and the output voltage corresponding to the input signal at the output terminal exceeds a predetermined limit voltage. By bypassing the current flowing through the transistor through the working terminal and controlling the potential at the connection point of the first transistor and the first constant current source, the output voltage at the output terminal maintains the predetermined limit voltage. Configured limiter means;
A limiter canceling unit provided in the limiter unit, which disables the control by the limiter unit so as to output the output voltage according to the input signal even in a range exceeding the predetermined limit voltage by a limiter canceling signal; ,
When the limiter releasing means is activated and an abnormality detection output signal generated when an abnormality is detected is applied, the output voltage is held at a voltage set in a range exceeding the predetermined limit voltage. A signal output circuit comprising output saturation means for controlling one differential amplifier.
前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路。 The limiter means connects the output terminal to one input terminal and the second differential amplifier to which the second reference voltage setting means for setting a limit voltage is connected to the other input terminal, and the second difference amplifier. A second active load provided in the dynamic amplifier;
2. The system according to claim 1, further comprising: a third transistor having a gate connected to an output terminal of the second differential amplifier and a source serving as a working terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit described.
前記第4のトランジスタのゲートに接続した第2の基準電圧源からなる請求項2記載の信号出力回路。 The second reference voltage setting means includes a fourth transistor having a source connected to the other input terminal of the second differential amplifier and a drain connected to the ground potential, and the other input of the second differential amplifier. A current supply source connected to a connection point between the end and the source of the fourth transistor;
3. The signal output circuit according to claim 2, comprising a second reference voltage source connected to the gate of the fourth transistor.
前記第6、第7のトランジスタのソースに接続した第3の定電流源からなる請求項2記載の信号出力回路。 The second differential amplifier includes source-coupled sixth and seventh transistors;
3. The signal output circuit according to claim 2, comprising a third constant current source connected to sources of the sixth and seventh transistors.
一方の入力端に出力端子を所定電圧分の遷移を行う第1のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を所定電圧分の遷移を行う第2のレベル調整手段を介して接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、
前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路。 The limiter means is
An output terminal is connected to one input terminal via a first level adjusting means for making a transition for a predetermined voltage, and a second reference voltage setting means for setting a limit voltage is connected to the other input terminal for a predetermined voltage. A second differential amplifier connected via second level adjusting means for performing a transition; a second active load provided in the second differential amplifier;
2. The system according to claim 1, further comprising: a third transistor having a gate connected to an output terminal of the second differential amplifier and a source serving as a working terminal connected to a connection point between the first transistor and the first constant current source. The signal output circuit described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422531A JP3991981B2 (en) | 2003-12-19 | 2003-12-19 | Signal output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422531A JP3991981B2 (en) | 2003-12-19 | 2003-12-19 | Signal output circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002229755A Division JP2004072462A (en) | 2002-08-07 | 2002-08-07 | Signal output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004166292A JP2004166292A (en) | 2004-06-10 |
JP3991981B2 true JP3991981B2 (en) | 2007-10-17 |
Family
ID=32821841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003422531A Expired - Fee Related JP3991981B2 (en) | 2003-12-19 | 2003-12-19 | Signal output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991981B2 (en) |
-
2003
- 2003-12-19 JP JP2003422531A patent/JP3991981B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004166292A (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102000680B1 (en) | Voltage regulator | |
JP4296811B2 (en) | Physical quantity sensor device | |
JP4963891B2 (en) | Load drive circuit | |
JP2017523530A (en) | Short circuit protection for voltage regulator | |
JP5731993B2 (en) | Power amplification device and audio system | |
US10676050B2 (en) | Sensor device | |
US20120194947A1 (en) | Voltage regulator | |
CN106066419B (en) | Current detection circuit | |
US9551735B2 (en) | Sensor device with series circuit of MOS switch and capacitor | |
JPH10150718A (en) | Overvoltage protective circuit | |
JP2008035596A (en) | Protective circuit | |
JP4882710B2 (en) | Load drive device failure detection device and load drive IC | |
CN102057573A (en) | Overcurrent protective device for load circuit | |
JP3991981B2 (en) | Signal output circuit | |
JP7403238B2 (en) | Electronic circuits and sensor systems | |
JP3991980B2 (en) | Signal output circuit | |
JP3991982B2 (en) | Signal output circuit | |
EP1455446B1 (en) | Sensor signal output circuit | |
KR101629580B1 (en) | Semiconductor apparatus with open detecting function | |
WO2007140392A2 (en) | Methods and apparatus to provide slew enhancement for low power amplifiers | |
JP2011171854A (en) | Buffering circuit and amplifier circuit | |
JP4903494B2 (en) | Method and apparatus for reducing oscillation of driver output current provided with circuitry for detecting and responding to excessive current draw in driver output stage | |
JP4300773B2 (en) | Anomaly detection device | |
KR101312546B1 (en) | Overcurrent limiting device for power amplifier | |
JP2001108712A (en) | Current detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |