JP3988475B2 - 送信装置、受信装置およびそれらの方法 - Google Patents
送信装置、受信装置およびそれらの方法 Download PDFInfo
- Publication number
- JP3988475B2 JP3988475B2 JP2002028702A JP2002028702A JP3988475B2 JP 3988475 B2 JP3988475 B2 JP 3988475B2 JP 2002028702 A JP2002028702 A JP 2002028702A JP 2002028702 A JP2002028702 A JP 2002028702A JP 3988475 B2 JP3988475 B2 JP 3988475B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- tcp
- processing
- divided
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
- H04L69/161—Implementation details of TCP/IP or UDP/IP stack architecture; Specification of modified or new header fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
- H04L69/166—IP fragmentation; TCP segmentation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
- H04L69/168—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP] specially adapted for link layer protocols, e.g. asynchronous transfer mode [ATM], synchronous optical network [SONET] or point-to-point protocol [PPP]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＣＰ／ＩＰなどの通信プロトコルを基に通信を行う送信装置、受信装置およびそれらの方法に関する。
【０００２】
【従来の技術】
インタフェース通信を行うためのプロトコルとして、ＴＣＰ／ＩＰ(Transmission Control Protocol/Internet Protocol) がある。
ＴＣＰ／ＩＰは、元々ＵＮＩＸ（登録商標）においてソフトウェアで実装されていた経緯があり、現在でもソフトウェアによる処理が主を占めている。
近年、データ量の大きなＡＶ(Audio Visual)データが、ＴＣＰ／ＩＰを用いてネットワーク上を転送されるようになり、ＴＣＰ／ＩＰ処理を高速化したいという要請がある。
従来では、高速処理可能なＣＰＵ(Central Processing Unit) を用いることで、このような要請に応えている。
【０００３】
【発明が解決しようとする課題】
しかしながら、高速処理可能なＣＰＵは、高価であるという問題がある。
また、現在、ＮＩＣ(Network Interface Card)へのインタフェースは、汎用性を考慮して、ＰＣＩ(Peripheral Component Interconnect) バスに接続されている。
ＰＣＩバスは、殆どＰＣ(Personal Computer) で採用されている３２ビット／３３Ｍ規格のものであるが、この場合、ＣＰＵによるＴＣＰ／ＩＰの処理能力が向上しても、転送速度がボトルネックになり、パーフォーマンスを向上することが困難となる。しかしながら、より高速なＰＣＩバス(６４ビット/６４Ｍ規格等)を採用すると、現状では非常に高価なものになる、という問題がある。
同様の問題は、ＵＤＰ(User Datagram Protocol) などのその他の通信プロトコルを用いる場合にもある。
【０００４】
本発明は、上述した従来技術の問題点を解決するために、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信する送信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力するインターフェースと、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが上記インターフェースを介して入力された上記演算回路によるTCP/IP処理によって生成されたTCPヘッダーを基にして、上記複数の分割データにそれぞれ付与されるTCPヘッダーを上記処理部により生成することで、TCP/IP処理を高速化する、
ことを特徴とする送信装置が提供される。
【０００７】
また本発明によれば、TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力するインターフェースと、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記処理部は、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記インターフェースを介して上記演算回路に入力し、
上記演算回路は上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信装置が提供される。
【０００８】
本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信する送信方法において、
TCP/IP 処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力し、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが入力された上記演算回路による TCP/IP 処理によって生成された TCP ヘッダーを基にして、上記複数の分割データにそれぞれ付与される TCP ヘッダーを上記処理部により生成し、
TCP/IP処理を高速化する、
ことを特徴とする送信方法が提供される。
【００１０】
また本発明によれば、TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信方法において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力し、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記演算回路に入力し、
上記演算回路が上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信方法が提供される。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。
図１は、本実施形態の通信システム１の全体構成図である。
図１に示すように、通信システム１では、ネットワーク３にコンピュータ２が接続されている。
コンピュータ２は、ネットワーク３を介して、他のコンピュータと、ＡＶデータなどのデータをＴＣＰ／ＩＰなどの通信プロトコルを基に送受信する。
ここで、コンピュータ２またはその一部が本発明の送信装置および受信装置に対応している。
【００１６】
図１に示すように、コンピュータ２は、例えば、コネクタ１５、パルストランス１６、物理層回路１７、ＡＶバッファ回路１８、送受信バッファ回路１９、ＰＣＩバスコントローラ回路２０、ＣＰＵ２１およびデータ処理回路２２を有する。
ここで、ＡＶバッファ回路１８が本発明の入出力用記憶回路、送受信バッファ回路１９が本発明の送信用記憶回路および受信用記憶回路、ＣＰＵ２１が本発明の演算回路に対応している。
【００１７】
コネクタ１５は、例えば、ＲＪ−４５型であり、ネットワーク３に接続された通信線に接続されている。
ネットワーク３を介してコンピュータ２が送受信するパケットデータは、パルストランス１６を経由してコネクタ１５から出力される。
物理層回路１７は、例えば、イーサネット（登録商標）規格に基づいて、ネットワーク３を介してコンピュータ２が送受信するパケットデータ（イーサネットパケット）の信号の変調および復調などの処理を行う。
ＡＶバッファ回路１８は、コンピュータ２の外部の画像・音声再生装置などの画像・音声処理装置との間で入出力するＡＶデータを記憶するＳＤ−ＲＡＭ(Synchronous Dynamic-Random Access Memory) である。
【００１８】
送受信バッファ回路１９は、物理層回路１７からネットワーク３に対して送受信するパケットデータ（イーサネットパケット）を記憶するＲＡＭである。
ＰＣＩバスコントローラ回路２０は、ＣＰＵ２１とデータ処理回路２２との間に配設されたＰＣＩバスを介したデータ伝送を制御する。
【００１９】
ＣＰＵ２１は、アプリケーションを実行すると共に、所定の通信プログラムを基に、パケットデータの送受信に係わるＴＣＰ／ＩＰ処理を行う。
ＣＰＵ２１は、パケットデータに含まれるＡＶデータ自体の処理は行わず、パケットデータに含まれるヘッダデータ（制御データ）に係わる処理を行う。
具体的には、ＣＰＵ２１は、ネットワーク３を介して通信先のコンピュータにパケットデータを配送するためのＩＰ処理、パケット伝送中に異常が発生した場合に異常を知らせるＩＣＭＰ(Internet Control Message Protocol) 処理、ＩＰアドレスとＭＡＣ(Media Access Control)アドレスの変換を行うＡＲＰ(Address Resolution Protocol) 処理、通信を行っているプログラムを識別してポートを割り当てるコネクション型のＴＣＰ処理などを行う。
【００２０】
データ処理回路２２は、コンピュータ２が送受信するパケットデータの合成および分割処理、並びに、コンピュータ２によるパケットデータの送受信処理のうちＣＰＵ２１によってプログラムを基に行われる処理以外の処理を行うハードウェアである。
【００２１】
図１に示すように、データ処理回路２２は、例えば、ＳＤ−ＲＡＭコントローラ３０、ＭＡＣ回路３１、ＰＣＩバスインタフェース３２、レジスタ３３、ＡＶインタフェース３４およびパケット処理部３５を有する。
ここで、ＰＣＩバスインタフェース３２が本発明の演算回路入出力用インタフェースに対応し、パケット処理部３５が本発明のデータ生成回路、データ分割回路、データ合成分割回路に対応し、ＭＡＣ回路３１、物理層回路１７、パルストランス１６およびコネクタ１５が本発明の送信用インタフェースに対応している。
【００２２】
ＳＤ−ＲＡＭコントローラ３０は、ＡＶバッファ回路１８および送受信バッファ回路１９と、パルストランス３１、ＡＶインタフェース３４およびパケット処理部との間のデータ転送を制御する。
ＭＡＣ回路３１は、物理層回路１７との間で入出力するパケットデータのＭＡＣ処理を行う。
ＰＣＩバスインタフェース３２は、レジスタ３３およびパケット処理部３５と、ＰＣＩバスコントローラ回路２０との間で入出力するデータのインタフェースを行う。
【００２３】
レジスタ３３は、ＰＣＩバスインタフェース３２を介して入出力するデータ、並びに、ＭＡＣ回路３１およびパケット処理部３５による処理対象データおよび処理結果データを記憶する。
ＡＶインタフェース３４は、コンピュータ２の外部の画像・音声処理装置との間でＡＶデータの入出力を行うインタフェースである。
【００２４】
パケット処理部３５は、送信時に、ＡＶバッファ回路１８からＡＶデータを読み出して、当該ＡＶデータ（本発明の第１のコンテンツデータ）をデータ部に格納した図２（Ａ）に示す例えば３２Ｋバイトのサイズのジャンボパケットデータ（本発明の第１のモジュールデータ）を生成する。
また、パケット処理部３５は、送信時に、ジャンボパケットデータＪＰＤの送信処理に必要なデータを、ＰＣＩバスインタフェース３２からＣＰＵ２１に出力する。
パケット処理部３５は、送信時に、ＣＰＵ２１から入力したヘッダデータＨＤ１（本発明の第１の制御データ）を基に、後述するように生成されたパケットデータＰＤの送信に用いるヘッダデータＨＤ２（本発明の第２の制御データ）を生成する。
【００２５】
このとき、パケット処理部３５は、例えば、図３に示すように、ヘッダデータＨＤ１のＩＰヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いて（コピーして）ヘッダデータＨＤ２のＩＰヘッダデータを生成する。
また、パケット処理部３５は、例えば、図４に示すように、ヘッダデータＨＤ１のＴＣＰヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータＨＤ２のＴＣＰヘッダデータを生成する。
また、パケット処理部３５は、送信時に、ジャンボパケットデータＪＰＤに含まれるＡＶデータを分割し、当該分割によって得られたＡＶデータ（本発明の第２のコンテンツデータ）とヘッダデータＨＤ２とを各々が含む図２（Ｂ）に示すパケット長最大１５１８バイトのパケットデータＰＤ（イーサネットパケットデータ、本発明の第２のモジュールデータ）を生成する。
また、パケット処理部３５は、送信時に、ヘッダデータＨＤ１，ＨＤ２のＩＰヘッダのチェックサムデータ、並びにＴＣＰヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
【００２６】
また、パケット処理部３５は、受信時に、送受信バッファ回路１９から読み出した受信された複数のパケットデータＰＤを合成してジャンボパケットデータＪＰＤを生成する。
このとき、パケット処理部３５は、例えば、図３に示すように、ヘッダデータＨＤ２のＩＰヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いてヘッダデータＨＤ１のＩＰヘッダデータを生成する。
また、パケット処理部３５は、例えば、図４に示すように、ヘッダデータＨＤ２のＴＣＰヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータＨＤ１のＴＣＰヘッダデータを生成する。
また、パケット処理部３５は、受信時に、ヘッダデータＨＤ１のＩＰヘッダデータのチェックサムデータ、並びにＴＣＰヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
また、パケット処理部３５は、受信時に、パケットデータＰＤに含まれるヘッダデータＨＤ２のＩＰヘッダデータおよびＴＣＰヘッダデータ内のチェックサムデータ、並びにＡＶデータを用いたチェックサム演算を行う。
【００２７】
また、パケット処理部３５は、受信時に、ジャンボパケットデータＪＰＤの受信処理に必要なデータ、例えば、パケットデータＰＤのヘッダデータＨＤ２から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。
また、パケット処理部３５は、受信時に、ＣＰＵ２１から入力したＴＣＰ／ＩＰ処理の結果基に、ジャンボパケットデータＪＰＤを分割してパケットデータＰＤを生成する。
【００２８】
以下、図１に示すコンピュータ２の動作例を説明する。
〔第１の動作例〕
当該動作例では、コンピュータ２が、ネットワーク３を介してパケットデータを送信する場合を説明する。
図５は、当該動作例を説明するためのフローチャートである。
以下、図５に示す各ステップについて説明する。
ステップＳＴ１：
ＳＤ−ＲＡＭコントローラ３０の制御に基づいて、画像・音声処理装置から出力されたＡＶデータが、ＡＶインタフェース３４を介して、ＡＶバッファ回路１８に書き込まれる。
【００２９】
ステップＳＴ２：
パケット処理部３５が、ＡＶバッファ回路１８からステップＳＴ１で書き込まれたＡＶデータを読み出して、当該ＡＶデータを格納した図２（Ａ）に示すジャンボパケットデータＪＰＤを生成する。
【００３０】
ステップＳＴ３：
パケット処理部３５が、ステップＳＴ２で生成したジャンボパケットデータＪＰＤの送信処理に必要なデータを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。また、必要に応じて、レジスタ３３に記憶されたデータも、ＰＣＩバスインタフェース３２を介してＣＰＵ２１に出力される。
ＣＰＵ２１は、パケット処理部３５から入力したデータを用いて、ジャンボパケットデータＪＰＤを送信するためのＴＣＰ／ＩＰ処理を行い、ヘッダデータＨＤ１を生成する。
そして、ＣＰＵ２１は、ＰＣＩバスコントローラ回路２０を介して、ヘッダデータＨＤ１をＰＣＩバスインタフェース３２に出力する。
【００３１】
ステップＳＴ４：
パケット処理部３５が、ＣＰＵ２１から入力したヘッダデータＨＤ１を基に、パケットデータＰＤの送信に用いるヘッダデータＨＤ２を生成する。
そして、パケット処理部３５が、ジャンボパケットデータＪＰＤに含まれるＡＶデータを分割し、当該分割によって得られたＡＶデータとヘッダデータＨＤ２とを各々が含むパケットデータＰＤを生成する。
【００３２】
ステップＳＴ５：
パケット処理部３５が、ステップＳＴ４で生成したパケットデータＰＤを、ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９に書き込む。
【００３３】
ステップＳＴ６：
ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９から、パケットデータＰＤが読み出される。
そして、当該パケットデータＰＤが、ＭＡＣ回路３１によるＭＡＣ処理、物理層回路１７に物理層処理、並びにパルストランス１６を経由して、コネクタ１５からネットワーク３に送信される。
【００３４】
〔第２の動作例〕
当該動作例では、コンピュータ２が、ネットワーク３を介してパケットデータを受信する場合を説明する。
図６は、当該動作例を説明するためのフローチャートである。
以下、図６に示す各ステップについて説明する。
ステップＳＴ１１：
ネットワーク３を伝送するパケットデータＰＤが、コネクタ１５で受信され、パルストランス１６、並びに物理層回路１７による物理層処理を経て、ＭＡＣ回路３１に入力される。
そして、当該パケットデータＰＤが、ＭＡＣ回路３１によるＭＡＣ処理を経て、送受信バッファ回路１９に書き込まれる。
【００３５】
ステップＳＴ１２：
ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９から、複数のパケットデータＰＤが読み出されてパケット処理部３５に出力される。
【００３６】
ステップＳＴ１３：
パケット処理部３５が、ステップＳＴ１２で読み出された複数のパケットデータＰＤを合成してジャンボパケットデータＪＰＤを生成する。
そして、パケット処理部３５が、ジャンボパケットデータＪＰＤの受信処理に必要なデータ、例えば、パケットデータＰＤのヘッダデータＨＤ２から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。また、必要に応じて、レジスタ３３に記憶されたデータも、ＰＣＩバスインタフェース３２を介してＣＰＵ２１に出力される。
そして、ＣＰＵ２１が、パケット処理部３５から入力したデータを基に、ジャンボパケットデータＪＰＤの受信するためのＴＣＰ／ＩＰ処理を行い、その結果をＰＣＩバスコントローラ回路２０およびＰＣＩバスインタフェース３２を介してパケット処理部３５に出力する。
【００３７】
ステップＳＴ１４：
パケット処理部３５が、ステップＳＴ１３で入力したＣＰＵ２１の処理結果を基に、ジャンボパケットデータＪＰＤを分割してパケットデータＰＤを生成する。
【００３８】
ステップＳＴ１５：
パケット処理部３５が、ＳＤ−ＲＡＭコントローラ３０の制御に従って、ステップＳＴ１４で生成したパケットデータＰＤをＡＶバッファ回路１８に書き込む。
当該パケットデータＰＤは、ＳＤ−ＲＡＭコントローラ３０の制御に従って、ＡＶバッファ回路１８から読み出され、ＡＶインタフェース３４を介して画像・音声処理装置に出力される。
【００３９】
以上説明したように、コンピュータ２では、コンピュータ２にデータ処理回路２２を組み込み、データ処理回路２２において、複数のパケットデータＰＤからなるジャンボパケットデータＪＰＤの生成を行い、当該ジャンパケットデータＪＰＤの送受信処理（ＴＣＰ／ＩＰ処理）をＣＰＵ２１に行わせる。そのため、上記複数のパケットデータＰＤの送受信処理をＣＰＵ２１で行う場合に比べて、ＣＰＵ２１の処理負担を軽減できる。
また、このとき、ＣＰＵ２１とデータ処理回路２２との間ではヘッダデータやレジスタデータなどのデータ量の小さなデータのみを伝送し、データ処理回路２２においてハードウェアによりＴＣＰ／ＩＰ処理の一部を高速に行うことで、従来のＰＣＩバスをそのまま用いると共にＣＰＵ２１を高速化することなく、ＴＣＰ／ＩＰ処理を高速化できる。
その結果、コンピュータ２の構成を、簡単かつ安価なものにできる。
【００４０】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンピュータ２が通信プロトコルとしてＴＣＰ／ＩＰを用いた場合を例示したが、ＵＤＰなどのその他の通信プロトコルを用いた場合にも本発明は適用できる。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態の通信システムの全体構成図である。
【図２】図２は、図１に示すパケット処理部で生成処理および生成されるジャンボパケットデータおよびイーサネットパケットデータを説明するための図である。
【図３】図３は、図１に示すパケット処理部が行うＩＰヘッダデータの生成処理を説明するための図である。
【図４】図４は、図１に示すパケット処理部が行うＴＣＰヘッダデータの生成処理を説明するための図である。
【図５】図５は、図１に示すコンピュータが、ネットワークを介してパケットデータを送信する場合の動作例を説明するためのフローチャートである。
【図６】図６は、図１に示すコンピュータが、ネットワークを介してパケットデータを受信する場合の動作例を説明するためのフローチャートである。
【符号の説明】
１…通信システム、２…コンピュータ、３…ネットワーク、１５…コネクタ、１６…パルストランス、１７…物理層回路、１８…ＡＶバッファ回路、１９…送受信バッファ回路、２０…ＰＣＩバスコントローラ回路、２１…ＣＰＵ、３０…ＳＤ−ＲＡＭコントローラ、３１…ＭＡＣ回路、３２…ＰＣＩバスインタフェース、３３…レジスタ、３４…ＡＶインタフェース、３５…パケット処理部
【発明の属する技術分野】
本発明は、ＴＣＰ／ＩＰなどの通信プロトコルを基に通信を行う送信装置、受信装置およびそれらの方法に関する。
【０００２】
【従来の技術】
インタフェース通信を行うためのプロトコルとして、ＴＣＰ／ＩＰ(Transmission Control Protocol/Internet Protocol) がある。
ＴＣＰ／ＩＰは、元々ＵＮＩＸ（登録商標）においてソフトウェアで実装されていた経緯があり、現在でもソフトウェアによる処理が主を占めている。
近年、データ量の大きなＡＶ(Audio Visual)データが、ＴＣＰ／ＩＰを用いてネットワーク上を転送されるようになり、ＴＣＰ／ＩＰ処理を高速化したいという要請がある。
従来では、高速処理可能なＣＰＵ(Central Processing Unit) を用いることで、このような要請に応えている。
【０００３】
【発明が解決しようとする課題】
しかしながら、高速処理可能なＣＰＵは、高価であるという問題がある。
また、現在、ＮＩＣ(Network Interface Card)へのインタフェースは、汎用性を考慮して、ＰＣＩ(Peripheral Component Interconnect) バスに接続されている。
ＰＣＩバスは、殆どＰＣ(Personal Computer) で採用されている３２ビット／３３Ｍ規格のものであるが、この場合、ＣＰＵによるＴＣＰ／ＩＰの処理能力が向上しても、転送速度がボトルネックになり、パーフォーマンスを向上することが困難となる。しかしながら、より高速なＰＣＩバス(６４ビット/６４Ｍ規格等)を採用すると、現状では非常に高価なものになる、という問題がある。
同様の問題は、ＵＤＰ(User Datagram Protocol) などのその他の通信プロトコルを用いる場合にもある。
【０００４】
本発明は、上述した従来技術の問題点を解決するために、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信する送信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力するインターフェースと、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが上記インターフェースを介して入力された上記演算回路によるTCP/IP処理によって生成されたTCPヘッダーを基にして、上記複数の分割データにそれぞれ付与されるTCPヘッダーを上記処理部により生成することで、TCP/IP処理を高速化する、
ことを特徴とする送信装置が提供される。
【０００７】
また本発明によれば、TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力するインターフェースと、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記処理部は、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記インターフェースを介して上記演算回路に入力し、
上記演算回路は上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信装置が提供される。
【０００８】
本発明によれば、TCP/IPによりネットワーク上にコンテンツデータを送信する送信方法において、
TCP/IP 処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力し、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与される TCP ヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが入力された上記演算回路による TCP/IP 処理によって生成された TCP ヘッダーを基にして、上記複数の分割データにそれぞれ付与される TCP ヘッダーを上記処理部により生成し、
TCP/IP処理を高速化する、
ことを特徴とする送信方法が提供される。
【００１０】
また本発明によれば、TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信方法において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力し、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記演算回路に入力し、
上記演算回路が上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信方法が提供される。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。
図１は、本実施形態の通信システム１の全体構成図である。
図１に示すように、通信システム１では、ネットワーク３にコンピュータ２が接続されている。
コンピュータ２は、ネットワーク３を介して、他のコンピュータと、ＡＶデータなどのデータをＴＣＰ／ＩＰなどの通信プロトコルを基に送受信する。
ここで、コンピュータ２またはその一部が本発明の送信装置および受信装置に対応している。
【００１６】
図１に示すように、コンピュータ２は、例えば、コネクタ１５、パルストランス１６、物理層回路１７、ＡＶバッファ回路１８、送受信バッファ回路１９、ＰＣＩバスコントローラ回路２０、ＣＰＵ２１およびデータ処理回路２２を有する。
ここで、ＡＶバッファ回路１８が本発明の入出力用記憶回路、送受信バッファ回路１９が本発明の送信用記憶回路および受信用記憶回路、ＣＰＵ２１が本発明の演算回路に対応している。
【００１７】
コネクタ１５は、例えば、ＲＪ−４５型であり、ネットワーク３に接続された通信線に接続されている。
ネットワーク３を介してコンピュータ２が送受信するパケットデータは、パルストランス１６を経由してコネクタ１５から出力される。
物理層回路１７は、例えば、イーサネット（登録商標）規格に基づいて、ネットワーク３を介してコンピュータ２が送受信するパケットデータ（イーサネットパケット）の信号の変調および復調などの処理を行う。
ＡＶバッファ回路１８は、コンピュータ２の外部の画像・音声再生装置などの画像・音声処理装置との間で入出力するＡＶデータを記憶するＳＤ−ＲＡＭ(Synchronous Dynamic-Random Access Memory) である。
【００１８】
送受信バッファ回路１９は、物理層回路１７からネットワーク３に対して送受信するパケットデータ（イーサネットパケット）を記憶するＲＡＭである。
ＰＣＩバスコントローラ回路２０は、ＣＰＵ２１とデータ処理回路２２との間に配設されたＰＣＩバスを介したデータ伝送を制御する。
【００１９】
ＣＰＵ２１は、アプリケーションを実行すると共に、所定の通信プログラムを基に、パケットデータの送受信に係わるＴＣＰ／ＩＰ処理を行う。
ＣＰＵ２１は、パケットデータに含まれるＡＶデータ自体の処理は行わず、パケットデータに含まれるヘッダデータ（制御データ）に係わる処理を行う。
具体的には、ＣＰＵ２１は、ネットワーク３を介して通信先のコンピュータにパケットデータを配送するためのＩＰ処理、パケット伝送中に異常が発生した場合に異常を知らせるＩＣＭＰ(Internet Control Message Protocol) 処理、ＩＰアドレスとＭＡＣ(Media Access Control)アドレスの変換を行うＡＲＰ(Address Resolution Protocol) 処理、通信を行っているプログラムを識別してポートを割り当てるコネクション型のＴＣＰ処理などを行う。
【００２０】
データ処理回路２２は、コンピュータ２が送受信するパケットデータの合成および分割処理、並びに、コンピュータ２によるパケットデータの送受信処理のうちＣＰＵ２１によってプログラムを基に行われる処理以外の処理を行うハードウェアである。
【００２１】
図１に示すように、データ処理回路２２は、例えば、ＳＤ−ＲＡＭコントローラ３０、ＭＡＣ回路３１、ＰＣＩバスインタフェース３２、レジスタ３３、ＡＶインタフェース３４およびパケット処理部３５を有する。
ここで、ＰＣＩバスインタフェース３２が本発明の演算回路入出力用インタフェースに対応し、パケット処理部３５が本発明のデータ生成回路、データ分割回路、データ合成分割回路に対応し、ＭＡＣ回路３１、物理層回路１７、パルストランス１６およびコネクタ１５が本発明の送信用インタフェースに対応している。
【００２２】
ＳＤ−ＲＡＭコントローラ３０は、ＡＶバッファ回路１８および送受信バッファ回路１９と、パルストランス３１、ＡＶインタフェース３４およびパケット処理部との間のデータ転送を制御する。
ＭＡＣ回路３１は、物理層回路１７との間で入出力するパケットデータのＭＡＣ処理を行う。
ＰＣＩバスインタフェース３２は、レジスタ３３およびパケット処理部３５と、ＰＣＩバスコントローラ回路２０との間で入出力するデータのインタフェースを行う。
【００２３】
レジスタ３３は、ＰＣＩバスインタフェース３２を介して入出力するデータ、並びに、ＭＡＣ回路３１およびパケット処理部３５による処理対象データおよび処理結果データを記憶する。
ＡＶインタフェース３４は、コンピュータ２の外部の画像・音声処理装置との間でＡＶデータの入出力を行うインタフェースである。
【００２４】
パケット処理部３５は、送信時に、ＡＶバッファ回路１８からＡＶデータを読み出して、当該ＡＶデータ（本発明の第１のコンテンツデータ）をデータ部に格納した図２（Ａ）に示す例えば３２Ｋバイトのサイズのジャンボパケットデータ（本発明の第１のモジュールデータ）を生成する。
また、パケット処理部３５は、送信時に、ジャンボパケットデータＪＰＤの送信処理に必要なデータを、ＰＣＩバスインタフェース３２からＣＰＵ２１に出力する。
パケット処理部３５は、送信時に、ＣＰＵ２１から入力したヘッダデータＨＤ１（本発明の第１の制御データ）を基に、後述するように生成されたパケットデータＰＤの送信に用いるヘッダデータＨＤ２（本発明の第２の制御データ）を生成する。
【００２５】
このとき、パケット処理部３５は、例えば、図３に示すように、ヘッダデータＨＤ１のＩＰヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いて（コピーして）ヘッダデータＨＤ２のＩＰヘッダデータを生成する。
また、パケット処理部３５は、例えば、図４に示すように、ヘッダデータＨＤ１のＴＣＰヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータＨＤ２のＴＣＰヘッダデータを生成する。
また、パケット処理部３５は、送信時に、ジャンボパケットデータＪＰＤに含まれるＡＶデータを分割し、当該分割によって得られたＡＶデータ（本発明の第２のコンテンツデータ）とヘッダデータＨＤ２とを各々が含む図２（Ｂ）に示すパケット長最大１５１８バイトのパケットデータＰＤ（イーサネットパケットデータ、本発明の第２のモジュールデータ）を生成する。
また、パケット処理部３５は、送信時に、ヘッダデータＨＤ１，ＨＤ２のＩＰヘッダのチェックサムデータ、並びにＴＣＰヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
【００２６】
また、パケット処理部３５は、受信時に、送受信バッファ回路１９から読み出した受信された複数のパケットデータＰＤを合成してジャンボパケットデータＪＰＤを生成する。
このとき、パケット処理部３５は、例えば、図３に示すように、ヘッダデータＨＤ２のＩＰヘッダデータのサービスタイプ、生存時間データ、送信元アドレスおよび宛先アドレスをそのまま用いてヘッダデータＨＤ１のＩＰヘッダデータを生成する。
また、パケット処理部３５は、例えば、図４に示すように、ヘッダデータＨＤ２のＴＣＰヘッダデータの送信元ポート番号データ、宛先ポート番号データおよび、ウインドウデータをそのまま用いてヘッダデータＨＤ１のＴＣＰヘッダデータを生成する。
また、パケット処理部３５は、受信時に、ヘッダデータＨＤ１のＩＰヘッダデータのチェックサムデータ、並びにＴＣＰヘッダのチェックサムデータ、シーケンス番号および確認応答番号の生成処理を行う。
また、パケット処理部３５は、受信時に、パケットデータＰＤに含まれるヘッダデータＨＤ２のＩＰヘッダデータおよびＴＣＰヘッダデータ内のチェックサムデータ、並びにＡＶデータを用いたチェックサム演算を行う。
【００２７】
また、パケット処理部３５は、受信時に、ジャンボパケットデータＪＰＤの受信処理に必要なデータ、例えば、パケットデータＰＤのヘッダデータＨＤ２から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。
また、パケット処理部３５は、受信時に、ＣＰＵ２１から入力したＴＣＰ／ＩＰ処理の結果基に、ジャンボパケットデータＪＰＤを分割してパケットデータＰＤを生成する。
【００２８】
以下、図１に示すコンピュータ２の動作例を説明する。
〔第１の動作例〕
当該動作例では、コンピュータ２が、ネットワーク３を介してパケットデータを送信する場合を説明する。
図５は、当該動作例を説明するためのフローチャートである。
以下、図５に示す各ステップについて説明する。
ステップＳＴ１：
ＳＤ−ＲＡＭコントローラ３０の制御に基づいて、画像・音声処理装置から出力されたＡＶデータが、ＡＶインタフェース３４を介して、ＡＶバッファ回路１８に書き込まれる。
【００２９】
ステップＳＴ２：
パケット処理部３５が、ＡＶバッファ回路１８からステップＳＴ１で書き込まれたＡＶデータを読み出して、当該ＡＶデータを格納した図２（Ａ）に示すジャンボパケットデータＪＰＤを生成する。
【００３０】
ステップＳＴ３：
パケット処理部３５が、ステップＳＴ２で生成したジャンボパケットデータＪＰＤの送信処理に必要なデータを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。また、必要に応じて、レジスタ３３に記憶されたデータも、ＰＣＩバスインタフェース３２を介してＣＰＵ２１に出力される。
ＣＰＵ２１は、パケット処理部３５から入力したデータを用いて、ジャンボパケットデータＪＰＤを送信するためのＴＣＰ／ＩＰ処理を行い、ヘッダデータＨＤ１を生成する。
そして、ＣＰＵ２１は、ＰＣＩバスコントローラ回路２０を介して、ヘッダデータＨＤ１をＰＣＩバスインタフェース３２に出力する。
【００３１】
ステップＳＴ４：
パケット処理部３５が、ＣＰＵ２１から入力したヘッダデータＨＤ１を基に、パケットデータＰＤの送信に用いるヘッダデータＨＤ２を生成する。
そして、パケット処理部３５が、ジャンボパケットデータＪＰＤに含まれるＡＶデータを分割し、当該分割によって得られたＡＶデータとヘッダデータＨＤ２とを各々が含むパケットデータＰＤを生成する。
【００３２】
ステップＳＴ５：
パケット処理部３５が、ステップＳＴ４で生成したパケットデータＰＤを、ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９に書き込む。
【００３３】
ステップＳＴ６：
ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９から、パケットデータＰＤが読み出される。
そして、当該パケットデータＰＤが、ＭＡＣ回路３１によるＭＡＣ処理、物理層回路１７に物理層処理、並びにパルストランス１６を経由して、コネクタ１５からネットワーク３に送信される。
【００３４】
〔第２の動作例〕
当該動作例では、コンピュータ２が、ネットワーク３を介してパケットデータを受信する場合を説明する。
図６は、当該動作例を説明するためのフローチャートである。
以下、図６に示す各ステップについて説明する。
ステップＳＴ１１：
ネットワーク３を伝送するパケットデータＰＤが、コネクタ１５で受信され、パルストランス１６、並びに物理層回路１７による物理層処理を経て、ＭＡＣ回路３１に入力される。
そして、当該パケットデータＰＤが、ＭＡＣ回路３１によるＭＡＣ処理を経て、送受信バッファ回路１９に書き込まれる。
【００３５】
ステップＳＴ１２：
ＳＤ−ＲＡＭコントローラ３０の制御に従って、送受信バッファ回路１９から、複数のパケットデータＰＤが読み出されてパケット処理部３５に出力される。
【００３６】
ステップＳＴ１３：
パケット処理部３５が、ステップＳＴ１２で読み出された複数のパケットデータＰＤを合成してジャンボパケットデータＪＰＤを生成する。
そして、パケット処理部３５が、ジャンボパケットデータＪＰＤの受信処理に必要なデータ、例えば、パケットデータＰＤのヘッダデータＨＤ２から取得された送信元アドレス、宛先アドレスおよびサイズデータなどを、ＰＣＩバスインタフェース３２からＰＣＩバスコントローラ回路２０を介してＣＰＵ２１に出力する。また、必要に応じて、レジスタ３３に記憶されたデータも、ＰＣＩバスインタフェース３２を介してＣＰＵ２１に出力される。
そして、ＣＰＵ２１が、パケット処理部３５から入力したデータを基に、ジャンボパケットデータＪＰＤの受信するためのＴＣＰ／ＩＰ処理を行い、その結果をＰＣＩバスコントローラ回路２０およびＰＣＩバスインタフェース３２を介してパケット処理部３５に出力する。
【００３７】
ステップＳＴ１４：
パケット処理部３５が、ステップＳＴ１３で入力したＣＰＵ２１の処理結果を基に、ジャンボパケットデータＪＰＤを分割してパケットデータＰＤを生成する。
【００３８】
ステップＳＴ１５：
パケット処理部３５が、ＳＤ−ＲＡＭコントローラ３０の制御に従って、ステップＳＴ１４で生成したパケットデータＰＤをＡＶバッファ回路１８に書き込む。
当該パケットデータＰＤは、ＳＤ−ＲＡＭコントローラ３０の制御に従って、ＡＶバッファ回路１８から読み出され、ＡＶインタフェース３４を介して画像・音声処理装置に出力される。
【００３９】
以上説明したように、コンピュータ２では、コンピュータ２にデータ処理回路２２を組み込み、データ処理回路２２において、複数のパケットデータＰＤからなるジャンボパケットデータＪＰＤの生成を行い、当該ジャンパケットデータＪＰＤの送受信処理（ＴＣＰ／ＩＰ処理）をＣＰＵ２１に行わせる。そのため、上記複数のパケットデータＰＤの送受信処理をＣＰＵ２１で行う場合に比べて、ＣＰＵ２１の処理負担を軽減できる。
また、このとき、ＣＰＵ２１とデータ処理回路２２との間ではヘッダデータやレジスタデータなどのデータ量の小さなデータのみを伝送し、データ処理回路２２においてハードウェアによりＴＣＰ／ＩＰ処理の一部を高速に行うことで、従来のＰＣＩバスをそのまま用いると共にＣＰＵ２１を高速化することなく、ＴＣＰ／ＩＰ処理を高速化できる。
その結果、コンピュータ２の構成を、簡単かつ安価なものにできる。
【００４０】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンピュータ２が通信プロトコルとしてＴＣＰ／ＩＰを用いた場合を例示したが、ＵＤＰなどのその他の通信プロトコルを用いた場合にも本発明は適用できる。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、通信プロトコルを基に通信を行う際の通信処理を簡単かつ安価な構成で高速化できる送信装置、受信装置およびそれらの方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態の通信システムの全体構成図である。
【図２】図２は、図１に示すパケット処理部で生成処理および生成されるジャンボパケットデータおよびイーサネットパケットデータを説明するための図である。
【図３】図３は、図１に示すパケット処理部が行うＩＰヘッダデータの生成処理を説明するための図である。
【図４】図４は、図１に示すパケット処理部が行うＴＣＰヘッダデータの生成処理を説明するための図である。
【図５】図５は、図１に示すコンピュータが、ネットワークを介してパケットデータを送信する場合の動作例を説明するためのフローチャートである。
【図６】図６は、図１に示すコンピュータが、ネットワークを介してパケットデータを受信する場合の動作例を説明するためのフローチャートである。
【符号の説明】
１…通信システム、２…コンピュータ、３…ネットワーク、１５…コネクタ、１６…パルストランス、１７…物理層回路、１８…ＡＶバッファ回路、１９…送受信バッファ回路、２０…ＰＣＩバスコントローラ回路、２１…ＣＰＵ、３０…ＳＤ−ＲＡＭコントローラ、３１…ＭＡＣ回路、３２…ＰＣＩバスインタフェース、３３…レジスタ、３４…ＡＶインタフェース、３５…パケット処理部
Claims (4)
- TCP/IPによりネットワーク上にコンテンツデータを送信する送信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力するインターフェースと、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが上記インターフェースを介して入力された上記演算回路によるTCP/IP処理によって生成されたTCPヘッダーを基にして、上記複数の分割データにそれぞれ付与されるTCPヘッダーを上記処理部により生成することで、TCP/IP処理を高速化する、
ことを特徴とする送信装置。 - TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信装置において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力するインターフェースと、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成するハードウェア回路でなる処理部と
を有し、
上記処理部は、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記インターフェースを介して上記演算回路に入力し、
上記演算回路は上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信装置。 - TCP/IPによりネットワーク上にコンテンツデータを送信する送信方法において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、送信処理に必要なデータを出力し、
上記コンテンツデータを分割して複数の分割データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記コンテンツデータ自体を含まない、送信処理に必要なデータが入力された上記演算回路によるTCP/IP処理によって生成されたTCPヘッダーを基にして、上記複数の分割データにそれぞれ付与されるTCPヘッダーを上記処理部により生成し、
TCP/IP処理を高速化する、
ことを特徴とする送信方法。 - TCP/IPによりネットワーク上の複数に分割されたコンテンツデータを受信する受信方法において、
TCP/IP処理を行う演算回路に、上記コンテンツデータ自体を含まない、受信処理に必要なデータを出力し、
上記複数に分割されたコンテンツデータを合成して合成データを生成するとともに、上記分割データに付与されるTCPヘッダーのフィールドのうち、少なくともチェックサムをハードウェア演算により生成し、
上記複数に分割されたコンテンツデータに付与されているTCPヘッダーを基にして合成データ用TCPヘッダーを生成し、
上記合成データ用TCPヘッダーを上記演算回路に入力し、
上記演算回路が上記合成データ用TCPヘッダーに基づいてTCP/IP処理することによってTCP/IP処理を高速化する、
ことを特徴とする受信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028702A JP3988475B2 (ja) | 2002-02-05 | 2002-02-05 | 送信装置、受信装置およびそれらの方法 |
| US10/356,973 US7515604B2 (en) | 2002-02-05 | 2003-02-03 | Transmitter, receiver, and methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028702A JP3988475B2 (ja) | 2002-02-05 | 2002-02-05 | 送信装置、受信装置およびそれらの方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006068352A Division JP4519090B2 (ja) | 2006-03-13 | 2006-03-13 | 送信装置、受信装置およびそれらの方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229905A JP2003229905A (ja) | 2003-08-15 |
| JP3988475B2 true JP3988475B2 (ja) | 2007-10-10 |
Family
ID=27654669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002028702A Expired - Fee Related JP3988475B2 (ja) | 2002-02-05 | 2002-02-05 | 送信装置、受信装置およびそれらの方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7515604B2 (ja) |
| JP (1) | JP3988475B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039054B2 (en) * | 2002-11-19 | 2006-05-02 | Intel Corporation | Method and apparatus for header splitting/splicing and automating recovery of transmit resources on a per-transmit granularity |
| KR100601043B1 (ko) * | 2003-11-13 | 2006-07-14 | 한국전자통신연구원 | 패킷을 스케줄링하는 라우터 및 그 방법 |
| JP4363404B2 (ja) | 2006-01-26 | 2009-11-11 | ソニー株式会社 | 受信装置および方法、並びにプログラム |
| JP4942375B2 (ja) * | 2006-03-27 | 2012-05-30 | 株式会社ソニー・コンピュータエンタテインメント | ネットワーク処理装置 |
| GB2460014B (en) * | 2008-04-28 | 2011-11-23 | Virtensys Ltd | Method of processing data packets |
| US8089993B2 (en) * | 2008-09-09 | 2012-01-03 | Nec Laboratories America, Inc. | Sliceable router with packet over optical OFDM transmission |
| US8023513B2 (en) * | 2009-02-24 | 2011-09-20 | Fujitsu Limited | System and method for reducing overhead in a wireless network |
| WO2017019104A1 (en) * | 2015-07-30 | 2017-02-02 | Hewlett Packard Enterprise Development Lp | Network device emulation |
| JP2018196024A (ja) * | 2017-05-18 | 2018-12-06 | キヤノン株式会社 | 通信装置及びその制御方法、並びに、情報処理装置 |
| US11627185B1 (en) * | 2020-09-21 | 2023-04-11 | Amazon Technologies, Inc. | Wireless data protocol |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850526A (en) * | 1996-02-07 | 1998-12-15 | Kingston Technology Co. | LAN station for determining the destination LAN station is capable of decompressing by comparing destination address to block of addresses assigned by a LAN manufacturer |
| JP3591753B2 (ja) * | 1997-01-30 | 2004-11-24 | 富士通株式会社 | ファイアウォール方式およびその方法 |
| US6366698B1 (en) * | 1997-03-11 | 2002-04-02 | Casio Computer Co., Ltd. | Portable terminal device for transmitting image data via network and image processing device for performing an image processing based on recognition result of received image data |
| US6212190B1 (en) * | 1997-06-23 | 2001-04-03 | Sun Microsystems, Inc. | Method and system for generating data packets on a heterogeneous network |
| US6226680B1 (en) * | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
| US6122670A (en) * | 1997-10-30 | 2000-09-19 | Tsi Telsys, Inc. | Apparatus and method for constructing data for transmission within a reliable communication protocol by performing portions of the protocol suite concurrently |
| JPH11243419A (ja) * | 1998-02-26 | 1999-09-07 | Fujitsu Ltd | Ｔｃｐレイヤのレート制御方式 |
| US6341129B1 (en) * | 1998-04-03 | 2002-01-22 | Alteon Networks, Inc. | TCP resegmentation |
| US6157955A (en) * | 1998-06-15 | 2000-12-05 | Intel Corporation | Packet processing system including a policy engine having a classification unit |
| JP2000078573A (ja) | 1998-09-03 | 2000-03-14 | Hitachi Ltd | 階層符号化データ配信装置 |
| US6279140B1 (en) * | 1999-01-07 | 2001-08-21 | International Business Machines Corporation | Method and apparatus for checksum verification with receive packet processing |
| JP3183343B2 (ja) * | 1999-02-26 | 2001-07-09 | 日本電気株式会社 | データ通信方法、端末装置、中継装置、データ通信システム及びその記録媒体 |
| JP3362715B2 (ja) | 1999-11-16 | 2003-01-07 | 日本電気株式会社 | Ｉｐフラグメント処理装置、方法及びプログラムを記憶した記憶媒体 |
| US6947430B2 (en) | 2000-03-24 | 2005-09-20 | International Business Machines Corporation | Network adapter with embedded deep packet processing |
| US7050437B2 (en) | 2000-03-24 | 2006-05-23 | International Business Machines Corporation | Wire speed reassembly of data frames |
| JP3618277B2 (ja) | 2000-05-29 | 2005-02-09 | 株式会社東芝 | 通信プロトコル処理方法および通信プロトコル処理装置 |
| US6963561B1 (en) * | 2000-12-15 | 2005-11-08 | Atrica Israel Ltd. | Facility for transporting TDM streams over an asynchronous ethernet network using internet protocol |
| US6819686B1 (en) * | 2000-12-22 | 2004-11-16 | Turin Networks | Backplane protocol |
| US8218555B2 (en) * | 2001-04-24 | 2012-07-10 | Nvidia Corporation | Gigabit ethernet adapter |
| US20030108044A1 (en) * | 2001-12-11 | 2003-06-12 | Roland Hendel | Stateless TCP/IP protocol |
| US20030147369A1 (en) * | 2001-12-24 | 2003-08-07 | Singh Ram Naresh | Secure wireless transfer of data between different computing devices |
-
2002
- 2002-02-05 JP JP2002028702A patent/JP3988475B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-03 US US10/356,973 patent/US7515604B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030152162A1 (en) | 2003-08-14 |
| JP2003229905A (ja) | 2003-08-15 |
| US7515604B2 (en) | 2009-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1791060B1 (en) | Apparatus performing network processing functions | |
| US9380134B2 (en) | RoCE packet sequence acceleration | |
| US7817634B2 (en) | Network with a constrained usage model supporting remote direct memory access | |
| US7937447B1 (en) | Communication between computer systems over an input/output (I/O) bus | |
| US7924868B1 (en) | Internet protocol (IP) router residing in a processor chipset | |
| TWI374636B (en) | Method, apparatus, host computer system and machine-readable recording medium for distributing traffic across a plurality of trasmitting queues | |
| US8949472B2 (en) | Data affinity based scheme for mapping connections to CPUs in I/O adapter | |
| US20090168799A1 (en) | Network Acceleration Techniques | |
| US20100061377A1 (en) | Flexible and extensible receive side scaling | |
| JP2000151664A (ja) | デ―タ伝送方法 | |
| JP3988475B2 (ja) | 送信装置、受信装置およびそれらの方法 | |
| US7362772B1 (en) | Network processing pipeline chipset for routing and host packet processing | |
| US7188250B1 (en) | Method and apparatus for performing network processing functions | |
| WO2003069440A2 (en) | Network processor with high-speed transceiver | |
| JP5091121B2 (ja) | 埋め込み型システムのための高速データ処理・通信方法及び装置 | |
| KR100738339B1 (ko) | 인터넷 프로토콜 오프로드의 패킷 전송 장치 및 방법 | |
| JP3618277B2 (ja) | 通信プロトコル処理方法および通信プロトコル処理装置 | |
| JP4519090B2 (ja) | 送信装置、受信装置およびそれらの方法 | |
| US7213074B2 (en) | Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet | |
| JP5906078B2 (ja) | データ転送装置及びデータ転送方法 | |
| EP1049292A2 (en) | System and method for network monitoring | |
| US20230179545A1 (en) | Packet forwarding apparatus with buffer recycling and associated packet forwarding method | |
| JP2012049883A (ja) | 通信装置およびパケット処理方法 | |
| JP2013130952A (ja) | データ転送装置及びデータ転送方法 | |
| JP2002247039A (ja) | ネットワークインターフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |