JP3986862B2 - 増幅装置 - Google Patents
増幅装置 Download PDFInfo
- Publication number
- JP3986862B2 JP3986862B2 JP2002090538A JP2002090538A JP3986862B2 JP 3986862 B2 JP3986862 B2 JP 3986862B2 JP 2002090538 A JP2002090538 A JP 2002090538A JP 2002090538 A JP2002090538 A JP 2002090538A JP 3986862 B2 JP3986862 B2 JP 3986862B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- digital
- amplifier
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
- H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、歪み検出ループと歪み除去ループを有してフィードフォワード方式により増幅器で発生する歪みを補償する増幅装置に関し、特に、低コスト化を図る増幅装置に関する。
【0002】
【従来の技術】
例えば、移動体通信システムに設けられる基地局装置では、送信対象となる信号を増幅器で増幅するに際して当該増幅器で発生する歪みを補償することにより、隣接チャネル漏洩電力などの無線規格を満たして歪みの少ない無線通信を行うことが図られている。また、歪み補償を行う増幅装置の一例として、フィードフォワード方式(FF方式)により歪み補償を行う増幅装置が用いられる。
【0003】
図6には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
同図に示した増幅装置では、歪み検出ループにおいて、入力端子Pから入力される増幅対象となる無線周波数(RF:Radio Frequency)帯のアナログ信号を方向性結合器71により分配し、一方の分配信号を主増幅器72により増幅し、他方の分配信号を遅延線73により遅延させ、方向性結合器74により主増幅器72による増幅信号から当該遅延させられた他方の分配信号を減じて主増幅器72で発生した歪みを検出する。ここで、遅延線73は、方向性結合器74において主増幅器72で発生する歪みが検出されるように、一方の分配信号と他方の分配信号との処理のタイミングを調整している。
【0004】
また、同図に示した増幅装置では、歪み除去ループにおいて、主増幅器72による増幅信号を遅延線75により遅延させ、歪み検出ループにより検出された歪みを補助増幅器76により増幅し、方向性結合器77により当該遅延させられた主増幅器72による増幅信号から補助増幅器76による増幅信号を減じて歪みの成分が低減させられた主増幅器72による増幅信号を歪み補償後の増幅信号として取得し、当該歪み補償後の増幅信号を出力端子Qから出力する。ここで、遅延線75は、方向性結合器77において主増幅器72による増幅信号から歪みの成分が除去されるように、主増幅器72による増幅信号と歪み検出ループにより検出された歪みとの処理のタイミングを調整している。
【0005】
ここで、従来技術の例として、特開2000−312116号公報に記載の「歪補償回路」ではフィードフォワード方式とプリディストーション方式を組み合わせて用いた歪み補償回路として変調器などから構成される回路が示されており、また、特開平9−64780号公報に記載の「無線通信用基地局」ではアップコンバータやダウンコンバータにイメージリジェクション型周波数変換器を使用したプリディストーション方式による歪み補償回路として遅延回路などから構成される回路が示されている。なお、これらの文献に記載された技術はいずれも、後述する本発明の構成や目的などとは相違するものである。
【0006】
【発明が解決しようとする課題】
しかしながら、例えば上記図6に示したような従来のフィードフォワード方式による増幅装置では、歪み検出ループにおいて無線周波数帯の信号を同軸ケーブルやフィルタ等の遅延手段により高周波的に遅延させる構成であるため、比較的大きな実装スペースが必要となってしまい低コスト化を実現することが困難であるといった不具合があった。
【0007】
本発明は、このような従来の課題を解決するためになされたもので、歪み検出ループと歪み除去ループを有してフィードフォワード方式により増幅器で発生する歪みを補償するに際して、低コスト化を図ることができる増幅装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る増幅装置では、増幅対象となる信号を増幅器で増幅して当該増幅器で発生する歪みを検出する歪み検出ループと、歪み検出ループにより検出される歪みを当該増幅器による増幅信号から除去する歪み除去ループとを有し、次のような歪み検出ループの構成により、歪み検出ループと歪み除去ループにより当該増幅器で発生する歪みをフィードフォワード方式により補償する。
すなわち、歪み検出ループでは、第1のデジタル変調手段が2つに分配された増幅対象となるデジタルベースバンド信号のうちの一方のデジタルベースバンド信号によりキャリア信号を変調し、増幅器が第1のデジタル変調手段により得られる変調信号を増幅し、遅延手段が他方のデジタルベースバンド信号を遅延させ、第2のデジタル変調手段が遅延手段により遅延させられた他方のデジタルベースバンド信号によりキャリア信号を変調し、位相変化手段が第2のデジタル変調手段により得られる変調信号の位相を変化させ、歪み検出手段が増幅器による増幅信号と位相変化手段により位相が変化させられた変調信号とから当該増幅器で発生した歪みを検出する。
【0009】
従って、例えば無線周波数帯と比較して低い周波数帯であるベースバンドの信号(他方のデジタルベースバンド信号)を歪み検出ループの遅延手段により遅延させる対象とし、当該遅延後に例えば無線周波数帯のキャリア信号を用いた変調により当該ベースバンドの信号を無線周波数帯の信号へ変換する構成としたため、例えば従来と比較して実装スペースを小さくすることや低コスト化を実現することができる。また、デジタルのベースバンド信号を遅延させる構成であるため、デジタル化による低コスト化を図ることができ、また、遅延時間の調整を自動化して当該遅延時間の調整作業を容易化することができる。
【0010】
ここで、増幅対象となる信号としては、種々な信号が用いられてもよく、例えば無線により送信される対象となる信号が用いられる。
また、増幅器としては、種々な構成のものが用いられてもよい。
また、一般に、増幅器では、信号を増幅するに際して、相互変調歪みなどの歪みが発生する。
【0011】
また、歪み検出ループにより歪みを検出する精度としては、例えば実用上で有効な程度であれば、種々な精度が用いられてもよい。
また、歪み除去ループにより歪みを除去する精度(つまり、歪みを補償する精度)としては、例えば実用上で有効な程度であれば、種々な精度が用いられてもよい。
また、デジタルベースバンド信号としては、例えばベースバンドの周波数帯であってI成分及びQ成分から成るデジタル信号が用いられる。
【0012】
また、第1のデジタル変調手段により用いられるキャリア信号や第2のデジタル変調手段により用いられるキャリア信号としては、種々な信号が用いられてもよい。
また、第1のデジタル変調手段により行われる変調の方式や第2のデジタル変調手段により行われる変調の方式としては、種々な変調方式が用いられてもよい。
なお、第1のデジタル変調手段と第2のデジタル変調手段では、例えば同一のキャリア信号及び同一の変調方式を用いて同一の変調処理が行われる。
また、第1のデジタル変調手段により得られる変調信号や第2のデジタル変調手段により得られる変調信号は、例えばアナログの信号となる。
【0013】
また、遅延手段により他方のデジタルベースバンド信号を遅延させる程度としては、種々な程度が用いられてもよく、例えば歪み検出手段により増幅器で発生する歪みが(適切に)検出されるように一方の分配信号(一方のデジタルベースバンド信号や一方の変調信号)と他方の分配信号(他方のデジタルベースバンド信号や他方の変調信号)との処理のタイミングを調整することができるような遅延の程度が用いられる。
また、遅延手段としては、例えばデジタル遅延回路を用いることができる。
【0014】
また、位相変化手段により変調信号の位相を変化させる程度としては、種々な程度が用いられてもよく、例えば歪み検出手段により増幅器で発生する歪みが(適切に)検出されるように一方の分配信号(一方のデジタルベースバンド信号や一方の変調信号)と他方の分配信号(他方のデジタルベースバンド信号や他方の変調信号)との位相関係を調整することができるような位相変化の程度が用いられる。
【0015】
また、歪み検出手段では、例えば増幅器による増幅信号から位相変化手段により位相が変化させられた変調信号を減じることにより、当該増幅器で発生した歪みを検出する。つまり、概略的には、増幅器による増幅信号には増幅対象となる信号の成分と当該増幅器で発生した歪みの成分が含まれ、位相変化手段により位相が変化させられた変調信号には増幅対象となる信号の成分のみが含まれることから、これらの差をとることにより、増幅器で発生した歪みの成分を取得することができる。
【0016】
また、歪み検出ループでは、一構成例として、増幅対象となるデジタルベースバンド信号を2つに分配する分配手段が備えられる。この構成では、分配手段により分配された一方の分配信号が一方のデジタルベースバンド信号として第1のデジタル変調手段により処理され、他方の分配信号が他方のデジタルベースバンド信号として遅延手段により処理される。なお、分配手段としては、例えば信号を2等分などする分配器或いは方向性結合器や、例えば信号を2等分などする配線などを用いて構成することができる。
【0017】
また、本発明に係る増幅装置では、増幅対象となる信号を増幅器で増幅して当該増幅器で発生する歪みを検出する歪み検出ループと、歪み検出ループにより検出される歪みを当該増幅器による増幅信号から除去する歪み除去ループとを有し、次のような歪み検出ループの構成により、歪み検出ループと歪み除去ループにより当該増幅器で発生する歪みをフィードフォワード方式により補償する。
すなわち、歪み検出ループでは、デジタルフィルタが増幅対象となるデジタルベースバンド信号をフィルタリングし、分配手段がデジタルフィルタによりフィルタリングされたデジタルベースバンド信号を2つに分配し、デジタル変調手段が分配手段により分配された一方のデジタルベースバンド信号により変調を行い、増幅器がデジタル変調手段により得られる変調信号を増幅し、D/A変換手段が他方のデジタルベースバンド信号をアナログベースバンド信号へ変換し、遅延手段がD/A変換手段により得られるアナログベースバンド信号を遅延させ、アナログ変調手段が遅延手段により遅延させられたアナログベースバンド信号により変調を行い、位相変化手段がアナログ変調手段により得られる変調信号の位相を変化させ、歪み検出手段が増幅器による増幅信号と位相変化手段により位相が変化させられた変調信号とから当該増幅器で発生した歪みを検出する。
【0018】
従って、例えば無線周波数帯と比較して低い周波数帯であるベースバンドの信号(アナログベースバンド信号)を歪み検出ループの遅延手段により遅延させる対象とし、当該遅延後に例えば無線周波数帯のキャリア信号を用いた変調により当該ベースバンドの信号を無線周波数帯の信号へ変換する構成としたため、例えば従来と比較して実装スペースを小さくすることや低コスト化を実現することができる。
【0019】
ここで、デジタルフィルタとしては、例えば増幅対象となるデジタルベースバンド信号を帯域制限するフィルタリング特性を有するものが用いられる。
また、分配手段としては、種々なものが用いられてもよい。
また、デジタル変調手段では、種々な変調方式が用いられてもよい。
また、アナログ変調手段では、種々な変調方式が用いられてもよい。
【0020】
なお、デジタル変調手段とアナログ変調手段では、例えば同様な変調信号が得られるように同様な変調方式を用いて同様な変調処理が行われる。
また、デジタル変調手段により得られる変調信号やアナログ変調手段により得られる変調信号は、例えばアナログの信号となる。
【0021】
また、遅延手段によりアナログベースバンド信号を遅延させる程度としては、種々な程度が用いられてもよく、例えば歪み検出手段により増幅器で発生する歪みが(適切に)検出されるように分配手段による一方の分配信号と他方の分配信号との処理のタイミングを調整することができるような遅延の程度が用いられる。
また、遅延手段としては、例えばアナログ遅延回路を用いることができる。
【0022】
また、位相変化手段により変調信号の位相を変化させる程度としては、種々な程度が用いられてもよく、例えば歪み検出手段により増幅器で発生する歪みが(適切に)検出されるように分配手段による一方の分配信号と他方の分配信号との位相関係を調整することができるような位相変化の程度が用いられる。
【0023】
以下で、本発明に係る増幅装置の他の構成例を示す。
本発明に係る増幅装置では、増幅対象となる信号を増幅器で増幅して当該増幅器で発生する歪みを検出する歪み検出ループと、歪み検出ループにより検出される歪みを当該増幅器による増幅信号から除去する歪み除去ループとを有し、次のような歪み検出ループの構成により、歪み検出ループと歪み除去ループにより当該増幅器で発生する歪みをフィードフォワード方式により補償する。
すなわち、デジタルフィルタが増幅対象となるデジタルベースバンド信号をフィルタリングし、分配手段がデジタルフィルタによりフィルタリングされたデジタルベースバンド信号を2つに分配し、第1のD/A変換手段が分配手段により分配された一方のデジタルベースバンド信号をアナログベースバンド信号へ変換し、第1のアナログ変調手段が第1のD/A変換手段により得られるアナログベースバンド信号により変調を行い、増幅器が第1のアナログ変調手段により得られる変調信号を増幅し、第2のD/A変換手段が他方のデジタルベースバンド信号をアナログベースバンド信号へ変換し、遅延手段が第2のD/A変換手段により得られるアナログベースバンド信号を遅延させ、第2のアナログ変調手段が遅延手段により遅延させられたアナログベースバンド信号により変調を行い、位相変化手段が第2のアナログ変調手段により得られる変調信号の位相を変化させ、歪み検出手段が増幅器による増幅信号と位相変化手段により位相が変化させられた変調信号とから当該増幅器で発生した歪みを検出する。
【0024】
従って、例えば無線周波数帯と比較して低い周波数帯であるベースバンドの信号(アナログベースバンド信号)を歪み検出ループの遅延手段により遅延させる対象とし、当該遅延後に例えば無線周波数帯のキャリア信号を用いた変調により当該ベースバンドの信号を無線周波数帯の信号へ変換する構成としたため、例えば従来と比較して実装スペースを小さくすることや低コスト化を実現することができる。
【0025】
なお、第1のアナログ変調手段と第2のアナログ変調手段では、例えば同一のキャリア信号及び同一の変調方式を用いて同一の変調処理が行われる。
また、遅延手段としては、例えばアナログ遅延回路を用いることができる。
【0026】
また、本発明に係る増幅装置では、例えば上記した位相変化手段により2つの信号間の位相関係の調整を行う必要が無いような場合には、歪み検出ループに位相変化手段が備えられない構成を用いることができる。この構成では、歪み検出ループに、増幅器による増幅信号と変調信号(第2のデジタル変調手段により得られる変調信号や、アナログ変調手段により得られる変調信号や、第2のアナログ変調手段により得られる変調信号)とから当該増幅器で発生した歪みを検出する歪み検出手段を備える。
【0027】
また、本発明に係る増幅装置では、次のような歪み除去ループの構成により、歪み検出ループと歪み除去ループにより当該増幅器で発生する歪みをフィードフォワード方式により補償する。
すなわち、歪み除去ループは、歪み検出ループの増幅器による増幅信号を遅延させる遅延手段と、歪み検出ループの歪み検出手段により検出される歪みを増幅する歪み増幅器と、遅延手段により遅延させられた増幅信号から歪み増幅器による増幅信号を除去する歪み除去手段と、を用いて構成された。そして、歪み除去ループでは、遅延手段が歪み検出ループの増幅器による増幅信号を遅延させ、歪み増幅器が歪み検出ループの歪み検出手段により検出される歪みを増幅し、歪除去手段が遅延手段により遅延させられた増幅信号から歪み増幅器による増幅信号を除去する。
【0028】
ここで、歪み増幅器としては、種々な構成の増幅器が用いられてもよい。
また、歪み除去手段では、例えば遅延手段により遅延させられた増幅信号から歪み増幅器による増幅信号を減じることにより、当該遅延させられた増幅信号に含まれる歪みの成分を低減させる。なお、当該遅延させられた増幅信号は歪み検出ループの増幅器により増幅された信号に対応し、当該歪み増幅器による増幅信号は歪み検出ループにより検出された歪みが増幅された信号に対応する。
【0029】
また、本発明に係る増幅装置では、一構成例として、歪み除去ループの遅延手段として遅延フィルタを用いる。
このような構成では、例えば高い周波数帯の信号を処理するような場合に、装置の小型化を実現することや、歪み補償後の増幅信号を出力する側のロスを低減することが可能となる。
【0030】
また、以上に示したような本発明に係る増幅装置は、例えば移動体通信システムに設けられる基地局装置に備えられるのに好適なものである。
すなわち、本発明に係る基地局装置では、以上に示したような本発明に係る増幅装置を備え、移動局装置に対して送信する対象となる信号を当該増幅装置により増幅して無線により送信する。
【0031】
ここで、移動体通信システムとしては、種々なシステムに適用されてもよく、例えば携帯電話システムや簡易型携帯電話システム(PHS:Personal Handy phone System)などに適用することが可能である。
また、通信方式としては、例えばCDMA(Code Division Multiple Access)方式やTDMA(Time Division Multiple Access)方式やFDMA(Frequency Division Multiple Access)方式などの種々な通信方式が用いられてもよい。
【0032】
【発明の実施の形態】
本発明に係る実施例を図面を参照して説明する。
まず、第1実施例に係る増幅装置を説明する。
図1には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
本例の増幅装置は、移動体通信システムに設けられる基地局装置に備えられており、当該基地局装置から移動局装置に対して送信する対象となる信号をデジタルのベースバンド信号として入力し、当該入力信号を無線周波数帯の信号として増幅して出力する。当該出力される増幅信号は当該基地局装置により無線送信される。
【0033】
同図に示されるように、本例の増幅装置には、歪み検出ループと、歪み除去ループとが備えられている。
本例の歪み検出ループは、キャリア発信器1と、デジタル直交変調器(第1のデジタル直交変調器と言う)2と、遅延回路3と、デジタル直交変調器(第2のデジタル直交変調器と言う)4と、増幅器(主増幅器と言う)5と、位相調整器6と、方向性結合器7を用いて構成されている。
本例の歪み除去ループは、遅延線8と、増幅器(補助増幅器と言う)9と、方向性結合器10を用いて構成されている。また、同図には、出力端子Q1を示してある。
【0034】
本例の歪み検出ループにより行われる動作の一例を示す。
本例の歪み検出ループには、入力端子(図示せず)から、I成分及びQ成分から成るデジタルベースバンド信号が増幅対象となる信号として入力される。そして、当該デジタルベースバンド信号が2つに分配されて、一方の分配信号が第1の直交変調器2に入力され、他方の分配信号が遅延回路3に入力される。
【0035】
キャリア発信器1は、例えば無線周波数帯のキャリア信号を発生して、当該キャリア信号を第1のデジタル直交変調器2及び第2のデジタル直交変調器4へ出力する。
遅延回路3は、例えばデジタル遅延回路を用いて構成されており、入力されるデジタルベースバンド信号(他方の分配信号)を遅延させて第2のデジタル直交変調器4へ出力する。なお、遅延回路3では、例えば10nsなどの時間だけ信号を遅延させる。
【0036】
第1のデジタル直交変調器2と第2のデジタル直交変調器4は、同一の機能を有した直交変調器から構成されている。
第1のデジタル直交変調器2は、キャリア発信器1から入力されるキャリア信号を入力されるデジタルベースバンド信号(一方の分配信号)によりデジタル直交変調し、これにより得られる変調信号を主増幅器5へ出力する。
第2のデジタル直交変調器4は、キャリア発信器1から入力されるキャリア信号を遅延回路3から入力されるデジタルベースバンド信号によりデジタル直交変調し、これにより得られる変調信号を位相調整器6へ出力する。
【0037】
主増幅器5は、第1のデジタル直交変調器2から入力される変調信号を増幅し、当該増幅した信号を方向性結合器7へ出力する。ここで、主増幅器5では、信号を増幅するに際して、増幅対象となる当該信号の周波数とは異なる周波数などに歪みが発生し、本例では、当該歪みが歪み補償の対象となる。
位相調整器6は、第2のデジタル直交変調器4から入力される変調信号の位相を変化させて、当該位相変化後の変調信号を方向性結合器7へ出力する。
【0038】
方向性結合器7は、主増幅器5から入力される増幅信号を遅延線8へ出力するとともに、当該増幅信号を位相調整器6から入力される変調信号と結合して当該増幅信号から当該変調信号を減じた結果の信号を補助増幅器9へ出力する。ここで、方向性結合器7から補助増幅器9へ出力される信号は歪み検出ループにより検出された歪みに相当し、本例では、遅延回路3による遅延時間や位相調整器6による位相変化量を適度な値に設定することにより、主増幅器5で発生する歪みの成分のみが歪み検出ループにより検出されるように調整されている。
【0039】
本例の歪み除去ループにより行われる動作の一例を示す。
なお、本例の歪み除去ループの構成や動作は、例えば上記図6に示した増幅装置に備えられた歪み除去ループの構成や動作と同様である。
遅延線8は、方向性結合器7から入力される増幅信号を遅延させて方向性結合器10へ出力する。
補助増幅器9は、方向性結合器7から入力される歪みの信号を増幅し、当該増幅信号を方向性結合器10へ出力する。
【0040】
方向性結合器10は、遅延線8から入力される増幅信号(主増幅信号と言う)と補助増幅器9から入力される増幅信号(補助増幅信号と言う)とを結合して、当該主増幅信号から当該補助増幅信号を減じた結果の信号を出力端子Q1へ出力する。ここで、方向性結合器10から出力端子Q1へ出力される信号は歪み補償が行われた主増幅信号に相当し、本例では、遅延線8による遅延時間を適度な値に設定することにより、主増幅器5で発生する歪みの成分が主増幅信号から除去されるように調整されている。
【0041】
具体的に、数式を用いて、本例の増幅装置の歪み検出ループにより行われる歪み検出の仕方を概念的に説明する。
例えば、キャリア信号をexpj(ωt)で表し、増幅対象となるデジタルベースバンド信号をA(t)expj{B(t)}で表す。ここで、jは虚数を表し、ωは角周波数を表し、tは時刻を表し、A(t)やB(t)は時刻tの関数を表す。
この場合、遅延回路3による遅延時間がτであるとすると、第1のデジタル直交変調器2により得られる変調信号C’は式1のように示され、第2の直交変調器4により得られる変調信号G’は式2のように示される。
【0042】
【数1】
【0043】
【数2】
【0044】
また、主増幅器5の増幅処理による遅延時間がτであるとすると、主増幅器5から出力される有歪みの(つまり、歪みを含んだ)増幅信号を構成するキャリア成分の信号F’は式3のように示される。
【0045】
【数3】
【0046】
また、位相調整器6による位相変化量が−θであるとすると、位相調整器6から出力される無歪みの(つまり、歪みを含まない)変調信号D’は式4のように示される。
【0047】
【数4】
【0048】
ここで、フィードフォワード方式による歪み補償を行う場合には、歪み検出ループの方向性結合器7の補助増幅器9側の出力に関してキャリア成分を除去することが必要となる。
そこで、本例では、位相調整器6による位相変化量−θ=−ωτとする。すると、位相調整器6から出力される変調信号D’は式5のように示され、また、式6に示されるように方向性結合器7の補助増幅器9側の出力において残存するキャリア成分E’がゼロとなる。
【0049】
【数5】
【0050】
【数6】
【0051】
以上のように、本例の増幅装置では、歪み検出ループにおいて、2つのデジタル直交変調器2、4を備え、第1のデジタル直交変調器2が遅延させられていないデジタルベースバンド信号により変調を行って主増幅器5が当該変調信号を増幅する一方、遅延回路3がデジタルベースバンド信号を遅延させて第2のデジタル直交変調器4が当該遅延させられたデジタルベースバンド信号により変調を行い、また、位相調整器6が第2のデジタル直交変調器4による変調信号の位相を調整することにより、方向性結合器7が主増幅器5による増幅信号に含まれる歪みの成分を検出する。
【0052】
従って、本例の増幅装置では、歪み検出ループにおける信号の遅延をベースバンドの周波数帯において行うことから、例えば従来と比較して、実装スペースを削減することや低コスト化することを図ることができる。
また、本例の増幅装置では、信号をベースバンドの周波数帯において遅延させる構成であることから、例えば遅延処理をデジタル化して、デジタル処理により信号を遅延させることが可能であり、低コスト化を図ることができる。また、遅延処理のデジタル化に伴って、例えば歪み検出ループにおける遅延時間の調整をコンピュータなどにより自動化することも可能であるため、これにより、遅延時間の調整作業にかかる時間を短縮することが可能である。
【0053】
なお、遅延回路3に関して、例えば現実の装置では、10nsの遅延調整を行う場合には0.1ns単位の分解能力が必要とされることが考えられるが、現在において使用可能なDSP(Digital Signal Processor)では当該分解能力が実現されていないと思われる。そこで、他の構成例として、本例のような増幅装置において、遅延回路3と共に、信号を遅延させる遅延線を併用するような構成を用いることも有効である。すなわち、遅延回路3によりおおまかな遅延調整を行うとともに、微調整する分の遅延調整を遅延線により実現する構成とすると、例えば上記図6に示したような従来の増幅装置の歪み検出ループに備えられた約2mもある遅延線73の長さを削減することができ、つまり、本例では、遅延時間の微調整に必要な比較的短い遅延線を歪み検出ループに備えることにより遅延時間の精度を高く保つことができる。ここで、歪み検出ループに遅延線を備えるところとしては、例えば遅延回路3の前後や或いは第2のデジタル直交変調器4の後などのように種々なところが用いられてもよい。
【0054】
ここで、本例の増幅装置の歪み検出ループでは、第1のデジタル直交変調器2の機能により本発明に言う第1のデジタル変調手段が構成されており、主増幅器5の機能により本発明に言う増幅器が構成されており、遅延回路3の機能により本発明に言う遅延手段が構成されており、第2のデジタル直交変調器4の機能により本発明に言う第2のデジタル変調手段が構成されており、位相調整器6の機能により本発明に言う位相変化手段が構成されており、方向性結合器7の機能により本発明に言う歪み検出手段が構成されている。
また、本例の増幅装置の歪み除去ループでは、遅延線8の機能により遅延手段が構成されており、補助増幅器9の機能により歪み増幅器が構成されており、方向性結合器10の機能により歪み除去手段が構成されている。
【0055】
次に、第2実施例に係る増幅装置を説明する。
図2には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
本例の増幅装置は、例えば上記第1実施例の場合と同様に、移動体通信システムに設けられる基地局装置に備えられており、増幅対象となる信号としてデジタルのベースバンド信号を入力する。
【0056】
同図に示されるように、本例の増幅装置には、歪み検出ループと、歪み除去ループとが備えられている。
本例の歪み検出ループは、デジタルフィルタ11と、デジタル直交変調器12と、D/A(Digital to Analog)変換器13と、遅延回路14と、アナログ直交変調器15と、増幅器(主増幅器と言う)16と、位相調整器17と、方向性結合器18を用いて構成されている。
【0057】
本例の歪み除去ループは、遅延線19と、増幅器(補助増幅器と言う)20と、方向性結合器21を用いて構成されている。また、同図には、出力端子Q2を示してある。
なお、本例の歪み除去ループの構成や動作は、例えば上記第1実施例の図1に示した増幅装置に備えられた歪み除去ループの構成や動作と同様である。
【0058】
本例の歪み検出ループにより行われる動作の一例を示す。
本例の歪み検出ループでは、入力端子(図示せず)から、I成分及びQ成分から成るデジタルベースバンド信号が増幅対象となる信号としてデジタルフィルタ11に入力される。
デジタルフィルタ11は、入力されるデジタルベースバンド信号をフィルタリングし、当該フィルタリング後のデジタルベースバンド信号を出力する。当該出力されるデジタルベースバンド信号は2つに分配されて、一方の分配信号がデジタル直交変調器12に入力され、他方の分配信号がD/A変換器13に入力される。
【0059】
ここで、デジタルフィルタ11は信号の帯域制限を行っており、デジタルフィルタ11としては例えば一般的なものとしてルートナイキストフィルタが用いられている。デジタルフィルタ11による帯域制限を行うことにより、I成分信号やQ成分信号により直接変調を行うと変調信号の占有帯域幅が無限に広がってしまうという問題点を解消している。
【0060】
デジタル直交変調器12は、デジタルフィルタ11から出力されて入力されるデジタルベースバンド信号(一方の分配信号)によりデジタル直交変調を行い、これにより得られる変調信号を主増幅器16へ出力する。
D/A変換器13は、デジタルフィルタ11から出力されて入力されるデジタルベースバンド信号(他方の分配信号)をデジタル信号からアナログ信号へ変換(D/A変換)して、これにより得られるアナログベースバンド信号を遅延回路14へ出力する。
【0061】
遅延回路14は、例えばアナログ遅延回路を用いて構成されており、D/A変換器13から入力されるアナログベースバンド信号を遅延させてアナログ直交変調器15へ出力する。なお、遅延回路14では、例えば10nsなどの時間だけ信号を遅延させる。
【0062】
ここで、本例においてアナログ遅延を用いている理由を説明する。
すなわち、現状では、主増幅器16の増幅処理による遅延時間は10ns〜20ns程度であり、遅延時間の調整の精度としては1/100である0.1ns〜0.2nsが必要となる。すると、クロック周波数としては最低でも0.1nsに対応する10GHz程度が必要となり、現在では、このような高速なクロック周波数での動作は実現されていないと思われる。そこで、本例では、アナログ遅延を用いた歪み検出ループの構成例を示した。なお、例えば将来において10GHz程度のクロック周波数で動作可能なDSPなどが開発された場合には、これを用いてデジタル遅延を行う構成とすることができる。
【0063】
また、遅延回路14としては、例えば信号を遅延させるフィルタ(遅延フィルタ)を用いて構成することも可能である。
一例として、W(Wideband)−CDMAのI成分信号やQ成分信号の周波数成分は約2MHz以下となっている。このため、このようなシステムにおいて、フィルタを遅延目的で使用する場合には、2MHz以下の周波数成分において遅延特性が平坦であること(遅延特性の平坦性)が要求される。従って、フィルタの種類としては、好ましい例として、遅延特性が平坦であるベッセル型のローパスフィルタ(遮断周波数fc=約2MHz)を用いることができ、また、2MHz以下のベースバンド信号を扱うことからオペアンプを使用したアクティブフィルタを用いることができる。
【0064】
アナログ直交変調器15は、遅延回路14から入力されるアナログベースバンド信号によりアナログ直交変調を行い、これにより得られる変調信号を位相調整器17へ出力する。
また、主増幅器16や位相調整器17や方向性結合器18により行われる動作は例えば上記第1実施例で示したのと同様であり、方向性結合器18では主増幅器16による増幅信号に含まれる歪みの成分を検出する。
【0065】
以上のように、本例の増幅装置では、歪み検出ループにおける信号の遅延をベースバンドの周波数帯において行うことから、例えば従来と比較して、実装スペースを削減することや低コスト化することを図ることができる。
【0066】
ここで、本例の増幅装置の歪み検出ループでは、デジタルフィルタ11の機能により本発明に言うデジタルフィルタが構成されており、デジタルフィルタ11から出力される信号を例えば2等分する機能により本発明に言う分配手段が構成されており、デジタル直交変調器12の機能によりデジタル変調手段が構成されており、主増幅器16の機能により本発明に言う増幅器が構成されており、D/A変換器13の機能により本発明に言うD/A変換手段が構成されており、遅延回路14の機能により本発明に言う遅延手段が構成されており、アナログ直交変調器15の機能により本発明に言うアナログ変調手段が構成されており、位相調整器17の機能により本発明に言う位相変化手段が構成されており、方向性結合器18の機能により本発明に言う歪み検出手段が構成されている。
【0067】
以下の実施例では、フィードフォワード方式により歪み補償を行う増幅装置の他の構成例を示す。
まず、第3実施例に係る増幅装置を説明する。
図3には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
本例の増幅装置は、例えば上記第1実施例の場合と同様に、移動体通信システムに設けられる基地局装置に備えられており、増幅対象となる信号としてデジタルのベースバンド信号を入力する。
【0068】
同図に示されるように、本例の増幅装置には、歪み検出ループと、歪み除去ループとが備えられている。
本例の歪み検出ループは、デジタルフィルタ31と、D/A変換器(第1のD/A変換器と言う)32と、D/A変換器(第2のD/A変換器と言う)33と、キャリア発信器34と、アナログ直交変調器(第1のアナログ直交変調器と言う)35と、遅延回路36と、アナログ直交変調器(第2のアナログ直交変調器と言う)37と、増幅器(主増幅器と言う)38と、位相調整器39と、方向性結合器40を用いて構成されている。
【0069】
本例の歪み除去ループは、遅延線41と、増幅器(補助増幅器と言う)42と、方向性結合器43を用いて構成されている。また、同図には、出力端子Q3を示してある。
なお、本例の歪み除去ループの構成や動作は、例えば上記第1実施例の図1に示した増幅装置に備えられた歪み除去ループの構成や動作と同様である。
【0070】
本例の歪み検出ループにより行われる動作の一例を示す。
本例の歪み検出ループでは、入力端子(図示せず)から、I成分及びQ成分から成るデジタルベースバンド信号が増幅対象となる信号としてデジタルフィルタ31に入力される。
デジタルフィルタ31は、入力されるデジタルベースバンド信号をフィルタリングし、当該フィルタリング後のデジタルベースバンド信号を出力する。当該出力されるデジタルベースバンド信号は2つに分配されて、一方の分配信号が第1のD/A変換器32に入力され、他方の分配信号が第2のD/A変換器33に入力される。
【0071】
第1のD/A変換器32は、デジタルフィルタ31から出力されて入力されるデジタルベースバンド信号(一方の分配信号)をデジタル信号からアナログ信号へ変換(D/A変換)して、これにより得られるアナログベースバンド信号を第1のアナログ直交変調器35へ出力する。
第2のD/A変換器33は、デジタルフィルタ31から出力されて入力されるデジタルベースバンド信号(他方の分配信号)をデジタル信号からアナログ信号へ変換(D/A変換)して、これにより得られるアナログベースバンド信号を遅延回路36へ出力する。
【0072】
遅延回路36は、例えばアナログ遅延回路を用いて構成されており、第2のD/A変換器33から入力されるアナログベースバンド信号を遅延させて第2のアナログ直交変調器37へ出力する。なお、遅延回路36では、例えば10nsなどの時間だけ信号を遅延させる。
キャリア発信器34は、例えば無線周波数帯のキャリア信号を発生して、当該キャリア信号を第1のアナログ直交変調器35及び第2のアナログ直交変調器37へ出力する。
【0073】
第1のアナログ直交変調器35と第2のアナログ直交変調器37は、同一の機能を有した直交変調器から構成されている。
第1のアナログ直交変調器35は、キャリア発信器34から入力されるキャリア信号を第1のD/A変換器32から入力されるアナログベースバンド信号によりアナログ直交変調し、これにより得られる変調信号を主増幅器38へ出力する。
第2のアナログ直交変調器37は、キャリア発信器34から入力されるキャリア信号を遅延回路36から入力されるアナログベースバンド信号によりアナログ直交変調し、これにより得られる変調信号を位相調整器39へ出力する。
【0074】
また、主増幅器38や位相調整器39や方向性結合器40により行われる動作は例えば上記第1実施例で示したのと同様であり、方向性結合器40では主増幅器38による増幅信号に含まれる歪みの成分を検出する。
以上のように、本例の増幅装置では、歪み検出ループにおける信号の遅延をベースバンドの周波数帯において行うことから、例えば従来と比較して、実装スペースを削減することや低コスト化することを図ることができる。
【0075】
なお、例えば2つに分配された増幅対象となるベースバンド信号のうちの一方の信号をデジタル直交変調器により直交変調する一方、他方の信号をアナログ直交変調器により直交変調するような構成では、これら2つの直交変調器の間で、直交度が異なることや、PLL(Phase Locked Loop)の特性が微妙に変動しているときにキャリア信号の位相ずれ(周波数オフセット)が生じることなどがあり得るため、デジタルで直交変調を行うのであれば一方の信号と他方の信号との両方についてデジタル直交変調器を備えるのが好ましく、同様に、アナログ直交変調を行うのであれば一方の信号と他方の信号との両方についてアナログ直交変調器を備えるのが好ましい。本例の増幅装置では、好ましい構成例として、2つのアナログ直交変調器35、37を備えている。
【0076】
次に、本発明の第4実施例に係る増幅装置を説明する。
図4には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
本例の増幅装置は、例えば上記第1実施例の場合と同様に、移動体通信システムに設けられる基地局装置に備えられており、増幅対象となる信号としてデジタルのベースバンド信号を入力する。
【0077】
同図に示されるように、本例の増幅装置には、歪み検出ループと、歪み除去ループとが備えられている。
本例の歪み検出ループは、キャリア発信器51と、デジタル直交変調器(第1のデジタル直交変調器と言う)52と、遅延回路53と、デジタル直交変調器(第2のデジタル直交変調器と言う)54と、増幅器(主増幅器と言う)55と、方向性結合器56を用いて構成されている。
【0078】
本例の歪み除去ループは、遅延線57と、増幅器(補助増幅器と言う)58と、方向性結合器59を用いて構成されている。また、同図には、出力端子Q4を示してある。
なお、本例の歪み除去ループの構成や動作は、例えば上記第1実施例の図1に示した増幅装置に備えられた歪み除去ループの構成や動作と同様である。
【0079】
ここで、本例の歪み検出ループの構成や動作は、例えば第2のデジタル直交変調器54と方向性結合器56との間に位相調整器が備えられていないといった点を除いては、上記第1実施例の図1に示した増幅装置に備えられた歪み検出ループの構成や動作と同様である。本例では、このような位相調整器が備えられなくとも、第1のデジタル直交変調器52と主増幅器55を有する経路を流れる信号と、遅延回路53と第2のデジタル直交変調器54を有する経路を流れる信号との位相関係が、例えば歪み検出ループの中のいずれかの回路部分の特性により、適切に調整されている。
以上のように、本例の増幅装置では、例えば上記第1実施例で示した増幅装置の場合と同様な効果を得ることができる。
【0080】
次に、本発明の第5実施例に係る増幅装置を説明する。
図5には、フィードフォワード方式により歪み補償を行う増幅装置の構成例を示してある。
本例の増幅装置は、例えば上記第1実施例の場合と同様に、移動体通信システムに設けられる基地局装置に備えられており、増幅対象となる信号としてデジタルのベースバンド信号を入力する。
【0081】
同図に示されるように、本例の増幅装置には、歪み検出ループと、歪み除去ループとが備えられている。
本例の歪み検出ループは、キャリア発信器61と、デジタル直交変調器(第1のデジタル直交変調器と言う)62と、遅延回路63と、デジタル直交変調器(第2のデジタル直交変調器と言う)64と、増幅器(主増幅器と言う)65と、方向性結合器66を用いて構成されている。
なお、本例の歪み検出ループの構成や動作は、例えば上記第4実施例の図4に示した増幅装置に備えられた歪み検出ループの構成や動作と同様である。
【0082】
本例の歪み除去ループは、遅延フィルタ67と、増幅器(補助増幅器と言う)68と、方向性結合器69を用いて構成されている。また、同図には、出力端子Q5を示してある。
ここで、本例の歪み除去ループの構成や動作は、例えば主増幅器65による増幅信号を遅延させる手段として遅延フィルタが用いられているといった点を除いては、上記第1実施例の図1に示した増幅装置に備えられた歪み除去ループの構成や動作と同様である。
【0083】
以上のように、本例の増幅装置では、歪み除去ループの遅延手段として遅延フィルタ67を用いた。これにより、例えば1.5GHz以上の周波数の信号を処理するような場合に、装置の小型化や、出力側ロスの低減が可能となる。
【0084】
ここで、本発明に係る増幅装置や基地局装置や移動局装置や移動体通信システムなどの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。なお、本発明は、例えば本発明に係る処理を実行する方法や、このような方法を実現するためのプログラムなどとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【0085】
また、本発明に係る増幅装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【0086】
【発明の効果】
以上説明したように、本発明に係る増幅装置によると、歪み検出ループと歪み除去ループを有して増幅器で発生する歪みをフィードフォワード方式により補償するに際して、歪検出ループにおいて、2つに分配された増幅対象となる信号のうちの一方の信号を増幅器(主増幅器)により増幅する一方、他方の信号を遅延させた後に、これら2つの信号から増幅器で発生した歪みを検出する場合に、当該他方の信号がベースバンド信号である段階で当該遅延を行うようにしたため、実装スペースの削減や低コスト化を図ることができる。
【図面の簡単な説明】
【図1】 第1実施例に係る増幅装置の構成例を示す図である。
【図2】 第2実施例に係る増幅装置の構成例を示す図である。
【図3】 第3実施例に係る増幅装置の構成例を示す図である。
【図4】 第4実施例に係る増幅装置の構成例を示す図である。
【図5】 第5実施例に係る増幅装置の構成例を示す図である。
【図6】 従来例に係る増幅装置の構成例を示す図である。
【符号の説明】
1、34、51、61・・キャリア発信器、
2、4、12、52、54、62、64・・デジタル直交変調器、
3、14、36、53、63・・遅延回路、
5、16、38、55、65・・主増幅器、 6、17、39・・位相調整器、
7、10、18、21、40、43、56、59、66、69・・方向性結合器、
8、19、41、57・・遅延線、
9、20、42、58、68・・補助増幅器、 Q1〜Q5・・出力端子、
11、31・・デジタルフィルタ、 13、32、33・・D/A変換器、
15、35、37・・アナログ直交変調器、 67・・遅延フィルタ、
Claims (1)
- 増幅対象となる信号を増幅器で増幅して当該増幅器で発生する歪みを検出する歪み検出ループと、歪み検出ループにより検出される歪みを当該増幅器による増幅信号から除去する歪み除去ループとを有した増幅装置において、
歪み検出ループは、増幅対象となるデジタルベースバンド信号をフィルタリングするデジタルフィルタと、
デジタルフィルタによりフィルタリングされたデジタルベースバンド信号を2つに分配する分配手段と、
分配手段により分配された一方のデジタルベースバンド信号により変調を行うデジタル変調手段と、
デジタル変調手段により得られる変調信号を増幅する増幅器と、
他方のデジタルベースバンド信号をアナログベースバンド信号へ変換するD/A変換手段と、
D/A変換手段により得られるアナログベースバンド信号を遅延させる遅延手段と、
遅延手段により遅延させられたアナログベースバンド信号により変調を行うアナログ変調手段と、
アナログ変調手段により得られる変調信号の位相を変化させる位相変化手段と、
増幅器による増幅信号と位相変化手段により位相が変化させられた変調信号とから当該増幅器で発生した歪みを検出する歪み検出手段と、を用いて構成された、
ことを特徴とする増幅装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002090538A JP3986862B2 (ja) | 2002-03-28 | 2002-03-28 | 増幅装置 |
US10/390,605 US6819174B2 (en) | 2002-03-28 | 2003-03-19 | Amplification device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002090538A JP3986862B2 (ja) | 2002-03-28 | 2002-03-28 | 増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003289225A JP2003289225A (ja) | 2003-10-10 |
JP3986862B2 true JP3986862B2 (ja) | 2007-10-03 |
Family
ID=28449569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002090538A Expired - Fee Related JP3986862B2 (ja) | 2002-03-28 | 2002-03-28 | 増幅装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6819174B2 (ja) |
JP (1) | JP3986862B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050069152A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 횡형 디모스 트랜지스터 소자 |
US7773695B2 (en) | 2005-08-19 | 2010-08-10 | Dominic Kotab | Amplitude modulator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3537228B2 (ja) | 1995-08-18 | 2004-06-14 | 富士通株式会社 | 無線通信用基地局 |
JP3106996B2 (ja) * | 1997-04-02 | 2000-11-06 | 日本電気株式会社 | フィードフォワード増幅回路 |
EP1724917A1 (en) * | 1999-03-31 | 2006-11-22 | NTT Mobile Communications Network Inc. | Feedforward amplifier |
JP2000312116A (ja) | 1999-04-27 | 2000-11-07 | Japan Radio Co Ltd | 歪補償回路 |
US6680649B2 (en) * | 2002-06-07 | 2004-01-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Coordinate rotation of pre-distortion vector in feedforward linearization amplification system |
-
2002
- 2002-03-28 JP JP2002090538A patent/JP3986862B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-19 US US10/390,605 patent/US6819174B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030184313A1 (en) | 2003-10-02 |
JP2003289225A (ja) | 2003-10-10 |
US6819174B2 (en) | 2004-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6647073B2 (en) | Linearisation and modulation device | |
US6437644B1 (en) | Predistorter | |
US7395033B2 (en) | Radio communication apparatus | |
US9356559B2 (en) | Control loop for amplification stage | |
US7471739B1 (en) | Advanced adaptive pre-distortion in a radio frequency transmitter | |
US6809607B2 (en) | Circuit and method for compensating for non-linear distortion | |
US7321635B2 (en) | Linearization of amplifiers using baseband detection and non-baseband pre-distortion | |
JP2005101940A (ja) | 増幅回路 | |
JP2002527921A (ja) | 極座標空間変調を用いた線形変調信号を発生する方法および装置 | |
JP2003092518A (ja) | 歪み補償装置 | |
JP5248651B2 (ja) | ポーラフィードバックを備える線形rf増幅器 | |
EP1612933A1 (en) | Distortion compensation device | |
US6784731B2 (en) | System and method for reducing amplifier distortion using distortion feedback | |
US7095799B2 (en) | Systems and methods for providing baseband-derived predistortion to increase efficiency of transmitters | |
EP1092274B1 (en) | A predistorter | |
JP3986862B2 (ja) | 増幅装置 | |
US20020131523A1 (en) | Circuit and method for compensating for non-linear distortion | |
US20150155837A1 (en) | Amplifier, transmitter, and amplification method | |
GB2335812A (en) | Linearizing an amplifier using a feedback controlled predistorter | |
US7505530B2 (en) | Pre-distortion using a by-pass signal | |
JP2002057733A (ja) | 非線形歪み補償回路及び非線形歪み補償方法 | |
EP1300940A2 (en) | Distortion compensation circuit | |
JP2004320185A (ja) | 前置歪補償電力増幅装置 | |
EP3468033B1 (en) | Linear amplifying device, input signal supplying method, and origin avoiding circuit used therein | |
US9571138B2 (en) | Transmission device and noise removal method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140720 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |