JP3984102B2 - Image display device and manufacturing method thereof - Google Patents

Image display device and manufacturing method thereof Download PDF

Info

Publication number
JP3984102B2
JP3984102B2 JP2002159160A JP2002159160A JP3984102B2 JP 3984102 B2 JP3984102 B2 JP 3984102B2 JP 2002159160 A JP2002159160 A JP 2002159160A JP 2002159160 A JP2002159160 A JP 2002159160A JP 3984102 B2 JP3984102 B2 JP 3984102B2
Authority
JP
Japan
Prior art keywords
substrate
grid
image display
spacer
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002159160A
Other languages
Japanese (ja)
Other versions
JP2004006080A (en
Inventor
滋男 竹中
諭 石川
勝 二階堂
聡子 小柳津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002159160A priority Critical patent/JP3984102B2/en
Publication of JP2004006080A publication Critical patent/JP2004006080A/en
Application granted granted Critical
Publication of JP3984102B2 publication Critical patent/JP3984102B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、対向配置された基板と、一方の基板の内面に配設された複数の電子源と、を備えた画像表示装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、高品位放送用あるいはこれに伴う高解像度の画像表示装置が望まれており、そのスクリーン表示性能については一段と厳しい性能が要望されている。これら要望を達成するためにはスクリーン面の平坦化、高解像度化が必須であり、同時に軽量、薄型化も図る必要がある。
【0003】
上記のような要望を満たす画像表示装置として、例えば、フィールドエミッションディスプレイ(以下FEDと称する)等の平面型の画像表示装置が注目されている。このFEDは、所定の隙間を置いて対向配置された第1基板および第2基板を有し、これらの基板は、その周縁部同士が直接あるいは矩形枠状の側壁を介して互いに接合され真空外囲器を構成している。第1基板の内面には蛍光体層が形成され、第2基板の内面には、蛍光体層を励起して発光させる電子源として複数の電子放出素子が設けられている。
【0004】
また、第1基板および第2基板に加わる大気圧荷重を支えるため、これら基板の間には支持部材として複数のスペーサが配設されている。そして、このFEDにおいて、画像を表示する場合、蛍光体層にアノード電圧が印加され、電子放出素子から放出された電子ビームをアノード電圧により加速して蛍光体層へ衝突させることにより、蛍光体が発光して画像を表示する。
【0005】
このようなFEDでは、電子放出素子の大きさがマイクロメートルオーダーであり、第1基板と第2基板との間隔をミリメートルオーダーに設定することができる。このため、現在のテレビやコンピュータのディスプレイとして使用されている陰極線管(CRT)などと比較して、画像表示装置の高解像度化、軽量化、薄型化を達成することが可能となる。
【0006】
【発明が解決しようとする課題】
上述のような画像表示装置において、実用的な表示特性を得るためには、通常の陰極線管と同様の蛍光体を用い、アノード電圧を数kV以上に設定することが望ましい。しかし、第1基板と第2基板との間の隙間は、解像度や支持部材の特性、製造性などの観点からあまり大きくすることはできず、1〜2mm程度に設定する必要がある。そのため、第2基板から放出された電子が第1基板に形成された蛍光面に衝突する際、2次電子および反射電子が放出され、これらの2次電子、反射電子が基板間に配設されたスペーサに衝突し、その結果、スペーサが帯電してしまう。FEDにおける加速電圧では、一般にスペーサはプラスに帯電し、電子放出素子から放出されたマイナスの電子ビームはスペーサに引き付けられる。そのため、電子ビームは、本来の軌道からずれ、蛍光体層に対して電子ビームのミスランディングが発生する。その結果、表示画像の色純度が劣化するという問題がある。
【0007】
このようなスペーサによる電子ビームの吸引を低減するため、スペーサ表面の全部または一部に導電処理を施して帯電を逃がすことが考えられる。しかしながら、スペーサ自体に導電処理を施した場合、スペーサを介して第1基板から第2基板に流れる無効電流が増加し、温度の上昇や消費電力の増加を引き起こす。
【0008】
この発明は以上の点に鑑みなされたもので、その目的は、電子ビームの軌道ずれを防止し、画像品位の向上した画像表示装置およびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、この発明の態様に係る画像表示装置は、画像表示面を有した第1基板と、上記第1基板に隙間を置いて対向配置されているとともに、電子を放出して上記画像表示面を励起する複数の電子源が設けられた第2基板と、上記第1基板と第2基板との間に配設されているとともに、上記電子源から放出された電子が通過する複数の電子ビーム通過孔を有した板状のグリッドと、上記グリッドに固定されているとともに上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、上記グリッドの上記第2基板と対向する表面上に形成された絶縁層と、上記絶縁層上に形成され、それぞれ電子ビーム通過孔の間を延びているとともに複数のスペーサに電気的に接続され、上記スペーサの電荷を逃がす複数の細長い帯状の導電層と、を備えたことを特徴としている。
【0010】
また、この発明の他の態様に係る画像表示装置の製造方法は、画像表示面を有した第1基板と、上記第1基板に隙間を置いて対向配置されているとともに、電子を放出し上記画像表示面を励起する複数の電子源が設けられた第2基板と、上記第1基板および第2基板間に配設されているとともに、上記電子源から放出された電子が通過する複数の電子ビーム通過孔を有した板状のグリッドと、上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、を備えた画像表示装置の製造方法において、
所定寸法の金属板に複数の電子ビーム通過孔を形成してグリッドを構成し、上記グリッドの上記第2基板と対向する表面に絶縁層を形成し、それぞれ上記電子ビーム通過孔間を延びた複数の帯状の導電層を上記絶縁層上に重ねて形成し、各帯状の導電層に重ねて上記グリッドに複数のスペーサを一体的に形成するとともに上記導電層に電気的に接続してスペーサアッセンブリを構成し、上記スペーサアッセンブリを上記第1基板および第2基板間の所定位置に配置した状態で、上記第1基板および第2基板を互いに接合することを特徴としている。
【0011】
上記のように構成された画像表示装置によれば、グリッドに導電層を設け、この導電層にスペーサを接続することにより、スペーサに溜まった電荷をグリッド上の導電層を通して逃がすことができる。それにより、スペーサの帯電に起因する電子ビームの軌道ずれを低減し、画像品位の向上を図ることが可能となる。
【0012】
【発明の実施の形態】
以下図面を参照しながら、この発明を、平面型の画像表示装置としてFEDの一種である表面伝導型電子放出装置(以下、SEDと称する)に適用した実施の形態について詳細に説明する。
【0013】
図1ないし図3に示すように、このSEDは、透明な絶縁基板としてそれぞれ矩形状のガラスからなる第1基板10および第2基板12を備え、これらの基板は約1.0〜2.0mmの隙間を置いて対向配置されている。第2基板12は、第1基板10よりも僅かに大きな寸法に形成されている。そして、第1基板10および第2基板12は、ガラスからなる矩形枠状の側壁14を介して周縁部同志が接合され、偏平な矩形状の真空外囲器15を構成している。
【0014】
第1基板10の内面には画像表示面として蛍光体スクリーン16が形成されている。この蛍光体スクリーン16は、電子の衝突で赤、青、緑に発光する蛍光体層R、G、B、および黒色着色層11を並べて構成されている。これらの蛍光体層R、G、Bはストライプ状あるいはドット状に形成されている。また、蛍光体スクリーン16上には、アルミニウム等からなるメタルバック17が形成されている。なお、第1基板10と蛍光体スクリーンとの間に、例えばITOからなる透明導電膜あるいはカラーフィルタ膜を設けてもよい。
【0015】
第2基板12の内面には、蛍光体スクリーン16の蛍光体層を励起する電子源として、それぞれ電子ビームを放出する多数の表面伝導型の電子放出素子18が設けられている。これらの電子放出素子18は、画素毎に対応して複数列および複数行に配列されている。各電子放出素子18は、図示しない電子放出部、この電子放出部に電圧を印加する一対の素子電極等で構成されている。また、第2基板12の内面には、電子放出素子18に電位を供給する多数本の配線21がマトリック状に設けられ、その端部は真空外囲器15の外部に引出されている。
【0016】
接合部材として機能する側壁14は、例えば、低融点ガラス、低融点金属等の封着材20により、第1基板10の周縁部および第2基板12の周縁部に封着され、第1基板および第2基板同志を接合している。
【0017】
また、図2および図3に示すように、SEDは、第1基板10および第2基板12間に配設されたスペーサアッセンブリ22を備えている。本実施の形態において、スペーサアッセンブリ22は、板状のグリッド24と、グリッドの両面に一体的に立設された複数の柱状のスペーサと、を備えている。
【0018】
詳細に述べると、グリッド24は第1基板10の内面と対向した第1表面24aおよび第2基板12の内面と対向した第2表面24bを有し、これらの基板と平行に配置されている。そして、グリッド24には、エッチング等により多数の電子ビーム通過孔26および複数のスペーサ開孔28が形成されている。電子ビーム通過孔26は、それぞれ電子放出素子18と対向して配列され、電子放出素子から放出された電子ビームを透過する。また、スペーサ開孔28は、それぞれ電子ビーム通過孔26間に位置し所定のピッチで配列されている。
【0019】
グリッド24は、例えば鉄−ニッケル系の金属板により厚さ0.1〜0.25mmに形成され、電子ビーム通過孔26は、例えば、0.15〜0.25mm×0.15〜0.25mmの矩形状に形成されている。スペーサ開孔28は、例えば径が約0.2〜0.5mmの円形に形成されている。また、グリッド24の表面には、ガラス、セラミック等からなる絶縁性物質を塗布、焼成した絶縁層40が形成されている。本実施の形態によれば、グリッド24の全面および各電子ビーム通過孔26の壁面が、Li系のアルカリホウ珪酸ガラスからなる厚さ約10μmの絶縁層40により被覆されている。
【0020】
図1ないし図4に示すように、第2基板10および第1基板12の長手方向をX、幅方向をYとした場合、グリッド24に設けられた電子ビーム通過孔26は、X方向に沿って所定のピッチで配列され、また、Y方向については、X方向のピッチよりも大きなピッチで配列されている。第1基板10に形成された蛍光体スクリーン16の蛍光体層R、G、B、および第2基板12上の電子放出素子18は、X方向およびY方向についてそれぞれ電子ビーム通過孔26と同一のピッチで配列され、それぞれ電子ビーム通過孔と対向している。これにより、各電子放出素子18は、電子ビーム通過孔26を通して、対応する蛍光体層と対向している。
【0021】
図3および図4に示すように、グリッド24の第1表面24aには、絶縁層40に重ねて複数の帯状の導電層42が形成され、それぞれX方向に沿ってグリッド24の全長に渡って延びている。導電層42は、Y方向に隣合った電子ビーム通過孔26の間にそれぞれ形成され、Y方向のピッチは、電子ビーム通過孔26のY方向ピッチの数倍、例えば、2倍に設定されている。また、各導電層42は、SEDのグランドに電気的に接続されている。
【0022】
なお、グリッド24のスペーサ開孔28は、Y方向およびX方向について、電子ビーム通過孔26のピッチよりも複数倍大きなピッチで配列されている。本実施の形態によれば、スペーサ開孔28はそれぞれ導電層42と重なる位置に設けられ、Y方向については、電子ビーム通過孔26のピッチの数倍、例えば、2倍のピッチで設けられている。
【0023】
一方、図2ないし図4に示すように、グリッド24の第1表面24a上には、それぞれスペーサ開孔28に重ねて複数の第1スペーサ30aが一体的に立設され、その延出端は、メタルバック17および蛍光体スクリーン16の黒色着色層11を介して第1基板10に当接している。
【0024】
また、グリッド24の第2表面24b上には、それぞれ導電層42およびスペーサ開孔28に重ねて複数の第2スペーサ30bが一体的に立設され、その延出端は、第2基板12に当接している。ここで、各第2スペーサ30bの延出端は、第2基板12の内面上に設けられた配線21上に位置している。
【0025】
第1および第2スペーサ30a、30bの各々は、グリッド24側から延出端に向かって径が小さくなった先細テーパ状に形成されている。例えば、各第1スペーサ30aはグリッド24側に位置した基端の径が約0.4mm、延出端の径が約0.3mm、高さが約0.6mmに形成されている。また、各第2スペーサ30bはグリッド24側に位置した基端の径が約0.4mm、延出端の径が約0.25mm、高さが約0.8mmに形成されている。このように、第1スペーサ30aの高さは、第2スペーサ30bの高さよりも低く形成され、第2スペーサの高さは、第1スペーサの高さに対し約4/3倍以上に設定されている。
【0026】
各スペーサ開孔28、第1および第2スペーサ30a、30bは互いに整列して位置し、第1および第2スペーサはこのスペーサ開孔28を介して互いに一体的に連結されている。これにより、第1および第2スペーサ30a、30bは、グリッド24を両面から挟み込んだ状態でグリッド24と一体に形成されている。また、第1および第2スペーサ30a、30bは、導電層42に電気的に接続され、この導電層を介してSEDのグランドに接続されている。
【0027】
上記のように構成されたスペーサアッセンブリ22は第1基板10および第2基板12間に配設されている。そして、第1および第2スペーサ30a、30bは、第1基板10および第2基板12の内面に当接することにより、これらの基板に作用する大気圧荷重を支持し、基板間の間隔を所定値に維持している。
【0028】
図2に示すように、SEDは、グリッド24および第1基板10のメタルバック17に電圧を印加する図示しない電圧供給部を備えている。この電圧供給部は、グリッド24およびメタルバック17にそれぞれ接続され、例えば、グリッド24に12kV、メタルバック17に10kVの電圧を印加する。すなわち、グリッド24に印加する電圧は、第1基板10に印加する電圧よりも高く設定されている。
【0029】
そして、このSEDでは、画像を表示する場合、蛍光体スクリーン16およびメタルバック17にアノード電圧を印加し、電子放出素子18から放出された電子ビームをアノード電圧により加速して蛍光体スクリーン16へ衝突させる。これにより、蛍光体スクリーン16の蛍光体層が励起されて発光し、画像を表示する。
【0030】
次に、以上のように構成されたSEDの製造方法について説明する。スペーサアッセンブリ22を製造する際、まず、所定寸法のグリッド24を用意する。この場合、Fe−Ni50%からなる板厚0.12mmの薄板を脱脂・洗浄・乾燥した後、エッチングにより多数の電子ビーム通過孔26およびスペーサ開孔28を形成しグリッド24とする。
【0031】
その後、グリッド24の第1表面24a、第2表面24bおよび各電子ビーム通過孔26の壁面上に、Li系のアルカリホウ珪酸ガラスを主成分としたコート液を塗布し、乾燥する。そして、コート液が乾燥した後、焼成することにより、グリッド24の第1および第2表面24a、24b、並びに、各電子ビーム通過孔26の壁面に約10μmの絶縁層40を形成する。
【0032】
続いて、グリッド24の第2表面24bに、導電性物質として銀ペースを帯状にスクリーン印刷し、膜厚約10μmの導体パターンを形成した後、450℃で60分焼成する。これにより、絶縁層40上に複数の導電層42を形成する。導電性物質としては、銀の他、金、銅、鉄、ニッケル等を用いることができる。
【0033】
次に、グリッド24とほぼ同一の寸法を有した図示しない矩形板状の第1および第2金型を用意する。これら第1および第2金型は、それぞれスペーサ成形用の多数の透孔を有している。そして、第1金型を、各透孔がグリッド24のスペーサ開孔28と対向するように位置決めした状態でグリッドの第1表面24aに密着させる。同様に、第2金型を、各透孔がグリッド24のスペーサ開孔28および導電層42と対向するように位置決めした状態でグリッドの第2表面24bに密着させる。そして、これら第1金型、グリッド24、および第2金型を図示しないクランパ等を用いて互いに固定する。
【0034】
その後、例えば、第1金型の外面側からペースト状のスペーサ形成材料を供給し、第1金型の透孔、グリッド24のスペーサ開孔28、および第2金型の透孔にスペーサ形成材料を充填する。スペーサ形成材料としては、少なくとも紫外線硬化型のバインダ(有機成分)およびガラスフィラーを含有したガラスペーストを用いる。
【0035】
続いて、充填されたスペーサ形成材料に対し、第1および第2金型の外面側から放射線として紫外線(UV)を照射し、スペーサ形成材料をUV硬化させる。この後、必要に応じて熱硬化を行なってもよい。次に、熱処理により第1および第2金型の各透孔に塗布された樹脂を熱分解し、スペーサ形成材料と金型の間にすき間を作り、第1および第2金型をグリッド24から剥離する。
【0036】
更に、スペーサ形成材料が充填されたグリッド24を加熱炉内で熱処理し、スペーサ形成材料内からバインダを飛ばした後、約500〜550℃で30分〜1時間、スペーサ形成材料を本焼成する。これにより、グリッド24上に第1および第2スペーサ30a、30bが作り込まれたスペーサアッセンブリ22が得られる。
【0037】
一方、予め、蛍光体スクリーン16およびメタルバック17の設けられた第1基板10と、電子放出素子18および配線21が設けられているとともに側壁14が接合された第2基板12と、を用意しておく。また、高さ緩和層31を形成するためのインジウム粉末を各第1スペーサ30aの延出端に塗布する。
【0038】
次に、上記のように構成されたスペーサアッセンブリ22を第2基板12上に位置決め配置する。この際、第2スペーサ30bの延出端がそれぞれ配線21上に位置するようにスペーサアッセンブリ22を位置決めする。この状態で、第1基板10、第2基板12、およびスペーサアッセンブリ22を真空チャンバ内に配置し、真空チャンバ内を真空排気した後、側壁14を介して第1基板を第2基板に接合する。同時に、第1スペーサ30aの延出端に配置されたインジウム粉末を溶融させ、第1基板10で押しつぶし高さを補正する。これにより、スペーサアッセンブリ22を備えたSEDが製造される。
【0039】
以上のように構成されたSEDによれば、グリッド24に導電層42を設け、この導電層に第1および第2スペーサ30a、30bを接続することにより、第1および第2スペーサに溜まった電荷を導電層を通して逃がすことができ、スペーサの帯電に起因する電子ビームの軌道ずれを低減することができる。
【0040】
すなわち、電子放出素子18から放出された電子ビームにより蛍光体層を励起する際、蛍光層で発生した2次電子及び反射電子が第1および第2スペーサに衝突する。この時、SEDで使用される加速電圧によってスペーサ表面での2次電子放出係数が1以上となり、第1および第2スペーサはプラスに帯電し、マイナスの電子ビームをスペーサ側へと引き付ける事になる。
【0041】
しかしながら、本実施の形態に係るSEDによれば、第1および第2スペーサ30a、30bに溜まった電荷をグリッド24上の導電層42を通してグランドに逃がすことができる。これにより、電子放出素子18から放出された電子ビームは、第1および第2スペーサ30a、30bからの引き付けに起因する軌道ずれが低減し、蛍光体スクリーン16の目標とする蛍光体層に到達することができる。従って、電子ビームのミスランディングによる色純度劣化を低減し、画像品位の向上したSEDが得られる。
【0042】
本発明者等は、本実施の形態に係るSED、およびグリッド上の導電層を持たないSEDを用意し、各SEDにおいて、第1基板に6kV、グリッドに4kVの電圧を印加して電子ビームのランディング位置をそれぞれ測定した。その結果、導電層を持たないSEDでは、電子ビームが最大150μmだけスペーサ側に変位した。これに対し、本実施の形態に係るSEDでは、電子ビームの変位量は大幅に減少し約10μmであった。
【0043】
また、本実施の形態に係るSEDによれば、第1基板10と第2基板12との間にグリッド24が配置されているとともに、第1スペーサ30aの高さは、第2スペーサ30bの高さよりも低く形成されている。これにより、グリッド24は第2基板12よりも第1基板10側に接近して位置している。そのため、第1基板10側から放電が生じた場合でも、グリッド24により、第2基板12上に設けられた電子放出素子18の放電破損を抑制することが可能となる。従って、放電に対する耐圧性に優れ画像品位の向上したSEDを得ることができる。
同時に、グリッド24に印加する電圧を第1基板10に印加する電圧より大きくした場合でも、電子放出素子18から発生した電子を蛍光体スクリーン側へ確実に到達させることができる。
【0044】
なお、この発明は上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、絶縁層は、グリッドの第1表面、第2表面、および各電子ビーム通過孔の壁面に形成する構成としたが、少なくともグリッドの第2表面に形成されていれば上述した実施の形態と同様の作用効果を得ることができる。グリッドに設けられた導電層は帯状に限らず、電荷を逃がす構造を有していれば良い。
【0045】
また、この発明において、スペーサの径や高さ、その他の構成要素の寸法、材質等は必要に応じて適宜選択可能である。各スペーサは柱状に限らず、細長い板状としても良い。電子源は、表面導電型の電子放出素子に限らず、電界放出型、カーボンナノチューブ等、種々選択可能である。更に、この発明は、SEDに限定されることなく、FED、PDP(プラズマ・ディスプレイ・パネル)等の種々の画像表示装置にも適用可能である。
【0046】
【発明の効果】
以上詳述したように、この発明によれば、電子ビームの軌道ずれを防止し、画像品位の向上した画像表示装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係るSEDを示す斜視図。
【図2】図1の線A−Aに沿って破断した上記SEDの斜視図。
【図3】上記SEDを拡大して示す断面図。
【図4】上記SEDにおけるグリッドの第2表面側を示す平面図。
【符号の説明】
10…第1基板
12…第2基板
14…側壁
15…真空外囲器
16…蛍光体スクリーン
18…電子放出素子
22…スペーサアッセンブリ
24…グリッド
24a…第1表面
24b…第2表面
26…電子ビーム通過孔
28…スペーサ開孔
30a…第1スペーサ
30b…第2スペーサ
40…絶縁層
42…導電層
50…電圧供給部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display device including a substrate disposed oppositely and a plurality of electron sources disposed on an inner surface of one substrate, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, an image display device for high-definition broadcasting or a high-resolution image accompanying this has been desired, and the screen display performance is required to be more severe. In order to achieve these demands, it is essential to flatten the screen surface and increase the resolution, and at the same time, it is necessary to reduce the weight and thickness.
[0003]
As an image display apparatus that satisfies the above-described demand, for example, a flat-type image display apparatus such as a field emission display (hereinafter referred to as FED) has been attracting attention. This FED has a first substrate and a second substrate which are arranged to face each other with a predetermined gap, and these substrates are joined to each other directly or via a rectangular frame-shaped side wall to form a vacuum outside. It constitutes an envelope. A phosphor layer is formed on the inner surface of the first substrate, and a plurality of electron-emitting devices are provided on the inner surface of the second substrate as electron sources that excite the phosphor layer to emit light.
[0004]
Further, in order to support an atmospheric pressure load applied to the first substrate and the second substrate, a plurality of spacers are disposed as support members between these substrates. In this FED, when an image is displayed, an anode voltage is applied to the phosphor layer, and an electron beam emitted from the electron-emitting device is accelerated by the anode voltage to collide with the phosphor layer. Flash and display image.
[0005]
In such an FED, the size of the electron-emitting device is on the order of micrometers, and the distance between the first substrate and the second substrate can be set on the order of millimeters. For this reason, compared with the cathode ray tube (CRT) currently used as a display of a television or a computer, it becomes possible to achieve higher resolution, lighter weight, and thinner thickness of the image display device.
[0006]
[Problems to be solved by the invention]
In the image display apparatus as described above, in order to obtain practical display characteristics, it is desirable to use a phosphor similar to a normal cathode ray tube and set the anode voltage to several kV or more. However, the gap between the first substrate and the second substrate cannot be so large from the viewpoint of resolution, support member characteristics, manufacturability, and the like, and needs to be set to about 1 to 2 mm. Therefore, when electrons emitted from the second substrate collide with the phosphor screen formed on the first substrate, secondary electrons and reflected electrons are emitted, and these secondary electrons and reflected electrons are arranged between the substrates. As a result, the spacer is charged. In the acceleration voltage in the FED, the spacer is generally charged positively, and the negative electron beam emitted from the electron-emitting device is attracted to the spacer. For this reason, the electron beam deviates from the original trajectory, and mislanding of the electron beam occurs with respect to the phosphor layer. As a result, there is a problem that the color purity of the display image is deteriorated.
[0007]
In order to reduce the attraction of the electron beam by such a spacer, it is conceivable that the entire or part of the spacer surface is subjected to a conductive treatment to release the charge. However, when the spacer itself is subjected to the conductive treatment, the reactive current flowing from the first substrate to the second substrate through the spacer increases, causing an increase in temperature and an increase in power consumption.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide an image display device and a method for manufacturing the same, which can prevent an electron beam trajectory shift and improve image quality.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, an image display device according to an aspect of the present invention is disposed opposite to a first substrate having an image display surface with a gap between the first substrate and emits electrons. The second substrate provided with a plurality of electron sources for exciting the image display surface and the first substrate and the second substrate are disposed, and electrons emitted from the electron source pass therethrough. A plate-shaped grid having a plurality of electron beam passage holes, and an atmospheric pressure load that is fixed to the grid and disposed between the first substrate and the second substrate and acts on the first and second substrates. A plurality of spacers to be supported; an insulating layer formed on the surface of the grid facing the second substrate; and a plurality of spacers formed on the insulating layer and extending between the electron beam passage holes. Electrically connected to It is characterized by comprising a plurality of elongated strip-shaped conductive layer to release the charge of the spacer.
[0010]
According to another aspect of the present invention, there is provided a method of manufacturing an image display device, wherein the first substrate having an image display surface is disposed opposite to the first substrate with a gap, and emits electrons to A second substrate provided with a plurality of electron sources for exciting the image display surface, and a plurality of electrons disposed between the first substrate and the second substrate and through which electrons emitted from the electron source pass. An image comprising a plate-like grid having a beam passage hole, and a plurality of spacers disposed between the first substrate and the second substrate and supporting an atmospheric pressure load acting on the first and second substrates. In the manufacturing method of the display device,
A plurality of electron beam passage holes are formed in a metal plate having a predetermined size to form a grid, an insulating layer is formed on the surface of the grid facing the second substrate, and each of the plurality extends between the electron beam passage holes. A plurality of spacers are integrally formed on the grid so as to overlap each band- like conductive layer, and are electrically connected to the conductive layer to form a spacer assembly. The first substrate and the second substrate are bonded to each other in a state where the spacer assembly is disposed at a predetermined position between the first substrate and the second substrate.
[0011]
According to the image display device configured as described above, by providing a conductive layer on the grid and connecting the spacer to the conductive layer, the charge accumulated in the spacer can be released through the conductive layer on the grid. Thereby, it is possible to reduce the trajectory shift of the electron beam due to the charging of the spacer and improve the image quality.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment in which the present invention is applied to a surface conduction electron-emitting device (hereinafter referred to as SED) which is a kind of FED as a flat-type image display device will be described in detail below with reference to the drawings.
[0013]
As shown in FIGS. 1 to 3, this SED includes a first substrate 10 and a second substrate 12 each made of rectangular glass as transparent insulating substrates, each of which is about 1.0 to 2.0 mm. Are placed opposite each other with a gap. The second substrate 12 is formed to have a slightly larger size than the first substrate 10. The first substrate 10 and the second substrate 12 are joined to each other at peripheral edges via a rectangular frame-shaped side wall 14 made of glass to constitute a flat rectangular vacuum envelope 15.
[0014]
A phosphor screen 16 is formed on the inner surface of the first substrate 10 as an image display surface. The phosphor screen 16 is configured by arranging phosphor layers R, G, B, and a black colored layer 11 that emit red, blue, and green light upon collision of electrons. These phosphor layers R, G, and B are formed in stripes or dots. A metal back 17 made of aluminum or the like is formed on the phosphor screen 16. A transparent conductive film or a color filter film made of, for example, ITO may be provided between the first substrate 10 and the phosphor screen.
[0015]
On the inner surface of the second substrate 12, a number of surface conduction electron-emitting devices 18 that emit electron beams are provided as electron sources that excite the phosphor layer of the phosphor screen 16. These electron-emitting devices 18 are arranged in a plurality of columns and a plurality of rows corresponding to each pixel. Each electron-emitting device 18 includes an electron emitting portion (not shown) and a pair of device electrodes for applying a voltage to the electron emitting portion. In addition, a large number of wirings 21 for supplying a potential to the electron-emitting device 18 are provided in a matrix on the inner surface of the second substrate 12, and end portions thereof are drawn out of the vacuum envelope 15.
[0016]
The side wall 14 functioning as a bonding member is sealed to the peripheral edge portion of the first substrate 10 and the peripheral edge portion of the second substrate 12 by, for example, a sealing material 20 such as low melting point glass or low melting point metal, and the first substrate and The second substrate is joined.
[0017]
As shown in FIGS. 2 and 3, the SED includes a spacer assembly 22 disposed between the first substrate 10 and the second substrate 12. In the present embodiment, the spacer assembly 22 includes a plate-like grid 24 and a plurality of columnar spacers that stand integrally on both sides of the grid.
[0018]
More specifically, the grid 24 has a first surface 24a facing the inner surface of the first substrate 10 and a second surface 24b facing the inner surface of the second substrate 12, and is arranged in parallel to these substrates. A large number of electron beam passage holes 26 and a plurality of spacer openings 28 are formed in the grid 24 by etching or the like. The electron beam passage apertures 26 are respectively arranged to face the electron emission elements 18 and transmit the electron beams emitted from the electron emission elements. Further, the spacer apertures 28 are positioned between the electron beam passage apertures 26 and arranged at a predetermined pitch.
[0019]
The grid 24 is formed with a thickness of 0.1 to 0.25 mm using, for example, an iron-nickel metal plate, and the electron beam passage hole 26 is, for example, 0.15 to 0.25 mm × 0.15 to 0.25 mm. It is formed in a rectangular shape. The spacer opening 28 is formed in a circular shape having a diameter of about 0.2 to 0.5 mm, for example. In addition, an insulating layer 40 is formed on the surface of the grid 24 by applying and baking an insulating material made of glass, ceramic, or the like. According to the present embodiment, the entire surface of the grid 24 and the wall surface of each electron beam passage hole 26 are covered with the insulating layer 40 made of Li-based alkali borosilicate glass and having a thickness of about 10 μm.
[0020]
As shown in FIGS. 1 to 4, when the longitudinal direction of the second substrate 10 and the first substrate 12 is X and the width direction is Y, the electron beam passage hole 26 provided in the grid 24 extends along the X direction. The Y direction is arranged at a pitch larger than the pitch in the X direction. The phosphor layers R, G, B of the phosphor screen 16 formed on the first substrate 10 and the electron-emitting devices 18 on the second substrate 12 are the same as the electron beam passage holes 26 in the X direction and the Y direction, respectively. They are arranged at a pitch and each face the electron beam passage hole. Thereby, each electron-emitting device 18 is opposed to the corresponding phosphor layer through the electron beam passage hole 26.
[0021]
As shown in FIGS. 3 and 4, a plurality of strip-like conductive layers 42 are formed on the first surface 24 a of the grid 24 so as to overlap the insulating layer 40, and extend over the entire length of the grid 24 along the X direction. It extends. The conductive layer 42 is formed between the electron beam passage holes 26 adjacent to each other in the Y direction, and the pitch in the Y direction is set to several times, for example, twice the pitch in the Y direction of the electron beam passage holes 26. Yes. Each conductive layer 42 is electrically connected to the ground of the SED.
[0022]
The spacer openings 28 of the grid 24 are arranged at a pitch that is a plurality of times larger than the pitch of the electron beam passage holes 26 in the Y direction and the X direction. According to the present embodiment, the spacer openings 28 are provided at positions overlapping the conductive layer 42, respectively, and are provided at a pitch several times, for example, twice the pitch of the electron beam passage holes 26 in the Y direction. Yes.
[0023]
On the other hand, as shown in FIGS. 2 to 4, a plurality of first spacers 30 a are integrally provided on the first surface 24 a of the grid 24 so as to overlap the spacer openings 28, and the extending ends thereof are The metal back 17 and the black colored layer 11 of the phosphor screen 16 are in contact with the first substrate 10.
[0024]
In addition, a plurality of second spacers 30 b are integrally provided on the second surface 24 b of the grid 24 so as to overlap the conductive layer 42 and the spacer openings 28, and the extended ends thereof are formed on the second substrate 12. It is in contact. Here, the extending end of each second spacer 30 b is located on the wiring 21 provided on the inner surface of the second substrate 12.
[0025]
Each of the first and second spacers 30a and 30b is formed in a tapered shape with a diameter decreasing from the grid 24 side toward the extending end. For example, each first spacer 30a is formed so that the diameter of the base end located on the grid 24 side is about 0.4 mm, the diameter of the extended end is about 0.3 mm, and the height is about 0.6 mm. Each of the second spacers 30b is formed such that the diameter of the base end located on the grid 24 side is about 0.4 mm, the diameter of the extended end is about 0.25 mm, and the height is about 0.8 mm. As described above, the height of the first spacer 30a is formed to be lower than the height of the second spacer 30b, and the height of the second spacer is set to about 4/3 times the height of the first spacer. ing.
[0026]
Each of the spacer openings 28 and the first and second spacers 30 a and 30 b are aligned with each other, and the first and second spacers are integrally connected to each other through the spacer openings 28. Accordingly, the first and second spacers 30a and 30b are formed integrally with the grid 24 in a state where the grid 24 is sandwiched from both sides. The first and second spacers 30a and 30b are electrically connected to the conductive layer 42, and are connected to the ground of the SED through the conductive layer.
[0027]
The spacer assembly 22 configured as described above is disposed between the first substrate 10 and the second substrate 12. The first and second spacers 30a and 30b are in contact with the inner surfaces of the first substrate 10 and the second substrate 12, thereby supporting the atmospheric pressure load acting on these substrates, and the interval between the substrates being a predetermined value. To maintain.
[0028]
As shown in FIG. 2, the SED includes a voltage supply unit (not shown) that applies a voltage to the grid 24 and the metal back 17 of the first substrate 10. The voltage supply unit is connected to the grid 24 and the metal back 17, and applies a voltage of 12 kV to the grid 24 and 10 kV to the metal back 17, for example. That is, the voltage applied to the grid 24 is set higher than the voltage applied to the first substrate 10.
[0029]
In this SED, when an image is displayed, an anode voltage is applied to the phosphor screen 16 and the metal back 17, and the electron beam emitted from the electron-emitting device 18 is accelerated by the anode voltage to collide with the phosphor screen 16. Let As a result, the phosphor layer of the phosphor screen 16 is excited to emit light and display an image.
[0030]
Next, the manufacturing method of SED comprised as mentioned above is demonstrated. When manufacturing the spacer assembly 22, first, a grid 24 having a predetermined size is prepared. In this case, a thin plate having a thickness of 0.12 mm made of Fe—Ni 50% is degreased, washed and dried, and then a large number of electron beam passage holes 26 and spacer openings 28 are formed by etching to form a grid 24.
[0031]
Thereafter, a coating liquid mainly composed of Li-based alkali borosilicate glass is applied on the first surface 24a, the second surface 24b of the grid 24, and the wall surfaces of the electron beam passage holes 26, and dried. Then, after the coating liquid is dried, the insulating layer 40 of about 10 μm is formed on the first and second surfaces 24 a and 24 b of the grid 24 and the wall surfaces of the respective electron beam passage holes 26 by baking.
[0032]
Subsequently, a silver pace as a conductive material is screen-printed on the second surface 24b of the grid 24 to form a conductor pattern having a thickness of about 10 μm, and then baked at 450 ° C. for 60 minutes. Thereby, a plurality of conductive layers 42 are formed on the insulating layer 40. As the conductive material, gold, copper, iron, nickel, or the like can be used in addition to silver.
[0033]
Next, a rectangular plate-shaped first and second mold (not shown) having substantially the same dimensions as the grid 24 are prepared. Each of these first and second molds has a large number of through holes for forming a spacer. Then, the first mold is brought into close contact with the first surface 24 a of the grid in a state where each through hole is positioned so as to face the spacer opening 28 of the grid 24. Similarly, the second mold is brought into close contact with the second surface 24b of the grid in a state where each through hole is positioned so as to face the spacer opening 28 and the conductive layer 42 of the grid 24. And these 1st metal mold | die, the grid 24, and a 2nd metal mold | die are mutually fixed using the clamper etc. which are not shown in figure.
[0034]
Thereafter, for example, a paste-like spacer forming material is supplied from the outer surface side of the first mold, and the spacer forming material is inserted into the through holes of the first mold, the spacer openings 28 of the grid 24, and the through holes of the second mold. Fill. As the spacer forming material, a glass paste containing at least an ultraviolet curable binder (organic component) and a glass filler is used.
[0035]
Subsequently, the filled spacer forming material is irradiated with ultraviolet rays (UV) as radiation from the outer surface sides of the first and second molds, and the spacer forming material is UV cured. Thereafter, thermosetting may be performed as necessary. Next, the resin applied to the through holes of the first and second molds by heat treatment is pyrolyzed to create a gap between the spacer forming material and the mold, and the first and second molds are removed from the grid 24. Peel off.
[0036]
Further, the grid 24 filled with the spacer forming material is heat-treated in a heating furnace, the binder is blown from the spacer forming material, and then the spacer forming material is subjected to main baking at about 500 to 550 ° C. for 30 minutes to 1 hour. Thereby, the spacer assembly 22 in which the first and second spacers 30a and 30b are formed on the grid 24 is obtained.
[0037]
On the other hand, a first substrate 10 provided with a phosphor screen 16 and a metal back 17 and a second substrate 12 provided with an electron-emitting device 18 and a wiring 21 and having a side wall 14 bonded thereto are prepared in advance. Keep it. Further, indium powder for forming the height relaxing layer 31 is applied to the extended end of each first spacer 30a.
[0038]
Next, the spacer assembly 22 configured as described above is positioned on the second substrate 12. At this time, the spacer assembly 22 is positioned so that the extended ends of the second spacers 30b are positioned on the wirings 21, respectively. In this state, the first substrate 10, the second substrate 12, and the spacer assembly 22 are arranged in a vacuum chamber, the inside of the vacuum chamber is evacuated, and then the first substrate is bonded to the second substrate via the side wall 14. . At the same time, the indium powder disposed at the extending end of the first spacer 30 a is melted and the crushing height is corrected by the first substrate 10. Thereby, SED provided with the spacer assembly 22 is manufactured.
[0039]
According to the SED configured as described above, the conductive layer 42 is provided on the grid 24, and the first and second spacers 30a and 30b are connected to the conductive layer, whereby the charges accumulated in the first and second spacers. Can be released through the conductive layer, and the orbital deviation of the electron beam due to the charging of the spacer can be reduced.
[0040]
That is, when the phosphor layer is excited by the electron beam emitted from the electron emitter 18, secondary electrons and reflected electrons generated in the phosphor layer collide with the first and second spacers. At this time, the secondary electron emission coefficient on the spacer surface becomes 1 or more due to the acceleration voltage used in the SED, the first and second spacers are positively charged, and the negative electron beam is attracted to the spacer side. .
[0041]
However, according to the SED according to the present embodiment, charges accumulated in the first and second spacers 30a and 30b can be released to the ground through the conductive layer 42 on the grid 24. As a result, the electron beam emitted from the electron-emitting device 18 is reduced in orbital displacement caused by the attraction from the first and second spacers 30a and 30b, and reaches the target phosphor layer of the phosphor screen 16. be able to. Therefore, color purity deterioration due to electron beam mislanding is reduced, and an SED with improved image quality can be obtained.
[0042]
The present inventors prepare SEDs according to the present embodiment and SEDs that do not have a conductive layer on the grid, and in each SED, a voltage of 6 kV is applied to the first substrate and 4 kV is applied to the grid to generate an electron beam. Each landing position was measured. As a result, in the SED having no conductive layer, the electron beam was displaced to the spacer side by a maximum of 150 μm. On the other hand, in the SED according to the present embodiment, the amount of displacement of the electron beam is greatly reduced to about 10 μm.
[0043]
Further, according to the SED according to the present embodiment, the grid 24 is disposed between the first substrate 10 and the second substrate 12, and the height of the first spacer 30a is the same as the height of the second spacer 30b. It is formed lower than this. Accordingly, the grid 24 is positioned closer to the first substrate 10 side than the second substrate 12. Therefore, even when a discharge occurs from the first substrate 10 side, the grid 24 can suppress the discharge damage of the electron-emitting device 18 provided on the second substrate 12. Therefore, it is possible to obtain an SED having excellent pressure resistance against discharge and improved image quality.
At the same time, even when the voltage applied to the grid 24 is larger than the voltage applied to the first substrate 10, the electrons generated from the electron-emitting devices 18 can surely reach the phosphor screen side.
[0044]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. For example, the insulating layer is configured to be formed on the first surface of the grid, the second surface, and the wall surface of each electron beam passage hole. However, if the insulating layer is formed at least on the second surface of the grid, Similar effects can be obtained. The conductive layer provided on the grid is not limited to a belt shape, and may have a structure for releasing electric charges.
[0045]
In the present invention, the diameter and height of the spacer, the dimensions and materials of the other components can be appropriately selected as necessary. Each spacer is not limited to a column shape, and may be a long and narrow plate shape. The electron source is not limited to the surface-conduction type electron-emitting device, and various types such as a field emission type and a carbon nanotube can be selected. Further, the present invention is not limited to the SED, but can be applied to various image display devices such as an FED and a PDP (plasma display panel).
[0046]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide an image display device that prevents an orbital shift of an electron beam and has improved image quality, and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an SED according to an embodiment of the present invention.
2 is a perspective view of the SED broken along the line AA in FIG. 1; FIG.
FIG. 3 is an enlarged sectional view showing the SED.
FIG. 4 is a plan view showing a second surface side of a grid in the SED.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... 1st board | substrate 12 ... 2nd board | substrate 14 ... Side wall 15 ... Vacuum envelope 16 ... Phosphor screen 18 ... Electron emission element 22 ... Spacer assembly 24 ... Grid 24a ... 1st surface 24b ... 2nd surface 26 ... Electron beam Passing hole 28 ... spacer opening 30 a ... first spacer 30 b ... second spacer 40 ... insulating layer 42 ... conductive layer 50 ... voltage supply section

Claims (8)

画像表示面を有した第1基板と、
上記第1基板に隙間を置いて対向配置されているとともに、電子を放出して上記画像表示面を励起する複数の電子源が設けられた第2基板と、
上記第1基板と第2基板との間に配設されているとともに、上記電子源から放出された電子が通過する複数の電子ビーム通過孔を有した板状のグリッドと、
上記グリッドに固定されているとともに上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、
上記グリッドの上記第2基板と対向する表面上に形成された絶縁層と、
上記絶縁層上に形成され、それぞれ電子ビーム通過孔の間を延びているとともに複数のスペーサに電気的に接続され、上記スペーサの電荷を逃がす複数の細長い帯状の導電層と、
を備えていることを特徴とする画像表示装置。
A first substrate having an image display surface;
A second substrate provided opposite to the first substrate with a gap and provided with a plurality of electron sources for emitting electrons to excite the image display surface;
A plate-like grid disposed between the first substrate and the second substrate and having a plurality of electron beam passage holes through which electrons emitted from the electron source pass;
A plurality of spacers fixed to the grid and disposed between the first substrate and the second substrate and supporting an atmospheric pressure load acting on the first and second substrates;
An insulating layer formed on a surface of the grid facing the second substrate;
A plurality of elongated strip-shaped conductive layers formed on the insulating layer , each extending between the electron beam passage holes and electrically connected to the plurality of spacers, and releasing the charge of the spacers;
An image display device comprising:
上記グリッドは、上記第1基板に対向した第1表面、および上記第2基板に対向しているとともに上記絶縁層および導電層が形成された第2表面を有し、
上記スペーサは、上記グリッドの第1表面上に立設され上記第1基板に当接した複数の第1スペーサと、上記グリッドの第2表面上に立設され上記導電層に接続されているとともに上記第2基板に当接した複数の第2スペーサとを含んでいることを特徴とする請求項に記載の画像表示装置。
The grid has a first surface facing the first substrate, and a second surface facing the second substrate and having the insulating layer and the conductive layer formed thereon,
The spacer is erected on the first surface of the grid and is in contact with the first substrate, and is erected on the second surface of the grid and connected to the conductive layer. The image display device according to claim 1 , further comprising a plurality of second spacers in contact with the second substrate.
上記第2スペーサは上記導電層に重ねて上記グリッド上に立設されていることを特徴とする請求項に記載の画像表示装置。The image display device according to claim 2 , wherein the second spacer is erected on the grid so as to overlap the conductive layer. 上記各第1スペーサは、上記電子ビーム通過孔の間で上記グリッドの第1表面上に立設され、上記各第2スペーサは、上記電子ビーム通過孔の間で上記グリッドの第2表面上に立設され、上記第1スペーサと整列していることを特徴とする請求項2又は3に記載の画像表示装置。The first spacers are erected on the first surface of the grid between the electron beam passage holes, and the second spacers are on the second surface of the grid between the electron beam passage holes. The image display device according to claim 2 , wherein the image display device is erected and aligned with the first spacer. 上記グリッドは、上記電子ビーム通過孔の間に位置した複数のスペーサ開孔を備え、上記第1および第2スペーサはスペーサ開孔に重ねて形成されこのスペーサ開孔を介して互いに連結されていることを特徴とする請求項2ないし4のいずれか1項に記載の画像表示装置。The grid includes a plurality of spacer openings located between the electron beam passage holes, and the first and second spacers are formed to overlap the spacer openings and are connected to each other via the spacer openings. The image display device according to claim 2 , wherein the image display device is an image display device. 上記導電層は、金、銀、銅、鉄、ニッケルの少なくとも1つの金属で形成されていることを特徴とする請求項1ないしのいずれか1項に記載の画像表示装置。The conductive layer is gold, silver, copper, iron, an image display apparatus according to any one of claims 1, characterized in that it is formed of at least one metal of nickel 5. 上記電子源は、表面導電型の電子放出素子であることを特徴とする請求項1ないしのいずれか1項に記載の画像表示装置。The above electron source, an image display apparatus according to any one of claims 1 to 5, characterized in that an electron-emitting device of the surface conduction type. 画像表示面を有した第1基板と、上記第1基板に隙間を置いて対向配置されているとともに、電子を放出し上記画像表示面を励起する複数の電子源が設けられた第2基板と、上記第1基板および第2基板間に配設されているとともに、上記電子源から放出された電子が通過する複数の電子ビーム通過孔を有した板状のグリッドと、上記第1基板および第2基板間に配設され、第1および第2基板に作用する大気圧荷重を支持する複数のスペーサと、を備えた画像表示装置の製造方法において、
所定寸法の金属板に複数の電子ビーム通過孔を形成してグリッドを構成し、
上記グリッドの上記第2基板と対向する表面に絶縁層を形成し、
それぞれ上記電子ビーム通過孔間を延びた複数の帯状の導電層を上記絶縁層上に形成し
各帯状の導電層に重ねて上記グリッドに複数のスペーサを一体的に形成するとともに上記導電層に電気的に接続してスペーサアッセンブリを構成し、
上記スペーサアッセンブリを上記第1基板および第2基板間の所定位置に配置した状態で、上記第1基板および第2基板を互いに接合することを特徴とする画像表示装置の製造方法。
A first substrate having an image display surface; a second substrate disposed opposite to the first substrate with a gap, and provided with a plurality of electron sources that emit electrons and excite the image display surface; A plate-like grid disposed between the first substrate and the second substrate and having a plurality of electron beam passage holes through which electrons emitted from the electron source pass, and the first substrate and the second substrate A plurality of spacers disposed between two substrates and supporting an atmospheric pressure load acting on the first and second substrates;
A grid is formed by forming a plurality of electron beam passage holes in a metal plate of a predetermined size,
Forming an insulating layer on the surface of the grid facing the second substrate;
A plurality of strip-like conductive layers each extending between the electron beam passage holes are formed on the insulating layer ,
A plurality of spacers are integrally formed on the grid overlaid on each strip-shaped conductive layer and electrically connected to the conductive layer to constitute a spacer assembly,
A method of manufacturing an image display device, comprising: bonding the first substrate and the second substrate to each other in a state where the spacer assembly is disposed at a predetermined position between the first substrate and the second substrate.
JP2002159160A 2002-05-31 2002-05-31 Image display device and manufacturing method thereof Expired - Lifetime JP3984102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002159160A JP3984102B2 (en) 2002-05-31 2002-05-31 Image display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002159160A JP3984102B2 (en) 2002-05-31 2002-05-31 Image display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004006080A JP2004006080A (en) 2004-01-08
JP3984102B2 true JP3984102B2 (en) 2007-10-03

Family

ID=30429046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002159160A Expired - Lifetime JP3984102B2 (en) 2002-05-31 2002-05-31 Image display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3984102B2 (en)

Also Published As

Publication number Publication date
JP2004006080A (en) 2004-01-08

Similar Documents

Publication Publication Date Title
EP1619713A1 (en) Image disply unit and production method for spacer assembly used in image display unit
JP4021694B2 (en) Image display device
JP3984102B2 (en) Image display device and manufacturing method thereof
WO2003071576A1 (en) Image display device
EP1437755A1 (en) Image display apparatus
JPWO2003102999A1 (en) Image display device
EP1796127A1 (en) Image display
JP2003297265A (en) Image display device and method of manufacturing the same
JP2003100239A (en) Image display device
JP3825703B2 (en) Image display device
JP2003257343A (en) Image display
WO2005027174A1 (en) Image display device
JP2004296107A (en) Image display device and manufacturing method thereof
JP2005197048A (en) Image display device and its manufacturing method
JP2003123672A (en) Image display device
EP1544892A1 (en) Image-displaying device, method of producing spacer used for image-displaying device, and image-displaying device with the spacer produced by the method
JP2004273253A (en) Image display device and its manufacturing method
JP2004303458A (en) Image display device
JP2005190789A (en) Image display device
JP2004214146A (en) Image display device and its manufacturing method
JP2004319269A (en) Image display device with spacer structure, manufacturing method of spacer structure, and forming die used for manufacture of spacer structure
JP2005228672A (en) Image display device and manufacturing method of the same
JP2006040675A (en) Image display device
JP2004281272A (en) Image display apparatus and manufacturing method therefor
JP2005235620A (en) Plane display device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3