JP3980937B2

JP3980937B2 - Noise prevention circuit

Info

Publication number: JP3980937B2
Application number: JP2002156753A
Authority: JP
Inventors: 匡彦稲垣
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2007-09-26
Anticipated expiration: 2022-05-30
Also published as: JP2003347862A

Description

【０００１】
【発明の属する技術分野】
本発明は、オーディオ用半導体集積回路に係り、特に、スイッチオペアンプ回路を有すると共に、その動作モードの切り替えを行うよう構成されたものにあって、不快音の低減等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、図２に示されたような構成を有してなるものが公知・周知となっている。
すなわち、以下、同図を参照しつつこの従来回路について説明すれば、まず、この従来回路は、図示は省略されているが、公知・周知の構成を有してなるスイッチオペアンプ回路が複数、例えばそれぞれオーディオ信号用フィルタ回路を形成するように設けられており、図２においては、主に、その動作モードの切り換えを行うための制御回路部分の回路構成例が示されたものとなっている。
この制御回路部分は、図示されないスイッチオペアンプに対応して比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰna(a＝２ⁿ−１)が設けられると共に、ｎ個のスッチＳＷ1〜ＳＷnが設けられており、このｎ個のスイッチＳＷ1〜ＳＷnの切り替えの組み合わせによって、図示されないスイッチオペアンプへの供給電流の切り替えを行うことによるスイッチオペアンプを用いたオーディオ信号用フィルタ回路の動作モードの切り替えが行えるように構成されたものとなっている。
【０００３】
比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaは、いずれもその基本的な回路構成が同一のもので、この回路構成例においては、差動回路を構成するｐｎｐ型のトランジスタＱ１，Ｑ２と、カレントミラー回路を構成するｎｐｎ型のトランジスタＱ３乃至Ｑ６とを有して構成されたものとなっている。
そして、各々の比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaのトランジスタＱ２のベースには、一定の基準電圧Ｖ_THが印加されている一方、スイッチＳＷ1〜ＳＷnの切り替えによってトランジスタＱ１のベースには、低入力制御電圧Ｖ_IL（＜基準電圧Ｖ_TH）又は高入力制御電圧Ｖ_IH（＞基準電圧Ｖ_TH）が印加されるようになっており、低入力制御電圧Ｖ_IL又は高入力制御電圧Ｖ_IHと基準電圧Ｖ_THとの比較が行われ、その結果に応じてトランジスタＱ４又はトランジスタＱ６から所定の電流が出力されるようになっている。
【０００４】
さらに、比較回路ＣＯＭＰ１１のトランジスタＱ４に得られる出力電流は、次段の比較回路ＣＯＭＰ２１のトランジスタＱ１，Ｑ２へ、比較回路ＣＯＭＰ１１のトランジスタＱ６に得られる出力電流は、次段の比較回路ＣＯＭＰ２２のトランジスタＱ１，Ｑ２へ、そして、比較回路ＣＯＭＰ２１のトランジスタＱ４に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３１のトランジスタＱ１，Ｑ２へ、また、比較回路ＣＯＭＰ２１のトランジスタＱ６に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３２のトランジスタＱ１，Ｑ２へ、さらに、比較回路ＣＯＭＰ２２のトランジスタＱ４に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３３のトランジスタＱ１，Ｑ２へ、比較回路ＣＯＭＰ２２のトランジスタＱ６に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３４のトランジスタＱ１，Ｑ２へというように、ＣＯＭＰnaの添字nの数の小さい方から大きい方へと、出力電流がカレントミラー回路によって伝達されるようになっている。そして、この回路構成例においては、ｐｎｐ型のトランジスタＱ１１，Ｑ１２、Ｑ１３，Ｑ１４、Ｑ１５，Ｑ１６、Ｑ１７，Ｑ１８、Ｑ７及び図示されないトランジスタによってそれぞれカレントミラー回路が構成されるようになっている。
【０００５】
かかる構成における動作を概括的に説明すれば、まず、例えば、スイッチＳＷ1によって低入力制御電圧Ｖ_ILが選択されたとすると、基準電圧Ｖ_THとの比較の結果、トランジスタＱ１及びＱ２に接続された定電流源の電流Ｉ_REFと同量の電流がトランジスタＱ４のコレクタに出力されることとなる一方、高入力制御電圧Ｖ_IHが選択された場合には、Ｉ_REFと同量の電流がトランジスタＱ６のコレクタへ出力される。そして、Ｑ４若しくはＱ６のコレクタに出力された電流は、Ｑ１１とＱ１２若しくはＱ１３とＱ１４によるカレントミラー回路によって、次段の比較回路ＣＯＭＰ２１若しくはＣＯＭＰ２２のＱ１及びＱ２のエミッタに流入するものとなっている。以下同様にして、前段の比較結果による出力電流が次段のＱ１及びＱ２のエミッタへ流入されてゆき、最終段の比較回路ＣＯＭＰn1、・・・ＣＯＭＰnaのＱ４若しくはＱ６のいずれかのコレクタに出力制御電流Ｉcoとして出力されるようになっている。
【０００６】
ところで、この従来回路においては、スイッチＳＷ1〜ＳＷnの切り替えによって動作モードを変更する際に、出力制御電流が瞬時に変化することに起因して、この従来回路を用いたオーディオ装置に接続されたスピーカ（図示せず）から「ボツ」というような異音、すなわち、一般に「ボツ音」と称されている音が出力されることが知られている。そのため、従来回路においては、スイッチＳＷ1〜ＳＷnと、それぞれの対応する比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaの各々のトランジスタＱ１のベースとの間に抵抗器Ｒ1，・・・Ｒnを挿入すると共に、トランジスタＱ１のベースと抵抗器Ｒnとの接続点とグランドとの間にコンデンサＣ1，・・・Ｃnを挿入し、いわゆる時定数回路を形成し、出力制御電流の変化を緩慢なものとしてボツ音の発生を抑圧できるようにしている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来回路の構成においては、時定数回路の時定数、換言すれば、遅延時間を十分大きなものとするためには、コンデンサＣnの容量値として、数μＦオーダのものが必要となり、そのような容量値のコンデンサは、半導体集積回路内では実現できないために、半導体集積回路の外部に接続する構成としなければならない。そのため、半導体集積回路には、コンデンサを外付けするための端子を設ける必要が生じ、しかも、比較回路ＣＯＭＰの段数ｎに相当する数が必要となるために、半導体集積回路のいわゆるパッケージコストが高くなるばかりか、外付けのコンデンサが複数必要であるために、上述の従来回路を用いた装置の高価格化を招くという問題がある。
【０００８】
本発明は、上記実状に鑑みてなされたもので、外付けが必要となるコンデンサの数を最小限として、ボツ音の発生を防止できるボツ音防止回路を提供するものである。
【０００９】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係るボツ音防止回路は、
２ⁿ個の動作モードをオン・オフの組み合わせによって設定するためのｎ個のスイッチが、各々の一方の端は、電圧変換用抵抗器を介してアースに接続される一方、各々の他方の端には、それぞれ定電流源が接続されて設けられ、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、（２ⁿ−１）個の比較回路の一方の入力端が接続され、
当該（２ⁿ−１）個の比較回路の他方の入力端には、それぞれ基準電源が接続され、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、コンデンサが接続され、
前記ｎ個のスイッチに対応して設けられたｎ個の定電流源は、それぞれの出力電流が、ｉを基準電流、ｓ＝１からｎまでの整数とした場合に、それぞれ２^s×ｉと重み付けされ、
前記（２ⁿ−１）個の比較回路の他方の入力端に、それぞれ接続された（２ⁿ−１）個の基準電源は、それぞれの電圧が、ｉを前記基準電流、Ｒを前記電圧変換用抵抗器の抵抗値、ｍ＝１から（２ⁿ−１）までの整数とした場合に、それぞれＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒと重み付けされ、
前記（２ⁿ−１）個の比較回路の内、第１の比較回路には、基準定電流源が接続される一方、前記各々の比較回路は、２つの出力段を有し、判定結果に応じて２つの出力段のいずれか一方に電流を出力するよう構成され、前記２つの出力段の内、一方の出力段は、その出力電流がカレントミラー回路を介して次段の比較回路の電源電流として供給されるよう次段の比較回路と接続される一方、他方の出力段は、当該比較回路の外部へ電流を出力可能に設けられてなる
【００１０】
かかる構成においては、定電流源の電流値に重み付けをし、その電流を一つの電圧変換用抵抗器へ流すようにし、かつ、この電圧変換用抵抗器に生ずる電圧を各々の比較回路の一方の入力端に共通に印加するような構成とすることにより、従来と異なり、スイッチ毎に電圧変換用抵抗器を設ける必要がなく、そのため、スイッチのオン・オフの際の電圧変化を遅延させるために電圧変換用抵抗器へ接続するコンデンサも一つで済み、最小限のコンデンサを用いて確実にボツ音を防止できるものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるボツ音防止回路について、図１を参照しつつ説明する。なお、図１においては、表示スペースの制限の関係上、便宜的に本発明の実施の形態におけるボツ音防止回路をほぼ半分に分割し、その一方を図１（Ａ）に、他方を図１（Ｂ）に、それぞれ示したものとなっており、双方の回路の結合部分は、円中にＡ、Ｂを記述して表している。
まず。本発明の実施の形態におけるボツ音防止回路は、オーディオ信号回路制御用半導体集積回路において実現した例であり、このオーディオ信号回路制御用半導体集積回路は、公知・周知の構成を有してなるスイッチオペアンプ回路（図示せず）が複数、例えばそれぞれオーディオ信号用フィルタ回路を形成するように設けられており、図１においては、主に、その動作モードの切り換えを行うための制御回路部分の回路構成例が示されている。
【００１２】
そして、この図１に示された本発明の実施の形態におけるオーディオ信号回路制御用半導体集積回路（以下、「本集積回路」と言う）Ｓは、（２ⁿ−１）個の比較回路１−１〜１−(2ⁿ-1)と、ｎ個のスイッチ２−１〜２−ｎと、ｎ個の定電流源３−１〜３−ｎと、カレントミラー回路を構成する（詳細は後述）複数のトランジスタ４−１〜４−(2ⁿ+6)とを主たる構成要素としてなるものである。
さらに、本集積回路Ｓは、部品外付け端子（図１においては「ＰＩＮ」と表記）５が設けられており、本集積回路Ｓの外部において、この部品外付け端子５とグランドとの間にコンデンサ６が接続されたものとなっている。
【００１３】
以下、具体的な回路構成について説明すれば、まず、第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)は、いずれもその基本的な構成は同一のもので、図１においては、それぞれ同一の符号及び表記を付している。なお、図１においては、第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)を、それぞれ「ＣＯＭＰｍ」と表記している。但し、ｍは、１から(2ⁿ-1)まで昇順に付される整数である。
具体的に、その構成を説明すれば、第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)は、まず、ｐｎｐ型の第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）４−１，４−２による差動増幅回路が構成されたものとなっている。すなわち、第１及び第２のトランジスタ４−１，４−２のエミッタは、相互に接続されて基準定電流源７に接続される一方、第１のトランジスタ４−１のコレクタは、ｎｐｎ型の第３のトランジスタ（図１においては「Ｑ３」と表記）４−３のコレクタに、第２のトランジスタ４−２のコレクタは、ｎｐｎ型の第５のトランジスタ（図１においては「Ｑ５」と表記）４−５のコレクタに、それぞれ接続されたものとなっている。
【００１４】
また、第１のトランジスタ４−１のベース（一方の入力端）側には、後述するように第１乃至第ｎのスイッチ（図１においては、それぞれ「ＳＷ１」、「ＳＷ２」、・・・「ＳＷｎ」と表記）２−１〜２−ｎ等が接続されたものとなっている一方、第２のトランジスタ４−２のベース（他方の入力端）には、基準電源８−１が接続されて基準電圧ＶTH1が印加されるようになっている。なお、第２乃至第(2ⁿ-1)の比較回路１−２〜１−(2ⁿ-1)に接続されるそれぞれの基準電源を、８−２〜８−(２ⁿ−１)とすると共に、図１においては、それぞれの基準電圧を、ＶTH2、・・・ＶTH(2ⁿ-1)と表記してある。
これらの基準電源８−１〜８−ｎの基準電圧は、それぞれ次のようにいわゆる重み付けをされて設定されたものとなっている。
【００１５】
ＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒ
【００１６】
ここで、Ｒは、後述するように第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)の第１のトランジスタ４−１のベースとグランドとの間に設けられる電圧変換用抵抗器（図１においては「Ｒ_CI」と表記）９の抵抗値である。ｍは、第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)の番号で、ｍ＝１，２，・・・(2ⁿ-1)となる。
【００１７】
そして、第３のトランジスタ４−３は、ｎｐｎ型の第４のトランジスタ（図１のおいては「Ｑ４」と表記）４−４と共にカレントミラー回路を構成するものとなっている。すなわち、第３のトランジスタ４−３は、そのコレクタとベースとが相互に接続されて、いわゆるダイオード接続状態とされている一方、第３のトランジスタ４−３のベースと第４のトランジスタ４−４のベースは相互に接続されたものとなっている。
さらに、第３及び第４のトランジスタ４−３，４−４のエミッタは、共にグランドに接続されており、第４のトランジスタ４−４のコレクタに出力制御電流Ｉco1が得られるようになっている。この第４のトランジスタ４−４のコレクタは、図示されないスイッチオペアンプに接続されており、出力制御電流Ｉco1は、スイッチオペアンプの動作に必要な電流として供給されるようになっている。すなわち、第４のトランジスタ４−４は、この比較回路１−１の他方の出力段を形成するものとなっている。
なお、図１において、各々の第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)の第４のトランジスタ４−４のコレクタ近傍に、Ｉco1、Ｉco2、・・・、Ｉco(２ⁿ−１)、Ｉco(２ⁿ)とそれぞれの出力制御電流を表記してある。
【００１８】
一方、第５のトランジスタ４−５は、ｎｐｎ型の第６のトランジスタ（図１においては「Ｑ６」と表記）４−６と共にカレントミラー回路を構成するものとなっている。すなわち、第５のトランジスタ４−５は、そのコレクタとベースとが相互に接続されて、いわゆるダイオード接続状態とされている一方、第５のトランジスタ４−５のベースと第６のトランジスタ４−６のベースは相互に接続されたものとなっている。
さらに、第５及び第６のトランジスタ４−５，４−６のエミッタは、共にグランドに接続されており、第６のトランジスタ４−６のコレクタ電流は、ｐｎｐ型の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）４−７，４−８により、次述するように構成されたカレントミラー回路を介して次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタへ供給されるようになっている。すなわち、第６のトランジスタ４−６は、比較回路１−１の一方の出力段を形成するものとなっている。
【００１９】
まず、第７のトランジスタ４−７のコレクタは、ベースと共に接続され、いわゆるダイオード接続状態とされて、そのベースは、第８のトランジスタ４−８のベースと相互に接続されている。また、この第７のトランジスタ４−７のコレクタには、第６のトランジスタ４−６のコレクタが接続されたものとなっている。そして、第７及び第８のトランジスタ４−７，４−８のエミッタは、図示されない電源電圧が印加されるようになっている一方、第８のトランジスタ４−８のコレクタが次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに接続されたものとなっている。
【００２０】
一方、第１のトランジスタ４−１のベースは、各々の第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)の第１のトランジスタ４−１のベースと相互に接続されると共に部品外付け端子５に接続されている。
また、第１乃至第ｎのスイッチ２−１〜２−ｎの一端が共に第１のトランジスタ４−１のベース及び部品外付け端子５に接続され、第１乃至第ｎのスイッチ２−１〜２−ｎのそれぞれの他端は、それぞれ第１乃至第ｎの定電流源３−１〜３−ｎに接続されたものとなっている。
さらに、第１のトランジスタ４−１のベースとグランドとの間には、電圧変換用抵抗器９が接続されたものとなっている。
ここで、第１乃至第ｎの定電流源３−１〜３−ｎは、基準電流ｉとすれば、それぞれ次のようにその出力電流がいわゆる重み付けがなされた値に設定されたものとなっている。
【００２１】
Ｉ_CIs＝２^s×ｉ
【００２２】
なお、ｓ＝１，２，３，・・・ｎである。
【００２３】
次に、上記構成における動作について説明する。
まず、第１乃至第ｎのスイッチ２−１〜２−ｎは、この本集積回路Ｓにおける所望する動作モードに対応して、そのオン・オフの組み合わせが設定されるものとなっており、その組み合わせの数は、２ⁿとなる。
そして、この第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの組み合わせに応じて、第１乃至第ｎの定電流源３−１〜３−ｎからの電流が、電圧変換用抵抗器９へ流れ込み、入力制御電圧Ｖ_CIを生ずることとなる。この入力制御電圧Ｖ_CIは、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの組み合わせの数２ⁿに応じた数の電圧値をとることとなるもので、各々の電圧は、Ｖ_CIk＝２×ｋ×ｉ×Ｒと表すことができる。ここで、ｋは、ｋ＝０，１，２，・・・・，２ⁿ−２，２ⁿ−１の値をとる。
【００２４】
以下、第１乃至第ｎのスイッチ２−１〜２−ｎの２ⁿ個の設定状態の内、代表的なケースにおける動作について説明することとする。
最初に、第１乃至第ｎのスイッチ２−１〜２−ｎが全てオフ（開成状態）に設定された場合について説明すれば、この場合、第１乃至第ｎのスイッチ２−１〜２−ｎを介しての第１乃至第ｎの定電流源３−１〜３−ｎから電圧変換用抵抗器９への電流の流入は無いため、この電圧変換用抵抗器９における電圧降下分である入力制御電圧Ｖ_CI0は零となる。
したがって、第１の比較回路１−１の第２のトランジスタ４−２のベースの基準電圧ＶTH1＝ｉ×Ｒが第１のトランジスタ４−１のベース電位、すなわち、入力制御電圧Ｖ_CI0より大となるため、基準定電流源７からの基準定電流Ｉ_REFが第１のトランジスタ４−１へ流れ込む結果、第４のトランジスタ４−４のコレクタ側に出力制御電流Ｉco1として出力されることとなる。
【００２５】
次に、第１のスイッチ２−１のみがオン（閉成状態）で、他のスイッチ２−２〜２−ｎが全てオフの場合について説明すれば、この場合、電圧変換用抵抗器９には、第１の定電流源３−１からの電流Ｉ_CI1が流入するため、この場合の入力制御電圧Ｖ_CI1は、Ｖ_CI1＝２×ｉ×Ｒとなり、第２のトランジスタ４−２のベース電位である基準電圧ＶTH1＝ｉ×Ｒより大となる。
したがって、基準定電流Ｉ_REFは、第２のトランジスタ４−２へ流入することとなり、その結果、第７及び第８のトランジスタ４−７，４−８によるカレントミラー回路を介して次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込むこととなる。
この第２の比較回路１−２においては、第１のトランジスタ４−１のベースに印加されているＶ_CI1＝２×ｉ×Ｒは、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH2＝３×ｉ×Ｒより小となる。そのため、先の基準定電流Ｉ_REFは、第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側において、出力制御電流Ｉco2として出力されることとなる。
【００２６】
次に、第２のスイッチ２−２のみがオンで（閉成状態）で、他のスイッチ２−１、２−３〜２−ｎが全てオフの場合について説明すれば、この場合、電圧変換用抵抗器９には、第２の定電流源３−２からの電流Ｉ_CI2が流入するため、この場合の入力制御電圧Ｖ_CI2は、Ｖ_CI2はＶ_CI＝４×ｉ×Ｒとなり、第１の比較回路１−１における第２のトランジスタ４−２のベースの基準電圧ＶTH1＝ｉ×Ｒより大となり、基準定電流Ｉ_REFは、第７及び第８のトランジスタ４−７，４−８によるカレントミラー回路を介して、次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込むこととなる。そして、この第２の比較回路１−２においては、第１のトランジスタ４−１のベースに印加されているＶ_CI2＝４×ｉ×Ｒが、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH2＝３×ｉ×Ｒより大となるため、基準定電流Ｉ_REFは、第２のトランジスタ４−２へ流入し、結局、次段の比較回路（図示せず）の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込む。この図示されない次段の比較回路においては、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH3は、ＶTH3＝５×ｉ×Ｒであり、第１のトランジスタ４−１のベースに印加されるＶ_CI2＝４×ｉ×Ｒが第２のトランジスタ４−２の電位に比べて小さくなるため、基準定電流Ｉ_REFは、第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側に出力制御電流Ｉco3が得られることとなる。
【００２７】
次に、第１のスイッチ２−１のみがオフで他のスイッチ２−２〜２−ｎがオンの場合について説明すれば、この場合、第１の定電流源３−１を除いて他の定電流源３−２〜３−ｎの各々から定電流が電圧変換用抵抗器９に流入するため、入力制御電圧Ｖ_CI(2ⁿ-2)は、Ｖ_CI(2ⁿ-2)＝｛２×(２ⁿ−２)｝×ｉ×Ｒとなる。その結果、入力制御電圧Ｖ_CI(2ⁿ-2)は、第(2ⁿ-1)の比較回路１−(2ⁿ-1)の第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH(2ⁿ-1)＝｛２×(２ⁿ−２)＋１｝×ｉ×Ｒより小となり、基準電流Ｉ_REFは、第(2ⁿ-1)の比較回路１−(2ⁿ-1)の第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側において、出力制御電流Ｉco(2ⁿ-1)として出力されることとなる。
【００２８】
次に、第１乃至第ｎのスイッチ２−１〜２−ｎが全てオンの場合について説明すれば、この場合、全ての定電流源３−１〜３−ｎから定電流が、電圧変換用抵抗器９へ流入するため、入力制御電圧Ｖ_CI(2ⁿ-1)は、Ｖ_CI(2ⁿ-1)＝｛２×(２ⁿ−１)｝×ｉ×Ｒとなる。その結果、第(2ⁿ-1)の比較回路１−(2ⁿ-1)の第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH(2ⁿ-1)＝｛２×(２ⁿ−２)＋１｝×ｉ×Ｒより大となり、基準電流Ｉ_REFは、第(2ⁿ-1)の比較回路１−(2ⁿ-1)の第２のトランジスタ４−２のコレクタに流れ込み、第６のトランジスタ４−６のコレクタ側において、出力制御電流Ｉco(2ⁿ)として出力されることとなる。
【００２９】
以上、第１乃至第ｎのスイッチ２−１〜２−ｎの代表的なオン、オフの設定状態における動作を説明したが、他の設定状態においても、同様にして第１乃至第(2ⁿ-1)の比較回路１−１〜１−(2ⁿ-1)における比較動作に応じて、出力制御電流Ｉcoが得られるものとなっている。
上述のようにして、本発明の実施の形態におけるボツ音防止回路は、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフによって２ⁿケースの動作モードの切り替えができるが、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの際の入力制御電圧の変化は、部品外付け端子５を介して電圧変換用抵抗器９に接続された１個のコンデンサ６が共用されて行われるようになっており、極力少ない外付け部品によって、動作モード切り替えの際のいわゆるボツ音の発生が防止されるものとなっている。
【００３０】
【発明の効果】
以上、述べたように、本発明によれば、複数のスイッチのオフ・オフに起因するボツ音を防止するための抵抗器とコンデンサを、複数のスイッチに共用できるような構成とすることで、必要最小限のコンデンサを用いることでボツ音の発生を確実に防止することができ、しかも、部品点数の低減による回路構成の簡素化が図られるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるボツ音防止回路の構成例を示す構成図であり、図１（Ａ）は、前段部分の構成を示す構成図、図１（Ｂ）は後段部分の構成を示す構成図である。
【図２】従来回路の一例を示す構成図である。
【符号の説明】
１−１〜１−（２ⁿ−１）…比較回路
２−１〜２−ｎ…スイッチ
３−１〜３−ｎ…定電流源
５…部品外付け端子
６…コンデンサ
９…電圧変換用抵抗器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an audio semiconductor integrated circuit, and more particularly to an audio semiconductor integrated circuit which has a switch operational amplifier circuit and is configured to switch its operation mode, and which reduces unpleasant noise.
[0002]
[Prior art]
Conventionally, as this type of circuit, for example, a circuit having a configuration as shown in FIG. 2 has been publicly known.
That is, in the following, the conventional circuit will be described with reference to the same figure. First, although the conventional circuit is not shown, there are a plurality of switch operational amplifier circuits having a known and well-known configuration, for example, Each is provided so as to form an audio signal filter circuit. FIG. 2 mainly shows a circuit configuration example of a control circuit portion for switching the operation mode.
The control circuit portion is provided with comparison circuits COMP11, COMP21, COMP22,... COMPn1, COMPna (a = 2 ⁿ −1) and ⁿ switches SW1 to SWn corresponding to switch operational amplifiers (not shown). The switching mode of the audio signal filter circuit using the switch operational amplifier can be switched by switching the supply current to the switch operational amplifier (not shown) by the combination of switching of the n switches SW1 to SWn. It has been configured.
[0003]
The comparison circuits COMP11, COMP21, COMP22,... COMPn1, COMPna all have the same basic circuit configuration. In this circuit configuration example, the pnp transistors Q1, Q2 forming the differential circuit are used. And npn transistors Q3 to Q6 constituting a current mirror circuit.
A constant reference voltage V _TH is applied to the base of the transistor Q2 of each of the comparison circuits COMP11, COMP21, COMP22,... COMPn1, COMPna, while the base of the transistor Q1 is switched by switching the switches SW1 to SWn. The low input control voltage V _IL (<reference voltage V _TH ) or the high input control voltage V _IH (> reference voltage V _TH ) is applied to the low input control voltage V _IL or the high input control. The voltage V _IH is compared with the reference voltage V _TH, and a predetermined current is output from the transistor Q4 or the transistor Q6 according to the result.
[0004]
Further, the output current obtained from the transistor Q4 of the comparison circuit COMP11 is transferred to the transistors Q1 and Q2 of the comparison circuit COMP21 in the next stage, and the output current obtained from the transistor Q6 of the comparison circuit COMP11 is transferred to the transistor Q1 of the comparison circuit COMP22. , Q2, and the output current obtained in the transistor Q4 of the comparison circuit COMP21 is output to the transistors Q1 and Q2 of the comparison circuit COMP31 in the next stage not shown, and the output current obtained in the transistor Q6 of the comparison circuit COMP21 is shown in the figure. The output current obtained to the transistors Q1 and Q2 of the comparison circuit COMP32 in the next stage that is not performed and further to the transistors Q4 and Q2 of the comparison circuit COMP33 in the next stage that is not shown are The output current obtained by the Q6 is transferred by the current mirror circuit from the smaller number of the subscript n of COMPna to the larger one as shown in the transistors Q1 and Q2 of the comparison circuit COMP34 of the next stage (not shown). It has come to be. In this circuit configuration example, pnp transistors Q11, Q12, Q13, Q14, Q15, Q16, Q17, Q18, Q7 and a transistor (not shown) each constitute a current mirror circuit.
[0005]
If general description of the operation of such a configuration, first, for example, when a low input control voltage V _IL is selected by the switch SW1, the result of comparison between the reference voltage V _TH, which is connected to the transistors Q1 and Q2 constant While the same amount of current as the current source current I _REF is output to the collector of the transistor Q4, when the high input control voltage V _IH is selected, the same amount of current as I _REF is applied to the transistor Q6. Output to the collector. The current output to the collector of Q4 or Q6 flows into the emitters of Q1 and Q2 of the next comparison circuit COMP21 or COMP22 by the current mirror circuit of Q11 and Q12 or Q13 and Q14. Similarly, the output current based on the comparison result of the previous stage flows into the emitters of Q1 and Q2 of the next stage, and output control is performed to the collector of either Q4 or Q6 of the comparison circuit COMPn1,. The current Ico is output.
[0006]
By the way, in this conventional circuit, when the operation mode is changed by switching the switches SW1 to SWn, the speaker connected to the audio apparatus using this conventional circuit is caused by the instantaneous change of the output control current. It is known that an abnormal sound such as “bot”, that is, a sound generally called “bot sound” is output from (not shown). Therefore, in the conventional circuit, resistors R1,... Rn are connected between the switches SW1 to SWn and the bases of the respective transistors Q1 of the corresponding comparison circuits COMP11, COMP21, COMP22,. And a capacitor C1,... Cn are inserted between the connection point between the base of the transistor Q1 and the resistor Rn and the ground to form a so-called time constant circuit, and the output control current changes slowly. As a matter of fact, it is possible to suppress the generation of a clapping sound.
[0007]
[Problems to be solved by the invention]
However, in the configuration of the conventional circuit described above, in order to make the time constant of the time constant circuit, in other words, the delay time sufficiently large, the capacitance value of the capacitor Cn needs to be on the order of several μF. Since a capacitor having such a capacitance value cannot be realized in a semiconductor integrated circuit, it must be configured to be connected to the outside of the semiconductor integrated circuit. For this reason, the semiconductor integrated circuit needs to be provided with a terminal for externally attaching a capacitor, and the number corresponding to the number n of stages of the comparison circuit COMP is required, so that the so-called package cost of the semiconductor integrated circuit is high. In addition, since a plurality of external capacitors are required, there is a problem that the cost of the device using the above-described conventional circuit is increased.
[0008]
The present invention has been made in view of the above circumstances, and provides a noise prevention circuit that can prevent the generation of noise by minimizing the number of capacitors that need to be externally attached.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a noise preventing circuit according to the present invention includes:
2 ⁿ switches for setting ⁿ operation modes by a combination of on and off, one end of each being connected to ground via a voltage conversion resistor, while the other end of each Are each connected with a constant current source,
One input terminal of (2 ⁿ −1) comparison circuits is connected to a connection point between the n switches and the voltage conversion resistor,
Reference power supplies are connected to the other input terminals of the (2 ⁿ −1) comparison circuits, respectively.
A capacitor is connected to a connection point between the n switches and the voltage converting resistor,
Each of the n constant current sources provided corresponding to the n switches has an output current of 2 ^s × i, where i is a reference current and s = 1 to an integer from 1 to n. Weighted,
Wherein the (2 ⁿ -1) the other input terminal of the number of comparison circuits, respectively connected (2 ⁿ -1) number of the reference power source, each voltage, the reference current i, the voltage conversion of R When the resistance value of the resistor is an integer from m = 1 to (2 ⁿ −1), each is weighted as VTHm = {2 × (m−1) +1} × i × R,
Among the (2 ⁿ -1) comparison circuits, a reference constant current source is connected to the first comparison circuit, while each comparison circuit has two output stages, Accordingly, a current is output to one of the two output stages, and one of the two output stages has a power supply for the comparison circuit of the next stage via the current mirror circuit. The other output stage is connected to the next comparison circuit so as to be supplied as a current, while the other output stage is provided so as to be able to output a current to the outside of the comparison circuit.
In such a configuration, the current value of the constant current source is weighted so that the current flows to one voltage conversion resistor, and the voltage generated in the voltage conversion resistor is supplied to one of the comparison circuits. By adopting a configuration in which the voltage is commonly applied to the input terminals, unlike the conventional case, there is no need to provide a voltage conversion resistor for each switch. Therefore, in order to delay the voltage change when the switch is turned on / off Only one capacitor needs to be connected to the voltage conversion resistor, and it is possible to reliably prevent noise by using the minimum capacitor.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a noise prevention circuit according to an embodiment of the present invention will be described with reference to FIG. In FIG. 1, for the sake of convenience of display space, the clack sound prevention circuit according to the embodiment of the present invention is divided substantially in half, one of which is shown in FIG. 1 (A) and the other in FIG. (B) is shown respectively, and the coupling part of both circuits is indicated by describing A and B in a circle.
First. The click noise prevention circuit in the embodiment of the present invention is an example realized in an audio signal circuit control semiconductor integrated circuit, and this audio signal circuit control semiconductor integrated circuit is a switch having a known and well-known configuration. A plurality of operational amplifier circuits (not shown) are provided so as to form, for example, filter circuits for audio signals, respectively. In FIG. 1, the circuit configuration of a control circuit part mainly for switching the operation mode is provided. An example is shown.
[0012]
The audio signal circuit control semiconductor integrated circuit (hereinafter referred to as “the present integrated circuit”) S in the embodiment of the present invention shown in FIG. 1 includes (2 ⁿ −1) comparison circuits 1− 1 to 1- (2 ⁿ -1), n switches 2-1 to 2-n, n constant current sources 3-1 to 3-n, and a current mirror circuit (details will be described later). ) A plurality of transistors 4-1 to 4- (2 ⁿ +6) are the main constituent elements.
Further, the integrated circuit S is provided with a component external terminal (indicated as “PIN” in FIG. 1) 5, and outside the integrated circuit S, between the component external terminal 5 and the ground. A capacitor 6 is connected.
[0013]
Hereinafter, the specific circuit configuration will be described. First, the first to (2 ⁿ -1) comparison circuits 1-1 to 1- (2 ⁿ -1) have the same basic configuration. In FIG. 1, the same reference numerals and notations are used. In FIG. 1, the first to (2 ⁿ -1) ^th comparison circuits 1-1 to 1- (2 ⁿ -1) are respectively expressed as "COMPm". Here, m is an integer given in ascending order from 1 to (2 ⁿ -1).
Specifically, the configuration will be described. First to (2 ⁿ -1) comparison circuits 1-1 to 1- (2 ⁿ -1) are pnp-type first and second transistors. (In FIG. 1, “Q1” and “Q2” are indicated respectively.) The differential amplifier circuits 4-1 and 4-2 are configured. That is, the emitters of the first and second transistors 4-1 and 4-2 are connected to each other and connected to the reference constant current source 7, while the collector of the first transistor 4-1 is an npn type. The collector of the third transistor (indicated as “Q3” in FIG. 1) 4-3 and the collector of the second transistor 4-2 are in the form of an npn-type fifth transistor (indicated as “Q5” in FIG. 1). ) It is connected to 4-5 collectors.
[0014]
Further, on the base (one input end) side of the first transistor 4-1, as will be described later, first to nth switches (in FIG. 1, "SW1", "SW2",..., Respectively). The reference power source 8-1 is connected to the base (the other input terminal) of the second transistor 4-2, while the switches 2-1 to 2-n and the like are connected. Thus, the reference voltage VTH1 is applied. The respective reference power supplies connected to the second to (2 ⁿ -1) comparison circuits 1-2 to 1- (2 ⁿ -1) are denoted by 8-2 to 8- (2 ⁿ -1). In addition, in FIG. 1, the respective reference voltages are expressed as VTH2,... VTH (2 ⁿ −1).
The reference voltages of these reference power supplies 8-1 to 8-n are set by weighting as follows.
[0015]
VTHm = {2 × (m−1) +1} × i × R
[0016]
Here, R represents between the base and the ground of the first transistor 4-1 of the comparison circuit of the first through as will be described later ^{(2 n -1) 1-1~1- (2} n -1) Is a resistance value of a voltage converting resistor 9 (indicated as “R _CI ” in FIG. 1). m is the number of the first to (2 ⁿ -1) ^th comparison circuits 1-1 to 1- (2 ⁿ -1), and m = 1, 2, ... (2 ⁿ -1).
[0017]
The third transistor 4-3 constitutes a current mirror circuit together with an npn-type fourth transistor (indicated as “Q4” in FIG. 1) 4-4. In other words, the third transistor 4-3 has a collector and a base connected to each other to form a so-called diode connection state, while the base of the third transistor 4-3 and the fourth transistor 4-4 are connected. The bases of are connected to each other.
Further, the emitters of the third and fourth transistors 4-3 and 4-4 are both connected to the ground, and an output control current Ico1 is obtained at the collector of the fourth transistor 4-4. . The collector of the fourth transistor 4-4 is connected to a switch operational amplifier (not shown), and the output control current Ico1 is supplied as a current necessary for the operation of the switch operational amplifier. That is, the fourth transistor 4-4 forms the other output stage of the comparison circuit 1-1.
1, in the vicinity of the collector of the fourth transistor 4-4 of each of the first to (2 ⁿ -1) comparison circuits 1-1 to 1- (2 ⁿ -1), Ico1, Ico2, ..., Ico (2 ⁿ -1), Ico (2 ⁿ ) and their respective output control currents.
[0018]
On the other hand, the fifth transistor 4-5 constitutes a current mirror circuit together with the npn-type sixth transistor (indicated as “Q6” in FIG. 1) 4-6. That is, the collector and base of the fifth transistor 4-5 are connected to each other to form a so-called diode connection state, while the base of the fifth transistor 4-5 and the sixth transistor 4-6 are connected. The bases of are connected to each other.
Furthermore, the emitters of the fifth and sixth transistors 4-5 and 4-6 are both connected to the ground, and the collector current of the sixth transistor 4-6 is the pnp-type seventh and eighth transistors. (In FIG. 1, they are expressed as “Q7” and “Q8”, respectively) 4-7 and 4-8, the second comparison circuit 1− of the next stage through the current mirror circuit configured as described below. The first and second transistors 4-1 and 4-2 are supplied to the emitters thereof. That is, the sixth transistor 4-6 forms one output stage of the comparison circuit 1-1.
[0019]
First, the collector of the seventh transistor 4-7 is connected together with the base so as to be in a so-called diode connection state, and the base is mutually connected to the base of the eighth transistor 4-8. The collector of the sixth transistor 4-6 is connected to the collector of the seventh transistor 4-7. A power supply voltage (not shown) is applied to the emitters of the seventh and eighth transistors 4-7 and 4-8, while the collector of the eighth transistor 4-8 is the second stage. The comparison circuit 1-2 is connected to the emitters of the first and second transistors 4-1 and 4-2.
[0020]
On the other hand, the base of the first transistor 4-1 is the base of the first transistor 4-1 of each of the first to (2 ⁿ -1) comparison circuits 1-1 to 1- (2 ⁿ -1). And connected to the component external terminal 5.
One end of each of the first to n-th switches 2-1 to 2-n is connected to the base of the first transistor 4-1 and the component external terminal 5, and the first to n-th switches 2-1 to 2-1 are connected. Each other end of 2-n is connected to first to n-th constant current sources 3-1 to 3-n.
Further, a voltage converting resistor 9 is connected between the base of the first transistor 4-1 and the ground.
Here, if the first to n-th constant current sources 3-1 to 3-n are set to the reference current i, their output currents are set to values so-called weighted as follows. ing.
[0021]
I _CIs = 2 ^s × i
[0022]
Note that s = 1, 2, 3,... N.
[0023]
Next, the operation in the above configuration will be described.
First, the first to n-th switches 2-1 to 2-n are set in a combination of on / off corresponding to the desired operation mode in the integrated circuit S. The number of combinations is 2 ⁿ .
The current from the first to n-th constant current sources 3-1 to 3-n is converted into a voltage according to the on / off combination of the first to n-th switches 2-1 to 2-n. Will flow into the resistor 9 and generate the input control voltage V _CI . The input control voltage V _CI takes a voltage value corresponding to the number 2 ⁿ of the ON / OFF combinations of the first to ⁿ -th switches 2-1 to 2- ^n. Can be expressed as V _CIk = 2 × k × i × R. Here, k takes values of k = 0, 1, 2,..., 2 ⁿ −2, 2 ⁿ −1.
[0024]
Hereinafter, an operation in a typical case among 2 ⁿ setting states of the first to ⁿ -th switches 2-1 to 2-n will be described.
First, the case where the first to n-th switches 2-1 to 2-n are all set to OFF (open state) will be described. In this case, the first to n-th switches 2-1 to 2-n are set. Since there is no inflow of current from the first to nth constant current sources 3-1 to 3-n to the voltage conversion resistor 9 through n, the voltage drop is in the voltage conversion resistor 9. The input control voltage V _CI0 becomes zero.
Accordingly, the base reference voltage VTH1 = i × R of the second transistor 4-2 of the first comparison circuit 1-1 is _larger than the base potential of the first transistor 4-1, that is, the input control voltage _VCI0. Therefore, as a result of the reference constant current I _REF from the reference constant current source 7 flowing into the first transistor 4-1, the output control current Ico1 is output to the collector side of the fourth transistor 4-4.
[0025]
Next, the case where only the first switch 2-1 is turned on (closed state) and the other switches 2-2 to 2-n are all turned off will be described. Since the current I _CI1 from the first constant current source 3-1 flows in, the input control voltage V _{CI1 in} this case is V _CI1 = 2 × i × R, and the base of the second transistor 4-2 The reference voltage VTH1 = i × R, which is a potential, is greater.
Therefore, the reference constant current I _REF flows into the second transistor 4-2, and as a result, the second stage 4-2 through the current mirror circuit by the seventh and eighth transistors 4-7 and 4-8. It flows into the emitters of the first and second transistors 4-1 and 4-2 of the second comparison circuit 1-2.
In the second comparison circuit 1-2, V _CI1 = 2 × i × R applied to the base of the first transistor 4-1 is applied to the base of the second transistor 4-2. Reference voltage VTH2 = 3 × i × R. Therefore, the reference constant current I _REF flows into the collector of the first transistor 4-1, and is output as the output control current Ico2 on the collector side of the fourth transistor 4-4.
[0026]
Next, the case where only the second switch 2-2 is on (closed state) and the other switches 2-1, 2-3 to 2-n are all off will be described. Since the current I _CI2 from the second constant current source 3-2 flows into the resistor 9, the input control voltage V _{CI2 in} this case is V _CI2, where V _CI = 4 × i × R. The reference voltage VTH1 = i × R of the base of the second transistor 4-2 in the first comparison circuit 1-1 is larger than the reference constant current I _REF , and the seventh and eighth transistors 4-7 and 4-8 The current flows into the emitters of the first and second transistors 4-1 and 4-2 of the second comparison circuit 1-2 in the next stage through the current mirror circuit. In the second comparison circuit 1-2, V _CI2 = 4 × i × R applied to the base of the first transistor 4-1 is applied to the base of the second transistor 4-2. Therefore, the reference constant current I _REF flows into the second transistor 4-2, and eventually, the first comparison circuit (not shown) of the first stage is connected to the reference voltage VTH2 = 3 × i × R. And flows into the emitters of the second transistors 4-1, 4-2. In the comparison circuit of the next stage not shown, the reference voltage VTH3 applied to the base of the second transistor 4-2 is VTH3 = 5 × i × R, and is applied to the base of the first transistor 4-1. Since the applied V _CI2 = 4 × i × R is smaller than the potential of the second transistor 4-2, the reference constant current I _REF flows into the collector of the first transistor 4-1, and the fourth An output control current Ico3 is obtained on the collector side of the transistor 4-4.
[0027]
Next, a description will be given of a case where only the first switch 2-1 is off and the other switches 2-2 to 2-n are on. In this case, except for the first constant current source 3-1, Since a constant current flows from each of the constant current sources 3-2 to 3 -n into the voltage conversion resistor 9, the input control voltage V _CI (2 ⁿ −2) is V _CI (2 ⁿ −2) = { 2 × (2 ⁿ −2)} × i × R. As a result, the input control voltage V _CI (2 ⁿ -2) is the (2 ⁿ -1) comparator circuit 1- (2 ⁿ -1) a second reference applied to the base of the transistor 4-2 of the The voltage VTH (2 ⁿ −1) = {2 × (2 ⁿ −2) +1} × i × R is smaller, and the reference current I _REF is the (2 ⁿ −1) ^th comparison circuit 1- (2 ⁿ − 1) flows into the collector of the first transistor 4-1, and is output as the output control current Ico (2 ⁿ -1) on the collector side of the fourth transistor 4-4.
[0028]
Next, the case where the first to n-th switches 2-1 to 2-n are all turned on will be described. In this case, constant currents from all the constant current sources 3-1 to 3-n are used for voltage conversion. Since it flows into the resistor 9, the input control voltage V _CI (2 ⁿ −1) becomes V _CI (2 ⁿ −1) = {2 × (2 ⁿ −1)} × i × R. As a result, the (2 ⁿ -1) comparator circuit 1- (2 ⁿ -1) a second reference voltage VTH (2 ⁿ -1) which is applied to the base of the transistor 4-2 of = {2 × ( 2 ⁿ −2) +1} × i × R, and the reference current I _REF is applied to the collector of the second transistor 4-2 of the (2 ⁿ −1) comparison circuit 1- (2 ⁿ −1). It flows in and is output as an output control current Ico (2 ⁿ ) on the collector side of the sixth transistor 4-6.
[0029]
The operation of the first to n-th switches 2-1 to 2-n in the typical on / off setting state has been described above, but the first to (2 ⁿ⁾ are similarly performed in other setting states. The output control current Ico is obtained in accordance with the comparison operation in the comparison circuits 1-1 to 1- (2 ⁿ -1) of (-1).
As described above, the clack prevention circuit according to the embodiment of the present invention can switch the operation mode of 2 ⁿ cases by turning on and off the first to ⁿ -th switches 2-1 to 2- ⁿ . The change of the input control voltage when the first to n-th switches 2-1 to 2-n are turned on / off is one capacitor connected to the voltage conversion resistor 9 via the component external terminal 5. 6 is shared, and the generation of a so-called “puzzle” at the time of switching the operation mode is prevented by using as few external parts as possible.
[0030]
【The invention's effect】
As described above, according to the present invention, the resistor and the capacitor for preventing the noise caused by the off / off of the plurality of switches can be shared by the plurality of switches. By using the minimum necessary capacitor, it is possible to surely prevent the generation of a clicking sound, and it is possible to simplify the circuit configuration by reducing the number of parts.
[Brief description of the drawings]
FIGS. 1A and 1B are configuration diagrams illustrating a configuration example of a noise prevention circuit according to an embodiment of the present invention, in which FIG. 1A is a configuration diagram illustrating a configuration of a front stage portion, and FIG. It is a block diagram which shows a structure.
FIG. 2 is a configuration diagram illustrating an example of a conventional circuit.
[Explanation of symbols]
1-1 to 1- (2 ⁿ -1)... Comparison circuits 2-1 to 2-n. Switches 3-1 to 3-n. Constant current source 5. Components external terminal 6. Capacitor 9. Resistance for voltage conversion. vessel

Claims

２ⁿ個の動作モードをオン・オフの組み合わせによって設定するためのｎ個のスイッチが、各々の一方の端は、電圧変換用抵抗器を介してアースに接続される一方、各々の他方の端には、それぞれ定電流源が接続されて設けられ、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、（２ⁿ−１）個の比較回路の一方の入力端が接続され、
当該（２ⁿ−１）個の比較回路の他方の入力端には、それぞれ基準電源が接続され、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、コンデンサが接続され、
前記ｎ個のスイッチに対応して設けられたｎ個の定電流源は、それぞれの出力電流が、ｉを基準電流、ｓ＝１からｎまでの整数とした場合に、それぞれ２^s×ｉと重み付けされ、
前記（２ⁿ−１）個の比較回路の他方の入力端に、それぞれ接続された（２ⁿ−１）個の基準電源は、それぞれの電圧が、ｉを前記基準電流、Ｒを前記電圧変換用抵抗器の抵抗値、ｍ＝１から（２ⁿ−１）までの整数とした場合に、それぞれＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒと重み付けされ、
前記（２ⁿ−１）個の比較回路の内、第１の比較回路には、基準定電流源が接続される一方、前記各々の比較回路は、２つの出力段を有し、判定結果に応じて２つの出力段のいずれか一方に電流を出力するよう構成され、前記２つの出力段の内、一方の出力段は、その出力電流がカレントミラー回路を介して次段の比較回路の電源電流として供給されるよう次段の比較回路と接続される一方、他方の出力段は、当該比較回路の外部へ電流を出力可能に設けられてなることを特徴とするボツ音防止回路。2 ⁿ switches for setting ⁿ operation modes by a combination of on and off, one end of each being connected to ground via a voltage conversion resistor, while the other end of each Are each connected with a constant current source,
One input terminal of (2 ⁿ −1) comparison circuits is connected to a connection point between the n switches and the voltage conversion resistor,
Reference power supplies are connected to the other input terminals of the (2 ⁿ −1) comparison circuits, respectively.
A capacitor is connected to a connection point between the n switches and the voltage converting resistor,
Each of the n constant current sources provided corresponding to the n switches has an output current of 2 ^s × i, where i is a reference current and s = 1 to an integer from 1 to n. Weighted,
Wherein the (2 ⁿ -1) the other input terminal of the number of comparison circuits, respectively connected (2 ⁿ -1) number of the reference power source, each voltage, the reference current i, the voltage conversion of R When the resistance value of the resistor is an integer from m = 1 to (2 ⁿ −1), each is weighted as VTHm = {2 × (m−1) +1} × i × R,
Among the (2 ⁿ -1) comparison circuits, a reference constant current source is connected to the first comparison circuit, while each comparison circuit has two output stages, Accordingly, a current is output to one of the two output stages, and one of the two output stages has a power supply for the comparison circuit of the next stage via the current mirror circuit. 3. A noise prevention circuit characterized in that one of the output stages connected to the comparison circuit of the next stage so as to be supplied as a current is provided so as to be able to output a current to the outside of the comparison circuit.

前記コンデンサと前記電圧変換用抵抗器とからなる時定数回路による第１乃至第ｎのスイッチのオン・オフの際の電圧変化の遅延を可能としたことを特徴とする請求項１記載のボツ音防止回路。2. The noise according to claim 1, wherein a delay of voltage change when the first to n-th switches are turned on and off by a time constant circuit including the capacitor and the voltage converting resistor is enabled. Prevention circuit.