JP3977878B2 - 薄膜サーミスタおよびその製造方法 - Google Patents
薄膜サーミスタおよびその製造方法 Download PDFInfo
- Publication number
- JP3977878B2 JP3977878B2 JP00783996A JP783996A JP3977878B2 JP 3977878 B2 JP3977878 B2 JP 3977878B2 JP 00783996 A JP00783996 A JP 00783996A JP 783996 A JP783996 A JP 783996A JP 3977878 B2 JP3977878 B2 JP 3977878B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- thin film
- constant
- noise
- thermistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の属する技術分野】
本発明は、不純物を添加した半導体薄膜をサーミスタ素子として用いる薄膜サーミスタおよびその製造方法に関するものである。
【0002】
【従来の技術】
従来より、各種装置の温度センサとしてサーミスタが広く用いられている。サーミスタの特性を表す値としてサーミスタ定数(以下ではB定数という)が知られている。B定数は温度変化と抵抗変化との関係を示す値であり、B定数が大きいほど温度変化に対する抵抗変化が大きいことを意味するから、サーミスタとしてはB定数が大きいほうが望ましいと言える。
【0003】
ところで、温度分布を検出することができるように多数のサーミスタを2次元配列したアレイセンサが提案されており、この種のアレイセンサを用いると温度分布を画像情報と同様に扱うことが可能になる。この種の用途に用いるサーミスタは高集積化する必要があるから、各サーミスタを小型化しなければならない。しかしながら、図12に示すように、サーミスタ素子(サーミスタの半導体チップ)の体積が小さくなると1/fノイズが増加し、結果的にS/N比が低下するという問題が生じる。ここに、1/fノイズNfは、ノイズの実測値Nと熱雑音Njと回路雑音Ns(=52.6nVrms)とを用いて、次式の演算を行なうことにより求めた。
Nf=(N2−Nj2−Ns2)1/2
アレイセンサなどに用いる小型のサーミスタ素子は、従来のように金属酸化物を焼結する方法では製造することができないから、基板上にCVD法により半導体薄膜を成膜し、この半導体薄膜をサーミスタ素子として機能させる製造方法が考えられている。この製造方法を採用すれば、各種材料の基板にサーミスタ素子を形成することができるとともに、比較的大きい面積の基板に低コストでサーミスタ素子を形成することができる。
【0004】
また、プラズマCVD法により形成した半導体薄膜は、太陽電池、薄膜トランジスタ、センサなどに活用されており、とくにプラズマCVD法により成長させたa−Si:Hは、結晶シリコンに比べて光学的バンドギャップが大きく、可視光領域での光吸収係数が大きく、さらには薄膜かつ大面積のものが容易に形成できるから、太陽電池は重要な応用分野となっている。太陽電池に用いる半導体薄膜を成膜する際には、不純物濃度が高くなると光学的バンドギャップが小さくなるから、一般に原料ガスに対するドーパントガスの混合量を少なくしてある。また、サーミスタ素子を形成する場合も、一般に不純物が低濃度であるほうがB定数が大きくなるから、この観点から見ると原料ガスに対するドーパントガスの混合量は少ないほうがよいことになる。
【0005】
【発明が解決しようとする課題】
ところが、1/fノイズはキャリアの濃度に反比例するものであるから、ドーピング濃度が低いと1/fノイズが大きくなる。つまり、小型化し、かつB定数を大きくしようとすれば、1/fノイズが増加してS/N比が低下するという問題が生じるのである。
【0006】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型かつB定数を大きくしながらも1/fノイズが少なく、結果的に高S/N比が得られるようにした薄膜サーミスタおよびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
請求項1の発明は、半導体薄膜中に不純物を添加したサーミスタ素子を有し、サーミスタ素子は、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を1%以上2%以下に設定してプラズマCVD法により形成されて成ることを特徴とする。
【0008】
この構成によれば、半導体薄膜中の不純物の濃度を高めているから、1/fノイズを低減してS/N比を向上させることができ、しかもカーボンを含有するから不純物の濃度が高いことによるB定数の低下を抑制することができる。つまり、サーミスタ素子を小型化しても実用になる程度のS/N比を確保しながらもB定数の低下を抑制することが可能になる。
【0009】
請求項2の発明は、プラズマCVD法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を1%以上2%以下に設定したことを特徴とする。
【0010】
原料ガスに対するドーパントガスの流量比を多くすれば、半導体薄膜中の不純物濃度が増加することによってB定数が低下しようとするが、原料ガスにカーボン含有ガスを含むことによりその低下は比較的少なくなる。つまり、アモルファス半導体である半導体薄膜中のダングリングボンド(未結合手)が増加するから、フェルミレベルがバンド端に移動しにくくなり、不純物濃度が増加してもB定数があまり低下しなくなるのである。しかも、1/fノイズはキャリア濃度に反比例するから、ドーピング濃度を1%以上2%以下に設定することにより半導体薄膜中のキャリア濃度を増大させて1/fノイズが低減されることになり、結果的にS/N比が向上することになる。このように、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの流量比を調節することにより、S/N比を向上させながらもB定数の低下を抑制することが可能になる。
【0011】
ところで、B定数を向上させるにはサーミスタ素子の活性化エネルギEaを大きくする必要がある。ここで、活性化エネルギEaと導電率σとの間には次式の関係がある。
σ=σ0exp(−Ea/kT)
ただし、σ0は係数、kはボルツマン定数、Tは絶対温度である。つまり、上式によればB定数を大きくするために活性化エネルギEaを大きくすると、導電率σが小さくなるから、B定数を大きくし、導電率σを大きくするには、係数σ0を大きくする必要がある。以下に示す実施の形態では係数σ0についても考察する。
【0012】
【発明の実施の形態】
図2に成膜装置を示す。半導体薄膜が成膜されるガラス等の基板1はチャンバ2に収納され、ヒータ3によりたとえば270℃に加熱される。チャンバ2には内部を真空に排気するための排出口4と、成膜用のガスを導入する導入口5とが設けられる。基板1はチャンバ2とともに接地された電極6aの上に載置され、この電極6aに対向する電極6bには高周波電源7から高周波電圧(13.56MHz)が印加される。これにより、両電極6a,6bの間にはグロー放電によるプラズマが生じ、成膜用のガスが分解されて活性種が生成され、活性種の気相反応により基板1の上に半導体薄膜が成膜される。ここに、本実施形態では、原料ガスとしてモノシラン(SiH4)とメタン(CH4)との混合ガスを用い、原料ガスを希釈するガスとして水素ガスを用い、ドーパントガスとしてはジボラン(B2H6)を用いている。
【0013】
実際にサーミスタ素子8を成膜するには、まず図1(a)に示すように、基板1の上に下部電極11aを形成し、図1(b)のようにサーミスタ素子8を形成した後、図1(c)のようにサーミスタ素子8の側面を保護する保護膜12を形成し、最後に上部電極11bを形成するのである。つまり、図2に示すように、サーミスタ素子8の厚み方向の両面にそれぞれ下部電極11aと上部電極11bとを接触させた薄膜サーミスタを形成することができる。ここに、下部電極11aおよび上部電極11bにはクロムを用い、下部電極11aおよび上部電極11bとサーミスタ素子8とはオーミック接触させてある。
【0014】
本発明では、サーミスタ素子8に含まれる不純物濃度を調節することによりノイズを低減させる。そこで、ドーパントガスの濃度に対するB定数、導電率σ、係数σ0、1/fノイズの変化を測定した。その結果を、図3ないし図6に示す。図3ないし図6において○はメタンのモノシランに対する混合比を0.3とした場合、□は0.5とした場合、●は1とした場合を示す。図3より明らかなように、ドーピング濃度(原料ガスに対するドーパントガスの混合比:ドーパントガスの流量/原料ガスの流量)が増加するにつれてB定数は低下する傾向を示す。しかしながら、図4のようにドーピング濃度の増加に伴って導電率σは上昇する傾向を示し、図5のように係数σ0はドーピング濃度の増加に伴っておおむね上昇傾向を示す。また、図6のように1/fノイズはドーピング濃度の増加に伴って減少傾向を示す。つまり、ドーピング濃度を変化させたときに係数σ0が大きいほど1/fノイズが低下するのである。
【0015】
図4および図5によれば、導電率σおよび係数σ0に対してはドーピング濃度が高いほうが大きくなり、また図6によれば1/fノイズはドーピング濃度が高いほうが小さくなるから、導電率σおよび係数σ0を大きくし、S/N比を向上させるには、ドーピング濃度を1%以上に設定することが望ましい。一方、図3によれば、上述のように、ドーピング濃度の増加に対してB定数が低下する傾向であるが、モノシランに対するメタンの混合比が大きいほど(○、□、●の順で)、B定数が大きくなることもわかる。これは、原料ガスとしてモノシランとメタンとの混合ガスを用いたことにより、半導体薄膜中にカーボンが含まれ、B定数の低下が抑制されるからである。
【0016】
図7ないし図10に、モノシランに対するメタンの混合比(流量比)を横軸にとった場合のB定数、導電率σ、係数σ0、1/fノイズの変化を示す。図7ないし図10において、○、□、●、△はドーピング濃度が、それぞれ0.25%、0.75%、1%、2%の場合を示す。図7ではモノシランに対するメタンの混合比が増加すればB定数が増加することがわかり、図8ではモノシランに対するメタンの混合比が増加すれば導電率が横這いないし減少傾向となることがわかり、図9ではモノシランに対するメタンの混合比が増加したときにドーパントガスの混合比に応じて係数σ0が増加傾向の場合と減少傾向の場合とがあることがわかり、図10ではモノシランに対するメタンの混合比が増加したときに1/fノイズが横這いないし増加傾向となることがわかる。
【0017】
ドーピング濃度が1%のときには、モノシランに対するメタンの混合比が増加すると、導電率σは減少傾向(図8)、係数σ0は減少傾向(図9)、1/fノイズは増加傾向(図10)であるから、係数σ0を大きくするとともにノイズを抑制する観点から言えば、モノシランに対するメタンの混合比は高くしないほうがよいが、モノシランに対するメタンの流量比が1に近くなっても、導電率σ、係数σ0、1/fノイズのいずれもドーピング濃度が1%の場合のほうが0.25%の場合よりもよい特性であるから、ドーピング濃度を1%以上とするとともに所望のB定数が得られるようにモノシランに対してメタンを適量混合することによってB定数を確保しながらもノイズの少ないサーミスタ素子を得ることができる。
【0018】
以上のような知見に基づいて、サーミスタ素子8を形成する半導体薄膜にカーボンを含むとともにドーピング濃度を従来よりも高濃度とした本実施形態に対応するものの一例と、B定数のみに着目してドーピング濃度を低濃度とした従来のものとの体積変化に対するノイズの変化を図11に示す。図11における▲は従来のもの、●は本実施形態によるものである。この図によれば、従来のものでは体積が小さくなるほどノイズが増加するのに対して、本実施形態によるものでは体積の変化に対してノイズがほとんど変化しないことがわかる。
【0019】
上述した実施形態においては、原料ガスとしてモノシランとメタンガスとの混合ガスを用い、ドーパントガスとしてジボランを用いているが、原料ガスにはシリコン含有ガスとカーボン含有ガスとの混合ガスであれば他の組み合わせを用いることができ、またドーパントガスにも周知の各種の物質を用いることが可能である。
【0020】
【発明の効果】
請求項1の発明は、サーミスタ素子を構成する半導体薄膜中の不純物濃度を1%以上2%以下に設定しているから、1/fノイズを低減してS/N比を向上させることができ、しかもカーボンを含有するから不純物濃度が高いことによるB定数の低下を抑制することができ、結果的にサーミスタ素子を小型化しても実用になる程度のS/N比を確保しながらもB定数の低下を抑制することが可能になるという利点を有する。
【0021】
請求項2の発明は、プラズマCVD法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を1%以上2%以下に設定したものであり、原料ガスに対するドーパントガスの流量比を多くすれば、サーミスタ素子のキャリア濃度が高くなって1/fノイズが低減され、結果的にS/N比が向上するという利点がある。一方、原料ガスに対するドーパントガスの流量比を多くすれば、半導体薄膜中の不純物濃度が増加することによってB定数が低下しようとするが、原料ガスにカーボン含有ガスを含むことによりその低下は比較的少なくなる。つまり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの流量比を調節することにより、S/N比を向上させながらもB定数の低下を抑制することが可能になる。
【図面の簡単な説明】
【図1】 本発明における半導体薄膜の製造工程を示す図である。
【図2】 本発明における半導体薄膜の製造装置を示す概略構成図である。
【図3】 本発明におけるドーピング濃度とB定数との関係を示す図である。
【図4】 本発明におけるドーピング濃度と導電率との関係を示す図である。
【図5】 本発明におけるドーピング濃度と係数(σ0)との関係を示す図である。
【図6】 本発明におけるドーピング濃度と1/fノイズとの関係を示す図である。
【図7】 本発明におけるモノシランとメタンとの混合比とB定数との関係を示す図である。
【図8】 本発明におけるモノシランとメタンとの混合比と導電率との関係を示す図である。
【図9】 本発明におけるモノシランとメタンとの混合比と係数(σ0)との関係を示す図である。
【図10】 本発明におけるモノシランとメタンとの混合比と1/fノイズとの関係を示す図である。
【図11】 本発明および従来例のサーミスタ素子の体積とノイズとの関係を比較した図である。
【図12】 従来のサーミスタ素子の体積とノイズとの関係を示す図である。
【符号の説明】
1 基板
8 サーミスタ素子
11a 下部電極
11b 上部電極
12 保護膜
Claims (2)
- 半導体薄膜中に不純物を添加したサーミスタ素子を有し、サーミスタ素子は、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を1%以上2%以下に設定してプラズマCVD法により形成されて成ることを特徴とする薄膜サーミスタ。
- プラズマCVD法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を1%以上2%以下に設定したことを特徴とする薄膜サーミスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00783996A JP3977878B2 (ja) | 1996-01-19 | 1996-01-19 | 薄膜サーミスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00783996A JP3977878B2 (ja) | 1996-01-19 | 1996-01-19 | 薄膜サーミスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09199306A JPH09199306A (ja) | 1997-07-31 |
JP3977878B2 true JP3977878B2 (ja) | 2007-09-19 |
Family
ID=11676787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00783996A Expired - Fee Related JP3977878B2 (ja) | 1996-01-19 | 1996-01-19 | 薄膜サーミスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3977878B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2005078400A1 (ja) * | 2004-02-17 | 2007-08-30 | 松下電器産業株式会社 | 赤外線検出装置およびその製造方法 |
KR100690354B1 (ko) * | 2005-07-29 | 2007-03-09 | 전자부품연구원 | 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터 |
US9281104B2 (en) * | 2014-03-11 | 2016-03-08 | Nano And Advanced Materials Institute Limited | Conductive thin film comprising silicon-carbon composite as printable thermistors |
-
1996
- 1996-01-19 JP JP00783996A patent/JP3977878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09199306A (ja) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4849797A (en) | Thin film transistor | |
JP2592238B2 (ja) | 薄膜トランジスタの製造方法 | |
TW381187B (en) | Substrate with conductive films and manufacturing method thereof | |
JPH0670969B2 (ja) | シリコン薄膜ピエゾ抵抗素子の製造法 | |
JPH04225571A (ja) | 薄膜トランジスタ | |
JP3977878B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
US5834796A (en) | Amorphous silicon thin film transistor and method of preparing same | |
US5808316A (en) | Microcrystal silicon thin film transistor | |
JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
JP3711740B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
JP3826555B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
JPH09199304A (ja) | 薄膜サーミスタの製造方法 | |
JPH09199305A (ja) | 薄膜サーミスタの製造方法 | |
JP3826554B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
JP3116403B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3029434B2 (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
JP2700177B2 (ja) | 薄膜形成方法と装置 | |
JP3716606B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
JP2650050B2 (ja) | 薄膜形成法 | |
JP2889718B2 (ja) | 光起電力装置の製造方法 | |
JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3397928B2 (ja) | 半導体デバイス | |
JP2743415B2 (ja) | 薄膜トランジスタ | |
JP2723112B2 (ja) | 薄膜形成法 | |
JPH0447991B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041108 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |