JP3976745B2 - Method for producing gallium nitride compound semiconductor - Google Patents

Method for producing gallium nitride compound semiconductor Download PDF

Info

Publication number
JP3976745B2
JP3976745B2 JP2004064817A JP2004064817A JP3976745B2 JP 3976745 B2 JP3976745 B2 JP 3976745B2 JP 2004064817 A JP2004064817 A JP 2004064817A JP 2004064817 A JP2004064817 A JP 2004064817A JP 3976745 B2 JP3976745 B2 JP 3976745B2
Authority
JP
Japan
Prior art keywords
gan
layer
buffer
compound semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004064817A
Other languages
Japanese (ja)
Other versions
JP2004172645A (en
Inventor
士郎 酒井
Original Assignee
士郎 酒井
ナイトライド・セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 士郎 酒井, ナイトライド・セミコンダクター株式会社 filed Critical 士郎 酒井
Priority to JP2004064817A priority Critical patent/JP3976745B2/en
Publication of JP2004172645A publication Critical patent/JP2004172645A/en
Application granted granted Critical
Publication of JP3976745B2 publication Critical patent/JP3976745B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、基板上に窒化ガリウム系化合物半導体を製造する方法に関する。   The present invention relates to a method of manufacturing a gallium nitride compound semiconductor on a substrate.

窒化ガリウム（ＧａＮ）系化合物半導体は、ＬＥＤ等の発光デバイスその他に広く応用されている。例えば、サファイア基板上にＥＬＯ（Epitaxially Laterally Overgrown）法を用いてＧａＮを成長させた場合、室温で１０，０００時間以上連続動作可能な青色レーザも報告されている。ＥＬＯ法においては、サファイア基板上に数ミクロンのＧａＮ層を形成し、ＧａＮの＜１１００＞方向に沿ってストライプ状のマスクＳｉＯ2を形成し、マスクＳｉＯ2の開口から垂直方向にＧａＮを再成長させる。 Gallium nitride (GaN) -based compound semiconductors are widely applied to light emitting devices such as LEDs and others. For example, when GaN is grown on a sapphire substrate by using the ELO (Epitaxially Laterally Overgrown) method, a blue laser capable of continuous operation for 10,000 hours or more at room temperature has been reported. In the ELO method, a GaN layer of several microns is formed on a sapphire substrate, a striped mask SiO 2 is formed along the <1100> direction of GaN, and GaN is regrown vertically from the opening of the mask SiO 2. Let

しかしながら、このＥＬＯ法においては、マスクＳｉＯ2が存在する部分におけるＧａＮ層で転位密度が減じているにすぎず、ＧａＮ層の一部しか良好な特性が得られないことになる。 However, in this ELO method, only the dislocation density is reduced in the GaN layer in the portion where the mask SiO 2 exists, and only a part of the GaN layer can obtain good characteristics.

一方、サファイアとＧａＮの格子不整合に鑑みて、サファイア基板上に低温でＧａＮあるいはＡｌＮのバッファ層を成長させ、さらにこのバッファ層の上にＧａＮ層を成長させることも提案されている。例えば、下記の文献には、サファイア基板上に低温でＧａＡｌＮのバッファ層を成長させ、さらにＧａＮなどの半導体層を形成することが記載されている。   On the other hand, in view of lattice mismatch between sapphire and GaN, it has also been proposed to grow a GaN or AlN buffer layer on a sapphire substrate at a low temperature and further grow a GaN layer on the buffer layer. For example, the following document describes that a GaAlN buffer layer is grown on a sapphire substrate at a low temperature, and further a semiconductor layer such as GaN is formed.

特開平４−２９７０２３号公報Japanese Patent Laid-Open No. 4-297003

しかし、この方法においても、低温バッファ層に高密度の転位が生じるため、その上に形成されるＧａＮあるいはＧａＡｌＮ層にも高密度の転位が生じてしまい、長時間の連続動作可能な発光デバイスを得るには十分でない。   However, even in this method, high-density dislocations are generated in the low-temperature buffer layer, so that high-density dislocations are also generated in the GaN or GaAlN layer formed on the low-temperature buffer layer. Not enough to get.

そこで、本願出願人は、先に特願平１１−３７６８４２号にて以下のような製造方法を提案した。すなわち、サファイア基板上に低温バッファ層を形成する前に、サファイア基板上に離散的に、あるいは複数の孔を有するバッファ体を形成し、このバッファ体の上に低温バッファ層を形成し、さらに低温バッファ層上にＧａＮ等の半導体を形成するのである。   Therefore, the applicant of the present application previously proposed the following manufacturing method in Japanese Patent Application No. 11-376842. That is, before forming the low-temperature buffer layer on the sapphire substrate, a buffer body having discrete or multiple holes is formed on the sapphire substrate, and the low-temperature buffer layer is formed on the buffer body. A semiconductor such as GaN is formed on the buffer layer.

図６及び図７には、本願出願人が先に提案した製造方法により製造されるＧａＮ系化合物半導体の構成が示されている。サファイア等の基板１０上にＳｉＮバッファ体１２が形成されている。ＳｉＮバッファ体１２は図７に示されるように基板１０を覆うよう層状に形成されるのではなく、離散的あるいは複数の孔１２ａを有するように形成されている。孔１２ａの部分はＳｉＮバッファ体１２が形成されておらず、基板１０が露出している。基板１０上に形成されたＳｉＮバッファ体１２は非晶質状態あるいは結晶状態のいずれでもよく、その上に形成される低温のＧａＮバッファ層１４の結晶成長を阻害する機能を有する。ＳｉＮバッファ体１２の上には低温（例えば５００度）でＧａＮバッファ層１４が約２０ｎｍ形成され、さらにＧａＮバッファ層１４上に高温（例えば１０７５度）でＧａＮ半導体層１６が約２μｍ形成される。このような構成とすることで、離散的に形成されたＳｉＮバッファ体１２の孔１２ａから面内に垂直な方向に低温バッファ層１４が成長し、やがてバッファ体１２を覆うように面内方向に成長していく。孔から垂直方向に成長する際には転位が生じやすいが、面内方向に成長する場合には下地層の影響を受けないため転位の発生を抑制することができ、結局ＧａＮ半導体層１６の転位も抑制することができる。   6 and 7 show the configuration of a GaN-based compound semiconductor manufactured by the manufacturing method previously proposed by the applicant of the present application. A SiN buffer body 12 is formed on a substrate 10 such as sapphire. The SiN buffer body 12 is not formed in a layer shape so as to cover the substrate 10 as shown in FIG. 7, but is formed so as to have discrete or plural holes 12a. In the portion of the hole 12a, the SiN buffer body 12 is not formed, and the substrate 10 is exposed. The SiN buffer body 12 formed on the substrate 10 may be in an amorphous state or a crystalline state, and has a function of inhibiting crystal growth of the low-temperature GaN buffer layer 14 formed thereon. A GaN buffer layer 14 is formed on the SiN buffer body 12 at a low temperature (for example, 500 degrees) at about 20 nm, and a GaN semiconductor layer 16 is formed on the GaN buffer layer 14 at a high temperature (for example, 1075 degrees) at about 2 μm. With such a configuration, the low temperature buffer layer 14 grows in the direction perpendicular to the surface from the holes 12a of the discretely formed SiN buffer body 12, and eventually extends in the in-plane direction so as to cover the buffer body 12. Growing up. Dislocations are likely to occur when growing in the vertical direction from the hole, but when grown in the in-plane direction, the generation of dislocations can be suppressed because they are not affected by the underlying layer, and eventually the dislocations of the GaN semiconductor layer 16 are suppressed. Can also be suppressed.

ところが、この方法でもある程度の転位が生じてしまう問題があった。すなわち、低温ＧａＮバッファ層１４上に高温でＧａＮ半導体層１６を成長させる際に、図８に示されるように基板の温度上昇に伴って低温ＧａＮバッファ層１４の一部が蒸発してしまい（図中符号１４ａ）、低温ＧａＮバッファ層１４の残存部分からＧａＮの成長が始まるため、残存部分がぶつかる部分で図９に示されるように転位１６ａが発生してしまうのである。また、蒸発の程度は昇温時間に依存するため、再現性を確保するためには高速で昇温する必要もある。   However, even this method has a problem that a certain amount of dislocation occurs. That is, when the GaN semiconductor layer 16 is grown on the low temperature GaN buffer layer 14 at a high temperature, a part of the low temperature GaN buffer layer 14 evaporates as the substrate temperature rises as shown in FIG. Middle code 14a), since the growth of GaN starts from the remaining portion of the low-temperature GaN buffer layer 14, dislocations 16a are generated at the portion where the remaining portion collides as shown in FIG. Further, since the degree of evaporation depends on the temperature raising time, it is necessary to raise the temperature at a high speed in order to ensure reproducibility.

本発明は、上記の問題点に鑑みなされたものであり、その目的は、ＧａＮ系半導体のより一層の転位密度低減を図ることが可能な製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a manufacturing method capable of further reducing the dislocation density of a GaN-based semiconductor.

上記目的を達成するために、本発明は、基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にＧａＮ系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、前記バッファ層の形成に先立ち、前記基板上に第１バッファ体を離散的に形成し、前記ＧａＮ系化合物半導体の形成に先立ち、前記バッファ層上に前記ＧａＮ系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第２バッファ体を離散的に形成し、前記第２バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記ＧａＮ系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする。 In order to achieve the above object, the present invention provides a method for producing a gallium nitride-based compound semiconductor in which a buffer layer is grown on a substrate at a low temperature, and a GaN-based compound semiconductor is further formed on the buffer layer. Prior to the formation, first buffer bodies are discretely formed on the substrate, and prior to the formation of the GaN-based compound semiconductor, the buffer layer is formed on the buffer layer along with the temperature rise during the formation of the GaN-based compound semiconductor. A second buffer body for preventing evaporation is formed discretely, and the second buffer body is made of silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor. characterized in that that.

本発明において、前記第１及び第２バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記ＧａＮ系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第１及び第２バッファ体は、複数の孔を有するように離散的に形成されることが好適である。 In the present invention, each of the first and second buffer bodies is silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor . The two buffer bodies are preferably formed discretely so as to have a plurality of holes .

本発明では、低温で形成されるバッファ層上に離散的にバッファ体を形成し、このバッファ体によりＧａＮ系化合物半導体形成時の昇温に伴う低温バッファ層の蒸発を防ぐことができる。低温バッファ層は昇温過程において結晶化し、ＧａＮ系化合物半導体は結晶化したバッファ層表面のうちバッファ体が形成されていない部分から核発生してバッファ体上を面内方向に成長していく。そして、隣の核から発生したものと融合して一つの連続層となる。隣の核までの距離はバッファ体の離散度によるが例えば１０〜１００ｎｍであり、高温で成長されるＧａＮ系化合物半導体の膜厚（例えば２μｍ）と比べて格段に小さく転位の発生を抑制できる。なお、隣の核との境界領域で発生する可能性がある転位は、成長中に隣の転位と会合してループ状となるためそれ以上膜厚方向に伝搬することはない。   In the present invention, a buffer body is discretely formed on a buffer layer formed at a low temperature, and this buffer body can prevent evaporation of the low-temperature buffer layer accompanying a temperature rise when forming a GaN-based compound semiconductor. The low-temperature buffer layer is crystallized during the temperature rising process, and the GaN-based compound semiconductor is nucleated from the portion of the crystallized buffer layer surface where the buffer body is not formed and grows on the buffer body in the in-plane direction. And it merges with the one generated from the adjacent nucleus to become one continuous layer. The distance to the adjacent nucleus depends on the degree of discreteness of the buffer body, but is, for example, 10 to 100 nm, which is much smaller than the film thickness (for example, 2 μm) of a GaN-based compound semiconductor grown at a high temperature and can suppress the occurrence of dislocations. It should be noted that dislocations that may occur in the boundary region with adjacent nuclei associate with adjacent dislocations during growth to form a loop, and therefore do not propagate further in the film thickness direction.

本発明によれば、バッファ層上にＧａＮ系半導体を形成する場合に、ＧａＮ系半導体の転位密度低減を図ることができる。   According to the present invention, when a GaN-based semiconductor is formed on the buffer layer, the dislocation density of the GaN-based semiconductor can be reduced.

以下、図面に基づき本発明の実施形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１には、本実施形態に係るＧａＮ系化合物半導体の構成が示されている。（ａ）に示されるように、サファイア等の基板１０上にＳｉＮバッファ体１２が離散的に形成され、その上に低温（例えば５００度）でＧａＮバッファ層１４が約２０ｎｍ形成される。ＳｉＮバッファ体１２は図７に示されるように複数の孔１２ａを有しており、ここから低温ＧａＮバッファ層１４が垂直方向に成長していく。   FIG. 1 shows the configuration of a GaN-based compound semiconductor according to this embodiment. As shown in (a), SiN buffer bodies 12 are discretely formed on a substrate 10 such as sapphire, and a GaN buffer layer 14 is formed thereon at a low temperature (for example, 500 degrees) by about 20 nm. As shown in FIG. 7, the SiN buffer body 12 has a plurality of holes 12a, from which the low-temperature GaN buffer layer 14 grows in the vertical direction.

本願出願人が先に提案した方法では、低温ＧａＮバッファ層１４上に直ちに高温（例えば１０７５度）でＧａＮ半導体層１６を成長させていたが、本実施形態では低温ＧａＮバッファ層１４上にＳｉＮバッファ体１２と同様な第２のＳｉＮバッファ体１５が形成される。この第２のＳｉＮバッファ体１５も離散的に形成され、複数の孔を有する。   In the method previously proposed by the applicant of the present application, the GaN semiconductor layer 16 is immediately grown on the low-temperature GaN buffer layer 14 at a high temperature (for example, 1075 degrees), but in this embodiment, the SiN buffer is formed on the low-temperature GaN buffer layer 14. A second SiN buffer body 15 similar to the body 12 is formed. The second SiN buffer body 15 is also discretely formed and has a plurality of holes.

そして、第２のＳｉＮバッファ体１５で低温ＧａＮバッファ層１４の大部分（全部ではないことに注意されたい）を被覆した後、（ｂ）に示されるように高温でＧａＮ半導体層１６が形成される。低温ＧａＮバッファ層１４の表面の大部分がＳｉＮバッファ体１５で覆われているため、基板の温度を上昇させても低温ＧａＮバッファ層１４は蒸発せず、昇温の過程で固相エピタキシーを起こし結晶化する。したがって、その上に形成されるＧａＮ半導体層１６はＳｉＮバッファ体１５の孔が核発生源となって転位の発生を防ぐことができる。   Then, after covering most (but not all) of the low-temperature GaN buffer layer 14 with the second SiN buffer body 15, the GaN semiconductor layer 16 is formed at a high temperature as shown in FIG. The Since most of the surface of the low-temperature GaN buffer layer 14 is covered with the SiN buffer body 15, the low-temperature GaN buffer layer 14 does not evaporate even when the substrate temperature is raised, and solid phase epitaxy occurs during the temperature rise process. Crystallize. Therefore, the GaN semiconductor layer 16 formed thereon can prevent the occurrence of dislocation by using the holes of the SiN buffer body 15 as nucleation sources.

図２には、ＭＯＣＶＤ法を用いた本実施形態に係る製造方法のフローチャートが示されており、図３には本実施形態で用いられる製造装置が示されている。まず、反応管２０内にサファイア基板１０をサセプタ２１上に載置し、Ｈ2雰囲気下でヒータ２２を用いてサファイア基板１０を１１５０度まで加熱して熱処理する。熱処理した後、温度を５００度まで下げ、ガス導入部２４から通気性を有する微多孔質部材２５を介してＨ2とＮ2の混合ガスを導入し、ガス導入部２３からシランガス（ＳｉＨ4）、アンモニアガス（ＮＨ3）及びＨ2を供給してＳｉＮバッファ体１２を形成する（Ｓ１０１）。ＳｉＨ4の流量は２０ｓｃｃｍ、ＮＨ3の流量は５ｓｌｍ程度である。 FIG. 2 shows a flowchart of the manufacturing method according to this embodiment using the MOCVD method, and FIG. 3 shows a manufacturing apparatus used in this embodiment. First, the sapphire substrate 10 is placed on the susceptor 21 in the reaction tube 20, and the sapphire substrate 10 is heated to 1150 degrees using a heater 22 in an H 2 atmosphere and heat-treated. After the heat treatment, the temperature is lowered to 500 ° C., a mixed gas of H 2 and N 2 is introduced from the gas introduction part 24 through the air-permeable microporous member 25, and silane gas (SiH 4 ) is introduced from the gas introduction part 23. Then, ammonia gas (NH 3 ) and H 2 are supplied to form the SiN buffer body 12 (S101). The flow rate of SiH 4 is 20 sccm, and the flow rate of NH 3 is about 5 slm.

次に、ＳｉＨ4の供給を停止し、ガス導入部２３からトリメチルガリウム（ＴＭＧ）、ＮＨ3、Ｈ2を供給して基板温度を４５０度に維持しながらＧａＮバッファ層１４を成長させる（Ｓ１０２）。ＧａＮバッファ層１４の成長時間は約７５ｓｅｃであり、約２０ｎｍ成長させる。 Next, the supply of SiH 4 is stopped, and trimethyl gallium (TMG), NH 3 , and H 2 are supplied from the gas inlet 23 to grow the GaN buffer layer 14 while maintaining the substrate temperature at 450 degrees (S102). . The growth time of the GaN buffer layer 14 is about 75 seconds, and is grown about 20 nm.

次に、ＴＭＧの供給を停止し、ガス導入部２３から再びＳｉＨ4、ＮＨ3、Ｈ2を供給して第２のＳｉＮバッファ体１５を形成する（Ｓ１０３）。第２のＳｉＮバッファ体１５の形成条件は、第１のＳｉＮバッファ体１２の形成条件と同一とすることができる。 Next, the supply of TMG is stopped, and SiH 4 , NH 3 , and H 2 are supplied again from the gas introduction unit 23 to form the second SiN buffer body 15 (S103). The formation conditions of the second SiN buffer body 15 can be the same as the formation conditions of the first SiN buffer body 12.

第２のＳｉＮバッファ体１５を形成した後、ヒータ２２で基板１０を１０７５度まで加熱し、ガス導入部２３からＴＭＧ、ＮＨ3、Ｈ2を供給してＧａＮ半導体層１６を成長させる（Ｓ１０４）。 After forming the second SiN buffer body 15, the substrate 10 is heated to 1075 degrees by the heater 22, and TMG, NH 3 and H 2 are supplied from the gas introduction part 23 to grow the GaN semiconductor layer 16 (S 104). .

このように、第２のＳｉＮバッファ体１５でＧａＮバッファ層１４の蒸発を防ぐことで、ＧａＮ半導体層１６の転位を効果的に抑制することができる。   Thus, dislocation of the GaN semiconductor layer 16 can be effectively suppressed by preventing the GaN buffer layer 14 from evaporating with the second SiN buffer body 15.

以下の条件で、常圧ＭＯＣＶＤ法によりＧａＮ系半導体を作成した。   A GaN-based semiconductor was prepared by atmospheric pressure MOCVD under the following conditions.

（１）従来例
サファイア基板／低温成長ＧａＮバッファ層／高温成長ＧａＮ層 (1) Conventional example Sapphire substrate / low temperature growth GaN buffer layer / high temperature growth GaN layer

（２）本願出願人先提案（比較例）
サファイア基板／ＳｉＮバッファ体／低温成長ＧａＮバッファ層／高温成長ＧａＮ層 (2) Applicant's proposal (comparative example)
Sapphire substrate / SiN buffer body / low temperature growth GaN buffer layer / high temperature growth GaN layer

（３）実施例
サファイア基板／第１ＳｉＮバッファ体／低温成長ＧａＮバッファ層／第２ＳｉＮバッファ体／高温成長ＧａＮ層
いずれの例においても、原料には１０ｐｐｍ水素希釈ＳｉＨ4、ＮＨ3、ＴＭＧを用いた。全ての例において、低温成長ＧａＮバッファ層及び高温成長ＧａＮ層の成長条件は同一である。低温成長ＧａＮバッファ層の成長温度は５００度、成長時間は７５ｓｅｃである。この成長温度は４５０度〜６００度の範囲であればほぼ同じ効果が得られる。高温成長ＧａＮ層の成長温度は１０７５度である。第１及び第２のＳｉＮバッファ体の形成温度は５００度（低温成長ＧａＮバッファ層と同一）で、水素希釈ＳｉＨ4とＮＨ3の流量はそれぞれ２０ｓｃｃｍ、５ｓｌｍである。形成時間は５０ｓｅｃ〜１５０ｓｅｃの範囲で変化させたが、本願出願人先提案にあるように１２５ｓｅｃのときに最も良好な結果が得られる。いずれの例においても、低温成長ＧａＮバッファ層の成長終了後、７分で高温成長ＧａＮ層の成長温度である１０７５度まで昇温し、転位密度を平面ＴＥＭ（透過型電子顕微鏡）を用いて計測した。以下にその結果を示す。

Figure 0003976745
(3) Examples 10 ppm hydrogen diluted SiH 4 , NH 3 and TMG were used as raw materials in any of the examples of sapphire substrate / first SiN buffer body / low temperature growth GaN buffer layer / second SiN buffer body / high temperature growth GaN layer. . In all examples, the growth conditions of the low temperature growth GaN buffer layer and the high temperature growth GaN layer are the same. The growth temperature of the low temperature growth GaN buffer layer is 500 degrees and the growth time is 75 seconds. If this growth temperature is in the range of 450 to 600 degrees, substantially the same effect can be obtained. The growth temperature of the high temperature growth GaN layer is 1075 degrees. The formation temperature of the first and second SiN buffer bodies is 500 degrees (the same as the low temperature growth GaN buffer layer), and the flow rates of hydrogen diluted SiH 4 and NH 3 are 20 sccm and 5 slm, respectively. Although the formation time was changed in the range of 50 sec to 150 sec, the best result was obtained at 125 sec as proposed by the applicant of the present application. In any example, after the growth of the low-temperature growth GaN buffer layer is completed, the temperature is raised to 1075 degrees, which is the growth temperature of the high-temperature growth GaN layer, in 7 minutes, and the dislocation density is measured using a planar TEM (transmission electron microscope). did. The results are shown below.
Figure 0003976745

このように、転位密度は従来例＞比較例＞実施例の順であり、実施例の方法により転位密度を減少させることができた。なお、実施例の場合には観測面積が小さいため０．１×１０8ｃｍ-2以下の測定は困難であった。 Thus, the dislocation density was in the order of conventional example> comparative example> example, and the dislocation density could be reduced by the method of the example. The measurement of 0.1 × 10 8 cm -2 or less for observation area is small in the case of Example was difficult.

また、昇温時間を７分から１０分、１５分と増大させた場合には、従来例では表面が次第に荒れてくることが確認された。また、比較例ではウエハの一部で転位密度の低減が観測された。すなわち、転位密度低減の再現性を確保するためには昇温時間を正確に制御する必要がある。一方、実施例では多少の転位密度の増加と表面の荒れが見られるものの、従来例及び比較例と比べると格段に影響は小さかった。したがって、実施例において転位密度低減の再現性確保は極めて容易である。   Further, it was confirmed that when the temperature raising time was increased from 7 minutes to 10 minutes and 15 minutes, the surface gradually became rough in the conventional example. In the comparative example, a reduction in dislocation density was observed in a part of the wafer. That is, in order to ensure the reproducibility of the dislocation density reduction, it is necessary to accurately control the temperature raising time. On the other hand, in the examples, although a slight increase in dislocation density and surface roughness were observed, the influence was remarkably small as compared with the conventional example and the comparative example. Therefore, it is very easy to ensure the reproducibility of reducing the dislocation density in the examples.

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various change is possible.

例えば、本実施形態ではＧａＮ半導体層１６の転位密度が減じるが、ＧａＮ半導体層１６に歪みが残存してしまう場合も考えられる。そこで、本願出願人が先に特願２０００−１４３８２６号で提案したように、第１のＳｉＮバッファ体１２を形成する前に、基板１０上に結晶核発生阻害層を離散的に形成することもできる。結晶核発生阻害層はＳｉＯ2やＳｉＮ、Ｓｉなど結晶の核発生がない、あるいは少ない材料を用いることができ、例えばＳｉＯ2を幅２〜５０μｍのストライプ状に離散的に形成することができる。 For example, in this embodiment, the dislocation density of the GaN semiconductor layer 16 is reduced, but there may be a case where strain remains in the GaN semiconductor layer 16. Therefore, as proposed in Japanese Patent Application No. 2000-143826 by the applicant of the present application, before the first SiN buffer body 12 is formed, crystal nucleation inhibition layers may be formed discretely on the substrate 10. it can. The crystal nucleus generation-inhibiting layer can be made of a material that does not generate or has few crystal nuclei such as SiO 2 , SiN, and Si. For example, SiO 2 can be discretely formed in stripes having a width of 2 to 50 μm.

図４には、このように形成されるＧａＮ系半導体の構成が示されている。図１（ｂ）と異なる点は、基板１０と第１のバッファ体１２との間に、ストライプ状のＳｉＯ2１１が形成されていることである。このようにＳｉＯ2１１を形成してその上に第１のＳｉＮバッファ体１２、ＧａＮバッファ層１４、第２のＳｉＮバッファ体１５、ＧａＮ半導体層１６を形成すると、これらの層はＳｉＯ2１１の開口部から成長し、やがて面内方向に成長してＳｉＯ2を覆うようになり、他の開口部から成長してきた層と会合してＧａＮ半導体層１６の歪みが緩和される。これにより、転位密度と歪みが共に小さいＧａＮ系半導体を得ることができる。 FIG. 4 shows the configuration of the GaN-based semiconductor formed in this way. The difference from FIG. 1B is that stripe-like SiO 2 11 is formed between the substrate 10 and the first buffer body 12. When SiO 2 11 is formed in this manner and the first SiN buffer body 12, the GaN buffer layer 14, the second SiN buffer body 15, and the GaN semiconductor layer 16 are formed thereon, these layers are made of SiO 2 11. It grows from the opening and eventually grows in the in-plane direction to cover the SiO 2 , and associates with the layer grown from the other opening to relieve the distortion of the GaN semiconductor layer 16. Thereby, a GaN-based semiconductor having both a low dislocation density and strain can be obtained.

また、図１（ｂ）に示すようにＧａＮ半導体層１６を形成した後に、ＧａＮ半導体層１６上にＩｎＧａＮ層を形成し、さらにＡｌＧａＮ層を形成することでＧａＮ半導体層１６の歪みを緩和することもできる。   In addition, after the GaN semiconductor layer 16 is formed as shown in FIG. 1B, an InGaN layer is formed on the GaN semiconductor layer 16, and an AlGaN layer is further formed to alleviate strain of the GaN semiconductor layer 16. You can also.

図５には、この場合のＧａＮ系半導体の構成が示されている。図１（ｂ）と異なる点は、ＧａＮ半導体層１６上にＩｎＧａＮ層１８及びＡｌＧａＮ層２０が形成されていることである。ＩｎＧａＮ層１８は例えば０．００１〜１μｍとすることができ、Ｉｎ組成は例えば０．０２〜０．５重量％とすることができる。ＩｎＧａＮ層１８の硬度はＧａＮ半導体層１６よりも小さいため、ＧａＮ半導体層１６の歪みはＩｎＧａＮ層１８で吸収され、デバイス構造としてもクラックのないものを得ることができる。   FIG. 5 shows the configuration of the GaN-based semiconductor in this case. The difference from FIG. 1B is that an InGaN layer 18 and an AlGaN layer 20 are formed on the GaN semiconductor layer 16. The InGaN layer 18 can be set to 0.001 to 1 μm, for example, and the In composition can be set to 0.02 to 0.5 wt%, for example. Since the hardness of the InGaN layer 18 is smaller than that of the GaN semiconductor layer 16, the strain of the GaN semiconductor layer 16 is absorbed by the InGaN layer 18, and a device structure having no cracks can be obtained.

なお、ＩｎＧａＮ層１８の代わりに量子井戸構造の超格子層（あるいは多層量子井戸ＭＱＷ）を形成してもよい。超格子層は、２〜３ｎｍ厚のＩｎＧａＮとＧａＮを交互に積層して構成することができる。   Instead of the InGaN layer 18, a superlattice layer (or multilayer quantum well MQW) having a quantum well structure may be formed. The superlattice layer can be formed by alternately laminating InGaN and GaN having a thickness of 2 to 3 nm.

また、本実施形態では第１バッファ体１２を形成することを前提としているが、第１バッファ体１２を形成することなく基板上にＧａＮバッファ層１４を形成し、ＧａＮバッファ層１４上に第２のバッファ体１５を形成し、その後ＧａＮ半導体層１６を形成する際に、ＧａＮ半導体層１６の成長を途中で中断して離散的に形成された第３バッファ体を介在させ、その後成長を再開してＧａＮ半導体層１６を形成してもよい。この方法でも第２バッファ体１５により低温のＧａＮバッファ層１４の蒸発を防止しつつ、第３バッファ体によりＧａＮ半導体層１６の転位密度を低減することができる。もちろん、第１バッファ体１２、第２バッファ体１５及び第３バッファ体の全てを形成することもできる。   Further, in the present embodiment, it is assumed that the first buffer body 12 is formed. However, the GaN buffer layer 14 is formed on the substrate without forming the first buffer body 12, and the second buffer body 14 is formed on the GaN buffer layer 14. When the buffer body 15 is formed and then the GaN semiconductor layer 16 is formed, the growth of the GaN semiconductor layer 16 is interrupted in the middle to interpose a discretely formed third buffer body, and then the growth is resumed. Thus, the GaN semiconductor layer 16 may be formed. Also in this method, the dislocation density of the GaN semiconductor layer 16 can be reduced by the third buffer body while preventing the low temperature GaN buffer layer 14 from being evaporated by the second buffer body 15. Of course, all of the first buffer body 12, the second buffer body 15, and the third buffer body can be formed.

また、本実施形態においてバッファ体はＳｉＮ以外にＳｉやＳｉＯ2を用いることができる。 In the present embodiment, the buffer body can use Si or SiO 2 in addition to SiN.

実施形態のＧａＮ系化合物半導体の構成図である。It is a block diagram of the GaN-type compound semiconductor of embodiment. 実施形態の製造処理フローチャートである。It is a manufacturing process flowchart of an embodiment. 実施形態の製造装置の概念構成図である。It is a conceptual lineblock diagram of a manufacturing device of an embodiment. 他の実施形態のＧａＮ系化合物半導体の構成図である。It is a block diagram of the GaN-type compound semiconductor of other embodiment. さらに他の実施形態のＧａＮ系化合物半導体の構成図である。It is a block diagram of the GaN-type compound semiconductor of other embodiment. 関連技術のＧａＮ系化合物半導体の構成図である。It is a block diagram of the GaN-type compound semiconductor of related technology. バッファ体の平面図である。It is a top view of a buffer body. 図６に示された関連技術の説明図（その１）である。It is explanatory drawing (the 1) of the related technique shown by FIG. 図６に示された関連技術の説明図（その２）である。It is explanatory drawing (the 2) of the related technique shown by FIG.

符号の説明Explanation of symbols

１０ 基板、１２ 第１バッファ体、１４ ＧａＮバッファ層、１５ 第２バッファ体、１６ ＧａＮ半導体層。   10 substrate, 12 first buffer body, 14 GaN buffer layer, 15 second buffer body, 16 GaN semiconductor layer.

Claims (2)

基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にＧａＮ系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、
前記バッファ層の形成に先立ち、前記基板上に第１バッファ体を離散的に形成し、前記ＧａＮ系化合物半導体の形成に先立ち、前記バッファ層上に前記ＧａＮ系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第２バッファ体を離散的に形成し、前記第２バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記ＧａＮ系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。 In the method for producing a gallium nitride compound semiconductor, a buffer layer is grown on the substrate at a low temperature, and a GaN compound semiconductor is further formed on the buffer layer.
Prior to the formation of the buffer layer, first buffer bodies are discretely formed on the substrate, and prior to the formation of the GaN-based compound semiconductor, the temperature rises when the GaN-based compound semiconductor is formed on the buffer layer. A second buffer body for preventing evaporation of the buffer layer is formed discretely, and the second buffer body is silicon or a silicon compound, and a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor are provided. A method of manufacturing a gallium nitride-based compound semiconductor, characterized by being formed as a step . 請求項１記載の方法において、
前記第１及び第２バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記ＧａＮ系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第１及び第２バッファ体は、複数の孔を有するように離散的に形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。 The method of claim 1, wherein
Each of the first and second buffer bodies is silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor, and the first and second buffer bodies are A method of manufacturing a gallium nitride compound semiconductor, wherein the gallium nitride compound semiconductor is discretely formed so as to have a plurality of holes .
JP2004064817A 2004-03-08 2004-03-08 Method for producing gallium nitride compound semiconductor Expired - Lifetime JP3976745B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004064817A JP3976745B2 (en) 2004-03-08 2004-03-08 Method for producing gallium nitride compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004064817A JP3976745B2 (en) 2004-03-08 2004-03-08 Method for producing gallium nitride compound semiconductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001194060A Division JP3544958B2 (en) 2001-06-27 2001-06-27 Method of manufacturing gallium nitride based compound semiconductor

Publications (2)

Publication Number Publication Date
JP2004172645A JP2004172645A (en) 2004-06-17
JP3976745B2 true JP3976745B2 (en) 2007-09-19

Family

ID=32709576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004064817A Expired - Lifetime JP3976745B2 (en) 2004-03-08 2004-03-08 Method for producing gallium nitride compound semiconductor

Country Status (1)

Country Link
JP (1) JP3976745B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047756B1 (en) 2005-06-16 2011-07-07 엘지이노텍 주식회사 Method of manufacturing light emitting diode using silicon nitride (SiN) layer
KR101316117B1 (en) * 2006-09-19 2013-10-11 서울바이오시스 주식회사 A light emitting diode of a nitride compound and fabricating method therefor
KR101321935B1 (en) * 2006-12-01 2013-10-25 서울바이오시스 주식회사 A light emitting diode of a nitride compound and fabricating method therefor
KR100999684B1 (en) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
CN103498193B (en) * 2013-09-26 2016-05-18 西安神光皓瑞光电科技有限公司 A kind of epitaxial growth method that improves material crystals quality
CN104409586B (en) * 2014-11-13 2017-02-15 湘能华磊光电股份有限公司 GaN-based III-V compound semiconductor LED (light emitting diode) epitaxial wafer and production method thereof
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688131B (en) 2016-09-14 2020-03-11 日商東芝記憶體股份有限公司 Semiconductor device

Also Published As

Publication number Publication date
JP2004172645A (en) 2004-06-17

Similar Documents

Publication Publication Date Title
JP5276852B2 (en) Method for manufacturing group III nitride semiconductor epitaxial substrate
KR100453210B1 (en) METHOD FOR PRODUCING GaN-BASED COMPOUND SEMICONDUCTOR AND GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
JP3821232B2 (en) Porous substrate for epitaxial growth, method for producing the same, and method for producing group III nitride semiconductor substrate
US20040079958A1 (en) Method for manufacturing gallium nitride compound semiconductor
JP4860736B2 (en) Semiconductor structure and method of manufacturing the same
JP2006278477A (en) Substrate for semiconductor growth, epitaxial substrate and semiconductor device using it, and method of manufacturing epitaxial substrate
JP3476754B2 (en) Method for manufacturing gallium nitride-based compound semiconductor
JP2006237582A (en) Method of growing crystalline gallium nitride-based compound and semiconductor device including gallium nitride-based compound
JP3976745B2 (en) Method for producing gallium nitride compound semiconductor
JP2006060164A (en) Nitride semiconductor device and method of growing nitride semiconductor crystal
JP3274674B2 (en) Method for manufacturing gallium nitride-based compound semiconductor
JP3544958B2 (en) Method of manufacturing gallium nitride based compound semiconductor
JP3982788B2 (en) Method for forming semiconductor layer
JP3946976B2 (en) Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP2006324512A (en) Nitride semiconductor thin film and its manufacturing method
JP3642001B2 (en) Nitride semiconductor element, method for producing nitride semiconductor crystal, and nitride semiconductor substrate
JP4140595B2 (en) Gallium nitride compound semiconductor
JP4172444B2 (en) Method for producing gallium nitride compound semiconductor
JP4055763B2 (en) Gallium nitride compound semiconductor and semiconductor substrate
JP4748925B2 (en) Epitaxial substrate, semiconductor multilayer structure, and method for reducing dislocations in group III nitride layer
JP4545389B2 (en) Dislocation reduction method for epitaxial substrate and group III nitride layer group
JP2005057064A (en) Group iii nitride semiconductor layer and growth method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3976745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term