JP3973630B2

JP3973630B2 - データ伝送装置およびデータ伝送方法

Info

Publication number: JP3973630B2
Application number: JP2004011451A
Authority: JP
Inventors: 則夫大村; 俊也青木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-01-20
Filing date: 2004-01-20
Publication date: 2007-09-12
Anticipated expiration: 2024-01-20
Also published as: TW200537883A; CN1645788A; KR20050076685A; TWI265706B; JP2005210159A; US7889763B2; US20090268757A1; US7515613B2; US20050157657A1; KR100690473B1

Description

本発明は、データ伝送装置およびデータ伝送方法に関し、特に、外部装置とバス接続やシリアル接続が可能なコンピュータのシリアルデータ伝送に関する。

従来より、データ端末装置（ＤＴＥ：ＤａｔａＴｅｒｍｉｎａｌＥｑｕｉｐｍｅｎｔ）とデータ回線終端装置（ＤＣＥ：ＤａｔａＣｉｒｃｕｉｔＴｅｒｍｉｎａｌＥｑｕｉｐｍｅｎｔ）との間の通信としてシリアルデータ伝送が知られている。シリアルデータ伝送とは、送信側から受信側に情報を伝えるときに、１本のデータ信号線で１ビットずつデータを順次伝送することである。シリアルデータ伝送による方法でデータが伝送される装置間インタフェースのひとつとして、ＣＣＩＴＴ（国際電信電話諮問委員会）Ｘ．２１によるインタフェースが知られている。このインタフェースでは、ＤＴＥとＤＣＥとは５本の信号線で接続されている。その５本の信号線とは具体的には、送信データ線（Ｔ線）、受信データ線（Ｒ線）、コントロール線（Ｃ線）、インディケーション線（Ｉ線）、および信号エレメント・タイミング線（Ｓ線）である。

特開昭６０−１２８３７号公報には、ＤＴＥとＤＣＥとを接続する５本の信号線のうちＴ線とＣ線とを統合してＴ’線とし、さらに、Ｒ線とＩ線とＳ線とを統合してＲ’線とし、その２本の信号線によりデータを伝送する方法が開示されている。このデータ伝送方法によると、ＤＴＥとＤＣＥのそれぞれにマルチプレクス手段とデマルチプレクス手段とが設けられ、それらによってマルチプレクスおよびデマルチプレクスされた信号から同期信号を抽出する手段がさらにＤＴＥとＤＣＥのそれぞれに設けられている。これにより、従来に比して少ない信号線でデータが伝送される。
特開昭６０−１２８３７号公報

ところが、上述のデータ伝送方法によると、データ送受信の同期を取るためのクロック信号をデータ信号とともに伝送するためにＤＣＥ内にクロックの周波数を１０倍に高めるための装置が必要となる。また、ＤＴＥとＤＣＥとの間での双方向通信が前提となっている。このため、ＤＴＥからＤＣＥへの単方向のデータ伝送としては、データの伝送効率は良いとは言えない。

そこで、本発明では、少ない信号線で高速な単方向のデータ伝送が可能なデータ伝送装置およびデータ伝送方法を提供することを目的とする。

第１の発明は、外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え、前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路であって、
前記符号化手段は、任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化することを特徴とする。

第２の発明は、第１の発明において、
前記符号化手段は、
前記入力信号を、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化し、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号を前記特定の値に符号化することを特徴とする。

第３の発明は、第１の発明および第２の発明において、
前記符号化手段は、前記入力信号の値が連続する２単位期間の伝送用信号の値に対応するように前記入力信号を符号化することを特徴とする。

第４の発明は、第１から第３の発明において、
前記伝送用信号を２本の伝送用信号線に出力することを特徴とする。

第５の発明は、複数の伝送用信号線によって伝送された伝送用信号を受信する受信回路であって、
前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成手段を備えることを特徴とする。

第６の発明は、第５の発明において、
前記クロックに基づいて前記伝送用信号を復号化する復号化手段を更に備えることを特徴とする。

第７の発明は、第６の発明において、
前記復号化手段は、前記クロックが生成される間隔に相当する期間を単位期間とし、任意の単位期間の伝送用信号の値が予め決められた特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号を復号化することを特徴とする。

第８の発明は、第６の発明および第７の発明において、
前記復号化手段は、２単位期間毎に前記伝送用信号を復号化することを特徴とする。

第９の発明は、第５から第８の発明において、
２本の伝送用信号線によって伝送された前記伝送用信号を受信することを特徴とする。

第１０の発明は、外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路と、前記複数の伝送用信号線によって伝送された前記伝送用信号を受信する受信回路とを備えるデータ伝送装置であって、
前記符号化手段は、任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化し、
前記受信回路は、前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成手段を含むことを特徴とする。

第１１の発明は、第１０の発明において、
前記受信回路は、前記クロックに基づいて前記伝送用信号を復号化する復号化手段を更に備えることを特徴とする。

第１２の発明は、第１１の発明において、
前記符号化手段は、
前記入力信号を、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化し、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号を前記特定の値に符号化し、
前記復号化手段は、
任意の単位期間の伝送用信号の値が前記特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号を復号化することを特徴とする。

第１３の発明は、外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路と、前記複数の伝送用信号線によって伝送された前記伝送用信号を受信する受信回路との間におけるデータ伝送方法であって、
任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化する符号化ステップと、
前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成ステップと
を備えることを特徴とする。

第１４の発明は、第１３の発明において、
前記クロックに基づいて前記伝送用信号を復号化する復号化ステップを更に備えることを特徴とする。

第１５の発明は、第１４の発明において、
前記符号化ステップでは、
前記入力信号が、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化され、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号が前記特定の値に符号化され、
前記復号化ステップでは、
任意の単位期間の伝送用信号の値が前記特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号が復号化されることを特徴とする。

上記第１の発明によれば、送信回路に入力信号が入力されると、その入力信号を符号化することにより生成される伝送用信号が複数の伝送用信号線に出力される。その際、予め設定された単位期間毎に、複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化する。このため、その論理レベルの変化に基づいてクロック信号が生成されるように送信先を構成することにより、送信回路からクロック信号を出力する必要がなくなる。したがって、クロック信号を伝送するための信号線が不要となり、従来よりも少ない信号線で高速なデータ伝送が可能となる。

上記第２の発明によれば、任意の連続する２単位期間において伝送用信号線に出力されるべき伝送用信号の値が同じになる場合に、後続の単位期間には入力信号が予め決められた特定の値に符号化される。これにより、任意の連続する２単位期間において、先行する単位期間と後続の単位期間とで伝送用信号線に出力される伝送用信号の値が同じになることはない。このため、伝送用信号の論理レベルの変化に基づいてクロック信号が生成されるように送信先を構成することにより送信回路からクロック信号を出力する必要がなくなり、第１の発明と同様、従来よりも少ない信号線で高速なデータ伝送が可能となる。

上記第３の発明によれば、上記第１の発明と同様の効果が得られる。
上記第４の発明によれば、上記第１の発明と同様の効果が得られる。

上記第５の発明によれば、受信回路では伝送用信号線から受信した伝送用信号の値の変化に基づいてクロック信号が生成される。このため、予め設定された単位期間毎に伝送用信号の値が変化するように送信元を構成することにより、受信回路にクロック信号を入力する必要がなくなる。これにより、クロック信号を伝送するための信号線が不要となり、従来よりも少ない信号線で高速なデータ伝送が可能となる。

上記第６の発明によれば、上記第５の発明と同様の効果が得られる。

上記第７の発明によれば、予め決められた特定の値の伝送用信号が受信回路に入力されると、その伝送用信号が入力された単位期間の直前の単位期間に受信回路に入力された伝送用信号が復号化される。このため、任意の連続する２単位期間において、後続の単位期間に特定の値の伝送用信号を伝送することで、当該２単位期間における先行する単位期間と後続の単位期間とで同じ値の伝送用信号が伝送されたことを表すことができる。これにより、任意の連続する２単位期間において先行する単位期間と後続の単位期間とで伝送用信号の値が同じになるべき場合であっても、先行する単位期間から後続の単位期間に移るタイミングが検出される。したがって、受信回路にクロック信号を入力しなくてもクロック信号を生成することができ、上記第５の発明と同様、従来よりも少ない信号線で高速なデータ伝送が可能となる。

上記第８の発明によれば、上記第５の発明と同様の効果が得られる。
上記第９の発明によれば、上記第５の発明と同様の効果が得られる。

上記第１０の発明によれば、送信回路に入力信号が入力されると、その入力信号を符号化することにより生成される伝送用信号が複数の伝送用信号線に出力される。その際、予め設定された単位期間毎に、複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化する。また、受信回路では伝送用信号線から受信した伝送用信号の値の変化に基づいてクロック信号が生成される。このため、送信回路からクロック信号を伝送しなくても、受信回路ではクロック信号を生成することができる。これにより、クロック信号を伝送するための信号線が不要となり、従来よりも少ない信号線で高速なデータ伝送が可能となる。

上記第１１の発明によれば、上記第１０の発明と同様の効果が得られる。
上記第１２の発明によれば、上記第１０の発明と同様の効果が得られる。
上記第１３の発明によれば、上記第１０の発明と同様の効果が得られる。
上記第１４の発明によれば、上記第１０の発明と同様の効果が得られる。
上記第１５の発明によれば、上記第１０の発明と同様の効果が得られる。

以下、添付図面を参照しつつ、本発明の一実施形態について説明する。

＜１．データ伝送装置の構成＞
図１は、本発明の一実施形態に係るデータ伝送装置の全体構成を示すブロック図である。このデータ伝送装置は、送信装置１００と、受信装置２００と、送信装置１００と受信装置２００とを接続する伝送用信号線とで構成される。送信装置１００は、ＣＰＵ３と記憶部４と入力インタフェース部５と送信側インタフェース部（送信回路）６とディスク用Ｉ／Ｏインタフェース部７と表示制御部８とからなる本体部１０と、ディスク用Ｉ／Ｏインタフェース部７に接続された補助記憶装置１４と、表示制御部８に接続された表示装置１２と、入力インタフェース部５に接続されたキーボード１６やマウス１８などの入力装置とを備えている。受信装置２００は、制御部２０と、記憶部２２と、受信側インタフェース部（受信回路）２４とを備えている。そして、送信装置１００内の送信側インタフェース部６と、受信装置２００内の受信側インタフェース部２４と、送信装置１００と受信装置２００とを接続する伝送用信号線とによってデータ伝送部３００が構成されている。

図２は、このデータ伝送装置のデータ伝送部３００の詳細な構成を示すブロック図である。送信側インタフェース部６はエンコーダ（符号化器）４０を備え、受信側インタフェース部２４はデコーダ（復号化器）４１とクロック復号器４２とを備えている。送信側インタフェース部６と受信側インタフェース部２４とは２本の伝送用信号線によって接続されている。（以下、説明の便宜上、上記２本の伝送用信号線のうち一方をＡ線４８といい、他方をＢ線４９という。）送信側インタフェース部６から受信側インタフェース部２４へと延びるＡ線４８は、受信側インタフェース部２４内で分岐し、その一方はデコーダ４１と接続され、他方はクロック復号器４２と接続されている。同様に、Ｂ線も受信側インタフェース部２４内で分岐し、その一方はデコーダ４１と接続され、他方はクロック復号器４２と接続されている。なお、エンコーダ４０、デコーダ４１は後述のようにそれぞれ符号化、復号化を行うための回路であり、回路内の具体的な構成については特に限定されない。

図３は、本実施形態におけるクロック復号器４２の詳細な構成を示す回路図である。このクロック復号器４２は、２個の排他的論理和回路（以下「ＥＸ−ＯＲ回路」という）９１および９２と、論理和回路（以下「ＯＲ回路」という）９３と、２個のキャパシタＣ１およびＣ２と、２個の抵抗器Ｒ１およびＲ２とを備えている。クロック復合器４２の外部から内部へと延びるＡ線４８は、クロック復合器４２内において分岐点ＳＰ１で分岐し、その一方はＥＸ−ＯＲ回路９１の入力端子ＩＮ１に接続され、他方はＥＸ−ＯＲ回路９１の入力端子ＩＮ２に接続されている。Ａ線４８は、分岐点ＳＰ１と入力端子ＩＮ２の間で、さらに分岐点ＳＰ２で分岐している。また、分岐点ＳＰ１には抵抗器Ｒ１の一端が接続され、抵抗器Ｒ１の他端は、ＥＸ−ＯＲ回路９１の入力端子ＩＮ２に接続されるとともに、キャパシタＣ１を介して接地されている。

クロック復合器４２の外部から内部へと延びるＢ線４９は、クロック復合器４２内において分岐点ＳＰ３で分岐し、その一方はＥＸ−ＯＲ回路９２の入力端子ＩＮ３に接続され、他方はＥＸ−ＯＲ回路９２の入力端子ＩＮ４に接続されている。Ｂ線４９は、分岐点ＳＰ３と入力端子ＩＮ４の間で、さらに分岐点ＳＰ４で分岐している。また、分岐点ＳＰ３には抵抗器Ｒ２の一端が接続され、抵抗器Ｒ２の他端は、ＥＸ−ＯＲ回路９２の入力端子ＩＮ４に接続されるとともに、キャパシタＣ２を介して接地されている。

ＥＸ−ＯＲ回路９１の出力端子ＯＵＴ１はＯＲ回路９３の入力端子ＩＮ５に接続され、ＥＸ−ＯＲ回路９２の出力端子ＯＵＴ２はＯＲ回路９３の入力端子ＩＮ６に接続されている。そして、ＯＲ回路９３の出力端子ＯＵＴ３から延びる信号線はクロック復合器４２の外部へと伸びている。

＜２. 送信側インタフェースの動作＞
次にこのデータ伝送装置における送信側インタフェース部６の動作について説明する。図２に示すように、エンコーダ４０には入力信号ＩＮＤＡＴＡが入力される。入力信号ＩＮＤＡＴＡは、ＤＩＮ１、ＤＩＮ２、およびＤＩＮ３の３つの信号によって構成されている。各信号ＤＩＮ１、ＤＩＮ２、およびＤＩＮ３により１ビットの情報が伝達される。すなわち、入力信号ＩＮＤＡＴＡによって、３ビットの情報が伝達される。この入力信号ＩＮＤＡＴＡには、例えば、赤色、緑色、および青色のそれぞれにつき６ビットからなる１８ビットのＲＧＢ信号が３ビットずつに時分割されたものがある。この３ビットのデータのように、エンコーダ４０に入力信号ＩＮＤＡＴＡが入力されることにより当該エンコーダ４０に一度に取り込まれるデータのことを「１ユニット分のデータ」という。

図４は、入力信号ＤＩＮ１、ＤＩＮ２、およびＤＩＮ３の示す論理値の組み合わせを示す図である。図４に示すように、入力信号ＤＩＮ１、ＤＩＮ２、およびＤＩＮ３の示す論理値の組み合わせは８通りある。なお、本説明においては、信号の論理レベルのうち、ハイレベルは論理値「１」に対応し、ローレベルは論理値「０」に対応するものとする。

図５は、Ａ線４８に供給される信号（以下「Ａ線信号」という。）の論理レベルとＢ線４９に供給される信号（以下「Ｂ線信号」という。）の論理レベルの組み合わせを示す図である。図５に示すように、Ａ線信号の論理レベルとＢ線信号の論理レベルの組み合わせは４通りある。なお、説明の便宜上、Ａ線信号の論理レベルとＢ線信号の論理レベルの組み合わせで表される状態のことを「ＡＢ伝送状態」という。図５に示すようにＡＢ伝送状態は４通りあり、便宜上、各ＡＢ伝送状態に対して記号「Ｘ」、「Ｙ」、「Ｚ」、および「Ｓ」を割り当てる。例えば、Ａ線信号がハイレベル（以下「Ｈレベル」という。）かつＢ線信号がローレベル（以下「Ｌレベル」という。）であるときの「ＡＢ伝送状態」は「Ｚ」である。なお、予め設定された期間である単位期間毎にＡＢ伝送状態が切り替えられるように、Ａ線信号およびＢ線信号がエンコーダ４０から出力される。

上述の通り、入力信号ＩＮＤＡＴＡを構成するＤＩＮ１、ＤＩＮ２、およびＤＩＮ３の組み合わせは８通りある。一方、ＡＢ伝送状態は４通りある。このため、入力信号ＩＮＤＡＴＡ（１ユニット分のデータ）の示す情報を１単位期間にエンコーダ４０からデコーダ４１に伝達することはできない。そこで、本実施形態では、入力信号ＩＮＤＡＴＡの値は連続する２単位期間のＡＢ伝送状態に対応づけられる。これにより、入力信号ＩＮＤＡＴＡ（１ユニット分のデータ）の示す情報は２単位期間でエンコーダ４０からデコーダ４１に伝達される。なお、このような連続する２単位期間のうち時間的に先行している単位期間を「第１の単位期間」といい、「第１の単位期間」の次の単位期間を「第２の単位期間」という。図６は、Ａ線信号およびＢ線信号の波形図である。図６に示すように、第１の単位期間と第２の単位期間とを合わせた２単位期間毎に、１ユニット分のデータが順次エンコーダ４０からデコーダ４１に伝送される。

ところで、或る単位期間に生じ得るＡＢ伝送状態は、図５に示すように、Ｘ、Ｙ、Ｚ、およびＳのいずれかである。ここで、或る単位期間には、Ｓ（特定の値）を除いたＸ、Ｙ、およびＺのいずれかのＡＢ伝送状態になるとする。この場合、連続する２単位期間に生じ得る、第１の単位期間と第２の単位期間とにおけるＡＢ伝送状態の組み合わせは図７に示すように９通りとなる。また、図４に示したとおり、８通りの入力信号ＩＮＤＡＴＡがエンコーダ４０に入力される。このため、図８に示すように、入力信号ＩＮＤＡＴＡの値と２単位期間におけるＡＢ伝送状態とを対応づけることができる。例えば、入力信号ＩＮＤＡＴＡの値「０１１」は、第１の単位期間にはＹとなり第２の単位期間にはＸとなるＡＢ伝送状態と対応づけられている。

本実施形態では、送信側インタフェース部６と受信側インタフェース部２４との間でクロック信号は伝送されず、後述のようにＡ線信号とＢ線信号とに基づいて受信側インタフェース部２４でクロック信号が生成される。ところで、入力信号ＩＮＤＡＴＡの値とＡＢ伝送状態とが図８に示すように対応づけられると、第１の単位期間におけるＡＢ伝送状態と第２の単位期間におけるＡＢ伝送状態とが同じになる場合がある（例えば、入力信号ＩＮＤＡＴＡの値が「０００」の場合）。この場合、受信側インタフェース部２４では、第１の単位期間から第２の単位期間に移るタイミングを検出することができず、クロック信号を生成することができない。そこで本実施形態では、第１の単位期間におけるＡＢ伝送状態と第２の単位期間におけるＡＢ伝送状態とが同じになるような入力信号ＩＮＤＡＴＡがエンコーダ４０に入力された場合に第２の単位期間にはＡＢ伝送状態がＳとなるように、図９に示すように入力信号ＩＮＤＡＴＡの値とＡＢ伝送状態とが対応づけられている。すなわち、エンコーダ４０では図１０（ａ）に示す真理値表に基づいてデータが符号化される。その結果、第１の単位期間におけるＡＢ伝送状態と第２の単位期間におけるＡＢ伝送状態とは必ず異なることとなり、受信側インタフェース部２４では第１の単位期間から第２の単位期間に移るタイミングが検出される。これにより、受信側インタフェース部２４ではクロック信号が生成される。このため、送信側インタフェース部６から受信側インタフェース部２４にクロック信号を伝達する必要がなくなる。

ここで、第１の単位期間におけるＡＢ伝送状態と第２の単位期間におけるＡＢ伝送状態の組み合わせが９通りである一方、入力信号ＩＮＤＡＴＡの値は８通りであるため、入力信号ＩＮＤＡＴＡの値と対応づけられないＡＢ伝送状態の組み合わせ（「第１の単位期間」が「Ｚ」かつ「第２の単位期間」が「Ｓ」になる組み合わせ）がある。このＡＢ伝送状態の組み合わせは、例えば、データ伝送部３００内において何らかの制御をするための制御信号として用いられ、図９で「ＩＮＤＡＴＡ」が「Ｆｌａｇ」となっている行、および、図１０（ａ）および（ｂ）で「入力」が「Ｆｌａｇ」となっている行に相当する。

次に、図６および図９を参照しつつ、或る１ユニット分のデータの伝送期間からその次の１ユニット分のデータの伝送期間に移るときのＡＢ伝送状態の変化について説明する。入力信号ＩＮＤＡＴＡの値とＡＢ伝送状態とが図９に示すように対応づけられていると、図６で参照符号Ｔ１で示す期間における第２の単位期間と参照符号Ｔ２で示す期間における第１の単位期間とでＡＢ伝送状態が同じになる場合があり得る。例えば、Ｔ１で示す期間に値が「０１１」である入力信号ＩＮＤＡＴＡが入力され、Ｔ２で示す期間に値が「０００」である入力信号ＩＮＤＡＴＡが入力されたと仮定する。このとき、Ｔ１における第２の単位期間のＡＢ伝送状態はＸ、Ｔ２における第１の単位期間のＡＢ伝送状態もＸとなる。この場合、受信側インタフェース部２４では、Ｔ１で示す期間からＴ２で示す期間に移るタイミングを検出することができず、クロック信号を生成することができない。そこで、或る１ユニット分のデータのデータ伝送期間における第１の単位期間のＡＢ伝送状態が、その前の１ユニット分のデータのデータ伝送期間における第２の単位期間のＡＢ伝送状態と同じになる場合には、当該或る１ユニット分のデータのデータ伝送期間における第１の単位期間のＡＢ伝送状態を「Ｓ」にする。その結果、上記例では、Ｔ１における第２の単位期間のＡＢ伝送状態はＸ、Ｔ２における第１の単位期間のＡＢ伝送状態はＳとなり、受信側インタフェース部２４ではＴ１で示す期間からＴ２で示す期間に移るタイミングが検出される。これにより、受信側インタフェース部２４ではクロック信号が生成される。

図１１は、連続する２単位期間におけるＡＢ伝送状態の組み合わせと、各ＡＢ伝送状態の組み合わせについてのＡ線信号とＢ線信号の論理レベルの変化を説明するための図である。上述の構成により、任意の連続する２単位期間におけるＡＢ伝送状態の組み合わせは図１１に示すとおりとなる。なお、「先行する単位期間」とは連続する２単位期間のうち時間的に先行している期間のことをいい、「後続の単位期間」とは連続する２単位期間のうち時間的に後の期間のことをいう。図１１に示すように、連続する２単位期間におけるＡＢ伝送状態の組み合わせは１２通りある。例えば、「先行する単位期間」のＡＢ伝送状態が「Ｘ」で、かつ、「後続の単位期間」のＡＢ伝送状態が「Ｙ」の場合、「先行する単位期間」から「後続の単位期間」に移る時に「Ｂ線信号」の論理レベルが変化することを示している。このように、１２通りあるＡＢ伝送状態の組み合わせのいずれについても、「先行する単位期間」から「後続の単位期間」に移る時に少なくとも「Ａ線信号」もしくは「Ｂ線信号」のいずれか一方の論理レベルが変化する。

＜３. 受信側インタフェースの動作＞
次に、このデータ伝送装置における受信側インタフェース部２４の動作について説明する。図２に示すように、デコーダ４１はエンコーダ４０から出力されたＡ線信号、Ｂ線信号と、クロック復号器４２から出力されたクロック信号とを受け取る。クロック復号器４２はＡ線信号およびＢ線信号を受け取る。デコーダ４１では、クロック信号に同期してＡ線信号の値とＢ線信号の値とが読み込まれ、図１０（ｂ）に示す真理値表に基づいてデータが復号化される。その際、Ａ線信号の値とＢ線信号の値とで表されるＡＢ伝送状態がＳである場合には、その単位期間には直前の単位期間のＡ線信号およびＢ線信号を受け取ったものとして復号化される。その復号化の結果、デコーダ４１から出力信号ＤＯＵＴ１、ＤＯＵＴ２、およびＤＯＵＴ３が出力される。なお、受け取った信号の値が真理値表の最下位行（「出力」が「Ｆｌａｇ」となっている行）の示す状態の場合には、受信側インタフェース部２４では例えば何らかの制御信号を受け取ったものとして処理される。

次に、図３を参照しつつクロック復号器４２の動作について説明する。クロック復号器４２内で、Ａ線信号はＥＸ−ＯＲ回路９１の入力端子ＩＮ１と入力端子ＩＮ２とに伝達される。ここで、説明の便宜上、入力端子ＩＮ１に入力されるＡ線信号をＡ１線信号といい、入力端子ＩＮ２に入力されるＡ線信号をＡ２線信号という。分岐点ＳＰ１と入力端子ＩＮ２との間に設けられた抵抗器Ｒ１とキャパシタＣ１とによって、Ａ１線信号に対してＡ２線信号は遅延する。これは、Ｂ線信号についても同様である。

図１２は、このクロック復号器４２内における信号波形図である。図１２は、或る１ユニット分のデータの伝送期間に値が「０１０」である入力信号ＩＮＤＡＴＡが入力され、その次の１ユニット分のデータの伝送期間に値が「１１１」である入力信号ＩＮＤＡＴＡが入力されたときの信号波形を示している。なお、図１２に示す信号波形は上から順に、図３で参照符号ＳＰ１、ＩＮ１、ＩＮ２、ＩＮ５、ＳＰ３、ＩＮ３、ＩＮ４、ＩＮ６、およびＯＵＴ３で示す部分（ノード）における信号波形を示している。また、ｔ１からｔ５は、エンコーダ４０から出力されたＡ線信号およびＢ線信号をデコーダ４１が受け取るタイミングを示している。

前述のとおりＡ２線信号はＡ１線信号と比して遅延するので、入力端子ＩＮ２における信号レベルの変化は入力端子ＩＮ１における信号レベルの変化に比して図１２に示すように遅延する。その結果、Ａ線信号の論理レベルに変化が生じたときに、入力端子ＩＮ１におけるＡ１線信号の論理レベルと入力端子ＩＮ２におけるＡ２線信号の論理レベルとが異なる期間が生じ、当該期間にはＥＸ−ＯＲ回路９１から出力される信号はＨレベルになる。同様に、Ｂ線信号の論理レベルに変化が生じたときに、ＥＸ−ＯＲ回路９２から出力される信号はＨレベルになる。さらに、ＥＸ−ＯＲ回路９１の出力端子ＯＵＴ１とＥＸ−ＯＲ回路９２の出力端子ＯＵＴ２とはそれぞれＯＲ回路９３の入力端子ＩＮ５、ＩＮ６に接続されているので、ＥＸ−ＯＲ回路９１から出力される信号がＨレベルであるかＥＸ−ＯＲ回路９２から出力される信号がＨレベルであるときに、ＯＲ回路９３（出力端子ＯＵＴ３）から出力される信号がＨレベルになる。

例えば、図１２に示すように値が「０１０」である入力信号ＩＮＤＡＴＡが入力されると、先行する単位期間のＡＢ伝送状態はＸとなる。すなわちｔ１からｔ２までの期間には、分岐点ＳＰ１におけるＡ線信号の論理レベルと分岐点ＳＰ３におけるＢ線信号の論理レベルはローになる。ｔ２になるとＡＢ伝送状態はＺとなる。すなわち、分岐点ＳＰ１におけるＡ線信号の論理レベルはハイになり、分岐点ＳＰ３におけるＢ線信号の論理レベルはローのままとなる。このとき、入力端子ＩＮ１に入力される信号も入力端子ＩＮ２に入力される信号もＬレベルからＨレベルに変化するが、入力端子ＩＮ１に入力される信号の波形は矩形となるのに対し入力端子ＩＮ２に入力される信号の波形は鈍った形となる。このため、入力端子ＩＮ１に入力される信号の論理レベルと入力端子ＩＮ２に入力される信号の論理レベルとが異なる期間が生じ、当該期間には入力端子ＩＮ５に入力される信号はＨレベルになる。そして、入力端子ＩＮ５に入力される信号がＨレベルになっている期間中、出力端子ＯＵＴ３から出力される信号もＨレベルになる。

ｔ３になり値が「１１１」である入力信号ＩＮＤＡＴＡが入力されると、ＡＢ伝送状態はＳとなる。すなわち、分岐点ＳＰ１におけるＡ線信号の論理レベルはハイのままで、分岐点ＳＰ３におけるＢ線信号の論理レベルはハイになる。このとき、入力端子ＩＮ１に入力される信号の論理レベルおよび入力端子ＩＮ２に入力される信号の論理レベルは変化しないので、入力端子ＩＮ５に入力される信号はＬレベルのままである。一方、入力端子ＩＮ３に入力される信号も入力端子ＩＮ４に入力される信号もＬレベルからＨレベルに変化するが、図１２に示すように入力端子ＩＮ３に入力される信号の論理レベルと入力端子ＩＮ４に入力される信号の論理レベルとが異なる単位期間が生じるので、当該単位期間には入力端子ＩＮ６に入力される信号はＨレベルになる。そして、入力端子ＩＮ６に入力される信号がＨレベルになっている期間中、出力端子ＯＵＴ３から出力される信号もＨレベルになる。さらにｔ４以降についても、上記と同様の動作が行われる。このようにして、出力端子ＯＵＴ３から出力される信号が単位期間毎にＨレベルになり、その単位期間に相当する期間がデコーダ４１に入力されるクロック信号のパルスの発生間隔となる。

上記では、或る１ユニット分のデータの伝送期間には値が「０１０」である入力信号ＩＮＤＡＴＡが入力され、その次の１ユニット分のデータの伝送期間には値が「１１１」である入力信号ＩＮＤＡＴＡが入力された場合について説明したが、それら以外の入力信号ＩＮＤＡＴＡが入力された場合にも同様の動作が行われることについて以下に説明する。

図１１に示したように、連続する２単位期間におけるＡＢ伝送状態の組み合わせは１２通りあり、そのいずれについても、「先行する単位期間」から「後続の単位期間」に移る時に少なくとも「Ａ線信号」もしくは「Ｂ線信号」のいずれか一方の論理レベルが変化する。このように、単位期間毎に「Ａ線信号」もしくは「Ｂ線信号」のうち少なくともいずれか一方の論理レベルが変化するので、単位期間に相当する時間間隔でＥＸ−ＯＲ回路９１から出力される信号もしくはＥＸ−ＯＲ回路９２から出力される信号のうち少なくともいずれか一方がＨレベルとなる期間が生じる。その結果、一定の時間間隔で、ＯＲ回路９３から出力される信号がＨレベルとなる期間が生じる。このようにして、クロック信号が生成される。

＜４. 効果＞
以上のように、上記実施形態によれば、送信側インタフェース部６と受信側インタフェース部２４との間には２本の伝送用信号線４８、４９が設けられ、各伝送用信号線により１ビットの情報が伝達される。そして、送信側インタフェース部６から受信側インタフェース部２４には、単位期間毎に少なくとも１本の伝送用信号線に供給される伝送用信号の論理レベルが変化するように、データが伝送される。これにより、受信側インタフェース部２４では、一定の時間間隔で少なくとも１本の伝送用信号線から供給される伝送用信号の論理レベルが変化することとなり、その伝送用信号の論理レベルの変化に基づいてクロック信号が生成される。このため、送信側インタフェース部６と受信側インタフェース部２４との間でクロック信号を伝送する必要がなくなる。

送信側インタフェース部６から受信側インタフェース部２４にクロック信号が伝送される従来のデータ伝送装置においては、クロック信号が立ち上がるタイミングもしくはクロック信号が立ち下がるタイミングのいずれかのタイミングでデータ信号線に供給される伝送用信号（データ信号）の論理レベルが変化する。すなわち、データ信号線に供給される伝送用信号の論理レベルが１回変化する間に、クロック信号の論理レベルが２回変化している。このため、従来は、データ信号の伝送速度はクロック信号の伝送速度の２分の１であった。本実施形態では、前述のとおりクロック信号の伝送が不要となるので、従来のデータ伝送装置におけるクロック信号の伝送速度でデータ信号が伝送される。すなわち、データ信号の伝送速度が従来の２倍となる。

以上より、データ伝送装置内のクロック周波数を高めることなく、従来と比して少ない信号線で送信装置１００と受信装置２００との間での高速なデータ伝送が実現される。このように信号線が削減されることにより、伝送網で発生する電磁波の影響を小さくすることができ、また、基板の小型化や材料費の削減が実現される。

＜５. その他＞
上記実施形態では、１ユニット分のデータ伝送期間は２単位期間からなる構成となっているが、本発明はこれに限定されず、１ユニット分のデータ伝送期間が３以上の単位期間からなる構成でもよい。また、上記実施形態では、送信装置と受信装置とは２本の伝送用信号線によって接続されているが、本発明はこれに限定されず、３本以上の伝送用信号線で接続される構成であってもよい。さらに、上記実施形態では、クロック復号器内においてキャパシタおよび抵抗を備える構成にすることにより信号を遅延させているが、本発明はこれに限定されず、信号を遅延させるものであれば他の構成であってもよい。

本発明の一実施形態に係るデータ伝送装置の全体構成を示すブロック図である。上記実施形態におけるデータ伝送部の詳細な構成を示すブロック図である。上記実施形態におけるクロック復号器の詳細な構成を示す回路図である。上記実施形態における入力信号の論理値の組み合わせを示す図である。上記実施形態におけるＡ線信号の論理レベルとＢ線信号の論理レベルの組み合わせを示す図である。上記実施形態におけるＡ線信号およびＢ線信号の波形図である。連続する２単位期間におけるＡＢ伝送状態の一例を示す図である。入力信号の値とＡＢ伝送状態との対応づけの一例を示す図である。上記実施形態における入力信号の値とＡＢ伝送状態との対応づけを示す図である。上記実施形態における符号化および復号化のための真理値表である。上記実施形態において、連続する２単位期間におけるＡＢ伝送状態と、各ＡＢ伝送状態の組み合わせについてのＡ線信号およびＢ線信号の論理レベルの変化とを説明するための図である。上記実施形態におけるクロック復号器内の信号波形図である。

符号の説明

６…送信側インタフェース（送信回路）
２４…受信側インタフェース（受信回路）
４０…エンコーダ（符号化回路）
４１…デコーダ（復号化回路）
４２…クロック復号器
９１、９２…排他的論理和回路
９３…論理和回路
１００…送信装置
２００…受信装置
３００…データ伝送部
Ｃ１、Ｃ２…キャパシタ
Ｒ１、Ｒ２…抵抗

Claims

外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え、前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路であって、
前記符号化手段は、任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化することを特徴とする送信回路。
前記符号化手段は、
前記入力信号を、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化し、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号を前記特定の値に符号化することを特徴とする、請求項１に記載の送信回路。
前記符号化手段は、前記入力信号の値が連続する２単位期間の伝送用信号の値に対応するように前記入力信号を符号化することを特徴とする、請求項１または２に記載の送信回路。
前記伝送用信号を２本の伝送用信号線に出力することを特徴とする、請求項１から３のいずれか１項に記載の送信回路。
複数の伝送用信号線によって伝送された伝送用信号を受信する受信回路であって、
前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成手段を備えることを特徴とする受信回路。
前記クロックに基づいて前記伝送用信号を復号化する復号化手段を更に備えることを特徴とする、請求項５に記載の受信回路。
前記復号化手段は、前記クロックが生成される間隔に相当する期間を単位期間とし、任意の単位期間の伝送用信号の値が予め決められた特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号を復号化することを特徴とする、請求項６に記載の受信回路。
前記復号化手段は、２単位期間毎に前記伝送用信号を復号化することを特徴とする、請求項６または７に記載の受信回路。
２本の伝送用信号線によって伝送された前記伝送用信号を受信することを特徴とする、請求項５から８のいずれか１項に記載の受信回路。
外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路と、前記複数の伝送用信号線によって伝送された前記伝送用信号を受信する受信回路とを備えるデータ伝送装置であって、
前記符号化手段は、任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化し、
前記受信回路は、前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成手段を含むことを特徴とするデータ伝送装置。
前記受信回路は、前記クロックに基づいて前記伝送用信号を復号化する復号化手段を更に備えることを特徴とする、請求項１０に記載のデータ伝送装置。
前記符号化手段は、
前記入力信号を、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化し、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号を前記特定の値に符号化し、
前記復号化手段は、
任意の単位期間の伝送用信号の値が前記特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号を復号化することを特徴とする、請求項１１に記載のデータ伝送装置。
外部から入力された入力信号を符号化することにより伝送用信号を生成する符号化手段を備え前記伝送用信号の値を予め設定された期間である単位期間毎に切り替えつつ複数の伝送用信号線に出力する送信回路と、前記複数の伝送用信号線によって伝送された前記伝送用信号を受信する受信回路との間におけるデータ伝送方法であって、
任意の連続する２単位期間において先行する単位期間から後続の単位期間に移る時に、前記複数の伝送用信号線のうち少なくとも１本の伝送用信号線に出力される信号の論理レベルが変化するように、前記入力信号を符号化する符号化ステップと、
前記伝送用信号の値の変化に基づいてクロックを生成するクロック生成ステップと
を備えることを特徴とするデータ伝送方法。
前記クロックに基づいて前記伝送用信号を復号化する復号化ステップを更に備えることを特徴とする、請求項１３に記載のデータ伝送方法。
前記符号化ステップでは、
前記入力信号が、前記伝送用信号の取り得る値から予め決められた特定の値を除いた値のいずれかに符号化され、
任意の連続する２単位期間において先行する単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値と後続の単位期間に前記伝送用信号線に出力されるべき前記伝送用信号の値とが同じになる場合に、当該後続の単位期間には前記特定の値の伝送用信号が前記伝送用信号線に出力されるように前記入力信号が前記特定の値に符号化され、
前記復号化ステップでは、
任意の単位期間の伝送用信号の値が前記特定の値である場合に、当該任意の単位期間には当該任意の単位期間の直前の単位期間の伝送用信号が復号化されることを特徴とする、請求項１４に記載のデータ伝送方法。