JP3972110B2 - 無線機の送信回路 - Google Patents
無線機の送信回路 Download PDFInfo
- Publication number
- JP3972110B2 JP3972110B2 JP2002193894A JP2002193894A JP3972110B2 JP 3972110 B2 JP3972110 B2 JP 3972110B2 JP 2002193894 A JP2002193894 A JP 2002193894A JP 2002193894 A JP2002193894 A JP 2002193894A JP 3972110 B2 JP3972110 B2 JP 3972110B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- control circuit
- transmission output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
本発明は、無線機に関する。
【0002】
【従来の技術】
例えばVHF帯やUHF帯で使用される無線機において、NチャネルMOSFETを用いて送信回路を設計する場合、図4に示すように、MOSFET11のゲート電圧を可変して希望の送信出力に可変することが多い。そのとき、送信出力の可変量が小さい場合は、ファイナルアンプだけでゲート電圧を可変すればよいが、送信出力の可変量を大きくしようとするとC級動作の場合は、ファイナルアンプのゲート電圧の可変だけでは送信出力を絞りきれないため、その前段のドライブアンプのゲート電圧も可変させなければならない。
【0003】
そのとき、ゲート電圧を可変させる自動送信出力制御回路(APC回路)をドライブアンプ用とファイナルアンプ用の2系統用意するのはスペース、コストなどの点で不利なため、通常は、図5に示すように、1つのAPC回路21でドライブアンプ22とファイナルアンプ23のゲート電圧を制御している。
【0004】
しかし、ドライブアンプ22とファイナルアンプ23で最大定格やVgs−Ids特性が違うから、1つのAPC回路21から同一のゲート電圧をドライブアンプ22とファイナルアンプ23に供給したのでは、それらのアンプ22,23が最適な動作状態にならない。そこで、従来は、前記図5に示すように、APC回路21の出力に2つの抵抗分圧回路24,25を接続して、それぞれの回路24,25による異なる抵抗分圧により、ドライブアンプ22側のゲート電圧とファイナルアンプ23側のゲート電圧を最適化している。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のような抵抗分圧のみでドライブアンプ22側のゲート電圧とファイナルアンプ23側のゲート電圧を最適化する方法では、ドライブアンプ22とファイナルアンプ23の特性が極端に違う場合は、やはりゲート電圧の最適化ができなかった。その結果、希望する送信出力時に最適動作点でドライブアンプ22とファイナルアンプ23を動作させられず、送信効率が悪化して送信電流が増加したり、送信出力の可変範囲が狭くなるといった問題点があった。
【0006】
この問題点を例えば図6を参照して説明すると、図6の特性図において、横軸はAPC回路21の出力電圧APC、縦軸はドライブアンプ22およびファイナルアンプ23に印加されるゲート電圧Vg、特性Iはドライブアンプ22側の抵抗分圧回路24の出力特性、すなわちAPC回路21の出力電圧APCに対するドライブアンプ22のゲート電圧特性、特性IIはファイナルアンプ23側の抵抗分圧回路25の出力特性、すなわちAPC回路21の出力電圧APCに対するファイナルアンプ23のゲート電圧特性、である。また、縦軸上のa点は、例えば送信出力5Wを得る場合のドライブアンプ22の最適動作点(最適ゲート電圧)、同縦軸上のb点は同送信出力5Wを得る場合のファイナルアンプ23の最適動作点(最適ゲート電圧)である。
【0007】
いま、送信出力を5Wに設定しようとして、APC回路21から出力電圧APC=c[V]が出力されたとすると、特性IIに従ってファイナルアンプ23にはb点のゲート電圧が印加され、ファイナルアンプ23は送信出力5Wを得るときの最適動作点となるが、特性Iに従えば出力電圧APC=c[V]でドライブアンプ22はa点のゲート電圧(送信出力5Wを得るときの最適動作点)とならず、結局、送信回路から出力5Wが出力されない(送信出力は5W未満)。次に、APC回路21から出力電圧APC=d[V]が出力されたとすると、特性Iに従ってドライブアンプ22にはa点のゲート電圧が印加され、ドライブアンプ22は送信出力5Wを得るときの最適動作点となるが、特性IIに従えば出力電圧APC=d[V]でファイナルアンプ23はb点のゲート電圧(送信出力5Wを得るときの最適動作点)とならず、結局、送信回路から出力5Wが出力されない(送信出力は5W未満)。次に、APC回路21から出力電圧APC=e[V]が出力されると、特性I,IIに従ってドライブアンプ22とファイナルアンプ23にゲート電圧が印加され、送信回路から送信出力5Wが出力されるが、この状態は、ドライブアンプ22およびファイナルアンプ23のいずれに関しても送信出力5Wを得るときの最適動作点a,b(最適ゲート電圧a,b)を外れている。
【0008】
このように、1つのAPC回路21からの出力電圧(制御電圧)を2つの抵抗分圧回路24,25で抵抗分圧してドライブアンプ22とファイナルアンプ23にゲート電圧として印加した場合は、ドライブアンプ22を希望送信出力の最適動作点に設定できたときはファイナルアンプ23が希望送信出力の最適動作点にならず、逆に、ファイナルアンプ23を希望送信出力の最適動作点に設定できたときはドライブアンプ22が希望送信出力の最適動作点にならず、結局、両方のアンプ22,23を最適動作点からずらして希望送信出力に設定しなければならないので、送信効率が悪化していた。また、このように、最適動作点からずらして希望送信出力に設定しなければならないので、送信出力の可変範囲が狭くなった。
【0009】
本発明は上記の点に鑑みなされたもので、その目的は、ドライブアンプとファイナルアンプに供給される送信出力可変用の制御電圧を最適化して、ドライブアンプとファイナルアンプが各送信出力で常に最適動作点で動作するようにすることにより、送信効率の向上を図ることができるとともに、送信出力の可変範囲を広くとることができる無線機を提供することにある。
【0010】
【課題を解決するための手段】
本発明の無線機の送信回路は、ドライブアンプとファイナルアンプの両方に1つの自動送信出力制御回路から送信出力可変用の制御電圧を供給するようにした無線機の送信回路において、前記自動送信出力制御回路と前記ドライブアンプ間に挿入され、各送信出力で前記ドライブアンプが最適動作点で動作するように前記自動送信出力制御回路の出力電圧を補正して前記制御電圧として前記ドライブアンプに供給する第1の電圧制御回路と、前記自動送信出力制御回路と前記ファイナルアンプ間に挿入され、各送信出力で前記ファイナルアンプが最適動作点で動作するように前記自動送信出力制御回路の出力電圧を補正して前記制御電圧として前記ファイナルアンプに供給する第2の電圧制御回路とを具備し、前記第1の電圧制御回路は、外部電圧入力端子と前記自動送信出力制御回路の出力間に逆流防止用ダイオード、第1の抵抗、第2の抵抗が直列接続され、第1の抵抗と第2の抵抗の相互接続点が抵抗分圧回路に接続され、この抵抗分圧回路の分圧点から前記制御電圧を出力するように構成され、前記外部電圧入力端子に供給される外部電圧により、前記自動送信出力制御回路の出力電圧に対して所定の電圧だけ増大した前記ドライブアンプ用の前記制御電圧を発生させ、制御電圧の変化の傾きは前記第1および第2の抵抗で設定でき、前記第2の電圧制御回路は、前記自動送信出力制御回路の出力に一定電圧降下手段としてのダイオードが接続され、このダイオードの出力に抵抗分圧回路が接続され、この抵抗分圧回路の分圧点から前記制御電圧を出力するように構成され、前記自動送信出力制御回路の出力電圧が一定レベル増大した時点から前記ファイナルアンプ用の前記制御電圧を発生させることを特徴とする。
【0013】
好ましい形態として、前記一定電圧降下手段としてのダイオードは、ツェナーダイオードまたはPN接合ダイオードである。
【0014】
【発明の実施の形態】
次に添付図面を参照して本発明による無線機の実施の形態を詳細に説明する。図1は本発明による無線機の実施の形態を示す回路図である。この図において、31はドライブアンプ、32はドライブアンプ31の出力に接続されたファイナルアンプであり、送信回路を構成する。このドライブアンプ31およびファイナルアンプ32の各々は例えばNチャネルMOSFETからなる。33は、この送信回路の送信出力を制御する自動送信出力制御回路(APC回路)である。このAPC回路33は、ユーザの送信出力設定に伴い図示しないCPUから出力される基準電圧と、ファイナルアンプ32に設けられた図示しない電流検出器からの電圧とを比較器で比較して、両電圧の差に対応する出力電圧(制御電圧)でドライブアンプ31とファイナルアンプ32のゲート電圧を制御することにより、送信回路を所定の送信出力に設定する。したがって、ユーザが送信出力設定を切替え、CPUから出力される基準電圧が切替えられると(可変されると)、APC回路33の出力電圧(制御電圧)も可変され、ドライブアンプ31およびファイナルアンプ32のゲート電圧も可変されるので、送信回路の送信出力が可変される。
【0015】
このようなAPC回路33の出力とドライブアンプ31のゲート間には第1の電圧制御回路34が挿入される。この第1の電圧制御回路34は、逆流防止用のダイオードD1、第1の抵抗R1、および第2の抵抗R2を有し、これらの素子が外部電圧入力端子35とAPC回路33の出力間に前記の順で直列接続される。ここで、逆流防止用のダイオードD1は、アノードが外部電圧入力端子35に接続され、カソードが第1の抵抗R1の一端に接続されている。さらに、第1の電圧制御回路34は、第1の抵抗R1と第2の抵抗R2の相互接続点N1と接地間に接続された抵抗分圧回路36を有する。この抵抗分圧回路36は、抵抗R3と抵抗R4の直列回路からなり、分圧点、すなわち、抵抗R3と抵抗R4の相互接続点はドライブアンプ31のゲートに接続される。
【0016】
APC回路33の出力とファイナルアンプ32のゲート間には第2の電圧制御回路37が挿入される。この第2の電圧制御回路37は、APC回路33の出力にカソードが接続されたツェナーダイオードD2と、このツェナーダイオードD2のアノードと接地間に接続された抵抗分圧回路38とからなる。抵抗分圧回路38は、抵抗R5と抵抗R6の直列回路からなり、分圧点、すなわち、抵抗R5と抵抗R6の相互接続点はファイナルアンプ32のゲートに接続される。
【0017】
このように構成された無線機においては、APC回路33の出力電圧(制御電圧)が第1の電圧制御回路34により電圧制御された上で、ドライブアンプ31のゲートに、送信出力可変用のゲート電圧として供給されるが、いま、外部電圧入力端子35にE[V](E[V]は、E≧APC電圧MAX+0.6で、すなわち、APC回路33の最大出力電圧APCMAX+0.6より大、または同一)を加えると、第1の電圧制御回路34の接続点N1(第1の抵抗R1と第2の抵抗R2の相互接続点)の電圧は次のようになる。
(ただし、0.6[V]は逆流防止用ダイオードD1の順方向降下電圧、R1,R2は第1、第2の抵抗R1,R2の抵抗値)
よって、接続点N1では、スタート電圧(E−0.6)R2/(R1+R2)[V]、傾きR1/(R1+R2)の電圧が得られる。
【0018】
そして、この接続点N1の電圧が抵抗分圧回路36で微調整されてドライブアンプ31のゲートに送信出力可変用のゲート電圧として供給されるが、前記外部電圧入力端子35からのE[V]の外部電圧入力手段を有することにより、そして、前記の数式から分かるように、ドライブアンプ31のゲート電圧は、図2の特性Iのような供給状態となる。すなわち、ドライブアンプ31のゲート電圧は、APC回路33の出力電圧APCに対してスタート電圧が0[V]からVgs[V]に引上げられ、このスタート電圧Vgsを基準に、APC回路33の出力電圧APCの増大に伴い所定の傾き(増大量)で次第に増大するようになる。
【0019】
一方、ファイナルアンプ32のゲートには、APC回路33の出力電圧(制御電圧)が第2の電圧制御回路37で電圧制御された上で送信出力可変用のゲート電圧として供給されるが、このとき、第2の電圧制御回路37のノードN2の電圧(ツェナーダイオードD2のアノード側の電圧)は、
N2=APC電圧−(ツェナーダイオードD2の降伏電圧)[V]
となる。
【0020】
そして、このノードN2の電圧が抵抗分圧回路38で微調整されてファイナルアンプ32のゲートに送信出力可変用のゲート電圧として供給されるが、ツェナーダイオードD2による一定電圧の降下手段を有することにより、そして、前記の数式から分かるように、ファイナルアンプ32のゲート電圧は、図2の特性IIに示すように、APC回路33の出力電圧APCに対して一定レベル遅延した時点から0[V]よりスタートし、以後、APC回路33の出力電圧APCの増大に応じて次第に所定の傾き(増大量)で増大する。
【0021】
そして、このようにしてドライブアンプ31のゲート電圧のスタート電圧を引上げ、かつファイナルアンプ32のゲート電圧のスタート時点を遅らせることにより、上記無線機によれば、ドライブアンプ31とファイナルアンプ32が各送信出力で常に最適動作点で動作するようになる。例えば、図2において、縦軸上のa点は、例えば送信出力5Wを得る場合のドライブアンプ31の最適動作点(最適ゲート電圧)であり、同縦軸上のb点は同送信出力5Wを得る場合のファイナルアンプ32の最適動作点(最適ゲート電圧)である。特性Iのようにドライブアンプ31のゲート電圧のスタート電圧が引上げられ、かつ特性IIのようにファイナルアンプ32のゲート電圧のスタート時点が遅延されれば、APC回路33から出力電圧APC=c[V]が出力されると、ドライブアンプ31およびファイナルアンプ32が共に最適動作点a,b(最適ゲート電圧a,b)に設定され、両アンプ31,32の最適動作状態で送信出力5Wが得られる。上記は、送信出力5Wを得る場合であるが、他の送信出力においても同様に最適動作点で希望の送信出力が得られる。
【0022】
そして、ドライブアンプ31とファイナルアンプ32の最適動作点で各送信出力が得られることにより、送信効率の向上を図って省電力化が可能になるとともに、送信出力の可変範囲を広くとることができ調整が行い易くなる。
【0023】
なお、図1では、第2の電圧制御回路37において、APC回路33の出力電圧を一定電圧降下させる手段としてツェナーダイオードD2の降伏電圧を使用したが、図3の第2の実施の形態に示すように、通常の整流用のPN接合ダイオードD2’の順方向電圧を利用してもよい。PN接合ダイオードD2’を使用した場合は、該ダイオードD2’のアノードがAPC回路33の出力に接続され、カソードが抵抗分圧回路38(抵抗R5の一端)に接続される。このようにしても図1の第1の実施の形態と全く同様に動作し、同様の効果を得ることができる。また、図1および図3では、ドライブアンプ31およびファイナルアンプ32がNチャネルMOSFETで構成されるが、MOSFET以外にも、ベース電流により送信出力を制御できるバイポーラトランジスタを使用してドライブアンプおよびファイナルアンプを構成できる。
【0024】
さらに、上記の実施の形態では、ゲート電圧のスタート電圧を引上げる第1の電圧制御回路34をドライブアンプ31側に挿入し、ゲート電圧のスタート時点を遅延させる第2の電圧制御回路37をファイナルアンプ32側に挿入したが、ドライブアンプ31およびファイナルアンプ32の特性によっては、両電圧制御回路34,37をドライブアンプ31側とファイナルアンプ32側で入れ替えて同様の効果を得ることができる。さらに、ドライブアンプ31とファイナルアンプ32に特性によっては、第1の電圧制御回路34および第2の電圧制御回路37の一方をいずれかのアンプ側に挿入するだけで同様の効果を得ることができる。
【0025】
【発明の効果】
以上詳細に説明したように本発明の無線機によれば、ドライブアンプとファイナルアンプに供給される送信出力可変用の制御電圧を最適化して、ドライブアンプとファイナルアンプが各送信出力で常に最適動作点で動作するようにすることにより、送信効率の向上を図って省電力化が可能になるとともに、送信出力の可変範囲を広くとることができる。
【図面の簡単な説明】
【図1】本発明による無線機の実施の形態を示す回路図。
【図2】本発明の実施の形態の動作を説明するための特性図。
【図3】本発明の無線機の第2の実施の形態を示す回路図。
【図4】送信出力の可変方法を説明するための回路図。
【図5】従来の無線機を示す回路図。
【図6】従来の無線機の問題点を説明するための特性図。
【符号の説明】
31 ドライブアンプ
32 ファイナルアンプ
33 自動送信出力制御回路(APC回路)
34 第1の電圧制御回路
35 外部電圧入力端子
37 第2の電圧制御回路
D2 ツェナーダイオード
D2’ PN接合ダイオード
Claims (2)
- ドライブアンプとファイナルアンプの両方に1つの自動送信出力制御回路から送信出力可変用の制御電圧を供給するようにした無線機の送信回路において、
前記自動送信出力制御回路と前記ドライブアンプ間に挿入され、各送信出力で前記ドライブアンプが最適動作点で動作するように前記自動送信出力制御回路の出力電圧を補正して前記制御電圧として前記ドライブアンプに供給する第1の電圧制御回路と、
前記自動送信出力制御回路と前記ファイナルアンプ間に挿入され、各送信出力で前記ファイナルアンプが最適動作点で動作するように前記自動送信出力制御回路の出力電圧を補正して前記制御電圧として前記ファイナルアンプに供給する第2の電圧制御回路とを具備し、
前記第1の電圧制御回路は、外部電圧入力端子と前記自動送信出力制御回路の出力間に逆流防止用ダイオード、第1の抵抗、第2の抵抗が直列接続され、第1の抵抗と第2の抵抗の相互接続点が抵抗分圧回路に接続され、この抵抗分圧回路の分圧点から前記制御電圧を出力するように構成され、前記外部電圧入力端子に供給される外部電圧により、前記自動送信出力制御回路の出力電圧に対して所定の電圧だけ増大した前記ドライブアンプ用の前記制御電圧を発生させ、制御電圧の変化の傾きは前記第1および第2の抵抗で設定でき、
前記第2の電圧制御回路は、前記自動送信出力制御回路の出力に一定電圧降下手段としてのダイオードが接続され、このダイオードの出力に抵抗分圧回路が接続され、この抵抗分圧回路の分圧点から前記制御電圧を出力するように構成され、前記自動送信出力制御回路の出力電圧が一定レベル増大した時点から前記ファイナルアンプ用の前記制御電圧を発生させる
ことを特徴とする無線機の送信回路。 - 前記一定電圧降下手段としてのダイオードは、ツェナーダイオードまたはPN接合ダイオードであることを特徴とする請求項1に記載の無線機の送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193894A JP3972110B2 (ja) | 2002-07-02 | 2002-07-02 | 無線機の送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193894A JP3972110B2 (ja) | 2002-07-02 | 2002-07-02 | 無線機の送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004040418A JP2004040418A (ja) | 2004-02-05 |
JP3972110B2 true JP3972110B2 (ja) | 2007-09-05 |
Family
ID=31702757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002193894A Expired - Fee Related JP3972110B2 (ja) | 2002-07-02 | 2002-07-02 | 無線機の送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3972110B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067820A (ja) | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 高周波電力増幅器 |
JP4739249B2 (ja) * | 2007-02-16 | 2011-08-03 | 三菱電機株式会社 | 増幅器およびそれを用いたドハティ増幅器 |
JP7332852B2 (ja) * | 2019-02-22 | 2023-08-24 | アイコム株式会社 | Apc回路用の電流検出抵抗切替装置 |
-
2002
- 2002-07-02 JP JP2002193894A patent/JP3972110B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004040418A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8233860B2 (en) | Power amplification apparatus for envelope modulation of high frequency signal and method for controlling the same | |
US20240186988A1 (en) | Validation of current levels delivered by a gate driver | |
US7145385B2 (en) | Single chip power amplifier and envelope modulator | |
US7639080B2 (en) | Radio frequency amplifier circuit and mobile communication terminal using the same | |
US20090174381A1 (en) | Controller for a power supply | |
JP2005175561A (ja) | 高周波電力増幅回路用電源回路および電源用半導体集積回路並びに電源用電子部品 | |
US20110032037A1 (en) | Power amplifier bias circuit having controllable current profile | |
CN101627547A (zh) | 对基于电流导引的rf可变增益放大器的电流控制偏置 | |
US6600371B2 (en) | Low noise amplifier | |
US20050179484A1 (en) | Bias voltage supply circuit and radio-frequency amplification circuit | |
US20180294809A1 (en) | Bias circuit and power amplifier having the same | |
US8587380B2 (en) | Saturation protection of a regulated voltage | |
GB2413716A (en) | RF power amplifier circuit | |
CN110350881B (zh) | 衰减器*** | |
US7005923B2 (en) | Adaptive bias circuit for a power amplifier | |
US8180306B2 (en) | VSWR compensation circuits for RF transmit chain | |
US6025753A (en) | Method and apparatus for amplifying a signal | |
US6838932B2 (en) | Power amplifier capable of adjusting operating point | |
JP3972110B2 (ja) | 無線機の送信回路 | |
US20060114062A1 (en) | Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
JPWO2015114698A1 (ja) | トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 | |
US20050200418A1 (en) | Temperature compensating circuit | |
US20110102063A1 (en) | Current-controlled resistor | |
US8232839B2 (en) | Semiconductor integrated circuit device and transmission and reception system | |
JP2002094392A (ja) | 送信電力制御方法及び送信電力制御装置並びに移動無線局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3972110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |