JP3970425B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3970425B2 JP3970425B2 JP13541298A JP13541298A JP3970425B2 JP 3970425 B2 JP3970425 B2 JP 3970425B2 JP 13541298 A JP13541298 A JP 13541298A JP 13541298 A JP13541298 A JP 13541298A JP 3970425 B2 JP3970425 B2 JP 3970425B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- photoelectric conversion
- conversion element
- electrode member
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 238000007599 discharging Methods 0.000 claims description 20
- 238000009825 accumulation Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000003086 colorant Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000010586 diagram Methods 0.000 description 17
- 230000010354 integration Effects 0.000 description 15
- 238000001444 catalytic combustion detection Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14868—CCD or CID colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の属する技術分野】
本発明は、光学情報を電気信号に変換する固体撮像装置の分野に関わり、特にイメージスキャナに用いることができる固体撮像装置に関する。
【0002】
【従来の技術】
従来、カラー画像のイメージ情報を電気信号として取り込むことのできるラインセンサとして、G−ch(グリーンチャネル)用と、R/B−ch(レッド/ブルーチャネル)用との二本のラインを組み合わせた構成を有するラインセンサが知られている。このタイプのラインセンサはG−chのラインで主に輝度信号を得て、R/B−chのラインで主に色信号を得るようになっている。色信号は輝度信号に比べ解像度が低くても構わないため、R/B−chのR(赤)画素とB(青)画素はG−chのG(緑)画素の半分の数しか備えてない。従って、R信号とB信号に共通のR/B−chでは、画素(受光センサ)は、R画素とB画素とが交互に隣接して配列し、G−chでは、G画素が一列に配列している。
【0003】
このR/B−chの受光センサは基本的に受光部の上のカラーフィルタの色を赤と青で交互に変えているだけで、カラーフィルタの下のラインセンサはG−chと同様な1本のラインセンサの構造を有する。
【0004】
【発明が解決しようとする課題】
このG−chとR/B−chの二本構成の従来のタイプのカラーラインセンサでは、R/B−chのラインセンサがR画素とB画素の電荷信号に対して共通の回路構成を使用しているために、R画素のセンサとB画素のセンサに対して同じ電荷蓄積時間すなわち積分時間を設定せざるを得なかった。
【0005】
このため、R(赤)側あるいはB(青)側に偏った色の被写体に対しては、双方の色に最適な積分時間を設定することができず、一方のセンサすなわち、R−chあるいはB−chの出力は常にS/Nが他方のチャネルよりも低い状態で使用せざるを得なかった。
【0006】
本発明の目的の一つは、G−chとR/B−chの二本構成のカラーラインセンサにおいて、G−ch、R−ch、B−chのすべてのチャネルの受光センサの積分時間を独立に制御可能にし、各センサの出力がすべて高いS/Nを実現できる固体撮像装置を提供することである。
【0007】
【課題を解決するための手段】
本発明によれば、 感応する光の色が互いに異なり、光電変換して電荷を生成する複数の第1と第2の光電変換素子を含み、該第1と第2の光電変換素子が交互に隣接して配列した光電変換素子列と、前記複数の第1の光電変換素子の各々に隣接して、第1の電極部材と絶縁膜と電荷蓄積半導体領域との積層構造を有し、該第1の光電変換素子により光電変換して得られた電荷を蓄積する第1の電荷蓄積部列と、前記第1の電荷蓄積部列に隣接して配置され、前記第1の電荷蓄積部に蓄積された電荷を読みだす第1の電荷読み出し手段と、前記第1の電荷読み出し手段に隣接して配置され、読み出された電荷を順次外部へ転送する第1転送手段と、前記第1の光電変換素子に隣接して設けられ、前記第1の電極部材とは別の第2の電極部材と絶縁膜と半導体領域との積層構造を有し、該第1の光電変換素子により生成される電荷を排出することができる第1の電荷排出制御手段と、前記第1の電荷排出制御手段に隣接して選択的に形成され、上部に配線を備え、前記第1の光電変換素子の電荷を排出する第1の電荷排出手段と、前記光電変換素子列に対して前記第1の電荷蓄積部列と反対側に前記第2の光電変換素子に隣接して配置され、前記第1の電極部材と絶縁膜と電荷蓄積半導体領域との積層構造を有する第2の電荷蓄積部列と、前記第2の電荷蓄積部列に隣接して配置され、該第2の電荷蓄積部列に蓄積された電荷を読みだす第2の電荷読み出し手段と、前記第2の電荷読み出し手段に隣接して配置され、読みだされた電荷を順次転送して出力する第2転送手段と、前記光電変換素子列に対して前記第2の電荷蓄積部と反対側に、前記第2の光電変換素子と隣接して配置され、第2の電極部材と絶縁膜と半導体領域との積層構造を有し、該第2の光電変換素子により生成される電荷を排出することができる第2の電荷排出制御手段と、前記第2の電荷排出制御手段に隣接して選択的に形成され、上部に配線を備え、前記第2の光電変換素子の電荷を排出する第2の電荷排出手段とを有し、前記第2の電荷排出制御手段を形成する前記第2の電極部材は前記第1の電荷蓄積部を形成する前記第1の電極部材の上部に絶縁膜を介して延在し、前記第1の電荷排出制御手段を形成する前記第2の電極部材は前記第2の電荷蓄積部を形成する前記第1の電極部材の上部に絶縁膜を介して延在するように配置された固体撮像装置が提供される。
【0008】
色信号用の第1と第2の光電変換素子を含む光電変換素子列に、光電変換素子の蓄積電荷の排出を制御する第1と第2の電荷排出手段を第1と第2の光電変換素子毎に個別に設けたために、電荷蓄積時間すなわち積分時間を第1の光電変換素子と第2の光電変換素子とで個別に制御することができる。
【0009】
【発明の実施の形態】
図1に本発明の実施例によるカラーラインセンサ(固体撮像装置)のR/B−chの固体撮像素子(以下、CCDという)の平面図を、図2にG−chのCCDの平面図をそれぞれ示す。図1のR/B−chにおいて、中心付近の四角い素子が多数横方向に配列したものは、複数のフォトダイオード素子(受光センサ(画素))が配列したフォトダイオード部10である。フォトダイオード部10の各フォトダイオード(長方形)の受光面上には赤と青のカラーフィルタ(図示せず。)が交互に配置される。例えば、フォトダイオード部10の偶数番目の画素は赤の光に感応し、奇数番目の画素は青の光に感応するように構成されている。R/B−chCCDは図1に示すように2線振り分け方式となっている。
【0010】
さらに、図1のフォトダイオード部10の上側と下側に隣接して電荷蓄積部20及び30が配列されている。上側の電荷蓄積部20はR画素の電荷を蓄積し、下側の電荷蓄積部30はB画素の電荷を蓄積する。上側の電荷蓄積部20のさらに上側に転送レジスタ部40が、下側の電荷蓄積部30のさらに下側に転送レジスタ部50が配列する。上側の転送レジスタ部40は、R画素の信号電荷を転送して出力段60に出力する。下側の転送レジスタ部50は、B画素の信号電荷を転送して出力段70に出力する。
【0011】
電荷蓄積部20と電荷蓄積部30は、フォトダイオード部10を中心にして互いに実質的に対称な位置関係で配置されている。転送レジスタ部40と転送レジスタ部50は、フォトダイオード部10を中心にして互いに実質的に対称な位置関係で配置されている。
【0012】
ここで、「実質的に対称」とは、フォトダイオード部10中の1個のフォトダイオード分だけ互いに水平方向にずれているものも含む。すなわち、電荷蓄積部20と電荷蓄積部30は、1つの電荷蓄積領域分だけ互いに水平方向にずれ、転送レジスタ部40と転送レジスタ部50は、1つの転送レジスタ領域分だけ水平方向にずれているものも、それぞれ実質的対称に含まれる。
【0013】
図2のG−chCCDにおいて、中心付近の小さな同じ形状の四角い素子が多数横方向に配列したものは、複数のフォトダイオード素子(受光センサ(画素))が配列したフォトダイオード部80である。フォトダイオード部80の各フォトダイオード(長方形)の受光面上にはすべて緑のカラーフィルタ(図示せず。)が配置される。
【0014】
さらに、図2のフォトダイオード部80の上側と下側に隣接して電荷蓄積部90及び100が配列されている。上側の電荷蓄積部90は例えば偶数番目のG画素の電荷を蓄積し、下側の電荷蓄積部100は奇数番目のG画素の電荷を蓄積する。上側の電荷蓄積部90のさらに上側に転送レジスタ部110が、下側の電荷蓄積部100のさらに下側に転送レジスタ部120が配列される。上側の転送レジスタ部110は、偶数番目のG画素の信号電荷を転送し、下側の転送レジスタ部120は、奇数番目のG画素の信号電荷を転送する。上下の転送レジスタ部110と120に振り分けて転送された信号電荷は共通の出力部130で合流して出力される。
【0015】
図1のR/B−chCCDと図2のG−chCCDとの2本のラインセンサを並べて配置すれば、R,G,Bの各画素の出力は3系統に分離されて個別の出力として得られることになる。
【0016】
図3に図1のR/B−chCCDの部分拡大平面図を示す。フォトダイオード部10にはR画素のフォトダイオードPD_RとB画素のフォトダイオードPD_Bとが交互に隣接して配列している。なお、図3では判りやすく見せるために、4個の画素のみしか図示してない。各フォトダイオードは入射した光量に応じた電荷を発生する。
【0017】
フォトダイオードPD_RとPD_Bで発生した電荷は、それぞれ上と下のゲートBGが開くと電荷蓄積部20と30の蓄積領域ST_RとST_Bに流入する。すなわち、R画素の電荷が蓄積領域ST_Rに蓄積され、B画素の電荷が蓄積領域ST_Bに蓄積される。
【0018】
電荷蓄積部20と30の蓄積領域ST_RとST_Bの各々には、不要な電荷の排出の制御を行うための排出ゲートCLG_RとCLG_Bとが設けられている。排出ゲートCLG_RとCLG_Bにはそれぞれ電荷を排出するためのドレインCLDが接続される。
【0019】
さらに、電荷蓄積領域ST_RとST_Bのそれぞれには、蓄積した信号電荷を電荷転送レジスタ40と50に移送するためのゲートTGが配置されている。Rの転送レジスタ40にはRの信号電荷を転送するための電極φ1,φ2が交互に配置され、Bの転送レジスタ50にはBの信号電荷を転送するための電極φ1,φ2が交互に配置されている。
【0020】
図4はこの実施例の動作を説明するための各部の信号波形図である。図5(A)は図1の一つの画素における断面図である。p- 型シリコン領域201上に、フォトダイオードPD、ゲートBG、蓄積領域ST、ゲートTG及び電極φ1が形成される。
【0021】
シリコン基板は、p- 型領域201の他、p型領域202、n型領域203、n- 型領域204、n- 型領域205、及びp型領域206を有する。シリコン基板上には、第1の絶縁膜(例えばSiO2 膜)を介して、所定パターンの第1のポリシリコン層208及び210を形成する。そして、第1のポリシリコン層208及び210を覆うように第2の絶縁膜を形成し、その上に所定パターンの第2のポリシリコン層207及び209を形成する。
【0022】
フォトダイオードPDは、シリコン基板表面のn型領域203、その下のn- 型領域204、及びその下のp- 型領域201を有し、基板表面に光が照射されると、電荷を生成する。p型領域202は、フォトダイオードPDからの電荷流出を防ぐ。
【0023】
ゲートBGは、p- 型領域201上に絶縁膜(例えばSiO2 膜)を介して第2のポリシリコン層(導電層)207を有する。第2のポリシリコン層207に正電位を印加すると、ゲートBG下のポテンシャルがフォトダイオードPDのポテンシャルより低下し、フォトダイオードで発生した電荷が蓄積部STに流入する。
【0024】
蓄積部STは、p- 型領域201上に絶縁膜を介して第1のポリシリコン層(導電層)208を有し、第1のポリシリコン層208に正電位を印加することにより、p- 型領域201表面層に電荷蓄積領域を形成する。クリアゲートCLG(図3)を開くと、蓄積部STに蓄積されている電荷はドレインCLD(図3)に排出される。
【0025】
ゲートTGは、p- 型領域201上に絶縁膜を介して第2のポリシリコン層(導電層)209を有する。第2のポリシリコン層209に正電位を印加すると、ゲートTGが開き、蓄積部STに蓄積された電荷が転送電極φ1の下のn- 型領域205に移送される。
【0026】
図の奥行き方向に、転送電極φ1及びφ2(図3)が交互に並んでいる。転送電極φ1及びφ2に2相クロックを印加することにより、転送電極φ1の下の電荷を図の奥行き方向に転送することができる。p型領域206は、転送電極φ1の下の電荷流出を防ぐ。
【0027】
図5(B)は電荷が発生してないときの図5(A)の位置に対応したポテンシャル図であり、図5(C)〜(F)は動作時の図5(A)の各部の位置に対応したポテンシャル図である。ここで図4と図5を参照して本実施例の動作について説明する。なお、動作はR画素とB画素とでまったく同じであるので、ここでは特にどの色の画素とは特定しないが、R画素とB画素の両方であることを断っておく。従って、以下の説明では各領域を示す記号の後に付けるサフィックスRとBは省略する。
【0028】
最初に排出ゲートCLGにハイレベル(図4のHI)の電圧が印加されている状態では、電荷蓄積部STとドレインCLDとの間にチャネルが形成されるため、ゲートがオン状態であり、フォトダイオードPDから電荷蓄積部STに流入した電荷は全てドレインCLDへと流出して電荷蓄積部STには電荷が蓄積せず、空の状態を維持する。すなわち、電荷蓄積部STでの積分動作は行われない。これは図5(C)のポテンシャル状態に対応する。
【0029】
次に、排出ゲートCLGにローレベル(図4のLO)の電圧を印加すると、電荷蓄積部STとドレインCLDとの間のチャネルが遮断されるため、排出ゲートがオフ状態となり、フォトダイオードPDから電荷蓄積部STに流入した電荷は全て電荷蓄積部STで蓄積される。従って、図4のCLGの信号がHIからLOへ立ち下がる時点が積分開始(電荷蓄積開始)時刻となる。これは図5(D)に対応する。
【0030】
さらに、所定の時間経過後に電極φ1にハイレベル信号を印加してそれを保持した状態で、ゲートTGにハイレベル信号を印加すると、ゲートTGがオン状態となって電荷蓄積部STに蓄積されていた信号電荷が転送レジスタ(40、50)の電極下に移送される。これは図5(E)に対応する。
【0031】
移送ゲートTGに印加する電圧をローレベルにすると、ゲートはオフ状態となって電荷蓄積部STと転送レジスタ間の信号電荷通路は遮断される。これは図5(F)に対応する。
【0032】
以上の結果、排出ゲートCLGの電圧をローレベルにした時点から移送ゲートTGをローレベルにするまでの間すなわち、図4の波形図の矢印の期間(R画素では期間TR、B画素では期間TB)でフォトダイオードPDで発生した信号電荷が移送されることになる。信号電荷が転送レジスタへ移送された後は、信号電荷はφ1とφ2の電極に与えられる転送パルス(図4の短い周期のパルス)によって順次出力部に読みだされる。
【0033】
本実施例では、R/B−chのCCDでは、R側の排出ゲートCLG_RはすべてフォトダイオードPDの上側に、またB側の排出ゲートCLG_BはすべてフォトダイオードPDの下側に配置される。図1の全体平面図で明らかなように、R側の排出ゲートCLG_RとB側の排出ゲートCLG_Bはメタル配線を介して個別の制御信号で制御されるので、R側の排出ゲートCLG_RとB側の排出ゲートCLG_Bの印加電圧の立ち下がりタイミングを個別に制御して、R画素とB画素の電荷の蓄積時間すなわち積分時間を独立に制御することができ、R画素とB画素でそれぞれ最適な積分時間を設定することが可能となる。
【0034】
なお、図示はしてないが、G−chのCCD(図2)に対しては、上下に振り分けた各排出ゲートCLGに共通の制御信号を印加するので、偶数番目の画素と奇数番目の画素で同じ積分時間となる。
【0035】
以上の実施例の説明から明らかなように、R(赤)とB(青)の画素が交互に配列する構成のR/B−chのCCDを2線振り分け構成としてチャネルを分離し、さらにフォトダイオードPDと転送レジスタ(40、50)との間にそれぞれ個別に制御できる電荷排出手段(GLG_R、GLG_B)を設けたことで、RとBの画素の両方のチャネルに対する積分時間が互いに独立して制御できるようになった。
【0036】
次に、本発明の第2の実施例によるカラーラインセンサを図7〜図9を参照して説明する。図6は第2の実施例のカラーラインセンサのR/B−chのラインの部分拡大図であり、図7は動作波形図、図8(A)は1画素分の断面図、図8(B)は図8(A)の位置に対応するポテンシャル図で、図9は動作時のポテンシャル図である。図8(A)において、領域201〜206は、図5(A)のものと同じ導電型シリコン領域を示す。
【0037】
この実施例においてもR/B−chのラインを第1の実施例と同様に2線振り分け構成とし、R画素の信号電荷を上側の転送レジスタ45に、B画素の信号電荷を下側の転送レジスタ55に移送する。なお、以下の説明においてR画素とB画素のチャネルの動作は同じであるので、サフィックスRとBは省略する。
【0038】
図6において、太い実線が第1のポリシリコン層の転送電極P1で、太い破線で描いてあるのが第1のポリシリコン層上に絶縁膜(図示せず。)を介して形成された第2のポリシリコン層の転送電極P2である。第1のポリシリコン層を実線で示し、第2のポリシリコン層を破線で示す。
【0039】
フォトダイオード部15に隣接して第2のポリシリコン層の電位で制御される排出ゲートCLGがあり、それに隣接して電荷を排出するドレインCLDが配置される。排出ゲートCLGは、p- 型領域201上に絶縁膜を介して第2のポリシリコン層を有する。
【0040】
さらに、フォトダイオード部15に隣接して第1ポリシリコン層で形成された電極部STが配置される。さらに、電極部STに隣接して移送ゲートである転送電極TGが配置されている。ここで、電極部STの電極上には第2ポリシリコン層で形成された隣接画素のための排出ゲートCLGの電極が配置されているが、その下に第1のポリシリコン層の電極部STが配置されているために、この隣接画素のための排出ゲートCLGに印加された電圧の影響は無視できる。
【0041】
従って、図8(A)の断面図と図8(B)のポテンシャル図に示すように電極部STの下のチャネルポテンシャルは排出ゲートCLGの電位によらず、電極部ST部に印加した電位のみで決まることになる。
【0042】
R画素のフォトダイオードPD_Rは、下に位置する排出ドレインCLD_RにゲートCLGを介して不要の電荷を排出し、上に位置する蓄積部ST_Rに必要な電荷を蓄積する。
【0043】
B画素のフォトダイオードPD_Bは、上に位置する排出ドレインCLD_BにゲートCLGを介して不要の電荷を排出し、下に位置する蓄積部ST_Bに必要な電荷を蓄積する。
【0044】
排出ドレインCLD_Bを形成する第2ポリシリコン層は蓄積部ST_Rを形成する第1ポリシリコン層の上部に絶縁膜を介して延在し、排出ドレインCLD_Rを形成する第2ポリシリコン層は蓄積部ST_Bを形成する第1ポリシリコン層の上部に絶縁膜を介して延在する。
【0045】
さらに、図7の波形図と図9の動作ポテンシャル図を参照して動作をさらに説明する。排出ゲートCLGにハイレベル信号(図7の5V)の電圧が印加されている状態では、フォトダイオードPDとドレインCLDとの間にチャネルが形成されるため、ゲートがオン状態であり、フォトダイオードPDから電極部STに流入した電荷は全てドレインCLDへと流出して電荷が蓄積せず、空の状態を維持する。すなわち、積分動作は行われない。これは図9(B)のポテンシャル状態に対応する。図9(B)〜(F)は、図9(A)の構成に対応するポテンシャル図である。図9(A)は、図8(A)の構成と同じである。
【0046】
次に、排出ゲートCLGにローレベル(図7のLO)の電圧を印加すると、排出ゲートCLG下に形成されたチャネルが遮断されるため、排出ゲートがオフ状態となり、フォトダイオードPDに発生した電荷は全てフォトダイオードに蓄積される。これは図9(C)の積分開始(電荷蓄積開始)状態に対応する。
【0047】
次に電荷を移送する際には転送クロックφ1をハイレベルに保持した状態で、電極STと、ゲートTGにハイレベル信号を印加すると、フォトダイオードPDに蓄積されていた信号電荷が転送レジスタ45、55に転送される。これは図9(D)〜(F)に対応する。信号電荷が転送レジスタへ移送された後は、信号電荷はφ1とφ2の電極に与えられる転送パルス(図7の短い周期のパルス)によって順次出力部に読みだされる。
【0048】
以上説明した実施例によれば、G−chとR/B−chのCCDをいずれも2線振り分け方式の構造とすることにより、R/B−chのR画素チャネルとB画チャネルとが2列のCCDに分離でき、各チャネルで独立して積分時間を制御することが可能となる。つまり、G画素、R画素、B画素のそれぞれに積分時間を独立して最適に制御できる。
【0049】
なお、本発明は以上説明した実施例のものに限るものではなく、実施例の開示にもとづき様々な変更や改良が当業者であれば可能であることは自明であろう。
【0050】
【発明の効果】
本発明によれば、色信号用の第1と第2の光電変換素子を含む光電変換素子列に、光電変換素子の蓄積電荷の排出を制御する第1と第2の電荷排出手段を第1と第2の光電変換素子毎に個別に設けたために、電荷蓄積時間すなわち積分時間を第1の光電反感素子と第2の光電変換素子とで個別の制御することができる。そのために、各色信号の積分時間を最適に個別設定してS/Nを向上した固体撮像装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例によるカラーラインセンサのR/B−chの平面図である。
【図2】本発明の実施例によるカラーラインセンサのG−chの平面図である。
【図3】図1の実施例のR/B−chの部分拡大平面図である。
【図4】図1の実施例の動作を説明する信号波形図である。
【図5】図1の実施例の1画素分の断面図と、それに対応したポテンシャル図である。
【図6】本発明の第2の実施例によるカラーラインセンサのR/B−chの平面図である。
【図7】図6の実施例の動作を説明する信号波形図である。
【図8】図6の実施例の1画素分の断面図と、それに対応したポテンシャル図である。
【図9】図6の実施例の動作を説明するためのポテンシャル図である。
【符号の簡単な説明】
10、15 フォトダイオード部
20、30 電荷蓄積部
40、50、45、55 転送レジスタ部
PD フォトダイオード
BG ゲート
CLG 排出ゲート
CLD ドレイン
TG 移送ゲート
φ1、φ2 電極
Claims (1)
- 感応する光の色が互いに異なり、光電変換して電荷を生成する複数の第1と第2の光電変換素子を含み、該第1と第2の光電変換素子が交互に隣接して配列した光電変換素子列と、
前記複数の第1の光電変換素子の各々に隣接して、第1の電極部材と絶縁膜と電荷蓄積半導体領域との積層構造を有し、該第1の光電変換素子により光電変換して得られた電荷を蓄積する第1の電荷蓄積部列と、
前記第1の電荷蓄積部列に隣接して配置され、前記第1の電荷蓄積部に蓄積された電荷を読みだす第1の電荷読み出し手段と、
前記第1の電荷読み出し手段に隣接して配置され、読み出された電荷を順次外部へ転送する第1転送手段と、
前記第1の光電変換素子に隣接して設けられ、前記第1の電極部材とは別の第2の電極部材と絶縁膜と半導体領域との積層構造を有し、該第1の光電変換素子により生成される電荷を排出することができる第1の電荷排出制御手段と、
前記第1の電荷排出制御手段に隣接して選択的に形成され、上部に配線を備え、前記第1の光電変換素子の電荷を排出する第1の電荷排出手段と、
前記光電変換素子列に対して前記第1の電荷蓄積部列と反対側に前記第2の光電変換素子に隣接して配置され、前記第1の電極部材と絶縁膜と電荷蓄積半導体領域との積層構造を有する第2の電荷蓄積部列と、
前記第2の電荷蓄積部列に隣接して配置され、該第2の電荷蓄積部列に蓄積された電荷を読みだす第2の電荷読み出し手段と、
前記第2の電荷読み出し手段に隣接して配置され、読みだされた電荷を順次転送して出力する第2転送手段と、
前記光電変換素子列に対して前記第2の電荷蓄積部と反対側に、前記第2の光電変換素子と隣接して配置され、第2の電極部材と絶縁膜と半導体領域との積層構造を有し、該第2の光電変換素子により生成される電荷を排出することができる第2の電荷排出制御手段と、
前記第2の電荷排出制御手段に隣接して選択的に形成され、上部に配線を備え、前記第2の光電変換素子の電荷を排出する第2の電荷排出手段とを有し、
前記第2の電荷排出制御手段を形成する前記第2の電極部材は前記第1の電荷蓄積部を形成する前記第1の電極部材の上部に絶縁膜を介して延在し、
前記第1の電荷排出制御手段を形成する前記第2の電極部材は前記第2の電荷蓄積部を形成する前記第1の電極部材の上部に絶縁膜を介して延在するように配置された固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13541298A JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
US09/311,291 US6552747B1 (en) | 1998-05-18 | 1999-05-14 | Solid state image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13541298A JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11331491A JPH11331491A (ja) | 1999-11-30 |
JP3970425B2 true JP3970425B2 (ja) | 2007-09-05 |
Family
ID=15151132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13541298A Expired - Fee Related JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6552747B1 (ja) |
JP (1) | JP3970425B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6770860B1 (en) * | 2000-02-14 | 2004-08-03 | Dalsa, Inc. | Dual line integrating line scan sensor |
US7880785B2 (en) * | 2004-07-21 | 2011-02-01 | Aptina Imaging Corporation | Rod and cone response sensor |
US8194297B2 (en) * | 2007-08-07 | 2012-06-05 | Canon Kabushiki Kaisha | Method for controlling linear sensor, and image reading apparatus |
US8629927B2 (en) * | 2008-04-09 | 2014-01-14 | Gentex Corporation | Imaging device |
US8587706B2 (en) | 2008-01-30 | 2013-11-19 | Gentex Corporation | Imaging device |
WO2013123133A1 (en) | 2012-02-14 | 2013-08-22 | Gentex Corporation | High dynamic range imager system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8824340D0 (en) * | 1988-10-18 | 1988-11-23 | Xerox Corp | Colour detection/recognition apparatus |
JPH08223356A (ja) * | 1994-12-13 | 1996-08-30 | Fuji Xerox Co Ltd | カラーリニアイメージセンサ及び画像処理装置 |
US6166831A (en) * | 1997-12-15 | 2000-12-26 | Analog Devices, Inc. | Spatially offset, row interpolated image sensor |
JPH11205532A (ja) * | 1998-01-14 | 1999-07-30 | Toshiba Corp | 固体撮像装置 |
-
1998
- 1998-05-18 JP JP13541298A patent/JP3970425B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-14 US US09/311,291 patent/US6552747B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11331491A (ja) | 1999-11-30 |
US6552747B1 (en) | 2003-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3249819B2 (ja) | イメージセンサ | |
JP4220032B2 (ja) | イメージセンサ | |
US7924338B2 (en) | Image sensor for still or video photography | |
JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
US20110080493A1 (en) | Solid-state image sensor and image sensing apparatus | |
JP4515617B2 (ja) | 固体撮像素子およびその駆動方法 | |
JP4171137B2 (ja) | 固体撮像装置及びその制御方法 | |
JP4020488B2 (ja) | 固体撮像装置 | |
JP2001111026A (ja) | 固体撮像装置 | |
US20060072026A1 (en) | Solid-state image pickup device and method for driving the same | |
JP2004103785A (ja) | 固体撮像素子 | |
JP3970425B2 (ja) | 固体撮像装置 | |
JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP4497261B2 (ja) | 電荷転送装置、ccdイメージセンサおよびccd撮像システム | |
JP2003009166A (ja) | 撮像装置およびその駆動方法 | |
JP3592772B2 (ja) | 固体撮像装置 | |
JP4251313B2 (ja) | 固体撮像装置 | |
JP4373431B2 (ja) | 固体撮像装置 | |
JP2002289828A (ja) | カラー撮像装置 | |
JP2699895B2 (ja) | イメージセンサの駆動方法 | |
JP3481845B2 (ja) | 固体撮像装置 | |
JP4734760B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
JP2609136B2 (ja) | 固体撮像素子 | |
JP2003299110A (ja) | 固体撮像素子の駆動方法および撮像装置 | |
JP2001053266A (ja) | 固体撮像素子およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |