JP3967657B2

JP3967657B2 - Power converter

Info

Publication number: JP3967657B2
Application number: JP2002284972A
Authority: JP
Inventors: 明彦岩田; 昭弘鈴木; 正樹山田; 行盛岸田
Original assignee: Mitsubishi Electric Corp; Central Japan Railway Co
Current assignee: Mitsubishi Electric Corp; Central Japan Railway Co
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2007-08-29
Anticipated expiration: 2022-09-30
Also published as: JP2004120979A

Description

【０００１】
【発明の属する技術分野】
この発明は、電力変換器に関し、特に滑らかな交流出力波形を得ることが可能なインバータに関するものである。
【０００２】
【従来の技術】
従来の電力変換装置で、単体で３値以上の電圧を出力できるマルチレベルインバータとしては３レベルインバータがある。この３レベルインバータは、ＰＷＭ制御をするインバータで、各相において常に隣接する２個のＧＴＯを導通状態とし、上の２つが導通して＋Ｅｄ／２が出力され、真ん中の２つが導通して０が、下の２つが導通して−Ｅｄ／２が出力される。特に、０出力時には出力相電圧が中性点に固定される。この結果、出力相電圧は３レベルの電圧が得られ、線間電圧は５値を得る（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
内藤治夫著「マルチレベルインバータ」オーム社発行、ＯＨＭ、１９９５年１０月、ｐ．４４−４９
【０００４】
【発明が解決しようとする課題】
従来の電力変換装置は、以上のように構成されてＰＷＭ制御にて出力電圧を調整しているため、出力端の電圧変化が大きく、高調波成分が多い。このため、通常、インバータの出力側に複雑で大容量の出力フィルタを用いており、このため装置が大型化すると共に、この出力フィルタの電圧降下分だけ３相インバータの皮相電力を増加しておく必要があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、大容量の出力フィルタが必要となるＰＷＭ制御をせずに、滑らかな交流出力波形が信頼性良く得られる電力変換装置の構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る請求項１記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する３個以上の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、上記単相多重変換器の出力電圧階調が変化する際、正方向と負方向の双方のスパイク電圧が該出力電圧階調の１変化時に対して発生するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する。
【０００７】
またこの発明に係る請求項２記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記単相多重変換器が発生するスパイク電圧を検出する検出手段とを備え、該検出されたスパイク電圧を抑制するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する。
またこの発明に係る請求項５記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の各単相インバータの出力電流を監視して該各単相インバータの発生電圧オンオフタイミングを検出する手段と、上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記遅延回路にて用いる遅延時間を制御する遅延時間制御部とを備え、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する際、上記検出された各単相インバータの発生電圧オンオフタイミングにおける相互のずれをフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御する。
【０００８】
またこの発明に係る請求項６記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させる。
【０００９】
またこの発明に係る請求項１０記載の電力変換装置は、請求項１〜９のいずれか１項に記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給するものである。
【００１０】
またこの発明に係る請求項１１記載の電力変換装置は、請求項１〜９のいずれか１項に記載の単相多重変換器をスター結線して多相負荷に電力供給する。そして、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１はこの発明の実施の形態１による３相負荷駆動用の電力変換器の構成を示す図である。図に示すように、３相電力変換器全体は、各相がスター結線された３相インバータ装置２５により、制御装置５０を備えて３相負荷１９〜２１に電力供給するもので、それぞれの相は単相インバータであるＶaインバータ１、７、１３、Ｖbインバータ２、８、１４、Ｖcインバータ３、９、１５が直列接続された単相多重変換器から成る。各単相インバータ１〜３、７〜９、１３〜１５は、系統からトランスを通して引き込まれる交流電力を整流して直流電力に変換した後、その直流電力を平滑コンデンサで平滑し、該平滑コンデンサからの直流電力を交流電力に変換するものであるが、ここでは便宜上、直流電源４〜６、１０〜１２、１６〜１８とスイッチ群で構成されるインバータ部のみを図示する。なお、２２、２３はそれぞれ負荷側の中性点、電力変換装置側の中性点を示す。
【００１２】
各単相インバータ１〜３、７〜９、１３〜１５の構成は、図２にその拡大図を示すように、ダイオードを逆並列に接続した複数個のＩＧＢＴ等の自己消弧型半導体スイッチング素子３０〜３３で構成されるフルブリッジのインバータと電圧Ｅを出力する直流電源（４〜６、１０〜１２、１６〜１８）から構成される。自己消弧型半導体スイッチング素子３０〜３３はＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよく、これらのスイッチング制御により単相インバータは、電圧Ｅ、-Ｅ、０を出力する。
【００１３】
また、このように構成される単相多重変換器の各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）１〜３、７〜９、１３〜１５は、それぞれ直流電源４〜６、１０〜１２、１６〜１８の電圧Ｖa、Ｖb、Ｖcを電圧源として電圧を出力するが、Ｖa、Ｖb、Ｖcの関係は、それぞれ異なる値（Ｖa＜Ｖb＜Ｖc）で、１：２：４、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９のいずれかの関係となる。それぞれの場合について、各単相インバータ１〜３、７〜９、１３〜１５の出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係を図３のＡ〜Ｇの論理表に示す。ここでは、Ａ表の場合について、以下に説明する。
Ｖa、Ｖb、Ｖcは、１：２：４の関係で、最小電圧値Ｖaの２^ｎ（ｎ＝０，１，２）の関係である。Ａ表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ１〜３、７〜９、１３〜１５の組み合わせにより、これらの発生電圧の総和で０〜７の８階調の出力電圧（絶対値）が得られる。正弦波出力階調を得るための各単相インバータ出力波形を、図４に示す。図に示すように、３つの単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）の発生電圧の組み合わせにより、非常に滑らかな出力電圧階調波形が得られていることがわかる。
【００１４】
このように構成される各単相多重変換器を制御する制御装置５０は、図５に示すように、入力される参照波５２に基づいて各単相インバータ１〜３、７〜９、１３〜１５に対して駆動信号を発生するインバータ駆動信号発生回路５０ａで構成される。なお、ここでは便宜上、１相分、例えばＵ相の駆動信号についてのみ図示する。単相多重変換器の３つの単相インバータ１〜３内の各半導体スイッチング素子３０〜３３に対し、インバータ駆動信号発生回路５０ａはゲート駆動信号g11〜g14、g21〜g24、g31〜g34を発生するが、図に示すように、遅延回路５１を設けて、各単相インバータ１〜３毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。遅延回路５１では、遅延時間設定部５３により設定された遅延時間を用いて駆動信号のオンオフタイミングを調整することにより、各単相インバータ１〜３の発生電圧オンオフタイミングを調整する。Ｖ相、Ｗ相においても、同様に、遅延回路５１を備えて、各単相インバータ７〜９、１３〜１５毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。
【００１５】
各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）１〜３、７〜９、１３〜１５の発生電圧オンオフタイミングの遅延回路５１による調整について以下に説明する。
図４で示したように、各単相多重変換器では、３つの単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）の発生電圧を組み合わせることで、出力電圧を階調制御するものであるが、例えば、Ｖa、Ｖb、Ｖcが１：２：４の関係で、出力階調が第３階調から第４階調に変化する際について説明する。第３階調を出力するには、Ｖaインバータの出力レベル１とＶbインバータの出力レベル２とを組み合わせて出力し、第４階調を出力するには、Ｖcインバータの出力レベル４を出力する。このため、第３階調から第４階調に変化するには、Ｖaインバータの出力レベル１とＶbインバータの出力レベル２とをオンからオフし、同時にＶcインバータの出力レベル４をオフからオンにする。
【００１６】
しかしながら、３つの単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）を構成する各スイッチング素子３０〜３３には、特性ばらつきなどによりインバータ駆動信号発生回路５０ａから同時に駆動信号を出力しても、発生電圧のオンオフタイミングがずれることがある。図６は、１つの単相インバータのスイッチがターンオンする電流波形、電圧波形を表したものと、もう一つのビットのスイッチがターンオフする電流波形、電圧波形を表したものである。
仮に、図７（ａ）に示す比較例のように、Ｖcインバータの出力レベル４が先にオフからオンになり、次いでＶaインバータの出力レベル１とＶbインバータの出力レベル２とがオンからオフすると、このような場合、出力レベル７のスパイク電圧５５が発生してしまう。
このため、この実施の形態では、図７（ｂ）に示すように、遅延回路５１により、Ｖaインバータの出力レベル１をオンからオフに切り替えるオンオフタイミングが、Ｖcインバータの出力レベル４をオフからオンに切り替えるオンオフタイミングよりも早くなるように、また、ＶbインバータのオンからオフへのオンオフタイミングがＶcインバータのオンオフタイミングよりも遅くなるように調整する。
これにより、スパイク電圧５５ａ、５５ｂは一旦逆方向に電圧を低減させてから出力され、互いに逆方向の電圧で分担させて出力されることになるので、電圧レベルが低減できると共に、発生するスパイク電圧５５ａ、５６ｂの平均値が０に近づいてスパイク電圧５５ａ、５５ｂによって流れる電流が抑制されるため、漏洩ノイズの原因となる、浮遊容量や負荷１９〜２１の中性点２２に流れる電流が抑制され、信頼性の高い階調制御が行える。
【００１７】
この実施の形態では、正弦波に近い出力電圧波形が、複数の単相インバータを直列接続して階調制御することで得られ、電力変換器の後段に設けられていた平滑用の出力フィルタをなくす、あるいは小さな容量にすることができ、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧が抑制されて漏洩ノイズが低減できる信頼性の高い階調制御が実現できる。
【００１８】
なお、遅延回路５１による各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）のオンオフタイミングの調整は、発生電圧を出力オンからオフに切り替える第１の単相インバータと、発生電圧の出力オフからオンに切り替える第２の単相インバータとの組み合わせで単相多重変換器の出力電圧階調を変化させる際に行うもので、通常、第１、第２の単相インバータのオンオフタイミングのずれが小さくなるように遅延時間を設定する。第１、第２の各単相インバータに該当するものが複数個あって３個以上の単相インバータの組み合わせで単相多重変換器の出力電圧階調を変化させる場合には、スパイク電圧の大きさ、パルス幅を小さくする、あるいは上述したように、スパイク電圧を互いに逆方向の電圧で分担させて出力するように、各駆動信号に対する遅延時間を調整して、スパイク電圧を抑制する。これにより、スパイク電圧によって流れる電流を効果的に低減できる。
【００１９】
実施の形態２．
以下、この発明の実施の形態２を図８に基づいて説明する。
図に示すように、上記実施の形態１で示した電力変換器に各単相多重変換器の出力電圧を計測するＵ相、Ｖ相、Ｗ相電圧計測器４１〜４３を備え、各電圧計測器４１〜４３の出力信号である相電圧は制御装置５０に入力される。各単相多重変換器を制御する制御装置５０は、図９に示すように、入力される参照波５２に基づいて各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）に対して駆動信号を発生するインバータ駆動信号発生回路５０ａで構成される。なお、ここでは便宜上、１相分、例えばＵ相の駆動信号についてのみ図示する。インバータ駆動信号発生回路５０ａでは、単相多重変換器の３つの単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）内の各半導体スイッチング素子３０〜３３に対し、ゲート駆動信号g11〜g14、g21〜g24、g31〜g34を発生するが、図に示すように、遅延時間制御部５４から出力される遅延時間を用いて、各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。遅延時間制御部５４では、各電圧計測器４１〜４３からの相電圧を入力して各相の単相多重変換器の出力電圧を監視し、発生するスパイク電圧が抑制されるように遅延時間を演算して制御する。この遅延時間制御部５４からの遅延時間により、各相の単相多重変換器の出力電圧におけるスパイク電圧は、フィードバック制御されて低減される。
【００２０】
遅延時間制御部５４での遅延時間の制御、およびそれによる出力電圧のフィードバック制御について図１０に基づいて以下に詳述する。
電圧計測器４１〜４３で計測された各単相多重変換器の出力電圧は、比較増幅器５６およびＶ／ｔ変換器５７を備えた遅延時間制御部５４に入力され、比較増幅器５６にて目標電圧と比較されてその電圧偏差が増幅される。Ｖ／ｔ変換器５７では、上記増幅された電圧偏差を入力としてスパイク電圧を検出し、該スパイク電圧の大きさおよび発生継続時間が小さくなるように各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）のオンオフタイミングｔa、ｔb、ｔcを調整する遅延時間を演算して出力する。遅延回路５１では、各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）における各半導体スイッチング素子３０〜３３に対して発生されるインバータ駆動信号発生回路５０ａからのインバータ駆動信号に上記遅延時間を設ける。これにより各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）には遅延時間が調整されたインバータ駆動信号が入力される。
【００２１】
上記遅延時間の演算処理の方法の例を、図１１のフローチャートに基づいて以下に示す。まず、スパイク電圧を検出し（ｓ１）、その大きさから各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）のオンオフタイミングｔa、ｔb、ｔcの互いの関係を推定して認識する。例えば、出力階調が第３階調から第４階調に変化する際、Ｖaインバータの出力レベル１とＶbインバータの出力レベル２とをオンからオフし、Ｖcインバータの出力レベル４をオフからオンにするが、このとき出力レベル７（第４階調からの電圧偏差は出力レベル３）のスパイク電圧が発生すると、その大きさから、ｔc＜ｔa（＝ｔb）、即ちタイミングｔcがタイミングｔa、ｔbよりも時刻が早いことが分かる（ｓ２）。次いで、認識されたオンオフタイミングｔa、ｔb、ｔcの相互関係から、スパイク電圧の大きさ、発生継続時間を小さくするために、調整すべきオンオフタイミングｔa、ｔb、ｔcを選択し、その遅延時間を出力する。上述したように、出力階調が第３階調から第４階調に変化する際に出力レベル７（第４階調からの電圧偏差は出力レベル３）のスパイク電圧が発生する場合は、ｔc＜ｔa（＝ｔb）であるため、ｔcを若干遅らせるように、例えば予め定められた時間幅Δｔにより遅延時間を設定する（Ｓ３）。
【００２２】
この実施の形態では、スパイク電圧５５ａ、５５ｂによって流れる電流が抑制されるため、漏洩ノイズの原因となる、浮遊容量や負荷１９〜２１の中性点２２に流れる電流が抑制され、信頼性の高い階調制御が行える。
【００２３】
この実施の形態では、検出されたスパイク電圧の大きさおよび発生継続時間をフィードバック制御して、該フィードバック制御量が小さくなるように上記遅延時間制御部５４は遅延時間を制御して出力する。このため、遅延時間が信頼性良く制御されて、スパイク電圧およびスパイク電圧によって流れる電流が信頼性良く効果的に抑制されるため、漏洩ノイズが低減された信頼性の高い階調制御が行える。
【００２４】
なお、上記実施の形態では、電圧計測器４１〜４３で計測された各単相多重変換器の出力電圧を用いてスパイク電圧の抑制制御を行ったが、電流と電圧の位相差が無い場合、各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）の出力電流を検出してもよい。この場合、この検出された出力電流により各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）のオンオフタイミングｔa、ｔb、ｔcを検出し、遅延時間制御部５４から出力される遅延時間により、オンオフタイミングｔa、ｔb、ｔcにおける相互のずれをフィードバック制御する。遅延時間制御部５４では、オンオフタイミングｔa、ｔb、ｔcにおける相互のずれが小さくなるように遅延時間を演算して制御する。これにより、遅延時間が信頼性良く制御されて、スパイク電圧およびスパイク電圧によって流れる電流が信頼性良く効果的に抑制される。
【００２５】
また、各単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）では、出力される電圧の大きさにより、各単相インバータ間でスイッチング速度が異なる半導体スイッチング素子３０〜３３を用いることがあり、スイッチング速度が速い素子の遅延時間を調整するようにすると、素子自体のスイッチング速度のばらつきも小さいため、調整が信頼性良く容易に行え、スパイク電圧の抑制制御が信頼性良く効果的に行える。一般に出力電圧が低い場合の方がスイッチング速度が速い素子を用いるものであり、例えば、図１２に示すように、スイッチング速度が速い素子のオンオフタイミングが、スイッチング速度が遅い素子のオンオフタイミングよりも早い場合、スイッチング速度が速い素子に対してそのオンオフタイミングが遅くなるように遅延時間を調整する。なお、スイッチング速度が遅い素子側の単相インバータにおけるオンオフタイミングずれが大きい場合には、この限りではなく、スイッチング速度が遅い側の単相インバータについても調整する。
【００２６】
実施の形態３．
上記実施の形態１、２では、各相の単相多重変換器を、３つの単相インバータの交流側を直列接続して構成したが、負荷１９〜２１と反対側の端に接続された単相インバータを３レベルインバータで構成しても良い。また、スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする３相３レベルインバータを設けても良く、上述した実施の形態１、２と同様にスパイク電圧を抑制することができる。３レベルインバータは、同じ電圧の２個のコンデンサを用いて３レベルの電圧出力を可能にするものであり、広く用いられており、このような３レベルインバータを単相インバータの組み合わせに用いることにより、安価な装置構成で多段階の階調制御による出力電圧が得られる。
図１３には、３相３レベルインバータ２６の各相の出力側にそれぞれ１つの単相インバータであるマルチレベルインバータ２７、２８、２９を接続したものを示す。ここでは、３相３レベルインバータ２６の中性点２３および３相負荷１９〜２１の中性点２２をそれぞれ接地する場合を示す。
【００２７】
図１３に示すように、この場合、３相３レベルインバータ２６の各相に接続する単相インバータとして、各単相インバータ内に複数の直流電源を備えたマルチレベルインバータ２７、２８、２９を用いる。この場合、各マルチレベルインバータ２７、２８、２９はそれぞれ２個の直流電源とこれらの直流電源の電圧を組み合わせて出力するための４個の切替スイッチとを備えて、例えば２個の直流電源の電圧レベルが１：２のとき、切替スイッチの切替制御により０〜３の４階調の発生電圧（絶対値）が得られる。各マルチレベルインバータ２７、２８、２９が、それぞれ０〜３の４階調の電圧を出力するため、３相３レベルインバータ２６の発生電圧をさらに組み合わせることにより、多段階の階調制御ができる。例えば３相３レベルインバータ２６が各相で−４、０、４の電圧レベルの出力をすると、これらの発生電圧の総和で０〜７の８階調の出力電圧（絶対値）が得られ、非常に滑らかな出力電圧階調波形が得られる。
このように単相インバータ内に複数の直流電源を備えてインバータの発生電圧を階調制御するマルチレベルインバータ２７、２８、２９を用いることにより、単相インバータの数を低減でき、安価で簡略な装置構成で出力電圧が多段階の階調制御が行える。
【００２８】
なお、マルチレベルインバータ２７、２８、２９内の複数の直流電源の組み合わせを変化させる際に発生するスパイク電圧についても、上記実施の形態１、２で説明したようにスイッチング素子の駆動信号を遅延回路を設けて調整することによって同様に抑制することができる。この場合、インバータ駆動信号および直流電源の切替スイッチの駆動信号の双方を調整する。
【００２９】
実施の形態４．
以下、この発明の実施の形態４を図１４に基づいて説明する。この実施の形態では、出力電圧に発生するスパイク電圧を抑制するために、１つの単相インバータの発生電圧オンオフタイミングを検出し、このオンオフタイミングに同期するように他の単相インバータの駆動信号を発生する。
図１４では、３レベルインバータ２６と２つの直流電源を備えたマルチレベルインバータ２７とが直列接続されて単相多重変換器を構成した例について示す。３レベルインバータ２６の出力可能電圧をマルチレベルインバータ２７の出力可能電圧よりも高いものとすると、通常、出力電圧が高い方がスイッチング速度の遅い半導体スイッチング素子を用いる。図１４に示すように、スイッチング速度の遅い側の３レベルインバータ２６の出力電圧を検出して出力電圧レベルの切替タイミングを電圧変化検出器７０で検出する。一方、ＡＮＤ回路（論理積）７２にはフリップフロップ７１を介してマルチレベルインバータ２７への出力指令（インバータ駆動信号）が入力されており、電圧変化検出器７０からの検出信号が入力されると、この信号に同期してマルチレベルインバータ２７へ出力指令を出力する。
【００３０】
このように、３レベルインバータ２６の出力電圧切替タイミング（オンオフタイミング）を検出し、このタイミングでマルチレベルインバータ２７に対し発生電圧オンオフ切替のための駆動信号を出力する。マルチレベルインバータ２７の方がスイッチング速度が速いため、２つのインバータ２６、２７の発生電圧オンオフタイミングをほぼ同期させることができる。
このため、マルチレベルインバータ２７の発生電圧オンオフタイミングは、リアルタイムで３レベルインバータ２６の発生電圧オンオフタイミングに同期するように制御できる。２つのインバータ２６、２７の発生電圧オンオフタイミングがずれないように制御されるため、単相多重変換器は、スパイク電圧の発生が抑制された信頼性の高い階調制御電圧を出力できる。
【００３１】
実施の形態５．
上記実施の形態１〜４では、単相多重変換器の出力電圧に発生するスパイク電圧は、各インバータの発生電圧オンオフタイミングを調整することで抑制したが、図１５（ａ）に示すように、単相多重変換器と負荷との間にダンピング抵抗（減衰抵抗）６４を直列に接続することによっても負過電圧におけるスパイク電圧を抑制することができる。６１は浮遊のインダクタンス、６２は浮遊のキャパシタンス、６３はケーブル６０の抵抗を示したもので、これらによるケーブル６０の集中定数と上記減衰抵抗６４とで、単相多重変換器の出力に発生したスパイク電圧が減衰されて負過電圧におけるスパイク電圧を抑制することができる。
なお、上記減衰抵抗６４の代わりに、図１５（ｂ）に示すような、サージ電圧を除去するフェライトなどの過飽和リアクトル６５を配して、スパイク電圧を抑制してもよい。
【００３２】
実施の形態６．
次に、この発明の実施の形態６について、図１６、図１７に基づいて説明する。上記実施の形態１では、３つの単相インバータ（Ｖaインバータ、Ｖbインバータ、Ｖcインバータ）の発生電圧の組み合わせにより、出力電圧の階調制御を行ったが、例えば、Ｖa、Ｖb、Ｖcが１：２：４の関係で、出力階調が第３階調から第４階調に変化する際に、上述したように大きなスパイク電圧５５ｃが発生することがあった（図１６（ａ）、図１７（ａ））。
この実施の形態では、図１６（ｂ）に示すように、各相に出力レベルが３である単相インバータを追加し、その発生電圧をＶxとすると、Ｖa：Ｖb：Ｖx：Ｖcが１：２：３：４となる４つの発生電圧で単相多重変換器の出力電圧を制御する。これにより、図１７（ｂ）に示すように、出力階調が第３階調から第４階調に変化する際にはスパイク電圧は発生せず、出力階調が第４階調から第５階調に変化する際には、スパイク電圧５５ｄは発生しても最大１レベルである。このように、スイッチング素子の駆動信号を調整せずに、スパイク電圧の低減できる構造が得られる。
【００３３】
なお、上記実施の形態３で説明したような、複数の直流電源を備えてインバータの発生電圧を階調制御するマルチレベルインバータを用いれば、単相インバータの数を増やすことなく、異なる電圧が発生できる直流電源が増加できてスパイク電圧の低減できる構造が得られる。
【００３４】
【発明の効果】
この発明に係る請求項１記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する３個以上の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、上記単相多重変換器の出力電圧階調が変化する際、正方向と負方向の双方のスパイク電圧が該出力電圧階調の１変化時に対して発生するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧が抑制できて浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３５】
またこの発明に係る請求項２記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記単相多重変換器が発生するスパイク電圧を検出する検出手段とを備え、該検出されたスパイク電圧を抑制するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧の抑制により浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
またこの発明に係る請求項５記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の各単相インバータの出力電流を監視して該各単相インバータの発生電圧オンオフタイミングを検出する手段と、上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記遅延回路にて用いる遅延時間を制御する遅延時間制御部とを備え、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する際、上記検出された各単相インバータの発生電圧オンオフタイミングにおける相互のずれをフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御する。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧が抑制できて浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３６】
またこの発明に係る請求項６記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させる。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、第１、第２の単相インバータの発生電圧オンオフタイミングがリアルタイムで同期するように制御されて、単相多重変換器の出力電圧にスパイク電圧が発生するのが抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３７】
またこの発明に係る請求項１０記載の電力変換装置は、請求項１〜９のいずれか１項に記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給するため、多相多重変換器において、低コスト化、小型化、簡略化が促進した構造が得られると共に、単相多重変換器の出力電圧のスパイク電圧が抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３８】
またこの発明に係る請求項１１記載の電力変換装置は、請求項１〜９のいずれか１項に記載の単相多重変換器をスター結線して多相負荷に電力供給する。そして、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたため、安価な装置構成で低コスト化、小型化、簡略化が促進した構造が得られると共に、単相多重変換器の出力電圧のスパイク電圧が抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【図面の簡単な説明】
【図１】この発明の実施の形態１による電力変換器の構成図である。
【図２】この発明の実施の形態１による単相インバータの構成図である。
【図３】この発明の実施の形態１による各単相インバータの出力論理と出力階調レベルとの関係を示す論理表である。
【図４】この発明の実施の形態１による各単相インバータと単相多重変換器とによる出力波形である。
【図５】この発明の実施の形態１による電力変換器における制御回路の構成図である。
【図６】この発明の実施の形態１によるスイッチング素子のオンオフタイミングずれを説明する図である。
【図７】この発明の実施の形態１による遅延時間の調整を説明する図である。
【図８】この発明の実施の形態２による電力変換器の構成図である。
【図９】この発明の実施の形態２による電力変換器における制御回路の構成図である。
【図１０】この発明の実施の形態２によるフィードバック制御を説明する図である。
【図１１】この発明の実施の形態２による遅延時間の演算を説明するフローチャートである。
【図１２】この発明の実施の形態２によるスイッチング速度の違う素子のオンオフタイミングずれを説明する図である。
【図１３】この発明の実施の形態３による電力変換器の構成図である。
【図１４】この発明の実施の形態４による電力変換器の部分構成図である。
【図１５】この発明の実施の形態５による電力変換器の部分構成図である。
【図１６】この発明の実施の形態６による電力変換器の階調制御を説明する図である。
【図１７】この発明の実施の形態６による電力変換器の階調制御を説明する図である。
【符号の説明】
１，７，１３Ｖaインバータ（単相インバータ）、
２，８，１４Ｖbインバータ（単相インバータ）、
３，９，１５Ｖcインバータ（単相インバータ）、
４，１０，１６直流電源Ｖa、５，１１，１７直流電源Ｖb、
６，１２，１８直流電源Ｖc、１９〜２１負荷、２２，２３中性点、
２５３相インバータ装置、２６３レベルインバータ、
２７〜２９マルチレベルインバータ、３０〜３３半導体スイッチング素子、４１〜４３各相電圧計測器、５０ａインバータ駆動信号発生回路、
５１遅延回路、５３遅延時間設定部、５４遅延時間制御部、
５５，５５ａ〜５５ｄスパイク電圧、６４ダンピング抵抗（減衰抵抗）、
６５過飽和リアクトル、７０電圧変化検出器、７１フリップフロップ、
７２論理積、ｔa，ｔb，ｔc 各単相インバータのオンオフタイミング。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power converter, and more particularly to an inverter capable of obtaining a smooth AC output waveform.
[0002]
[Prior art]
There is a three-level inverter as a multi-level inverter that can output a voltage of three or more values by itself in a conventional power converter. This 3-level inverter is an inverter that performs PWM control. In each phase, the two adjacent GTOs are always in a conducting state, the top two are conducted to output + Ed / 2, and the middle two are conducted to 0. However, the lower two are turned on and -Ed / 2 is output. In particular, at the time of 0 output, the output phase voltage is fixed at the neutral point. As a result, a three-level voltage is obtained as the output phase voltage, and a quinary value is obtained as the line voltage (see Non-Patent Document 1, for example).
[0003]
[Non-Patent Document 1]
Published by Haruo Naito, "Multi-level inverter", published by Ohm, OHM, October 1995, p. 44-49
[0004]
[Problems to be solved by the invention]
Since the conventional power converter is configured as described above and adjusts the output voltage by PWM control, the voltage change at the output end is large and there are many harmonic components. For this reason, a complicated and large-capacity output filter is usually used on the output side of the inverter, which increases the size of the device and increases the apparent power of the three-phase inverter by the voltage drop of the output filter. There was a need.
[0005]
The present invention has been made to solve the above problems, and a smooth AC output waveform can be obtained with high reliability without performing PWM control that requires a large-capacity output filter. It aims at providing the structure of a power converter device.
[0006]
[Means for Solving the Problems]
  According to a first aspect of the present invention, there is provided a power conversion device including a plurality of semiconductor switching elements and converting DC power from a DC power source into AC power.3 or moreAC side of single-phase inverterStraightA single-phase multiple converter is configured by connecting the columns to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And a delay circuit is provided in the drive signal generation part of the semiconductor switching element,For each single-phase inverter, the spike voltage in both the positive and negative directions is generated with respect to one change in the output voltage gradation when the output voltage gradation of the single-phase multiple converter changes. The on / off timing of the driving signal of the semiconductor switching element is adjusted by the delay circuit to adjust the on / off timing of the generated voltage of each single-phase inverter..
[0007]
  According to a second aspect of the present invention, there is provided a power conversion device comprising a plurality of semiconductor switching elements, wherein a plurality of single-phase inverters for converting DC power from a DC power source into AC power are connected in series to form a single phase. A multiple converter is configured to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. A delay circuit provided in the drive signal generator of the semiconductor switching element; and a detecting means for detecting a spike voltage generated by the single-phase multiple converter so as to suppress the detected spike voltage. The on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit for each single-phase inverter to adjust the on / off timing of the generated voltage of each single-phase inverter.
  According to a fifth aspect of the present invention, there is provided a power conversion device comprising a plurality of semiconductor switching elements, wherein a plurality of single-phase inverters for converting DC power from a DC power source into AC power are connected in series to form a single phase. A multiple converter is configured to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And a means for monitoring the output current of each single-phase inverter in the single-phase multiple converter to detect the generated voltage on / off timing of each single-phase inverter, and the drive signal generator of the semiconductor switching element. A delay circuit and a delay time control unit that controls a delay time used in the delay circuit, and the on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit for each single-phase inverter. When adjusting the generated voltage on / off timing of each single-phase inverter, feedback control is performed on the detected deviation of the generated voltage on / off timing of each single-phase inverter, and the delay time is controlled so that the feedback control amount is reduced. To do.
[0008]
  Claims related to this invention6The described power conversion device includes a plurality of semiconductor switching elements, and a plurality of AC sides of a single-phase inverter that converts DC power from a DC power source into AC power are connected in series to form a single-phase multiple converter as a load. Supply power. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And means for monitoring the output voltage of the first single-phase inverter in the single-phase multiple converter and detecting the generated voltage on / off timing, and the single-phase multiple conversion at the timing at which the generated voltage on-off timing is detected. And a means for outputting a drive signal for switching on / off the generated voltage of the single-phase inverter to the second single-phase inverter in the container, and the generated voltage on / off timing of the first and second single-phase inverters Synchronize.
[0009]
  Claims related to this invention10The power converter according to claim 1.9Either1 itemThe single-phase multiple converter described in 1) is connected in multiphase, and the output voltage of each phase is gradation controlled by each single-phase multiple converter to supply power to the multiphase load.
[0010]
  Claims related to this invention11The power converter according to claim 1.9Either1 itemThe single-phase multiple converter described in 1 is connected in a star connection to supply power to the multiphase load. In place of the single-phase inverter for each phase on the star connection point side, a multi-phase three-level inverter sharing a capacitor is provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings.
1 is a diagram showing a configuration of a power converter for driving a three-phase load according to Embodiment 1 of the present invention. As shown in the figure, the entire three-phase power converter includes a control device 50 and supplies power to three-phase loads 19 to 21 by a three-phase inverter device 25 in which each phase is star-connected. Consists of a single-phase multiple converter in which Va inverters 1, 7, 13 which are single-phase inverters, Vb inverters 2, 8, 14, and Vc inverters 3, 9, 15 are connected in series. Each of the single-phase inverters 1 to 3, 7 to 9, and 13 to 15 rectifies the AC power drawn from the system through the transformer and converts it to DC power, and then smoothes the DC power with a smoothing capacitor. However, for the sake of convenience, only the inverter unit composed of the DC power sources 4 to 6, 10 to 12, and 16 to 18 and a switch group is illustrated here. Reference numerals 22 and 23 denote a neutral point on the load side and a neutral point on the power conversion device side, respectively.
[0012]
Each of the single-phase inverters 1 to 3 and 7 to 9 and 13 to 15 has a self-extinguishing type semiconductor switching element such as a plurality of IGBTs, in which diodes are connected in antiparallel, as shown in an enlarged view of FIG. It is composed of a full-bridge inverter composed of 30 to 33 and a DC power source (4 to 6, 10 to 12, 16 to 18) that outputs a voltage E. The self-extinguishing type semiconductor switching elements 30 to 33 may be GCT, GTO, transistors, MOSFETs, or thyristors that do not have a self-extinguishing function as long as they can perform forced commutation. Under control, the single-phase inverter outputs voltages E, -E, 0.
[0013]
In addition, each single-phase inverter (Va inverter, Vb inverter, Vc inverter) 1 to 3, 7 to 9, and 13 to 15 of the single-phase multiple converter configured as described above is connected to DC power sources 4 to 6, 10 to 10, respectively. The voltages Va, Vb, and Vc of 12, 16 to 18 are output as voltage sources, but the relationship between Va, Vb, and Vc is different from each other (Va <Vb <Vc), 1: 2: 4, 1 : 3: 4, 1: 3: 5, 1: 3: 6, 1: 3: 7, 1: 3: 8, 1: 3: 9. In each case, the relationship between the output logic of each of the single-phase inverters 1-3, 7-9, 13-15 and the output gradation (voltage level) of the single-phase multiple converter in which they are connected in series is shown in FIG. It is shown in the logic table of ~ G. Here, the case of Table A will be described below.
Va, Vb, and Vc have a minimum voltage value Va of 2 in a 1: 2: 4 relationship.ⁿ(N = 0, 1, 2). As shown in Table A, the combination of the three single-phase inverters 1 to 3, 7 to 9, and 13 to 15 of the least significant bit, the intermediate bit, and the most significant bit gives a total sum of these generated voltages of 8 to 7 A gradation output voltage (absolute value) is obtained. Each single-phase inverter output waveform for obtaining the sine wave output gradation is shown in FIG. As shown in the figure, it can be seen that a very smooth output voltage gradation waveform is obtained by the combination of the voltages generated by the three single-phase inverters (Va inverter, Vb inverter, Vc inverter).
[0014]
As shown in FIG. 5, the control device 50 that controls each single-phase multiple converter configured as described above has the single-phase inverters 1 to 3, 7 to 9, and 13 to 13 based on the input reference wave 52. 15 is constituted by an inverter drive signal generation circuit 50a for generating a drive signal. For the sake of convenience, only the driving signal for one phase, for example, the U phase is illustrated here. For each of the semiconductor switching elements 30 to 33 in the three single phase inverters 1 to 3 of the single phase multiple converter, the inverter drive signal generation circuit 50a generates gate drive signals g11 to g14, g21 to g24, and g31 to g34. However, as shown in the figure, a delay circuit 51 is provided, and the on / off timing of the drive signals of the semiconductor switching elements 30 to 33 is adjusted by the delay circuit 51 for each of the single-phase inverters 1 to 3. In the delay circuit 51, the on / off timing of the drive signal is adjusted using the delay time set by the delay time setting unit 53, thereby adjusting the generated voltage on / off timing of each single-phase inverter 1 to 3. Similarly, in the V phase and the W phase, the delay circuit 51 is provided, and the on / off timing of the drive signals of the semiconductor switching elements 30 to 33 is adjusted by the delay circuit 51 for each of the single-phase inverters 7 to 9 and 13 to 15. .
[0015]
The adjustment by the delay circuit 51 of the generated voltage on / off timing of each single-phase inverter (Va inverter, Vb inverter, Vc inverter) 1 to 3, 7 to 9 and 13 to 15 will be described below.
As shown in FIG. 4, in each single-phase multiple converter, the output voltage is gradation controlled by combining the voltages generated by three single-phase inverters (Va inverter, Vb inverter, Vc inverter). For example, the case where the output gradation changes from the third gradation to the fourth gradation in a relationship of Va, Vb, and Vc of 1: 2: 4 will be described. To output the third gradation, the output level 1 of the Va inverter and the output level 2 of the Vb inverter are combined and output. To output the fourth gradation, the output level 4 of the Vc inverter is output. Therefore, in order to change from the third gradation to the fourth gradation, the output level 1 of the Va inverter and the output level 2 of the Vb inverter are turned from on to off, and at the same time, the output level 4 of the Vc inverter is turned from off to on. To do.
[0016]
However, the switching elements 30 to 33 constituting the three single-phase inverters (Va inverter, Vb inverter, and Vc inverter) are generated even if a drive signal is output simultaneously from the inverter drive signal generation circuit 50a due to characteristic variation. The voltage on / off timing may shift. FIG. 6 shows a current waveform and a voltage waveform in which a switch of one single-phase inverter is turned on, and a current waveform and a voltage waveform in which a switch of another bit is turned off.
As in the comparative example shown in FIG. 7A, when the output level 4 of the Vc inverter is turned on from off first, and then the output level 1 of the Va inverter and the output level 2 of the Vb inverter are turned off from on. In such a case, the spike voltage 55 of the output level 7 is generated.
Therefore, in this embodiment, as shown in FIG. 7B, the delay circuit 51 turns on and off the output level 1 of the Va inverter from on to off, and the output level 4 of the Vc inverter is turned on from off. The on / off timing from on to off of the Vb inverter is adjusted to be earlier than the on / off timing of the Vc inverter.
As a result, the spike voltages 55a and 55b are outputted after the voltage is once reduced in the reverse direction, and are outputted by being shared by the voltages in the opposite directions, so that the voltage level can be reduced and the generated spike voltage Since the average value of 55a, 56b approaches 0 and the current flowing through the spike voltages 55a, 55b is suppressed, the stray capacitance and the current flowing through the neutral point 22 of the loads 19-21 that cause leakage noise are suppressed. Highly reliable gradation control can be performed.
[0017]
In this embodiment, an output voltage waveform close to a sine wave is obtained by connecting a plurality of single-phase inverters in series and performing gradation control, and the output filter for smoothing provided at the subsequent stage of the power converter is Power converters that can be eliminated or reduced in capacity and promoted cost reduction, miniaturization, and simplification are obtained, and reliable gradation control that reduces spike noise and reduces leakage noise is achieved. realizable.
[0018]
Note that the delay circuit 51 adjusts the on / off timing of each single-phase inverter (Va inverter, Vb inverter, Vc inverter) from the first single-phase inverter that switches the generated voltage from output on to off and the generated voltage output off. This is performed when the output voltage gradation of the single-phase multiple converter is changed in combination with the second single-phase inverter to be turned on. Usually, the difference between the on-off timings of the first and second single-phase inverters is small. The delay time is set so that When there are a plurality of single-phase inverters corresponding to the first and second single-phase inverters and the output voltage gradation of the single-phase multiple converter is changed by a combination of three or more single-phase inverters, the spike voltage is increased. The delay time for each drive signal is adjusted so that the pulse width is reduced, or the spike voltage is divided and output in the opposite direction as described above, thereby suppressing the spike voltage. Thereby, the current flowing by the spike voltage can be effectively reduced.
[0019]
Embodiment 2. FIG.
The second embodiment of the present invention will be described below with reference to FIG.
As shown in the figure, the power converter shown in the first embodiment includes the U-phase, V-phase, and W-phase voltage measuring devices 41 to 43 that measure the output voltage of each single-phase multiple converter, and each voltage measurement. The phase voltage which is the output signal of the devices 41 to 43 is input to the control device 50. As shown in FIG. 9, the control device 50 that controls each single-phase multiple converter sends a drive signal to each single-phase inverter (Va inverter, Vb inverter, Vc inverter) based on the input reference wave 52. The inverter drive signal generating circuit 50a is configured to generate. For the sake of convenience, only the driving signal for one phase, for example, the U phase is illustrated here. In the inverter drive signal generation circuit 50a, the gate drive signals g11 to g14, g21 to the semiconductor switching elements 30 to 33 in the three single phase inverters (Va inverter, Vb inverter, Vc inverter) of the single phase multiple converter. g24, g31 to g34 are generated. As shown in the figure, the semiconductor switching element is used for each single-phase inverter (Va inverter, Vb inverter, Vc inverter) using the delay time output from the delay time control unit 54. The delay circuit 51 adjusts the on / off timing of the drive signals 30 to 33. In the delay time control unit 54, the phase voltage from each of the voltage measuring devices 41 to 43 is input and the output voltage of the single-phase multiple converter of each phase is monitored, and the delay time is set so that the generated spike voltage is suppressed. Calculate and control. Due to the delay time from the delay time control unit 54, the spike voltage in the output voltage of the single-phase multiple converter of each phase is reduced by feedback control.
[0020]
The control of the delay time in the delay time control unit 54 and the feedback control of the output voltage thereby will be described in detail below based on FIG.
The output voltage of each single-phase multiple converter measured by the voltage measuring devices 41 to 43 is input to a delay time control unit 54 including a comparison amplifier 56 and a V / t converter 57, and the comparison amplifier 56 uses the target voltage. And the voltage deviation is amplified. The V / t converter 57 detects the spike voltage using the amplified voltage deviation as an input, and each single-phase inverter (Va inverter, Vb inverter, Vc) so that the magnitude and duration of the spike voltage are reduced. The delay time for adjusting the on / off timings ta, tb, tc of the inverter is calculated and output. In the delay circuit 51, the delay time is provided to the inverter drive signal from the inverter drive signal generation circuit 50a generated for each of the semiconductor switching elements 30 to 33 in each single-phase inverter (Va inverter, Vb inverter, Vc inverter). . As a result, an inverter drive signal whose delay time is adjusted is input to each single-phase inverter (Va inverter, Vb inverter, Vc inverter).
[0021]
An example of the method for calculating the delay time will be described below based on the flowchart of FIG. First, the spike voltage is detected (s1), and the mutual relationship between the on / off timings ta, tb, tc of each single-phase inverter (Va inverter, Vb inverter, Vc inverter) is estimated and recognized from the magnitude. For example, when the output gradation changes from the third gradation to the fourth gradation, the output level 1 of the Va inverter and the output level 2 of the Vb inverter are turned off from on, and the output level 4 of the Vc inverter is turned on from off However, if a spike voltage of output level 7 (voltage deviation from the fourth gradation is output level 3) is generated at this time, tc <ta (= tb), that is, timing tc is timing ta, It can be seen that the time is earlier than tb (s2). Next, in order to reduce the magnitude of the spike voltage and the generation duration time, the on / off timings ta, tb, and tc to be adjusted are selected from the correlation between the recognized on / off timings ta, tb, and tc. Output. As described above, when a spike voltage of output level 7 (voltage deviation from the fourth gradation is output level 3) occurs when the output gradation changes from the third gradation to the fourth gradation, tc Since <ta (= tb), the delay time is set by, for example, a predetermined time width Δt so as to slightly delay tc (S3).
[0022]
In this embodiment, since the current flowing by the spike voltages 55a and 55b is suppressed, the current flowing to the neutral point 22 of the stray capacitance and the loads 19 to 21 that causes leakage noise is suppressed, and the reliability is high. Gradation can be controlled.
[0023]
In this embodiment, the delay time control unit 54 controls and outputs the delay time so as to reduce the feedback control amount by performing feedback control on the magnitude of the detected spike voltage and the generation duration. Therefore, the delay time is controlled with high reliability, and the spike voltage and the current flowing through the spike voltage are effectively suppressed with high reliability. Therefore, highly reliable gradation control with reduced leakage noise can be performed.
[0024]
In the above embodiment, the spike voltage suppression control is performed using the output voltage of each single-phase multiple converter measured by the voltage measuring devices 41 to 43, but when there is no phase difference between current and voltage, The output current of each single-phase inverter (Va inverter, Vb inverter, Vc inverter) may be detected. In this case, on / off timings ta, tb, and tc of each single-phase inverter (Va inverter, Vb inverter, Vc inverter) are detected from the detected output current, and on / off is determined by the delay time output from the delay time control unit 54. Feedback control is performed on the mutual shifts at the timings ta, tb, and tc. The delay time control unit 54 calculates and controls the delay time so that the mutual deviations at the on / off timings ta, tb, and tc become small. Thereby, the delay time is controlled with high reliability, and the spike voltage and the current flowing through the spike voltage are effectively suppressed with high reliability.
[0025]
Further, each single-phase inverter (Va inverter, Vb inverter, Vc inverter) may use semiconductor switching elements 30 to 33 having different switching speeds between the single-phase inverters depending on the magnitude of the output voltage. If the delay time of a device having a high speed is adjusted, the variation in the switching speed of the device itself is small. Therefore, the adjustment can be easily performed with high reliability, and spike voltage suppression control can be performed with high reliability and effectiveness. In general, when the output voltage is low, an element with a fast switching speed is used. For example, as shown in FIG. 12, the on / off timing of an element with a fast switching speed is earlier than the on / off timing of an element with a slow switching speed. In this case, the delay time is adjusted so that the on / off timing of the element having a high switching speed is delayed. In addition, when the ON / OFF timing shift in the single-phase inverter on the element side with the slow switching speed is large, the present invention is not limited to this, and the single-phase inverter on the slow switching speed side is also adjusted.
[0026]
Embodiment 3 FIG.
In the first and second embodiments, the single-phase multiple converter for each phase is configured by connecting the AC sides of three single-phase inverters in series, but the single-phase multiple converter connected to the end opposite to the loads 19 to 21 is connected. The phase inverter may be configured with a three-level inverter. Also, instead of the single-phase inverter for each phase on the star connection point side, a three-phase three-level inverter sharing a capacitor may be provided, and the spike voltage is suppressed as in the first and second embodiments. can do. The three-level inverter enables three-level voltage output using two capacitors having the same voltage, and is widely used. By using such a three-level inverter in combination with a single-phase inverter, Thus, an output voltage can be obtained by multi-step gradation control with an inexpensive apparatus configuration.
FIG. 13 shows a multi-phase inverter 27, 28, 29, which is a single-phase inverter, connected to the output side of each phase of the three-phase three-level inverter 26. Here, a case where the neutral point 23 of the three-phase three-level inverter 26 and the neutral point 22 of the three-phase loads 19 to 21 are grounded is shown.
[0027]
As shown in FIG. 13, in this case, as the single-phase inverter connected to each phase of the three-phase three-level inverter 26, multi-level inverters 27, 28, and 29 having a plurality of DC power sources in each single-phase inverter are used. . In this case, each of the multi-level inverters 27, 28, 29 includes two DC power supplies and four changeover switches for combining and outputting the voltages of these DC power supplies, for example, two DC power supplies When the voltage level is 1: 2, four-gradation generated voltages (absolute values) 0 to 3 are obtained by switching control of the selector switch. Since each multi-level inverter 27, 28, 29 outputs four gradation voltages from 0 to 3, multi-stage gradation control can be performed by further combining the generated voltages of the three-phase three-level inverter 26. For example, when the three-phase three-level inverter 26 outputs voltage levels of -4, 0, and 4 in each phase, an output voltage (absolute value) of 8 gradations of 0 to 7 is obtained as a sum of these generated voltages. A very smooth output voltage gradation waveform can be obtained.
In this way, the number of single-phase inverters can be reduced by using multi-level inverters 27, 28, and 29 that are provided with a plurality of DC power supplies in a single-phase inverter and perform gradation control on the generated voltage of the inverter, and are inexpensive and simple. The device configuration can perform gradation control with multi-stage output voltage.
[0028]
Note that the spike driving voltage generated when the combination of the plurality of DC power sources in the multi-level inverters 27, 28, and 29 is changed is also applied to the switching element drive signal as a delay circuit as described in the first and second embodiments. It can suppress similarly by providing and adjusting. In this case, both the inverter drive signal and the drive signal of the DC power supply changeover switch are adjusted.
[0029]
Embodiment 4 FIG.
A fourth embodiment of the present invention will be described below with reference to FIG. In this embodiment, in order to suppress the spike voltage generated in the output voltage, the generated voltage on / off timing of one single-phase inverter is detected, and the drive signals of the other single-phase inverters are synchronized with this on / off timing. appear.
FIG. 14 shows an example in which a three-level inverter 26 and a multilevel inverter 27 having two DC power supplies are connected in series to form a single-phase multiple converter. Assuming that the output voltage of the three-level inverter 26 is higher than the output voltage of the multi-level inverter 27, a semiconductor switching element having a slower switching speed is generally used when the output voltage is higher. As shown in FIG. 14, the output voltage of the three-level inverter 26 on the slow switching speed side is detected, and the switching timing of the output voltage level is detected by the voltage change detector 70. On the other hand, an output command (inverter drive signal) to the multi-level inverter 27 is input to the AND circuit (logical product) 72 via the flip-flop 71, and a detection signal from the voltage change detector 70 is input. In synchronization with this signal, an output command is output to the multilevel inverter 27.
[0030]
In this way, the output voltage switching timing (on / off timing) of the three-level inverter 26 is detected, and a drive signal for switching the generated voltage on / off is output to the multilevel inverter 27 at this timing. Since the multi-level inverter 27 has a faster switching speed, the generated voltage on / off timings of the two inverters 26 and 27 can be substantially synchronized.
For this reason, the generated voltage on / off timing of the multi-level inverter 27 can be controlled to synchronize with the generated voltage on / off timing of the three-level inverter 26 in real time. Since the on / off timing of the generated voltages of the two inverters 26 and 27 is controlled so as not to shift, the single-phase multiple converter can output a highly reliable grayscale control voltage in which the generation of spike voltage is suppressed.
[0031]
Embodiment 5 FIG.
In the first to fourth embodiments, the spike voltage generated in the output voltage of the single-phase multiple converter is suppressed by adjusting the generated voltage on / off timing of each inverter, but as shown in FIG. The spike voltage in the negative overvoltage can also be suppressed by connecting a damping resistor (attenuating resistor) 64 in series between the single-phase multiple converter and the load. Reference numeral 61 denotes a floating inductance, 62 denotes a floating capacitance, and 63 denotes a resistance of the cable 60. A spike generated at the output of the single-phase multi-converter by the lumped constant of the cable 60 and the attenuation resistance 64 due to these. The voltage is attenuated and the spike voltage in the negative overvoltage can be suppressed.
Instead of the attenuation resistor 64, a spike voltage may be suppressed by providing a supersaturated reactor 65 such as ferrite for removing a surge voltage as shown in FIG.
[0032]
Embodiment 6 FIG.
Next, a sixth embodiment of the present invention will be described with reference to FIGS. In the first embodiment, gradation control of the output voltage is performed by combining the voltages generated by the three single-phase inverters (Va inverter, Vb inverter, Vc inverter). For example, Va, Vb, and Vc are 1: Due to the 2: 4 relationship, when the output gradation changes from the third gradation to the fourth gradation, a large spike voltage 55c may be generated as described above (FIG. 16A, FIG. 17). (A)).
In this embodiment, as shown in FIG. 16B, when a single-phase inverter having an output level of 3 is added to each phase and the generated voltage is Vx, Va: Vb: Vx: Vc is 1: The output voltage of the single phase multiple converter is controlled by four generated voltages of 2: 3: 4. Thus, as shown in FIG. 17B, when the output gradation changes from the third gradation to the fourth gradation, no spike voltage is generated, and the output gradation changes from the fourth gradation to the fifth gradation. When changing to gradation, even if the spike voltage 55d is generated, it is at a maximum of one level. Thus, a structure that can reduce the spike voltage without adjusting the drive signal of the switching element is obtained.
[0033]
If a multi-level inverter that has a plurality of DC power supplies and controls the generated voltage of the inverter as described in the third embodiment is used, different voltages are generated without increasing the number of single-phase inverters. As a result, a DC power supply that can be increased and a spike voltage can be reduced.
[0034]
【The invention's effect】
  According to a first aspect of the present invention, there is provided a power conversion device including a plurality of semiconductor switching elements and converting DC power from a DC power source into AC power.3 or moreAC side of single-phase inverterStraightA single-phase multiple converter is configured by connecting the columns to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And a delay circuit is provided in the drive signal generation part of the semiconductor switching element,For each single-phase inverter, the spike voltage in both the positive and negative directions is generated with respect to one change in the output voltage gradation when the output voltage gradation of the single-phase multiple converter changes. The on / off timing of the driving signal of the semiconductor switching element is adjusted by the delay circuit to adjust the on / off timing of the generated voltage of each single-phase inverter.. Therefore, it is possible to obtain a power converter that promotes cost reduction, downsizing, and simplification, and spike voltage.Can be suppressedLeakage noise can be reduced by suppressing the current flowing to the neutral point of the stray capacitance or load, and gradation control with high reliability can be performed.
[0035]
  According to a second aspect of the present invention, there is provided a power conversion device comprising a plurality of semiconductor switching elements, wherein a plurality of single-phase inverters for converting DC power from a DC power source into AC power are connected in series to form a single phase. A multiple converter is configured to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. A delay circuit provided in the drive signal generator of the semiconductor switching element; and a detecting means for detecting a spike voltage generated by the single-phase multiple converter so as to suppress the detected spike voltage. The on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit for each single-phase inverter to adjust the on / off timing of the generated voltage of each single-phase inverter. This makes it possible to obtain a power converter that promotes cost reduction, miniaturization, and simplification, and suppresses spike voltage to suppress stray capacitance and current flowing to the neutral point of the load, thereby reducing leakage noise, and High-quality gradation control can be performed.
  According to a fifth aspect of the present invention, there is provided a power conversion device comprising a plurality of semiconductor switching elements, wherein a plurality of single-phase inverters for converting DC power from a DC power source into AC power are connected in series to form a single phase. A multiple converter is configured to supply power to the load. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And a means for monitoring the output current of each single-phase inverter in the single-phase multiple converter to detect the generated voltage on / off timing of each single-phase inverter, and the drive signal generator of the semiconductor switching element. A delay circuit and a delay time control unit that controls a delay time used in the delay circuit, and the on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit for each single-phase inverter. When adjusting the generated voltage on / off timing of each single-phase inverter, feedback control is performed on the detected deviation of the generated voltage on / off timing of each single-phase inverter, and the delay time is controlled so that the feedback control amount is reduced. To do. As a result, a power converter that has been promoted in cost reduction, downsizing, and simplification can be obtained, spike voltage can be suppressed, current flowing to the neutral point of stray capacitance and load can be suppressed, and leakage noise can be reduced. Highly reliable gradation control can be performed.
[0036]
  Claims related to this invention6The described power conversion device includes a plurality of semiconductor switching elements, and a plurality of AC sides of a single-phase inverter that converts DC power from a DC power source into AC power are connected in series to form a single-phase multiple converter as a load. Supply power. The single-phase multiple converter performs gradation control of the output voltage by the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. And means for monitoring the output voltage of the first single-phase inverter in the single-phase multiple converter and detecting the generated voltage on / off timing, and the single-phase multiple conversion at the timing at which the generated voltage on-off timing is detected. And a means for outputting a drive signal for switching on / off the generated voltage of the single-phase inverter to the second single-phase inverter in the container, and the generated voltage on / off timing of the first and second single-phase inverters Synchronize. Therefore, a power converter that promotes cost reduction, downsizing, and simplification is obtained, and the generated voltage on / off timings of the first and second single-phase inverters are controlled so as to synchronize in real time. Generation of spike voltage in the output voltage of the multi-converter can be suppressed, current flowing in the neutral point of the stray capacitance and load can be suppressed, leakage noise can be reduced, and reliable gradation control can be performed.
[0037]
  Claims related to this invention10The power converter according to claim 1.9Either1 itemIn order to supply power to a multiphase load by controlling the gradation of the output voltage of each phase by each single phase multiple converter, the multiphase multiple converter, A structure that promotes cost reduction, miniaturization, and simplification is obtained, and the spike voltage of the output voltage of the single-phase multiple converter can be suppressed, and the current flowing to the neutral point of the stray capacitance and load is suppressed, resulting in leakage noise. And gradation control with high reliability can be performed.
[0038]
  Claims related to this invention11The power converter according to claim 1.9Either1 itemThe single-phase multiple converter described in 1 is connected in a star connection to supply power to the multiphase load. In addition, instead of the single-phase inverter for each phase on the star connection point side, a multi-phase three-level inverter that shares a capacitor is provided, which promotes cost reduction, miniaturization, and simplification with an inexpensive device configuration. In addition, the spike voltage of the output voltage of the single-phase multiple converter can be suppressed, the current flowing to the neutral point of the stray capacitance and load can be suppressed, leakage noise can be reduced, and reliable gradation control Can be done.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a power converter according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a single-phase inverter according to Embodiment 1 of the present invention.
FIG. 3 is a logic table showing the relationship between output logic and output gradation level of each single-phase inverter according to Embodiment 1 of the present invention;
FIG. 4 is an output waveform of each single-phase inverter and single-phase multiple converter according to Embodiment 1 of the present invention.
FIG. 5 is a configuration diagram of a control circuit in the power converter according to the first embodiment of the present invention.
FIG. 6 is a diagram for explaining an on / off timing shift of the switching element according to the first embodiment of the present invention;
FIG. 7 is a diagram for explaining delay time adjustment according to the first embodiment of the present invention;
FIG. 8 is a configuration diagram of a power converter according to a second embodiment of the present invention.
FIG. 9 is a configuration diagram of a control circuit in a power converter according to a second embodiment of the present invention.
FIG. 10 is a diagram illustrating feedback control according to Embodiment 2 of the present invention.
FIG. 11 is a flowchart illustrating calculation of delay time according to the second embodiment of the present invention.
FIG. 12 is a diagram for explaining an on / off timing shift of elements having different switching speeds according to the second embodiment of the present invention;
FIG. 13 is a configuration diagram of a power converter according to a third embodiment of the present invention.
FIG. 14 is a partial configuration diagram of a power converter according to a fourth embodiment of the present invention.
FIG. 15 is a partial configuration diagram of a power converter according to a fifth embodiment of the present invention.
FIG. 16 is a diagram for explaining gradation control of a power converter according to a sixth embodiment of the present invention.
FIG. 17 is a diagram for explaining gradation control of a power converter according to a sixth embodiment of the present invention.
[Explanation of symbols]
1,7,13 Va inverter (single phase inverter),
2,8,14 Vb inverter (single phase inverter),
3, 9, 15 Vc inverter (single phase inverter),
4, 10, 16 DC power supply Va, 5, 11, 17 DC power supply Vb,
6, 12, 18 DC power supply Vc, 19-21 load, 22, 23 neutral point,
25 3-phase inverter device, 26 3-level inverter,
27-29 multi-level inverter, 30-33 semiconductor switching element, 41-43 voltage measuring device for each phase, 50a inverter drive signal generation circuit,
51 delay circuit, 53 delay time setting unit, 54 delay time control unit,
55, 55a to 55d spike voltage, 64 damping resistance (damping resistance),
65 supersaturated reactor, 70 voltage change detector, 71 flip-flop,
72 Logical product, ta, tb, tc ON / OFF timing of each single-phase inverter.

Claims

複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する３個以上の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、
上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、
上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、
上記単相多重変換器の出力電圧階調が変化する際、正方向と負方向の双方のスパイク電圧が該出力電圧階調の１変化時に対して発生するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整することを特徴とする電力変換装置。Power supplied to the load 3 or more for converting the AC power of the AC side of the single-phase inverter DC power to configure a single-phase multiple converter with series connected from the DC power supply comprises a plurality of semiconductor switching elements In the power converter,
The single-phase multiple converter performs gradation control of the output voltage by the sum of each generated voltage by a predetermined combination selected from the plurality of single-phase inverters.
A delay circuit is provided in the drive signal generator of the semiconductor switching element,
For each single-phase inverter, the spike voltage in both the positive and negative directions is generated with respect to one change in the output voltage gradation when the output voltage gradation of the single-phase multiple converter changes. A power conversion device, wherein the on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit to adjust the generated voltage on / off timing of each single-phase inverter .

複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、A power converter that includes a plurality of semiconductor switching elements and converts a DC power from a DC power source into an AC power, and connects a plurality of single-phase inverters in series to form a single-phase multiple converter to supply power to a load. In
上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、The single-phase multiple converter performs gradation control of the output voltage by the sum of each generated voltage by a predetermined combination selected from the plurality of single-phase inverters.
上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記単相多重変換器が発生するスパイク電圧を検出する検出手段とを備え、A delay circuit provided in the drive signal generator of the semiconductor switching element; and a detecting means for detecting a spike voltage generated by the single-phase multiple converter,
該検出されたスパイク電圧を抑制するように、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整することを特徴とする電力変換装置。In order to suppress the detected spike voltage, the on / off timing of the drive signal of the semiconductor switching element is adjusted by the delay circuit for each single-phase inverter to adjust the generated voltage on / off timing of each single-phase inverter. The power converter characterized by doing.

上記スパイク電圧の検出手段は、上記単相多重変換器の出力電圧を監視して上記スパイク電圧を検出し、
上記遅延回路にて用いる遅延時間を制御する遅延時間制御部を備え、上記検出されたスパイク電圧の大きさおよび発生継続時間をフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御することを特徴とする請求項２記載の電力変換装置。 The spike voltage detection means detects the spike voltage by monitoring the output voltage of the single-phase multiple converter ,
A delay time controller controlling the delay time used in said delay circuit, the magnitude and generation duration time above Symbol spikes detected voltage feedback control, the delay time such that the feedback control amount is reduced The power conversion device according to claim 2 , wherein the power conversion device is controlled.

上記遅延時間制御部は、上記検出されたスパイク電圧から、上記各単相インバータの発生電圧オンオフタイミングにおける相互関係を推定して、上記遅延時間を決定することを特徴とする請求項３記載の電力変換装置。 4. The power according to claim 3, wherein the delay time control unit determines the delay time from the detected spike voltage by estimating the interrelationship in the generated voltage on / off timing of each single-phase inverter. 5. Conversion device.

複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、
上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、
上記単相多重変換器内の各単相インバータの出力電流を監視して該各単相インバータの発生電圧オンオフタイミングを検出する手段と、上記半導体スイッチング素子の駆動信号発生部に設けられた遅延回路と、上記遅延回路にて用いる遅延時間を制御する遅延時間制御部とを備え、
上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路にて調整して該各単相インバータの発生電圧オンオフタイミングを調整する際、上記検出された各単相インバータの発生電圧オンオフタイミングにおける相互のずれをフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御することを特徴とする電力変換装置。 A power converter that includes a plurality of semiconductor switching elements and converts a DC power from a DC power source into an AC power, and connects a plurality of single-phase inverters in series to form a single-phase multiple converter to supply power to a load. In
The single-phase multiple converter performs gradation control of the output voltage by the sum of each generated voltage by a predetermined combination selected from the plurality of single-phase inverters.
Means for monitoring the output current of each single-phase inverter in the single-phase multiple converter to detect the on / off timing of the generated voltage of each single-phase inverter, and a delay circuit provided in the drive signal generating section of the semiconductor switching element And a delay time control unit for controlling a delay time used in the delay circuit,
When adjusting the on / off timing of the drive signal of the semiconductor switching element for each single-phase inverter by the delay circuit to adjust the generated voltage on / off timing of each single-phase inverter, A power conversion apparatus characterized by performing feedback control of a mutual shift in generated voltage on / off timing and controlling the delay time so that the feedback control amount is reduced .

複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させることを特徴とする電力変換装置。 In a power converter that includes a plurality of semiconductor switching elements and converts a DC power from a DC power source to an AC power by connecting a plurality of AC sides of a single-phase inverter in series to form a single-phase multiple converter to supply power to a load The single-phase multiple converter performs gradation control of the output voltage based on the sum of the generated voltages based on a predetermined combination selected from the plurality of single-phase inverters. Means for monitoring the output voltage of the first single-phase inverter and detecting the generated voltage on / off timing, and the second single-phase inverter in the single-phase multiple converter at the timing when the generated voltage on / off timing is detected. And a means for outputting a drive signal for switching on and off the generated voltage of the single-phase inverter, and the generated voltage on-off type of the first and second single-phase inverters. Power conversion apparatus characterized by synchronizing ring.

上記第１の単相インバータは、上記第２の単相インバータに比して、出力可能電圧の絶対値が大きく、上記半導体スイッチング素子のスイッチング速度が遅いことを特徴とする請求項６記載の電力変換装置。7. The electric power according to claim 6, wherein the first single-phase inverter has an absolute value of a voltage that can be output and a switching speed of the semiconductor switching element is slower than that of the second single-phase inverter. Conversion device.

上記単相多重変換器内の１つあるいは複数の単相インバータに、複数の直流電源と、該複数の直流電源の中から出力電圧を選択出力する切替スイッチとを備え、選択出力された上記直流電源の各出力電圧の総和により上記単相インバータからの交流出力電圧を階調制御することを特徴とする請求項１〜７のいずれか１項に記載の電力変換装置。The one or more single-phase inverters in the single-phase multiple converter are provided with a plurality of DC power supplies and a changeover switch for selecting and outputting an output voltage from the plurality of DC power supplies, and the selected DC output power converter according to any one of claims 1 to 7, by the sum of the output voltages of the power supply, characterized in that the gradation control the AC output voltage from the single-phase inverter.

上記単相多重変換器内の上記複数の単相インバータの内、上記負荷と反対側の端に接続された単相インバータを３レベルインバータで構成することを特徴とする請求項１〜８のいずれか１項に記載の電力変換器。Among the plurality of single-phase inverters of the single-phase in a multi converter, any of claims 1 to 8, characterized in that it constitutes a single-phase inverter connected to the end opposite the load three-level inverter or power converter according to item 1.

請求項１〜９のいずれか１項に記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給することを特徴とする電力変換装置。And multiphase connecting the single-phase multiplex converter according to any one of claims 1 to 9, the power supply to the polyphase load by gradation control of each phase of the output voltage by respective single-phase multiplex converter The power converter characterized by doing.

請求項１〜９のいずれか１項に記載の単相多重変換器をスター結線して多相負荷に電力供給する電力変換装置において、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたことを特徴とする電力変換装置。The power converter power supplied to the polyphase load single-phase multiple converter with star connection according to any one of claims 1 to 9, each phase component of the single-phase inverters of the star-connected junction point side Instead, a power conversion device comprising a multi-phase three-level inverter sharing a capacitor.