JP3967183B2

JP3967183B2 - Liquid crystal display

Info

Publication number: JP3967183B2
Application number: JP2002118498A
Authority: JP
Inventors: 清尚松井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-04-19
Filing date: 2002-04-19
Publication date: 2007-08-29
Anticipated expiration: 2022-04-19
Also published as: JP2003316324A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関するものであり、特にフレーム間引き階調方法によって階調表示を行う液晶表示装置に関するものである。
【０００２】
【従来の技術】
一般的なマトリックス型表示装置は、マトリックス状に配列された行電極及び列電極を有する表示部と、行電極を駆動する行電圧及び列電極を駆動する列電圧を生成する電圧生成回路と、行電極と電圧生成回路とを接続して行電極に行電圧を印加する行電極駆動回路と、列電極と電圧生成回路とを接続して列電極に列電圧を印加する列電極駆動回路と備えている。
【０００３】
そして、このようなマトリックス型表示装置では、画素をなす行電極と列電極との交点部で表示を行う。
【０００４】
代表的なマトリックス型表示装置であるマトリックス型液晶表示装置の表示部は、画素電極を有する２枚の電極基板で液晶を狭持した液晶パネルとして構成されており、この液晶パネルへの行電圧及び列電圧の印加により、液晶の光学特性を変化させて表示を行うようになっている。
【０００５】
昨今、マトリックス型液晶表示装置のうち、単純マトリックス型の液晶表示装置は、携帯端末分野、特に携帯電話での用途で使用される事が多く、低消費電力化とともに、映像などを表示する為の多階調化も望まれている。
【０００６】
単純マトリックス型の液晶表示装置での階調表示方法として、階調データに応じて１フレーム毎に送出するデータを間引く事により、時空間的に液晶にかかる電圧値を変化させ階調表示を実現するフレーム間引き方式（ＦＲＣ(Frame Rate Control）方式）が広く使用されている。
【０００７】
ところが、ＦＲＣ方式では、その原理上、階調数を増やせば、液晶パネルのＦＲＣ完結周期（１画面リフレッシュレートの周波数）が極端に低下し、液晶画面にちらつきが発生しやすくなるという問題を有している。
【０００８】
このような液晶画面のちらつきを抑制する為に、液晶素子の応答速度、ＦＲＣ制御の階調数に応じて、最適なＦＲＣ完結周期が選ばれることになる。
【０００９】
しかしながら、以下に示す要因により、液晶画面のフレーム周波数（液晶パネルの１行目から最終行までを走査する時間）を上げる必要がある場合がある。
【００１０】
現在、日本の商用周波数は、東日本の５０Ｈｚ帯、西日本の６０Ｈｚ帯に大別されている。
【００１１】
その商用周波数と液晶画面のフレーム周波数との干渉により、横縞模様のビート現象が発生する問題があった。
【００１２】
携帯電話等の携帯端末で使用される液晶パネルは、透過型と反射型の両方を兼ね備えたものが多く、蛍光灯下の明るいところでは、反射型モードで使用することで、バッテリーの寿命を伸ばしている。
【００１３】
特に反射型モードの場合、蛍光灯等の商用周波数で液晶パネルに照らされる光源と液晶パネルを駆動しているフレーム周波数が干渉し、顕著に横縞模様のビート現象が発生する。
【００１４】
西日本の６０Ｈｚ帯で発生していなかった横縞模様のビート現象でも、５０Ｈｚ帯の東日本で発生する場合も存在する。
【００１５】
この両地域で横縞模様のビート現象を抑制する為に、液晶パネルのフレーム周波数を本来のフレーム周波数（ＦＲＣ制御によるちらつきを抑制できていたフレーム周波数）の倍以上に上げる必要があった。そのため、ＦＲＣ変換回路と液晶駆動回路の間のデータ転送期間は、常に高速転送処理を行わなければならず、消費電力が増大することとなる。
【００１６】
例えば、１／８２Ｄｕｔｙ、応答速度１５０ｍｓの液晶パネルは、通常９０Ｈｚのフレーム周波数で駆動され、商用周波数６０Ｈｚ帯では、特に反射モード時でもビート現象は現れず、良好な表示状態であるが、商用周波数５０Ｈｚ帯では、強いビート現象が現れる。
【００１７】
商用周波数５０Ｈｚ及び６０Ｈｚに対して、フレーム周波数を変化させた時の液晶パネル表示に現れるビート現象の度合いを目視で４ランク評価（無し、僅か、有り、強い）し、グラフ化したものを図４に示す。図４に示すグラフより、商用周波数５０Ｈｚ時、６０Ｈｚ時両方の条件下において、ビート現象が現れないフレーム周波数は、１５０Hz以上であることがわかる。
【００１８】
このビート現象を抑えるために、フレーム周波数を１５０Ｈｚまで上げても、多少ＦＲＣ方式によるチラツキが残るため、さらにフレーム周波数を１８０Ｈｚまで上げる必要がある。この場合、フレーム周波数と消費電流の関係図を示す図３の従来例を示すグラフからわかるように、消費電流は、２．８ｍＡ（フレーム周波数９０Ｈｚ）→４．５ｍＡ（フレーム周波数１８０Ｈｚ）となり、１．６倍上昇することになる。
【００１９】
以上のように、５０Ｈｚ、６０Ｈｚの両地域で横縞模様のビート現象を抑制するためには、液晶パネルのフレーム周波数を、本来ＦＲＣ制御によるチラツキを抑制できていたフレーム周波数より上げることで対策しなければならず、そのため、消費電力が大幅に上昇するという問題があった。
【００２０】
そこで、ＦＲＣ制御における消費電力の増大を抑制する技術が、例えば特開２００１−７５５３８号公報に開示されている。上記公報では、マイコンなどから出力される表示データを、フレーム間引き変換回路（ＦＲＣ変換回路）を通して、一旦メモリに書込み、該当するフレームで必要なデータを１bitずつ読み出すことにより、ＦＲＣ制御による消費電力の増大を抑えるようになっている。すなわち、上記公報には、読み出すビット数を減らすことで、ＦＲＣ制御による消費電力の増大を抑える技術が開示されている。
【００２１】
【発明が解決しようとする課題】
ところが、上記公報に開示されている技術は、表示データのメモリから読み出すビット数を減らしているだけなので、ＦＲＣ制御中は、データ間引き変換回路と表示装置を駆動する駆動回路との間でのデータ転送が連続して行われることになる。このため、上述したように、ＦＲＣ方式によるちらつきとビート現象を解消するため、フレーム周波数を上げて常に高速転送処理を行わなければならない場合に、消費電力の増大を抑制することができないという問題が生じる。
【００２２】
本発明は、上記の問題点に鑑みなされたものであって、その目的は、ＦＲＣ方式によるちらつきとビート現象を解消するために、フレーム周波数を上げても消費電力を増大させない液晶表示装置を提供することにある。
【００２３】
【課題を解決するための手段】
上記の課題を解決するために、本発明の液晶表示装置は、フレーム間引き階調（ＦＲＣ）方式により液晶表示パネルの多階調表示を行う液晶表示装置において、多階調の表示データを、階調数に応じて１フレーム毎にデータを間引いてＦＲＣデータに変換するＦＲＣ変換回路と、上記ＦＲＣ変換回路から１フレーム毎に転送されたＦＲＣデータに基づいて液晶駆動電圧を生成し、この液晶駆動電圧を上記液晶表示パネルに印加する液晶駆動回路とを備え、上記ＦＲＣ変換回路は、上記液晶表示パネルの１画面のリフレッシュに必要な複数のフレームの任意のフレーム間に、上記液晶駆動回路へのＦＲＣデータの転送を休止させる休止フレームを挿入することを特徴としている。
【００２４】
上記の構成によれば、液晶表示パネルの１画面のリフレッシュに必要な複数のフレームの任意のフレーム間に、液晶駆動回路へのＦＲＣデータの転送を休止させる休止フレームが挿入されるので、液晶表示パネルの１画面リフレッシュする間に、ＦＲＣデータの転送が休止される期間を設けることができる。
【００２５】
これにより、ＦＲＣ変換回路から液晶駆動回路へのデータ転送が断続的に行われることになるので、データ転送が連続的に行われる場合に比べて、データ転送にかかる消費電力が少なくて済む。特に、ＦＲＣ方式によるちらつきとビート現象を解消するためにフレーム周波数を上げた場合のように、データ転送を高速で行わなければならない場合であっても、データの転送が休止される期間が設けられているので、データ転送にかかる消費電力の増大を抑えることができる。
【００２６】
したがって、ＦＲＣ方式によるちらつきとビート現象を解消するために、フレーム周波数を上げても消費電力を増大させない液晶表示装置を提供することができる。
【００２７】
また、上記液晶駆動回路は、上記ＦＲＣ変換回路から転送されるＦＲＣデータの１フレーム分を格納する記憶部を備え、該記憶部からＦＲＣデータを読み出して液晶駆動電圧を生成するようにしてもよい。
【００２８】
この場合、液晶駆動回路は、ＦＲＣ変換回路から転送されるＦＲＣデータの１フレーム分を格納する記憶部を備えていることで、ＦＲＣデータが液晶駆動回路に転送されない休止期間が存在しても、記憶部には休止期間前に転送されたＦＲＣデータが存在するので、休止期間には、記憶部に格納されたＦＲＣデータを読み出して液晶駆動電圧を生成することができる。
【００２９】
これにより、ＦＲＣ変換回路からのＦＲＣデータの転送が休止される休止期間が存在しても、液晶駆動回路では、液晶駆動電圧を連続して生成することができるので、液晶表示パネルに対しても連続して液晶駆動電圧を印加することができる。
【００３０】
したがって、消費電力を低減するために、ＦＲＣ変換回路から液晶駆動回路へのＦＲＣデータの転送を休止させても、液晶表示パネルに印加される電圧が途絶えることがなくなるので、該液晶表示パネルの表示劣化を抑えることができる。
【００３１】
また、上記記憶部には、ＦＲＣデータの１フレーム分だけが格納されるようになっているので、記憶容量が少なくて済み、液晶駆動回路を構成するＩＣチップのサイズを小さくすることができる。
【００３２】
また、上記ＦＲＣ変換回路は、ＦＲＣデータの転送期間と転送休止期間とが交互になるように、休止フレームを挿入するようにしてもよい。
【００３３】
この場合、液晶駆動回路へのＦＲＣデータの転送期間と転送休止期間とが交互になるので、液晶駆動回路内の記憶部に格納されたＦＲＣデータの読み出しタイミングをＦＲＣデータの転送休止期間分だけずらせば、連続して液晶駆動電圧を生成することが可能となる。
【００３４】
これにより、１画面リフレッシュ期間の間、連続して液晶駆動電圧を液晶表示パネルに印加することができるので、表示品位の低下及び表示の劣化を防止することができる。
【００３５】
【発明の実施の形態】
本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態に係る液晶表示装置は、６４ｋ色（Ｒ（赤）データ５bit、Ｇ（緑）データ６bit、Ｂ（青）データ５bit）をＰＷＭ方式（パルス幅変調方式）およびＦＲＣ（Frame Rate Control)方式で表示するものとする。
【００３６】
本実施の形態に係る液晶表示装置は、図１に示すように、液晶パネル（液晶表示パネル）１、液晶駆動回路２、ＦＲＣ変換回路３を含んでおり、外部の映像信号源であるホスト４から入力される多階調の表示データに基づいて上記液晶パネル１に多階調表示させるようになっている。
【００３７】
まず、上記液晶パネル１について説明する。
【００３８】
上記液晶パネル１は、単純マトリクス型の液晶パネルであり、図示しないマトリクス状に配置された行電極と列電極と駆動電圧が印加されることで所望する画像を表示するようになっている。この駆動電圧は、液晶駆動電圧として液晶駆動回路２から供給される。
【００３９】
次に、上記液晶駆動回路２について説明する。
【００４０】
上記液晶駆動回路２は、上記ＦＲＣ変換回路３から転送されるＦＲＣデータに基づいて、液晶パネル１に供給するための液晶駆動電圧を生成する回路であり、ＦＲＣデータを格納するドライバメモリ（記憶部）５、上記ドライバメモリ５に格納されたＦＲＣデータに基づいてＰＷＭ（Pulse Width Modulation)制御のためのＰＷＭ信号を生成するパルス幅制御部６、ＰＷＭ信号に基づいて液晶駆動電圧を生成する駆動電圧生成部７を備えている。
【００４１】
上記ドライバメモリ５は、ＦＲＣ変換回路３から転送されるＦＲＣデータを色成分毎、すなわちＲＧＢ毎にフレーム単位で格納するようになっている。具体的には、ドライバメモリ５では、ＦＲＣデータを、Ｒ成分３bit（８階調）、Ｇ成分３bit（８階調）、Ｂ成分２bit（４階調）として格納するようになっている。ドライバメモリ５に格納されたＦＲＣデータは、必要に応じて後段のパルス幅制御部６に転送される。
【００４２】
上記パルス幅制御部６は、ドライバメモリ５から転送されるフレーム単位のＦＲＣデータに基づいて、ＰＷＭ信号を生成するようになっており、クロック選択部８とパルス幅決定部９とを備えている。
【００４３】
上記パルス幅決定部９は、クロック選択部８からのクロックに基づいて、ドライバメモリ５から転送されるＦＲＣデータの各フレームのパルス幅を決定し、ＰＷＭ信号として、後段の駆動電圧生成部７に転送するようになっている。
【００４４】
上記駆動電圧生成部７では、パルス幅制御部６から転送される色成分毎のＰＷＭ信号に基づいて、それぞれの色成分に対応した駆動電圧（液晶駆動電圧）を生成して、液晶パネル１に設けられた行電極、列電極に印加するようになっている。
【００４５】
なお、上記液晶駆動回路２では、ドライバメモリ５、パルス幅制御部６、駆動電圧生成部７における駆動制御を図示しない制御部により行われている。
【００４６】
続いて、上記ＦＲＣ変換回路３について説明する。
【００４７】
上記ＦＲＣ変換回路３は、ホスト４からの多階調の表示データ（以下、階調データと称する）を、１フレーム毎に送出するデータを間引いたＦＲＣデータに変換する回路であり、コントローラメモリ１０と、ＦＲＣテーブル１１と、休止フレーム挿入部１２と、メモリコントローラ１３とを含んだ構成となっている。なお、本実施の形態では、上記ホスト４からＦＲＣ変換回路３に転送される階調データは、６４ｋ色カラーの表示階調データとして説明する。
【００４８】
上記コントローラメモリ１０は、ホスト４から転送される階調データを色成分毎、すなわちＲＧＢ毎に一時的に格納するようになっている。具体的には、コントローラメモリ１０では、階調データを、Ｒ成分５bit（３２階調）、Ｇ成分６bit（６４階調）、Ｂ成分５bit（３２階調）として格納するようになっている。コントローラメモリ１０に格納された階調データは、必要に応じて後段のＦＲＣテーブル１１に転送される。
【００４９】
上記ＦＲＣテーブル１１は、色成分毎に、各階調レベルに応じて４フレーム(Frame)のＦＲＣデータに変換するようになっている。具体的には、ＦＲＣテーブル１１では、５bitのＲ成分を１フレームが３bitのデータを４フレーム分（３bit×４frame）に変換し、６bitのＧ成分を１フレームが３bitのデータを４フレーム分（３bit×４frame）に変換し、５bitのＢ成分を１フレームが２bitのデータを４フレーム分（２bit×４frame）に変換するようになっている。
【００５０】
ここでは、４フレームが液晶パネル１の１画面リフレッシュレートの周波数を示すＦＲＣ完結周期となる。つまり、ＦＲＣテーブル１１内では、各色成分の階調データは、図２（ｂ）に示すように４フレームでＦＲＣ完結周期になるように変換されている。
【００５１】
上記ＦＲＣテーブル１１で生成されたＦＲＣデータは、後段の休止フレーム挿入部１２に転送されるようになっている。
【００５２】
上記休止フレーム挿入部１２は、上記ＦＲＣ完結周期を構成する複数のフレームの任意のフレーム間に、上記液晶駆動回路２へのＦＲＣデータの転送を休止させる休止フレームを挿入するようになっている。この場合、フレーム数が増加するので、ＦＲＣ完結周期が長くなるが、ちらつきのない完結周期になるように、各フレームのフレーム周波数を上げている。すなわち、休止フレーム挿入前のフレームのフレーム周波数よりも、休止フレーム挿入後のフレームのフレーム周波数の方が大きくなるように変更されている。
【００５３】
なお、本実施の形態では、図２（ａ）に示すように、データ転送を行うフレームと、データ転送を休止する休止フレームとが交互になるように、該休止フレームをフレーム間に挿入した例について説明する。図２（ａ）では、図２（ｂ）に示すＦＲＣ完結周期を変えずに、各フレームのフレーム周波数を高くして、その高めたフレーム周波数と同じフレーム周波数の休止フレームが挿入されている。したがって、図２（ａ）では、データ転送のフレームとデータ転送休止のフレームとを合わせ８フレームで、ＦＲＣ完結周期を構成している。但し、実際に液晶駆動回路２に転送されるのは、休止フレーム以外の４フレームのデータである。
【００５４】
このようにして、ＦＲＣ完結周期内に休止フレームが挿入されＦＲＣデータは、メモリコントローラ１３によって、１フレームずつ液晶駆動回路２のドライバメモリ５に転送制御されるようになっている。但し、４つの休止フレームの期間は、液晶駆動回路２へのデータ転送は休止され、残りの４つのフレームの期間のみ、液晶駆動回路２へのデータ転送が行われる。
【００５５】
ここで、上記構成の液晶表示装置の階調表示動作について、以下に説明する。
【００５６】
まず、液晶表示装置には、６４ｋ色カラーの表示階調データがホスト（ＨＯＳＴ）４から転送され入力される。入力された表示階調データは、ＦＲＣ変換回路３内のコントローラメモリ１０にて一旦保持される。
【００５７】
コントローラメモリ１０から読み出された表示階調データは、その階調レベルに応じてＦＲＣテーブル１１でＦＲＣ完結周期が４フレームのＦＲＣデータに変換される。変換されたＦＲＣデータは、休止フレーム挿入部１２に転送され、データ転送のフレームのフレーム周波数が高められると共に、各フレーム間にデータ転送を休止する休止フレームが挿入された後、液晶駆動回路２中のドライバメモリ５に書き込まれる。このドライバメモリ５へのＦＲＣデータの書込みは、メモリコントローラ１３により制御される。
【００５８】
続いて、液晶駆動回路２では、ＦＲＣ変換回路３から転送されるＦＲＣデータをドライバメモリ５において、１フレーム分ずつ格納し、１フレーム毎にパルス幅制御部６のパルス幅決定部９に転送する。
【００５９】
上記パルス幅決定部９では、転送されたＦＲＣデータと、クロック選択部８から出力されるクロックとに基づいて、ＰＷＭ制御のためのＰＷＭ信号を生成して後段の駆動電圧生成部７に転送する。
【００６０】
最後に、駆動電圧生成部７では、転送されたＰＷＭ信号に基づいて液晶駆動電圧を生成し、液晶パネル１に印加する。
【００６１】
以上のように、上記構成の液晶表示装置において、液晶パネル１は、４フレームのＦＲＣ制御および各フレームでのＰＷＭ制御により駆動され、６４ｋ色カラーで表示される。尚、ドライバメモリ５、パルス幅制御部６及び駆動電圧生成部７を備える液晶駆動回路２と、コントローラメモリ１０、ＦＲＣテーブル１１、休止フレーム挿入部１２及びメモリコントローラ１３を備えるＦＲＣ変換回路３とにより階調制御装置を構成している。
【００６２】
上記構成の液晶表示装置において、ＦＲＣ変換回路３にて生成されたＦＲＣデータが、該ＦＲＣ変換回路３から液晶駆動回路２に転送される際、ＦＲＣ完結周期内に休止フレームが挿入されているので、データ転送の休止期間が生じる。
【００６３】
これにより、ＦＲＣ変換回路３から液晶駆動回路２へのＦＲＣデータの転送にかかる消費電力を低減することができる。
【００６４】
また、上記液晶駆動回路２には、ＦＲＣデータをフレーム毎に格納するドライバメモリ５が備えられているので、ＦＲＣ変換回路３からのデータを切り離しても、すなわち、ＦＲＣ変換回路３から液晶駆動回路２へのデータ転送を休止しても、ドライバメモリ５に保存されているデータ、すなわち休止させる前のデータを読み出す事により、画像表示を行う事ができる。
【００６５】
しかも、ＦＲＣ変換回路３で生成されるＦＲＣデータは、ＦＲＣ完結周期に休止フレームを挿入しない場合のＦＲＣ完結周期と同じ周期にするために、１フレームのフレーム周波数が高くなっている。例えば、休止フレームを挿入しない場合のＦＲＣ完結周期が４フレームで、休止フレームを挿入した場合のＦＲＣ完結周期が８フレームのときには、休止フレームを挿入した場合のＦＲＣ完結周期の１フレームの周波数は休止フレームを挿入しない場合の１フレームの周波数の２倍となる。
【００６６】
このように、フレーム周波数を上げることで、ビート現象はもちろんＦＲＣ制御によるちらつきも防止することが可能となる。
【００６７】
ここで、以下の表１に、フレーム周波数と消費電力、ちらつき、ビート現象についての性能比較を示す。
【００６８】
【表１】

【００６９】
ビート現象は、商用周波数と液晶表装置のフレーム周波数との相互干渉により引き起こされるため、フレーム周波数に大きく依存し、５０Ｈｚ、６０Ｈｚのみならず倍周波数（１００Ｈｚ、１２０Ｈｚ）にも影響を受け、液晶表示に縞模様のノイズとして現れる現象である。
【００７０】
また、ちらつきは、商用周波数と液晶の画面切替りの周波数であるＦＲＣ完結周期（１画面のリフレッシュレートの周波数)との相互干渉により引き起こされる現象である。したがって、ＦＲＣ完結周期は、もともとフレーム周波数より長いため、フレーム周波数が９０Ｈｚと低くビート現象が現われていても、画面のちらつきは認識されにくい。ところが、フレーム周波数と同様に、ＦＲＣ完結周期が商用周波数の倍周期においては、ちらつきが顕著ではないものの、認知される場合がある。
【００７１】
このように、ちらつきはＦＲＣ完結周期に依存し、液晶画面のちらつきとして現れる現象である。ＦＲＣ完結周期は、図２（ａ）（ｂ）からも分かるように、いくつかのフレームが集合し成り立っている。
【００７２】
そのため、表１から分かるように、フレーム周波数を上げていくと、ＦＲＣ方式によるちらつきとビート現象は、解消していくが、消費電力が増大していくことになる。
【００７３】
しかしながら、本願発明の液晶表示装置では、上述したように、フレーム周波数を上げる事による消費電流の増大を抑えつつ、ＦＲＣ方式によるちらつきとビート現象を解消する事が可能である。
【００７４】
つまり、ＦＲＣ完結周期に休止フレーム期間を設けた事により、ＦＲＣ制御で１画面の階調表示を完結させる為のフレーム数が増えるが、横縞模様のビート現象を抑制する為に、液晶パネル１のフレーム周波数を本来のフレーム周波数（ＦＲＣ制御によるちらつきを抑制できていたフレーム周波数）より上げている為、ＦＲＣ完結周期は元の周期と同一かそれ以上となるので、ちらつきによる表示劣化なく、良好なＦＲＣ方式による階調表示が得られる。
【００７５】
また、図２（ａ）に示すように、ＦＲＣ完結周期において、ＦＲＣデータの転送フレームと転送休止フレームとが交互になるように、休止フレームが挿入されているので、データ転送期間、休止フレーム期間を交互に設けることになる。
【００７６】
これにより、ＦＲＣ変換回路３内のコントローラメモリ１０の表示データの読出しと液晶駆動回路２内のドライバメモリ５へのＦＲＣデータの書込みが停止しても、１フレームのＦＲＣデータが液晶駆動回路２内に保持されることになるので、休止フレーム期間内でも、液晶駆動回路２内のドライバメモリ５からＦＲＣデータを読み出すことで、フレーム周期に応じたデータ転送を省くことが可能となり、低消費電力動作が可能である。さらに、液晶パネル１の液晶に印加される電圧が途絶えることないため、表示劣化をも抑えることもできる。
【００７７】
また、1フレーム単位にて記憶及び読み出しを行うため、ドライバメモリ５の記憶容量を小さくすることができる。
【００７８】
続いて、上記構成の液晶表示装置における消費電力の低減について、図３及び図４を参照しながら以下に説明する。
【００７９】
まず、ビート現象が現れないフレーム周波数を調べる。図４は、商用周波数５０Ｈｚ及び６０Ｈｚに対して、フレーム周波数を変化させた時の液晶パネル表示に現れるビート現象の度合いを目視で４ランク評価（無し、わずかビート、ビート有り、強いビート有り）し、グラフ化したものである。このグラフから、商用周波数５０Ｈｚ時、６０Ｈｚ時両方の条件下おいて、ビート現象が現れないフレーム周波数は、１５０Ｈｚ以上であることが分かる。
【００８０】
次に、消費電力を調べる。図３は、６４ｋ色表示時においてフレーム周波数を変化させたときの液晶モジュールの消費電流とを示したグラフである。このグラフでは、図２（ｂ）に示すＦＲＣ完結周期内に休止フレームを設けない場合のＦＲＣモード（従来）と、図２（ａ）に示すＦＲＣ完結周期内に休止フレームを設けた場合のＦＲＣモード（以降、ＦＳＫＩＰ（Frame Skip）モードと称する）とにおける液晶モジュールでの消費電流を比較している。
【００８１】
図３において、使用した液晶パネルは、１／８２Ｄｕｔｙ、応答速度１５０ｍｓで、通常９０Ｈｚのフレーム周波数で駆動されるものである。
【００８２】
ここで、液晶パネルを、商用周波数６０Ｈｚで使用した場合、特に反射モード時でもビート現象は現れず、良好な表示状態であるが、商用周波数５０Ｈｚで使用した場合、強いビート現象が現れた。このときの、通常のＦＲＣモードでの消費電流は、約２．８ｍＡであった。
【００８３】
このビート現象を抑える為に、フレーム周波数を図４で明確となったフレーム周波数１５０Ｈｚまで上げたが、多少ＦＲＣ制御によるちらつきが残る為、さらにフレーム周波数を１８０Ｈｚまで上げて、ＦＲＣ制御によるちらつきを無くした。その結果、通常のＦＲＣモードでは、消費電流が４．５ｍＡとなった。
【００８４】
したがって、通常のＦＲＣモードでは、フレーム周波数を９０Ｈｚから１８０Ｈｚにまで上げた場合、消費電流は、２．８ｍＡから４．５ｍＡまで約１．６倍上昇することが分かった。
【００８５】
これに対して、ＦＲＣ完結期間に休止フレームを設けたＦＳＫＩＰモードでは、図３に示すグラフから、フレーム周波数が９０Ｈｚの場合、消費電流は２．１ｍＡであり、フレーム周波数を１８０Ｈｚに上げた場合、消費電流は３．０ｍＡである。
【００８６】
以上のことから、フレーム周波数が９０Ｈｚのとき、通常のＦＲＣモードでは消費電流が２．８ｍＡであるのに対して、ＦＳＫＩＰモードでは消費電流が２．１ｍＡとなり、ＦＳＫＩＰモードの方が通常のＦＲＣモードよりも消費電流が小さいことが分かる。
【００８７】
また、フレーム周波数が１８０Ｈｚのとき、通常のＦＲＣモードでは消費電流が４．５ｍＡであるのに対して、ＦＳＫＩＰモードでは消費電流が３．０ｍＡとなり、ＦＳＫＩＰモードの方が通常のＦＲＣモードよりも消費電流が小さいことが分かる。
【００８８】
したがって、ＦＲＣ制御によるちらつきを防止するためにフレーム周波数を１８０Ｈｚまで上げた場合には、ＦＳＫＩＰモードでの消費電流は、通常のＦＲＣモードでの消費電流の約６６．７％となり、消費電流が低減されていることが分かる。
【００８９】
また、本発明の液晶表示装置は、階調データに応じて、１フレーム毎に送出するデータを間引く事により、時空間的に液晶にかかる電圧値を変化させ階調表示を実現するＦＲＣ方式を使用する液晶表示装置において、階調データをＦＲＣ変換回路に入力し、ＦＲＣ変換回路では、ＦＲＣ駆動方法に対応した表示データに変換し、液晶駆動回路に出力を行う際、ＦＲＣ制御で完結させるに必要なフレームの任意のフレーム間に、表示データの転送期間を休止させる休止フレーム期間を設けるようにしてもよい。
【００９０】
この場合、休止フレーム期間を設けた事により、ＦＲＣ変換回路内のメモリの読出し動作と液晶駆動回路内のメモリに書込み動作が停止し、その間のデータ変化が無くなり、消費電力が低減されるという効果を奏する。
【００９１】
尚、本実施の形態では、ＦＲＣ方式とＰＷＭ方式とを併用した例について説明したが、これに限定されるものではなく、ＦＲＣ方式単独でも良く、また、ＴＦＴ液晶で使用されている階調データに応じて、液晶素子に印加する液晶駆動電圧振幅の振幅を制御するＰＨＭ方式（Pulse Height Modulation）と組み合わせても良い。
【００９２】
このようにＰＨＭ方式を用いた場合、オン電圧の振幅を変調しても、非選択期間での電圧実効値を一定の値とすることができるので、クロストークの防止ができるという効果を奏する。
【００９３】
本願発明において、ＦＲＣ方式と組み合わせ可能な他の中間調表示法としては、振幅変調（ＡＭ）方式や電圧・パスル幅変調方式が挙げられる。
【００９４】
上記ＡＭ方式は、ＴＦＴ液晶を駆動するという意味で基本的にＰＨＭ方式と同じである。よって、このＡＭ方式を用いた場合の効果は、ＰＨＭ方式を用いた場合の効果と同じである。
【００９５】
また、電圧・パルス幅変調方式は、振幅変調方式のアナログ駆動と違い、デジタル的に駆動電圧を処理できる。よって、電圧・パルス幅変調方式を用いた場合、液晶への電圧印加のばらつきを小さくできるという効果を奏する。
【００９６】
【発明の効果】
以上のように、本発明の液晶表示装置は、フレーム間引き階調（ＦＲＣ）法により液晶表示パネルの多階調表示を行う液晶表示装置において、多階調の表示データを、階調数に応じて１フレーム毎にデータを間引いてＦＲＣデータに変換するＦＲＣ変換回路と、上記ＦＲＣ変換回路から１フレーム毎に転送されたＦＲＣデータに基づいて液晶駆動電圧を生成し、この液晶駆動電圧を上記液晶表示パネルに印加する液晶駆動回路とを備え、上記ＦＲＣ変換回路は、上記液晶表示パネルの１画面のリフレッシュに必要な複数のフレームの任意のフレーム間に、上記液晶駆動回路へのＦＲＣデータの転送を休止させる休止フレームを挿入する構成である。
【００９７】
それゆえ、ＦＲＣ変換回路から液晶駆動回路へのデータ転送が断続的に行われることになるので、データ転送が連続的に行われる場合に比べて、データ転送にかかる消費電力が少なくて済む。特に、ＦＲＣ方式によるちらつきとビート現象を解消するために、フレーム周波数を上げた場合のように、データ転送を高速で行わなければならい場合であっても、データ転送にかかる消費電力の増大を抑えることができるという効果を奏する。
【００９８】
また、上記液晶駆動回路は、上記ＦＲＣ変換回路から転送されるＦＲＣデータの１フレーム分を格納する記憶部を備え、該記憶部からＦＲＣデータを読み出して液晶駆動電圧を生成するようにしてもよい。
【００９９】
それゆえ、消費電力を低減するために、ＦＲＣ変換回路から液晶駆動回路へのＦＲＣデータの転送を休止しても、液晶表示パネルに印加される電圧が途絶えることがなくなるので、該液晶表示パネルの表示劣化を抑えることができる。
【０１００】
また、上記記憶部には、ＦＲＣデータの１フレーム分だけが格納されるようになっているので、記憶容量が少なくて済み、液晶駆動回路を構成するＩＣチップのサイズを小さくすることができるという効果を奏する。
【０１０１】
また、上記ＦＲＣ変換回路は、ＦＲＣデータの転送フレームと転送休止フレームとが交互になるように、休止フレームを挿入するようにしてもよい。
【０１０２】
それゆえ、液晶駆動回路へのＦＲＣデータの転送期間と転送休止期間とが交互になるので、液晶駆動回路内の記憶部に格納されたＦＲＣデータの読み出しタイミングをＦＲＣデータの転送休止期間分だけずらせば、連続して液晶駆動電圧を生成することができる。
【０１０３】
これにより、１画面リフレッシュ期間の間、連続して液晶駆動電圧を液晶表示パネルに印加することができるので、表示品位の低下及び表示の劣化を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る液晶表示装置の概略ブロック図である。
【図２】ＦＲＣ完結周期のフレーム構成を示し、（ａ）は休止フレームを含んだフレーム構成を示し、（ｂ）は休止フレームを含まないフレーム構成を示す図である。
【図３】フレーム周波数と消費電流との関係を示すグラフである。
【図４】ビート現象の度合いを示すグラフである。
【符号の説明】
１液晶パネル（液晶表示パネル）
２液晶駆動回路
３ＦＲＣ変換回路
５ドライバメモリ（記憶部）
６パルス幅制御部
７駆動電圧生成部
８クロック選択部
９パルス幅決定部
１０コントローラメモリ
１１ＦＲＣテーブル
１２休止フレーム挿入部
１３メモリコントローラ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that performs gradation display by a frame thinning gradation method.
[0002]
[Prior art]
A general matrix display device includes a display unit having row electrodes and column electrodes arranged in a matrix, a row voltage for driving the row electrodes, a voltage generation circuit for generating a column voltage for driving the column electrodes, and a row. A row electrode driving circuit for connecting the electrode and the voltage generation circuit to apply a row voltage to the row electrode; and a column electrode driving circuit for connecting the column electrode and the voltage generation circuit to apply a column voltage to the column electrode. Yes.
[0003]
In such a matrix display device, display is performed at the intersection of the row electrode and the column electrode forming the pixel.
[0004]
A display unit of a matrix type liquid crystal display device, which is a typical matrix type display device, is configured as a liquid crystal panel in which liquid crystal is sandwiched between two electrode substrates having pixel electrodes. Display is performed by changing the optical characteristics of the liquid crystal by applying a column voltage.
[0005]
Recently, among matrix type liquid crystal display devices, simple matrix type liquid crystal display devices are often used in the field of mobile terminals, especially in mobile phones. Multi-gradation is also desired.
[0006]
As a gray scale display method in a simple matrix type liquid crystal display device, the gray scale display is realized by changing the voltage value applied to the liquid crystal spatially and spatially by thinning out the data transmitted every frame according to the gray scale data. The frame thinning method (FRC (Frame Rate Control) method) is widely used.
[0007]
However, the FRC method has a problem in that if the number of gradations is increased, the FRC completion cycle (frequency of one screen refresh rate) of the liquid crystal panel is extremely reduced, and the liquid crystal screen is likely to flicker. is doing.
[0008]
In order to suppress such flickering of the liquid crystal screen, an optimum FRC completion cycle is selected according to the response speed of the liquid crystal element and the number of gradations of FRC control.
[0009]
However, due to the following factors, it may be necessary to increase the frame frequency of the liquid crystal screen (time for scanning from the first line to the last line of the liquid crystal panel).
[0010]
At present, commercial frequencies in Japan are roughly divided into 50 Hz band in eastern Japan and 60 Hz band in western Japan.
[0011]
There is a problem that a horizontal stripe pattern beat phenomenon occurs due to interference between the commercial frequency and the frame frequency of the liquid crystal screen.
[0012]
Many liquid crystal panels used in mobile terminals such as mobile phones have both transmissive and reflective types, and in bright places under fluorescent lamps, they can be used in reflective mode to extend battery life. ing.
[0013]
In particular, in the reflection mode, the light source illuminated by the liquid crystal panel at a commercial frequency such as a fluorescent lamp interferes with the frame frequency driving the liquid crystal panel, and a noticeable horizontal stripe beat phenomenon occurs.
[0014]
Even a horizontal stripe pattern beat phenomenon that did not occur in the 60 Hz band of western Japan may occur in the eastern Japan of the 50 Hz band.
[0015]
In order to suppress the beat phenomenon of the horizontal stripe pattern in both areas, it is necessary to raise the frame frequency of the liquid crystal panel to more than double the original frame frequency (the frame frequency at which flickering by FRC control can be suppressed). Therefore, high-speed transfer processing must always be performed during the data transfer period between the FRC conversion circuit and the liquid crystal driving circuit, resulting in an increase in power consumption.
[0016]
For example, a liquid crystal panel with 1/82 Duty and a response speed of 150 ms is normally driven at a frame frequency of 90 Hz, and in the commercial frequency 60 Hz band, the beat phenomenon does not appear particularly in the reflection mode, and the display is in a good display state. In the 50 Hz band, a strong beat phenomenon appears.
[0017]
The degree of beat phenomenon appearing on the liquid crystal panel display when the frame frequency is changed with respect to the commercial frequencies of 50 Hz and 60 Hz is visually evaluated by four ranks (none, slightly, present, strong), and a graph is shown in FIG. Shown in From the graph shown in FIG. 4, it is understood that the frame frequency at which the beat phenomenon does not appear is 150 Hz or more under both conditions of the commercial frequency of 50 Hz and 60 Hz.
[0018]
In order to suppress this beat phenomenon, even if the frame frequency is increased to 150 Hz, flicker due to the FRC method remains to some extent, so that it is necessary to further increase the frame frequency to 180 Hz. In this case, the current consumption is 2.8 mA (frame frequency 90 Hz) → 4.5 mA (frame frequency 180 Hz) as can be seen from the graph showing the conventional example of FIG. It will rise 6 times.
[0019]
As described above, in order to suppress the horizontal stripe pattern beat phenomenon in both the 50 Hz and 60 Hz regions, it is necessary to take measures by raising the frame frequency of the liquid crystal panel above the frame frequency that was originally able to suppress flicker by FRC control. Therefore, there is a problem that power consumption increases significantly.
[0020]
Therefore, a technique for suppressing an increase in power consumption in FRC control is disclosed in, for example, Japanese Patent Application Laid-Open No. 2001-75538. In the above publication, display data output from a microcomputer or the like is temporarily written into a memory through a frame thinning conversion circuit (FRC conversion circuit), and data necessary for the corresponding frame is read out bit by bit, thereby reducing the power consumption by FRC control. The increase is suppressed. That is, the above publication discloses a technique for suppressing an increase in power consumption by FRC control by reducing the number of bits to be read.
[0021]
[Problems to be solved by the invention]
However, since the technique disclosed in the above publication only reduces the number of bits read from the display data memory, the data between the data thinning conversion circuit and the drive circuit for driving the display device is controlled during FRC control. The transfer is performed continuously. For this reason, as described above, in order to eliminate the flickering and beat phenomenon caused by the FRC method, the increase in power consumption cannot be suppressed when the frame frequency must be increased and the high-speed transfer process must always be performed. Arise.
[0022]
The present invention has been made in view of the above-described problems, and an object thereof is to provide a liquid crystal display device that does not increase power consumption even when the frame frequency is increased in order to eliminate flickering and beat phenomenon caused by the FRC method. There is to do.
[0023]
[Means for Solving the Problems]
In order to solve the above problems, a liquid crystal display device of the present invention is a liquid crystal display device that performs multi-gradation display of a liquid crystal display panel by a frame thinning gradation (FRC) method. An FRC conversion circuit that thins out data for each frame in accordance with the logarithm and converts it into FRC data, and generates a liquid crystal drive voltage based on the FRC data transferred from the FRC conversion circuit for each frame, and this liquid crystal drive A liquid crystal driving circuit for applying a voltage to the liquid crystal display panel, and the FRC conversion circuit is connected to the liquid crystal driving circuit between arbitrary frames of a plurality of frames necessary for refreshing one screen of the liquid crystal display panel. It is characterized by inserting a pause frame that pauses the transfer of FRC data.
[0024]
According to the above configuration, the pause frame for pausing the transfer of the FRC data to the liquid crystal driving circuit is inserted between arbitrary frames of a plurality of frames necessary for refreshing one screen of the liquid crystal display panel. It is possible to provide a period during which the transfer of FRC data is suspended while one screen of the panel is refreshed.
[0025]
As a result, data transfer from the FRC conversion circuit to the liquid crystal drive circuit is intermittently performed, so that power consumption for data transfer can be reduced as compared with the case where data transfer is performed continuously. In particular, even when data transfer must be performed at a high speed, such as when the frame frequency is increased in order to eliminate flickering and beat phenomenon caused by the FRC method, a period during which data transfer is suspended is provided. Therefore, an increase in power consumption for data transfer can be suppressed.
[0026]
Therefore, in order to eliminate the flickering and beat phenomenon caused by the FRC method, a liquid crystal display device that does not increase power consumption even when the frame frequency is increased can be provided.
[0027]
In addition, the liquid crystal driving circuit may include a storage unit that stores one frame of FRC data transferred from the FRC conversion circuit, and read the FRC data from the storage unit to generate a liquid crystal driving voltage. .
[0028]
In this case, the liquid crystal driving circuit includes a storage unit that stores one frame of FRC data transferred from the FRC conversion circuit, so that even if there is a pause period during which the FRC data is not transferred to the liquid crystal driving circuit, Since there is FRC data transferred before the suspension period in the storage unit, it is possible to read the FRC data stored in the storage unit and generate the liquid crystal driving voltage during the suspension period.
[0029]
As a result, even if there is a pause period in which the transfer of the FRC data from the FRC conversion circuit is suspended, the liquid crystal drive circuit can continuously generate the liquid crystal drive voltage. A liquid crystal driving voltage can be applied continuously.
[0030]
Therefore, even if the transfer of FRC data from the FRC conversion circuit to the liquid crystal driving circuit is suspended in order to reduce power consumption, the voltage applied to the liquid crystal display panel is not interrupted. Deterioration can be suppressed.
[0031]
Further, since only one frame of FRC data is stored in the storage unit, the storage capacity can be reduced, and the size of the IC chip constituting the liquid crystal driving circuit can be reduced.
[0032]
The FRC conversion circuit may insert a pause frame so that a transfer period and a transfer pause period of FRC data are alternated.
[0033]
In this case, since the FRC data transfer period to the liquid crystal drive circuit and the transfer pause period are alternated, the read timing of the FRC data stored in the storage unit in the liquid crystal drive circuit is shifted by the FRC data transfer pause period. In this case, it is possible to continuously generate the liquid crystal driving voltage.
[0034]
Thereby, since the liquid crystal driving voltage can be continuously applied to the liquid crystal display panel during the one-screen refresh period, it is possible to prevent deterioration in display quality and display deterioration.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described as follows. In the liquid crystal display device according to the present embodiment, 64k colors (R (red) data 5 bits, G (green) data 6 bits, B (blue) data 5 bits) are converted into PWM (pulse width modulation) and FRC (Frame). It shall be displayed by Rate Control) method.
[0036]
As shown in FIG. 1, the liquid crystal display device according to the present embodiment includes a liquid crystal panel (liquid crystal display panel) 1, a liquid crystal drive circuit 2, and an FRC conversion circuit 3, and a host 4 that is an external video signal source. Is displayed on the liquid crystal panel 1 on the basis of multi-gradation display data input from.
[0037]
First, the liquid crystal panel 1 will be described.
[0038]
The liquid crystal panel 1 is a simple matrix type liquid crystal panel, and displays a desired image by applying row electrodes and column electrodes arranged in a matrix (not shown) and a driving voltage. This drive voltage is supplied from the liquid crystal drive circuit 2 as a liquid crystal drive voltage.
[0039]
Next, the liquid crystal driving circuit 2 will be described.
[0040]
The liquid crystal drive circuit 2 is a circuit that generates a liquid crystal drive voltage to be supplied to the liquid crystal panel 1 based on the FRC data transferred from the FRC conversion circuit 3, and a driver memory (storage unit) that stores the FRC data 5) A pulse width control unit 6 that generates a PWM signal for PWM (Pulse Width Modulation) control based on the FRC data stored in the driver memory 5, and a drive voltage that generates a liquid crystal drive voltage based on the PWM signal A generation unit 7 is provided.
[0041]
The driver memory 5 stores the FRC data transferred from the FRC conversion circuit 3 in units of frames for each color component, that is, for each RGB. Specifically, the driver memory 5 stores FRC data as R component 3 bits (8 gradations), G component 3 bits (8 gradations), and B component 2 bits (4 gradations). The FRC data stored in the driver memory 5 is transferred to the subsequent pulse width control unit 6 as necessary.
[0042]
The pulse width controller 6 generates a PWM signal based on the frame-unit FRC data transferred from the driver memory 5, and includes a clock selector 8 and a pulse width determiner 9. .
[0043]
The pulse width determination unit 9 determines the pulse width of each frame of the FRC data transferred from the driver memory 5 based on the clock from the clock selection unit 8, and outputs it to the drive voltage generation unit 7 in the subsequent stage as a PWM signal. It is supposed to transfer.
[0044]
Based on the PWM signal for each color component transferred from the pulse width control unit 6, the drive voltage generation unit 7 generates a drive voltage (liquid crystal drive voltage) corresponding to each color component and supplies it to the liquid crystal panel 1. The voltage is applied to the provided row electrode and column electrode.
[0045]
In the liquid crystal drive circuit 2, drive control in the driver memory 5, the pulse width control unit 6, and the drive voltage generation unit 7 is performed by a control unit (not shown).
[0046]
Next, the FRC conversion circuit 3 will be described.
[0047]
The FRC conversion circuit 3 is a circuit that converts multi-gradation display data (hereinafter referred to as gradation data) from the host 4 into FRC data obtained by thinning out data to be transmitted for each frame. And an FRC table 11, a pause frame insertion unit 12, and a memory controller 13. In the present embodiment, the gradation data transferred from the host 4 to the FRC conversion circuit 3 will be described as display gradation data of 64k color.
[0048]
The controller memory 10 temporarily stores gradation data transferred from the host 4 for each color component, that is, for each RGB. Specifically, the controller memory 10 stores gradation data as R component 5 bits (32 gradations), G component 6 bits (64 gradations), and B component 5 bits (32 gradations). The gradation data stored in the controller memory 10 is transferred to the subsequent FRC table 11 as necessary.
[0049]
The FRC table 11 is converted into 4-frame FRC data in accordance with each gradation level for each color component. Specifically, in the FRC table 11, 5 bits of R components are converted into 3 frames of data of 3 bits per frame (3 bits × 4 frames), and 6 bits of G components are converted into 4 frames of data of 3 bits per frame ( 3 bits × 4 frames), 5 bits of B component are converted into data of 2 bits per frame and 4 frames (2 bits × 4 frames).
[0050]
Here, four frames are the FRC completion cycle indicating the frequency of the one-screen refresh rate of the liquid crystal panel 1. In other words, in the FRC table 11, the gradation data of each color component is converted so that the FRC complete cycle is 4 frames as shown in FIG.
[0051]
The FRC data generated by the FRC table 11 is transferred to the pause frame insertion unit 12 at the subsequent stage.
[0052]
The pause frame insertion unit 12 inserts a pause frame that pauses the transfer of the FRC data to the liquid crystal driving circuit 2 between arbitrary frames of the plurality of frames constituting the FRC completion period. In this case, since the number of frames increases, the FRC completion period becomes longer, but the frame frequency of each frame is increased so that the completion period has no flicker. That is, the frame frequency of the frame after insertion of the pause frame is changed to be higher than the frame frequency of the frame before insertion of the pause frame.
[0053]
In the present embodiment, as shown in FIG. 2A, an example in which pause frames are inserted between frames so that frames for data transfer and pause frames for pause data transfer are alternated. Will be described. In FIG. 2A, the frame frequency of each frame is increased without changing the FRC completion period shown in FIG. 2B, and a pause frame having the same frame frequency as the increased frame frequency is inserted. Therefore, in FIG. 2A, the data transfer frame and the data transfer suspension frame are combined into 8 frames to constitute the FRC completion cycle. However, what is actually transferred to the liquid crystal drive circuit 2 is data of four frames other than the pause frame.
[0054]
In this way, the pause frame is inserted within the FRC completion cycle, and the FRC data is controlled to be transferred to the driver memory 5 of the liquid crystal driving circuit 2 frame by frame by the memory controller 13. However, the data transfer to the liquid crystal drive circuit 2 is paused during the four pause frames, and the data transfer to the liquid crystal drive circuit 2 is performed only during the remaining four frames.
[0055]
Here, the gradation display operation of the liquid crystal display device having the above configuration will be described below.
[0056]
First, display gradation data of 64k colors is transferred from the host (HOST) 4 and input to the liquid crystal display device. The input display gradation data is temporarily held in the controller memory 10 in the FRC conversion circuit 3.
[0057]
The display gradation data read from the controller memory 10 is converted into FRC data having an FRC completion period of 4 frames in the FRC table 11 according to the gradation level. The converted FRC data is transferred to the pause frame insertion unit 12, and the frame frequency of the data transfer frame is increased, and after the pause frame for pausing data transfer is inserted between the frames, the liquid crystal drive circuit 2 Are written in the driver memory 5. Writing of the FRC data to the driver memory 5 is controlled by the memory controller 13.
[0058]
Subsequently, in the liquid crystal drive circuit 2, the FRC data transferred from the FRC conversion circuit 3 is stored for each frame in the driver memory 5 and transferred to the pulse width determination unit 9 of the pulse width control unit 6 for each frame. .
[0059]
The pulse width determination unit 9 generates a PWM signal for PWM control based on the transferred FRC data and the clock output from the clock selection unit 8 and transfers the PWM signal to the drive voltage generation unit 7 at the subsequent stage. .
[0060]
Finally, the drive voltage generator 7 generates a liquid crystal drive voltage based on the transferred PWM signal and applies it to the liquid crystal panel 1.
[0061]
As described above, in the liquid crystal display device having the above-described configuration, the liquid crystal panel 1 is driven by 4-frame FRC control and PWM control in each frame, and is displayed in 64k color. The liquid crystal driving circuit 2 including the driver memory 5, the pulse width control unit 6, and the driving voltage generation unit 7, and the FRC conversion circuit 3 including the controller memory 10, the FRC table 11, the pause frame insertion unit 12, and the memory controller 13. A gradation control device is configured.
[0062]
In the liquid crystal display device having the above configuration, when the FRC data generated by the FRC conversion circuit 3 is transferred from the FRC conversion circuit 3 to the liquid crystal drive circuit 2, a pause frame is inserted within the FRC completion period. A pause period of data transfer occurs.
[0063]
Thereby, the power consumption concerning the transfer of the FRC data from the FRC conversion circuit 3 to the liquid crystal drive circuit 2 can be reduced.
[0064]
Further, since the liquid crystal driving circuit 2 is provided with a driver memory 5 for storing FRC data for each frame, the data from the FRC conversion circuit 3 is separated, that is, the liquid crystal driving circuit from the FRC conversion circuit 3. Even when the data transfer to 2 is suspended, the image display can be performed by reading the data stored in the driver memory 5, that is, the data before the suspension.
[0065]
In addition, the FRC data generated by the FRC conversion circuit 3 has the same frame frequency as the FRC completion cycle when no pause frame is inserted in the FRC completion cycle. For example, when the FRC completion cycle is 4 frames when no pause frame is inserted and the FRC completion cycle is 8 frames when a pause frame is inserted, the frequency of one frame of the FRC completion cycle when the pause frame is inserted is paused. This is twice the frequency of one frame when no frame is inserted.
[0066]
In this way, by increasing the frame frequency, it is possible to prevent flickering due to FRC control as well as beat phenomenon.
[0067]
Here, Table 1 below shows a performance comparison of the frame frequency, power consumption, flicker, and beat phenomenon.
[0068]
[Table 1]

[0069]
Since the beat phenomenon is caused by mutual interference between the commercial frequency and the frame frequency of the liquid crystal display device, it greatly depends on the frame frequency and is affected not only by 50 Hz and 60 Hz but also by double frequency (100 Hz and 120 Hz). It is a phenomenon that appears as striped noise.
[0070]
Flicker is a phenomenon caused by mutual interference between the commercial frequency and the FRC completion cycle (frequency of the refresh rate of one screen) that is the frequency of switching the screen of the liquid crystal. Therefore, since the FRC completion cycle is originally longer than the frame frequency, even if the frame frequency is as low as 90 Hz and the beat phenomenon appears, the flickering of the screen is hardly recognized. However, as with the frame frequency, flicker is not noticeable when the FRC completion cycle is twice the commercial frequency, but it may be recognized.
[0071]
Thus, flicker is a phenomenon that depends on the FRC completion period and appears as flicker on the liquid crystal screen. As can be seen from FIGS. 2A and 2B, the FRC completion cycle is composed of several frames.
[0072]
Therefore, as can be seen from Table 1, when the frame frequency is increased, the flickering and beat phenomenon caused by the FRC method is eliminated, but the power consumption is increased.
[0073]
However, in the liquid crystal display device of the present invention, as described above, it is possible to eliminate the flicker and beat phenomenon due to the FRC method while suppressing an increase in current consumption due to an increase in the frame frequency.
[0074]
In other words, by providing the pause frame period in the FRC completion cycle, the number of frames for completing the gradation display of one screen by FRC control increases, but in order to suppress the beat phenomenon of the horizontal stripe pattern, Since the frame frequency is higher than the original frame frequency (the frame frequency at which the flicker by the FRC control can be suppressed), the FRC completion cycle is equal to or higher than the original cycle, and the display is not deteriorated due to the flicker. A gradation display by the FRC method can be obtained.
[0075]
In addition, as shown in FIG. 2 (a), since the pause frame is inserted so that the FRC data transfer frame and the transfer pause frame alternate in the FRC completion cycle, the data transfer period, pause frame period Are provided alternately.
[0076]
Thereby, even if reading of display data from the controller memory 10 in the FRC conversion circuit 3 and writing of FRC data to the driver memory 5 in the liquid crystal driving circuit 2 are stopped, one frame of FRC data is stored in the liquid crystal driving circuit 2. Therefore, even during the pause frame period, the FRC data can be read from the driver memory 5 in the liquid crystal drive circuit 2 to eliminate the data transfer according to the frame period, and to operate with low power consumption. Is possible. Furthermore, since the voltage applied to the liquid crystal of the liquid crystal panel 1 does not stop, display deterioration can be suppressed.
[0077]
In addition, since storage and reading are performed in units of one frame, the storage capacity of the driver memory 5 can be reduced.
[0078]
Next, reduction of power consumption in the liquid crystal display device having the above configuration will be described below with reference to FIGS.
[0079]
First, the frame frequency at which the beat phenomenon does not appear is examined. Fig. 4 visually evaluates the degree of beat phenomenon appearing on the liquid crystal panel display when the frame frequency is changed with respect to commercial frequencies of 50 Hz and 60 Hz (none, slight beat, with beat, with strong beat). It is a graph. From this graph, it can be seen that the frame frequency at which the beat phenomenon does not appear is 150 Hz or more under both conditions of the commercial frequency of 50 Hz and 60 Hz.
[0080]
Next, power consumption is examined. FIG. 3 is a graph showing the current consumption of the liquid crystal module when the frame frequency is changed during 64k color display. In this graph, the FRC mode (conventional) when no pause frame is provided within the FRC completion period shown in FIG. 2B and the FRC when the pause frame is provided within the FRC completion period shown in FIG. The current consumption in the liquid crystal module in the mode (hereinafter referred to as FSKIP (Frame Skip) mode) is compared.
[0081]
In FIG. 3, the used liquid crystal panel is driven at a frame frequency of 90 Hz, usually at 1/82 Duty, a response speed of 150 ms.
[0082]
Here, when the liquid crystal panel is used at a commercial frequency of 60 Hz, the beat phenomenon does not appear particularly even in the reflection mode and the display state is good, but when used at the commercial frequency of 50 Hz, a strong beat phenomenon appears. At this time, the current consumption in the normal FRC mode was about 2.8 mA.
[0083]
In order to suppress this beat phenomenon, the frame frequency was raised to the frame frequency of 150 Hz which was clarified in FIG. did. As a result, the current consumption was 4.5 mA in the normal FRC mode.
[0084]
Therefore, it was found that in the normal FRC mode, when the frame frequency is increased from 90 Hz to 180 Hz, the current consumption increases approximately 1.6 times from 2.8 mA to 4.5 mA.
[0085]
On the other hand, in the FSKIP mode in which a pause frame is provided in the FRC completion period, from the graph shown in FIG. 3, when the frame frequency is 90 Hz, the current consumption is 2.1 mA, and when the frame frequency is increased to 180 Hz, The current consumption is 3.0 mA.
[0086]
From the above, when the frame frequency is 90 Hz, the current consumption is 2.8 mA in the normal FRC mode, whereas the current consumption is 2.1 mA in the FSKIP mode, and the FSKIP mode is the normal FRC mode. It can be seen that the current consumption is smaller than that.
[0087]
Also, when the frame frequency is 180 Hz, the current consumption is 4.5 mA in the normal FRC mode, whereas the current consumption is 3.0 mA in the FSKIP mode, and the FSKIP mode consumes more than the normal FRC mode. It can be seen that the current is small.
[0088]
Therefore, when the frame frequency is increased to 180 Hz to prevent flicker due to FRC control, the current consumption in the FSKIP mode is about 66.7% of the current consumption in the normal FRC mode, and the current consumption is reduced. You can see that.
[0089]
In addition, the liquid crystal display device of the present invention employs an FRC system that realizes gradation display by changing the voltage value applied to the liquid crystal in space and time by thinning out data to be transmitted for each frame in accordance with gradation data. In the liquid crystal display device to be used, gradation data is input to the FRC conversion circuit, and the FRC conversion circuit converts the display data to display data corresponding to the FRC driving method, and completes the FRC control when outputting to the liquid crystal driving circuit. A pause frame period for pausing the display data transfer period may be provided between arbitrary frames of necessary frames.
[0090]
In this case, since the pause frame period is provided, the read operation of the memory in the FRC conversion circuit and the write operation in the memory in the liquid crystal driving circuit are stopped, the data change between them is eliminated, and the power consumption is reduced. Play.
[0091]
In this embodiment, an example in which the FRC method and the PWM method are used together has been described. However, the present invention is not limited to this, and the FRC method alone may be used, and the gradation data used in the TFT liquid crystal may be used. Accordingly, a combination with a PHM method (Pulse Height Modulation) for controlling the amplitude of the liquid crystal drive voltage amplitude applied to the liquid crystal element may be used.
[0092]
In this way, when the PHM method is used, even if the amplitude of the on-voltage is modulated, the effective voltage value in the non-selection period can be set to a constant value, so that it is possible to prevent crosstalk.
[0093]
In the present invention, other halftone display methods that can be combined with the FRC method include an amplitude modulation (AM) method and a voltage / pulse width modulation method.
[0094]
The AM system is basically the same as the PHM system in the sense that the TFT liquid crystal is driven. Therefore, the effect when this AM method is used is the same as the effect when the PHM method is used.
[0095]
Further, the voltage / pulse width modulation method can process the drive voltage digitally, unlike the amplitude modulation method analog drive. Therefore, when the voltage / pulse width modulation method is used, there is an effect that variation in voltage application to the liquid crystal can be reduced.
[0096]
【The invention's effect】
As described above, the liquid crystal display device according to the present invention is a liquid crystal display device that performs multi-gradation display on a liquid crystal display panel by a frame thinning gradation (FRC) method. An FRC conversion circuit that thins out data for each frame and converts the data into FRC data, and generates a liquid crystal drive voltage based on the FRC data transferred from the FRC conversion circuit for each frame. A liquid crystal driving circuit for applying to the display panel, and the FRC conversion circuit transfers FRC data to the liquid crystal driving circuit between any frames of a plurality of frames necessary for refreshing one screen of the liquid crystal display panel. This is a configuration in which a pause frame for pausing is inserted.
[0097]
Therefore, since data transfer from the FRC conversion circuit to the liquid crystal drive circuit is performed intermittently, power consumption for data transfer can be reduced as compared with the case where data transfer is performed continuously. In particular, to eliminate the flicker and beat phenomenon caused by the FRC method, even when the data transfer must be performed at a high speed, such as when the frame frequency is increased, the increase in power consumption for the data transfer is suppressed. There is an effect that can be.
[0098]
In addition, the liquid crystal driving circuit may include a storage unit that stores one frame of FRC data transferred from the FRC conversion circuit, and read the FRC data from the storage unit to generate a liquid crystal driving voltage. .
[0099]
Therefore, in order to reduce power consumption, even if the transfer of FRC data from the FRC conversion circuit to the liquid crystal drive circuit is suspended, the voltage applied to the liquid crystal display panel is not interrupted. Display degradation can be suppressed.
[0100]
Further, since only one frame of FRC data is stored in the storage unit, the storage capacity can be reduced, and the size of the IC chip constituting the liquid crystal drive circuit can be reduced. There is an effect.
[0101]
The FRC conversion circuit may insert pause frames so that transfer frames of FRC data and transfer pause frames alternate.
[0102]
Therefore, since the FRC data transfer period to the liquid crystal drive circuit and the transfer pause period are alternated, the read timing of the FRC data stored in the storage unit in the liquid crystal drive circuit is shifted by the FRC data transfer pause period. In this case, the liquid crystal driving voltage can be generated continuously.
[0103]
As a result, the liquid crystal driving voltage can be continuously applied to the liquid crystal display panel during the one-screen refresh period, so that it is possible to prevent the display quality from being deteriorated and the display from being deteriorated.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram of a liquid crystal display device according to an embodiment of the present invention.
FIGS. 2A and 2B show a frame configuration of an FRC completion period, FIG. 2A shows a frame configuration including a pause frame, and FIG. 2B shows a frame configuration without a pause frame.
FIG. 3 is a graph showing a relationship between a frame frequency and current consumption.
FIG. 4 is a graph showing the degree of beat phenomenon.
[Explanation of symbols]
1 LCD panel (LCD panel)
2 Liquid crystal drive circuit
3 FRC conversion circuit
5 Driver memory (storage)
6 Pulse width controller
7 Drive voltage generator
8 Clock selector
9 Pulse width determination section
10 Controller memory
11 FRC table
12 Pause frame insertion part
13 Memory controller

Claims

フレーム間引き階調方式（ＦＲＣ方式）により液晶表示パネルの多階調表示を行う液晶表示装置において、
多階調の表示データを、階調数に応じて１フレーム毎にデータを間引いてＦＲＣデータに変換するＦＲＣ変換回路と、
上記ＦＲＣ変換回路から１フレーム毎に転送されたＦＲＣデータに基づいて液晶駆動電圧を生成し、この液晶駆動電圧を上記液晶表示パネルに印加する液晶駆動回路とを備え、
上記ＦＲＣ変換回路は、上記液晶表示パネルの１画面のリフレッシュに必要な複数のフレームの任意のフレーム間に、上記液晶駆動回路へのＦＲＣデータの転送を休止させる休止フレームを挿入することを特徴とする液晶表示装置。In a liquid crystal display device that performs multi-gradation display of a liquid crystal display panel by a frame thinning gradation method (FRC method),
An FRC conversion circuit that thins out data for each frame in accordance with the number of gradations and converts the data into FRC data;
A liquid crystal drive circuit that generates a liquid crystal drive voltage based on the FRC data transferred from the FRC conversion circuit for each frame and applies the liquid crystal drive voltage to the liquid crystal display panel;
The FRC conversion circuit is characterized in that a pause frame for pausing the transfer of FRC data to the liquid crystal drive circuit is inserted between arbitrary frames of a plurality of frames necessary for refreshing one screen of the liquid crystal display panel. Liquid crystal display device.

上記液晶駆動回路は、上記ＦＲＣ変換回路から転送されるＦＲＣデータの１フレーム分を格納する記憶部を備え、該記憶部からＦＲＣデータを読み出して液晶駆動電圧を生成することを特徴とする請求項１記載の液晶表示装置。The liquid crystal driving circuit includes a storage unit that stores one frame of FRC data transferred from the FRC conversion circuit, and reads the FRC data from the storage unit to generate a liquid crystal driving voltage. 1. A liquid crystal display device according to 1.

上記ＦＲＣ変換回路は、ＦＲＣデータの転送期間と休止期間とが交互になるように、休止フレームを挿入することを特徴とする請求項２記載の液晶表示装置。3. The liquid crystal display device according to claim 2, wherein the FRC conversion circuit inserts a pause frame so that a transfer period and a pause period of FRC data are alternated.