JP3962942B2 - ΣΔ AD converter - Google Patents
ΣΔ AD converter Download PDFInfo
- Publication number
- JP3962942B2 JP3962942B2 JP2000378347A JP2000378347A JP3962942B2 JP 3962942 B2 JP3962942 B2 JP 3962942B2 JP 2000378347 A JP2000378347 A JP 2000378347A JP 2000378347 A JP2000378347 A JP 2000378347A JP 3962942 B2 JP3962942 B2 JP 3962942B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- operational amplifier
- output
- signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、入力信号に対応するパルス密度信号を出力するΣΔAD変換器に関し、特にバッファを用いずに高入力インピーダンスを実現すると共に、抵抗値の測定を可能にするΣΔAD変換器に関する。
【0002】
【従来の技術】
従来のΣΔAD変換器59の構成を図7を用いて説明する。入力端子であるVinをオペアンプ50の反転入力端子に接続し、オペアンプ50からなる積分器52とコンパレータ54とフリップフロップ56を直列に接続している。フリップフロップ56の出力信号は1ビットのデジタル信号であり、通常は移動平均フィルタを通して、通常の多ビットのデジタル値を得るようになっている。
【0003】
そのフリップフロップ56の出力信号を出力端子側(図7の→DATA)に接続すると共に、その出力信号をD/A変換器58を介してオペアンプ50の反転入力端子に帰還している。ここで、D/A変換器58は、例えば、入力信号がLow信号の時に+Vref、High信号の時に−Vrefを出力するような、1ビットのD/A変換器である。また、オペアンプは下記の式(1)を満足するように動作する。
【0004】
【数1】
【0005】
つぎに図7に示すΣΔAD変換器の動作を説明する。まずVinからの入力信号はオペアンプ50を介して積分器52に入力され、その出力はコンパレータ54に入力される。
【0006】
コンパレータ54の出力は、フリップフロップ56に入力され、その出力は出力側(図7の→DATA)に出力される。また、フリップフロップ56には、ΣΔAD変換器のサンプリング信号となる内部クロック信号CLKが接続され、その出力はD/A変換器58を介してオペアンプ50の反転入力端子に入力される。
【0007】
このような構成のΣΔAD変換器59では入力信号は積分器52によって積分され、積分された出力信号はコンパレータ54の既定値と比較される。比較後の出力信号はフリップフロップ56に入力され、クロック信号CLKのタイミングによってハイ、ロウを繰り返し出力信号を出力する。そして、フリップフロップ56の出力信号はD/A変換器58によってアナログ信号に変換された後、オペアンプ50によってVinからの入力信号と加算される。
【0008】
このような動作を繰り返すことによって、ΣΔAD変換器59は、Vinからの入力信号に対応したパルス密度信号を出力することが可能である。
【0009】
【発明が解決しようとする課題】
しかしながら、図7に示すΣΔAD変換器59の入力インピーダンスは抵抗R1であり、出力インピーダンスが大きい電圧の測定は困難である。そのために、図8に示すような入力インピーダンスが大きいオペアンプ80からなるバッファを設けるのが一般的である。さらに、入力電圧に応じて電圧のレンジを切り替えるためには、抵抗R3又はR4の抵抗値をアナログマルチプレクサ等で切り替える必要がある。
【0010】
本発明は上記の事情を背景としてなされたものであり、バッファを設けずに入力インピーダンスが大きくし、出力インピーダンスが大きい電圧の測定を可能にするΣΔAD変換器を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記の目的を達成するために、請求項1に記載の発明は、入力端子と、オペアンプからなる積分器と、コンパレータと、フリップフロップとが直列に接続され、前記フリップフロップの出力信号を出力端子に送出すると共にD/A変換器を介して前記オペアンプに帰還して、入力信号に対応するパルス密度信号を出力するΣΔAD変換器において、
前記フリップフロップと前記D/A変換器との間に接続されて前記フリップフロップの出力信号のDUTY比をコントロールするコントローラを備え、
前記入力端子が前記オペアンプの非反転入力端子に接続され、前記D/A変換器の出力が前記オペアンプの反転入力端子に接続されることを特徴とする。
【0012】
このような構成によれば、入力端子をオペアンプの非反転入力端子に接続することで入力インピーダンスを非常に大きくすることができ、出力インピーダンスが大きい電圧の測定も可能となるほか、DUTY比αをコントロールすることで測定するための入力電圧のレンジを可変とすることが可能になる。
【0015】
さらに、請求項2に記載の発明は、請求項1に記載の発明に加え、複数の抵抗と前記オペアンプとの間にマルチプレクサが接続され、該マルチプレクサにより前記オペアンプに入力される電圧を切り換えることを特徴とする。
【0016】
このような構成によれば、リファレンスとなる複数の抵抗を用いΣΔAD変換器に入力される電圧をマルチプレクサで順次切り替え、オフセット及び基準電圧の影響を排除することで、更には、リファレンスとなる複数の抵抗に温度特性の優れた抵抗を用いることによって、周囲温度の影響を受けにくくすることができるとともに正確な温度特性を得ることができ、抵抗値測定に正確を期すことが可能になる。
【0017】
【発明の実施の形態】
つぎに本発明の実施の形態を図面を参照して説明する。図1は本発明に係るΣΔAD変換器の構成図である。従来と同様に、オペアンプ10からなる積分器12とコンパレータ14とフリップフロップ16を直列に接続してあり、そのフリップフロップ16の出力信号を出力端子側(図1の→DATA)に接続すると共に、その出力信号をD/A変換器18を介してオペアンプ10に帰還している。
【0018】
従来と異なる構成は、入力端子であるVinがオペアンプ10の非反転入力端子に接続し、D/A変換器18を介しているフリップフロップ16の出力信号をオペアンプ10の反転入力端子に接続していることである。
【0019】
そのため、オペアンプ10は以下に示す式(2)を満足するように動作する。
【0020】
【数2】
【0021】
従って、ΣΔAD変換器の出力(DATA)は以下に示す式(3)で表せられる。
【0022】
【数3】
【0023】
つぎに図2はΣΔAD変換器のフリップフロップ16からD/A変換器の途中に信号のDUTYをコントロールする回路(コントローラ20)を追加した構成であり、他は図1の構成と同じである。そして、フリップフロップ16とコントローラ20とでマイクロプロセッサ22の役割を果たす。
【0024】
図3はコントローラ20の動作を示すタイムチャートである。コントローラ20では、Low信号が入力されたときにLow信号を出力する。そして、High信号が入力されたときには、所定の幅のDUTY比αのHigh信号(波形)を出力する。また、D/A変換器ではLow信号が入力されたときに0を出力し、High信号が入力されたときにVrefを出力する。
【0025】
このような条件下では、オペアンプ10は下記の式(4)で示されるように動作する。
【0026】
【数4】
【0027】
従って、ΣΔAD変換器の出力は下記の式(5)で示すことができ、信号の分解能がDUTY比αでコントロールすることができる。
【0028】
【数5】
【0029】
また、A/D変換して得られるデジタル出力は、通常、マイクロプロセッサ22により処理され、適切な出力形態に変換される。また、DUTY比αを決定するためのコントロール回路はマイクロプロセッサ22へのプログラムの入力により実現することが容易である。つまり、A/D変換して得られるデジタル出力を処理するマイクロプロセッサ22をDUTYのコントロールに使用すれば、DUTYをコントロールするハードウェアは不要となる。
【0030】
つぎに抵抗値測定器40を図4に示す。抵抗値測定器40は図1及び図2に記載の入力端子であるVinの代わりに抵抗RLとバイアス抵抗RLに接続された測定対象である抵抗Rsがオペアンプ10の非反転入力端子に接続されている。そして、抵抗RL、電圧VL及び電圧Vrefが既知の場合、測定対象である抵抗Rsの抵抗値を以下の式(6)で求めることができる。
【0031】
【数6】
【0032】
ここで、Rsが小さいときにはRsの両端に発生する電圧が小さいため、電圧を正確に測定するためにはΣΔAD変換器の分解能を上げる必要がある。このときマイクロプロセッサ内のプログラムによりDUTY比αをコントロールして小さくし(図5参照)、小さな電圧でも高分解能で測定できる。マイクロプロセッサをコントロールすることにより小さな抵抗値でも正確に測定することができる。
【0033】
図4において、オペアンプ10のオフセット電圧をVosとすると以下の式(7)により抵抗Rsの抵抗値を求めることができる。また、下記の式(7)より明らかなようにオペアンプ10のオフセット電圧が抵抗Rsの抵抗値に大きく影響してくる。
【0034】
【数7】
【0035】
ところで、ΣΔAD変換器の特性は直線性が非常に優れるものの、オペアンプ10のオフセット電圧が主な原因となりオフセットが生じる。また、D/A変換器の基準電圧Vref、Rsにバイアスするための電圧VL、バイアス抵抗RLの影響でΣΔAD変換器の特性の傾きも変化する。さらに、ΣΔAD変換器の周囲温度が変化すると、上記に示したオフセット及び傾きが共に変化してしまい正確な抵抗値測定が困難となる。
【0036】
図6にオフセットとΣΔAD変換器の特性の傾きとを補正し、正確な抵抗値測定を可能にする抵抗測定回路を示す。図6ではリファレンスとなる複数の抵抗R1〜R4と測定対象である抵抗Rsとが並列に接続してある。具体的には、リファレンスとなる抵抗R2〜R4と、リファレンスとなる抵抗R1及び測定対象である抵抗Rsとが並列に接続されている。
【0037】
そして、並列に接続された抵抗を経てAD変換回路に入力する電圧を順次切り替えるためのマルチプレクサ60が配置されている。マルチプレクサ60でV3、V4及びVsの各点の電圧を測定する。そして、V3で測定したときの出力値をD3とし、V4で測定したときの出力値をD4とし、Vsで測定したときの出力値をDsとすると下記の式(8)を導くことができる。
【0038】
【数8】
【0039】
式(8)は、抵抗R1〜R4の関数で表わされ、オペアンプ10のオフセット電圧、基準電圧Vrefの影響が排除される。その結果、オフセット等に影響されずに測定対象である抵抗Rsの抵抗値を求めることができる。更に、抵抗R1〜R4に温度特性の優れたものを使用すれば、ΣΔAD変換器の周囲温度の影響をきわめて小さくできる。
【0040】
【発明の効果】
請求項1に記載の発明によれば、バッファを用いずにΣΔAD変換器の入力端子をオペアンプの非反転入力端子に接続し、D/A変換器の出力を反転入力端子に接続することにより高入力インピーダンスのΣΔAD変換器を実現した。
【0041】
請求項2に記載の発明によれば、マイクロプロセッサを用いて信号をコントロールすることで信号のDUTY比αを決定することができ、測定レンジを可変とすることができる。また、マイクロプロセッサでDUTY比αを決定するため処理が行われるためDUTY比αを決定するハードウェアは不要となる。
【0042】
請求項3に記載の発明によれば、リファレンスとなる複数の抵抗とマルチプレクサを用いることで、オペアンプのオフセット電圧、基準電圧の影響を受けずに正確な抵抗値測定を行うことができる。またリファレンスとなる抵抗R1〜R4に温度特性の優れた抵抗を用いれば周囲温度に影響されない抵抗値測定が可能になる。そして、オフセットドリフトのよいオペアンプ、温度特性のよい基準電源を用いることになるとコストが高くなるが、温度特性のよい抵抗を用いることで回路を構成することによってコストを低く抑えることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示すΣΔAD変換器の回路図である。
【図2】本発明の他の実施の形態の一例を示すΣΔAD変換器の回路図である。
【図3】図2に示すΣΔAD変換器のコントローラの動作を示すタイムチャートである。
【図4】図2に示すΣΔAD変換器を用いた抵抗値測定器の回路図である。
【図5】図4に示す抵抗値測定器のコントローラの動作を示すタイムチャートである。
【図6】本発明の他の実施の形態の一例を示すΣΔAD変換器の回路図である。
【図7】従来のΣΔAD変換器の回路図である。
【図8】従来の他の形態のΣΔAD変換器の回路図である。
【符号の説明】
10 オペアンプ
12 積分器
14 コンパレータ
16 フリップフロップ
18 D/A変換器
20 コントローラ
22 マイクロプロセッサ
60 マルチプレクサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ΣΔ AD converter that outputs a pulse density signal corresponding to an input signal, and more particularly to a ΣΔ AD converter that realizes a high input impedance without using a buffer and enables measurement of a resistance value.
[0002]
[Prior art]
The configuration of the conventional
[0003]
The output signal of the flip-
[0004]
[Expression 1]
[0005]
Next, the operation of the ΣΔ AD converter shown in FIG. 7 will be described. First, an input signal from Vin is input to the
[0006]
The output of the comparator 54 is input to the flip-
[0007]
In the
[0008]
By repeating such an operation, the
[0009]
[Problems to be solved by the invention]
However, the input impedance of the
[0010]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a ΣΔ AD converter that can measure a voltage having a large input impedance and a large output impedance without providing a buffer.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, an input terminal, an integrator composed of an operational amplifier , a comparator, and a flip-flop are connected in series, and an output signal of the flip-flop is output to the output terminal. delivered then co to be fed back to the operational amplifier via the D / a converter, in ΣΔAD converter for outputting a pulse density signal corresponding to the input signal,
A controller connected between the flip-flop and the D / A converter for controlling a DUTY ratio of an output signal of the flip-flop;
Wherein the input terminal is connected to the non-inverting input terminal of said operational amplifier, the output of the D / A converter and said Rukoto is connected to the inverting input terminal of said operational amplifier.
[0012]
According to such a configuration, the input impedance can be made very large by connecting the input terminal to the non-inverting input terminal of the operational amplifier, a voltage with a large output impedance can be measured , and the DUTY ratio α can be set as follows. By controlling, it becomes possible to make the range of the input voltage for measurement variable.
[0015]
The present invention as described in
[0016]
According to such a configuration, the voltage input to the ΣΔ AD converter is sequentially switched by the multiplexer using a plurality of resistors serving as a reference, and the influence of the offset and the reference voltage is eliminated. By using a resistor having excellent temperature characteristics as a resistor, it is possible to make it less susceptible to the influence of the ambient temperature, obtain accurate temperature characteristics, and to accurately measure resistance values.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a ΣΔ AD converter according to the present invention. Similarly to the prior art, an
[0018]
In the configuration different from the conventional one, the input terminal Vin is connected to the non-inverting input terminal of the operational amplifier 10, and the output signal of the flip-
[0019]
Therefore, the operational amplifier 10 operates so as to satisfy the following expression (2).
[0020]
[Expression 2]
[0021]
Therefore, the output (DATA) of the ΣΔ AD converter is expressed by the following equation (3).
[0022]
[Equation 3]
[0023]
Next, FIG. 2 shows a configuration in which a circuit (controller 20) for controlling the DUTY of a signal is added in the middle of the D / A converter from the flip-
[0024]
FIG. 3 is a time chart showing the operation of the
[0025]
Under such conditions, the operational amplifier 10 operates as shown by the following equation (4).
[0026]
[Expression 4]
[0027]
Therefore, the output of the ΣΔ AD converter can be expressed by the following equation (5), and the resolution of the signal can be controlled by the DUTY ratio α.
[0028]
[Equation 5]
[0029]
Further, the digital output obtained by A / D conversion is usually processed by the microprocessor 22 and converted into an appropriate output form. Further, the control circuit for determining the DUTY ratio α can be easily realized by inputting a program to the microprocessor 22. That is, if the microprocessor 22 for processing the digital output obtained by A / D conversion is used for DUTY control, hardware for controlling the DUTY is not necessary.
[0030]
Next, the resistance
[0031]
[Formula 6]
[0032]
Here, when Rs is small, the voltage generated at both ends of Rs is small. Therefore, in order to accurately measure the voltage, it is necessary to increase the resolution of the ΣΔ AD converter. At this time, the DUTY ratio α is controlled and reduced by a program in the microprocessor (see FIG. 5), and even a small voltage can be measured with high resolution. By controlling the microprocessor, even a small resistance value can be measured accurately.
[0033]
In FIG. 4, when the offset voltage of the operational amplifier 10 is Vos, the resistance value of the resistor Rs can be obtained by the following equation (7). As is clear from the following equation (7), the offset voltage of the operational amplifier 10 greatly affects the resistance value of the resistor Rs.
[0034]
[Expression 7]
[0035]
By the way, although the characteristic of the ΣΔ AD converter is very excellent in linearity, offset is caused mainly by the offset voltage of the operational amplifier 10. Further, the slope of the characteristic of the ΣΔ AD converter also changes due to the influence of the voltage VL for biasing to the reference voltages Vref and Rs of the D / A converter and the bias resistor RL. Further, when the ambient temperature of the ΣΔ AD converter changes, both the offset and the inclination shown above change, and it becomes difficult to accurately measure the resistance value.
[0036]
FIG. 6 shows a resistance measurement circuit that corrects the offset and the slope of the characteristic of the ΣΔ AD converter and enables accurate resistance value measurement. In FIG. 6, a plurality of resistors R1 to R4 serving as a reference and a resistor Rs to be measured are connected in parallel. Specifically, the reference resistors R2 to R4, the reference resistor R1, and the measurement target resistor Rs are connected in parallel.
[0037]
A
[0038]
[Equation 8]
[0039]
Expression (8) is expressed as a function of the resistors R1 to R4, and the influence of the offset voltage of the operational amplifier 10 and the reference voltage Vref is eliminated. As a result, the resistance value of the resistance Rs to be measured can be obtained without being affected by the offset or the like. Furthermore, if resistors having excellent temperature characteristics are used for the resistors R1 to R4, the influence of the ambient temperature of the ΣΔ AD converter can be extremely reduced.
[0040]
【The invention's effect】
According to the first aspect of the present invention, the input terminal of the ΣΔ AD converter is connected to the non-inverting input terminal of the operational amplifier without using a buffer, and the output of the D / A converter is connected to the inverting input terminal. A ΣΔ AD converter of input impedance was realized.
[0041]
According to the second aspect of the present invention, the signal DUTY ratio α can be determined by controlling the signal using a microprocessor, and the measurement range can be made variable. Further, since processing is performed to determine the DUTY ratio α by the microprocessor, hardware for determining the DUTY ratio α is not necessary.
[0042]
According to the third aspect of the present invention, by using a plurality of resistors and a multiplexer serving as a reference, accurate resistance measurement can be performed without being affected by the offset voltage and reference voltage of the operational amplifier. In addition, if resistances having excellent temperature characteristics are used as the reference resistors R1 to R4, resistance values that are not affected by the ambient temperature can be measured. The cost increases when an operational amplifier with good offset drift and a reference power supply with good temperature characteristics are used, but the cost can be kept low by configuring the circuit by using resistors with good temperature characteristics.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a ΣΔ AD converter showing an example of an embodiment of the present invention.
FIG. 2 is a circuit diagram of a ΣΔ AD converter showing an example of another embodiment of the present invention.
3 is a time chart showing the operation of the controller of the ΣΔ AD converter shown in FIG. 2;
4 is a circuit diagram of a resistance value measuring device using the ΣΔ AD converter shown in FIG. 2. FIG.
5 is a time chart showing the operation of the controller of the resistance value measuring instrument shown in FIG. 4. FIG.
FIG. 6 is a circuit diagram of a ΣΔ AD converter showing an example of another embodiment of the present invention.
FIG. 7 is a circuit diagram of a conventional ΣΔ AD converter.
FIG. 8 is a circuit diagram of another conventional ΣΔ AD converter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10
Claims (2)
前記フリップフロップと前記D/A変換器との間に接続されて前記フリップフロップの出力信号のDUTY比をコントロールするコントローラを備え、
前記入力端子が前記オペアンプの非反転入力端子に接続され、前記D/A変換器の出力が前記オペアンプの反転入力端子に接続されることを特徴とするΣΔAD変換器。An input terminal, an integrator composed of an operational amplifier, a comparator, a flip-flop are connected in series, the delivery Then share the output signal of the flip-flop to the output terminal via a D / A converter is fed back to the operational amplifier In the ΣΔ AD converter that outputs a pulse density signal corresponding to the input signal,
A controller connected between the flip-flop and the D / A converter for controlling a DUTY ratio of an output signal of the flip-flop;
ΣΔAD converter the input terminal is connected to the non-inverting input terminal of said operational amplifier, the output of the D / A converter and said Rukoto is connected to the inverting input terminal of said operational amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000378347A JP3962942B2 (en) | 2000-12-13 | 2000-12-13 | ΣΔ AD converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000378347A JP3962942B2 (en) | 2000-12-13 | 2000-12-13 | ΣΔ AD converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002185329A JP2002185329A (en) | 2002-06-28 |
JP3962942B2 true JP3962942B2 (en) | 2007-08-22 |
Family
ID=18846934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000378347A Expired - Lifetime JP3962942B2 (en) | 2000-12-13 | 2000-12-13 | ΣΔ AD converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3962942B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7142142B2 (en) * | 2004-02-25 | 2006-11-28 | Nelicor Puritan Bennett, Inc. | Multi-bit ADC with sigma-delta modulation |
JP4775214B2 (en) * | 2006-09-26 | 2011-09-21 | 横河電機株式会社 | ΣΔ AD converter circuit |
JP4905379B2 (en) * | 2008-02-07 | 2012-03-28 | 横河電機株式会社 | Delta-sigma A / D converter |
CN102171926A (en) | 2008-09-30 | 2011-08-31 | 松下电器产业株式会社 | Resonator and oversampling a/d converter |
-
2000
- 2000-12-13 JP JP2000378347A patent/JP3962942B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002185329A (en) | 2002-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330631B2 (en) | Background calibration method for fixed gain amplifiers | |
US6243034B1 (en) | Integrating analog to digital converter with improved resolution | |
US5877637A (en) | Resistance bridge and its use in conversion systems | |
GB2408107A (en) | Electrical power meter with phase compensation | |
CN109696186B (en) | Readout circuit for resistive and capacitive sensors | |
CN106487388B (en) | Sensor circuit | |
CN103404034A (en) | Analogue-to-digital converter | |
US11031949B2 (en) | Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion | |
EP1632779B1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
JP5093768B2 (en) | Signal readout circuit | |
Reverter et al. | Interfacing differential resistive sensors to microcontrollers: A direct approach | |
CN211085270U (en) | Temperature self-compensating device of resistance type displacement sensor | |
JP3962942B2 (en) | ΣΔ AD converter | |
US11057048B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with programmable gain amplifier input stages | |
ES2382168T3 (en) | Analog / digital converter with a SAR topology as well as corresponding procedure | |
JP2003332911A5 (en) | ||
KR20210058331A (en) | Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor | |
JP3189866B2 (en) | Resistance meter calibration device | |
JP6393669B2 (en) | Sensor device and sensing method | |
JP2015154352A (en) | sensitivity adjustment circuit | |
JP2005241305A (en) | Phase adjustment circuit of watthour meter | |
JP5678707B2 (en) | Analog to digital converter | |
KR0127228B1 (en) | Output reading method of temperature sensor for an automatic vending machine | |
KR100983788B1 (en) | an interface circuit for multi-element gas sensor | |
JP3048377B2 (en) | Grain moisture meter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3962942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |