JP3961215B2 - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- JP3961215B2 JP3961215B2 JP2000374928A JP2000374928A JP3961215B2 JP 3961215 B2 JP3961215 B2 JP 3961215B2 JP 2000374928 A JP2000374928 A JP 2000374928A JP 2000374928 A JP2000374928 A JP 2000374928A JP 3961215 B2 JP3961215 B2 JP 3961215B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- nonvolatile memory
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、不揮発性メモリを搭載した非接触でデータの送受信を行う半導体記憶装置に関するものである。
【0002】
【従来の技術】
近年、非接触でデータの送受信を行うRFID分野の市場拡大が急速に進んできている。これに伴いLSIの仕様においては、通信距離が10cm程度の近接型ISO14443、通信距離が70cm程度の近傍型ISO15693など、市場拡大に向けた標準化も急速に進んでいる。今後の市場の要望は、より通信距離の長い、より安価な非接触データ通信用LSIの開発である。通信距離の長さに対しては、LSIの消費電力が大きく影響し、消費電力が小さいほど通信距離を伸ばすことができる。
【0003】
以下に、従来例の不揮発性メモリ搭載の非接触データ送受信システムについて、その構成と動作を説明する。図6に従来例の回路構成図を示す。このシステムは、コイル10およびコンデンサ11からなるアンテナ13が接続されたリーダ・ライター12と、コイル7およびコンデンサ8からなるアンテナ1が接続されたLSI9とから構成される。LSI9は、アンテナ1で受信した信号からDC電源を取り出す整流回路2と、アンテナ1で受信した信号からデータとクロックを取り出す復調回路3と、アンテナ1を介してデータを送信するための変調回路4と、復調回路3で発生したデータ(DATA)とクロック(CLK)を受けてLSIを制御する制御回路5と、復調回路3で発生したDATAを保存するための不揮発性メモリ6によって構成される。
【0004】
図7に、基本的な非接触データ送受信LSIにおけるタイミングチャートを示す。図6のリーダ・ライター12から、搬送波と信号を重畳して生成された信号VIを、アンテナ13を介して送信すると、アンテナ13の周りに磁束14が発生する。この磁束14をアンテナ1が受けて、電磁誘導によるデータの送受信と電力供給が行われる。VAは、アンテナ1に発生する電圧である。データの送受信は一般的に振幅変調で行われ、図7に示すように信号VIの電位は、変調のない場合はVm、変調のある場合はVnとなる。従って発生するVAの電位も異なり、通常の状態では、変調のない場合はVm1、変調のある場合はVn1となる。また、アンテナ13とアンテナ1の距離や、それぞれのアンテナの大きさや形状、あるいはアンテナ13に印加される電圧VIの大きさによって、アンテナ1に発生するVAの電位も変化する。アンテナ13とアンテナ1との距離(通信距離)が遠いほど、同一のVIの電位に対してVAの電位は小さくなる。
【0005】
VAを整流回路2により整流することによりLSIの電源VDDを発生する。VDDはVAの包洛線に沿って発生するため、VAに変調がかかっていない時はVDDとしてV1の電位が発生し、VAに変調がかかっている時は、VDDとしてV2の電位が発生する。V1とV2の関係はV1>V2である。VAはまた、復調回路3にも入力され、データ(DATA)とクロック(CLK)が生成される。データ(DATA)の生成は、VDDの立ち上がり/立ち下がりを検出して行われる。
【0006】
【発明が解決しようとする課題】
図8は、データの受信時に不揮発性メモリ6が動作した際のタイミングチャートを示す。不揮発性メモリ6を起動する信号はACTであり、不揮発性メモリ6が動作した際、瞬時的に一定量の大きな電力の消費が発生する。ここで、VAの信号に変調がかかっている時にACTが発生した場合について説明する。LSI電源VDDの電位としては、VA信号に変調がかかっているため、まず、VAに変調がかかっていないときの電圧V1よりも小さい電圧V2が発生する。ここでACTが発生すると、不揮発性メモリ6が動作した際の電力消費によって、電圧V2から電圧V3に電圧降下する。従って、LSIの動作する下限電圧は電圧V3となり、それにより通信距離も短く制限されてしまう。
【0007】
また、VA信号の無変調時から変調がかかる時にACT信号が発生し、不揮発性メモリ6が動作した場合は、VDDの電位は次のように遷移する。すなわち、まず無変調時の電位V1から不揮発性メモリ6の電力消費により一旦電位V4に電圧降下し、その後VAの波形に合わせた電位V5に上昇した後、電位V2へと遷移する。そのため、復調回路3が正しくデータ(DATA)を復元することが出来ない場合も発生する。すなわち、通常は電位V1から電位V2へ変化したところを復調回路3が検知してデータ(DATA)を発生するが、上記の場合、VDDが電位V1→V4→V5→V2と遷移するため、その影響により誤動作を生じる場合がある。
【0008】
本発明は、上記の問題を解消して、通信距離を長くすることを可能とし、また、より安定して信号を復元することを可能とする、非接触でデータの送受信を行う半導体記憶装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体記憶装置は、データを記憶するための不揮発性メモリを内蔵し、リーダ・ライターとの間で振幅変調方式の通信信号により非接触でデータの送受信を行い、通信信号が無変調の期間に不揮発性メモリを起動する手段を有する半導体記憶装置であって、リーダ・ライターから振幅変調により送られてくる通信データの立ち上がりエッジを検出する手段を有し、この立ち上がりエッジを検出した信号を用いて、内蔵する不揮発性メモリを起動する。この構成によれば、電源VDDが高い電位の時に不揮発性メモリを起動することになり、不揮発性メモリの電力消費による影響が回避される。その結果、通信距離を長くし、またより安定して信号を復元することが可能となる。
【0013】
【発明の実施の形態】
(実施の形態1)
図1は、本発明の実施の形態1における非接触データ送受信回路の構成を示す。この回路は、コイル107およびコンデンサ108からなるアンテナ101と、LSI110とから構成される。LSI110は、整流回路102と、復調回路103と、変調回路104と、制御回路105と、エッジ検出回路109と、不揮発性メモリ106によって構成される。
【0014】
整流回路102は、アンテナ101で受信した信号からDC電源を取り出す。復調回路103は、アンテナ101で受信した信号からデータとクロックを取り出す。変調回路104は、アンテナ101を介してデータを送信する。制御回路105は、復調回路から出力されるデータ(DATA)とクロック(CLK)を受けて、LSI110を制御する。エッジ検出回路109は、データ(DATA)の立ち上がりエッジを検出する。不揮発性メモリ106は、復調回路103で発生したDATAを保存するために用いられる。
【0015】
図2は、エッジ検出回路109の構成例である。Dフリップフロップ(D−FF)120および121と、インバータ122と、AND123によって構成される。D−FF120のD入力にデータ(DATA)が入力され、CK入力にクロック(CLK)が入力される。D−FF120のQ出力は、インバータ122およびAND123に入力される。インバータ122の出力は、D−FF121のD入力に入力される。D−FF121のCK入力にはクロック(CLK)が入力される。D−FF121のQ出力はAND123に入力される。さらに、制御回路105の出力PREACTが、AND123に入力される。
【0016】
図3は、図1の回路におけるタイミングチャートを示す。アンテナ101を介して発生されるVA電位は、信号の振幅変調の有無によって大きさが異なる。VA電位は復調回路103に入力され、クロック(CLK)とデータ(DATA)が生成される。また、VA電位は整流回路102に入力され、LSI110の電源電圧VDDを発生する。データ(DATA)は、VDDの立ち上がり/立ち下がりエッジを検出することで生成される。
【0017】
データ(DATA)とクロックがエッジ検出回路109に入力されると、D−FF120の出力Q1は、データ(DATA)を1クロック分遅延させたものとなる。更にQ1はインバータ122で反転され、D−FF121でその信号を1クロック遅延させた出力Q2が発生する。このQ1とQ2とPREACTとをAND123でデコードすることにより、不揮発性メモリ106を起動するためのACT信号を発生する。つまり、データ(DATA)の立ち上がりエッジを検出することで、信号に変調のかかっていないタイミング、すなわちLSI110の電源VDDが高い電位V1の時に、ACT信号を発生することができる。LSI110の電源VDDは、信号に変調がかかっていないのでまずV1電位を発生し、その直後にACT信号が発生して不揮発性メモリ106が動作し、電力が消費され、電位V4に電圧降下する。
【0018】
つまり、常に信号が無変調時に不揮発性メモリ106を起動することにより、LSI110の電圧が高い状態から電圧降下をおこすので、電源VDDが変調時の電位より低くなることが防止され、通信距離を長くすることが可能となる。
【0019】
また、信号の無変調から変調へ、もしくは変調から無変調に遷移するタイミングで不揮発性メモリ106の起動信号ACTを発生することがないため、不揮発性メモリ106の電力消費による影響をうけず、安定してLSI110の電源VDDの立ち上がり/立ち下がりを生成することができる。従って、復調回路103において確実にデータ(DATA)を生成することが可能である。
【0020】
(実施の形態2)
図4は、本発明の実施の形態2における非接触データ送受信回路の構成を示す。コイル157およびコンデンサ158で構成されるアンテナ151と、LSI161が接続されている。LSI161は、整流回路152と、復調回路153と、変調回路154と、制御回路155と、カウンタ回路159と、分周回路160と、不揮発性メモリ156によって構成される。
【0021】
整流回路152は、アンテナ151で受信した信号からDC電源を取り出す。復調回路153は、アンテナ151で受信した信号からデータとクロックを取り出す。変調回路154は、アンテナ151を介してデータを送信する。制御回路155は、カウンタ回路160をリセットする信号RESETを生成する。分周回路160は、復調回路153で発生したクロック(CLK)を分周してクロックCLKnを生成する。カウンタ回路159は、分周回路160で発生したクロックCLKnを受けて不揮発性メモリ156を起動する為の信号ACTを制御する。
【0022】
図5は、本実施の形態2における非接触データ送受信回路のタイミングチャートを示す。通常リーダ・ライターとの通信信号は、スタートフラグを先頭にして、以降変調信号が伝送され通信が行われる。搬送波は復調回路153を通して、クロック(CLK)の生成に用いられる。このクロック(CLK)を分周回路160によって分周して、クロック(CLKn)が生成される。分周したクロック(CLKn)の周期は、通信信号の最小無変調期間Taよりも小さくなる様な値Tbに設定する。
【0023】
スタートフラグを制御回路155で受けて、カウンタ回路159のリセット信号RESETを生成し、このリセット信号でカウンタ回路159を0にセットする。以降このカウンタ回路159は、分周クロック(CLKn)によってカウントアップされる。カウンタ回路159の値によって不揮発性メモリ156の起動信号ACTを生成する。ここで、通信信号は、スタートフラグから所定の時間間隔で無変調期間が存在するように設定されている。従って、上記のようにカウンタ回路159の値を基準にして起動信号ACTを生成することにより、予測される無変調期間に起動信号ACTを生成することが可能である。
【0024】
上記の通り、カウンター159がインクリメントする周期Tbは、最小無変調期間Taよりも小さくなるので、不揮発性メモリ156は、必ず無変調期間、すなわちLSI161の電源VDDが高い状態で完結することができ、通信距離を伸ばすことが可能となる。
【0025】
【発明の効果】
本発明によれば、不揮発性メモリを起動する信号のタイミングを適切にすることにより、不揮発性メモリの電力消費による影響が回避される。その結果、通信距離を長くし、またより安定して信号を復元することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における非接触データ送受信回路を示すブロック図
【図2】 図1の回路におけるエッジ検出回路の構成を示す図
【図3】 図1の回路のタイミングチャート
【図4】 実施の形態2における非接触データ送受信回路を示すブロック図
【図5】 図4の回路のタイミングチャート
【図6】 従来の非接触データ送受信システムを示すブロック図
【図7】 図6のシステムのタイミングチャート
【図8】 図6のシステムの動作を示すタイミングチャート
【符号の説明】
1,13 アンテナ
2 整流回路
3 復調回路
4 変調回路
5 制御回路
6 不揮発性メモリ
7,10 コイル
8,11 コンデンサ
9 LSI
12 リーダ・ラーター
101 アンテナ
102 整流回路
103 復調回路
104 変調回路
105 制御回路
106 不揮発性メモリ
107 コイル
108 コンデンサ
109 エッジ検出回路
110 LSI
120,121 Dフリップフロップ回路(D−FF)
122 インバータ回路
123 AND回路
151 アンテナ
152 整流回路
153 復調回路
154 変調回路
155 制御回路
156 不揮発性メモリ
157 コイル
158 コンデンサ
159 カウンタ回路
160 分周回路
161 LSI[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor memory device that performs non-contact data transmission and reception with a nonvolatile memory.
[0002]
[Prior art]
In recent years, the market of the RFID field for transmitting and receiving data without contact has been rapidly expanding. Along with this, in the specification of LSI, standardization for market expansion is rapidly progressing, such as proximity type ISO14443 with a communication distance of about 10 cm and proximity type ISO15693 with a communication distance of about 70 cm. The future market demand is to develop a cheaper contactless data communication LSI with a longer communication distance. The power consumption of the LSI greatly affects the length of the communication distance, and the communication distance can be extended as the power consumption decreases.
[0003]
The configuration and operation of a conventional contactless data transmission / reception system equipped with a non-volatile memory will be described below. FIG. 6 shows a circuit configuration diagram of a conventional example. This system includes a reader /
[0004]
FIG. 7 shows a timing chart in a basic non-contact data transmission / reception LSI. When a signal VI generated by superimposing a carrier wave and a signal is transmitted from the reader /
[0005]
The power supply VDD of the LSI is generated by rectifying VA by the
[0006]
[Problems to be solved by the invention]
FIG. 8 shows a timing chart when the
[0007]
In addition, when the ACT signal is generated when the VA signal is not modulated and the
[0008]
The present invention solves the above-described problems, makes it possible to increase the communication distance, and to restore a signal more stably, and to provide a semiconductor memory device that transmits and receives data without contact The purpose is to provide.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor memory device of the present invention has a built-in nonvolatile memory for storing data, and transmits / receives data to / from a reader / writer in a contactless manner using an amplitude modulation communication signal. there line, a semiconductor memory device having a means for communicating signals to start a non-volatile memory in a period of unmodulated comprises means for detecting a rising edge of the communication data from the reader-writer transmitted by amplitude modulation The built-in nonvolatile memory is activated using the signal that detects the rising edge. According to this configuration, the nonvolatile memory is started when the power supply VDD is at a high potential, and the influence of the power consumption of the nonvolatile memory is avoided. As a result, it is possible to increase the communication distance and restore the signal more stably.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 shows a configuration of a contactless data transmission / reception circuit according to the first embodiment of the present invention. This circuit includes an
[0014]
The
[0015]
FIG. 2 is a configuration example of the
[0016]
FIG. 3 shows a timing chart in the circuit of FIG. The VA potential generated via the
[0017]
When data (DATA) and a clock are input to the
[0018]
In other words, the
[0019]
In addition, since the activation signal ACT of the
[0020]
(Embodiment 2)
FIG. 4 shows a configuration of a contactless data transmission / reception circuit according to the second embodiment of the present invention. An
[0021]
The
[0022]
FIG. 5 shows a timing chart of the non-contact data transmission / reception circuit in the second embodiment. Usually, the communication signal with the reader / writer is transmitted with the modulation signal transmitted from the start flag at the head. The carrier wave is used to generate a clock (CLK) through the
[0023]
The
[0024]
As described above, the cycle Tb in which the
[0025]
【The invention's effect】
According to the present invention, the influence of the power consumption of the nonvolatile memory is avoided by making the timing of the signal for starting the nonvolatile memory appropriate. As a result, it is possible to increase the communication distance and restore the signal more stably.
[Brief description of the drawings]
1 is a block diagram showing a contactless data transmission / reception circuit according to a first embodiment of the present invention. FIG. 2 is a diagram showing a configuration of an edge detection circuit in the circuit of FIG. 1. FIG. 3 is a timing chart of the circuit of FIG. 4 is a block diagram showing a contactless data transmission / reception circuit according to the second embodiment. FIG. 5 is a timing chart of the circuit shown in FIG. 4. FIG. 6 is a block diagram showing a conventional contactless data transmission / reception system. System timing chart [FIG. 8] Timing chart showing the operation of the system of FIG.
1,13
12 Reader /
120, 121 D flip-flop circuit (D-FF)
122
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000374928A JP3961215B2 (en) | 2000-12-08 | 2000-12-08 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000374928A JP3961215B2 (en) | 2000-12-08 | 2000-12-08 | Semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002183688A JP2002183688A (en) | 2002-06-28 |
JP3961215B2 true JP3961215B2 (en) | 2007-08-22 |
Family
ID=18844018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000374928A Expired - Fee Related JP3961215B2 (en) | 2000-12-08 | 2000-12-08 | Semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961215B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4657657B2 (en) * | 2004-09-03 | 2011-03-23 | パナソニック株式会社 | Reader / writer and wireless tag system |
KR101506337B1 (en) | 2008-03-07 | 2015-03-26 | 삼성전자주식회사 | Smart card system and driving method thereof |
-
2000
- 2000-12-08 JP JP2000374928A patent/JP3961215B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002183688A (en) | 2002-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4313795B2 (en) | Non-contact tag, control method of non-contact tag | |
CN102411698B (en) | Method and apparatus by active load modulation inductively | |
JP3531477B2 (en) | Contactless card communication method and integrated circuit used for the communication | |
JPH0962816A (en) | Non-contact ic card and non-contact ic card system including the same | |
US10049237B2 (en) | Radio-frequency identification transponder and method for sending a radio-frequency identification message | |
JP2011022923A (en) | Contactless ic card and wireless system | |
EP1486903B1 (en) | Reader/writer for performing efficient transmission/reception with no-battery information storage medium | |
JP4738771B2 (en) | Communication system and communication method | |
EP1800446B1 (en) | Semiconductor device | |
JP4159187B2 (en) | Carrier synchronous demodulator for PSK signal | |
JP3961215B2 (en) | Semiconductor memory device | |
JP4321490B2 (en) | Non-contact communication system | |
EP2345170B1 (en) | Semiconductor device | |
JP2008135003A (en) | Data carrier and data carrier system | |
JP3803364B2 (en) | Non-contact RFID system communication method, non-contact RFID system, transmitter and receiver | |
US8766776B2 (en) | Transponder unit | |
JPH05135226A (en) | Non-contact type information medium | |
JP2005151075A (en) | Asynchronous communication system by pulse gap signal in rfid communication | |
JP2000307465A (en) | Bpsk demodulating circuit and noncontact ic card system with the circuit | |
US20240070432A1 (en) | Ic tag and semiconductor device | |
JP2003333112A (en) | Demodulator | |
JP2008306317A (en) | Bit clock generating circuit, bit clock phase correction method, and non-contact ic card | |
JP2004140491A (en) | Reader/writer, transponder, non-contact type id identifying system using them, and semiconductor integrated circuit | |
JP2002246830A (en) | Antenna system and non-contact ic card reader/writer device | |
JP2005295569A (en) | Method of contactless data transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |