JP3960320B2 - 配線基板とそれを用いたバランと配線基板の製造方法 - Google Patents

配線基板とそれを用いたバランと配線基板の製造方法 Download PDF

Info

Publication number
JP3960320B2
JP3960320B2 JP2004122580A JP2004122580A JP3960320B2 JP 3960320 B2 JP3960320 B2 JP 3960320B2 JP 2004122580 A JP2004122580 A JP 2004122580A JP 2004122580 A JP2004122580 A JP 2004122580A JP 3960320 B2 JP3960320 B2 JP 3960320B2
Authority
JP
Japan
Prior art keywords
wiring
conductor
substrate
paste
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004122580A
Other languages
English (en)
Other versions
JP2005310875A (ja
Inventor
謙二 遠藤
秀行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004122580A priority Critical patent/JP3960320B2/ja
Priority to US11/103,592 priority patent/US20050231926A1/en
Publication of JP2005310875A publication Critical patent/JP2005310875A/ja
Application granted granted Critical
Publication of JP3960320B2 publication Critical patent/JP3960320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/422Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns comprising distributed impedance elements together with lumped impedance elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、各種電子機器や通信機器に用いられる電子部品およびそれに用いる配線基板に関するものである。
近年携帯型電子機器や、携帯電話などの携帯型通信機器などの更なる高機能化に伴い、それら機器に用いる電子部品の小型が要求され、その電子部品などへ用いる導体パターンは、高密度配線や微細パターン化が求められている。従ってますます、隣接する配線パターン同士の間隔が狭くなってきている。
以下、従来の配線基板とその配線基板の製造方法について図面を用いて説明する。図20は、従来の配線基板の断面図であり、図21は、同配線基板の製造フローチャートである。
図20において、1は、アルミナ基板(無機質な基板の一例として用いた)である。このアルミナ基板1の上面1a側には配線パターン2a、2bが敷設されていた。なお、この配線パターン2a、2bは共に銀導体としている。
3a、3bは、それぞれの配線パターン2a、2bの側面部に形成されたニッケル層である。そして、これらの基板1や配線パターン2a、2bとニッケル層3a、3bを覆うように絶縁層4が形成されるものであった。
次に従来の配線基板の製造方法について図21を用いて説明する。図21において、11は、印刷形成工程であり、この印刷工程11では、スクリーン印刷によって基板1上に銀ペースト12を印刷し、焼成工程13において約850℃の温度で焼成することで配線パターン2a、2b(図20に示す)を得ていた。
14は、スクリーン印刷工程であり、この印刷工程14では、配線パターン2a、2bの側面部へニッケルペースト5が印刷される。なお、このニッケルペーストは、ニッケル粉と、バインダとしてのエポキシ系の樹脂と、有機溶剤とから構成されていた。
15は、ニッケルペーストを焼成する焼成工程であり、約650℃の温度で焼成することで、ニッケル層3a、3bを得ていた。そして印刷工程16では、これらの配線パターン2a、2bやニッケル層3a、3bを覆うように、ホウ硅酸鉛ガラスのペースト17を印刷し、焼成工程18で焼成することで、絶縁膜4を形成していた。なお、これらの焼成工程13、15、18は、全て大気雰囲気中で行っていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1や特許文献2が知られている。
特開昭58−32492号公報 特開平09−237957号公報
しかしながらこのような従来の配線基板において、ニッケル層3a、3bの焼成工程15は大気雰囲気中で行うために、ニッケル層3a、3bが酸化される。これによって、ニッケル層3a、3bの強度は低下し、ニッケル層3a、3bへ微小な亀裂が発生することによって、配線パターン2a、2b間でマイグレーションが発生し易くなるという問題を有していた。
そこで本発明は、この問題を解決したもので、配線パターン間でのマイグレーションの発生を防止することができる配線基板の製造方法を提供することを目的としたものである。
この目的を達成するために本発明の配線基板は、配線パターンの表層に酸化ニッケル層を形成し、この酸化ニッケル層の上に形成された絶縁保護膜とを有し、この絶縁保護膜はホウ硅酸鉛ガラス系ペーストの焼成体で形成された配線基板において、前記酸化ニッケル層は、5wt%以上9wt%以下のリンを含有する合金層としたものである。これにより、配線パターン間でのマイグレーションの発生を防止することができる。
以上のように本発明によれば、基材と、この基材上に銀導体で形成された配線パターンと、この配線パターンの表層に形成された酸化ニッケル層と、この酸化ニッケル層の上に形成された絶縁保護膜とを有し、前記絶縁保護膜はホウ硅酸鉛ガラス系ペーストの焼成体で形成された配線基板において、前記酸化ニッケル層は、5wt%以上9wt%以下のリンを含有する層としたものである。これにより、ニッケル層には5wt%以上wt%以下のリンを含むので、酸化性雰囲気中で焼成してもニッケル層の強度低下は小さく、酸化によるニッケル層の亀裂が発生し難くなる。従って、酸化性雰囲気で焼成を行っても、微細パターンへのニッケル層の形成を可能とし、絶縁保護膜としてリンが拡散し易いホウ硅酸鉛ガラスを用いても配線パターン間でのマイグレーションの発生を防止することができる配線基板を提供することができる。
また、焼成工程は、大気雰囲気中で行うことができるので、窒素などの不活性気体を準備する必要も無く、ランニングコストも安くすることができる。
さらにニッケル層は、無電解めっきによって形成するので、厚みを均一にでき、ピンホールが少なく、緻密なニッケル層を形成できる。
(実施の形態1)
先ず、本実施の形態1における配線基板の製造方法について以下図面を用いて説明する。図1は本実施の形態1における製造工程図であり、図2は、導体パターン製造工程のフローチャートである。さらに、図3から図15は本実施の形態1における各製造工程の詳細図である。なお、本実施の形態1の説明に用いる図面(図1から図15)において、背景技術で用いた図面(図18、図19)と同じものは同じ番号とし、その説明は簡略化している。
図1において、21は、アルミナ基板1(図19に示す。なおこれは無機質の基板の一例として用いた)上に配線パターンを形成する配線パターン形成工程であり、22は、配線パターン形成工程21の後に設けられた清浄化工程であり、23は、清浄化工程の後に設けられた下地めっき工程であり、24は、この下地めっき工程の後に設けられた無電解めっき工程であり、25は、無電解めっき工程の後に設けられた洗浄工程である。そして、印刷工程16(絶縁膜形成工程の一例として用いた)で洗浄工程の後にホウ硅酸鉛ガラスのペースト17をスクリーンで印刷し、印刷工程で印刷されたペースト17を焼成工程18で焼成する。
次に、本実施の形態1の各工程について詳細に説明する。図2は、配線パターン形成工程21の工程フローチャートである。図2において、30はレーザ加工でフィルム50(図3に示す)に溝を加工し、凹版を作成する凹版製造工程である。32は、凹版製造工程30の後で溝へ銀ペースト31を塗布、充填する充填工程であり、33は、充填工程32の後で銀ペーストを乾燥させる乾燥工程である。そして34は、乾燥工程33の後で銀ペーストを再充填する再充填工程であり、35は再充填工程34の後で銀ペーストを再乾燥する再乾燥工程である。
次に36は、接着層形成工程37で予め接着剤38が塗布された基板1上へ、再乾燥工程35で再乾燥された凹版を貼り合わせる貼り付け工程であり、39は、貼り合わされた状態で加熱・圧着する加熱・圧着工程であり、40は、アルミナ基板1から凹版を剥がす剥離工程であり、13は、アルミナ基板1を焼成する焼成工程である。
このような配線パターン形成工程21(図1)の各工程における各製造手段について、図面を用いて詳細に説明する。まず、凹版製造工程30の製造手段について説明する。図3は、本実施の形態1における凹版製造工程30における凹版製造手段の説明図である。図3において、50は、厚さ125ミクロンメートルのポリイミド製のフィルムである。このフィルム50の上方には、クロムマスク51が載置され、このクロムマスク51のさらに上方からエキシマレーザ52が照射される。なお、クロムマスク51には孔51aが設けられており、このクロムマスク51とフィルム50との間にはレンズ53が設けられている。これによって、クロムマスク51に形成された孔51aを通過したエキシマレーザ52が、レンズ53を通過し、フィルム50上に孔51aに対応した像が結ばれる。このようにして、フィルム50に溝を彫り、凹部54が形成される。そして、フィルム50の凹部54が形成された面側に、フッソ系の離型剤を塗布することで凹版55が完成する。
図4は、凹版製造工程30における凹版55の要部拡大断面図である。図4において凹部54は、開口部に向かって約2度程度の傾斜54aを有するように加工されるとともに、フッソ系の離型剤による離型層56が形成される。
次に充填工程32における充填手段について図面を用いて説明する。ここで、充填工程32は、銀ペースト31を凹版55の凹部54形成面側へスクリーン印刷する印刷工程32aと、この印刷工程32aの後で凹部54から溢れた不要な銀ペーストを除去する掻き取り工程32bとから構成される。
ではまず、印刷工程32aについて図5を用いて説明する。図5は本実施の形態1におけるスクリーン印刷手段の断面図である。この印刷工程32aでは、まず厚さ100μmのスクリーン(図示せず)がフィルム50上に載置され、スキージで掻くことによって、基板1上に銀ペースト31が印刷される。これによって凹部54内に銀ペースト31が充填されるとともに、凹版55の表面55a上には約100ミクロンの略均一の厚みで銀ペースト31の膜31aが形成されることとなる。なおここで、スクリーンは、ステンレス製であり、その開口部は凹部54が形成された領域よりも大きな範囲とすることによって、全ての凹部54に銀ペースト31を充填することができる。
その後、銀ペースト31が印刷された凹版55は、遠心分離機で回転されることによって、銀ペースト31が凹部54の隅々まで充填される。なお、この遠心分離機を用いると、充填と同時に脱泡も行うことができる。
そして、図6に示すように、スキージ57をA方向へ移動し、凹版55の表面55aを掻くことで、不要な銀ペースト31bが除去され、凹部54にのみに銀ペースト31が確りと充填されることとなる。従って容易に不要な銀ペースト31bを除去することができる。
次に乾燥工程33(図1も併せて参照)における乾燥手段について説明する。この乾燥手段では、凹部54へ充填された銀ペースト31を乾燥するものである。このときこの乾燥工程33では、導体ペースト中に含まれた溶剤が揮発する温度で乾燥する。ただし、このとき銀ペースト31中に含まれた樹脂が劣化しない温度で乾燥することが必要である。
ここで、本実施の形態1における銀ペースト31の溶剤は、イソプロピルアルコールなどのアルコール系溶剤が用いられている。また、導体ペーストは約60重量パーセントの銀粉と、約38重量パーセントの溶剤と、残りを占めるバインダとによって構成されている。従って、この乾燥工程33での加熱温度は150℃程度とすることが望ましい。
図7は、この乾燥工程33における乾燥手段の断面図である。銀ペースト31の約38重量パーセントは溶剤であるので、乾燥工程33によって溶剤の蒸発相当分の体積が減少し、図7のような窪み59が発生する。
そこで再充填工程34ではまず、印刷工程34aによって、体積の減少分を補うために、窪み57へ銀ペースト31を再度充填する。そして、掻き取り工程32b同様、再掻き取り工程34bによって不要な銀ペースト31を除去する。
そして再充填工程34で窪み59へ充填された銀ペースト31は、再乾燥工程35で乾燥させる。そして、この再充填工程34と再乾燥工程35は、数回繰り返され、図8に示すように、凹部54が銀ペースト31によって略完全に満たされた状態になるまで繰り返される。なお、本実施の形態1においては、再充填工程34と再乾燥工程35を5回繰り返すことによって、確実に銀ペースト57を凹部54へ充填している。
ここで本実施の形態1においては、銀ペースト31の印刷性を考慮し、銀粉の含有比率を約60重量パーセントとしているが、さらにこの銀粉の含有比率の大きいものを用いれば再充填工程34と再乾燥工程35の繰り返し回数を減少させることも可能である。
次に接着層形成工程37について説明する。まず、予めアルミナ基板1にポリビニルブチラール樹脂(以下PVBという。なおこれは接着剤の一例として用いたものである。)が塗布され、接着層61を形成する。なお、接着層61のアルミナ基板1への形成は、予めPVB樹脂がアセトンとトルエンとの混合溶液に溶かされた液中へアルミナ基板1を浸漬し、乾燥させることによって行っている。なお、アセトンとトルエンとの混合溶液を用いているので、揮発性が高く、乾燥温度は常温で行っている。
次に貼り付け工程36における貼り付け手段について説明する。図9は、貼り付けにおける貼り付け手段の説明図である。図9に示すように、再乾燥工程35で乾燥された凹版55は、アルミナ基板1の接着層61側へ貼り合わされる。そして、加熱・圧着工程39において、凹版55が貼り合わされたアルミナ基板1は、ゴム(図示せず)の間に挟まれ、そのゴムの上下から圧力を加えるとともに加熱される。この加熱によって溶融した接着層61は、銀ペースト31内に浸透し、銀ペースト31と接着層61とが混ざることとなる。
なお、この加熱温度は、PVBのガラス転移点以上であることが必要である。これは、接着層61面近傍において、凹版55とアルミナ基板1との剥離を防止するためである。さらに、接着層61の重合度が0となる温度以下でなければならない。これは、接着層61内の分子の結合が外れることによって発生するガス(水蒸気など)によるボイド等を防止する為である。つまり凹部54内でガスが発生してもその逃げ口がないので、ガスは当然銀ペースト31内に留まるからである。
ここで、大気雰囲気中において、接着層61を175℃の温度で20分程度加熱してやると、重合度は0となってしまう。そこで、本実施の形態1においては加熱・圧着工程39における加熱温度を140℃としている。これは、175℃以下の温度でも徐々にPVB内の分子結合の破壊は進行し、徐々にガスが発生するので、接着層61の加熱温度を140℃と低くしてある。これによって、ボイドの少ない導体パターンを実現でき。高精度な導体パターンを実現することができる。
そして、冷却することにより、接着層61や銀ペースト31が硬化し、銀ペースト31はアルミナ基板1へ確りと接着される。なおこの冷却は、接着層61のガラス転移点より低い温度となるまで冷却されることが重要である。これは、ガラス転移点以上の温度において接着層61は完全に硬くなっておらず、この状態で搬送したりすると、凹版55とアルミナ基板1との間で剥離を起こすことがあり、この剥離を防止するためである。
次に剥離工程40における凹版剥離手段について説明する。図10は、本実施の形態1における剥離工程40における凹版剥離手段の断面図を示している。ここでは図10に示したように、凹版55をアルミナ基板1から剥がし、凹部54内の銀ペースト31をアルミナ基板1上に残留させる。
なお、このとき凹部54には、傾斜54aを有するとともに、離型剤56を有しているので、銀ペースト31は、精度良くアルミナ基板1側へ転写される。次に、図11は、焼成工程における基板の断面図である。この焼成工程13では、アルミナ基板1上の銀ペースト31の銀粉を焼結させ、基板1上へ配線パターン65a、65bを定着させるものである。なお、この焼成工程13における焼成温度のピーク温度は略850℃であり、その焼成は大気雰囲気中で行う。これによって、銀ペースト31がアンカー効果によりアルミナ基板1に固定される。
そして以上のような配線パターン形成工程によって、図11に示すように、クロムマスク51(図3)の孔51aに対応する導体パターン65a、65bが、アルミナ基板1上へ転写される。つまり、本実施の形態1では、配線パターンの形成に凹版55を用い、この凹版55を基板1へ転写することで配線パターン65を得ているので、配線パターン65は凹版55に描画されたパターンを忠実に再現でき、精度の高い配線パターン65を実現できる。
なお、本実施の形態1では、銀ペースト31を用いているので、焼成工程13は大気雰囲気で焼成することができ、窒素ガスなどを準備する必要がない。従って、焼成工程13のランニングコストを少なくすることができ、低価格な配線基板の製造方法を実現できる。
次に、22は、清浄化工程であり、この清浄化工程22は、いわゆる酸洗いの工程であり、配線パターン65a、65bの表面に形成された酸化銀を取り除く。そして、この酸化膜が取り除かれた後に、下地めっきを行う。この下地めっき工程23では、銀とパラジウムとを置換することで、配線パターン65a、65b上に、選択的にパラジウムめっきを施している。つまり、焼成工程13は、大気雰囲気で行うため、銀ペースト31が酸化し、酸化膜が形成される。しかしこの酸化膜上には、パラジウムを置換することができないので、清浄化工程22によって、予め銀の酸化膜を除去する訳である。さらに、この清浄化工程22では、掻き取り工程32bで凹版55の表面上に残留し、基板1へ転写された銀粉なども除去することができる。従って、配線パターン65a、65bでのショートやマイグレーションを発生し難くできる。
なお、本実施の形態1においては、下地めっき工程23は、パラジウムの置換めっきとすることで銀ペースト上に選択的にパラジウムめっきが施される。従って、基板1の表面上にパラジウムが付着しにくくなり、配線パターン65a、65b間がパラジウムによって短絡することは発生し難くなるので、絶縁性の良好な基板を実現できる。
図12は、無電解ニッケルめっき工程における配線基板の断面図である。図12において、無電解のニッケルめっき工程24では、パラジウム層(図示せず)の上から無電解でニッケルめっきを施し、ニッケル層66a、66bを形成する。なお、本実施の形態1において、パラジウムめっき層の厚みが約1μmであり、ニッケルめっき層66a、66bの厚みは、約3μmとしている。そして、このニッケル層66a、66bは、約8w%の燐と略92w%を占めるニッケルとから構成された層である。
これにより、予めパラジウムめっきが施された上に、無電解めっきによってニッケルめっき層が形成されるので、均一な厚さのニッケルめっき層66を得ることができる。従って、配線パターン65a、65bを得ることができる。また、ピンホールなども少ないので、緻密なニッケル層66を形成でき、信頼性の良好な基板を実現することができる。
次に、図13は、絶縁膜形成工程における絶縁膜形成手段の説明図である。図13において、ニッケル層66a、66b上に、導体パターン65の電気的、物理的保護などを目的として絶縁膜4を形成する。そしてこの絶縁膜4は、印刷工程16によって、これらのニッケル層66a、66bを覆うように、ホウ硅酸鉛ガラスのペースト17を印刷し、焼成工程18で焼成することで形成する。なおこの焼成工程18は、大気雰囲気中であり、約850℃の温度で行われる。
さらに、本実施の形態1における配線基板では、絶縁膜4の上にも配線パターン65c、65dを設けている。そこで、この配線パターン65c、65dを形成するために、焼成工程18の後で絶縁膜4の表面を研磨する研磨工程19(図1)を有している。この研磨工程19においては、図14に示すように、配線パターン65aの銀導体の先端67が露出するまで研磨する。そして、配線パターン形成工程21から再度工程を繰り返すことによって、アルミナ基板1上に多層の配線パターンを形成している。
なお、研磨工程において、先端67に設けられたニッケル層66は完全に除去されるまで削ることが必要である。これは、本実施の形態1において、配線パターン65aと配線パターン65cとは、先端67を介して電気的に接続される。しかし、絶縁膜4形成のための焼成工程18や、配線パターン65c、65dを形成する焼成工程13(図2)は共に大気雰囲気で行われる。従って、ニッケル層66a、66bが酸化し、絶縁体となってしまうためである。
図15は、本実施の形態1における配線基板の断面図であり、図15に示すように、基板1の裏面1bや絶縁膜4aの上にも配線パターン65e、65fが形成されている。なお、この配線パターン65e、65fは、配線パターン形成工程を2回繰り返すことで形成することで、配線基板68を得ている。
以上のような製造方法による配線基板68において、導体パターン65上に設けられたニッケル層66は焼成工程で酸化され、燐を含んだ酸化ニッケルの絶縁物で覆われることとなるので、マイグレーションの発生を抑制することができる。
発明者らの実験によれば、燐の含有率が8w%である場合の配線パターン間の絶縁耐圧は、約1000V以上であり、燐の含有率が12w%である場合には、約500Vであることを確認した。なお、この実験では、配線パターン65aと配線パターン65bの間隔は0.03mmとした。また、絶縁膜4は形成せずに、それらの配線パターン65a、65b間に水滴を滴下し、両配線パターン間に1Vの直流電圧を印加した。以上のように本実施の形態1においては、燐の含有量を約8w%から12w%の範囲とすることによって、配線パターン65a、65b間で良好な絶縁耐圧を得ている。
では以下に、この燐の含有比率と、マイグレーションの発生について説明する。図16は、温度とニッケル層66の皮膜硬度との関係を示したグラフであり、横軸71は温度を示し、縦軸72が硬度を示している。図16において、硬度曲線73は、燐の含有率が1w%である場合の皮膜硬度を示し、硬度曲線74は燐の含有率が8w%である場合の皮膜硬度を示し、硬度曲線75は燐の含有率が12w%である場合の皮膜強度を示している。ここで、各硬度曲線73、74、75は、略300℃から400℃の間の硬度は最大となり、それ以上の温度になると、皮膜強度は小さくなる。特にその皮膜硬度の減少傾向は、燐の含有率が低いものの方が大きい。
これは、燐の含有比率の小さな酸化ニッケルは、その結晶粒が大きく、熱などによる結晶の膨張、収縮が大きくなり、この膨張、収縮などによって、結晶間に亀裂ができやすいためであると推測される。つまり、ニッケル層66は、焼成工程での熱や酸化によって、皮膜硬度が劣化する。そして、この皮膜硬度の劣化によって、皮膜が熱による膨張、収縮に耐え切れず、ニッケル層66に亀裂などが発生する。その結果、膜厚の薄い場所が発生したり、部分的に銀導体が露出したりすることとなるので、電圧印加によって銀がイオン化し、マイグレーションが発生すると考えられる。
従って、燐の含有比率の大きい方が、マイグレーションの発生を少なくできることとなる。発明者らの実験によれば、ニッケル層66の燐含有比率は、5wt%以上でマイグレーションの発生が少なくなることを確認している。
しかしながら、発明者らの実験によれば、燐を9w%以上添加した場合にもマイグレーションが発生しやすくなることも確認している。そこで、これを確認のために、燐の含有率が8w%のニッケル層と、12w%のニッケル層とに対して、PCTB試験を行い、実際にマイグレーション発生の有無の確認を行った。なお、条件としては、試験雰囲気温度が121℃、雰囲気湿度99%、気圧2気圧、直流電圧印加3.3Vとし、試験時間100時間後におけるショート発生率を確認した。
その結果、燐を8w%含んだニッケル層によるものは、100時間経過後の試験においてもショートの発生は見られなかった。しかし、燐を12w%含んだニッケル層によるものは、約18%の率でショートが見られた。これは、本実施の形態においては、絶縁膜4にはホウ硅酸鉛ガラスを用いているためであると考えられる。つまり、ニッケル層66中に含まれた燐が、ホウ硅酸鉛ガラスへ拡散し、この拡散によって、絶縁膜4の絶縁抵抗値が小さくなるためであると考えられる。本実施の形態1のように、絶縁膜4にホウ硅酸鉛ガラスなどの燐が拡散しやすい材質を用いた場合には、ニッケル層66における燐の含有率は5w%以上9w%以下とすることで、最もマイグレーションを発生し難くすることができる。
以上のように、ニッケル層66における燐の含有率は約5w%から12w%の範囲内とすることによって、熱による皮膜硬度の劣化が小さくできるとともに、導体パターン65a、65b間で良好な絶縁性を維持することができる。従って、導体パターン65a、65b間でのマイグレーションを発生し難くできる。なおここで、燐の含有率は、導体パターン65上に形成する絶縁膜4への拡散などで絶縁性が劣化しない程度とすることが重要である。
本実施の形態1において、ニッケル層66における燐の含有率は約5w%から12w%の範囲内とすることによって、たとえニッケルが焼成工程で酸化してもマイグレーションの発生し難くなるので、焼成工程を大気雰囲気中で行うことができる。従って、窒素などの高価な不活性気体を準備する必要も無く、ランニングコストを安くすることができる。
また、燐を5w%から12w%含んだニッケル層66が、マイグレーションの発生を抑制するので、導体パターン65へ電圧を印加することも可能である。例えばこれは高周波機器の増幅器とフィルタとの間に挿入される平衡・不平衡変換バランなどへ用いると非常に有用である。
特に燐含有率を5w%以上9w%以下とすれば、ホウ硅酸鉛ガラスを用いてもマイグレーションを起こり難くでき、さらに大きな電圧の印加も可能となる。
さらに、本実施の形態1におけるニッケル層66は、無電解めっきによって形成するので、ピンホールなども少なくできる。従ってニッケル層66の膜厚を薄くしても、確りとマイグレーションを防止することができる。さらに、配線パターン65の寸法精度も良好であるとともに、配線パターン上にニッケル層を容易に形成することができる。
さらにまた、ニッケル層66が、マイグレーションの発生を抑制するので、隣接する導体パターン65a、65b間の距離69(図13に示す)を小さくすることができる。本実施の形態1における距離69は、0.15mmであるが、配線パターン65aと配線パターン65b間でのマイグレーションの発生を防止できる。従って、配線基板68内に多くの配線パターン65を高密度に配線することができる。
(実施の形態2)
以下、本発明の実施の形態2について、図面を用いて説明する。図17は、本発明の実施の形態2における携帯電話(高周波機器の一例として用いた)のブロック図であり、図18は受信系におけるバランの回路図であり、図19は同、送信系におけるバランの回路図である。
まずは、図17を用いて受信系について説明する。200は約800MHzの高周波信号を送受信するアンテナであり、このアンテナ200は、約40mm長さである。201は、アンテナ200がその入出力端子201aへ接続されたデプレクサであり、このデプレクサ201の出力には、LNA202が接続される。そして203は、LNA202からの出力が供給されるフィルタである。
次に、204はその一方の入力にフィルタ203の出力が接続されると共に、他方の入力には局部発振器205からの発振信号が供給され、高周波信号を低い周波数の中間周波数へと変換する混合器である。206は、混合器204の出力に接続された増幅器であり、この増幅器206は差動型の増幅器である。
207は、混合器の出力が接続されたバランであり、増幅器206の出力が平衡であるので、このバラン207によって平衡から不平衡へと変換している。さらに、差動型の増幅器206のコレクタ出力をバラン207に接続するので、本実施の形態2においては、バラン207を介して増幅器206のコレクタ出力に電圧を印加している。
208は、バラン207の出力が接続された中間周波フィルタであり、この中間周波フィルタ208は、中間周波信号のみを通過させるものであり、不平衡型のフィルタである。本実施の形態2においては、この中間周波フィルタとしてSAWフィルタを用いている。209は信号処理回路であり、この信号処理回路209で処理された信号は、スピーカ210や、液晶表示器211(出力器の一例として用いた)へ出力される。
次に送信系に関して説明する。221はマイクであり、222はキーボード(入力器の一例として用いた)である。これらのマイク221やキーボード222からの出力は、信号処理回路223へ入力される。224は、その一方の入力に処理回路の信号が供給されるとともに、他方の入力に局部発振器205の出力が接続された混合器であり、この混合器224によって約800MHzの高周波信号へ変換される。
225は、混合器224の出力が接続された増幅器であり、この増幅器と混合器224とは共に平衡型の回路で構成される。そして、この増幅器225の出力は、バラン207を介してパワーアンプ226へ接続され、このパワーアンプ226の出力がデプレクサ201を介してアンテナ200に供給され、空中へ放射される。
なお、本実施の形態2において混合器204、224、局部発振器205と増幅器206、225とは全て集積回路227に集積化されて構成している。そして、これらの混合器204、224、局部発振器205と増幅器206、225は、妨害に強い平衡回路で構成されている。従って、回路同士を近接して配置しても妨害を受け難くなるので、これらの回路を集積回路内で構成しやすくなることとなる。これにより小型な携帯電話を実現することができる。
ではここで、バラン207に関し、図18、図19を用いて詳細に説明する。
図18は本実施の形態2における携帯電話の受信系に用いられたバランの接続図である。図18において、231は配線導体(第1の配線導体の一例として用いた)であり、この配線導体231の一方端に設けられた端子232と、他方端に設けられた端子233(第1、第2の端子の一例として用いた)とを有している。
234は配線導体231と分布結合した配線導体(第2の配線導体の一例として用いた)であり、これら配線導体231、234は、アルミナ基板上に約0.15mmの間隔で平行に敷かれた2本の導体によって形成される。
235は、配線導体234の一方の端に設けられた端子(第3の端子の一例として用いた)であり、この端子235が中間周波フィルタ208へ接続されている。一方配線導体の他方端には、グランドへ接続するための端子236(第4の端子の一例として用いた)を有している。237は、配線導体の中点238が接続されたグランド端子であり、このグランド端子237は、キャパシタ239aを介してグランドへ接続されるとともに、電源供給端子240aへ接続される。
そして、電源供給端子240aへ増幅器206を駆動するために直流電圧を供給する。これによりこの直流電圧は、バラン207の配線導体234を介して増幅器206に供給されることとなる。
以上のような構成によって、増幅器206への電源供給はバラン207を介して供給することができるので、増幅器206に対し直流電源供給用の大型のチョークコイルなどを使用しなくても良い。従って小型な高周波機器を実現することができる。
そして本実施の形態2におけるバラン207の配線導体231、234は、実施の形態1で示したように、ニッケル層に、約8w%の燐を含んでいる。従って、この配線導体234に対して増幅器206へ供給する電圧を印加しても配線導体231、234との間でのマイグレーションは起こり難くなる。これにより信頼性が高く、長期間高周波特性の変化し難いバランを実現することができるとともに、信頼性の高い携帯電話も実現できる。
次に図19は本実施の形態2における携帯電話の送信系に用いられたバランの接続図である。図19において、図18と同じものは同じ番号とし、その説明は簡略化している。ここでは、端子232と端子233には増幅器225の出力が接続されている。そして、端子235がパワーアンプ226に接続されるものである。そして、電源供給端子240bへ増幅器225を駆動するために直流電圧を供給する。これによりこの直流電圧は、バラン207の配線導体234を介して増幅器225へ供給されることとなる。
以上のような構成によって、受信系と同様に、増幅器225への電源供給はバラン207を介して供給することができるので、増幅器225に対し直流電源供給用の大型のチョークコイルなどを使用しなくても良い。従って小型な高周波機器を実現することができる。
そして本実施の形態2におけるバラン207の配線導体231、234は、実施の形態1で示したように、ニッケル層に、約8w%の燐を含んでいる。従って、この配線導体234に対して増幅器225へ供給する電圧を印加しても配線導体231、234との間でのマイグレーションは起こり難くなる。これにより信頼性が高く、長期間高周波特性の変化し難いバランを実現することができるとともに、信頼性の高い携帯電話も実現できる。
これは特に送信系に用いる部品としては非常に重要なことである。つまり、送信系には大きなパワーが必要であるので、増幅器225とパワーアンプ226との増幅度は大きい。従って、増幅器225へ供給する電流が大きいためである。
なお、本実施の形態2では、バラン207を一例に説明したがこれは、直流電圧を印加するような他の電子部品に対しても有用である。
また、配線導体231、234には約8w%の燐を含んでいるので、配線導体231、234との間でのマイグレーションは起こり難くなる。従って、これらの配線導体231と配線導体234との間の距離を0.15mmと小さくすることができるので、配線導体231と配線導体234との間での結合度を大きくすることができ、ロスの小さなバランを実現できる。そして、さらに基板には誘電率が高いアルミナ基板を用いるとともに、配線導体231と配線導体234との間を小さくできるので、バランを小型化することが可能である。従って、高周波機器の小型化の実現が可能となる。なおこれは、携帯電話などのような携帯機器において特に有用である。
本発明にかかる配線基板の製造方法は、微細パターンへのニッケル層の形成を可能とし、配線パターン間でのマイグレーションの発生を防止することができるという効果を有し、特に小型化が必要とする携帯型の各種電子機器や通信機器などに用いる電子部品や配線基板などに対して利用すると有用である。
本発明の実施の形態1における配線基板の製造フローチャート 同、配線パターン形成工程の製造フローチャート 同、凹版製造工程における凹版製造手段の断面図 同、要部拡大断面図 同、印刷工程における充填手段の断面図 同、掻き取り工程における掻き取り手段の断面図 同、乾燥工程における凹版の説明図 同、再乾燥工程における凹版の断面図 同、貼り合せ工程における貼り合せ手段の断面図 同、剥離工程における剥離手段の断面図 同、焼成工程における配線基板の断面図 同、無電解ニッケルめっき工程における配線基板の断面図 同、絶縁膜形成工程における配線基板の断面図 同、研磨工程における配線基板の断面図 同、配線基板の断面図 同、ニッケル層の皮膜強度特性図 本実施の形態2における携帯電話のブロック図 同、受信系におけるバラン周辺の回路図 同、送信系におけるバラン周辺の回路図 従来の配線基板の断面図 同、製造フローチャート
符号の説明
1 基板
4 絶縁膜
65a 導体パターン
65b 導体パターン
66 酸化ニッケル層

Claims (7)

  1. 無機質の基材を複数回焼成して配線パターンを形成する配線基板において、前記配線基板は、前記基材と、この基材上に銀導体で形成された配線パターンと、この配線パターンの表層に形成された酸化ニッケル層と、この酸化ニッケル層の上に形成された絶縁保護膜とを有し、前記絶縁保護膜はホウ硅酸鉛ガラス系ペーストの焼成体で形成された配線基板において、前記酸化ニッケル層は、5wt%以上9wt%以下のリンを含有する層とした配線基板。
  2. 配線パターンと酸化ニッケル層との間にはパラジウム層を有した請求項1に記載の配線基板。
  3. 無機質の基板と、この基板上に焼成して形成された第1の配線導体と、この第1の配線導体に対し分布結合されるとともに、前記基板上に焼成して形成された第2の配線導体と、前記第1の配線導体の一方に接続された第1の端子と、前記第1の配線導体の他方に接続された第2の端子と、前記第2の配線導体の一方に接続された第3の端子と、前記第2の配線導体の他方に接続された第4の端子と、グランドへ接続されるとともに前記第1の配線導体の略中点が接続されたグランド端子とを備え、前記中点と前記グランドとの間にはキャパシタを有するとともに、前記中点には前記第1の端子と前記第2の端子へ供給するための電圧が供給され、少なくとも前記第1の配線導体の表層には、酸化ニッケル層が形成され、前記第1の配線導体と前記第2の配線導体との上にはホウ硅酸鉛ガラス系ペーストの焼成体で形成されたガラス系の絶縁膜が形成されるとともに、酸化ニッケル層は、5wt%以上9wt%以下のリンを含有する層としたバラン。
  4. 無機質の基材上に銀導体による配線パターンを形成する配線基板の製造方法において、前記配線基板の製造方法は、前記基板上に前記配線パターンを形成する導体パターン形成工程と、この導体パターン形成工程の後で、前記配線パターン上へ選択的にニッケル層を形成する無電解ニッケルめっき工程と、この無電解ニッケルめっき工程の後で少なくとも前記配線パターンが形成された面側に絶縁保護膜を形成する絶縁膜形成工程と、前記無電解ニッケルめっき工程の下流に設けられるとともに、酸化性雰囲気中で前記配線パターンを焼成する焼成工程とを備え、絶縁膜形成工程には、前記配線パターンが形成された面側にホウ硅酸鉛ガラス系の絶縁ペーストを印刷する印刷工程と、この印刷工程の後で前記絶縁ペーストを焼成し、絶縁膜を形成する焼成工程とを有し、前記焼成工程ではニッケル層を酸化させるとともに、無電解ニッケルめっき工程では、5wt%以上9wt%以下のリンを含有するニッケル層を形成する配線基板の製造方法。
  5. 銀導体パターン形成工程と無電解ニッケルめっき工程との間には、下地めっき工程を有し、前記下地めっき工程では、配線パターン上に選択的にパラジウムを置換する請求項に記載の配線基板の製造方法。
  6. 導体形成工程は、可とう性フィルムへ凹部を形成して凹版を製造する凹版製造工程と、この凹版製造工程の後で前記凹版へ銀ペーストを充填する充填工程と、この充填工程の後で前記充填された銀ペーストを乾燥する乾燥工程と、この乾燥工程の後で予め接着剤が塗布された無機質な基板上へ前記凹版を貼り付ける貼り付け工程と、この貼り付け工程の後で前記凹版と前記基板とを加熱・圧着する加熱・圧着工程と、この加熱・圧着工程の後で前記凹版を前記基板から剥離し、前記基板上へ前記銀ペーストを敷設する剥離工程と、この剥離工程の後で敷設された前記銀ペーストを焼成し配線パターンを形成させる焼成工程とを有した請求項に記載の配線基板の製造方法。
  7. 充填工程は、フィルム上へ銀粉を含む銀ペーストを供給し、凹部へ前記銀ペーストを充填する印刷工程と、この印刷工程の後で前記フィルム表面がスキージによって掻かれ、前記凹部に充填された銀ペースト以外の不要ペーストを除去する掻き取り工程とを有するとともに、焼成工程と無電解ニッケルめっき工程との間には、配線パターン上に形成された酸化膜を除去するとともに、前記掻き取り工程で配線パターン間に残留した銀粉を除去する清浄化工程が挿入された請求項に記載の配線基板の製造方法。
JP2004122580A 2004-04-19 2004-04-19 配線基板とそれを用いたバランと配線基板の製造方法 Expired - Fee Related JP3960320B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004122580A JP3960320B2 (ja) 2004-04-19 2004-04-19 配線基板とそれを用いたバランと配線基板の製造方法
US11/103,592 US20050231926A1 (en) 2004-04-19 2005-04-12 Wiring board, balun and apparatus using wiring board, and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004122580A JP3960320B2 (ja) 2004-04-19 2004-04-19 配線基板とそれを用いたバランと配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005310875A JP2005310875A (ja) 2005-11-04
JP3960320B2 true JP3960320B2 (ja) 2007-08-15

Family

ID=35096040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004122580A Expired - Fee Related JP3960320B2 (ja) 2004-04-19 2004-04-19 配線基板とそれを用いたバランと配線基板の製造方法

Country Status (2)

Country Link
US (1) US20050231926A1 (ja)
JP (1) JP3960320B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672769A3 (de) * 2004-12-18 2009-07-08 LuK Lamellen und Kupplungsbau Beteiligungs KG Betätigungsvorrichtung für Kraftfahrzeugkomponenten
JP4661762B2 (ja) * 2006-10-17 2011-03-30 Tdk株式会社 フィルタ
JP4947416B2 (ja) * 2007-03-29 2012-06-06 Tdk株式会社 電子素子およびその製造方法
KR100974655B1 (ko) * 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102334282A (zh) * 2009-02-25 2012-01-25 精工电子有限公司 压电振动器的制造方法、振荡器、电子设备及电波钟
CN104981099A (zh) * 2015-06-18 2015-10-14 镇江华印电路板有限公司 高精度贯孔板
CN105655005A (zh) * 2016-03-22 2016-06-08 广西吉宽太阳能设备有限公司 一种晶体硅太阳能电池用电极银浆
CN105655006A (zh) * 2016-03-22 2016-06-08 广西吉宽太阳能设备有限公司 一种硅太阳能电池用电极混合浆料
GB201613051D0 (en) * 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
AU2019200578B2 (en) * 2016-07-28 2021-05-06 Landa Labs (2012) Ltd Application of electrical conductors to an electrically insulating substrate
AU2019200576B2 (en) * 2016-07-28 2020-09-03 Lumet Technologies Ltd Application of electrical conductors of a solar cell
KR20220116804A (ko) * 2021-02-15 2022-08-23 신웅철 인쇄회로기판 제조방법
CN113543472A (zh) * 2021-06-16 2021-10-22 昆山沪利微电有限公司 一种复合电路板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JP2885113B2 (ja) * 1995-01-30 1999-04-19 日本電気株式会社 印刷配線板およびその製造方法
JPH10261212A (ja) * 1996-09-27 1998-09-29 Nippon Mektron Ltd 回路配線付き磁気ヘッド用サスペンションの製造法
JP3195590B2 (ja) * 1999-04-27 2001-08-06 日東電工株式会社 フレキシブル配線板

Also Published As

Publication number Publication date
JP2005310875A (ja) 2005-11-04
US20050231926A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP3960320B2 (ja) 配線基板とそれを用いたバランと配線基板の製造方法
US20090325105A1 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US20170265300A1 (en) Double-sided printed circuit board and method for manufacturing same
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
US20090214881A1 (en) Low temperature co-fired ceramic substrate having diffusion barrier layer and method of manufacturing the same
JPH1174648A (ja) 配線基板
JP2007123678A (ja) 積層セラミック電子部品およびその製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JP2000182872A (ja) チップインダクタの製造方法およびチップインダクタ
JP2005328025A (ja) 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JPH1027952A (ja) プリント配線板及びその製造方法
JPH10340978A (ja) 配線基板への電子部品の実装構造
JP2019186495A (ja) 受動素子
TW201338658A (zh) 轉移薄膜元件之方法及具備其之電路板
JPH10321977A (ja) 多層プリント配線板
JP4544838B2 (ja) ビア導体用銅ペーストとそれを用いたセラミック配線基板
JPH11214591A (ja) 半導体装置
JPH1027968A (ja) 多層配線基板
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JPS6346592B2 (ja)
JPH10322030A (ja) 多層配線基板
JPH02142198A (ja) セラミック多層配線板の製造方法
JPH10150266A (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

LAPS Cancellation because of no payment of annual fees