JP3955704B2 - 電気接続箱 - Google Patents
電気接続箱 Download PDFInfo
- Publication number
- JP3955704B2 JP3955704B2 JP2000003866A JP2000003866A JP3955704B2 JP 3955704 B2 JP3955704 B2 JP 3955704B2 JP 2000003866 A JP2000003866 A JP 2000003866A JP 2000003866 A JP2000003866 A JP 2000003866A JP 3955704 B2 JP3955704 B2 JP 3955704B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- junction box
- electrical junction
- component
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は電気接続箱に関し、さらに詳しくは、セラミック製の絶縁多層配線を備えた電気接続箱に関する。
【0002】
【従来の技術】
従来、電気接続箱としては、図6に示す構成のものがある。この電気接続箱においては、同図に示すように、ハウジング1に各種電子部品が実装されたプリント配線基板2が収容され、ブスバー3を収容したアンダーカバー4がハウジング1に装着されている。また、ブスバー3に接続されるコネクタブロック5がアンダーカバー4に装着され、コネクタブロック5と接続される電線布線シート6に電線7が適宜配索され、アンダーカバー4の上方を覆うようにメインカバー8が装着されている。プリント配線基板2は、ガラス布エポキシ銅張積層板でなる基板に、例えばマイコンチップ、ICパッケージ、LSIパッケージ、抵抗、コンデンサ、トランジスタ、リレーなどの電子部品9が搭載、実装されている。さらに、プリント配線基板2には、多重通信、負荷制御、ワーニングなどの機能を有する電子回路が構成されている。
【0003】
【発明が解決しようとする課題】
しかしながら、このような従来の電気接続箱では、プリント配線基板2に全ての電子部品9が搭載されているため、プリント配線基板2が大型化する傾向にあり、これに伴い電気接続箱が大型化するという問題点があった。また、プリント配線基板2に、発熱性の高いパワー部品と発熱性の比較的低い弱電部品とを混在させて搭載するので、パワー部品の熱的な悪影響を抑制するために実装密度の高いプリント配線基板2の表面に放熱構造を設けるスペースを要するという問題点があった。
【0004】
また、従来の電気接続箱においては、プリント配線基板2、電線布線シート6、ブスバー3が分離されておりヒューズも設置する必要があるため、接続が複雑であった。
【0005】
さらに、従来の電気接続箱では、過熱遮断回路内蔵FETをプリント配線基板2に対して分離した状態で搭載しなければならず、プリント配線基板2の小型化が図れないものであった。
【0006】
ところで、プリント配線基板2に代えて低温焼成セラミック多層配線基板を用いることも提案されているが、セラミックからなる低温焼成の多層配線基板は熱伝導率が低く、この多層配線基板の一方の実装面にパワー部品を搭載した場合には、パワー部品で発生した熱を逃がすために、多層配線基板の厚さ方向に亙ってサーモビアと称される複数の金属帯を埋め込む必要があり、製造工程の増加を招くという問題がある。
【0007】
そこで、本発明は、基板面積を大幅に縮小でき、小型化を図ることのできる電気接続箱を提供することを目的としている。
【0008】
【課題を解決するための手段】
請求項1記載の発明は、セラミック基板上の所定領域に発熱性部品が実装されると共に、前記セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装され、前記セラミック基板側と略コの字形状でケーシング部内側に突出するブスバーとがワイヤボンディングされ、且つ、前記セラミック基板の実装面側がシリコンゲルで封止され、該シリコンゲルにより弱電部品、発熱性部品及びボンディングワイヤ、配線パターンが覆われていることを特徴とする。
このような構成の請求項1記載の発明では、セラミック基板上の所定領域に発熱性部品が実装され、セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制できる。なお、従来のように弱電部品と発熱性部品を混在させる構成では、弱電部品と発熱性部品との距離を離す必要があったが、請求項1記載の発明のように発熱性部品と弱電部品とが異なる領域に実装することにより、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、5倍以上の高集積化を図ることが可能となる。また、請求項1記載の発明では、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することが可能になる。
【0010】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護する作用がある。また、シリコンゲルは、注入及び硬化させることが容易であるため、製造工程を簡略にすることができる。
【0011】
さらに、請求項2記載の発明は、請求項1に記載の電気接続箱であって、前記セラミック基板の裏面側に、ヒートシンク構造が設けられていることを特徴とする。
【0012】
したがって、請求項2記載の発明では、請求項1の発明の作用に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する作用がある。特に、請求項2記載の発明では、低温焼成多層配線基板より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす作用がある。
【0013】
また、請求項3記載の発明は、請求項1又は請求項2のいずれかに記載の電気接続箱であって、前記セラミック基板の周囲はリング状のケーシングで囲まれ、前記ケーシングの内壁面から内側へ向けて前記ブスバーの端部が突出すると共に、前記セラミック基板と前記ケーシングとで形成された凹部に前記シリコンゲルが充填されていることを特徴とする。
【0014】
したがって、請求項3記載の発明は、請求項1又は請求項2に記載の発明の作用に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。また、セラミック基板とケーシングとを共にシリコンゲルに浸漬させるディップ法により封止を行う場合も、凹部が形成されているため、容易にシリコンゲルの充填が行える。また、電子部品を実装したセラミック基板をリング状のケーシングに組み付けてワイヤボンディングすることで配線接続が完了するため、製造工程数を削減することができる。
【0015】
さらに、請求項4記載の発明は、請求項1乃至請求項3のいずれか一項に記載の電気接続箱であって、前記弱電部品は、前記多層配線にベアチップ実装されていることを特徴とする。
【0016】
したがって、請求項4記載の発明では、請求項1〜請求項3のいずれか一項に記載の発明の作用に加えて、多層配線の実装面に電子部品がベアチップの状態で実装されているが、シリコンゲルがベアチップを保護する作用がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を図ることができる。
【0019】
【発明の実施の形態】
以下、本発明に係る電気接続箱の詳細を図面に示す実施形態に基づいて説明する。図1は本実施形態の電気接続箱の平面説明図、図2は図1のA−A断面説明図、図3は要部断面図、図4及び図5はコネクタ部の正面図である。
【0020】
本実施形態の電気接続箱10は、図示するように、例えばアルミナ系セラミック、窒化アルミナ(AIN)、シリコンカーボネイト(SiC)などのセラミック材料から形成された矩形状のセラミック基板15と、このセラミック基板15上に積層、形成された絶縁多層配線13と、セラミック基板15を取り囲むケーシング部12とから大略構成されている。
【0021】
セラミック基板15の表面の所定領域には、ガラス絶縁層を積層して適宜の多層配線が形成された絶縁多層配線13が形成されている。この絶縁多層配線13の表面側には、例えばドライバIC、温度センサICなどの比較的発熱量の小さい電子部品(以下、弱電部品という)14が搭載されている。一方、セラミック基板15の絶縁多層配線13が形成された所定領域以外の領域には、過熱遮断回路内蔵FETなどの比較的発熱量の大きい発熱性部品(以下、パワー部品という)30が搭載されている。なお、図中符号14aはドライバIC、14bは温度センサIC、30は過熱遮断回路内蔵FETを示している。
【0022】
ここで、絶縁多層配線13の構成を説明する。絶縁多層配線13は、ガラス粉末にアルミ粉末を混ぜ、これに樹脂及び溶剤を加えたペーストを焼成した絶縁層16が積層され、これらセラミック基板15、絶縁層16、17、18の層界面や表面には、所定の配線回路パターン19、20、21、22がパターニングされており、これら絶縁層のそれぞれには、ビアホールに導電性材料が充填されてなる埋込みプラグ配線24、25、26が層上下に位置する各配線回路パターン間を接続するように形成されている。
【0023】
なお、絶縁層16、17、18の具体的な他の構成例としては、ガラス系材料からなるものや、結晶化ガラスがある。
【0024】
また、セラミック基板15の表面周縁部の絶縁層16上には、後述するブスバー28の端部にワイヤボンディングされるボンディングパッド20aが形成されている。図3に示すように、接続パッド部22aには、弱電部品14(14a、14bを含む)をベアチップの状態でフェイスダウンでフリップチップ実装されている。なお、本実施形態では、絶縁多層配線13の表面側の弱電部品14の実装をベアチップの状態で実装(ベアチップ実装)したが、ベアチップに近い形態のCSP(Chip Size Package)の状態で実装してもよい。
【0025】
一方、セラミック基板15の上記絶縁多層配線13以外の領域には、発熱量の比較的大きいパワー部品30を搭載するための複数の接続パッド部19aが形成されている。これらの接続パッド部19aには、図3に示すようにパワー部品30が実装されている。パワー部品30の実装形態は、パワー部品30から導出された例えばアルミワイヤ15aが接続パッド部19aにワイヤボンディングされている。なお、セラミック基板15の裏面側には図示しないグランド用パッド部が形成されており、これに図3に示すように放熱フィン29が取り付けられている。このようにセラミック基板15に搭載されたパワー部品30で発生する熱は、放熱フィン29により効率的に放熱されるようになっている。
【0026】
また、セラミック基板15には、接続パッド部19aと接続して裏面側へ延在されたビア42が形成されており、裏面で絶縁多層配線13と接続させることも可能である。
【0027】
以上、セラミック11の構成について説明したが、次に、ケーシング部12の構成について説明する。ケーシング部12は、絶縁多層配線13の周囲を密に取り囲むような矩形のリング状となるように電気絶縁性樹脂で形成されている。ケーシング部12の内壁面上部には、ケーシング部12の下方から挿入されたセラミック基板15を受け止める段部12Aが形成されている。また、この段部12Aには、ブスバー28の端部が内側へ向けて突出するように配置されている。
【0028】
なお、このブスバー28は、図1〜図3に示すように略コ字形状の金属板であり、内側周端縁のケーシング部12の内側に突出するように、大部分がケーシング部12内に埋設されている。このブスバー28の内側端部と絶縁層16の表面周縁部に形成された接続パッド部20aとは、ボンディングワイヤ37で接続されている。また、ケーシング部12の周囲には、ブスバー28に接続された各種のコネクタ部31、32、33が形成されている。
【0029】
図4はコネクタ部31の正面図であり、図5はコネクタ部32の正面図である。図4及び図5に示すように、コネクタ部31、32内には、それぞれ接続端子34〜34、35〜35が形成されており、この電気接続箱10により制御される他の電気機器などに接続された図示しないワイヤハーネスに接続された他のコネクタ部と接続し得るようになっている。
【0030】
また、コネクタ部33もコネクタ部31、32と略同様の構成である。また、ケーシング部12の一対の対向する周面には、電気接続箱10の装着に供される取付部36、36が外側へ突出するように設けられている。
【0031】
次に、図2及び図3を用いて電気接続箱10の封止構造について説明する。ケーシング部12にセラミック基板15が収容された状態では、ケーシング部12の上部とセラミック基板(絶縁多層配線13も含む)11とで凹部38が形成されており、この凹部38内に封止材としてのシリコンゲル38が充填されている。このシリコンゲル39は、例えばポッティングによりこの凹部36に注入された後、硬化されている。シリコンゲル39は、弱電部品14やボンディングワイヤ37を封止して外気や湿気から保護する作用を奏する。
【0032】
また、本実施形態では、シリコンゲル39を用いたことにより、その硬化処理が容易であるため製造作業を簡単にすることができる。また、ケーシング部12の上部開口は、蓋板40で閉塞されておりシリコンゲル39の封止作用と封止40の封止作用との二重の封止作用で弱電部品14などを保護することができる。
【0033】
このような構成の本実施形態の電気接続箱10では、弱電部品14を実装する領域とパワー部品30を実装する領域とをセラミック基板15上で分けているため、弱電部品14の高集積化を達成することができる。また、セラミック基板15の裏面側にヒートシンク構造が設けられているため、パワー部品30で発生した熱を絶縁多層配線13を介在させることなく直ちに放熱フィン29で放熱させることができる。このため、電気接続箱10における熱的悪影響を大幅に抑制することができる。また、絶縁多層配線13に実装する弱電部品14をベアチップ実装したことにより、実装工程が容易となると共に、実装密度を大幅に向上させることができる。因に、実装密度は従来のプリント配線基板を用いた電気接続箱に対して5倍以上の実装密度を確保することができる。すなわち、従来のプリント配線基板の五分の一の面積で実装が可能となる。
【0034】
以上、実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の変更が可能である。
【0035】
【発明の効果】
以上の説明から明らかなように、請求項1記載の発明によれば、セラミック基板の所定領域に発熱性部品が実装され、発熱性の低い弱電部品は領域を異にする多層配線上に形成されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制する効果がある。また、発熱性部品と弱電部品とが異なる領域に実装されているため、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、5倍以上の高集積化を達成する効果がある。さらに、請求項1記載の発明によれば、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することできる。
【0036】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護するため、耐久性の高い電気接続箱を実現することができる。また、シリコンゲルで封止を行うため、注入及び硬化させることが容易であり製造工程を簡略にすることができる。
【0037】
請求項2記載の発明によれば、請求項1に記載の発明の効果に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する効果がある。特に、請求項2記載の発明によれば、多層配線より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす効果がある。
【0038】
請求項3記載の発明によれば、請求項1又は請求項2に記載の発明の効果に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。
【0039】
請求項4記載の発明によれば、請求項1〜請求項3に記載の発明の効果に加えて、シリコンゲルがベアチップを保護して弱電部品の耐久性を高める効果がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を達成する効果がある。
【0040】
また、請求項4記載の発明の効果に加えて、ベアチップをフェイスダウンの状態でフリップチップを介して例えばリフローなどを施すことで容易に接続を行うことができる。このため、部品実装を簡略化することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る電気接続箱の平面説明図である。
【図2】図1のA−A断面説明図である。
【図3】本実施形態の要部断面図である。
【図4】本実施形態の電気接続箱のコネクタ部の正面図である。
【図5】本実施形態の電気接続箱のコネクタ部の正面図である。
【図6】従来の電気接続箱を示す分解斜視図である。
【符号の説明】
10 電気接続箱
12 ケーシング部
13 絶縁多層配線
14 弱電部品
15 セラミック基板
16、17、18 絶縁層
28 ブスバー
37 ボンディングワイヤ
38 凹部
39 シリコンゲル
Claims (4)
- セラミック基板上の所定領域に発熱性部品が実装されると共に、前記セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装され、前記セラミック基板側と略コ字形状でケーシング部内側に突出するブスバーとがワイヤボンディングされ、且つ、前記セラミック基板の実装面側がシリコンゲルで封止され、該シリコンゲルにより弱電部品、発熱性部品及びボンディングワイヤ、配線パターンが覆われていることを特徴とする電気接続箱。
- 請求項1に記載の電気接続箱であって、
前記セラミック基板の裏面側に、ヒートシンク構造が設けられていることを特徴とする電気接続箱。 - 請求項1又は請求項2に記載の電気接続箱であって、
前記セラミック基板の周囲はリング状のケーシングで囲まれ、前記ケーシングの内壁面から内側へ向けて前記ブスバーの端部が突出すると共に、前記セラミック基板と前記ケーシングとで形成された凹部に前記シリコンゲルが充填されていることを特徴とする電気接続箱。 - 請求項1乃至請求項3のいずれか一項に記載の電気接続箱であって、
前記弱電部品は、前記多層配線にベアチップ実装されていることを特徴とする電気接続箱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000003866A JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000003866A JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196410A JP2001196410A (ja) | 2001-07-19 |
JP3955704B2 true JP3955704B2 (ja) | 2007-08-08 |
Family
ID=18532738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000003866A Expired - Fee Related JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3955704B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587191B1 (ko) | 2004-12-28 | 2006-06-08 | 주식회사 코미코 | 세라믹 정전척의 접합구조체 및 그 제조방법 |
-
2000
- 2000-01-12 JP JP2000003866A patent/JP3955704B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001196410A (ja) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529093B2 (en) | Circuit device | |
JP2004039858A (ja) | 電力回路部の防水方法及び電力回路部をもつパワーモジュール | |
CN105006453A (zh) | 封装结构 | |
JP2001210784A (ja) | 可撓性パワー装置 | |
US20090288805A1 (en) | Semiconductor package with a chip on a support plate | |
JP5285224B2 (ja) | 回路装置 | |
CN110914975B (zh) | 功率半导体模块 | |
JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2004064008A (ja) | 混成集積回路装置およびマルチチップパッケージ装置 | |
JP2006120996A (ja) | 回路モジュール | |
JP2001144403A (ja) | 電気部品の放熱実装構造及び電気部品の実装方法 | |
US20080036049A1 (en) | Stacked integration module and method for manufacturing the same | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP3955704B2 (ja) | 電気接続箱 | |
JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
JP5039388B2 (ja) | 回路装置 | |
JP2005332918A (ja) | 電子装置 | |
KR20150076816A (ko) | 전자 부품 모듈 | |
WO2020162614A1 (ja) | モジュール | |
JP2001257306A (ja) | 混成集積回路装置及びその製造方法 | |
JPH09246433A (ja) | モジュールの放熱構造 | |
WO2020188806A1 (ja) | 半導体装置 | |
JP2006041199A (ja) | 電子装置 | |
JP2004048084A (ja) | 半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3955704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |