JP3945813B1 - Photoelectric sensor - Google Patents
Photoelectric sensor Download PDFInfo
- Publication number
- JP3945813B1 JP3945813B1 JP2006197329A JP2006197329A JP3945813B1 JP 3945813 B1 JP3945813 B1 JP 3945813B1 JP 2006197329 A JP2006197329 A JP 2006197329A JP 2006197329 A JP2006197329 A JP 2006197329A JP 3945813 B1 JP3945813 B1 JP 3945813B1
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- clock pulse
- input
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
- G01V8/00—Prospecting or detecting by optical means
- G01V8/10—Detecting, e.g. by using light barriers
- G01V8/12—Detecting, e.g. by using light barriers using one transmitter and one receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Geophysics (AREA)
- Electronic Switches (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Geophysics And Detection Of Objects (AREA)
Abstract
【課題】投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。
【解決手段】入力パルスの周期と発振器27の周期とを同一にすると共に、入力パルスと発振器27から出力されるクロックパルスのデューティ比をそれぞれ50%に設定する。クロックパルスC(j) と反転クロックパルス BarC(j) とで常時入力パルスの受信を監視し、クロックパルスC(j) あるいは BarC(j) のどちらで入力パルスを受信したかにより、シフトレジスタ25の信号をシフトさせるためのクロックパルスC(j) または BarC(j) を使い分ける。
【選択図】図3
Even in the case of an asynchronous photoelectric sensor having an oscillation circuit on each of a light projecting unit side and a light receiving unit side, a pseudo synchronization signal is generated, and a clock on the light receiving unit side with respect to an input pulse signal is generated. Even if the phase of the pulse is advanced or delayed, the received pulse signal must be accurately processed without malfunction.
The cycle of the input pulse and the cycle of the oscillator 27 are made the same, and the duty ratio of the clock pulse output from the input pulse and the oscillator 27 is set to 50%. The clock pulse C (j) and the inverted clock pulse BarC (j) are constantly monitored for receiving the input pulse, and the shift register 25 depends on whether the clock pulse C (j) or BarC (j) is received. The clock pulse C (j) or BarC (j) for shifting the signal is properly used.
[Selection] Figure 3
Description
本発明は、送信側と受信側とにそれぞれ発振器を備えた光電センサに関するものである。 The present invention relates to a photoelectric sensor that example Bei oscillator respectively to the sender and receiver.
現在、位置検出やコンベア等で搬送されてくる物品を検出する光電センサ、あるいは光電スイッチと呼ばれているものの種類として、大きく分けて同期型の光電センサと、非同期型の光電センサとがある。 At present, there are two types of photoelectric sensors or photoelectric switches for detecting articles conveyed by position detection, conveyors, and the like, which are roughly classified into synchronous photoelectric sensors and asynchronous photoelectric sensors.
同期型の光電センサは投光部側と受光部側の全体で1個だけの発振器を備えていて、投光部の投光素子からパルス変調光を投光し、受光部の受光素子が投光部からのパルス変調光を受光し、この投光部と受光部との同期信号は、受光部内の発振器からの同一のクロックパルスを用いている。すなわち、受光部からの同期信号により同期させたパルス変調光が投光部から投光され、受光部側では、同一の同期信号(クロックパルス)にてパルス変調光を受光して、受光信号の有無により検出対象物体の有無の判定を行なっている。 The synchronous photoelectric sensor has only one oscillator on the whole of the light projecting unit side and the light receiving unit side, and projects pulse-modulated light from the light projecting element of the light projecting unit, and the light receiving element of the light receiving unit projects the light. The pulse modulated light from the light unit is received, and the same clock pulse from the oscillator in the light receiving unit is used as the synchronization signal between the light projecting unit and the light receiving unit. That is, the pulse modulated light synchronized with the synchronization signal from the light receiving unit is projected from the light projecting unit, and the light receiving unit receives the pulse modulated light with the same synchronization signal (clock pulse) and The presence or absence of the detection target object is determined based on the presence or absence.
一方、非同期型の光電センサでは、投光部側と受光部側とに別個に発振器を備えていて、別個の発振器の出力であるそれぞれのクロックパルスを同期信号として用いている。同期型の光電センサでは、投光部と受光部とを同期をとるためにケーブル等にて投光部と受光部とを接続しているが、非同期型の光電センサでは、投光部と受光部とはケーブル等では接続はしないため、投光部と受光部とが遠く離れて設置される場合によく用いられている。 On the other hand, in the asynchronous photoelectric sensor, an oscillator is separately provided on the light projecting unit side and the light receiving unit side, and each clock pulse that is an output of the separate oscillator is used as a synchronization signal. In the synchronous photoelectric sensor, the light projecting part and the light receiving part are connected by a cable or the like in order to synchronize the light projecting part and the light receiving part, but in the asynchronous photoelectric sensor, the light projecting part and the light receiving part are connected. Since the unit is not connected with a cable or the like, it is often used when the light projecting unit and the light receiving unit are installed far apart.
非同期型の光電センサとしては、例えば、下記の特許文献1に挙げるものがある。
As an asynchronous photoelectric sensor, for example, there is one disclosed in
この特許文献1に記載されている技術は、投光手段から投光される一定繰り返し周期のパルス変調光を受光手段側で受光し、この受光した入光信号を1パルス毎に該入光信号を起点として入光信号の周期よりもシフト量が大となるように所定の回数シフトさせ、入光信号に基づく後段部の2つの出力パルスを計数用信号とするシフトレジスタを備えている。
そして、先に受光した入光信号をシフトレジスタでシフトさせ計数用信号として取り出し、一定周期後に受光した入光信号によりゲート信号を得て、ゲート信号によって前記計数用信号を出力している。
In the technique described in
Then, the previously received light incident signal is shifted by a shift register to be taken out as a counting signal, a gate signal is obtained from the received light signal received after a certain period, and the counting signal is output by the gate signal.
この特許文献1に記載されているシフトレジスタの前段には、D型のフリップフロップを用いており、入光信号は、このD型フリップフロップのプリセット入力端子に入力される回路構成となっている。入光信号をプリセット入力端子から入力させると、クロックパルスと同期していなくても全て入光信号として取り入れてしまうことになる。
すなわち、光ノイズ(外乱光)はすべて入光信号と間違えて取り込んでしまうことになる。特に、投光手段から投光される一定周期の信号と、同一の周期からなる光ノイズが受光された場合には、正常に動作せず、誤動作をしてしまう。
A D-type flip-flop is used in the preceding stage of the shift register described in
That is, all the optical noise (disturbance light) is mistakenly taken in as an incoming light signal. In particular, when a signal having a constant period and a light noise having the same period received by the light projecting means are received, it does not operate normally and malfunctions.
ところで、この特許文献1に参考文献として下記の特許文献2が挙げられている。この特許文献2は、審査官が審査の過程において、拒絶理由通知を発した際に引用文献(参考文献)として用いられたものである。
By the way, this
この特許文献2に記載の技術は、非同期型の光電スイッチ(光電センサ)回路であり、この光電センサの投光部側には、発振回路を備えており、この発振回路からの出力パルスにより投光素子の発光をパルス変調している。また、受光部側には投光部側とは別個に備えている発振回路と、受光パルスを信号処理する信号処理回路とを備え、この信号処理回路は、受光パルスを一旦保持するフリップフロップと、このフリップフロップの出力を順次シフトさせるシフトレジスタと、前記フリップフロップをリセットさせる遅延回路とを備えている。
The technology described in
この特許文献2では、発振回路からの所定周期のクロックパルスに応じて受光パルス(パルス信号)を直列に読み込み、順次シフトされる直列入力並列出力型のシフトレジスタと、このシフトレジスタの並列出力が全部「1」となったときにセットされ、全部「0」となったときにリセットされるフリップフロップを有している。
そして、例えば、5個のパルス信号を連続して受光した場合には、シフトレジスタの出力が全部「1」となって検出対象物体の検出を行なっている。
In this
For example, when five pulse signals are continuously received, all the outputs of the shift register are “1”, and the detection target object is detected.
特許文献2に記載されている非同期型の光電センサでは、投光部側と受光部側とでは同期をとっていないために、受光部側では投光部側から到来するパルス信号をフリップフロップで一旦保持し、次段のフリップフロップへ信号をシフトさせ、次のパルス信号が到来する前に前記フリップフロップをリセットさせるようにしている。
In the asynchronous photoelectric sensor described in
しかしながら、この特許文献2では、例えば、5個の受光パルス(パルス信号)を受光した場合に、初めて物体を検出したと判定して物体検出信号を出力するようにしているが、4個のパルス信号を受光して、5個目のパルス信号を受光する前の5個目のクロックパルスにて物体検出信号を出力している。
かかる場合には、4個のパルス信号が光ノイズとしたら、誤って物体検出信号を出力することになる。
However, in
In such a case, if the four pulse signals are optical noise, the object detection signal is erroneously output.
また、この特許文献2においては、投光部の投光素子から投光されるパルスは、投光部内の発振回路からのクロックパルスにて同期して出力され、受光部側では、該受光部内の発振回路からのクロックパルスにて投光部からのパルス信号を受光するようにしている。
かかる場合、投光部からのパルス信号と、受光部のクロックパルスとの間に相対的な位相のズレが必ず生じていくのであるが、その現象が引き起こす影響に対しての対策がなされておらず、そのため、誤動作が生じるという問題を有している。
Further, in
In such a case, a relative phase shift always occurs between the pulse signal from the light projecting unit and the clock pulse of the light receiving unit. However, no countermeasure has been taken against the effects caused by this phenomenon. Therefore, there is a problem that a malfunction occurs.
すなわち、受光したパルス信号に対して受光部側のクロックパルスの位相が進んでいる場合や、クロックパルスの位相が遅れている場合において、パルス信号を正常に検出する場合や、正常に検出しない場合が生じる。これは、投光部側と受光部側とにそれぞれクロックパルスを出力する発振回路を個別に設けて、両者のクロックパルス間の同期をとっていないことから来るものであり、非同期型の光電センサとしては宿命的なものでもある。 In other words, when the phase of the clock pulse on the light receiving unit side is advanced relative to the received pulse signal, or when the pulse signal is detected normally or not detected when the phase of the clock pulse is delayed Occurs. This is because an oscillation circuit that outputs a clock pulse is separately provided on each of the light projecting unit side and the light receiving unit side, and the synchronization between the clock pulses is not synchronized. As a fate.
つまり、投光部側の発振回路と、受光部側の発振回路の周波数を同一にして、投光部からのパルス信号と受光部側のクロックパルスとを合わせようとしても、パルス信号に対してのクロックパルスの位相は進んだり、遅れたりする。これは、以下の理由による。
(1)投光部側と受光部側の発振回路を構成する電子部品を同じロットで同じ仕様値のものを使用して製作しても、出来上がった発振回路の時定数は全く同じにならないこと。
(2)投光部側と受光部側のそれぞれの発振回路の初期値を同じ値に調整しても、電源投入後に電流が流れて温度が上昇変化すると、投光部側のクロックパルスと受光部側のクロックパルスとの時定数は一致しなくなること。
(3)投光部側と受光部側との電源は別々に持たせているため、同時に電源投入しても、各々の電圧が一定になるまでの時間は厳密には一致をしないので、それぞれの発振回路がパルスの発生を開始する時間も厳密にピッタリとは一致しないこと。
In other words, the frequency of the oscillation circuit on the light emitting unit side and the frequency of the oscillation circuit on the light receiving unit side are the same, and the pulse signal from the light projecting unit and the clock pulse on the light receiving unit side are matched, The phase of the clock pulse is advanced or delayed. This is due to the following reason.
(1) Even if the electronic components that make up the oscillation circuit on the light emitting unit side and the light receiving unit side are manufactured using the same lot and the same specification value, the time constant of the completed oscillation circuit must not be exactly the same. .
(2) Even if the initial values of the oscillation circuits on the light emitting unit side and the light receiving unit side are adjusted to the same value, if the current flows after the power is turned on and the temperature rises, the clock pulse and light reception on the light projecting unit side The time constant with the clock pulse on the part side must not match.
(3) Since the power supply for the light projecting part and the light receiving part are provided separately, even if the power is turned on at the same time, the time until each voltage becomes constant does not exactly match. The time required for the oscillator circuit to start generating pulses is not exactly the same.
上述した電子部品材料物性などの物理的理由と電気回路の過渡現象的理由により、パルス信号とクロックパルスの位相が相対的に時間の経過と共にずれていくと、あるタイムチャート上の時点で誤動作する(正常動作をしない。)。 If the phase of the pulse signal and the clock pulse are relatively shifted with the passage of time due to the physical reasons such as the physical properties of the electronic component materials described above and the transient phenomenon of the electric circuit, malfunction occurs at a point on a certain time chart. (Does not operate normally.)
本発明は上述の問題点に鑑みて提供したものであって、少なくとも以下の目的を持った光電センサを提供するものである。
(1)投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、投光部側からのパルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。
(2)投光部側からの光信号と同一の周期の光ノイズが到来した場合でも、誤動作を容易に回避できるようにすること。
(3)同一の回路で、反射形の光電センサでも、透過形の光電センサでも適用ができること。
The present invention was provided in view of the above problems, it is to provide a photoelectric sensor having at least the following purposes.
(1) Even in the case of an asynchronous photoelectric sensor having an oscillation circuit on each of the light projecting unit side and the light receiving unit side, a pseudo synchronization signal is created and a pulse signal from the light projecting unit side is generated. Even if the phase of the clock pulse on the light receiving unit side is advanced or delayed, the received pulse signal must be accurately processed without malfunction.
(2) It is possible to easily avoid malfunction even when optical noise having the same period as the optical signal from the light projecting unit side arrives.
(3) The same circuit can be applied to either a reflection type photoelectric sensor or a transmission type photoelectric sensor.
そこで、本発明の請求項1に記載の光電センサでは、同期信号としてのクロックパルスを出力する第1の発振器11と、この第1の発振器11からのクロックパルスに同期されて該クロックパルスと周期及びデューティ比が同一のパルス変調光を投光する投光素子13とを有する投光部1と、
前記投光部1の投光素子13からのパルス変調光を受光する受光素子21と、同期信号としてのクロックパルスを出力する第2の発振器27と、前記受光素子21から出力される入力パルス信号を一旦保持するフリップフロップ24と、このフリップフロップ24の出力を取り込んで順次シフトさせるシフトレジスタ25と、このシフトレジスタ25の出力にて検出対象物体(3)の有無を判定する検出判定回路28と、前記受光素子21、フリップフロップ24及びシフトレジスタ25の信号経路とは別経路に設けられていて、前記シフトレジスタ25にて取り込んだ信号を順次シフトさせるのに前記第2の発振器27からのクロックパルスC(j) またはこのクロックパルスC(j) を反転させた反転クロックパルス BarC(j) を該シフトレジスタ25の回路動作の同期信号として生成する同期信号作成回路26とを有する受光部2とを有し、
前記第1の発振器11のクロックパルスと前記第2の発振器27のクロックパルスとの周期を同一にすると共に、前記投光素子13からのパルス変調光を受信可能にすべく第1の発振器11及び第2の発振器27の両クロックパルスのデューティ比をそれぞれ50%に設定する設定手段を設け、
前記同期信号作成回路26を、
前記フリップフロップ24への入力パルス信号と同時に入力されて、前記受光部2の第2の発振器27からのクロックパルスC(j) により前記投光部1の投光素子13からの入力パルス信号を同期して受信する第1の受信手段31と、
前記フリップフロップ24への入力パルス信号と同時に入力されて、前記受光部2の第2の発振器27からの反転クロックパルス BarC(j) により前記投光部1の投光素子13からの入力パルス信号を同期して受信する第2の受信手段32と、
前記受光素子21からの入力パルス信号を前記第2の発振器27のクロックパルスC(j) または前記反転クロックパルス BarC(j) のどちらで同期して前記受信手段31、32により受信したかを、前記受光部2の受光素子21にて受光した入力パルス信号と、該受信手段31、32の同期信号としての第2の発振器27のクロックパルスC(j) 及び反転クロックパルス BarC(j) とに基づいて判定する判定手段と、
前記シフトレジスタ25に送るクロックパルスを、前記判定手段の判定結果に基づいて前記クロックパルスC(j) で入力パルス信号を受信した場合には該クロックパルスC(j) とし、前記反転クロックパルス BarC(j) で入力パルス信号を受信した場合には該反転クロックパルス BarC(j) としてシフトレジスタ25の回路動作の同期信号を決定する同期信号決定手段と
で構成し、
前記第1の受信手段31にて入力パルス信号が受信された場合には前記同期信号作成回路26からのクロックパルスC(j) にて同期して前記シフトレジスタ25に入力される入力パルス信号を順次取り込み、
前記第2の受信手段32にて入力パルス信号が受信された場合には前記同期信号作成回路26からの反転クロックパルス BarC(j) にて同期して前記シフトレジスタ25に入力される入力パルス信号を順次取り込むようにしていることを特徴としている。
Therefore, in the photoelectric sensor according to the first aspect of the present invention, the
A
The period of the clock pulse of the
The synchronization
Wherein are input simultaneously with the input pulse signal to the flip-
An input pulse signal input from the
Whether the receiving means 31 and 32 receive the input pulse signal from the
The clock pulse sent to the
Consisting of
When an input pulse signal is received by the first receiving means 31, an input pulse signal input to the
When an input pulse signal is received by the second receiving means 32, an input pulse signal that is input to the
請求項2に記載の光電センサでは、前記同期信号作成回路26を、
前記入力パルス信号を前記クロックパルスC(j) にて同期してセット出力を出す第1のフリップフロップ31と、
前記入力パルス信号を前記反転クロックパルス BarC(j) にて同期してセット出力を出す第2のフリップフロップ32と、
前記第1のフリップフロップ31からセット出力が出力された場合には前記反転クロックパルス BarC(j) の出力を阻止すると共に、前記第2のフリップフロップ32からセット出力が出力された場合には前記反転クロックパルス BarC(j) を通過させるゲート回路G4、G6と、
前記第2のフリップフロップ32からセット出力が出力された場合には前記クロックパルスC(j) の出力を阻止すると共に、前記第1のフリップフロップ31からセット出力が出力された場合には前記クロックパルスC(j) を通過させるゲート回路G5、G7と、
前記ゲート回路G4、G6またはゲート回路G5、G7から出力される反転クロックパルス BarC(j) またはクロックパルスC(j) を前記シフトレジスタ25に回路動作用の同期信号として送るゲート回路G8とで構成していることを特徴としている。
In the photoelectric sensor according to
A first flip-
A second flip-
When the set output is output from the first flip-
When the set output is output from the second flip-
A gate circuit G8 that sends an inverted clock pulse BarC (j) or a clock pulse C (j) output from the gate circuits G4 and G6 or the gate circuits G5 and G7 to the
請求項3に記載の光電センサでは、前記受光素子21からの入力パルス信号を直列に通過させる2つの第1及び第2のインバータゲートG1、G2を設け、この第2のインバータゲートG2からの入力パルス信号とは同極性の信号を前記フリップフロップ24のセット入力端子Sに入力し、前記第1のインバータゲートG1からの入力パルス信号とは反転極性の信号を前記フリップフロップ24のリセット入力端子Rに入力させていることを特徴としている。
The photoelectric sensor according to
請求項4に記載の光電センサでは、前記検出対象物体3の有無に対応した入力パルス信号が連続して前記シフトレジスタ25にシフトされていき、このシフトレジスタ25を構成している複数段のフリップフロップ41〜45の全ての出力が「1」となった時にセットされ、全ての出力が「0」となった時にリセットされるフリップフロップ35を有していることを特徴としている。
In the photoelectric sensor according to claim 4 , an input pulse signal corresponding to the presence or absence of the
請求項5に記載の光電センサでは、前記フリップフロップ35のQ出力を反射形の光電センサの出力として用い、該フリップフロップ35のQbar 出力を透過形の光電センサの出力として用いていることを特徴としている。
In the photoelectric sensor according to claim 5 , the Q output of the flip-
請求項6に記載の光電センサでは、前記投光部1の第1の発振器11の出力を増幅する増幅回路12を設け、この増幅回路12の増幅度及び第1の発振器11の周波数をそれぞれ可変可能とし、
前記受光部2の受光素子21の出力を増幅する増幅回路22及びこの増幅回路22の出力を波形整形するシュミット回路からなる波形整形回路23とを設け、前記増幅回路22の増幅度、波形整形回路23のシュミットレベル及び第2の発振器27の周波数をそれぞれ可変可能としていることを特徴としている。
In the photoelectric sensor according to claim 6 , an
An
請求項1に記載の光電センサによれば、投光部1とは別個の発振器27を受光部2側に設けていても、到来する入力パルスをクロックパルスC(j) と反転クロックパルス BarC(j) とで全周期にわたって常時監視しているものであり、これにより、入力パルスに対してクロックパルスの位相が進んだり、遅れたりしても、フリップフロップ24から取り込んだ信号をシフトレジスタ25で確実にシフトさせることができ、そのため、誤動作なく正常動作をさせることができる。
According to the photoelectric sensor according to
請求項2に記載の光電センサによれば、前記同期信号作成回路26を、第1のフリップフロップ31と、第2のフリップフロップ32と、ゲート回路G4、G6と、ゲート回路G5、G7と、前記ゲート回路G4、G6またはゲート回路G5、G7から出力される反転クロックパルス BarC(j) またはクロックパルスC(j) を前記シフトレジスタ25に同期信号として送るゲート回路G8とで構成しているので、同期信号作成回路26を簡単な構成で、しかも低コストに構成することができる。また、同期信号作成回路26や全体回路はIC化することができる。
According to the photoelectric sensor of the second aspect , the synchronization
請求項3に記載の光電センサによれば、前記受光素子21からの入力パルス信号を直列に通過させる2つの第1及び第2のインバータゲートG1、G2を設け、この第2のインバータゲートG2からの入力パルスとは同極性の信号を前記フリップフロップ24のセット入力端子Sに入力し、前記第1のインバータゲートG1からの入力パルス信号とは反転極性の信号を前記フリップフロップ24のリセット入力端子Rに入力させているので、入力パルスにてフリップフロップ24がセットされた後は、必ずリセットされることになり、順次到来する入力パルス信号を漏れなく検出することができる。
According to the photoelectric sensor of the third aspect, the two first and second inverter gates G1 and G2 that pass the input pulse signal from the
請求項4に記載の光電センサによれば、前記検出対象物体3の有無に対応した入力パルス信号が連続して前記シフトレジスタ25にシフトされていき、このシフトレジスタ25を構成している複数段のフリップフロップ41〜45の全ての出力が「1」となった時にセットされ、全ての出力が「0」となった時にリセットされるフリップフロップ35を有しているので、光ノイズが受光されたり、外乱によって入力パルス信号が消滅したりしても、検出対象物体3の有無を確実に検出でき、光ノイズや外乱によって誤動作するのを防止することができる。
According to the photoelectric sensor of claim 4 , an input pulse signal corresponding to the presence or absence of the
請求項5に記載の光電センサによれば、前記フリップフロップ35のQ出力を反射形の光電センサの出力として用い、該フリップフロップ35のQbar 出力を透過形の光電センサの出力として用いているので、光電センサを反射形として用いる場合でも、透過形として用いる場合でも同じ回路構成のものを使用でき、別個に回路を構成する場合とは異なり、安価に光電センサを製作することができる。
According to the photoelectric sensor of the fifth aspect , the Q output of the flip-
請求項6に記載の光電センサによれば、光ノイズが正規のパルス変調光と周期等が全く同一の場合には、投光部1の発振器11と、受光部2の発振器27の発生周波数を可変抵抗を用いて変えることで、光ノイズによる誤動作を防止することができる。なお、この場合、可変させた周波数(周期)のデューティ比は50%とする。また、一定レベル以上の光ノイズが発生している場合では、投光部1の増幅回路12のレベルを上げると共に、受光部2の波形整形回路23でのシュミットレベルを上げることで、正規のパルス変調光を効果的に受光することができる。
According to the photoelectric sensor of the sixth aspect , when the optical noise has the same period as the regular pulse-modulated light, the generated frequencies of the
以下、本発明の実施の形態を図面を参照して詳細に説明する。図1は非同期型の光電センサのブロック図を示しており、周知のようにこの非同期型の光電センサは投光部1と、この投光部1からのパルス変調光を受光して、検出対象物体3の有無を判定し、この判定出力を出す受光部2とで構成されている。
なお、図1は非同期型で、反射形の光電センサのブロック図を示し、図2は非同期型で、透過形の光電センサのブロック図を示している。反射形であっても、透過形であっても回路構成としては同じである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a block diagram of an asynchronous photoelectric sensor. As is well known, this asynchronous photoelectric sensor receives a
FIG. 1 is a block diagram of an asynchronous and reflective photoelectric sensor, and FIG. 2 is a block diagram of an asynchronous and transmissive photoelectric sensor. The circuit configuration is the same whether it is a reflection type or a transmission type.
投光部1は、任意の周波数を発振して該投光部1のクロックパルス(同期信号)として出力する発振器11と、この発振器11の出力を増幅する増幅回路12と、この増幅回路12からのクロックパルスにてパルス変調されてパルス信号を出力する発光ダイオードからなる投光素子13とで構成されている。
上記発振器11は、パルス幅、周波数は可変可能としており、また、増幅回路12でも増幅度は可変可能としている。
The
The
また、受光部2は、投光部1の投光素子13からのパルス信号を受光するフォトトランジスタやフォトダイオードからなる受光素子21と、この受光素子21からの出力を増幅する増幅回路22と、この増幅回路22からの出力を波形整形するシュミット回路からなる波形整形回路23と、この波形整形回路23からの出力である入力パルス信号を瞬時的に保持するフリップフロップ24と、このフリップフロップ24からの信号を順次取り込むシフトレジスタ25と、このシフトレジスタ25をシフトさせるための波形整形回路23からの入力パルス信号と発振器27からの加工前の元のクロックパルスにて同期信号を作成して、作成したクロックパルスをシフトレジスタ25に同期信号として出力する同期信号作成回路26と、この同期信号作成回路26に加工前の元のクロックパルスを与える発振器27と、前記シフトレジスタ25からの信号により検出対象物体3の有無の判定を行なって判定出力を出力する検出判定回路28とで構成されている。
The
なお、受光部2の増幅回路22では、増幅度は可変可能とし、波形整形回路23でのシュミットレベルも可変可能としている。また、発振器27においては、パルス幅と周波数は可変可能であり、設定上は、この発振器27も投光部1の発振器11も同一の周波数としている。さらに、投光部1の発振器11のデューティ比も、受光部2の発振器27のデューティ比も同じにして、それぞれ50%のデューティ比としている。また、投光部1及び受光部2の電源部等の回路は省略している。
In the
図3は前記同期信号作成回路26等の具体回路図を示し、また、シフトレジスタ25では、例えば5つのD型のフリップフロップ41〜45で構成されている。このシフトレジスタ25のフリップフロップ41〜45の段数は、ここでは5段としているが、これに限られるものではなく、任意の段数で構成されるものである。また、シフトレジスタ25のフリップフロップ41〜45のQ出力をそれぞれSF1〜SF5としている。
FIG. 3 shows a specific circuit diagram of the synchronization
波形整形回路23からの信号である入力パルス信号が図中のa点に入力され、インバータゲートG1、インバータゲートG2を介してRS型のフリップフロップ24のセット入力端子Sに入力される。また、フリップフロップ24のリセット入力端子Rへは、前記インバータゲートG1の出力信号が入力されている。そして、フリップフロップ24の出力端子Qからの信号は、シフトレジスタ25の第1段目のフリップフロップ41のD入力端子に入力される。
An input pulse signal, which is a signal from the
同期信号作成回路26は、RST型の第1のフリップフロップ31及び第2のフリップフロップ32と、3つのインバータゲートG3〜G5と、2つのアンドゲートG6、G7と、オアゲートG8等で構成されている。
前記インバータゲートG1の出力は、フリップフロップ24と同様に、第1のフリップフロップ31のリセット入力端子Rと、第2のフリップフロップ32のリセット入力端子Rにそれぞれ入力されている。また、前記インバータゲートG2の出力は第1のフリップフロップ31のセット入力端子Sと、第2のフリップフロップ32のセット入力端子Sにそれぞれ入力されている。
The synchronization
The output of the
発振器27からは図5(e)に示すようなデューティ比が50%のクロックパルスC(j) が出力されており、このクロックパルスC(j) が第1のフリップフロップ31のトリガ端子Tに入力されると共に、アンドゲートG7の一方の入力端に入力されている。
発振器27からのクロックパルスC(j) をインバータゲートG3にて反転させたクロックパルスが反転クロックパルス BarC(j) として第2のフリップフロップ32のトリガ端子Tに入力されると共に、アンドゲートG6の一方の入力端に入力されている。
A clock pulse C (j) having a duty ratio of 50% as shown in FIG. 5E is output from the
A clock pulse obtained by inverting the clock pulse C (j) from the
第1のフリップフロップ31のQ出力は、インバータゲートG4を介して反転されてアンドゲートG6の他方の入力端に入力され、また、第2のフリップフロップ32のQ出力は、インバータゲートG5を介して反転されてアンドゲートG7の他方の入力端に入力されている。
アンドゲートG6とアンドゲートG7の出力はそれぞれオアゲートG8に入力され、このオアゲートG8の出力から同期信号としてクロックパルスC(j) 、またはクロックパルス BarC(j) がシフトレジスタ25の各フリップフロップ41〜45のクロック端子CLKに入力されている。
The Q output of the first flip-
The outputs of the AND gate G6 and the AND gate G7 are respectively input to the OR gate G8, and the clock pulse C (j) or the clock pulse BarC (j) is output from the output of the OR gate G8 as a synchronizing signal to each flip-flop 41- It is input to 45 clock terminals CLK.
なお、本発明の明細書に添付している図面に記載している回路図は、実際の回路製作時の設計図面ではないので、タイミング調整用の回路素子は記載していない。発明の内容を説明するために必要な論理回路のみを記載している。
インバータゲートG1及びG2などは代表回路図として描いている。実際の回路を製作する時にはフリップフロップ24のセットやリセットに必要な時間(使用するフリップフロップ素子の応答速度)に合わせて入力信号のタイミング調整を行なうので、実際の回路製作の設計図では、インバータゲートG1もインバータゲートG2も1個以上の奇数個のインバータの直列接続にする。
Note that the circuit diagram shown in the drawings attached to the specification of the present invention is not a design drawing at the time of actual circuit manufacture, and therefore does not show circuit elements for timing adjustment. Only the logic circuits necessary for explaining the content of the invention are described.
Inverter gates G1 and G2 are drawn as representative circuit diagrams. When manufacturing an actual circuit, the timing of the input signal is adjusted according to the time required for setting or resetting the flip-flop 24 (response speed of the flip-flop element to be used). Both the gate G1 and the inverter gate G2 are connected in series with one or more odd number of inverters.
図4は前記シフトレジスタ25と検出判定回路28の具体回路図を示している。検出判定回路28は、2つのアンドゲートG10及びG11と、5つのインバータゲートG21〜25と、RS型のフリップフロップ35とで構成されている。
シフトレジスタ25の各フリップフロップ41〜45のQ出力(SF1〜SF5)はアンドゲートG10の入力端にそれぞれ入力されると共に、各インバータゲートG21〜25を介してアンドゲートG11の各入力端に入力されている。
FIG. 4 shows a specific circuit diagram of the
The Q outputs (SF1 to SF5) of the flip-
一方のアンドゲートG10の出力はフリップフロップ35のセット入力端子Sに入力され、他方のアンドゲートG11の出力はフリップフロップ35のリセット入力端子Rに入力されている。そして、フリップフロップ35のQ出力は、反射形の光電センサの物体検出信号として出力するのに用いられ、フリップフロップ35のQbar 出力は、透過形の光電センサの物体検出信号として出力するのに用いられる。
The output of one AND gate G10 is input to the set input terminal S of the flip-
ここで、反射形の光電センサの場合では、図1に示すように受光素子21がパルス信号を受光しない場合には検出対象物体3が存在しない場合であり、パルス信号を連続して受光した場合には検出対象物体3が存在する場合である。
これとは逆に、透過形の光電センサでは、図2に示すように、検出対象物体3が存在しない場合には、パルス信号を受光しており、検出対象物体3が存在している場合には投光素子13からのパルス変調光が検出対象物体3にて遮られて、パルス信号を受光しない場合である。
Here, in the case of the reflection type photoelectric sensor, as shown in FIG. 1, when the
On the contrary, in the transmissive photoelectric sensor, as shown in FIG. 2, when the
次に、本発明の図3に示すフリップフロップ24及び同期信号作成回路26の動作を説明するが、非同期型の光電センサは、同期型の光電センサとは異なり、投光部1と受光部2にはそれぞれ個別に発振器11、27を備えているために、同期信号としてのクロックパルスの処理に工夫を要する。
同期型の光電センサでは、1つの発振器からの同一のクロックパルスを用いているため、受光した入力パルス信号と受光部側の信号処理回路用クロックパルスとは同期がとれているが、非同期型の光電センサでは、投光部1側から連続して到来する入力パルス信号と、受光部2側の信号処理回路用クロックパルスとは個別で同一ではないので同期がとれておらず、そのため、この同期方法について工夫を要する。
Next, the operations of the flip-
In the synchronous photoelectric sensor, since the same clock pulse from one oscillator is used, the received input pulse signal and the clock pulse for the signal processing circuit on the light receiving unit side are synchronized, but the asynchronous photoelectric sensor In the photoelectric sensor, the input pulse signal continuously arriving from the
すなわち、受光部2側は、図3に示すように、フリップフロップ24で入力パルスを記憶させて、後段のシフトレジスタ25へシフトさせるのであるが、フリップフロップ24で記憶させた入力パルスをどのようなクロックパルスにてシフトさせていくかが重要となる。
また、入力パルス信号が5つ連続して入力された場合に、物体検出信号を出力するとした場合には、フリップフロップ24で入力パルスを確実に記憶し、入力パルスをフリップフロップ24にてセットした後は、次の入力パルスが到来するまでには必ず当該フリップフロップ24をリセットしておく必要がある。そして、フリップフロップ24にてセットした信号を後段のシフトレジスタ25へクロックパルスにてシフトさせるのである。
That is, on the
If the object detection signal is output when five input pulse signals are continuously input, the input pulse is reliably stored in the flip-
また、受光部2側のクロックパルスと、該クロックパルスの反転信号にて、常時入力パルスの受信を監視しており、クロックパルスC(j) 、あるいは反転クロックパルス BarC(j) のどちらで入力パルスを受信したかにより、シフトレジスタ25の各フリップフロップ41〜45の出力をシフトさせるためのクロックパルスC(j) 、あるいは反転クロックパルス BarC(j) を使い分けて、シフトレジスタ25の各フリップフロップ41〜45の信号を確実にシフトさせるようにしている。これが本発明の要旨である。
Also, the reception of the input pulse is constantly monitored by the clock pulse on the
先ず、フリップフロップ24での入力パルス(受光信号)の取り込みとシフトレジスタ25のクロックパルスC(j) または反転クロックパルス BarC(j) の自動選択の方法について、図3、図5及び図6により説明する。なお、図3のa点〜k点の波形は、図5及び図6の(a)〜(k)に対応させている。
First, the method of capturing the input pulse (light reception signal) in the flip-
図5は、発振器27から出力されるクロックパルスC(j) で入力パルスを取り込んだ場合の各部のタイミングチャートを示し、最初に図5(a)に示す入力パルスが到来すると、図5(b)に示すように、インバータゲートG1により少し遅延した反転信号が出力される。さらに、インバータゲートG2により更に少し遅延して入力パルスが出力される(図5(c)参照)。
電源投入時の初期状態では、各フリップフロップ24、31、32はリセットされている状態であり、1つ目の入力パルスA1を受信すると、インバータゲートG2からのセットパルスS1にてフリップフロップ24がセットされる。その後、インバータゲートG1からのリセットパルスR1(図5(b)参照)にてフリップフロップ24がリセットされる。以後、図5(d)に示すように、フリップフロップ24は同様に入力パルスAを受信する毎に、セット、リセットを繰り返す。
FIG. 5 shows a timing chart of each part when the input pulse is captured by the clock pulse C (j) output from the
In an initial state when the power is turned on, the flip-
ここで、入力パルスAとは周波数(周期)を同じとし、図5(e)に示すデューティ比を50%としたクロックパルスC(j) が第1のフリップフロップ31のトリガ端子Tに入力され、また、このクロックパルスC(j) をインバータゲートG3で反転させた反転クロックパルス BarC(j) (図5(f)参照)が、第2のフリップフロップ32のトリガ端子Tに入力されている。
図5では、クロックパルスC(j) の場合に第1のフリップフロップ31をセット状態に保持し(図5(e)(g)参照)、第1のフリップフロップ31のQ出力はHレベルを出力している。
Here, the clock pulse C (j) having the same frequency (cycle) as the input pulse A and the duty ratio shown in FIG. 5E is 50% is inputted to the trigger terminal T of the first flip-
In FIG. 5, in the case of the clock pulse C (j), the first flip-
そして、図5(f)に示すように、反転クロックパルス BarC(j) の立ち上がりの時点では、第2のフリップフロップ32のセット入力端子Sに入力されるレベルがLレベルのため、第2のフリップフロップ32はLレベルが取り込まれて、Q出力は図5(h)に示すようにLレベルとなっている。
As shown in FIG. 5 (f), since the level input to the set input terminal S of the second flip-
第1のフリップフロップ31のQ出力は上述したようにHレベルであり(図5(g)参照)、インバータゲートG4の出力はLレベルとなって、アンドゲートG6の出力はLレベルの状態となって反転クロックパルス BarC(j) は出力されない(図5(i)参照)。
第2のフリップフロップ32のQ出力はLレベルであり(図5(h)参照)、そのため、インバータゲートG5の出力はHレベルとなって、アンドゲートG7の出力は図5(j)に示すように、クロックパルスC(j) が出力されている。そして、シフトレジスタ25のクロックパルスを供給するオアゲートG8には、クロックパルスC(j) が入力されることになり、オアゲートG8の出力は、図5(k)に示すようにクロックパルスC(j) が出力される。
The Q output of the first flip-
The Q output of the second flip-
このオアゲートG8からのクロックパルスC(j) がシフトレジスタ25の同期信号として、各フリップフロップ41〜45のクロック端子に入力されて、入力パルスAに応じたHレベルの信号をクロックパルスC(j) 毎に順次シフトさせる。
The clock pulse C (j) from the OR gate G8 is input to the clock terminals of the flip-
図6は、入力パルスAに対して発振器27からのクロックパルスの位相がずれていって、入力パルスAを反転クロックパルス BarC(j) で取り込んだ場合のタイミングチャートを示し、(a)〜(d)は図5と同じであるが、(e)(f)に示すように、クロックパルスC(j) と反転クロックパルス BarC(j) との位相が反転している。
反転クロックパルス BarC(j) の場合に第2のフリップフロップ32をセット状態に保持し(図6(f)(h)参照)、第2のフリップフロップ32のQ出力はHレベルを出力している。そして、図6(e)に示すクロックパルスC(j) の立ち上がり時点では第1のフリップフロップ31に入力されるレベルがLレベルのため、第1のフリップフロップ31はLレベルを取り込んで、Q出力はLレベルが出力されている(図6(g)参照)。
FIG. 6 shows a timing chart when the phase of the clock pulse from the
In the case of the inverted clock pulse BarC (j), the second flip-
かかる状態において、図3に示すように、第2のフリップフロップ32のQ出力はHレベルのため、アンドゲートG5の出力はLレベルであり、そのため、アンドゲートG7の一方の入力端にクロックパルスC(j) が入力されていても、該アンドゲートG7の出力はLレベルを維持している。
第1のフリップフロップ31のQ出力はLレベルのため、アンドゲートG4の出力はHレベルとなり、アンドゲートG6の出力からは反転クロックパルス BarC(j) が出力される。
In this state, as shown in FIG. 3, since the Q output of the second flip-
Since the Q output of the first flip-
そして、シフトレジスタ25のクロックパルスを供給するオアゲートG8にはアンドゲートG6から反転クロックパルス BarC(j) が入力され、オアゲートG8からは図6(k)に示すように、反転クロックパルス BarC(j) が出力される。
この反転クロックパルス BarC(j) がシフトレジスタ25の同期信号として各段のフリップフロップ41〜45のクロック端子CLKに入力され、入力パルスA毎に応じたHレベルの信号を反転クロックパルス BarC(j) 毎に順次シフトさせる。
Then, an inverted clock pulse BarC (j) is input from the AND gate G6 to the OR gate G8 that supplies the clock pulse of the
This inverted clock pulse BarC (j) is input to the clock terminals CLK of the flip-
このようにして、入力パルスAの到来毎にフリップフロップ24にてセットし、その後直ぐにフリップフロップ24をリセットして、次に到来する入力パルスAに対して待機状態を保持している。また、入力パルスAを受信する際に用いるクロックパルス(クロックパルスC(j) 、反転クロックパルス BarC(j) )の位相がずれた場合でも、C(j) または BarC(j) のいずれかのクロックパルスにて、フリップフロップ24にてセットした受光信号を確実にシフトレジスタ25内でシフトさせることができ、そのため、誤動作なく正常に動作をさせることができる。
In this manner, each time the input pulse A arrives, the flip-
図7は、本発明を用いれば、投光部1の発振器11の発生するクロックパルス(受光信号となる)と、受光部2の発振器27の発生するクロックパルス(C(j) と BarC(j) とで信号処理回路のクロックパルスとなる)の相対的な位相がずれていても大丈夫であることを図示している。
すなわち、クロックパルスの位相がどのようにずれていっても、受光信号(入力パルス)を正確に取り込むことが可能であることを示すタイミングチャートを示している。
先ず、図7のAは、受光信号(入力パルス)に対してクロックパルスC(j) の位相が進んでいる場合を示し、この場合には、反転クロックパルス BarC(j) にて受光信号を取り込む。
FIG. 7 shows that, according to the present invention, the clock pulse generated by the
That is, the timing chart shows that the received light signal (input pulse) can be accurately taken in regardless of the phase of the clock pulse.
First, A in FIG. 7 shows a case where the phase of the clock pulse C (j) is advanced with respect to the light reception signal (input pulse). In this case, the light reception signal is represented by the inverted clock pulse BarC (j). take in.
図7のBは、受光信号に対してクロックパルスの位相が遅れてきて受光信号の立ち下がりと反転クロックパルス BarC(j) の立ち上がりがほぼ同じ場合を示し、この場合、反転クロックパルス BarC(j) にて受光信号を取り込む。
図7のCは、クロックパルスが更に遅れていって、受光信号とクロックパルスC(j) との立ち上がりがほぼ同じ場合であり、この場合にはクロックパルスC(j) にて受光信号を取り込む。
FIG. 7B shows a case where the phase of the clock pulse is delayed with respect to the light reception signal, and the falling edge of the light reception signal and the rising edge of the inverted clock pulse BarC (j) are almost the same. In this case, the inverted clock pulse BarC (j ) Capture the received light signal.
FIG. 7C shows the case where the clock pulse is further delayed and the rising edge of the light reception signal and the clock pulse C (j) is almost the same. In this case, the light reception signal is captured by the clock pulse C (j). .
図7のDは、受光信号に対してクロックパルスが遅れている場合であり、クロックパルスC(j) にて受光信号を取り込む。
図7のEは、クロックパルスが受光信号に対して更に遅れている場合であって、受光信号の立ち下がりと、クロックパルスC(j) の立ち上がりがほぼ同じ場合であり、クロックパルスC(j) にて受光信号を取り込む。
D in FIG. 7 shows a case where the clock pulse is delayed with respect to the light reception signal, and the light reception signal is captured by the clock pulse C (j).
E in FIG. 7 is a case where the clock pulse is further delayed with respect to the light reception signal, and is a case where the fall of the light reception signal and the rise of the clock pulse C (j) are substantially the same. ) Capture the received light signal.
図7のFは、受光信号の立ち上がりと反転クロックパルス BarC(j) の立ち上がりとがほぼ同じ場合であり、反転クロックパルス BarC(j) にて受光信号を取り込む。そして、このF以降は上記Aに戻り、これを繰り返す。 F in FIG. 7 shows a case where the rising edge of the light receiving signal and the rising edge of the inverted clock pulse BarC (j) are substantially the same, and the received light signal is captured by the inverted clock pulse BarC (j). And after this F, it returns to said A and repeats this.
図3に示すシフトレジスタ25で用いる同期信号としてのクロックパルスC(j) と反転クロックパルス BarC(j) の選択は、同期信号作成回路26で自動的に行なわれるものであり、到来する入力パルス(受光信号)をフリップフロップ24にて確実にセット、リセットし、また、入力パルス毎に同期信号作成回路26にて自動的に選択したクロックパルスC(j) または反転クロックパルス BarC(j) にてシフトレジスタ25の各フリップフロップ41〜45をシフトさせることができる。
The selection of the clock pulse C (j) and the inverted clock pulse BarC (j) as the synchronization signals used in the
なお、図7に示すタイミングチャートにおいて、入力パルス(受光信号)とクロックパルスとの間の立ち上がり、立ち下がりとが図面上で同じとなっている場合は、両者の相対的な位相のズレにより、入力パルスのHレベル、またはLレベルをクロックパルスにて取り込むようになっている。 In the timing chart shown in FIG. 7, when the rise and fall between the input pulse (light reception signal) and the clock pulse are the same on the drawing, the relative phase shift between the two causes The H level or L level of the input pulse is captured by the clock pulse.
上述のように、投光部1の発振器11と受光部2の発振器27との周波数(周期)を同一とし、且つデューティ比をそれぞれ50%としていることで、入力パルスに対して受光部2側のクロックパルスの位相が進んだり、遅れたりした場合でも、入力パルスに同期してシフトレジスタ25での信号を順次シフトさせることができる。
As described above, the frequency (cycle) of the
次に、2つの発振器11、27の周期を同一とし、且つデューティ比をそれぞれ50%としている理由について説明する。図8〜図10は、入力パルスとクロックパルスとの周期は同じで、入力パルスのデューティ比は50%以下であり、クロックパルスのデューティ比は50%とした場合である。
図8は、入力パルスの位置とクロックパルスC(j) の立ち上がり時点が重なっている場合であり、この場合はクロックパルスC(j) にて入力パルスを取り込むことができる。
Next, the reason why the periods of the two
FIG. 8 shows a case where the position of the input pulse and the rising point of the clock pulse C (j) overlap. In this case, the input pulse can be captured by the clock pulse C (j).
しかし、図9に示すように、入力パルスに対してクロックパルスの位相が遅れてきて、入力パルスが存在しない位置にクロックパルスC(j) と反転クロックパルス BarC(j) の立ち上がりが位置している場合では、クロックパルスC(j) 、または反転クロックパルス BarC(j) でも入力パルスを取り込むことができない。
そのため、図3に示す第1のフリップフロップ31、第2のフリップフロップ32をセットすることができず、フリップフロップ31、32のQ出力はLレベルとなり、2つのアンドゲートG6、7からはそれぞれ反転クロックパルス BarC(j) とクロックパルスC(j) とが出力される。これにより、シフトレジスタ25の各フリップフロップ41〜45のクロック端子CLKには反転クロックパルス BarC(j) とクロックパルスC(j) とが同時に入力されることになり、シフトレジスタ25を正常に動作させることができなくなる。よって、入力パルスが到来しているにも関わらず、入力パルスを検出することができない。
However, as shown in FIG. 9, the phase of the clock pulse is delayed with respect to the input pulse, and the rising edge of the clock pulse C (j) and the inverted clock pulse BarC (j) is located at a position where the input pulse does not exist. In this case, the input pulse cannot be captured even with the clock pulse C (j) or the inverted clock pulse BarC (j).
Therefore, the first flip-
また、図10に示すように、入力パルスに対してクロックパルスの位相が更に遅れてきて、反転クロックパルス BarC(j) の立ち上がりと入力パルスとが重なっている場合では、反転クロックパルス BarC(j) にて入力パルスを取り込むことができる。 As shown in FIG. 10, when the phase of the clock pulse is further delayed with respect to the input pulse and the rising edge of the inverted clock pulse BarC (j) overlaps with the input pulse, the inverted clock pulse BarC (j ) Can be used to capture input pulses.
このように、入力パルスのデューティ比を50%以下とした場合には、入力パルスのLレベルの期間のときにクロックパルスC(j) 、あるいは反転クロックパルス BarC(j) の両方共に入力パルスを取り込むことができない。そのため、入力パルスのデューティ比も50%にする必要がある。 Thus, when the duty ratio of the input pulse is set to 50% or less, both the clock pulse C (j) or the inverted clock pulse BarC (j) are input during the L level period of the input pulse. It cannot be imported. Therefore, the duty ratio of the input pulse needs to be 50%.
次に、図11〜図13に示すように、入力パルス及びクロックパルスC(j) のデューティ比を共に50%以下にした場合について説明する。先ず、図11は、入力パルスの位置とクロックパルスC(j) の立ち上がり時点が重なっている場合であり、この場合はクロックパルスC(j) にて入力パルスを取り込むことができる。 Next, as shown in FIGS. 11 to 13, the case where both the duty ratios of the input pulse and the clock pulse C (j) are 50% or less will be described. First, FIG. 11 shows a case where the position of the input pulse overlaps the rising edge of the clock pulse C (j). In this case, the input pulse can be captured by the clock pulse C (j).
しかし、図12に示すように、入力パルスに対してクロックパルスの位相が遅れてきて、入力パルスが存在しない位置にクロックパルスC(j) と反転クロックパルス BarC(j) の立ち上がりが位置している場合では、クロックパルスC(j)
または反転クロックパルス BarC(j) でも入力パルスを取り込むことができない。そのため、上述した理由により入力パルスが到来しているにも関わらず、入力パルスを検出することができない。
However, as shown in FIG. 12, the phase of the clock pulse is delayed with respect to the input pulse, and the rising edge of the clock pulse C (j) and the inverted clock pulse BarC (j) is located at a position where the input pulse does not exist. Clock pulse C (j)
Or the input pulse cannot be captured even with the inverted clock pulse BarC (j). For this reason, the input pulse cannot be detected even though the input pulse has arrived for the reason described above.
また、図13に示すように、入力パルスに対してクロックパルスの位相が更に遅れてきて、反転クロックパルス BarC(j) の立ち上がりと入力パルスとが重なっている場合では、反転クロックパルス BarC(j) にて入力パルスを取り込むことができる。 As shown in FIG. 13, when the phase of the clock pulse is further delayed with respect to the input pulse and the rising edge of the inverted clock pulse BarC (j) overlaps with the input pulse, the inverted clock pulse BarC (j ) Can be used to capture input pulses.
このように、入力パルス及びクロックパルスC(j) のデューティ比を共に50%以下とした場合には、入力パルスのLレベルの期間のときにクロックパルスC(j) 、あるいは反転クロックパルス BarC(j) の両方共に入力パルスを取り込むことができない。そのため、入力パルスとクロックパルスC(j) のデューティ比も共に50%にする必要がある。 Thus, when the duty ratio of both the input pulse and the clock pulse C (j) is 50% or less, the clock pulse C (j) or the inverted clock pulse BarC ( Both of j) cannot capture an input pulse. Therefore, both the duty ratio of the input pulse and the clock pulse C (j) must be 50%.
次に、図14〜図16に示すように、入力パルスのデューティ比は50%とし、クロックパルスC(j) のデューティ比を50%以下にした場合について説明する。
図14は、入力パルスの位置とクロックパルスC(j) の立ち上がり時点が重なっている場合であり、この場合はクロックパルスC(j) にて入力パルスを取り込むことができる。
Next, as shown in FIGS. 14 to 16, the case where the duty ratio of the input pulse is 50% and the duty ratio of the clock pulse C (j) is 50% or less will be described.
FIG. 14 shows a case where the position of the input pulse and the rising point of the clock pulse C (j) overlap, and in this case, the input pulse can be captured by the clock pulse C (j).
しかし、図15に示すように、入力パルスに対してクロックパルスの位相が遅れてきて、入力パルスが存在しない位置にクロックパルスC(j) と反転クロックパルス BarC(j) の立ち上がりが位置している場合では、クロックパルスC(j)
または反転クロックパルス BarC(j) でも入力パルスを取り込むことができない。そのため、上述した理由により入力パルスが到来しているにも関わらず、入力パルスを検出することができない。
However, as shown in FIG. 15, the phase of the clock pulse is delayed with respect to the input pulse, and the rising edge of the clock pulse C (j) and the inverted clock pulse BarC (j) is located at a position where the input pulse does not exist. Clock pulse C (j)
Or the input pulse cannot be captured even with the inverted clock pulse BarC (j). For this reason, the input pulse cannot be detected even though the input pulse has arrived for the reason described above.
また、図16に示すように、入力パルスに対してクロックパルスの位相が更に遅れてきて、反転クロックパルス BarC(j) の立ち上がりと入力パルスとが重なっている場合では、反転クロックパルス BarC(j) にて入力パルスを取り込むことができる。 As shown in FIG. 16, when the phase of the clock pulse is further delayed with respect to the input pulse and the rising edge of the inverted clock pulse BarC (j) overlaps with the input pulse, the inverted clock pulse BarC (j ) Can be used to capture input pulses.
このように、入力パルスのデューティ比を50%としていても、クロックパルスC(j) のデューティ比を50%以下とした場合には、入力パルスのLレベルの期間のときにクロックパルスC(j) 、あるいは反転クロックパルス BarC(j) の両方共に入力パルスを取り込むことができない。そのため、入力パルスとクロックパルスC(j) のデューティ比も共に50%にする必要がある。 Thus, even if the duty ratio of the input pulse is 50%, if the duty ratio of the clock pulse C (j) is 50% or less, the clock pulse C (j ) Or the inverted clock pulse BarC (j) cannot be input. Therefore, both the duty ratio of the input pulse and the clock pulse C (j) must be 50%.
図17及び図18は、本実施形態とは異なり、受光部2の発振器27からのクロックパルスC(j) のみで入力パルスを取り込むようにした場合を示している。図17では、入力パルスの位置とクロックパルスC(j) の立ち上がり時点が重なっている場合であり、この場合においてはクロックパルスC(j) にて入力パルスを取り込むことができる。
FIG. 17 and FIG. 18 show a case where the input pulse is captured only by the clock pulse C (j) from the
しかし、図18に示すように、入力パルスに対してクロックパルスの位相が遅れてきて、入力パルスが存在しない位置にクロックパルスC(j) の立ち上がりが位置している場合では、クロックパルスC(j) で入力パルスを取り込むことができない。そのため、入力パルスが到来しているにも関わらず、入力パルスを検出することができない。 However, as shown in FIG. 18, when the phase of the clock pulse is delayed with respect to the input pulse and the rising edge of the clock pulse C (j) is located at a position where the input pulse does not exist, the clock pulse C ( The input pulse cannot be captured in j). Therefore, the input pulse cannot be detected although the input pulse has arrived.
すなわち、図3において同期信号作成回路26が存在せず、発振器27からのクロックパルスC(j) が直接シフトレジスタ25の各フリップフロップ41〜45のクロック端子CLKに入力されていると、図18に示すように、クロックパルスC(j) の立ち上がり時点では、入力パルスはLレベルとなっているので、このLレベルの信号が順次シフトされていくことになる。
そのため、入力パルスが連続して到来しているにも関わらず、入力パルスのLレベルの部分をシフトすることになり、入力パルスを正確に検出して取り込むことができなくなる。
That is, when the synchronization
Therefore, although the input pulses arrive continuously, the L level portion of the input pulses is shifted, and the input pulses cannot be accurately detected and captured.
特に、反転クロックパルス BarC(j) を用いずに、クロックパルスC(j) のみで入力パルスを取り込もうとした場合には、入力パルスに対してクロックパルスC(j) の位相が相対的に進んだり、遅れたりしてズレてくるため、図17に示すように、クロックパルスC(j) の立ち上がりの時点で、入力パルスが存在しない限り入力パルスを取り込むことができない。 In particular, when the input pulse is attempted to be captured only by the clock pulse C (j) without using the inverted clock pulse BarC (j), the phase of the clock pulse C (j) advances relatively with respect to the input pulse. As shown in FIG. 17, the input pulse cannot be captured unless the input pulse exists at the rising edge of the clock pulse C (j).
そのため、図18に示すように、入力パルスが到来しているにも関わらず、クロックパルスC(j) の立ち上がり時点で、入力パルスが位置していない時は、クロックパルスC(j) で入力パルスを検出することができない。すなわち、クロックパルスC(j) の立ち上がりが入力パルスより外れてから、クロックパルスC(j) の位相が入力パルスに対して徐々に遅れていき、クロックパルスC(j) の立ち上がりが入力パルスと重なるまで、クロックパルスC(j) にて入力パルスを取り込むことができないという誤動作が生じることになる。 Therefore, as shown in FIG. 18, if the input pulse is not located at the rising edge of the clock pulse C (j) even though the input pulse has arrived, the input is made with the clock pulse C (j). The pulse cannot be detected. That is, after the rising edge of the clock pulse C (j) deviates from the input pulse, the phase of the clock pulse C (j) gradually delays with respect to the input pulse, and the rising edge of the clock pulse C (j) becomes the input pulse. Until they overlap, a malfunction occurs in which the input pulse cannot be captured by the clock pulse C (j).
このように本実施形態では、同期信号作成回路26により、受光素子21からの入力パルス信号を、受光部2の発振器27のクロックパルスC(j) またはこのクロックパルスC(j) を反転させた反転クロックパルス BarC(j) のどちらで同期して受信したかを判定すると共に、シフトレジスタ25に送るクロックパルスを、クロックパルスC(j) でパルス信号を受信した場合にはクロックパルスC(j) とし、反転クロックパルス BarC(j) でパルス信号を受信した場合には反転クロックパルス BarC(j) としてシフトレジスタ25の同期をとるようにしている。
これにより、投光部1とは別個の発振器27を受光部2側に設けていても、到来する入力パルスをクロックパルスC(j) と反転クロックパルス BarC(j) とで全周期にわたって常時監視しているので、入力パルスに対してクロックパルスの位相が進んだり、遅れたりしても、フリップフロップ24から取り込んだ信号をシフトレジスタ25で確実にシフトさせることができ、そのため、誤動作なく正常動作をさせることができる。
As described above, in this embodiment, the synchronization
Thereby, even if an
上述のようにして、フリップフロップ24を介して入力された入力パルスが同期信号作成回路26で自動的に選択した同期信号(クロックパルスC(j) または反転クロックパルス BarC(j) )にて順次シフトされていく。次に、このシフトレジスタ25からの信号にて検出対象物体3の有無の判定を行なう検出判定回路28の動作について、図4及び図19を用いて説明する。
なお、動作説明は、図1に示す反射形で、クロックパルスはC(j) の場合で説明する。反射形の場合であるので、検出対象物体3を検出しない場合には、受光部2の受光素子21は入力パルスを受光せず、検出対象物体3を検出した場合に、投光部1の投光素子13からのパルス変調光が検出対象物体3に当たって反射し、検出対象物体3からの反射したパルス変調光、つまり入力パルスを受光素子21が受光する場合である。
As described above, the input pulses input through the flip-
The operation will be described in the case of the reflection type shown in FIG. 1 and the clock pulse being C (j). Since it is a reflection type, when the
図4におけるa点〜l点と、図19に示す(a)〜(l)の波形とは対応している。先ず、図19(a)に示すように、時刻t0にて入力パルスA1がフリップフロップ24のセット入力端子Sに入力され、同時にQ出力は図19(b)に示すようにHレベルとなる。次に、図4及び図19(c)に示すように、上述したように自動的に選択されたクロックパルスC(j) がオアゲートG8からシフトレジスタ25の各フリップフロップ41〜45のクロック端子CLKに入力されている。
The points a to l in FIG. 4 correspond to the waveforms (a) to (l) shown in FIG. First, as shown in FIG. 19A, the input pulse A1 is inputted to the set input terminal S of the flip-
時刻t1でクロックパルスC(j) の立ち上がりにてフリップフロップ24のQ出力のHレベルの信号がシフトレジスタ25の第1段目のフリップフロップ41に取り込まれて、フリップフロップ41のQ出力SF1はHレベルとなる(図19(d)参照)。
次に、2つ目の入力パルスA2が到来し、時刻t2でクロックパルスC(j) により取り込まれ、同時に2段目のフリップフロップ42にQ出力SF1がシフトされてQ出力SF2がHレベルとなる。同様に時刻t3で3つ目の入力パルスA3が取り込まれ、さらに、時刻t4で4つ目の入力パルスA4が取り込まれ、フリップフロップ42、43のQ出力SF2、SF3が後段のフリップフロップ43、44にシフトされる。
At time t1, the H level signal of the Q output of the flip-
Next, the second input pulse A2 arrives and is taken in by the clock pulse C (j) at time t2, and at the same time, the Q output SF1 is shifted to the second-stage flip-
次に、時刻t5で5つ目の入力パルスA5がクロックパルスC(j) にてシフトレジスタ25のフリップフロップ41に取り込まれたときに、シフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5は全てHレベルとなり、そのため、図19(i)に示すようにアンドゲートG10の出力はHレベルとなる。
なお、シフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5がHレベルとなると、図4に示すインバータゲートG21〜G25によりアンドゲートG11の入力はLレベルとなるので、このアンドゲートG11の出力はLレベルとなっている(図19(j)参照)。
Next, when the fifth input pulse A5 is taken into the flip-
When the Q outputs SF1 to SF5 of the flip-
アンドゲートG10の出力がHレベルとなると、図4に示すフリップフロップ35のセット入力端子SがHレベルとなって、フリップフロップ35のQ出力は図19(k)に示すようにHレベルとなる(時刻t5参照)。このフリップフロップ35のQ出力がHレベルとなるということは、5つの入力パルスAが所定の周期で連続して到来したということであり、検出対象物体3を検出したという判定検出出力を出力することになる。なお、フリップフロップ35のQbar 出力は、時刻t5でHレベルからLレベルとなる(図19(l)参照)。
When the output of the AND gate G10 becomes H level, the set input terminal S of the flip-
上記の場合は、5つの入力パルスAが所定の周期で連続して受信された場合には、検出対象物体3が存続するということである。この検出対象物体3の検出に際しては、ここでは入力パルスAが5つ受信された場合としているが、入力パルスAの数は任意に設定することはもちろん可能である。かかる場合には、入力パルスAの数に対応する分だけシフトレジスタ25のフリップフロップの段数も設定することになる。
In the above case, when the five input pulses A are continuously received at a predetermined cycle, the
次に、検出対象物体3が通り過ぎて、入力パルスAが受信されなくなると、時刻t6でフリップフロップ24のQ出力はLレベルとなっており、このLレベルがクロックパルスC(j) にてシフトレジスタ25に取り込まれる。すると図19(d)に示すように、シフトレジスタ25の第1段目のフリップフロップ41のQ出力はLレベルとなる。
このフリップフロップ41のQ出力がLレベルとなると、図19(i)に示すようにアンドゲートG10の出力はLレベルとなる。また、このとき、フリップフロップ35のQ出力はHレベルのままである。
Next, when the
When the Q output of the flip-
時刻t7から時刻t9において、入力パルスAは存在しないので、クロックパルスC(j) によりシフトレジスタ25内でLレベルがシフトされていき、シフトレジスタ25の各フリップフロップ41〜44のQ出力SF1〜SF4はそれぞれLレベルとなる。
次に、時刻t10でも入力パルスAは存在しないので、クロックパルスC(j)
にてフリップフロップ24のQ出力のLレベルが取り込まれることで、シフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5はすべてLレベルとなる。
Since the input pulse A does not exist from time t7 to time t9, the L level is shifted in the
Next, since the input pulse A does not exist at time t10, the clock pulse C (j)
Since the L level of the Q output of the flip-
シフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5は全てLレベルとなると、アンドゲートG11の入力は全てHレベルとなるので、該アンドゲートG11の出力はHレベルとなる(図19(j)参照)。
アンドゲートG11のQ出力がHレベルとなることで、フリップフロップ35のリセット入力端子RにはHレベルの信号が入力されて、該フリップフロップ35をリセットする。フリップフロップ35がリセットされると、フリップフロップ35のQ出力は時刻t10でLレベルとなり(図19(k)参照)、Qbar 出力はHレベルとなる(図19(l)参照)。
When the Q outputs SF1 to SF5 of the flip-
When the Q output of the AND gate G11 becomes H level, an H level signal is input to the reset input terminal R of the flip-
ここでは、入力パルスAが連続して5つ受信されない場合には、検出対象物体3が存在しないということとしており、そのため、フリップフロップ35のQ出力がLレベルを出力することで、検出対象物体3は検出していないということである。そして、フリップフロップ35はリセットされた状態で、次の入力パルスAが受信されるのを待機することになる。
Here, when five input pulses A are not received in succession, the
なお、本発明の回路を透過形の光電センサとして使用する場合は、連続して所定数の入力パルスが受信されない場合は、検出対象物体3が有りで、連続して所定数の入力パルスが受信された場合には、検出対象物体3は無しということである。そのため、図4に示すフリップフロップ35のQbar 出力がHレベルとなった時に、検出対象物体3が有りで、Qbar 出力がLレベルとなっている時は、検出対象物体3は無しということになる。
したがって、フリップフロップ35のQ出力とQbar 出力とを使い分けることで、同じ回路構成で、反射形の光電センサにも、また、透過形の光電センサにも適用することができる。
When the circuit of the present invention is used as a transmissive photoelectric sensor, if a predetermined number of input pulses are not continuously received, the
Therefore, by properly using the Q output and Qbar output of the flip-
なお、上記の説明では、クロックパルスがC(j) の場合として説明したが、クロックパルスが反転クロックパルス BarC(j) の場合でも同様なので、詳細な説明は省略する。 In the above description, the case where the clock pulse is C (j) has been described. However, since the same applies to the case where the clock pulse is the inverted clock pulse BarC (j), detailed description thereof is omitted.
次に、正規の入力パルス信号以外の外乱光(光ノイズ)を受光素子21が受光した場合について図20により説明する。図20(a)は入力パルスを示しているが、今の状態では入力パルスは受光されておらず、(b)に示すように3つのパルス状の光ノイズを受光素子21が受光して、フリップフロップ24のQ出力から出力された場合を示している。
Next, a case where the
先ず、1つ目の光ノイズN1が受光され、時刻t1でクロックパルスC(j) によりシフトレジスタ25の第1段目のフリップフロップ41に取り込まれ、フリップフロップ41のQ出力SF1はHレベルとなる(図20(d)参照)。
次に、2つ目の光ノイズN2が受光され、時刻t2でクロックパルスC(j) によりシフトレジスタ25に取り込まれ、2段目のフリップフロップ42のQ出力SF2はHレベルとなる((e)参照)。
First, the first optical noise N1 is received, and is taken into the first-stage flip-
Next, the second optical noise N2 is received and taken into the
時刻t3では、光ノイズは存在しないので、その時のLレベルがシフトレジスタ25のフリップフロップ41に取り込まれ、該フリップフロップ41のQ出力SF1はLレベルとなる。また、このときシフトレジスタ25はクロックパルスC(j) により順次シフトされていくので、3段目のフリップフロップ43のQ出力SF3はHレベルとなる。
3つ目の光ノイズN3が受光されたときは、クロックパルスC(j) の立ち上がり時点とは重ならないので、この光ノイズN3はシフトレジスタ25には取り込まれない。そして、時刻t4〜時刻t6でそれぞれクロックパルスC(j) によりシフトレジスタ25はシフトされていき、時刻t7の時点で、シフトレジスタ25のすべてのフリップフロップ41〜45のQ出力SF1〜SF5はLレベルとなる。
At time t3, since no optical noise exists, the L level at that time is taken into the flip-
When the third optical noise N3 is received, the optical noise N3 is not taken into the
時刻t7でシフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5がLレベルとなるので、アンドゲートG11の出力はHレベルとなって、このHレベルの信号がフリップフロップ35のリセット入力端子Rに入力される。しかし、光ノイズが発生している間は、判定出力であるフリップフロップ35のQ出力、Qbar 出力は、光ノイズの発生より前の状態を保持しているので、図20(k)(l)に示すように変化はない。つまり、以前の状態を保持している。
At time t7, the Q outputs SF1 to SF5 of the respective flip-
このように、光ノイズが連続して複数が受光されても、光ノイズと入力パルス及びクロックパルスとの周期を異にするため、たとえ2つの光ノイズN1、N2によりシフトレジスタ25でシフトされていっても、シフトレジスタ25の各フリップフロップ41〜45のQ出力が全てHレベルとならず、そのため、光ノイズが受光されても、検出対象物体3の判定出力は誤って出力されることはない。
In this way, even if a plurality of optical noises are received successively, the optical register is shifted by the
ここで、光ノイズが正規のパルス変調光と周期等が全く同一の場合には、投光部1の発振器11と、受光部2の発振器27の発生周波数を可変抵抗を用いて変えることで、光ノイズによる誤動作を防止することができる。なお、この場合、可変させた周波数(周期)のデューティ比は50%とする。
また、一定レベル以上の光ノイズが発生している場合では、投光部1の増幅回路12のレベルを上げると共に、受光部2の波形整形回路23でのシュミットレベルを上げることで、正規のパルス変調光を効果的に受光することができる。
Here, when the optical noise has the same period as the regular pulse-modulated light, the frequency generated by the
Further, when optical noise of a certain level or more is generated, the level of the
次に、何らかの外乱によって正規のパルス変調光が部分的に消えてしまって、入力パルスが一部消滅した場合について図21により説明する。図21(a)に示すように、本来、5つの入力パルスA1〜A5が受光されるべきであるが、検出対象物体3以外のゴミ等の異物が風などにより飛んで来て、パルス変調光の光路を遮り、受光部2の受光素子21が正規のパルス信号を受光するのを妨げた場合である。図21に示す例では、3つ目と4つ目の入力パルスA3、A4が受光されなかった場合を示している。
Next, a case where the regular pulse modulated light partially disappears due to some disturbance and the input pulse partially disappears will be described with reference to FIG. As shown in FIG. 21 (a), five input pulses A1 to A5 should be received originally, but foreign matters such as dust other than the
1つ目の入力パルスA1と、2つ目の入力パルスA2では、それぞれ時刻t1、時刻t2でクロックパルスC(j) により取り込まれ、シフトレジスタ25のフリップフロップ41、42のQ出力SF1、SF2をそれぞれシフトさせていく。
時刻t3では、入力パルスA3は受光していないため、フリップフロップ24の出力はLレベルであり、そのため、時刻t3でクロックパルスC(j) によりシフトレジスタ25の第1段目のフリップフロップ41はLレベルが取り込まれ、該フリップフロップ41のQ出力SF1はLレベルとなる(図21(d)参照)。このとき、シフトレジスタ25のフリップフロップ42、43はシフトされてQ出力SF2、SF3はHレベルとなっている((e)(f)参照)。
The first input pulse A1 and the second input pulse A2 are captured by the clock pulse C (j) at time t1 and time t2, respectively, and Q outputs SF1 and SF2 of the flip-
At time t3, since the input pulse A3 is not received, the output of the flip-
次に、4つ目の入力パルスA4も受光していないため、フリップフロップ24の出力はLレベルであり、そのため、時刻t4でクロックパルスC(j) によりシフトレジスタ25の第1段目のフリップフロップ41はLレベルが取り込まれ、該フリップフロップ41のQ出力SF1はLレベルとなる(図21(d)参照)。このとき、シフトレジスタ25のフリップフロップ43、44はシフトされてQ出力SF3、SF4はHレベルとなっている((f)(g)参照)。
Next, since the fourth input pulse A4 is not received, the output of the flip-
5つ目の入力パルスA5は受光されているので、時刻t5でクロックパルスC(j) によりシフトレジスタ25の第1段目フリップフロップ41はHレベルの信号が取り込まれ、該フリップフロップ41のQ出力SF1はHレベルとなる(図21(d)参照)。
また、シフトレジスタ25の5段目のフリップフロップ45のQ出力SF5もHレベルとなる((h)参照)。5つ目の入力パルスA5が受光されても、時刻t5では、シフトレジスタ25のフリップフロップ42、43のQ出力SF2、SF3がLレベルとなっているので、アンドゲートG10の出力はLレベルである(図21(i)参照)。
Since the fifth input pulse A5 is received, at time t5, the first-stage flip-
Further, the Q output SF5 of the fifth flip-
そして、時刻t6以降の5つ目のクロックパルスC(j) の立ち上がりの時刻t10まで、フリップフロップ24のQ出力のLレベルをシフトレジスタ25の各フリップフロップ41〜45が順次シフトしていき、この時刻t10の時点で、シフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5はすべてLレベルとなる。
時刻t10でシフトレジスタ25の各フリップフロップ41〜45のQ出力SF1〜SF5がLレベルとなるので、アンドゲートG11の出力はHレベルとなって、このHレベルの信号がフリップフロップ35のリセット入力端子Rに入力される。しかし、外乱が発生している間は、判定出力であるフリップフロップ35のQ出力、Qbar 出力は、外乱の発生より前の状態を保持しているので、図21(k)(l)に示すように変化はない。つまり、以前の状態を保持している。
The flip-
Since the Q outputs SF1 to SF5 of the flip-
なお、図21において、正常な入力パルスは5個連続としているが、検出対象物体3を検出している場合には、さらに多くの入力パルスが連続して受光されるので、実際には入力パルスA5以降も、入力パルスは連続して受信されるようになっている。
そのため、入力パルスA5から続けて入力されるパルスを5個連続して受信した場合には、検出対象物体3を検出することになり、図21に示すように、途中で入力パルスA3、A4が消滅した場合でも、実際には支障なく検出対象物体3を検出している。
In FIG. 21, five normal input pulses are continuous. However, when the
For this reason, when five consecutively input pulses from the input pulse A5 are received, the
図22は、図4に対する検出判定回路28の他の回路例を示し、シフトレジスタ25の各フリップフロップ41〜45のQbar 出力をアンドゲートG12にて論理積をとり、このアンドゲートG12の出力をフリップフロップ35のリセット入力端子Rに入力したものである。回路動作は図4の場合と同様なので、説明は省略する。
FIG. 22 shows another circuit example of the
ここで、投光部1からのパルス変調光が、万が一光ノイズと一致した場合には、発振器11、27の時定数を決めている抵抗とコンデンサの内の抵抗を可変抵抗にし、パルス変調光の周期、パルス波高値などを変化させることで、光ノイズと全く異なるパルスを自由に、且つ容易に生成することができる。これにより、パルス変調光と光ノイズが一致した場合でも完全に光ノイズを排除することができる。
特に、ポテンショメータなどで、パルス変調光の周期、パルス波高値などを自由に可変させることで、多数の光電センサを隣り同士が接する程、隣接して配置して互いに受光信号が干渉しないように調整を行なう場合でも、例えば、工場の生産ラインの現場で行なうことができるものであり、しかも、光電センサ間の干渉を防止することができる。
Here, if the pulse-modulated light from the
In particular, by using a potentiometer or other means to freely change the period of pulse-modulated light, pulse peak value, etc., the more adjacent photoelectric sensors are placed adjacent to each other, the light-receiving signals do not interfere with each other. Even in the case of performing, for example, it can be performed on the production line of a factory, and interference between photoelectric sensors can be prevented.
また、本発明の要旨である同期信号作成回路26を、第1のフリップフロップ31と、第2のフリップフロップ32と、インバータゲートG1〜G5、アンドゲートG6、G7と、オアゲートG8とで構成しているので、同期信号作成回路26を簡単な構成で、しかも、低コストに構成することができる。
また、この同期信号作成回路26はもちろん、図1に示す回路において、投光素子13を除いた投光部1全体の回路や、受光素子21を除いた受光部2全体の回路をIC化することができる。
Further, the synchronization
In addition to the synchronization
更には、フリップフロップ35のQ出力を反射形の光電センサの出力として用い、該フリップフロップ35のQbar 出力を透過形の光電センサの出力として用いているので、光電センサを反射形として用いる場合でも、透過形として用いる場合でも同じ回路構成のものを使用でき、別個に回路を構成する場合とは異なり、安価に光電センサを製作することができる。
Further, since the Q output of the flip-
なお、本発明の同期信号作成回路26は、光電センサに適用される場合について説明したが、光電センサに限られるものではない。例えば、独自に個別の発振器と信号処理回路を保有している独立した複数の電子システム間で光パルス信号や電子パルス信号を用いた独立システム同士の相互同期制御などが可能である。
従来技術では、独自に電源部、パルス発生部、パルス信号の送受信や信号処理や制御用などのディジタル回路やその他の回路部を保有している電子システムでは、例えば、2つの電子システム間においては、それぞれの個別パルス発生部が発生する個別のクロックパルス信号を完全に同期させてやることによってのみ可能となる2つの独立した電子システム間の完全な連携信号処理や制御などは実現できていなかった。従来技術では、個別パルス発生部が発生する2つの別のクロックパルス信号を完全に同期させてやることは出来ない(ディジタル回路における信号の動作は、専用のクロックパルスに同期させていることが多く、すこし複雑なディジタル回路ではほとんどがそうしている。)。
本発明では、2つの電子システム間において2つの個別のクロックパルス信号を完全に同期させてやることができる方式について、その具体的な事例として、「2つの独立したミニ電子システムである非同期型の光電センサの投光部及び受光部」間において当該発明を説明したものである。
In addition, although the case where the synchronizing
In the prior art, in an electronic system that has its own power supply unit, pulse generation unit, digital circuit for transmission / reception of pulse signals, signal processing and control, and other circuit units, for example, between two electronic systems , Complete linkage signal processing and control between two independent electronic systems, which can only be achieved by completely synchronizing the individual clock pulse signals generated by the individual pulse generators, has not been realized . In the prior art, it is impossible to completely synchronize two different clock pulse signals generated by the individual pulse generator (the signal operation in a digital circuit is often synchronized with a dedicated clock pulse). And most of the more complex digital circuits do so.)
In the present invention, as a specific example of a method that can completely synchronize two individual clock pulse signals between two electronic systems, “asynchronous type two independent mini electronic systems” The invention is described between the light projecting unit and the light receiving unit of the photoelectric sensor.
1 投光部
2 受光部
3 検出対象物体
11 発振器
12 増幅回路
13 投光素子
21 受光素子
22 増幅回路
23 波形整形回路
24 フリップフロップ
25 シフトレジスタ
26 同期信号作成回路
27 発振器
28 検出判定回路
31 第1のフリップフロップ
32 第2のフリップフロップ
G1〜G5 インバータゲート
G6、G7 アンドゲート
G8 オアゲート
DESCRIPTION OF
Claims (6)
前記投光部(1)の投光素子(13)からのパルス変調光を受光する受光素子(21)と、同期信号としてのクロックパルスを出力する第2の発振器(27)と、前記受光素子(21)から出力される入力パルス信号を一旦保持するフリップフロップ(24)と、このフリップフロップ(24)の出力を取り込んで順次シフトさせるシフトレジスタ(25)と、このシフトレジスタ(25)の出力にて検出対象物体(3)の有無を判定する検出判定回路(28)と、前記受光素子(21)、フリップフロップ(24)及びシフトレジスタ(25)の信号経路とは別経路に設けられていて、前記シフトレジスタ(25)にて取り込んだ信号を順次シフトさせるのに前記第2の発振器(27)からのクロックパルスC(j) またはこのクロックパルスC(j) を反転させた反転クロックパルス BarC(j) を該シフトレジスタ(25)の回路動作の同期信号として生成する同期信号作成回路(26)とを有する受光部(2)とを有し、
前記第1の発振器(11)のクロックパルスと前記第2の発振器(27)のクロックパルスとの周期を同一にすると共に、前記投光素子(13)からのパルス変調光を受信可能にすべく第1の発振器(11)及び第2の発振器(27)の両クロックパルスのデューティ比をそれぞれ50%に設定する設定手段を設け、
前記同期信号作成回路(26)を、
前記フリップフロップ(24)への入力パルス信号と同時に入力されて、前記受光部(2)の第2の発振器(27)からのクロックパルスC(j) により前記投光部(1)の投光素子(13)からの入力パルス信号を同期して受信する第1の受信手段(31)と、
前記フリップフロップ(24)への入力パルス信号と同時に入力されて、前記受光部(2)の第2の発振器(27)からの反転クロックパルス BarC(j) により前記投光部(1)の投光素子(13)からの入力パルス信号を同期して受信する第2の受信手段(32)と、
前記受光素子(21)からの入力パルス信号を前記第2の発振器(27)のクロックパルスC(j) または前記反転クロックパルス BarC(j) のどちらで同期して前記受信手段(31)(32)により受信したかを、前記受光部(2)の受光素子(21)にて受光した入力パルス信号と、該受信手段(31)(32)の同期信号としての第2の発振器(27)のクロックパルスC(j) 及び反転クロックパルス BarC(j) とに基づいて判定する判定手段と、
前記シフトレジスタ(25)に送るクロックパルスを、前記判定手段の判定結果に基づいて前記クロックパルスC(j) で入力パルス信号を受信した場合には該クロックパルスC(j) とし、前記反転クロックパルス BarC(j) で入力パルス信号を受信した場合には該反転クロックパルス BarC(j) としてシフトレジスタ(25)の回路動作の同期信号を決定する同期信号決定手段と
で構成し、
前記第1の受信手段(31)にて入力パルス信号が受信された場合には前記同期信号作成回路(26)からのクロックパルスC(j) にて同期して前記シフトレジスタ(25)に入力される入力パルス信号を順次取り込み、
前記第2の受信手段(32)にて入力パルス信号が受信された場合には前記同期信号作成回路(26)からの反転クロックパルス BarC(j) にて同期して前記シフトレジスタ(25)に入力される入力パルス信号を順次取り込むようにしていることを特徴とする光電センサ。 A first oscillator (11) that outputs a clock pulse as a synchronization signal, and a pulse-modulated light having the same period and duty ratio as that of the clock pulse is synchronized with the clock pulse from the first oscillator (11). A light projecting unit (1) having a light projecting element (13) that emits light;
A light receiving element (21) that receives pulse modulated light from the light projecting element (13) of the light projecting unit (1), a second oscillator (27) that outputs a clock pulse as a synchronization signal, and the light receiving element a flip-flop for temporarily holding an input pulse signal outputted from the (21) (24), a shift register which takes in sequential shifts the output of the flip-flop (24) (25), of the shift register (25) A detection determination circuit (28) for determining the presence / absence of the detection target object (3) by output and a signal path for the light receiving element (21), flip-flop (24), and shift register (25) are provided in different paths. The clock pulse C (j) from the second oscillator (27) or this clock pulse is used to sequentially shift the signal received by the shift register (25). A light receiving section (2) having a synchronization signal generating circuit (26) that generates an inverted clock pulse BarC (j) obtained by inverting C (j) as a synchronization signal of the circuit operation of the shift register (25). ,
To make the period of the clock pulse of the first oscillator (11) and the clock pulse of the second oscillator (27) the same, and to receive the pulse modulated light from the light projecting element (13). Setting means for setting the duty ratio of both clock pulses of the first oscillator (11) and the second oscillator (27) to 50%, respectively;
The synchronization signal generating circuit (26)
Wherein are input simultaneously with the input pulse signal to the flip-flop (24), projecting more the light projecting section to the clock pulse C (j) from the second oscillator (27) of the light receiving portion (2) (1) First receiving means (31) for synchronously receiving an input pulse signal from the optical element (13);
The light input to the flip-flop (24) is input simultaneously with the input pulse signal, and the light projecting section (1) is projected by the inverted clock pulse BarC (j) from the second oscillator (27) of the light receiving section (2). Second receiving means (32) for synchronously receiving an input pulse signal from the optical element (13);
An input pulse signal from the light receiving element (21) is synchronized with either the clock pulse C (j) of the second oscillator (27) or the inverted clock pulse BarC (j), and the receiving means (31) (32 ) Is received by the light receiving element (21) of the light receiving section (2) and the second oscillator (27) as a synchronizing signal of the receiving means (31) (32). A determination means for determining based on the clock pulse C (j) and the inverted clock pulse BarC (j);
The clock pulse to be sent to the shift register (25) is the clock pulse C (j) when the input pulse signal is received as the clock pulse C (j) based on the determination result of the determination means, and the inverted clock When an input pulse signal is received with the pulse BarC (j), a synchronizing signal determining means for determining a synchronizing signal for the circuit operation of the shift register (25) as the inverted clock pulse BarC (j);
Consisting of
When the input pulse signal is received by the first receiving means (31), it is input to the shift register (25) in synchronization with the clock pulse C (j) from the synchronization signal generating circuit (26). Sequentially capture input pulse signals
When an input pulse signal is received by the second receiving means (32), the shift register (25) is synchronized with the inverted clock pulse BarC (j) from the synchronization signal generating circuit (26). A photoelectric sensor characterized by sequentially taking input pulse signals .
前記入力パルス信号を前記クロックパルスC(j) にて同期してセット出力を出す第1のフリップフロップ(31)と、
前記入力パルス信号を前記反転クロックパルス BarC(j) にて同期してセット出力を出す第2のフリップフロップ(32)と、
前記第1のフリップフロップ(31)からセット出力が出力された場合には前記反転クロックパルス BarC(j) の出力を阻止すると共に、前記第2のフリップフロップ(32)からセット出力が出力された場合には前記反転クロックパルス BarC(j) を通過させるゲート回路(G4)(G6)と、
前記第2のフリップフロップ(32)からセット出力が出力された場合には前記クロックパルスC(j) の出力を阻止すると共に、前記第1のフリップフロップ(31)からセット出力が出力された場合には前記クロックパルスC(j) を通過させるゲート回路(G5)(G7)と、
前記ゲート回路(G4)(G6)またはゲート回路(G5)(G7)から出力される反転クロックパルス BarC(j) またはクロックパルスC(j) を前記シフトレジスタ(25)に回路動作用の同期信号として送るゲート回路(G8)とで構成していることを特徴とする請求項1に記載の光電センサ。 The synchronization signal generating circuit (26)
A first flip-flop (31) for outputting a set output in synchronization with the input pulse signal by the clock pulse C (j);
A second flip-flop (32) for outputting a set output by synchronizing the input pulse signal with the inverted clock pulse BarC (j);
When the set output is output from the first flip-flop (31), the output of the inverted clock pulse BarC (j) is blocked and the set output is output from the second flip-flop (32). In this case, gate circuits (G4) and (G6) for passing the inverted clock pulse BarC (j),
When the set output is output from the second flip-flop (32), the output of the clock pulse C (j) is blocked and the set output is output from the first flip-flop (31). Includes a gate circuit (G5) (G7) for passing the clock pulse C (j);
The inverted clock pulse BarC (j) or clock pulse C (j) output from the gate circuit (G4) (G6) or gate circuit (G5) (G7) is sent to the shift register (25) as a synchronization signal for circuit operation. The photoelectric sensor according to claim 1 , wherein the photoelectric sensor is configured with a gate circuit (G8) to be transmitted.
前記受光部(2)の受光素子(21)の出力を増幅する増幅回路(22)及びこの増幅回路(22)の出力を波形整形するシュミット回路からなる波形整形回路(23)とを設け、前記増幅回路(22)の増幅度、波形整形回路(23)のシュミットレベル及び第2の発振器(27)の周波数をそれぞれ可変可能としていることを特徴とする請求項4に記載の光電センサ。 An amplifier circuit (12) for amplifying the output of the first oscillator (11) of the light projecting unit (1) is provided, and the amplification degree of the amplifier circuit (12) and the frequency of the first oscillator (11) are variable. Made possible
An amplifying circuit (22) for amplifying the output of the light receiving element (21) of the light receiving unit (2), and a waveform shaping circuit (23) comprising a Schmitt circuit for shaping the output of the amplifying circuit (22); The photoelectric sensor according to claim 4 , wherein the amplification degree of the amplification circuit (22), the Schmitt level of the waveform shaping circuit (23), and the frequency of the second oscillator (27) can be varied .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197329A JP3945813B1 (en) | 2006-07-19 | 2006-07-19 | Photoelectric sensor |
PCT/JP2007/060570 WO2008010347A1 (en) | 2006-07-19 | 2007-05-24 | Photoelectric sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197329A JP3945813B1 (en) | 2006-07-19 | 2006-07-19 | Photoelectric sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3945813B1 true JP3945813B1 (en) | 2007-07-18 |
JP2008028570A JP2008028570A (en) | 2008-02-07 |
Family
ID=38344675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006197329A Expired - Fee Related JP3945813B1 (en) | 2006-07-19 | 2006-07-19 | Photoelectric sensor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3945813B1 (en) |
WO (1) | WO2008010347A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110123A1 (en) * | 2008-03-07 | 2009-09-11 | Kurita Masakatsu | Method for synchronizing asynchronous types of transmitting/receiving apparatuses, and transmitting/receiving apparatuses |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5921130B2 (en) * | 2011-10-12 | 2016-05-24 | アズビル株式会社 | Photoelectric sensor |
CN113358141B (en) * | 2020-03-06 | 2023-05-09 | 欧姆龙(上海)有限公司 | Photoelectric sensor and signal processing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5282066A (en) * | 1975-12-27 | 1977-07-08 | Omron Tateisi Electronics Co | Circuit for photoelectric switch |
JPS5755252Y2 (en) * | 1977-10-14 | 1982-11-29 | ||
JPS62112418A (en) * | 1985-11-11 | 1987-05-23 | Kiiensu:Kk | Photoelectric switch |
-
2006
- 2006-07-19 JP JP2006197329A patent/JP3945813B1/en not_active Expired - Fee Related
-
2007
- 2007-05-24 WO PCT/JP2007/060570 patent/WO2008010347A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110123A1 (en) * | 2008-03-07 | 2009-09-11 | Kurita Masakatsu | Method for synchronizing asynchronous types of transmitting/receiving apparatuses, and transmitting/receiving apparatuses |
Also Published As
Publication number | Publication date |
---|---|
WO2008010347A1 (en) | 2008-01-24 |
JP2008028570A (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
JP2005321403A (en) | Method and device for measuring distance | |
US20050001655A1 (en) | Phase correction circuit | |
JP3945813B1 (en) | Photoelectric sensor | |
JP4339300B2 (en) | Pulse modulation type photodetector and electronic apparatus | |
JP2007157147A (en) | Circuit and method for time-stamping event for fraction of clock cycle | |
US20020149396A1 (en) | Sensor using radiation pulses | |
JP6838532B2 (en) | Sensor device and measurement method | |
JP2003240637A (en) | Light detection method and light detection device | |
JP3478646B2 (en) | Photoelectric switch and photoelectric switch system | |
JP5519456B2 (en) | Edge detection circuit and edge detection method | |
US6717129B1 (en) | Photoelectric sensor using radiation pulses | |
JP2008182425A (en) | Filter circuit | |
JP3062265B2 (en) | Photoelectric switch | |
JP2543615B2 (en) | Photoelectric switch circuit | |
JP4777538B2 (en) | Photoelectric sensor | |
JP2008042501A (en) | Electronic circuit device | |
JP3989099B2 (en) | Phase adjustment circuit | |
JPH0448286B2 (en) | ||
JP2008110189A (en) | Moving object detecting photointerrupter, and electronic device using the same | |
JPS62161074A (en) | Light modulation type detector | |
JPH0511683B2 (en) | ||
JP2002271306A (en) | Serial signal receiving circuit | |
JPS6291020A (en) | Photoelectric switch | |
JP4934980B2 (en) | Bus receiver circuit and noise removing method used for the bus receiver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3945813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160420 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |