JP3941463B2 - Manufacturing method of multilayer printed wiring board - Google Patents
Manufacturing method of multilayer printed wiring board Download PDFInfo
- Publication number
- JP3941463B2 JP3941463B2 JP2001340281A JP2001340281A JP3941463B2 JP 3941463 B2 JP3941463 B2 JP 3941463B2 JP 2001340281 A JP2001340281 A JP 2001340281A JP 2001340281 A JP2001340281 A JP 2001340281A JP 3941463 B2 JP3941463 B2 JP 3941463B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- plating
- insulating substrate
- copper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板上に転写法により多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
近年、エレクトロニクス分野の発展は著しく、電子機器の小型化、高密度実装化及び高性能化（高速化）に伴い、配線板自体の高密度化、即ち導体パターンの微細化、高信頼化が求められている。
【０００３】
絶縁基板上に銅配線パターンを形成するには、サブトラクティブ法が一般に使用されている。
しかし、銅配線パターンが微細化になるとサブトラクティブ法は対応できなくなる問題があった。
【０００４】
微細な銅配線パターンを形成する有効な手段としては、セミアディティブ法が用いられる。
先ず絶縁性基板上に電気めっき導通用の薄い下地銅層を形成し、次いで前記下地銅層の表面にめっき用のフォトレジストマスクパターンを形成する。
次に電解めっき法でマスクパターンの露出した部分に銅めっき被膜を形成し、マスクパターンを剥離する。
最後に、ソフトエッチングで下地銅層の不要となった部分を除去することによって銅配線パターンを形成する。
しかし、銅配線パターンが微細化になってくると最後の下地銅層を除去するためのソフトエッチング工程では銅配線パターンが更に細くなるため、断線したり、剥がれたりすることが発生してしまい、また銅配線パターンの間の幅が狭くなると不要となった下地銅層を完全に除去するには困難になり、そのため銅配線パターン間の絶縁信頼性が低下するなどの問題があった。
【０００５】
更に、セミアディティブ法で銅配線パターンを形成する時にソフトエッチング時に銅配線パターンへのダメージを軽減するために、下地銅層を薄くする必要がある。
しかし下地銅層が薄くなると、下地銅層の厚みのばらつきが生じると同時に抵抗が高くなるので、銅配線パターンのばらつきが大きくなる問題もあった。
【０００６】
また、別の方法として、無電解めっき法を含む工程で微細な銅配線パターンを形成することができる。
先ず、粗化したポリイミド表面に無電解銅めっき用の触媒を付与した後にめっき用のマスクパターンを形成してから、無電解めっきでマスクパターンの露出した部分に銅めっき被膜を形成する。
又は先ず無電解めっきでマスクパターンの露出した部分に１〜５ミクロンの被膜を形成してから更に電解めっきを施して、銅めっき被膜を形成する。
最後にめっき用のマスクパターンを剥離して、銅配線パターンを形成することができる。
しかしこの方法を用いると最も問題になるのは銅配線パターン間のポリイミド表面に残っている触媒である。
現在多く使用されている触媒としてはＰｄ−Ｓｎコロイドが上げられる。
しかし、パラジウムの耐食性が強く、通常のエッチング処理ではポリイミド表面に付着したパラジウムを除去することは困難であり、結局残留のパラジウムは銅配線パターン間の絶縁性を悪くしてしまう問題があった。
【０００７】
【発明が解決しようとする課題】
本発明の解決しようとする課題は、サブトラクティブ法で微細な銅配線パターンを形成しにくいことと、セミアディティブ法で微細な銅配線パターンを形成することができるが、最後のソフトエッチング工程では銅配線パターンに強いダメージを与え、しかも銅配線パターン間の不要となった下地銅層を完全に除去できず、線間絶縁信頼性が低かった。
これらの問題を解決することによって、微細且つ絶縁信頼性の高い銅配線パターンを有する多層プリント配線板を提供することができる。
【０００８】
【課題を解決するための手段】
まず、金属板上にフォトレジストマスクパターン形成する凹状パターン用レジスト形成工程と、金属板の表面にエッチングで銅配線パターンを形成するための凹状パターンを形成する凹状パターン形成工程と、フォトレジストマスクパターンを剥離する凹状パターン用レジスト剥離工程と、金属板の表面に絶縁層を形成する絶縁層形成工程と、金属板の表面の凹状パターン表面の絶縁層を除去するためのフォトレジストマスクパターンを形成する絶縁層用レジスト形成工程と、エッチングで金属板の表面の凹状パターン表面の絶縁層を除去する絶縁層除去工程と、フォトレジストマスクパターンを剥離する絶縁層用レジスト剥離工程とによりなる、金属板の表面に銅配線パターン及びビアランドめっき用凹状パターンを形成することを特徴とする金属転写板の製造方法を提供するものである。
【０００９】
請求項１として、絶縁基板上に転写法により銅配線パターン及びビアランドを形成する多層プリント配線板の製造方法において、凹状パターン以外の部分が絶縁層に覆われている転写板の凹状パターンの中にめっき被膜を形成するめっき工程と、前記めっき被膜の露出面を粗化する粗化工程と、絶縁基板上に転写する転写工程とによって構成される所要の銅配線パターンとビアランドを形成するパターン形成工程と、前記銅配線パターンとビアランドを形成された絶縁基板上に２層目の絶縁基板を接着剤を介して張り付ける張付工程と、前記２層目の絶縁基板上に前記転写法で銅配線パターンとビアランドを形成する第２の転写工程と、レーザでビアを形成するための穴を形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを形成するレジスト形成工程と、めっきでビアを形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを剥離するレジスト剥離工程を、所要回数繰り返すことを特徴とする多層プリント配線板の製造方法を提供するものである。
【００１０】
請求項２として、絶縁基板上に転写法により銅配線パターン及びビアランドを形成する多層プリント配線板の製造方法において、凹状パターン以外の部分が絶縁層に覆われている転写板の凹状パターンの中にめっき被膜を形成するめっき工程と、前記めっき被膜の露出面を粗化する粗化工程と、絶縁基板上に転写する転写工程とによって構成される所要の銅配線パターンとビアランドを形成するパターン形成工程と、前記銅配線パターンとビアランドを形成された絶縁基板上にビアランドの直上に穴を有する２層目の絶縁基板を接着剤を介して張り付ける張付工程と、前記２層目の絶縁基板上に前記転写法で銅配線パターンと中心部に穴を有するビアランドを形成する第２の転写工程と、ビアめっき用フォトレジストマスクパターンを形成するレジスト形成工程と、めっきでビアを形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを剥離するレジスト剥離工程を、所要回数繰り返すことを特徴とする多層プリント配線板の製造方法を提供するものである。
【００１１】
請求項３としては、前記絶縁基板がポリイミド、液晶ポリマから選ばれたものであることを特徴とするプリント配線板の製造方法を提供するものである。
【００１２】
請求項４としては、前記絶縁層がＳｉＯ２、Ａｌ２Ｏ３から選ばれたものであることを特徴とする多層プリント配線板の製造方法を提供するものである。
【００１３】
請求項５として、前記絶縁層の厚みは０．０１μｍ以上であることを特徴とする多層プリント配線板の製造方法を提供するものである。
【００１４】
請求項６としては、前記めっき法で金属表面の凹状パターンの中に形成するめっき被膜の露出面に対して粗化処理をし、その表面粗さＲｚは１μｍ以上であることを特徴とする多層プリント配線板の製造方法を提供するものである。
【００１５】
【発明の実施の形態】
以下、本発明を図１〜５を使い製造工程に従って詳細に説明を行う。
なお、銅配線パターン及びビアランドを形成するための凹状パターンを形成する場合（図１）、および銅配線パターン及び中心部に穴を有するビアランドを形成するための凹状パターンを形成する場合（図２）を併せて説明する。
【００１６】
本発明は、まず、金属板であるステンレス板の表面にエッチングにより銅配線パターンとビアランドを形成するための凹状パターンを形成するためのフォトレジストマスクパターンを形成する（図１（１）、図２（１））。
金属板は、転写の容易性、価格等の関係上ステンレスを用いたが、他の金属材料をもちいるものであっても構わない。
【００１７】
次に、ＦｅＣｌ3をエッチング液として用い、エッチングでステンレス板の表面に凹状パターンを形成してから、剥離液でフォトレジストパターンを剥離した（図１（２）、図２（２））。
エッチング液は、金属材料に応じて適宜選択可能である。
また、フォトレジストも金属材料に応じて適宜選択可能であり、エッチング条件もフォトレジストと金属材料に応じて適宜選択可能であり、剥離液や剥離条件もフォトレジストと金属材料に応じて適宜選択可能である。
凹状パターンの深さは０．１〜１００μｍで、好ましいのは１５μｍである。
また、凹状パターンの幅は０．１〜５０μｍである。
【００１８】
図１（２）に示すのは銅配線パターン及びビアランドを形成するための凹状パターンである。
図２（２）に示すのは銅配線パターン及び中心部に穴を有するビアランドを形成するための凹状パターンである。
【００１９】
次に、スパッタリング法で凹状パターンを形成したステンレス板の表面に絶縁層を形成する（（図１（３）、図２（３）））。
絶縁層の厚みは０．０１〜５μｍで、好ましいのは１μｍである。
０．０１μｍ以下であると、層の形成が困難という問題点が発生する。
【００２０】
絶縁層としては、ＳｉＯ2、Ａｌ2Ｏ3等が使用できる。
この絶縁層の役割は後に行われるめっきの時に凹状パターン以外の部分にめっき被膜を形成させないためである。
ＳｉＯ2、Ａｌ2Ｏ3以外であっても、後に行われるめっきの時に凹状パターン以外の部分にめっき被膜を形成させないものであれば他の材料も可能である。
【００２１】
次に、エッチングでステンレス板の表面の凹状パターン内の絶縁層を除去するためのレジストマスクパターンを形成する（図１（４）、図２（４））。
【００２２】
次に、エッチングでステンレス板の表面の凹状パターン内の絶縁層を除去してから、剥離液でフォトレジストパターンを剥離することにより、銅配線パターン及びビアランド転写用のステンレス転写板を作製することができる（図１（５）、図２（５））。
エッチング液は、金属材料に応じて適宜選択可能である。
また、フォトレジストも金属材料に応じて適宜選択可能であり、エッチング条件もフォトレジストと金属材料に応じて適宜選択可能であり、剥離液や剥離条件もフォトレジストと金属材料に応じて適宜選択可能である。
【００２３】
図１（５）に示すのは銅配線パターン及びビアランドを転写するためのステンレス転写板（第一種転写板）である。
図２（５）に示すのは銅配線パターン及び中心部に穴を有するビアランドを転写するためのステンレス転写板（第二種転写板）である。
【００２４】
次に、第一種転写板を用い、電解銅めっきを行う。
この時、凹状パターン以外の部分が絶縁層に覆われているため、めっき被膜が凹状パターンにしか形成できないことになる。
めっき被膜が１〜１０μｍの高さでオーバーに形成される（図３（１））。
好ましいのは５μｍである。
この目的は後の転写工程でめっき被膜と絶縁基板との密着性をよくするためである。
【００２５】
次に、前記凹状パターン内の銅めっき被膜のオーバー部分を粗化する（図３（２））。
その表面粗さＲｚは１μｍ以上である。
１μｍ未満であると、絶縁基板との密着力が弱いという問題点が発生するからである。
【００２６】
本発明における粗化用の薬液としては、三菱ガス化学株式会社製ＣＰＥ−９００や、旭電化工業株式会社製テックＳＯ−Ｇなどがあるが好ましいが、これに限らない。
【００２７】
次に、凹状パターン内の銅めっき被膜を絶縁基板上に転写することによって、１層目の絶縁基板上で１層目の銅配線パターンとビアランドを形成することができる（図３（３））。
また、絶縁基板と接触する銅めっき被膜部分が粗化されたため、絶縁基板との接着力が増強され、ピール強度を向上することができる。
【００２８】
本発明における絶縁基板としては、他の材料でも良いが、ポリイミド、液晶ポリマ等が好ましい。
【００２９】
次に、１層目の銅配線パターンとビアランドの表面を必要に応じて粗化してから、１層目の銅配線パターンとビアランドを形成した１層目の絶縁基板上に２層目の絶縁基板を接着剤を介して、張り付ける（図３（４））。
粗化工程は、００２５、００２６と同様である。
接着剤は、絶縁基板どうし、絶縁基板と銅との接着性等を考慮して適宜選択可能である。
【００３０】
前記００２４〜００２７と同様の方法で２層目の絶縁基板上に２層目の銅配線パターンとビアランドを形成することができる（図３（５））。
【００３１】
次に、レーザで２層目のビアランドとその直下の絶縁層を貫通させ、ビアを形成するための穴を形成する（図４（６））。
レーザは、ビアを形成するための穴を形成できるものであれば各種波長、出力のものを用いる事が可能である。
【００３２】
次に、ビアめっき用のフォトレジストマスクパターンを形成する（図４（７））。
その目的は後のビアめっきを行う時に他の銅配線パターンにめっき被膜を形成させないようにするためである。
従って、このマスクパターンは２層目のビアランドの穴部分しか開いていない。
また、フォトレジストも絶縁基板に応じて適宜選択可能であり、露光現像条件もフォトレジストに応じて適宜選択可能である。
【００３３】
次に、銅めっきでビアを形成し、１層目と２層目の銅配線パターンをビアを通してつなげることができる（図４（８））。
【００３４】
最後に、剥離液でビアめっき用のフォトレジストマスクパターンを剥離することによって、２層のプリント配線板を形成することができる（図４（９））。
また、剥離液も、フォトレジストや絶縁基板に応じて適宜選択可能であり、剥離条件もフォトレジストに応じて適宜選択可能である。
【００３５】
このように繰り返していけば、多層プリント配線板を形成することができる。
【００３６】
また、以下の工程で多層プリント配線板を形成することもできる。
【００３７】
まず、前記００２４〜００２７の方法で１層目の絶縁基板上に１層目の銅配線パターンとビアランドを形成することができる（図３（３））。
【００３８】
次に、１層目の銅配線パターンとビアランドの表面を粗化してから、１層目の銅配線パターンとビアランドを形成した１層目の絶縁基板上に２層目の絶縁基板を接着剤を介して、張り付ける。
この２層目の絶縁基板は予めパターニングされ、ビアを形成するための穴が開いている（図５（１））。
【００３９】
次に、第二種のステンレス転写板を用い、前記００２４〜００２７の方法で２層目の絶縁基板上に２層目の銅配線パターンとビアランドを形成することができる（図５（２））。
【００４０】
次に、００３２〜００３５の方法で多層プリント配線板を形成することができる。
【００４１】
この方法は形成された２層目の絶縁基板とビアランドの中心部に予めビアめっき用のパターンを形成したので、レーザで穴開けとその後の処理工程を省くことができる特徴がある。
【００４２】
【実施例】
（実施例１）
まず、厚さ１ｍｍのステンレス板１の表面にエッチングにより銅配線パターンとビアランドを形成するための凹状パターンを形成するためのフォトレジストマスクパターン２（フォトレジスト東京応化株式会社製：製品名ＰＭＥＲ Ｐ−６０００）を形成した（図１（１）、図２（１））参照）。
【００４３】
次に、ＦｅＣｌ3を用いて、エッチングでステンレス板の表面に深さ１５μｍの凹状パターン３、４、５を形成してから、剥離液（東京応化株式会社製：製品名ＰＭＥＲ剥離液ＰＳ）でフォトレジストパターンを剥離した（図１（２）、図２（２）参照）。
３、４、５はそれぞれ銅配線パターン、ビアランドと中心部に穴が開いたビアランドを形成する用の凹状パターンである。
【００４４】
次に、スパッタリング法でステンレス板１の表面に厚み１μｍのＳｉＯ2絶縁層６を形成した（図１（３）、図２（３）参照）。
【００４５】
次に、ステンレス板１の表面の凹状パターン内のＳｉＯ2絶縁層を除去するために、ＳｉＯ2絶縁層の上にフォトレジストパターン７（フォトレジスト東京応化株式会社製：製品名ＰＭＥＲ Ｐ−６０００）を形成した（図１（４）、図２（４）参照）。
【００４６】
次に、ふっ酸を用いて、エッチングでステンレス板の表面の凹状パターン内のＳｉＯ2絶縁層を除去してから、剥離液（東京応化株式会社製：製品名ＰＭＥＲ剥離液ＰＳ）でフォトレジストパターンを剥離することによって、第一種転写板８（図１（５）参照）と第二種転写板９（図２（５）参照）を作製することができる。
【００４７】
（実施例２）
第一種転写板を用い、電解銅めっきを行うことにより、凹状パターン内に高さ２μｍをオーバーする銅配線パターン１０、１１を形成した（図３（１）参照）。
【００４８】
次に、三菱ガス化学株式会社製ＣＰＥ−９００で前記めっき被膜１０、１１の露出面を粗化した（図３（２）参照）。
表面粗さＲｚは１μｍ以上であった。
【００４９】
次に、前記露出面が粗化されためっき被膜をポリイミド基板１３上に転写することによって、１層目のポリイミド基板１３上で１層目の銅配線パターンとビアランド１２を形成した（図３（３）参照）。
【００５０】
次に、三菱ガス化学株式会社製ＣＰＥ−９００で銅配線パターンとビアランドの表面を粗化（表面粗さＲｚは１μｍ以上）してから、１層目の銅配線パターンとビアランドを形成した１層目のポリイミド基板上に２層目のポリイミド基板１４を接着剤１４’（エポキシ系接着剤：日立化成株式会社製：製品名ＡＳ２７００厚さ２５μｍ）を介して、張り付けた（図３（４）参照）。
【００５１】
次に、００４７〜００４９の方法で２層目のポリイミド基板１４の表面に２層目の銅配線パターンとビアランド１５を形成した（図３（５）参照）。
【００５２】
次に、レーザでビアを形成するための穴１６を形成した（図４（６）参照）。
【００５３】
次に、ビアめっき用のフォトレジストマスクパターン１７（フォトレジスト東京応化株式会社製：製品名ＰＭＥＲ Ｐ−６０００）を形成した（図４（７）参照）。
【００５４】
次に、銅めっきでビア１８を厚さ２５μｍ形成した（図４（８）参照）。
【００５５】
最後に、剥離液（東京応化株式会社製：製品名ＰＭＥＲ剥離液ＰＳ）でビアめっき用のフォトレジストマスクパターン１７を剥離することによって、２層のプリント配線板を形成した（図４（９）参照）。
【００５６】
このように繰り返していけば、多層プリント配線板を形成することができる。
【００５７】
（実施例３）
００４７〜００４９の工程は実施例１と同じである。
【００５８】
次に、予めビアの位置にレーザ（実施例２のレーザと同一）で穴２０を形成した２層目のポリイミド基板を接着剤（実施例２の接着剤と同一）を介して、１層目の銅配線パターンとビアランドを形成した１層目のポリイミド基板上に張り付けた（図５（１）参照）。
【００５９】
次に、第二種転写板を用い、前記００４７〜００４９の方法で２層目の絶縁基板上に２層目の銅配線パターンとビアランドを形成することができる（図５（２）参照）。
その時ビアランドの真ん中に穴２１が形成されているため、レーザで穴を開ける必要がなくなる。
【００６０】
次に、００５３〜００５６の工程で、多層プリント配線板を形成することができる。
【００６１】
【発明の効果】
本発明によれば、銅配線パターンがまず金属転写板の表面の凹状パターン内で形成してからポリイミド基板に転写するので、高さのばらつきが少なく、また線間の絶縁性も優れている微細な銅配線パターンを有する多層プリント基板を形成することができる。
【図面の簡単な説明】
【図１】本発明のステンレス転写板の製造工程を示す断面図である。
【図２】図１とは別な本発明のステンレス転写板の製造工程を示す断面図である。
【図３】本発明の多層プリント配線板の製造工程を示す断面図である。
【図４】本発明の多層プリント配線板の製造工程の続きを示す断面図である。
【図５】図４、図５とは別な本発明の多層プリント配線板の製造工程を示す断面図である。
【符号の説明】
１ ステンレス板
２ ステンレス表面に凹状パターンを形成するためのレジストマスクパターン
３ 銅配線パターンを形成するための凹状パターン
４ ビアランドを形成するための凹状パターン
５ 中心部に穴を有するビアランドを形成するための凹状パターン
６ 絶縁層
７ 凹状パターン内の絶縁層を除去するためのレジストマスクパターン
８ 第一種転写板
９ 第二種転写板（ビアランドの中心部に穴を有する）
１０ めっき被膜（銅配線パターン）
１１ めっき被膜（ビアランド）
１２ １層目の銅配線パターン及びビアランド
１３ １層目の絶縁基板
１４ ２層目の絶縁基板
１４’接着剤
１５ ２層目の銅配線パターン及びビアランド
１６ レーザで形成したビアめっき用の穴
１７ ビアめっき用のレジストマスクパターン
１８ ビア
１９ ２層プリント配線板
２０ ２層目のポリイミド基板上に形成された穴パターン
２１ ビアめっき用の穴[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a multilayer printed wiring board by transfer onto an insulating substrate.
[0002]
[Prior art]
In recent years, the development of the electronics field has been remarkable, and with the miniaturization, high-density mounting, and high performance (high speed) of electronic devices, the density of the wiring board itself, that is, the miniaturization of the conductor pattern and the high reliability have been demanded. It has been.
[0003]
In order to form a copper wiring pattern on an insulating substrate, a subtractive method is generally used.
However, there is a problem that the subtractive method cannot be used when the copper wiring pattern is miniaturized.
[0004]
A semi-additive method is used as an effective means for forming a fine copper wiring pattern.
First, a thin base copper layer for electroplating conduction is formed on an insulating substrate, and then a photoresist mask pattern for plating is formed on the surface of the base copper layer.
Next, a copper plating film is formed on the exposed portion of the mask pattern by electrolytic plating, and the mask pattern is peeled off.
Finally, a copper wiring pattern is formed by removing unnecessary portions of the underlying copper layer by soft etching.
However, when the copper wiring pattern becomes finer, the soft etching process for removing the final base copper layer further thins the copper wiring pattern, which may cause disconnection or peeling. Further, when the width between the copper wiring patterns becomes narrow, it becomes difficult to completely remove the unnecessary underlying copper layer, and thus there is a problem that the insulation reliability between the copper wiring patterns is lowered.
[0005]
Furthermore, when the copper wiring pattern is formed by the semi-additive method, it is necessary to make the underlying copper layer thin in order to reduce damage to the copper wiring pattern during soft etching.
However, when the underlying copper layer is thin, the thickness of the underlying copper layer is varied and the resistance is increased at the same time, so that there is a problem that the variation of the copper wiring pattern is increased.
[0006]
As another method, a fine copper wiring pattern can be formed in a process including an electroless plating method.
First, after applying a catalyst for electroless copper plating to the roughened polyimide surface, a plating mask pattern is formed, and then a copper plating film is formed on the exposed portion of the mask pattern by electroless plating.
Alternatively, first, a 1 to 5 micron film is formed on the exposed portion of the mask pattern by electroless plating, and then electrolytic plating is performed to form a copper plating film.
Finally, the plating mask pattern is peeled off to form a copper wiring pattern.
However, the most problematic problem with this method is the catalyst remaining on the polyimide surface between the copper wiring patterns.
Pd—Sn colloid is a catalyst that is widely used at present.
However, the corrosion resistance of palladium is strong, and it is difficult to remove palladium adhering to the polyimide surface by a normal etching process, and there is a problem that residual palladium deteriorates the insulation between copper wiring patterns.
[0007]
[Problems to be solved by the invention]
The problem to be solved by the present invention is that it is difficult to form a fine copper wiring pattern by a subtractive method and a fine copper wiring pattern can be formed by a semi-additive method. The wiring pattern was severely damaged, and the unnecessary underlying copper layer between the copper wiring patterns could not be completely removed, resulting in low insulation reliability between lines.
By solving these problems, it is possible to provide a multilayer printed wiring board having a fine and highly reliable copper wiring pattern.
[0008]
[Means for Solving the Problems]
First, a resist forming process for a concave pattern for forming a photoresist mask pattern on a metal plate, a concave pattern forming process for forming a concave pattern for forming a copper wiring pattern by etching on the surface of the metal plate, and a photoresist mask pattern Forming a resist pattern for removing the concave pattern on the surface of the metal plate, and a resist mask pattern for removing the insulating layer on the surface of the concave pattern on the surface of the metal plate. An insulating layer resist forming step, an insulating layer removing step for removing the insulating layer on the surface of the concave pattern on the surface of the metal plate by etching, and an insulating layer resist removing step for removing the photoresist mask pattern. A copper wiring pattern and via land plating concave pattern are formed on the surface. There is provided a method of manufacturing that the metal transfer plate.
[0009]
As a first aspect of the present invention, in a method for manufacturing a multilayer printed wiring board in which a copper wiring pattern and a via land are formed on an insulating substrate by a transfer method, a portion other than the concave pattern is included in the concave pattern of the transfer plate covered with an insulating layer. A pattern forming process for forming a required copper wiring pattern and via land, which includes a plating process for forming a plating film, a roughening process for roughening the exposed surface of the plating film, and a transfer process for transferring onto the insulating substrate. A pasting step of attaching a second insulating substrate on the insulating substrate on which the copper wiring pattern and the via land are formed with an adhesive; and a copper wiring by the transfer method on the second insulating substrate. Second transfer step for forming pattern and via land, via formation step for forming hole for forming via with laser, and photoresist mask pattern for via plating A multilayer printed wiring board manufacturing method characterized by repeating a resist forming step for forming a via, a via forming step for forming a via by plating, and a resist removing step for removing a photoresist mask pattern for via plating as many times as necessary. It is to provide.
[0010]
As a second aspect of the present invention, in a method for manufacturing a multilayer printed wiring board in which a copper wiring pattern and a via land are formed on an insulating substrate by a transfer method, a portion other than the concave pattern is included in the concave pattern of the transfer plate covered with an insulating layer. A pattern forming process for forming a required copper wiring pattern and via land, which includes a plating process for forming a plating film, a roughening process for roughening the exposed surface of the plating film, and a transfer process for transferring onto the insulating substrate. A pasting step of attaching a second layer insulating substrate having a hole directly on the via land on the insulating substrate on which the copper wiring pattern and the via land are formed with an adhesive; and on the second layer insulating substrate. A second transfer step of forming a copper wiring pattern and a via land having a hole in the center by the transfer method, and forming a photoresist mask pattern for via plating. Provided is a method for manufacturing a multilayer printed wiring board, wherein a resist forming step, a via forming step for forming a via by plating, and a resist removing step for removing a photoresist mask pattern for via plating are repeated as many times as necessary. It is.
[0011]
According to a third aspect of the present invention, there is provided a method for producing a printed wiring board, wherein the insulating substrate is selected from polyimide and liquid crystal polymer.
[0012]
The
[0013]
According to a fifth aspect of the present invention, there is provided a method for producing a multilayer printed wiring board, wherein the insulating layer has a thickness of 0.01 μm or more.
[0014]
According to a sixth aspect of the present invention, the exposed surface of the plating film formed in the concave pattern on the metal surface is roughened by the plating method, and the surface roughness Rz is 1 μm or more. A method for manufacturing a printed wiring board is provided.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to FIGS.
In the case of forming a concave pattern for forming a copper wiring pattern and a via land (FIG. 1), and in the case of forming a concave pattern for forming a copper wiring pattern and a via land having a hole in the center (FIG. 2). Is also described.
[0016]
In the present invention, first, a photoresist mask pattern for forming a copper wiring pattern and a concave pattern for forming a via land is formed on the surface of a stainless steel plate, which is a metal plate (FIGS. 1A and 2). (1)).
For the metal plate, stainless steel is used because of ease of transfer, cost, etc., but other metal materials may be used.
[0017]
Next, using FeCl 3 as an etching solution, a concave pattern was formed on the surface of the stainless steel plate by etching, and then the photoresist pattern was stripped with a stripping solution (FIGS. 1 (2) and 2 (2)).
The etching solution can be appropriately selected according to the metal material.
In addition, the photoresist can also be appropriately selected according to the metal material, the etching conditions can be appropriately selected according to the photoresist and the metal material, and the stripping solution and the stripping conditions can also be appropriately selected according to the photoresist and the metal material. It is.
The depth of the concave pattern is 0.1 to 100 μm, and preferably 15 μm.
The width of the concave pattern is 0.1 to 50 μm.
[0018]
FIG. 1B shows a concave pattern for forming a copper wiring pattern and a via land.
FIG. 2B shows a copper wiring pattern and a concave pattern for forming a via land having a hole in the center.
[0019]
Next, an insulating layer is formed on the surface of the stainless steel plate on which the concave pattern is formed by sputtering ((FIG. 1 (3), FIG. 2 (3)).
The thickness of the insulating layer is 0.01 to 5 μm, and preferably 1 μm.
When the thickness is 0.01 μm or less, there is a problem that it is difficult to form a layer.
[0020]
As the insulating layer, SiO 2 , Al 2 O 3 or the like can be used.
The role of this insulating layer is to prevent the plating film from being formed on portions other than the concave pattern during the subsequent plating.
Even if it is other than SiO 2 and Al 2 O 3, other materials can be used as long as they do not form a plating film on portions other than the concave pattern at the time of subsequent plating.
[0021]
Next, a resist mask pattern for removing the insulating layer in the concave pattern on the surface of the stainless steel plate is formed by etching (FIGS. 1 (4) and 2 (4)).
[0022]
Next, the insulating layer in the concave pattern on the surface of the stainless steel plate is removed by etching, and then the photoresist pattern is peeled off with a stripping solution, thereby producing a stainless steel transfer plate for copper wiring pattern and via land transfer. (Fig. 1 (5), Fig. 2 (5)).
The etching solution can be appropriately selected according to the metal material.
In addition, the photoresist can also be appropriately selected according to the metal material, the etching conditions can be appropriately selected according to the photoresist and the metal material, and the stripping solution and the stripping conditions can also be appropriately selected according to the photoresist and the metal material. It is.
[0023]
FIG. 1 (5) shows a stainless steel transfer plate (first type transfer plate) for transferring copper wiring patterns and via lands.
FIG. 2 (5) shows a stainless steel transfer plate (second-type transfer plate) for transferring a copper wiring pattern and a via land having a hole in the center.
[0024]
Next, electrolytic copper plating is performed using the first type transfer plate.
At this time, since the portion other than the concave pattern is covered with the insulating layer, the plating film can be formed only in the concave pattern.
A plating film is formed over at a height of 1 to 10 μm (FIG. 3 (1)).
Preferred is 5 μm.
The purpose is to improve the adhesion between the plating film and the insulating substrate in a later transfer step.
[0025]
Next, the over portion of the copper plating film in the concave pattern is roughened (FIG. 3 (2)).
Its surface roughness Rz is 1 μm or more.
This is because if the thickness is less than 1 μm, there is a problem that the adhesion to the insulating substrate is weak.
[0026]
Examples of the chemical solution for roughening in the present invention include CPE-900 manufactured by Mitsubishi Gas Chemical Co., Ltd. and Tech SO-G manufactured by Asahi Denka Kogyo Co., Ltd., but are not limited thereto.
[0027]
Next, by transferring the copper plating film in the concave pattern onto the insulating substrate, the first-layer copper wiring pattern and the via land can be formed on the first-layer insulating substrate (FIG. 3 (3)). .
Moreover, since the copper plating film part which contacts an insulated substrate was roughened, the adhesive force with an insulated substrate is strengthened and peel strength can be improved.
[0028]
As the insulating substrate in the present invention, other materials may be used, but polyimide, liquid crystal polymer and the like are preferable.
[0029]
Next, the surface of the first layer copper wiring pattern and via land is roughened as necessary, and then the second layer insulating substrate is formed on the first layer insulating substrate on which the first layer copper wiring pattern and via land are formed. Is pasted through an adhesive (FIG. 3 (4)).
The roughening process is the same as 0025 and 0026.
The adhesive can be appropriately selected by taking into consideration the adhesiveness between the insulating substrates and the copper between the insulating substrates.
[0030]
A second-layer copper wiring pattern and via land can be formed on the second-layer insulating substrate by the same method as in the above-mentioned 0024 to 0027 (FIG. 3 (5)).
[0031]
Next, a hole for forming a via is formed by penetrating the second via land and the insulating layer directly therebelow with a laser (FIG. 4 (6)).
Lasers with various wavelengths and outputs can be used as long as they can form holes for forming vias.
[0032]
Next, a photoresist mask pattern for via plating is formed (FIG. 4 (7)).
The purpose is to prevent a plating film from being formed on other copper wiring patterns when performing subsequent via plating.
Therefore, this mask pattern has only a hole in the second layer via land.
Also, the photoresist can be appropriately selected according to the insulating substrate, and the exposure and development conditions can also be appropriately selected according to the photoresist.
[0033]
Next, vias can be formed by copper plating, and the first and second copper wiring patterns can be connected through the vias (FIG. 4 (8)).
[0034]
Finally, a two-layer printed wiring board can be formed by stripping the photoresist mask pattern for via plating with a stripping solution (FIG. 4 (9)).
The stripping solution can also be appropriately selected according to the photoresist and the insulating substrate, and the stripping conditions can also be appropriately selected according to the photoresist.
[0035]
If it repeats in this way, a multilayer printed wiring board can be formed.
[0036]
Moreover, a multilayer printed wiring board can also be formed in the following steps.
[0037]
First, a first-layer copper wiring pattern and a via land can be formed on the first-layer insulating substrate by the methods 0024 to 0027 (FIG. 3 (3)).
[0038]
Next, after roughening the surface of the first-layer copper wiring pattern and via land, an adhesive is applied to the second-layer insulating substrate on the first-layer insulating substrate on which the first-layer copper wiring pattern and via land are formed. Paste through.
This second insulating substrate is patterned in advance and has a hole for forming a via (FIG. 5A).
[0039]
Next, by using the second type stainless steel transfer plate, the second layer copper wiring pattern and the via land can be formed on the second layer insulating substrate by the method of 0024 to 0027 (FIG. 5 (2)). .
[0040]
Next, a multilayer printed wiring board can be formed by the method of 0032 to 0035.
[0041]
This method is characterized in that a pattern for via plating is formed in advance in the central portion of the formed second-layer insulating substrate and via land, so that drilling with a laser and subsequent processing steps can be omitted.
[0042]
【Example】
Example 1
First, a
[0043]
Next, using FeCl 3 ,
[0044]
Next, a SiO 2 insulating layer 6 having a thickness of 1 μm was formed on the surface of the
[0045]
Next, in order to remove the SiO 2 insulating layer in the concave pattern on the surface of the
[0046]
Next, the SiO 2 insulating layer in the concave pattern on the surface of the stainless steel plate is removed by etching using hydrofluoric acid, and then the photoresist pattern is removed with a stripping solution (product name: PMER stripping solution PS manufactured by Tokyo Ohka Co., Ltd.). The first type transfer plate 8 (refer to FIG. 1 (5)) and the second type transfer plate 9 (refer to FIG. 2 (5)) can be manufactured by peeling the film.
[0047]
(Example 2)
By performing electrolytic copper plating using the first type transfer plate,
[0048]
Next, the exposed surfaces of the plating
The surface roughness Rz was 1 μm or more.
[0049]
Next, the plating film with the exposed surface roughened was transferred onto the polyimide substrate 13 to form a first-layer copper wiring pattern and via land 12 on the first-layer polyimide substrate 13 (FIG. 3 ( 3)).
[0050]
Next, the copper wiring pattern and the via land surface are roughened by CPE-900 manufactured by Mitsubishi Gas Chemical Co., Ltd. (surface roughness Rz is 1 μm or more), and then the first layer in which the first copper wiring pattern and the via land are formed. A second-
[0051]
Next, a second-layer copper wiring pattern and a via land 15 were formed on the surface of the second-
[0052]
Next, a
[0053]
Next, a photoresist mask pattern 17 (product name: PMER P-6000, manufactured by Photoresist Tokyo Ohka Co., Ltd.) for via plating was formed (see FIG. 4 (7)).
[0054]
Next, a via 18 having a thickness of 25 μm was formed by copper plating (see FIG. 4 (8)).
[0055]
Finally, a two-layer printed wiring board was formed by peeling the photoresist mask pattern 17 for via plating with a stripping solution (manufactured by Tokyo Ohka Co., Ltd .: product name PMER stripping solution PS) (FIG. 4 (9)). reference).
[0056]
If it repeats in this way, a multilayer printed wiring board can be formed.
[0057]
(Example 3)
Steps 0047 to 0049 are the same as those in the first embodiment.
[0058]
Next, the second layer polyimide substrate in which the
[0059]
Next, a second-layer copper wiring pattern and a via land can be formed on the second-layer insulating substrate by the method of 0047 to 0049 using a second-type transfer plate (see FIG. 5 (2)).
At that time, since the hole 21 is formed in the middle of the via land, it is not necessary to make a hole with a laser.
[0060]
Next, a multilayer printed wiring board can be formed in steps 0053 to 0056.
[0061]
【The invention's effect】
According to the present invention, since the copper wiring pattern is first formed in the concave pattern on the surface of the metal transfer plate and then transferred to the polyimide substrate, the height variation is small and the insulation between lines is excellent. A multilayer printed board having a copper wiring pattern can be formed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a manufacturing process of a stainless steel transfer plate of the present invention.
FIG. 2 is a cross-sectional view showing a manufacturing process of a stainless steel transfer plate of the present invention different from FIG.
FIG. 3 is a cross-sectional view showing a manufacturing process of the multilayer printed wiring board of the present invention.
FIG. 4 is a cross-sectional view showing a continuation of the manufacturing process of the multilayer printed wiring board of the present invention.
FIG. 5 is a cross-sectional view showing a manufacturing process of a multilayer printed wiring board according to the present invention different from FIGS. 4 and 5.
[Explanation of symbols]
DESCRIPTION OF
10 Plating film (copper wiring pattern)
11 Plating film (via land)
12 First-layer copper wiring pattern and via land 13 First-
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340281A JP3941463B2 (en) | 2001-11-06 | 2001-11-06 | Manufacturing method of multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340281A JP3941463B2 (en) | 2001-11-06 | 2001-11-06 | Manufacturing method of multilayer printed wiring board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006330497A Division JP4415985B2 (en) | 2006-12-07 | 2006-12-07 | Manufacturing method of metal transfer plate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142803A JP2003142803A (en) | 2003-05-16 |
| JP3941463B2 true JP3941463B2 (en) | 2007-07-04 |
Family
ID=19154508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340281A Expired - Fee Related JP3941463B2 (en) | 2001-11-06 | 2001-11-06 | Manufacturing method of multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3941463B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811768B1 (en) | 2007-04-23 | 2008-03-07 | 삼성전기주식회사 | Manufacturing method of pcb |
| JP4859253B2 (en) * | 2008-12-22 | 2012-01-25 | 株式会社エレメント電子 | Circuit board having cavity, method for manufacturing the same, and method for manufacturing a circuit device using the same |
| CN103209547B (en) * | 2012-01-17 | 2015-11-25 | 昆山华扬电子有限公司 | Addition process boss printed board manufacture craft |
| JP2013157344A (en) | 2012-01-26 | 2013-08-15 | Alps Electric Co Ltd | Wiring pattern manufacturing method |
-
2001
- 2001-11-06 JP JP2001340281A patent/JP3941463B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142803A (en) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| JP2636537B2 (en) | Manufacturing method of printed wiring board | |
| US7537668B2 (en) | Method of fabricating high density printed circuit board | |
| JP5254775B2 (en) | Wiring board manufacturing method | |
| JP2011035358A (en) | Printed circuit board, and method of manufacturing the same | |
| KR20020006462A (en) | Bump-attached wiring circuit board and method for manufacturing same | |
| JP3941463B2 (en) | Manufacturing method of multilayer printed wiring board | |
| EP3386282A1 (en) | Multilayer printed wiring board and method for manufacturing same | |
| JPH07147483A (en) | Printed wiring board and manufacture thereof | |
| JPH10178271A (en) | Manufacture of multilayered wiring board and multilayfred wiring board | |
| JP4415985B2 (en) | Manufacturing method of metal transfer plate | |
| JP3431532B2 (en) | Method of manufacturing transfer medium and method of manufacturing wiring board using the transfer medium | |
| KR20020026849A (en) | Wiring circuit board having bumps and method of producing same | |
| JP4395959B2 (en) | Method for manufacturing printed wiring board | |
| JPS63280496A (en) | Manufacture for multilayer circuit board | |
| JPH05175636A (en) | Manufacture of flexible printed wiring board | |
| JP2003133726A (en) | Method for manufacturing wiring board | |
| JP2004072027A (en) | Method of manufacturing wiring board with bump electrode | |
| JP4337408B2 (en) | Method for manufacturing printed wiring board | |
| JPH0521954A (en) | Manufacture of printed wiring board | |
| JP3968562B2 (en) | Printed wiring board and manufacturing method thereof | |
| KR20220082480A (en) | Metal Wiring Patterns of Flexible Printed Circuit Board Using the Manufacturing Method and the Soft Printed Circuit Board | |
| JP2001111188A (en) | Circuit board and manufacturing method thereof | |
| JPH06314724A (en) | Double-sided wiring board for semiconductor element and semiconductor device using it | |
| JPH1051098A (en) | Circuit board with built-in resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A977 | Report on retrieval |
Effective date: 20060928 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Effective date: 20061207 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100413 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110413 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120413 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130413 |
|
| LAPS | Cancellation because of no payment of annual fees |