JP3939078B2 - Data write control circuit - Google Patents
Data write control circuit Download PDFInfo
- Publication number
- JP3939078B2 JP3939078B2 JP2000163018A JP2000163018A JP3939078B2 JP 3939078 B2 JP3939078 B2 JP 3939078B2 JP 2000163018 A JP2000163018 A JP 2000163018A JP 2000163018 A JP2000163018 A JP 2000163018A JP 3939078 B2 JP3939078 B2 JP 3939078B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- write
- writing
- image
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、外部から書き込み領域情報を受け入れるとともに、この書き込み領域情報に対応するデータを順次受け入れ、このデータのメモリへの書き込みを制御するデータ書き込み制御回路に関する。
【0002】
【従来の技術】
従来より、テレビション装置等において、画像データを一旦画像メモリに記憶した後、表示することが行われている。例えば、OSD(オン・スクリーン・ディスプレイ)装置においては、各種の画像データをOSD用画像メモリに一旦記憶し、ここから読み出したデータをテレビションに表示する。
【0003】
このような表示に利用される画像データは、通常マイコンのCPUから出力され、これを受け取った画像データ書き込み回路が画像メモリに書き込む。
【0004】
ここで、CPUは、データバスを介し所定数の画像データを出力する。そこで、画像データの書き込み回路は、受信した画像データを順次画像メモリに書き込んでいく。また、この画像データは、必ずしも1フレーム分のデータとは限らず、任意の長さのデータが送られてくる。そこで、CPUから画像データが送られてくるときには、そのデータ量および画面のどの領域についてのデータであるかについての書き込み領域情報が画像データに先立って送られてくる。
【0005】
そこで、画像データ書き込み回路は、書き込み領域情報に基づいて、書き込みアドレスを発生し、この書き込みアドレスにCPU送られてくる画像データを順次書き込む。
【0006】
【発明が解決しようとする課題】
ここで、CPUからの画像データの転送においてエラーが生じる場合や、CPUにおいて画像データの転送を中止する場合もある。このような場合、画像データ書き込み回路において受け取るデータ数が書き込み領域情報に基づいて設定された数より少なくなってしまう。
【0007】
そして、このような状況が発生すると、画像データ書き込み回路は、画像データ受信待ちの状態のままになり、CPU側から見るとハングアップしている状態になってしまう。
【0008】
また、CPUにおいて、画像メモリへの書き込みを中断し、その後新たに書き込みを開始する場合もある。このような場合において、画像データの書き込みが終了していないため、新たに送られてくるデータが正しく書き込まれないことになる。
【0009】
本発明は、上記課題に鑑みなされたものであり、画像データの転送が正常に終了しない場合においても画像データの書き込み終了処理を適切に行える画像データ書き込み制御回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、画面に対応した領域を有し、画面表示のための画像データが書き込まれ、画面表示のタイミングに合わせて画像データが読み出される画像メモリと、この画像メモリのX,Y座標で範囲が指定され、前記画像データが書き込まれる範囲を特定する、外部から供給される書き込み領域情報を格納する書き込み領域情報レジスタと、前記書き込み情報レジスタに格納されている書き込み領域情報のスタート座標を初期値として、前記画像メモリへの画像データの書き込みをカウントする画像データ書き込み位置カウンタと、前記書き込み情報レジスタからの書き込み領域情報と、前記画像データ書き込み位置カウンタのカウント値とを比較し、書き込み領域分の画像データの前記画像メモリへの書き込みが終了したときに終了情報を発生する第1終了情報発生手段と、外部から、最終の画像データの後に供給される終了コードを受け入れたときに終了情報を発生する第2終了情報発生手段と、を有し、前記第1あるいは第2終了情報発生手段のいずれかから終了情報が発生したときに、前記書き込み領域情報に対応したデータ受け入れの終了を判定し、終了の判定に応じて前記画像メモリに対し新しい画像データの画像メモリへの書き込みを可能とすることを特徴とする。
【0011】
このように、本発明によれば、設定された書き込み領域についての画像データの書き込みが終了していないときでも終了コードがCPUから出力された時点で、画像データの書き込み処理が終了される。従って、転送エラーの発生などにより、転送された画像データが失われてしまった場合や、CPUが画像データの転送を中止した場合においても、CPUが終了コードを出力することにより、画像メモリアクセス制御部16が終了処理を行う。従って、その後に新しい画像データの転送を開始してもこの新しい画像データについての画像メモリへの書き込みに何ら問題が生じない。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
【0013】
図1は、実施形態のアクセス制御回路の全体構成を示すブロック図であり、画像メモリ10は、例えばSDRAM(シンクロナスDRAM)で構成され、この画像メモリ10に画像データが書き込まれる。なお、この画像メモリ10からは、画面表示のタイミングに合わせて画像データが読み出され、これが画面に表示される。
【0014】
外部のCPUからは、CPUI/F12を介しデータが入出力される。CPUは、データの書き込みを行う場合に、まず書き込み領域情報を送出する。この書き込み領域情報は、書き込み領域情報レジスタ14に書き込まれる。すなわち、CPUI/F12にはデータバスおよびアドレスバスが接続されており、アドレスバスのアドレスにおいて、書き込み領域情報レジスタを指定している状態で、データバスに設定された書き込み領域情報が書き込み領域情報レジスタ14に取り込まれる。ここで、書き込み領域情報は、例えば画面に対応する画像メモリ10のX,Y座標で範囲が指定されるデータであり、これらが書き込み領域情報レジスタ14のX座標レジスタおよびY座標レジスタに順次取り込まれる。
【0015】
この書き込み領域情報レジスタ14には、画像メモリアクセス制御部16が接続されており、書き込み領域情報は、画像メモリアクセス制御部16に供給される。
【0016】
画像メモリアクセス制御部16は、書き込み領域情報に基づいて、画像メモリ10への画像データ書き込み手順を決定し、画像メモリI/F18を介し、画像メモリ10へのアクセスアドレスをアドレスバスに順次設定する。
【0017】
一方、CPUI/F12からの書き込み画像データは、CPUのクロックと、画像メモリ10へのアクセスクロックとの差を解消するため、一旦画像データバッファ20に蓄積される。この画像データバッファ20への画像データの蓄積は、画像メモリアクセス制御部16からの信号により、画像データバッファ制御部22が行う。すなわち、画像データバッファ20には、CPUからのタイミングで、画像データが順次書き込まれ、書き込まれた画像データは、画像メモリ10への書き込みタイミングで画像メモリ10へのデータバスに順次設定される。
【0018】
そこで、画像メモリアクセス制御部16から書き込みアドレスが画像メモリI/F18を介しアドレスバスに設定された時に、対応する画像データが画像データバッファ20からデータバスに設定され、その画像データが画像メモリ10の設定されたアドレスに書き込まれる。
【0019】
また、書き込み領域情報レジスタ14には、画像データ書き込み位置カウンタ24が接続されており、書き込み領域情報が画像データ書き込み位置カウンタに供給される。この画像データ書き込み位置カウンタ24は、画像メモリアクセス制御部16から供給される書き込み情報によりカウントアップする。すなわち、画像メモリアクセス制御部16は、画像メモリ10への書き込みの度に書き込み情報を画像データ書き込み位置カウンタに供給する。そこで、画像データ書き込み位置カウンタ24には書き込み位置についてのデータがカウント値として得られる。
【0020】
なお、この画像データ書き込み位置カウンタ24は、X方向カウンタと、Y方向カウンタを有し、書き込み領域情報レジスタ14における書き込み領域情報のスタートX,Y座標を初期値として、画像メモリアクセス制御部16からのX方向のインクリメント信号およびY方向のインクリメント信号を順次カウントアップするとよい。この場合、X方向のカウンタは、Y方向のカウントアップによりリセットされる。
【0021】
画像データ書き込み位置カウンタ24のカウント値は、画像書き込み終了判定部26に供給される。この画像書き込み終了判定部26には、書き込み領域情報レジスタ14からの書き込み領域情報も供給されており、画像書き込み終了判定部26は、供給される両情報を比較して、書き込み領域に対する書き込みが終了したかを判定する。
【0022】
そして、画像書き込み終了判定部26は、終了の判定をしたときに、その判定結果である終了判定情報を画像メモリアクセス制御部16に提供する。画像メモリアクセス制御部16は、この終了判定情報を受け、設定された書き込み領域への画像データの画像メモリ10への書き込み処理を終了する。これによって、画像メモリアクセス制御部16は、次に送られてくる新しい書き込み領域に対する新しい画像データへの書き込みを受け付ける状態になる。
【0023】
ここで、本実施形態においては、終了コードフラグレジスタ28を有しており、CPUから送られてくる終了コードによりフラグを立てる。すなわち、CPUは、一旦出力し始めた画像データの出力を終了した場合には、CPUI/F12を介し終了コードを出力する。この終了コードは、終了コードフラグレジスタ28によって取り込まれ、終了コードフラグが立つ。そして、この終了コードフラグレジスタ28における終了コードフラグが立った時には、これが画像書き込み終了判定部26に取り込まれる。そして、画像書き込み終了判定部26は、この終了コードフラグによっても書き込み終了を判定し、終了判定情報を画像メモリアクセス制御部16に供給する。従って、画像メモリアクセス制御部16においては、終了コードフラグの検出によっても、終了処理が行われる。
【0024】
次に、CPUからのデータの転送について図2に基づいて説明する。CPUは、書き込み領域情報を送出し、これが書き込み領域情報レジスタ14に取り込まれ、これによって画像メモリアクセス制御部16において画像メモリ10における書き込み領域が設定される(S11)。次に、CPUは、画像データを順次転送する(S12)。この転送された画像データは、一旦画像データバッファ20に記憶され、これが画像メモリアクセス制御部16の制御により、順次画像メモリ10に書き込まれる。
【0025】
そして、CPUが画像データの転送を終了する場合には、終了コードを出力する(S13)。この終了コードの出力によって、終了コードフラグレジスタ28における終了コードフラグが立ち、これによって画像書き込み終了判定部26が画像データの書き込み終了を判定し、この情報が画像メモリアクセス制御部16に供給され、画像メモリ10への画像データの書き込み処理が終了される(S14)。
【0026】
ここで、図2においては、終了コードの出力による書き込み終了についてのみ説明した。しかし、画像書き込み終了判定部26は、画像データの書き込み領域への書き込みの終了によっても、終了判定を行う。画像書き込み終了判定部26における終了判定について、図3に基づいて説明する。
【0027】
画像データ書き込み終了判定部26は、画像データの書き込みが開始された場合に、画像データ書き込み終了判定を開始する。そして、終了コードフラグレジスタ28の状態を検出し、終了コードフラグがアクティブかを判定する(S21)。この判定において、アクティブでなかった場合には、画像データ書き込み位置カウンタ24からのデータと、書き込み領域情報とから設定領域内の画像データの書き込みが終了したかを判定する(S22)。
【0028】
そして、S21の判定においてアクティブであった場合またはS22の判定において書き込み終了であった場合に、画像データの書き込み終了を判定する。なお、S22の判定において終了していなかった場合にはS21の判定に戻る。
【0029】
このようにして、本実施形態によれば、設定された書き込み領域についての画像データの書き込みが終了していないときでも終了コードがCPUから出力された時点で、画像データの書き込み処理が終了される。従って、転送エラーの発生などにより、転送された画像データが失われてしまった場合や、CPUが画像データの転送を中止した場合においても、CPUが終了コードを出力することにより、画像メモリアクセス制御部16が終了処理を行う。従って、その後に新しい画像データの転送を開始してもこの新しい画像データについての画像メモリ10への書き込みに何ら問題が生じない。
【0030】
【発明の効果】
以上説明したように、本発明によれば、設定された書き込み領域についての画像データの書き込みが終了していないときでも終了コードがCPUから出力された時点で、画像データの書き込み処理が終了される。従って、転送エラーの発生などにより、転送された画像データが失われてしまった場合や、CPUが画像データの転送を中止した場合においても、CPUが終了コードを出力することにより、画像メモリアクセス制御部16が終了処理を行う。従って、その後に新しい画像データの転送を開始してもこの新しい画像データについての画像メモリへの書き込みに何ら問題が生じない。
【図面の簡単な説明】
【図1】 実施形態の回路の全体構成を示すブロック図である。
【図2】 実施形態の回路の処理を説明するためのフローチャートである。
【図3】 画像書き込み終了判定部26の処理を示すフローチャートである。
【符号の説明】
10 画像メモリ、12 CPUI/F、14 書き込み領域情報レジスタ、16 画像メモリアクセス制御部、18 画像メモリI/F、20 画像データバッファ、22 画像データバッファ制御部、24 画像データ書き込み位置カウンタ、26 画像書き込み終了判定部、28 終了コードフラグレジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data write control circuit that accepts write area information from the outside, sequentially accepts data corresponding to the write area information, and controls writing of this data into a memory.
[0002]
[Prior art]
Conventionally, in a television apparatus or the like, image data is temporarily stored in an image memory and then displayed. For example, in an OSD (On Screen Display) device, various image data are temporarily stored in an OSD image memory, and the data read from the image data is displayed on a television.
[0003]
The image data used for such display is normally output from the CPU of the microcomputer, and the image data writing circuit that receives the image data writes it in the image memory.
[0004]
Here, the CPU outputs a predetermined number of image data via the data bus. Therefore, the image data writing circuit sequentially writes the received image data into the image memory. Further, this image data is not necessarily one frame of data, and data of an arbitrary length is sent. Therefore, when image data is sent from the CPU, write area information about the amount of data and which area of the screen is sent is sent prior to the image data.
[0005]
Therefore, the image data writing circuit generates a write address based on the write area information, and sequentially writes the image data sent to the CPU to this write address.
[0006]
[Problems to be solved by the invention]
Here, an error may occur in the transfer of image data from the CPU, or the transfer of image data may be stopped in the CPU. In such a case, the number of data received in the image data writing circuit is smaller than the number set based on the writing area information.
[0007]
When such a situation occurs, the image data writing circuit remains in a state waiting for image data reception, and is hung up when viewed from the CPU side.
[0008]
In some cases, the CPU interrupts the writing to the image memory and then starts a new writing. In such a case, since the writing of the image data is not completed, the newly sent data is not correctly written.
[0009]
SUMMARY An advantage of some aspects of the invention is that it provides an image data write control circuit that can appropriately perform image data write end processing even when image data transfer does not end normally.
[0010]
[Means for Solving the Problems]
The present invention has an area corresponding to a screen, image data for screen display is written, and image data is read out in accordance with the timing of screen display, and a range in the X and Y coordinates of the image memory. Is specified, a write area information register for storing externally supplied write area information for specifying a range in which the image data is written, and a start coordinate of the write area information stored in the write information register as an initial value The image data write position counter that counts the writing of image data to the image memory, the write area information from the write information register, and the count value of the image data write position counter are compared, originating end information when writing to the image memory of the image data has been completed First end information generating means, and second end information generating means for generating end information when an end code supplied after the final image data is received from the outside. (2) When end information is generated from any one of the end information generating means, it is determined whether data reception corresponding to the write area information is completed, and the image memory is transferred to the image memory of new image data according to the end determination. It is possible to write data.
[0011]
As described above, according to the present invention, even when the writing of the image data for the set writing area is not finished, the writing process of the image data is finished when the end code is output from the CPU. Therefore, even when the transferred image data is lost due to the occurrence of a transfer error or when the CPU stops transferring the image data, the CPU outputs the end code, so that the image memory access control is performed. The
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[0013]
FIG. 1 is a block diagram showing an overall configuration of an access control circuit according to the embodiment. An
[0014]
Data is input / output from the external CPU via the CPU I /
[0015]
An image memory
[0016]
The image memory
[0017]
On the other hand, the write image data from the CPU I /
[0018]
Therefore, when the write address is set from the image memory
[0019]
Further, an image data
[0020]
The image data write
[0021]
The count value of the image data writing
[0022]
When the image writing
[0023]
Here, in the present embodiment, an end
[0024]
Next, data transfer from the CPU will be described with reference to FIG. The CPU sends out the write area information, which is taken into the write area information register 14, thereby setting the write area in the
[0025]
When the CPU finishes transferring the image data, it outputs an end code (S13). By the output of this end code, the end code flag in the end
[0026]
Here, in FIG. 2, only the end of writing by outputting the end code has been described. However, the image writing
[0027]
The image data write
[0028]
Then, when the determination at S21 is active or when the writing is completed at the determination at S22, it is determined whether the writing of the image data is completed. If the determination at S22 has not ended, the process returns to the determination at S21.
[0029]
In this manner, according to the present embodiment, the image data writing process is terminated when the end code is output from the CPU even when the writing of the image data for the set writing area is not completed. . Therefore, even when the transferred image data is lost due to the occurrence of a transfer error or when the CPU stops transferring the image data, the CPU outputs the end code, so that the image memory access control is performed. The
[0030]
【The invention's effect】
As described above, according to the present invention, even when the writing of the image data for the set writing area is not finished, the writing process of the image data is finished when the end code is output from the CPU. . Therefore, even when the transferred image data is lost due to the occurrence of a transfer error or when the CPU stops transferring the image data, the CPU outputs the end code, so that the image memory access control is performed. The
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an overall configuration of a circuit according to an embodiment.
FIG. 2 is a flowchart for explaining processing of the circuit of the embodiment.
FIG. 3 is a flowchart showing processing of an image writing
[Explanation of symbols]
10 image memory, 12 CPU I / F, 14 write area information register, 16 image memory access control unit, 18 image memory I / F, 20 image data buffer, 22 image data buffer control unit, 24 image data write position counter, 26 images Write end determination unit, 28 end code flag register.
Claims (1)
この画像メモリのX,Y座標で範囲が指定され、前記画像データが書き込まれる範囲を特定する、外部から供給される書き込み領域情報を格納する書き込み領域情報レジスタと、
前記書き込み情報レジスタに格納されている書き込み領域情報のスタート座標を初期値として、前記画像メモリへの画像データの書き込みをカウントする画像データ書き込み位置カウンタと、
前記書き込み情報レジスタからの書き込み領域情報と、前記画像データ書き込み位置カウンタのカウント値とを比較し、書き込み領域分の画像データの前記画像メモリへの書き込みが終了したときに終了情報を発生する第1終了情報発生手段と、
外部から、最終の画像データの後に供給される終了コードを受け入れたときに終了情報を発生する第2終了情報発生手段と、
を有し、
前記第1あるいは第2終了情報発生手段のいずれかから終了情報が発生したときに、前記書き込み領域情報に対応したデータ受け入れの終了を判定し、終了の判定に応じて前記画像メモリに対し新しい画像データの画像メモリへの書き込みを可能とするデータ書き込み制御回路。 An image memory having an area corresponding to the screen of the television device, in which image data for screen display is written, and image data is read in accordance with the timing of screen display;
A write area information register for storing a write area information supplied from the outside, in which a range is specified by the X and Y coordinates of the image memory, and the range in which the image data is written is specified;
An image data write position counter that counts the writing of image data to the image memory, with the start coordinate of the write area information stored in the write information register as an initial value;
A write area information from the write information register is compared with a count value of the image data write position counter, and end information is generated when writing of image data for the write area to the image memory is completed . An end information generating means;
Second end information generating means for generating end information when an end code supplied after the final image data is received from the outside;
Have
When end information is generated from either the first or second end information generating means, it is determined whether data reception corresponding to the write area information is completed, and a new image is stored in the image memory according to the end determination. A data write control circuit that enables data to be written to an image memory .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000163018A JP3939078B2 (en) | 2000-05-31 | 2000-05-31 | Data write control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000163018A JP3939078B2 (en) | 2000-05-31 | 2000-05-31 | Data write control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001344193A JP2001344193A (en) | 2001-12-14 |
JP3939078B2 true JP3939078B2 (en) | 2007-06-27 |
Family
ID=18666838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000163018A Expired - Fee Related JP3939078B2 (en) | 2000-05-31 | 2000-05-31 | Data write control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3939078B2 (en) |
-
2000
- 2000-05-31 JP JP2000163018A patent/JP3939078B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001344193A (en) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8365031B2 (en) | Soft error correction method, memory control apparatus and memory system | |
JPS5987569A (en) | Automatic continuous processing circuit of data | |
US6782433B2 (en) | Data transfer apparatus | |
US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
JP3939078B2 (en) | Data write control circuit | |
US20020097916A1 (en) | Image processing method, image processing apparatus, image processing program and storage medium holding image processing program code | |
JP2001255860A (en) | Video data transfer device and video data transferring method | |
US5931932A (en) | Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus | |
JP2624388B2 (en) | DMA device | |
JP2003281083A (en) | Bus control circuit | |
JP3887059B2 (en) | Data writing method, data reading method, and memory circuit | |
JP3509658B2 (en) | Operation mode switching circuit and method | |
JP2984670B1 (en) | Timer circuit | |
JP3349941B2 (en) | Display control device | |
KR20010050234A (en) | Addressing of a memory | |
JPH1153528A (en) | Digital image processor and digital image processing method | |
JP2594678B2 (en) | System control unit | |
JP4553998B2 (en) | Bus control device | |
JP3077687B2 (en) | Data transfer method and image processing apparatus | |
JP2991223B2 (en) | Data processing device | |
JPH0589027A (en) | Write buffer provided with monitoring function | |
JPH04306754A (en) | Dma controller | |
JPH0830502A (en) | Circuit for continuous writing in flash memory | |
JP2003177957A (en) | Memory control circuit | |
JPH0434629A (en) | Busy check system for memory access control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |