JP3937757B2 - インダクタンス素子及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、インダクタンス素子及びその製造方法に関し、特に配線基板に高密度実装可能なインダクタンス素子及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
従来、チョークコイルやトランスなどのインダクタンス素子は、フェライトコアなどの磁路部材にコイルを巻線機などでコイルを巻装して製造されている。この種のインダクタンス素子を含む回路部品は、高密度実装のために小型化を要求されているが、インダクタンス素子の小型化は、巻線機などを用いたコイル巻装作業の困難化のために容易ではなかった。また、回路には、種々のインダクタンス値や許容電流値をもつチョークコイルやトランスが望まれるが、小型で種々のインダクタンス値をもつインダクタンス素子を安価に製造することは容易ではなかった。
【０００３】
このため、従来、アナログ回路基板やアナログハイブリッドＩＣ、ＤＣーＤＣコンバータなどに用いるフィルタ、発振回路、共振回路などにおいて、インダクタンス素子を抵抗素子で代用するなどしていたが、その結果として特性低下を招いていた。
【０００４】
本発明は上記問題点に鑑みなされたものであり、小型で容易に基板実装でき、更にインダクタンス値変更容易なインダクタンス素子及びその製造方法を提供することをその目的としている。
【０００５】
【課題を解決するための手段】
上記課題を解決する請求項１記載の発明は、配線基板に実装されたコアにコイルを巻装してなるインダクタンス素子において、前記コイルは、前記配線基板に形成された導体パターンと、前記導体パターンにワイヤボンディング接続されたボンディングワイヤとからなり、前記コアの前記配線基板側の接着面は、接着剤を塗布されない溝部を有することを特徴としている。
【０００６】
本構成によれば、超小型コアに対して専用のコイル巻線機を用いることなく、かつ、微細な作業を要する手巻き工程を用いることなく、高速に高密度巻線を行うことができ、その上、ボンディングワイヤの並列本数又は直列本数を変更することで、極めて簡単にインダクタンス値や許容電流値を変更することができる。特に、既存のＩＣ製造技術や実装技術を用いることができるので、製造装置、製造工程の改変を必要とせず、実用性に優れる。
更に、前記コアの前記配線基板側の接着面が、接着剤を塗布されない溝部を有することを特徴としているので、接着剤の使用量を削減することができる。なお、接着剤やはんだなどは、コア側に塗布してもよく、基板表面に塗布しておいてもよい。
【０００７】
好適な態様では、前記コアが、前記配線基板表面に接着されることを特徴としているので、コア固定が容易となる。特に好適には、コアは、配線基板に実装する他のチップ回路部品、たとえばチップコンデンサやチップ抵抗などと同じ工程、たとえばはんだや導電性接着剤やバンプなどを用いて配線基板に固定される。この製造工程の共通化により、製造工数の短縮、製造コストの低減を実現することができる。
【０００９】
好適な態様では、トランスをなす一次コイル及び二次コイルの巻数比は、前記一次コイルの直列接続ボンディングワイヤ本数Ｎ１又はＮ１ー０．５又はＮ１＋０．５と、前記二次コイルの直列接続ボンディングワイヤ本数Ｎ２又はＮ２ー０．５又はＮ２＋０．５との比に等しい値に設定されるので、容易かつ確実に巻数比を実現することができる。
【００１０】
すなわち、コイルの半ターンをなすボンディングワイヤに対して、このボンディングワイヤと直列接続されてコイルの残りの半ターンを構成する導体パターンを追加するか否かにより、コイルの巻数を、所定値又はそれより半ターン増減した値とすることができる。
【００１１】
好適な態様では、トランスをなす一次コイル及び二次コイルの各１ターン当たりの並列接続ボンディングワイヤ本数の比率は、前記一次コイル及び二次コイルの巻数比の逆数に略等しいことを特徴としている。
【００１２】
本構成によれば、両コイルのボンディングワイヤ間の電流密度を等しくすることができ、損失を低減するコイル用ボンディングワイヤとができる。
【００１３】
ここで、「略略等しい」という用語を用いたのは、コイルの両末端がボンディングワイヤで終わるか、導体パターンで終わるかにより＋／ー半ターン変更できるため、この半ターンのばらつきを含んで略等しいと記載したものである。
【００１４】
好適な態様では、トランスをなす一次コイル及び二次コイルの各ターンを構成する前記導体パターンの断面積の比率、特に通電方向と直角かつ、基板の主面に平行な幅は、前記一次コイル及び二次コイルの巻数比の逆数に等しいことを特徴としている。本構成によれば、両コイルを構成する導体パターンの電流密度を等しくすることができ、抵抗損失を低減することができる。
【００１５】
好適な態様では、トランスをなす前記一次コイル及び二次コイルの各ターンは、前記コアの周方向に交互に配設されることを特徴としているので、両コイルの電磁結合度を向上することができる。なお、両コイルの電磁結合度を低下するには、両コイルを離れて配置すればよい。
【００１６】
好適な態様では、前記コアの表面は前記ボンディングワイヤに沿って湾曲する曲面を有することを特徴としている。このようにすれば、ボンディングワイヤ使用量の増加を抑止しつつ、コア断面積の増大によりインダクタンス値を増加することができる。
【００１７】
好適な態様では、前記ボンディングワイヤは、前記コアを前記配線基板に固定することを特徴としているので、接着やはんだ付けなどのコア固定作業を省略あるいは簡略化することができる。
【００１８】
好適な態様では、前記コアは、前記コイルをなさないコア固定専用ボンディングワイヤにより前記配線基板に固定されているので、コイル巻数が小さい場合でもコア固定強度を向上することができる。
【００１９】
好適な態様では、巻線電流量変更時に前記巻線１ターン当たりの前記ボンディングワイヤ本数を変更して前記ボンディングワイヤの電流密度変化を抑止することを特徴としている。
【００２０】
好適な態様では、交互に配置する一次コイル用ボンディングワイヤと、二次コイル用ボンディングワイヤとの本数を調整して一次コイルと二次コイルとの間の結合度を調整することを特徴としている。
【００２１】
好適な態様では、コア固定用ボンディングワイヤと電流通電用ボンディングワイヤとを別々に有することを特徴としている。
【００２２】
好適な態様では、電流通電用の前記ボンディングワイヤは、コア固定用ボンディングワイヤを兼ねることを特徴としている。
【００２３】
【発明の実施の形態】
本発明のインダクタンス素子及びその製造方法の好適な態様を以下の実施例により詳細に説明する。
（実施例）
本発明のインダクタンス素子技術を適用した降圧トランスの平面図を図１に示す。１はリング形状のフェライトコアであり、セラミック基板２上に接着されている。３〜８はセラミック基板２表面に印刷、焼成された導体パターンであって、３〜５は一次コイルの半ターンをなす導体パターン、６は一次コイルの一端子をなす導体パターン、７は二次コイルの半ターンをなす導体パターン、８は二次コイルの一端子をなす導体パターンである。９〜１１はそれぞれ一次コイルの半ターンをなす直列接続ボンディングワイヤ、１２はそれぞれ二次コイルの半ターンをなす３本の並列接続ボンディングワイヤであり、これらボンディングワイヤ９〜１２は金線からなる。
【００２４】
図１に示すように、ボンディングワイヤ９〜１１と導体パターン３〜６は交互に接続されており、全体として３ターンの一次コイルＬ１を構成している。互いに並列接続されたボンディングワイヤ１２は導体パターン７、８を接続して、導体パターン７とともに１ターンの二次コイルＬ２を構成している。これにより、巻数比３：１の降圧トランスが形成されている。
【００２５】
（変形態様１）
変形態様１を図２に示す。この態様では、リング状のフェライトコア１の基板側の平坦面に溝１３〜１６が凹設されている。これにより、フェライトコア１のこの平坦面に接着剤をローラなどで塗布する際に、溝１３〜１６の部分に接着剤が塗布されることがないので、接着材使用量を低減することができる。なお、接着剤は基板のコア実装予定領域に塗布してもよい。
【００２６】
また、コア１は他のチップ形状の回路部品たとえばチップコンデンサやチップ抵抗などと同じく、セラミック基板２上にはんだやバンプや導電性接着剤で固定されてもよい。
【００２７】
（変形態様２）
変形態様２を図３に示す。
【００２８】
２１〜２３は一次コイルの半ターンをなす導体パターン、２４は一次コイルの一端子をなす導体パターン、２５は二次コイルの半ターンをなす導体パターン、２６は二次コイルの一端子をなす導体パターンである。３１〜３３はそれぞれ一次コイルの半ターンをなす直列接続ボンディングワイヤ、３４〜３６はそれぞれ二次コイルの半ターンをなす３本の並列接続ボンディングワイヤである。
【００２９】
図１に示すように、ボンディングワイヤ３１〜３３とボンディングワイヤ３４〜３６はコア１の周方向において交互に配置されている。このようにすれば、一次コイルと二次コイルとの電磁結合度を向上して漏れ磁束を低減することができる。なお、一次コイルと二次コイルとの電磁結合度を積極的に減少させるには、図１に示すように。両者を離れて巻装すればよい。
【００３０】
（変形態様３）
変形態様３を図４に示す。
【００３１】
１a、１bは互いに同形に形成されたリング状のフェライトコアであり、それらの厚さ方向に積み重ねて接着され、ボンディングワイヤ４１、４２はこれら１a、１bを半分巻回して両端がセラミック基板２上の図示しない導体パターンに接合されており、それぞれチョークコイルの半ターンを構成している。
【００３２】
このようにすれば、１種類のコア１を積み重ねるという簡素な工程追加により、インダクタンス素子のインダクタンス値を変更することができる。
【００３３】
（変形態様４）
変形態様４を図５に示す。
【００３４】
この態様では、フェライトコア１はその磁束流れる方向に対して直角の断面にて略半円形状に形成されており、フェライトコア１の平坦な底面がセラミック基板２の表面に接着剤５０により接着されている。
【００３５】
コイルの半ターンをなすボンディングワイヤ１a、１bはそれぞれ、フェライトコア１の曲面形状の表面に押しつけられるように図示しない導体パターンに接合、配線されており、この結果、ボンディングワイヤ
１a、１bは、コイルをなすとともにフェライトコア１を固定する機能も併せて有している。
【００３６】
なお、場合によっては、コイルとして機能しないボンディングワイヤでフェライトコア１をセラミック基板２に押しつけ、固定するようにしてもよい。
【００３７】
この態様によれば、フェライトコア１の飽和磁束量を減らすことなく、ボンディングワイヤ使用量の低減、コイル抵抗の低減を実現することもできる。
【００３８】
（変形態様５）
変形態様５を図６に示す。
【００３９】
この態様では、フェライトコア１及びそれに巻装されたボンディングワイヤ８１は図示しない導体パターンとともにコイルを構成している。また、６０はアナログ集積回路チップ、６１はマイコンチップ、８０はチップコンデンサであり、これらは図７に示すようにセラミック基板２にはんだ付けされ、最終的に樹脂モールドされて、ハイブリッドＩＣを構成している。上記コイルとチップコンデンサ８０とは、アナログ集積回路チップ６０の外付け部品としてＱが大きいＬＣ共振回路を構成している。このようにすれば、小型で大きなインダクタンスコイルを製造工程の変更なしにハイブリッドＩＣに内蔵することができ、種々広範な用途に応用することができる。
【００４０】
（変形態様６）
上記実施例において、ボンディングワイヤの並列接続本数又は直列接続本数を変更することにより、ターン数や許容電流値を容易に変更することができる。
【００４１】
（変形態様７）
上記実施例において、通電電流値に応じて導体パターンの断面積（特に通電方向と直角かつ、基板の主面に平行な幅）を変更することにより、発熱、損失の低減を図ることもできる。
【００４２】
（実施例効果）
上記説明したこの実施例のインダクタンス素子は、製造、小型化、特性変更が容易であり、実用性に優れる利点を有している。
【図面の簡単な説明】
【図１】実施例のトランスを示す模式平面図である。
【図２】図１の変形態様を示すコアの裏面図である。
【図３】図１の変形態様を示す模式平面図である。
【図４】図１の変形態様を示す模式縦断面図である。
【図５】図１の変形態様を示す模式縦断面図である。
【図６】図１の変形態様を示す模式平面図である。
【図７】図６の模式縦断面図である。
【符号の説明】
１ フェライトコア（コア）
２ セラミック基板（配線基板）
３〜５ 導体パターン
７ 導体パターン
９〜１２ ボンディングワイヤ

Claims (4)

1. 配線基板に実装されたコアにコイルを巻装してなるインダクタンス素子において、
   前記コイルは、前記配線基板に形成された導体パターンと、前記導体パターンにワイヤボンディング接続されたボンディングワイヤとからなり、
   前記コアの前記配線基板側の接着面は、接着剤を塗布されない溝部を有することを特徴とするインダクタンス素子。
2. 請求項１記載のインダクタンス素子において、
   前記コアの表面は前記ボンディングワイヤに沿って湾曲する曲面を有することを特徴とするインダクタンス素子。
3. 請求項１又は２記載のインダクタンス素子の製造方法において、
   巻線電流量変更時に前記巻線１ターン当たりの前記ボンディングワイヤ本数を変更して前記ボンディングワイヤの電流密度変化を抑止することを特徴とするインダクタンス素子の製造方法。
4. 請求項１又は２記載のインダクタンス素子の製造方法において、
   交互に配置する一次コイル用ボンディングワイヤと、二次コイル用ボンディングワイヤとの本数を調整して一次コイルと二次コイルとの間の結合度を調整することを特徴とするインダクタンス素子の製造方法。

Images