JP3930162B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3930162B2
JP3930162B2 JP27325598A JP27325598A JP3930162B2 JP 3930162 B2 JP3930162 B2 JP 3930162B2 JP 27325598 A JP27325598 A JP 27325598A JP 27325598 A JP27325598 A JP 27325598A JP 3930162 B2 JP3930162 B2 JP 3930162B2
Authority
JP
Japan
Prior art keywords
wiring pattern
substrate
film
carrier tape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27325598A
Other languages
Japanese (ja)
Other versions
JP2000100990A (en
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27325598A priority Critical patent/JP3930162B2/en
Publication of JP2000100990A publication Critical patent/JP2000100990A/en
Application granted granted Critical
Publication of JP3930162B2 publication Critical patent/JP3930162B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、基板上に半導体チップが実装され、この半導体チップが樹脂によて封止された半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年においては、金属板を打ち抜き形成するなどして得られる、いわゆるリードフレームから半導体装置を製造する方法に代えて、絶縁性および耐熱性を有するポリイミド樹脂などによって短冊状ないし長尺帯状に形成されたフィルム状基板を用いて半導体装置を製造する方法が採用されてきている。この方法では、たとえば図１２および図１３に示したように、銅などによって所定の配線パターン２０が形成された領域２０Ａが一定のピッチで長手方向に繰り返し形成されたフィルム状基板２Ａが用いられ、たとえばダイボンディング工程、ワイヤボンディング工程、樹脂パッケージング工程、および外部端子部形成工程などの各種の工程を経て半導体装置が製造される。図示したフィルム状基板２Ａでは、配線パターン形成領域２０Ａに複数の貫通孔２４が格子状に配列形成されており、いわゆるＢＧＡ（Ball Grid Array ）型の半導体装置が製造される。
【０００３】
例示した各工程は、リードフレームを用いた製造方法においては製造効率を向上させる観点から同一の製造ラインによって行われている。すなわち、上記リードフレームを自動搬送しつつ、適宜の部位に達したリードフレームに対して上記した各工程が行われる。したがって、フィルム状基板２Ａを用いた製造方法においても、製造効率を向上させる観点から例示した各工程を同一の製造ラインによって行うのが好ましく、また各工程を同一の製造ラインにおいて行えるならリードフレームを用いて行われる製造方法に採用されていた既存の製造ラインを利用でき、製造方法の変更に際して多大な設備投資を必要とはしないといった利点が得られる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記ダイボンディング工程は、たとえば熱硬化性の樹脂製接着剤などを用いて行われるために樹脂製接着材を硬化させる際にフィルム状基板２Ａも同時に加熱され、またワイヤボンディング工程において熱圧着ボンディングを行う場合や樹脂パッケージング工程において熱硬化性樹脂を採用した場合にもフィルム状基板２Ａが加熱されてしまう。これらの場合、フィルム状基板２Ａが樹脂によって形成され、配線パターン２０が金属などによって形成されてそれぞれの熱膨張率が異なるために、フィルム状基板２Ａのほうが上記配線パターン２０に比べてより膨張してしまう。このため、上記フィルム状基板２Ａが反ってしまったり、あるいは上記配線パターン２０に必要以上に応力が作用してしまっていた。
【０００５】
かりに、上記フィルム状基板２Ａが反ってしまったならば、たとえばワイヤボンディング工程においてワイヤボンディングを行うべき部位が初期設定された部位とは異なるものとなってしまうため、ワイヤボンディングを所望通りに行うのが困難である。また、多数の外部端子部が格子状に配列されたＢＧＡ型の半導体装置を製造する場合には、外部端子部としての複数のハンダボールを上記フィルム状基板２Ａの裏面側に形成する必要があるが、フィルム状基板２Ａが反っていればハンダボールを所望通りに形成するのも困難である。一方、上記配線パターン２０に大きな応力が作用した場合には、上記配線パターン２０が断線してしまいかねない。とくに、上記したＢＧＡ型の半導体装置のように、細密な配線パターン２０が形成されたフィルム状基板２Ａを用いて製造する必要がある場合には、配線パターン２０に大きな応力が作用すれば配線パターン２０の断線が生じやすいといった問題も生じる。
【０００６】
また、フィルム状基板２Ａ自体は、樹脂などによって形成されているために剛性が比較的に低い。このため、フィルム状基板２Ａでは、比較的に剛性の高いリードフレーム用に構築された製造設備を利用するのが困難である。
【０００７】
本願発明は、上記した事情のもとで考え出されたものであって、ダイボンディング工程や樹脂パッケージング工程を行う際の加熱によって生じる種々の不具合を回避しつつ、リードフレーム用に構築された製造設備を利用することができるようにすることをその課題としている。
【０００８】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。すなわち、本願発明により提供される半導体装置の製造方法は、短冊状とされた支持部材に所定の配線パターンが繰り返し連続して形成されたフィルム状基板を接合する工程と、上記フィルム状基板に、上記各配線パターン形成領域の外周部またはその近傍に位置するようにして補強部を形成する工程と、上記各配線パターン形成領域に半導体チップをボンディングする工程と、上記半導体チップを封止するようにして樹脂パッケージを形成する工程と、を含む半導体装置の製造方法であって、上記支持部材として長手方向に連続して複数の貫通孔が形成されたものを用い、かつ、上記支持部材に上記フィルム状基板を接合する工程においては、上記各貫通孔から上記各配線パターン形成領域が臨むようにして上記支持部材の下面に上記フィルム状基板が接合され、かつ、上記補強部は、上記支持部材の上記複数の貫通孔にそれぞれ嵌合する枠状に形成されることを特徴としている。なお、上記補強部は、たとえばポリイミド樹脂、エポキシ樹脂、あるいはガラスエポキシ樹脂などによって形成される。
【０００９】
上記フィルム状基板における配線パターン形成領域の外周部またはその近傍に補強部を形成した場合には、上記各配線パターン形成領域の面剛性が高められる。たとえば、上記配線パターン形成領域を囲むようにして枠状に補強部を形成すれば、たとえフィルム状基板に曲げ応力が作用したとしてもこの補強部によって曲げ応力に対応できるため、補強部材によって囲まれる配線パターン形成領域に作用する応力が軽減される。このため、半導体チップをボンディングする際や樹脂パッケージング工程において加熱した場合に、従来のように上記フィルム状基板が大きく反ってしまうことはない。したがって、半導体チップをボンディングした後にワイヤボンディングを行う場合やフィルム状基板に裏面側に外部端子部などを形成する際に、フィルム状基板の反りに起因してこれらの作業が適切に行えないようなこともない。
【００１０】
なお、上記補強部を形成する工程は、枠状の形状とされた部材を配線パターン形成領域の外周部またはその近傍に貼着することによって、あるいは液状とされた熱硬化性樹脂を配線パターン形成領域の外周部またはその近傍に塗布してこれを加熱硬化させることによって行われる。もちろん、上記補強部の形成工程は、上記半導体チップをボンディングする工程よりも前に行ってもよく、上記半導体チップをボンディングする工程よりも後に行ってもよい。
【００１１】
また、上記半導体チップは、上記フィルム状基板に形成された配線パターン（端子部）と導通接続する必要があるが、本願発明においては、ワイヤボンディングによって半導体チップとフィルム状基板とを導通接続してもよく、またいわゆるフリップチップ方式によって直接的に半導体チップとフィルム状基板とを導通接続してもよい。
【００１２】
ところで、上記補強部材は、上記フィルム状基板における配線パターン形成領域の外周部またはその近傍に形成されるため、上記補強部材が上記配線パターンと接触して形成されることがあるから、このことを考慮して上記補強部材を絶縁性を有する樹脂などによって形成するのが好ましい。
【００１３】
また、上記樹脂パッケージは、上記半導体チップを封止するようにして形成されるが、出来上がった半導体装置の外形を考慮して、上記補強部材を上記樹脂パッケージによって封止してもよい。この場合には、上記補強部材と上記樹脂パッケージが上記補強部に接触して形成されることから、これらの接触界面における接合性を向上させるべく、上記補強部と上記樹脂パッケージとを同種の樹脂により形成するのが好ましい。
【００１５】
上記製造方法ではまた、上記支持部材に上記フィルム状基板が接合されることから、支持部材によってフィルム状基板の実質的な剛性が高められている。このため、従来においては、フィルム状基板の剛性が低いために、フィルム状基板をリードフレームと同様にして取り扱うことが困難であったが、フィルム状基板の実質的な剛性が高められれば、フィルム状基板をリードフレームと同様に取り扱うことができる。すなわち、リードフレームから半導体装置を製造する際に使用されていた既存の設備を、フィルム状基板から半導体装置を製造する際にも利用することができる。したがって、半導体装置の製造方式をフィルム状基板から半導体装置を製造する方式に変更する際に、大規模な設備変更を行わなくてもよいといった利点が得られ、設備投資を最小限に抑えることができる。
【００１７】
上記製造方法ではまた、各配線パターン形成領域の上方領域が各貫通孔の内面によって囲まれることになる。そして、上記各配線パターン形成領域の外周部またはその近傍には、補強部が形成される。このため、たとえ補強部を液状の熱硬化性樹脂を塗布することによって、あるいは加熱により溶融する樹脂によって形成したとしても、液体的な性状の補強部が流動して拡がってしまうことが各貫通孔の内面によって阻害される。後に行われる樹脂パッケージング工程は、たとえばトランスファモールド法などの金型成形によって行われるため、不用意に補強部が拡がってしまったならば金型の型締めを所望通りに行うことができないため、各貫通孔の内面によって液体的性状の補強部の流動を阻害することは有用である。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を図面を参照して具体的に説明する。図１は、本願発明に係る半導体装置の製造方法によって製造された半導体装置の一例を表す全体斜視図、図２は、上記半導体装置を裏面側から見た全体斜視図、図３は、図１のIII −III 線に沿う断面図である。
【００２０】
図１ないし図３に示すように、上記半導体装置１は、いわゆるＢＧＡ（Ball Grid Array ）型と称されるものである。この半導体装置１は、絶縁性を有する基板２と、この基板２に実装された半導体チップ３とを有しており、この半導体チップ３を封止するようにして樹脂パッケージ５が形成されている。
【００２１】
図１および図２に良く表れているように、上記基板２は、絶縁性を有するポリイミドなどの樹脂フィルムによって矩形状に形成されており、その表面２１には、複数の端子部２０ａからなる配線パターン２０が形成されている。この基板２は、後述するように長尺帯状ないし短冊状とされ、配線パターン２０が長手方向に繰り返し形成されたフィルム状基板としてのキャリアテープに半導体チップ３の実装などの所定の処理を施した後に、基板２となるべき領域を上記キャリアテープから切り離すことによって形成される。
【００２２】
図２および図３に良く表れているように、上記基板２の中央部には、多数の貫通孔２４が格子状に配列形成されている。上記各端子部２０ａは、上記基板２の周縁端から連続して、その一端部がそれぞれの対応する貫通孔２４にまで至っている。そして、上記各貫通孔２４は、上記端子部２０ａの一端部によって上部開口が閉塞された恰好とされており、上記各貫通孔２４を介して上記基板２の裏面側から上記各端子部２０ａの一端部が臨んでいる。もちろん、上記各端子部２０ａは、互いに接触ないし交差しないように独立して形成されており、各貫通孔２４が形成された領域を覆うようにして絶縁性を有する素材により保護膜を形成してもよい。また、上記基板２の外周部には、たとえば熱硬化性の樹脂によって矩形枠状の補強部２５が形成されている。
【００２３】
図３に示すように、上記半導体チップ３は、その上面３ａに複数の電極パッド（図示略）が形成されているが、この半導体チップ３は絶縁性を有するエポキシ樹脂などの接着剤７を介して上記基板２に対して機械的に接合されている。なお、上記半導体チップ３としては、たとえばＩＣやＬＳＩなどのベアチップを用いることができ、上記接着剤７としては、常温硬化性のものでも、熱硬化性のものでもよい。また、上記半導体チップ３は、図１および図３に良く表れているように、上記各電極パッドと上記各端子部２０ａとの間が金線などのワイヤ６を介して接続されており、このワイヤ６によって上記半導体チップ３と上記各端子部２０ａとの電気的な導通が図られている。
【００２４】
図２および図３に示すように、上記基板２の裏面２２には、上記各貫通孔２４に対応して複数の外部端子部４が格子状に配列形成されている。これらの外部端子部４は、たとえばハンダによって半球状に形成されているが、上記各端子部２０ａとは上記貫通孔２４を介して導通されており、結局、上記各外部端子部４が上記半導体チップ３と導通していることになる。
【００２５】
そして、上記基板２の上面、補強部２５、半導体チップ３、およびワイヤ６を封止するようにして、たとえばエポキシ樹脂を用いた金型成形によって樹脂パッケージ６が形成されている。
【００２６】
このように構成された半導体装置１は、たとえば回路基板などに実装されて使用されるが、上記各外部端子部４がハンダボールとされていることから、上記半導体装置１にはハンダリフローの手法などが好適に採用される。
【００２７】
次に、上記半導体装置１の製造方法について図４ないし図１０を参照しつつ説明する。なお、図４は、本願発明に係る半導体装置の製造方法を説明するための図であり、支持部材とフィルム状基板としてのキャリアテープとを表す斜視図、図５は、支持部材にキャリアテープを接合した状態を表す要部拡大図、図６は、補強部を形成する工程を説明するための図、図７は、ダイボンディング工程を説明するための図、図８は、ワイヤボンディング工程を説明するための図、図９および図１０は、樹脂パッケージング工程を説明するための図、図１１は、外部端子部を形成する工程を説明するための図である。また、これらの図において、従来例を説明するために参照した図１２および図１３に表された部材および部分などと同等なものには同一の符号を付してある。
【００２８】
上記半導体装置１は、支持部材８が接合されたキャリアテープ２Ａから製造される。このキャリアテープ２Ａは、図４に示したようにポリイミド樹脂などによって短冊状に形成されており、複数の端子部２０ａからなる配線パターン２０が形成された領域２０Ａが長手方向に連続して繰り返し形成されている。これらの配線パターン２０は、たとえば上記キャリアテープ２Ａの表面に銅皮膜を形成した後にエッチング処理を施すことによって形成することができ、また予め形成された配線パターン２０を上記キャリアテープ２Ａ上に適宜の接着剤などを用いて貼りつけて形成してもよい。このような配線パターン形成領域２０Ａには、複数の貫通孔２４が格子状に配列形成されており、上記各端子部２０ａの一端部が上記各貫通孔２４にまで至って上記各貫通孔２４の上部開口を閉塞している。すなわち、上記配線パターン形成領域２０Ａの裏面側から各貫通孔２４を介して上記端子部２０ａの一端部が臨んでいる。
【００２９】
一方、上記支持部材８は、図４に良く表れているように、たとえば銅などによって厚さ０．２５ｍｍ程度の板状ないし箔状に形成されており、平面視において上記キャリアテープ２Ａよりも一回り大きな形状とされている。また、上記支持部材８には、図４および図５に良く表れているように上記キャリアテープ２Ａの配線パターン形成領域２０Ａに対応して複数の貫通孔８０が形成されている。上記キャリアテープ２Ａは、エポキシ樹脂製などの接着剤によって上記支持部材８の裏面側に貼着されるが、図５に示したように上記キャリアテープ２Ａを貼着した状態においては、上記各貫通孔８０から上記キャリアテープ２Ａにおける配線パターン形成領域２０Ａ、すなわち格子状に配列形成された貫通孔２４が形成された領域が臨んでいる。そして、上記支持部材８の幅方向の両側部には、一定間隔毎に係止穴８１がそれぞれ連続して設けられている。すなわち、爪付きローラなどの回転体の爪部が、上記係止穴８１に係止されるとともに、上記回転体の回転によって上記キャリアテープ２Ａとともに上記支持部材８が連続または間欠送りされるようになされている。
【００３０】
上記キャリアテープ２Ａを上記支持部材８に接合した状態においても、上記配線パターン形成領域２０Ａが依然として露出した状態とされていることから、上記配線パターン形成領域２０Ａに、半導体チップ３を実装し、ワイヤ６をボンディングし、また樹脂パッケージ５を形成することができる。また、上記キャリアテープ２Ａが、上記支持部材８に接合されていることから、この状態にいおいては上記キャリアテープ２Ａが単独の状態と比べれば格段に剛性が向上させられている。このため、上記支持部材８によって上記キャリアテープ２Ａをリードフレームと同程度の剛性を有するものとすることが可能であることから、上記キャリアテープ２Ａでは、リードフレームを用いた既存の製造ラインを利用して半導体装置１を製造することができる。
【００３１】
本実施形態では、まずキャリアテープ２Ａの配線パターン形成領域２０Ａに補強部２５が形成される。この補強部２５は、図６に示したように、予め矩形枠状とされた補強部材２５′を上記支持部材８に形成された貫通孔８０内に嵌め込み、これを上記キャリアテープ２Ａに接着することによって形成される。上記補強部材２５′の接着は、たとえば補強部材２５′を熱硬化性樹脂によって形成し、この補強部材２５′を貫通孔８０内に嵌め込んだ状態において補強部材２５′を溶融・硬化させることによって行われる。もちろん、上記補強部材２５′を適宜の接着材を用いて上記キャリアテープ２Ａに貼着してもよく、また必ずしも図６に示したように上記補強部２５を上記貫通孔８０の内面に密着して形成する必要はない。なお、上記補強部３は、上記配線パターン２０Ａの適所を覆うようにして形成されるため、上記補強部材２５′としては、絶縁性を有する素材が採用され、また後述する樹脂パッケージ５との接合性を考慮して、好ましくは樹脂パッケージ５と同種の樹脂が採用される。
【００３２】
次いで、上記配線パターン形成領域２０Ａに半導体チップ３が実装される。この工程は、まず、たとえば上記各配線パターン形成領域２０Ａに液状ないし固体状のエポキシ樹脂などの熱硬化性の接着剤を塗布ないし載置しておき、既存のチップマウンタなどを用いて上記接着剤を介在させた状態で半導体チップ３をキャリアテープ２Ａ上に載置する。そして、ヒータなどを用いて上記接着剤を熱硬化させることによって上記半導体チップ３が上記キャリアテープ２Ａに実装されて図７に示したような状態とされる。
【００３３】
このとき、上記キャリアテープ２Ａも加熱されて膨張しようとし、上記キャリアテープ２Ａに形成された配線パターン２０も膨張しようとする。上記キャリアテープ２Ａは絶縁性を有する樹脂によって形成されており、上記配線パターン２０は導体金属によって形成されていることから、それぞれ熱膨張率が異なり、上記キャリアテープ２Ａが反ってしまうことが懸念される。とくに、上記配線パターン形成領域２０Ａが反ってしまったならば、ワイヤボンディング工程におけるボンディング精度や後述する外部端子部形成工程における外部端子形成精度に影響を与えかねないために問題となる。
【００３４】
ところが、上記キャリアテープ２Ａでは、配線パターン形成領域２０Ａの外周部に補強部２５が形成されているため、これにより配線パターン形成領域２０Ａの面剛性が高められている。このように、上記キャリアテープ２Ａでは、配線パターン形成領域２０Ａが外力によって反りにくいようになされている。また、上記キャリアテープ２Ａは、上記支持部材８に貼着されて上記支持部材８に対して拘束されていることから、これによっても上記キャリアテープ２Ａの加熱による反りが回避されている。さらに、上記したように、上記キャリアテープ２Ａをポリイミド樹脂によって形成し、上記配線パターン２０が銅によって形成することもできる。この場合には、ポリイミド樹脂および銅のそれぞれ熱膨張率が比較的に近似しており、上記キャリアテープ２Ａの膨張量と上記配線パターン２０の膨張量２０がさほど大きな差はないため、上記キャリアテープ２Ａが加熱されて反ってしまうといった事態がある程度回避される。以上のように、本実施形態では、加熱によってキャリアテープ２Ａが反ってしまうことが、種々の方法によって回避されている。
【００３５】
上記した半導体チップ３の実装工程が終了した場合には、上記配線パターン形成領域２０Ａを構成する各端子部２０ａと上記半導体チップに形成された電極パッド（図示略）とをワイヤ６によって結線し、図８に示したような状態とされる。この工程は、既存のワイヤボンダを用いて自動的に行うことができる。この工程においても、いわゆる熱圧着などによってワイヤボンディングを行う場合には、上記半導体チップ３、ひいては上記キャリアテープ２Ａが加熱されるが、上記した半導体チップ３の実装工程と同様に、上記配線パターン形成領域２０Ａが反ってしまうことはない。このため、上記配線パターン形成領域２０Ａにおけるワイヤボンディングを行う部位（端子部２０ａ）が、配線パターン形成領域２０Ａが反ってしまうことによって初期に設定された状態からずれてしまうこともなく、精度良く所望通りにワイヤボンディングを行うことができる。
【００３６】
次に、上記半導体チップ３、補強部２５およびボンディングワイヤ６を封入するように樹脂パッケージ５を形成する。この工程には、、型締め状態においてキャビティ空間を形成する上下の金型を用いた、いわゆるトランスファモールド法などが好適に採用される。具体的には、図９に示したように、まず上記キャビティ空間９０内に上記半導体チップ３ないしボンディングワイヤ６を収容した恰好で上記キャリアテープ２Ａを挟持して上下の金型９Ａ，９Ｂの型締めを行う。そして、上記キャビティ空間９０内にエポキシ樹脂などを溶融状態で注入した後に硬化させるこにより、図１０に示したように上記配線パターン形成領域２０Ａに上面側にのみ上記樹脂パッケージ５が形成される。このような樹脂パッケージング工程においても、溶融樹脂が注入されて上記キャリアテープ２Ａが加熱されるが、この過程においても上記キャリアテープ２Ａが反ってしまうことが適切に回避される。
【００３７】
続いて、上記キャリアテープ２Ａの表裏を反転させ、上記配線パターン形成領域２０Ａに裏面側、すなわち格子状に配列形成された複数の貫通孔２４のそれぞれに外部端子部４を形成する。これらの各外部端子部４は、たとえばハンダによって形成される。すなわち、図１１に示したように、ハンダボール４′をフラックスとともに各貫通孔２４に対応させて載置し、それぞれのハンダボール４′を溶融・固化させることによって各外部端子部４が形成される。このとき、各外部端子部４は、溶融時のの表面張力によって半球状とされる。
【００３８】
上述したように、上記半導体チップ実装工程、ワイヤボンディング工程、あるいは樹脂パッケージング工程において上記キャリアテープ２Ａが加熱されるが、上記キャリアテープ２Ａ（配線パターン形成領域２０Ａ）の加熱時における反りが回避されているため、各外部端子部４を形成する工程において上記配線パターン形成領域２０Ａに反りが残存していることもない。このため、上記各貫通孔２４の形成部位が、上記配線パターン形成領域２０Ａが反ってしまうことによって初期に設定された状態からずれてしまっていることもないため、精度良く所望通りに上記各外部端子部４を形成することができる。
【００３９】
最後に、上記キャリアテープ２Ａから半導体装置１となるべき部位（配線パターン形成領域２０Ａ）を切り離すことによって図１ないし図３に示したような個々の半導体装置１が得られる。
【００４０】
なお、本実施形態では、キャリアテープ２Ａを支持部材８に接合して半導体装置を製造する場合について説明したが、本願発明はこの方法には限定されない。すなわち、本願発明は、キャリアテープ２Ａとして配線パターン形成領域の外周部に補強部２５が形成されたものを用いることに最大の特徴があり、上記支持部材８にキャリアテープ２Ａを接合して各工程を行うか否かは選択的事項である。
【００４１】
また、本実施形態においては、上記補強部２５は、予め矩形枠状に形成された部材をキャリアテープ２Ａに貼着することによって形成されていたが、たとえば液状とされた熱硬化性樹脂を配線パターン形成領域の外周部に塗布し、これを硬化させて形成してもよい。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の製造方法によって製造された半導体装置の一例を表す全体斜視図である。
【図２】図１の半導体装置を裏面側から見た全体斜視図である。
【図３】図１のIII −III 線に沿う断面図である。
【図４】本願発明に係る半導体装置の製造方法を説明するための図であり、支持部材とキャリアテープとを表す斜視図である。
【図５】支持部材にキャリアテープを接合した状態を表す要部拡大図である。
【図６】補強部を形成する工程を説明するための図である。
【図７】半導体チップのボンディング工程を説明するための図である。
【図８】ワイヤボンディング工程を説明するための図である。
【図９】樹脂パッケージング工程を説明するための図である。
【図１０】樹脂パッケージング工程を説明するための図である。
【図１１】外部端子部形成工程を説明するための図である。
【図１２】従来の半導体装置の製造方法に用いられていたキャリアテープの説明するための全体斜視図である。
【図１３】上記キャリアテープを裏面側から見た要部拡大図である。
【符号の説明】
１ 半導体装置
２ 基板
２Ａ キャリアテープ（フィルム状基板）
３ 半導体チップ
４ 外部端子部
５ 樹脂パッケージ
８ 支持部材
２０ 配線パターン
２０Ａ 配線パターン形成領域
２５ 補強部
８０ 貫通孔（キャリアテープの）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device in which a semiconductor chip is mounted on a substrate and the semiconductor chip is sealed with a resin.
[0002]
[Prior art]
In recent years, instead of a method of manufacturing a semiconductor device from a so-called lead frame obtained by punching a metal plate, etc., it is formed in a strip shape or a long strip shape with a polyimide resin having insulating properties and heat resistance. A method of manufacturing a semiconductor device using a film-like substrate has been adopted. In this method, for example, as shown in FIG. 12 and FIG. 13, a film-like substrate 2A in which a region 20A in which a predetermined wiring pattern 20 is formed of copper or the like is repeatedly formed in the longitudinal direction at a constant pitch is used. For example, a semiconductor device is manufactured through various processes such as a die bonding process, a wire bonding process, a resin packaging process, and an external terminal portion forming process. In the illustrated film-like substrate 2A, a plurality of through holes 24 are arranged in a grid pattern in the wiring pattern forming region 20A, and a so-called BGA (Ball Grid Array) type semiconductor device is manufactured.
[0003]
In the manufacturing method using a lead frame, the exemplified steps are performed by the same manufacturing line from the viewpoint of improving manufacturing efficiency. That is, the above-described steps are performed on the lead frame that has reached an appropriate part while automatically transporting the lead frame. Therefore, also in the manufacturing method using the film-like substrate 2A, it is preferable that each process illustrated from the viewpoint of improving manufacturing efficiency is performed on the same manufacturing line, and if each process can be performed on the same manufacturing line, a lead frame is formed. The existing production line used in the production method used can be used, and there is an advantage that a large capital investment is not required when changing the production method.
[0004]
[Problems to be solved by the invention]
However, since the die bonding step is performed using, for example, a thermosetting resin adhesive, the film substrate 2A is also heated at the same time when the resin adhesive is cured, and thermocompression bonding is performed in the wire bonding step. The film substrate 2A is also heated when bonding is performed or when a thermosetting resin is employed in the resin packaging process. In these cases, since the film-like substrate 2A is formed of resin and the wiring pattern 20 is formed of metal or the like and the respective thermal expansion coefficients are different, the film-like substrate 2A expands more than the wiring pattern 20 described above. End up. For this reason, the film-like substrate 2 </ b> A is warped, or stress is applied to the wiring pattern 20 more than necessary.
[0005]
However, if the film-like substrate 2A is warped, for example, the part to be wire-bonded in the wire-bonding process is different from the part initially set, so that the wire-bonding is performed as desired. Is difficult. Further, when manufacturing a BGA type semiconductor device in which a large number of external terminal portions are arranged in a grid, it is necessary to form a plurality of solder balls as external terminal portions on the back side of the film-like substrate 2A. However, if the film-like substrate 2A is warped, it is difficult to form a solder ball as desired. On the other hand, when a large stress is applied to the wiring pattern 20, the wiring pattern 20 may be disconnected. In particular, when it is necessary to manufacture using the film-like substrate 2A on which the fine wiring pattern 20 is formed as in the above-described BGA type semiconductor device, the wiring pattern 20 is subjected to a large stress. There is also a problem that 20 disconnections are likely to occur.
[0006]
Further, since the film-like substrate 2A itself is made of resin or the like, its rigidity is relatively low. For this reason, in the film-like substrate 2A, it is difficult to use a manufacturing facility constructed for a lead frame having a relatively high rigidity.
[0007]
The present invention has been conceived under the circumstances described above, and was constructed for a lead frame while avoiding various problems caused by heating when performing a die bonding process and a resin packaging process. The problem is to make it possible to use manufacturing equipment.
[0008]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means. That is, in the method for manufacturing a semiconductor device provided by the present invention, a step of joining a film-like substrate in which a predetermined wiring pattern is repeatedly and continuously formed on a strip-shaped support member, and the film-like substrate, Forming a reinforcing portion so as to be positioned at or near the outer periphery of each wiring pattern forming region, bonding a semiconductor chip to each wiring pattern forming region, and sealing the semiconductor chip. Forming a resin package, wherein the support member is formed with a plurality of through-holes continuously in the longitudinal direction, and the support member is formed with the film. In the step of joining the shaped substrates, the fibres are formed on the lower surface of the support member so that the wiring pattern forming regions face the through holes. Beam-like substrate is bonded, and the reinforcing portion is characterized by being formed in a frame shape to be fitted respectively to the plurality of through-holes of the support member. Incidentally, the reinforcing portion, For example other polyimide resin is formed by an epoxy resin or glass epoxy resin.
[0009]
When the reinforcing portion is formed at or near the outer periphery of the wiring pattern formation region in the film-like substrate, the surface rigidity of each wiring pattern formation region is increased. For example, if the reinforcing part is formed in a frame shape so as to surround the wiring pattern forming region, even if bending stress acts on the film-like substrate, the reinforcing part can cope with the bending stress. The stress acting on the formation region is reduced. For this reason, when the semiconductor chip is bonded or when heated in the resin packaging process, the film-like substrate is not greatly warped as in the prior art. Therefore, when wire bonding is performed after the semiconductor chip is bonded, or when an external terminal portion or the like is formed on the back side of the film substrate, these operations cannot be performed properly due to warpage of the film substrate. There is nothing.
[0010]
The step of forming the reinforcing portion is performed by attaching a frame-shaped member to the outer peripheral portion of the wiring pattern forming region or in the vicinity thereof, or forming a liquid thermosetting resin into the wiring pattern. It is performed by applying to the outer periphery of the region or in the vicinity thereof and curing it by heating. Of course, the step of forming the reinforcing portion may be performed before the step of bonding the semiconductor chip, or may be performed after the step of bonding the semiconductor chip.
[0011]
In addition, the semiconductor chip needs to be conductively connected to a wiring pattern (terminal portion) formed on the film-like substrate. In the present invention, the semiconductor chip and the film-like substrate are electrically connected by wire bonding. Alternatively, the semiconductor chip and the film-like substrate may be directly connected to each other by a so-called flip chip method.
[0012]
By the way, since the reinforcing member is formed at or near the outer periphery of the wiring pattern forming region of the film-like substrate, the reinforcing member may be formed in contact with the wiring pattern. In consideration of the above, it is preferable that the reinforcing member is formed of an insulating resin or the like.
[0013]
The resin package is formed so as to seal the semiconductor chip. However, the reinforcing member may be sealed with the resin package in consideration of the outer shape of the completed semiconductor device. In this case, since the reinforcing member and the resin package are formed in contact with the reinforcing part, the reinforcing part and the resin package are made of the same kind of resin in order to improve the bondability at the contact interface between them. It is preferable to form by.
[0015]
Also in the above manufacturing method, since the film-form substrate on the support member is bonded, substantially rigid in the film-shaped substrate is enhanced by the support member. For this reason, conventionally, since the rigidity of the film-like substrate is low, it has been difficult to handle the film-like substrate in the same manner as the lead frame. However, if the substantial rigidity of the film-like substrate can be increased, The substrate can be handled in the same way as a lead frame. That is, the existing equipment used when manufacturing a semiconductor device from a lead frame can also be used when manufacturing a semiconductor device from a film-like substrate. Therefore, when the semiconductor device manufacturing method is changed from a film substrate to a method for manufacturing a semiconductor device, there is an advantage that a large-scale facility change is not required, and the capital investment can be minimized. it can.
[0017]
In the above manufacturing method, the upper region of each wiring pattern formation region is surrounded by the inner surface of each through hole. A reinforcing portion is formed at or near the outer periphery of each wiring pattern formation region. For this reason, even if the reinforcing part is formed by applying a liquid thermosetting resin or by a resin that melts by heating, the liquid-like reinforcing part may flow and expand. Obstructed by the inner surface. Since the resin packaging process performed later is performed by, for example, mold forming such as a transfer mold method, if the reinforcing part is inadvertently expanded, the mold cannot be clamped as desired. It is useful to inhibit the flow of the liquid property reinforcing portion by the inner surface of each through hole.
[0018]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. 1 is an overall perspective view illustrating an example of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the present invention, FIG. 2 is an overall perspective view of the semiconductor device viewed from the back side, and FIG. It is sectional drawing which follows the III-III line.
[0020]
As shown in FIGS. 1 to 3, the semiconductor device 1 is a so-called BGA (Ball Grid Array) type. The semiconductor device 1 includes an insulating substrate 2 and a semiconductor chip 3 mounted on the substrate 2, and a resin package 5 is formed so as to seal the semiconductor chip 3. .
[0021]
As clearly shown in FIGS. 1 and 2, the substrate 2 is formed in a rectangular shape by an insulating resin film such as polyimide, and the surface 21 has a wiring composed of a plurality of terminal portions 20a. A pattern 20 is formed. As will be described later, the substrate 2 has a long band shape or a strip shape, and a carrier tape as a film substrate on which the wiring pattern 20 is repeatedly formed in the longitudinal direction is subjected to predetermined processing such as mounting of the semiconductor chip 3. Later, the region to be the substrate 2 is formed by separating from the carrier tape.
[0022]
As clearly shown in FIGS. 2 and 3, a large number of through holes 24 are arranged in a lattice pattern in the central portion of the substrate 2. Each terminal portion 20 a is continuous from the peripheral edge of the substrate 2, and one end portion thereof reaches the corresponding through hole 24. And each said through-hole 24 is made into the appearance by which the upper opening was obstruct | occluded by the one end part of the said terminal part 20a, and the said each terminal part 20a from the back surface side of the said board | substrate 2 via each said through-hole 24 is carried out. One end is facing. Of course, each of the terminal portions 20a is formed independently so as not to contact or intersect with each other, and a protective film is formed of an insulating material so as to cover the region where each through hole 24 is formed. Also good. In addition, a rectangular frame-shaped reinforcing portion 25 is formed on the outer peripheral portion of the substrate 2 with, for example, a thermosetting resin.
[0023]
As shown in FIG. 3, the semiconductor chip 3 has a plurality of electrode pads (not shown) formed on the upper surface 3a thereof. The semiconductor chip 3 is interposed via an adhesive 7 such as an epoxy resin having insulation properties. And mechanically bonded to the substrate 2. The semiconductor chip 3 may be a bare chip such as an IC or LSI, and the adhesive 7 may be a room temperature curable material or a thermosetting material. Further, as shown in FIGS. 1 and 3, the semiconductor chip 3 is connected between the electrode pads and the terminal portions 20 a via wires 6 such as gold wires. Electrical conduction between the semiconductor chip 3 and the terminal portions 20a is achieved by the wires 6.
[0024]
As shown in FIGS. 2 and 3, a plurality of external terminal portions 4 are arranged in a lattice pattern on the back surface 22 of the substrate 2 corresponding to the through holes 24. These external terminal portions 4 are formed in a hemispherical shape by, for example, solder, but are electrically connected to the terminal portions 20a through the through holes 24. As a result, the external terminal portions 4 are connected to the semiconductor. It is in conduction with the chip 3.
[0025]
Then, the resin package 6 is formed by, for example, die molding using an epoxy resin so as to seal the upper surface of the substrate 2, the reinforcing portion 25, the semiconductor chip 3, and the wire 6.
[0026]
The semiconductor device 1 configured as described above is used by being mounted on, for example, a circuit board or the like. Since each external terminal portion 4 is a solder ball, the semiconductor device 1 has a solder reflow technique. Etc. are preferably employed.
[0027]
Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. FIG. 4 is a view for explaining a method of manufacturing a semiconductor device according to the present invention, and is a perspective view showing a support member and a carrier tape as a film-like substrate, and FIG. 5 is a diagram showing a carrier tape on the support member. FIG. 6 is a diagram for explaining the step of forming the reinforcing portion, FIG. 7 is a diagram for explaining the die bonding step, and FIG. 8 is for explaining the wire bonding step. FIGS. 9 and 10 are diagrams for explaining the resin packaging process, and FIG. 11 is a diagram for explaining the process of forming the external terminal portion. Further, in these drawings, the same reference numerals are given to the equivalents to the members and parts shown in FIGS. 12 and 13 referred to for explaining the conventional example.
[0028]
The semiconductor device 1 is manufactured from a carrier tape 2A to which a support member 8 is bonded. As shown in FIG. 4, the carrier tape 2A is formed in a strip shape with polyimide resin or the like, and a region 20A in which a wiring pattern 20 including a plurality of terminal portions 20a is formed is continuously and repeatedly formed in the longitudinal direction. Has been. These wiring patterns 20 can be formed, for example, by performing an etching process after forming a copper film on the surface of the carrier tape 2A, and the wiring pattern 20 formed in advance is appropriately formed on the carrier tape 2A. You may form by sticking using an adhesive agent etc. In such a wiring pattern formation region 20A, a plurality of through holes 24 are arranged in a grid pattern, and one end portion of each terminal portion 20a reaches each through hole 24 and is an upper portion of each through hole 24. The opening is closed. That is, one end portion of the terminal portion 20a faces from the back side of the wiring pattern forming region 20A through each through hole 24.
[0029]
On the other hand, as shown in FIG. 4, the support member 8 is formed in a plate shape or foil shape with a thickness of about 0.25 mm, for example, with copper or the like, and is more than the carrier tape 2A in plan view. It has a large shape around. The support member 8 is formed with a plurality of through holes 80 corresponding to the wiring pattern forming region 20A of the carrier tape 2A, as clearly shown in FIGS. The carrier tape 2A is attached to the back surface side of the support member 8 by an adhesive such as an epoxy resin. In the state where the carrier tape 2A is attached as shown in FIG. From the hole 80, the wiring pattern forming region 20 </ b> A in the carrier tape 2 </ b> A, that is, the region in which the through holes 24 arranged in a lattice form are formed. Locking holes 81 are provided continuously at regular intervals on both sides of the support member 8 in the width direction. That is, a claw portion of a rotating body such as a claw roller is locked in the locking hole 81, and the support member 8 is continuously or intermittently fed together with the carrier tape 2A by the rotation of the rotating body. Has been made.
[0030]
Even when the carrier tape 2A is bonded to the support member 8, the wiring pattern formation region 20A is still exposed. Therefore, the semiconductor chip 3 is mounted on the wiring pattern formation region 20A, and the wire 6 can be bonded and the resin package 5 can be formed. Further, since the carrier tape 2A is joined to the support member 8, in this state, the rigidity is remarkably improved as compared to the state where the carrier tape 2A is alone. For this reason, since the carrier tape 2A can have the same degree of rigidity as the lead frame by the support member 8, the carrier tape 2A uses an existing production line using a lead frame. Thus, the semiconductor device 1 can be manufactured.
[0031]
In the present embodiment, first, the reinforcing portion 25 is formed in the wiring pattern forming region 20A of the carrier tape 2A. As shown in FIG. 6, the reinforcing portion 25 is fitted into a through hole 80 formed in the support member 8 with a reinforcing member 25 ′ having a rectangular frame shape in advance, and this is adhered to the carrier tape 2A. Formed by. The reinforcement member 25 ′ is bonded by, for example, forming the reinforcement member 25 ′ from a thermosetting resin and melting and hardening the reinforcement member 25 ′ in a state where the reinforcement member 25 ′ is fitted in the through hole 80. Done. Of course, the reinforcing member 25 'may be adhered to the carrier tape 2A using an appropriate adhesive, and the reinforcing portion 25 is not necessarily in close contact with the inner surface of the through hole 80 as shown in FIG. It is not necessary to form. Since the reinforcing part 3 is formed so as to cover an appropriate place of the wiring pattern 20A, an insulating material is adopted as the reinforcing member 25 ', and it is joined to a resin package 5 described later. In consideration of the properties, the same type of resin as that of the resin package 5 is preferably used.
[0032]
Next, the semiconductor chip 3 is mounted on the wiring pattern formation region 20A. In this step, first, for example, a thermosetting adhesive such as a liquid or solid epoxy resin is applied or placed on each of the wiring pattern forming regions 20A, and the above adhesive is used using an existing chip mounter or the like. The semiconductor chip 3 is placed on the carrier tape 2A with the intervening. The semiconductor chip 3 is mounted on the carrier tape 2A by thermosetting the adhesive using a heater or the like, and the state shown in FIG. 7 is obtained.
[0033]
At this time, the carrier tape 2A is also heated and tends to expand, and the wiring pattern 20 formed on the carrier tape 2A also tends to expand. Since the carrier tape 2A is made of an insulating resin, and the wiring pattern 20 is made of a conductive metal, the coefficient of thermal expansion is different and the carrier tape 2A may be warped. The In particular, if the wiring pattern formation region 20A is warped, there is a problem in that it may affect the bonding accuracy in the wire bonding process and the external terminal formation accuracy in the external terminal portion forming process described later.
[0034]
However, in the carrier tape 2A, the reinforcing portion 25 is formed on the outer peripheral portion of the wiring pattern forming region 20A, so that the surface rigidity of the wiring pattern forming region 20A is enhanced. Thus, in the carrier tape 2A, the wiring pattern forming region 20A is not easily warped by an external force. Further, since the carrier tape 2A is stuck to the support member 8 and is restrained with respect to the support member 8, warping due to heating of the carrier tape 2A is also avoided. Furthermore, as described above, the carrier tape 2A may be formed of a polyimide resin, and the wiring pattern 20 may be formed of copper. In this case, the thermal expansion coefficients of polyimide resin and copper are relatively similar, and the expansion amount of the carrier tape 2A and the expansion amount 20 of the wiring pattern 20 are not so large. The situation where 2A is heated and warped is avoided to some extent. As described above, in this embodiment, the carrier tape 2A is prevented from warping due to heating by various methods.
[0035]
When the mounting process of the semiconductor chip 3 is completed, the terminal portions 20a constituting the wiring pattern forming region 20A and the electrode pads (not shown) formed on the semiconductor chip are connected by the wires 6, The state is as shown in FIG. This step can be performed automatically using an existing wire bonder. Also in this step, when wire bonding is performed by so-called thermocompression bonding or the like, the semiconductor chip 3 and thus the carrier tape 2A are heated, but the wiring pattern formation is performed in the same manner as the mounting step of the semiconductor chip 3 described above. The region 20A is not warped. For this reason, the portion (terminal portion 20a) for performing wire bonding in the wiring pattern formation region 20A does not deviate from the initially set state due to the warpage of the wiring pattern formation region 20A, and is desired with high accuracy. Wire bonding can be performed on the street.
[0036]
Next, the resin package 5 is formed so as to enclose the semiconductor chip 3, the reinforcing portion 25 and the bonding wire 6. For this step, a so-called transfer molding method using upper and lower molds that form a cavity space in a mold-clamped state is suitably employed. Specifically, as shown in FIG. 9, first, the molds of the upper and lower molds 9A and 9B are held by sandwiching the carrier tape 2A with the semiconductor chip 3 or the bonding wire 6 accommodated in the cavity space 90. Tighten. Then, the resin package 5 is formed only on the upper surface side in the wiring pattern forming region 20A as shown in FIG. Also in such a resin packaging process, the molten resin is injected and the carrier tape 2A is heated, but it is appropriately avoided that the carrier tape 2A is warped also in this process.
[0037]
Subsequently, the front and back sides of the carrier tape 2A are reversed, and the external terminal portions 4 are formed in the wiring pattern forming region 20A on the back surface side, that is, in each of the plurality of through holes 24 arranged in a grid pattern. Each of these external terminal portions 4 is formed by solder, for example. That is, as shown in FIG. 11, each external terminal portion 4 is formed by placing the solder ball 4 'in correspondence with each through hole 24 together with the flux and melting and solidifying each solder ball 4'. The At this time, each external terminal portion 4 is hemispherical due to the surface tension at the time of melting.
[0038]
As described above, the carrier tape 2A is heated in the semiconductor chip mounting step, the wire bonding step, or the resin packaging step, but warpage during heating of the carrier tape 2A (wiring pattern forming region 20A) is avoided. Therefore, no warp remains in the wiring pattern formation region 20A in the step of forming each external terminal portion 4. For this reason, the formation site of each through-hole 24 does not deviate from the initially set state due to warpage of the wiring pattern formation region 20A. The terminal part 4 can be formed.
[0039]
Finally, the individual semiconductor device 1 as shown in FIG. 1 to FIG. 3 is obtained by separating the portion (wiring pattern forming region 20A) to be the semiconductor device 1 from the carrier tape 2A.
[0040]
In the present embodiment, the case where the semiconductor device is manufactured by bonding the carrier tape 2A to the support member 8 has been described, but the present invention is not limited to this method. That is, the present invention has the greatest feature in using the carrier tape 2A having the reinforcing portion 25 formed on the outer periphery of the wiring pattern forming region. Whether or not to perform is an optional matter.
[0041]
In the present embodiment, the reinforcing portion 25 is formed by sticking a member formed in a rectangular frame shape to the carrier tape 2A in advance. For example, a liquid thermosetting resin is wired. You may apply | coat to the outer peripheral part of a pattern formation area, and you may make this harden | cure and form.
[Brief description of the drawings]
FIG. 1 is an overall perspective view showing an example of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to the present invention.
2 is an overall perspective view of the semiconductor device of FIG. 1 viewed from the back side.
3 is a cross-sectional view taken along line III-III in FIG.
FIG. 4 is a view for explaining the method of manufacturing a semiconductor device according to the present invention, and is a perspective view showing a support member and a carrier tape.
FIG. 5 is an enlarged view of a main part showing a state in which a carrier tape is joined to a support member.
FIG. 6 is a diagram for explaining a process of forming a reinforcing portion.
FIG. 7 is a diagram for explaining a semiconductor chip bonding step;
FIG. 8 is a diagram for explaining a wire bonding step.
FIG. 9 is a diagram for explaining a resin packaging process.
FIG. 10 is a diagram for explaining a resin packaging process.
FIG. 11 is a diagram for explaining an external terminal portion forming step.
FIG. 12 is an overall perspective view for explaining a carrier tape used in a conventional method for manufacturing a semiconductor device.
FIG. 13 is an enlarged view of a main part of the carrier tape as viewed from the back side.
[Explanation of symbols]
1 Semiconductor device 2 Substrate 2A Carrier tape (film substrate)
3 Semiconductor chip 4 External terminal portion 5 Resin package 8 Support member 20 Wiring pattern 20A Wiring pattern forming region 25 Reinforcing portion 80 Through hole (of carrier tape)

Claims (2)

短冊状とされた支持部材に所定の配線パターンが繰り返し連続して形成されたフィルム状基板を接合する工程と、
上記フィルム状基板に、上記各配線パターン形成領域の外周部またはその近傍に位置するようにして補強部を形成する工程と、
上記各配線パターン形成領域に半導体チップをボンディングする工程と、
上記半導体チップを封止するようにして樹脂パッケージを形成する工程と、
を含む半導体装置の製造方法であって、
上記支持部材として長手方向に連続して複数の貫通孔が形成されたものを用い、かつ、上記支持部材に上記フィルム状基板を接合する工程においては、上記各貫通孔から上記各配線パターン形成領域が臨むようにして上記支持部材の下面に上記フィルム状基板が接合され、かつ、
上記補強部は、上記支持部材の上記複数の貫通孔にそれぞれ嵌合する枠状に形成されることを特徴とする、半導体装置の製造方法。A step of joining a film-like substrate in which a predetermined wiring pattern is repeatedly and continuously formed on a strip-shaped support member;
Forming a reinforcing portion on the film-like substrate so as to be positioned at or near the outer peripheral portion of each wiring pattern forming region;
Bonding a semiconductor chip to each of the wiring pattern formation regions;
Forming a resin package so as to seal the semiconductor chip;
The method of manufacturing a including a semiconductor device,
In the step of using the support member in which a plurality of through-holes are continuously formed in the longitudinal direction and joining the film-like substrate to the support member, the wiring pattern formation regions are formed from the through-holes. The film-like substrate is bonded to the lower surface of the support member so as to face, and
The method of manufacturing a semiconductor device, wherein the reinforcing portion is formed in a frame shape that fits into each of the plurality of through holes of the support member . 上記補強部は、上記樹脂パッケージと同種の樹脂により形成される、請求項１に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the reinforcing portion is formed of the same kind of resin as the resin package.
JP27325598A 1998-09-28 1998-09-28 Manufacturing method of semiconductor device Expired - Lifetime JP3930162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27325598A JP3930162B2 (en) 1998-09-28 1998-09-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27325598A JP3930162B2 (en) 1998-09-28 1998-09-28 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2000100990A JP2000100990A (en) 2000-04-07
JP3930162B2 true JP3930162B2 (en) 2007-06-13

Family

ID=17525292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27325598A Expired - Lifetime JP3930162B2 (en) 1998-09-28 1998-09-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3930162B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234050B (en) * 2020-09-22 2024-05-28 江苏盐芯微电子有限公司 Multi-chip integrated circuit packaging structure

Also Published As

Publication number Publication date
JP2000100990A (en) 2000-04-07

Similar Documents

Publication Publication Date Title
JP3619773B2 (en) Manufacturing method of semiconductor device
KR100384260B1 (en) Semiconductor device and manufacturing method of the same
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP2004048022A (en) Method for manufacturing semiconductor integrated circuit device
JPH0794553A (en) Semiconductor device and fabrication thereof
JP3879823B2 (en) Thin semiconductor device molding method and mold
JP3930162B2 (en) Manufacturing method of semiconductor device
JP4038021B2 (en) Manufacturing method of semiconductor device
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JP3768690B2 (en) Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate
JP3923661B2 (en) Semiconductor device
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
JP5587464B2 (en) Manufacturing method of semiconductor device
JPH0974149A (en) Small package and manufacture
JP4110675B2 (en) Manufacturing method of lead frame for semiconductor package
JP4175339B2 (en) Manufacturing method of semiconductor device
JP3908395B2 (en) Substrate for manufacturing semiconductor device and method for manufacturing semiconductor device using the same
JP4313407B2 (en) Manufacturing method of semiconductor device
JP3560142B2 (en) Method of manufacturing chip support substrate for semiconductor package, semiconductor package using chip support substrate for semiconductor package, and method of manufacturing the same
JP2004172647A (en) Semiconductor device
JP3419898B2 (en) Semiconductor device and manufacturing method thereof
JPH10163250A (en) Semiconductor device and manufacture of semiconductor device
JP4065889B2 (en) Manufacturing method of semiconductor device having BGA package structure
JP2002164497A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041126

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Effective date: 20060808

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20061005

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Effective date: 20070119

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070308

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120316

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6