JP3925371B2

JP3925371B2 - AC / DC separation circuit

Info

Publication number: JP3925371B2
Application number: JP2002274485A
Authority: JP
Inventors: 賢治國吉; 祥二小伊勢; 昭彦甲木
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2002-09-20
Filing date: 2002-09-20
Publication date: 2007-06-06
Anticipated expiration: 2022-09-20
Also published as: JP2004112578A

Description

【０００１】
【発明の属する技術分野】
本発明は、直流電源電圧に交流信号電圧を重畳した電圧から直流電圧と交流電圧とを分離する交流／直流分離回路に関するものである。
【０００２】
【従来の技術】
従来から、２線式の信号線を介して複数台の端末器を接続し、端末器間でデータを授受するとともに、端末器のいずれかを給電端末とし残りの端末器を受電端末として給電端末から受電端末に対して電源を供給するデータ伝送システムが提案されている。この種のデータ伝送システムとしてデータを時分割多重化して伝送する多重伝送システムがあり、この種の多重伝送システムでは、給電端末において直流電源電圧にデータによって変調した交流信号電圧を重畳させ、一方、受電端末において直流電源電圧と交流信号電圧とを分離することによってデータの伝送と電源の供給とを同時に行うものが知られている。このような構成のデータ伝送システムにおいては受電端末に直流電圧と交流電圧とを分離するための交流／直流分離回路が必要になる。
【０００３】
すなわち、図３に示すように、給電端末２においては電源成分である直流電圧Ｖｄｃに信号成分である交流電圧Ｖａｃを重畳して信号線３に送出し、受電端末１においては交流／直流分離回路４を用いて直流電圧Ｖｄｃ１と交流電圧Ｖａｃ１とを分離するのであって、直流電圧Ｖｄｃ１は直流負荷Ｚｄｃに供給され、交流電圧Ｖａｃ１は交流負荷Ｚａｃに供給されるのである。交流／直流分離回路としてもっとも簡単な回路構成としては、キャパシタＣとインダクタＬとを１個ずつ用いる回路構成が考えられる。インダクタＬは直流成分に対しては低インピーダンス且つ交流成分に対して高インピーダンスであるから、信号線３から直流負荷Ｚｄｃへの経路にインダクタＬを挿入することによって直流電圧Ｖｄｃ１を取り出し、キャパシタＣは直流成分に対しては高インピーダンス且つ交流成分に対しては低インピーダンスであるから、信号線３から交流負荷Ｚａｃへの経路にキャパシタＣを挿入することによって交流電圧Ｖａｃ１を取り出すのである。なお、図３において交流負荷Ｚａｃは受電端末１に設けた信号受信回路を意味し、直流負荷Ｚｄｃは受電端末１の動作に必要な電源を供給する電源回路を意味する。
【０００４】
ところで、信号成分である交流電圧Ｖａｃの周波数が十分に高ければ、図３に示した交流／直流分離回路４でインダクタンスの小さいインダクタＬとキャパシタンスの小さいキャパシタＣとを用いても直流電圧Ｖｄｃ１と交流電圧Ｖａｃ１とを分離することができるが、交流電圧Ｖａｃの周波数が比較的低い場合には、インダクタンスの大きいインダクタＬとキャパシタンスの大きいキャパシタＣとが必要になる。
【０００５】
さらに、上述した構成の多重伝送システムでは２線式の信号線３に複数台の受電端末１が接続されることになるから、各受電端末１の入力インピーダンスが信号線３を介して並列に接続されることになり、信号成分である交流電圧を遠方まで伝送したり、信号線３に接続可能な受電端末１の許容台数を多くしたりするためには、交流電圧に対する受電端末１の入力インピーダンスをできるだけ高くすることが必要である。つまり、図３に示した構成の交流／直流分離回路４では入力インピーダンスを大きくとるためにもインダクタンスの大きいインダクタＬとキャパシタンスの大きいキャパシタＣとが必要になる。
【０００６】
インダクタＬはインダクタンスが大きいほど大型化し、またキャパシタＣもキャパシタンスが大きいほど大型化するのが普通であり、とくにインダクタＬは鉄心に銅線を巻回して形成されているものであるから、寸法が大型化するだけではなく大型化に伴って質量も大幅に増加することになる。その結果、比較的低周波の交流電圧を信号成分として伝送する場合には、受電端末１の大型化や質量増加が避けられないという問題がある。さらに、インダクタＬのインダクタンスが大きくなれば巻線の巻数も増加するから、インダクタＬの巻線による直流抵抗が増加することになり、インダクタＬでの電力損失が大きくなる結果、受電端末１の電力効率が低下するという問題も生じる。
【０００７】
これに対して本発明者らは、大型のインダクタを用いることなく交流電圧と直流電圧を分離可能とし、しかも入力インピーダンスの高い交流／直流分離回路を既に提案している（特許文献１参照）。前記公報に開示されている交流／直流分離回路４は図４に示す構成を有しており、２線式の信号線３のうちの一方の線路は交流負荷Ｚａｃおよび直流負荷Ｚｄｃの２つの入力端の一方と共通に接続される。また、信号線３の他方の線路と直流負荷Ｚｄｃの他方の入力端との間には従来構成と同様にインダクタが挿入される。
【０００８】
一方、信号線３の他方の線路と交流負荷Ｚａｃとの間にはキャパシタＣ１と利得が１倍である非反転増幅器Ａ１とが挿入され、キャパシタＣ１を通して分離された信号成分である交流電圧が非反転増幅器Ａ１を通して交流負荷Ｚａｃに印加されるように構成されている。つまり、給電端末２によって信号線３に印加されている交流／直流分離回路４への入力電圧のうち電源成分としての直流電圧はキャパシタＣ１により阻止されるから、非反転増幅器Ａ１には信号成分である交流電圧のみが入力され、非反転増幅器Ａ１の出力である交流電圧Ｖａｃ１を交流負荷Ｚａｃに与えることになる。
【０００９】
ところで、この従来例では、上述した２個のインダクタＬ１，Ｌ２の接続点と非反転増幅器Ａ１の出力端との間にキャパシタＣ２が接続され、インダクタＬ１，Ｌ２の接続点と非反転増幅器Ａ１の出力端とが交流結合されている。また、非反転増幅器Ａ１の出力は利得が１倍である反転増幅器Ａ２に入力され、反転増幅器Ａ２の出力はキャパシタＣ３およびインダクタＬ３を介してインダクタＬ２における直流負荷Ｚｄｃ側の一端に印加される。
【００１０】
次に、従来例における交流／直流分離回路４の動作について図５を用いて説明する。図５（ａ）〜（ｅ）は、それぞれ図４に示した点ａ〜ｅに対応する部位の電圧波形である。信号線３に印加された電圧は図５（ａ）のように直流電圧Ｖｄｃに交流電圧Ｖａｃが重畳されたものであり、キャパシタＣ１では直流電圧を阻止して交流電圧のみを非反転増幅器Ａ１に入力するから、非反転増幅器Ａ１からは図５（ｂ）に示す交流電圧Ｖａｃ１が出力される。つまり、交流電圧Ｖａｃ１が交流負荷Ｚａｃに与えられることになる。ここに、非反転増幅器Ａ１から出力される交流電圧Ｖａｃ１の位相は、信号線３に印加された電圧のうちの信号成分である交流電圧Ｖａｃと同位相になる。また、非反転増幅器Ａ１は利得が１であるから交流電圧Ｖａｃと交流電圧Ｖａｃ１とは理想的には振幅も等しくなる。
【００１１】
ところで、インダクタＬ１，Ｌ２の接続点である点ｃはキャパシタＣ２を介して非反転増幅器Ａ１の出力端に接続されているから、点ｃの電位は非反転増幅器Ａ１から出力される交流電圧Ｖａｃ１とキャパシタＣ２の両端電圧との加算電圧になる。つまり、図５（ｃ）のように、直流電圧Ｖｄｃ２に交流電圧Ｖａｃ２を重畳した電圧になり、この交流電圧Ｖａｃ２の位相は、信号線３に印加された電圧のうちの交流電圧Ｖａｃと同位相になり、インダクタＬ１の両端電圧は、直流電圧（Ｖｄｃ−Ｖｄｃ２）に交流電圧（Ｖａｃ−Ｖａｃ２）を重畳した電圧になる。このことから、交流電圧Ｖａｃ２が交流電圧Ｖａｃと等しければ、インダクタＬ１の両端電圧から交流成分を除去できることがわかる。この条件では、インダクタＬ１には交流電流は流れないことになり、信号成分である交流電圧Ｖａｃに対してインダクタＬ１のインピーダンスを等価的に無限大とみなすことが可能になる。また、インダクタＬ１の両端間に印加される直流電圧（Ｖｄｃ−Ｖｄｃ２）は、インダクタＬ１の巻線の直流抵抗による電圧降下になる。
【００１２】
一方、反転増幅器Ａ２から出力される交流電圧Ｖａｃ３は、図５（ｄ）のように、非反転増幅器Ａ１から出力された交流電圧Ｖａｃ１の位相とは逆位相になる。ここで、反転増幅器Ａ２の利得は１倍であるから交流電圧Ｖａｃ３と交流電圧Ｖａｃ１とは理想的には振幅が等しくなる。この交流電圧Ｖａｃ３はキャパシタＣ３を介してインダクタＬ３の一端に印加されるから、２つのインダクタＬ２，Ｌ３の接続点である点ｅの電位は、交流電圧Ｖａｃ２と交流電圧Ｖａｃ３とが互いに打ち消し合うことにより交流成分がほぼ零になる。交流電圧Ｖａｃ２と交流電圧Ｖａｃ３とは理想的には振幅が一致しているから、インダクタＬ２，Ｌ３のインピーダンスを等しく設定しておくことによって、点ｅの電位の交流成分を零にすることができる。その結果、図４に示す点ｅの電位は直流成分のみが含まれることになり、図５（ｅ）に示すように直流電圧Ｖｄｃ１のみが直流負荷Ｚｄｃに印加されることになる。ここで、インダクタＬ２の両端間に印加される直流電圧（Ｖｄｃ２−Ｖｄｃ１）は、インダクタＬ２の巻線の直流抵抗による電圧降下になる。なお、キャパシタＣ２を設けていることにより点ｃから非反転増幅器Ａ１への直流電流の流入が阻止され、またキャパシタＣ３を設けていることにより点ｅから反転増幅器Ａ２への直流電流の流入が阻止されている。
【００１３】
以上説明したように、インダクタＬ１の両端に印加する電圧の交流成分を同振幅かつ同位相にすることによって、インダクタＬ１のインダクタンスを等価的に無限大とすることができる。この状態では、交流／直流分離回路４の入力インピーダンスは非反転増幅器Ａ１の入力インピーダンスにより決まるから、非反転増幅器Ａ１として入力インピーダンスの高いものを用いればよい。たとえば、入力段を電圧制御素子であるＭＯＳＦＥＴで構成した非反転増幅器Ａ１を用いれば非反転増幅器Ａ１の入力インピーダンスを高めることができ、結果として交流／直流分離回路４の入力インピーダンスを高めることができる。また、インダクタＬ２とインダクタＬ３との直列回路の両端に印加する電圧の交流成分を逆位相にし両インダクタＬ２，Ｌ３の接続点では交流成分を零にすることによって、直流負荷Ｚｄｃには交流成分を除去した直流電圧Ｖｄｃ１のみを印加することができる。
【００１４】
上述した動作から明らかなように、上記従来例では３個のインダクタＬ１〜Ｌ３が必要ではあるが、各インダクタＬ１〜Ｌ３自身のインピーダンスによって交流成分を減衰させる必要がないから、各インダクタＬ１〜Ｌ３にはそれぞれインダクタンスの小さいものを用いることができ、結果的に小型かつ軽量なインダクＬ１〜Ｌ３を用いることができる。また、インダクタＬ１，Ｌ２はインダクタンスが小さいから巻線の巻数も少なくすることができ、インダクタＬ１，Ｌ２による電圧降下を少なくして、結果的に受電端末１の電力効率を従来構成よりも高めることが可能になる。
【００１５】
【特許文献１】
特開２００２−２６７７９号公報（第３頁−第４頁、第１図）
【００１６】
【発明が解決しようとする課題】
ところで、上記後者の従来例においては、交流／直流分離回路４の回路構成が不平衡型であるため、信号線３に乗ったコモンモードノイズが交流／直流分離回路４でノーマルモードノイズに変わり、Ｓ／Ｎ比が低下して所望の伝送性能が得られない虞がある。
【００１７】
本発明は上記事情に鑑みて為されたものであり、その目的は、大型のインダクタを用いることなく交流電圧と直流電圧を分離可能とし、しかもＳ／Ｎ比を低下させずに耐ノイズ性能を向上しつつ入力インピーダンスの高い交流／直流分離回路を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、直流電圧に交流電圧が重畳された入力電圧を受けて直流電圧と交流電圧とに分離し、分離後の交流電圧を交流負荷に与えるとともに分離後の直流電圧を直流負荷に与える交流／直流分離回路であって、前記入力電圧から交流電圧を分離し高入力インピーダンスのバッファを通して交流負荷に与える交流電圧取出部と、前記入力電圧に含まれる交流電圧を打ち消すことにより前記入力電圧に含まれる直流電圧を分離して直流負荷に与える直流電圧取出部とを備え、前記交流電圧取出部が、前記入力電圧の高電位側に設けられて該入力電圧から交流電圧を取り出す第１のキャパシタと、前記入力電圧の低電位側に設けられて該入力電圧から交流電圧を取り出す第２のキャパシタと、第１及び第２のキャパシタによりそれぞれ取り出された交流電圧を差動増幅する前記バッファとしての差動増幅器とからなり、前記直流電圧取出部が、前記入力電圧が印加される第１のキャパシタの一端と直流負荷の一端との間に挿入される第１及び第２のインダクタの直列回路と、第１及び第２のインダクタの接続点と第１のキャパシタを介した入力に対応する前記差動増幅器の一方の出力端との間に挿入される第３のインダクタ及び第３のキャパシタの直列回路と、前記入力電圧が印加される第２のキャパシタの一端と直流負荷の他端との間に挿入される第４及び第５のインダクタの直列回路と、第４及び第５のインダクタの接続点と第２のキャパシタを介した入力に対応する前記差動増幅器の他方の出力端との間に挿入される第６のインダクタ及び第４のキャパシタの直列回路と、第２及び第５のインダクタと直流負荷との接続点間に直流負荷と並列に接続された第５のキャパシタとからなることを特徴とする。
【００１９】
請求項２の発明は、請求項１の発明において、前記第１のインダクタと前記第４のインダクタが、同一のコアに巻設された２巻線のインダクタからなり、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタが、同一のコアに巻設された４巻線のインダクタからなることを特徴とする。
【００２０】
請求項３の発明は、請求項２の発明において、前記第１のインダクタと前記第４のインダクタのインダクタンスを略同一とし、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタのインダクタンスを略同一としたことを特徴とする。
【００２１】
【発明の実施の形態】
（実施形態１）
本実施形態における交流／直流分離回路４は、図１に示す構成を有しており、従来例と同様に入力電圧から交流電圧を分離し高入力インピーダンスのバッファを通して交流負荷Ｚａｃに与える交流電圧取出部と、入力電圧に含まれる直流電圧を分離して直流負荷Ｚｄｃに与える直流電圧取出部とを備える。
【００２２】
交流電圧取出部は、入力電圧の高電位側に設けられて入力電圧から交流電圧を取り出す第１のキャパシタＣ１と、入力電圧の低電位側に設けられて入力電圧から交流電圧を取り出す第２のキャパシタＣ２と、第１及び第２のキャパシタＣ１，Ｃ２によりそれぞれ取り出された交流電圧を差動増幅するバッファとしての第１の差動増幅器Ａ１とからなる。
【００２３】
また、直流電圧取出部は、入力電圧が印加される第１のキャパシタＣ１の一端と直流負荷Ｚｄｃの一端との間に挿入される第１及び第２のインダクタＬ１，Ｌ２の直列回路と、第１及び第２のインダクタＬ１，Ｌ２の接続点と第１のキャパシタＣ１を介した入力に対応する第１の差動増幅器Ａ１の一方の出力端（第１のキャパシタＣ１を介して入力される交流電圧が増幅されて出力される出力端）ｙ１との間に挿入される第３のインダクタＬ３及び第３のキャパシタＣ３の直列回路と、入力電圧が印加される第２のキャパシタＣ２の一端と直流負荷Ｚｄｃの他端との間に挿入される第４及び第５のインダクタＬ４，Ｌ５の直列回路と、第４及び第５のインダクタＬ４，Ｌ５の接続点と第２のキャパシタＣ２を介した入力に対応する第１の差動増幅器Ａ１の他方の出力端（第２のキャパシタＣ２を介して入力される交流電圧が増幅されて出力される出力端）ｙ２との間に挿入される第６のインダクタＬ６及び第４のキャパシタＣ４の直列回路と、第２及び第５のインダクタＬ２，Ｌ５と直流負荷Ｚｄｃとの接続点間に直流負荷Ｚｄｃと並列に接続された第５のキャパシタＣ５とからなる。ここで、本実施形態では直流電圧取出部を構成する第２及び第３のインダクタＬ２，Ｌ３並びに第５及び第６のインダクタＬ５，Ｌ６のインダクタンス同士を各々同一としている。また、第１の差動増幅器Ａ１を理想増幅器と仮定し、第３，第４及び第５のキャパシタＣ３，Ｃ４，Ｃ５のキャパシタンスを充分に大きくしてそのインピーダンスによる影響を無視できるものとすれば、第１の差動増幅器Ａ１の利得を２倍とすることで高入力インピーダンスが得られる。但し、実際には第３のインダクタＬ３に第３のキャパシタＣ３のインピーダンス、並びに第１の差動増幅器Ａ１の出力インピーダンスが加算され、同じく第６のインダクタＬ６に第４のキャパシタＣ４のインピーダンス、並びに第１の差動増幅器Ａ１の出力インピーダンスが加算されるから、利得は２倍よりも若干大きくなる。
【００２４】
次に、本実施形態における交流／直流分離回路４の動作を説明する。信号線３に印加された電圧は直流電圧Ｖｄｃに交流電圧Ｖａｃが重畳されたものであり、第１及び第２のキャパシタＣ１，Ｃ２では直流電圧を阻止して交流電圧のみを第１の差動増幅器Ａ１に差動入力するから、第１の差動増幅器Ａ１の２つの出力端からは同振幅且つ逆位相の交流電圧が出力され、これらの交流電圧の差分、つまり、交流電圧Ｖａｃの２倍の振幅を有する交流電圧Ｖａｃ１が交流負荷Ｚａｃに与えられることになる。ここに、第１の差動増幅器Ａ１から出力されて交流負荷Ｚａｃに印加される交流電圧Ｖａｃ１の位相は、信号線３に印加された電圧のうちの信号成分である交流電圧Ｖａｃと同位相になる。
【００２５】
ところで、第１及び第２のインダクタＬ１，Ｌ２の接続点である点ｃ（図１参照）は第３のインダクタＬ３及び第３のキャパシタＣ３の直列回路を介して第１の差動増幅器Ａ１の一方の出力端ｙ１に接続されており、しかも、第３のキャパシタＣ３のインピーダンスが充分に小さく且つ第２及び第３のインダクタＬ２，Ｌ３のインダクタンスを等しくしているから、点ｃの電位は、直流電圧Ｖｄｃに交流電圧Ｖａｃと同振幅且つ同位相の交流電圧を重畳した電圧になる。したがって、第１のインダクタＬ１の両端、すなわち点ａと点ｃに現れる交流電圧が同位相・同振幅となることから、第１のインダクタＬ１には交流電流が流れないことになり、信号成分である交流電圧Ｖａｃに対して第１のインダクタＬ１のインピーダンスを等価的に無限大とみなすことが可能になる。なお、点ｃにおける直流電圧は直流電圧Ｖｄｃから第１のインダクタＬ１の巻線の直流抵抗による電圧降下を差し引いた値になる。
【００２６】
同様に、第４及び第５のインダクタＬ４，Ｌ５の接続点である点ｆ（図１参照）は第６のインダクタＬ６及び第４のキャパシタＣ４の直列回路を介して第１の差動増幅器Ａ１の他方の出力端ｙ２に接続されており、しかも、第４のキャパシタＣ４のインピーダンスを充分に小さく且つ第５及び第６のインダクタＬ５，Ｌ６のインダクタンスを等しくしているから、点ｆの電位は、直流電圧Ｖｄｃに交流電圧Ｖａｃと同振幅且つ同位相の交流電圧を重畳した電圧になる。したがって、第４のインダクタＬ４の両端、すなわち点ｄと点ｆに現れる交流電圧が同位相・同振幅となることから、第４のインダクタＬ４にも交流電流が流れないことになり、信号成分である交流電圧Ｖａｃに対して第４のインダクタＬ４のインピーダンスを等価的に無限大とみなすことが可能になる。なお、点ｆにおける直流電圧は第４のインダクタＬ４の巻線の直流抵抗による電圧降下になる。
【００２７】
一方、第２及び第５のインダクタＬ２，Ｌ５と直流負荷Ｚｄｃとの接続点間には直流負荷Ｚｄｃと並列に第５のキャパシタＣ５が接続されているから、第２及び第５のインダクタＬ２，Ｌ５並びに第５のキャパシタＣ５によってローパスフィルタが構成され、点ｃ及び点ｆに現れる交流電圧を前記ローパスフィルタで減衰させて直流負荷Ｚｄｃに直流電圧Ｖｄｃ１のみを印加することができる。ここで、直流負荷Ｚｄｃに印加される直流電圧Ｖｄｃ１は、第１，第２，第４及び第５のインダクタＬ１，Ｌ２，Ｌ４，Ｌ５の巻線の直流抵抗による電圧降下を差し引いたものとなる。
【００２８】
以上説明したように、第１及び第４のインダクタＬ１，Ｌ４の両端に印加する電圧の交流成分を同振幅かつ同位相にすることによって、第１及び第４のインダクタＬ１，Ｌ４のインダクタンスを等価的に無限大とすることができる。この状態では、交流／直流分離回路４の入力インピーダンスは第１の差動増幅器Ａ１の入力インピーダンスにより決まるから、第１の差動増幅器Ａ１として入力インピーダンスの高いものを用いればよい。たとえば、入力段を電圧制御素子であるＭＯＳＦＥＴで構成した差動増幅器を用いれば第１の差動増幅器Ａ１の入力インピーダンスを高めることができ、結果として交流／直流分離回路４の入力インピーダンスを高めることができる。
【００２９】
上述した動作から明らかなように、本実施形態では６個のインダクタＬ１〜Ｌ６が必要ではあるが、第１，第３，第４及び第６のインダクタＬ１，Ｌ３，Ｌ４，Ｌ６には自身のインダクタンスによって交流信号を減衰させる必要がないから、各インダクタＬ１，Ｌ３，Ｌ４，Ｌ６にはインダクタンスの小さいものを使用することができ、結果的に小型かつ軽量なインダクタＬ１〜Ｌ６を用いることができる。また、第２及び第５のインダクタＬ２，Ｌ５及び第５のキャパシタＣ５によってローパスフィルタを構成しているため、交流成分が直流負荷Ｚｄｃに流れ込まないようにできる。しかも、交流電圧取出部に第１の差動増幅器Ａ１を設けることで回路構成を平衡型とすることができるから、信号線３に乗ったコモンモードノイズが交流／直流分離回路４でノーマルモードノイズに変わるのを防ぐことができる。その結果、Ｓ／Ｎ比を低下させずに耐ノイズ性能を向上しつつ入力インピーダンスの高い交流／直流分離回路を提供することができる。なお、第１，第２，第４及び第５のインダクタＬ１，Ｌ２，Ｌ４，Ｌ５には直流電流が流れるから、巻線の直流抵抗ができるだけ小さいものを用いるのが望ましい。
【００３０】
ところで、理論上は第１の差動増幅器Ａ１の利得は２倍であればよいが、実際には交流／直流分離回路４の内部での損失（第１の差動増幅器Ａ１の出力インピーダンスや第１及び第２のキャパシタＣ１，Ｃ２のインピーダンスによる損失）を補償するために、第１の差動増幅器Ａ１の利得は２倍付近で調節可能にしてある。つまり、第１及び第４のインダクタＬ１，Ｌ４の両端に印加される電圧のうちの交流電圧が等しくなるように第１の差動増幅器Ａ１の利得を調節することによって、交流／直流分離回路４の入力インピーダンスを高くすることが可能になる。なお、第１の差動増幅器Ａ１の利得調整のみで補正しきれない場合、第１の差動増幅器Ａ１に必要に応じて位相補償回路を付加すればよい。
【００３１】
（実施形態２）
本実施形態における交流／直流分離回路４は、図２に示す構成を有しており、直流電圧取出部を構成する第１及び第４のインダクタＬ１，Ｌ４が同一のコアに巻設された２巻線のインダクタからなり、第２のインダクタＬ２、第３のインダクタＬ３、第５のインダクタＬ５並びに第６のインダクタＬ６が同一のコアに巻設された４巻線のインダクタからなる点に特徴がある。なお、これ以外の構成については実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３２】
実施形態１における交流／直流分離回路４では、第１及び第４のインダクタＬ１，Ｌ４に大きな直流電流が流れる場合に直流偏磁が発生してしまうから、これを防止するためには磁気飽和し難い形状の大きなコアを用いる必要がある。また、第２及び第５のインダクタＬ２，Ｌ５にも直流電流が流れるため、直流電流による直流偏磁が発生し、直流偏磁の影響によって第２及び第５のインダクタＬ２，Ｌ５のインダクタンスが減少して第３及び第６のインダクタＬ３，Ｌ６のインダクタンスとの間にそれぞればらつきが生じて交流成分が充分に除去できなくなる虞があり、これを防ぐには直流電流の大きさに応じて第１の差動増幅器Ａ１の利得を調整しなければならない。
【００３３】
これに対して本実施形態では、同一のコアに第１及び第４のインダクタＬ１，Ｌ４を逆極性に巻設するとともに、第２及び第３のインダクタと第５及び第６のインダクタＬ５，Ｌ６を同一のコアにそれぞれ逆極性に巻設しているため、直流偏磁を打ち消して小型のコアを使用することが可能であるとともにインダクタンスのばらつきが生じるのを防ぐことができる。したがって、直流負荷Ｚｄｃに流れる直流電流が変動するような場合でも、高入力インピーダンスを安定して得ることが可能となる。
【００３４】
【発明の効果】
請求項１の発明は、直流電圧に交流電圧が重畳された入力電圧を受けて直流電圧と交流電圧とに分離し、分離後の交流電圧を交流負荷に与えるとともに分離後の直流電圧を直流負荷に与える交流／直流分離回路であって、前記入力電圧から交流電圧を分離し高入力インピーダンスのバッファを通して交流負荷に与える交流電圧取出部と、前記入力電圧に含まれる交流電圧を打ち消すことにより前記入力電圧に含まれる直流電圧を分離して直流負荷に与える直流電圧取出部とを備え、前記交流電圧取出部が、前記入力電圧の高電位側に設けられて該入力電圧から交流電圧を取り出す第１のキャパシタと、前記入力電圧の低電位側に設けられて該入力電圧から交流電圧を取り出す第２のキャパシタと、第１及び第２のキャパシタによりそれぞれ取り出された交流電圧を差動増幅する前記バッファとしての差動増幅器とからなり、前記直流電圧取出部が、前記入力電圧が印加される第１のキャパシタの一端と直流負荷の一端との間に挿入される第１及び第２のインダクタの直列回路と、第１及び第２のインダクタの接続点と第１のキャパシタを介した入力に対応する前記差動増幅器の一方の出力端との間に挿入される第３のインダクタ及び第３のキャパシタの直列回路と、前記入力電圧が印加される第２のキャパシタの一端と直流負荷の他端との間に挿入される第４及び第５のインダクタの直列回路と、第４及び第５のインダクタの接続点と第２のキャパシタを介した入力に対応する前記差動増幅器の他方の出力端との間に挿入される第６のインダクタ及び第４のキャパシタの直列回路と、第２及び第５のインダクタと直流負荷との接続点間に直流負荷と並列に接続された第５のキャパシタとからなることを特徴とし、インダクタのインダクタンスを利用して直流電圧を取り出す構成ではないから、大型のインダクタを用いる必要が無く、また入力電圧に含まれる交流電圧の周波数にかかわらず直流電圧を分離することが可能であり、しかも、交流電圧取出部が差動増幅器を有することで回路構成を平衡型とすることができ、Ｓ／Ｎ比を低下させずに耐ノイズ性能を向上しつつ入力インピーダンスの高い交流／直流分離回路を提供することができる。さらに、第２のインダクタ及び第５のインダクタと第５のキャパシタによってローパスフィルタを構成し、このローパスフィルタで交流成分を除去して直流電圧を取り出しているから、従来例における反転増幅器が不要となって少ない部品点数で入力インピーダンスの高い交流／直流分離回路を提供することが可能である。
【００３５】
請求項２の発明は、請求項１の発明において、前記第１のインダクタと前記第４のインダクタが、同一のコアに巻設された２巻線のインダクタからなり、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタが、同一のコアに巻設された４巻線のインダクタからなることを特徴とし、複数のインダクタでコアを兼用することにより回路をさらに小型化できる。
【００３６】
請求項３の発明は、請求項２の発明において、前記第１のインダクタと前記第４のインダクタのインダクタンスを略同一とし、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタのインダクタンスを略同一としたことを特徴とし、同一のコアに複数のインダクタを巻設しているため、直流偏磁が生じた場合でも同一のコアに巻設されているインダクタは同じようにインダクタンスが減少することになり、複数のインダクタのインダクタンスのばらつきを抑えることができる。その結果、直流負荷に流れる直流電流が変動するような場合でも、高入力インピーダンスを安定して得ることが可能となる。
【図面の簡単な説明】
【図１】実施形態１を示す回路図である。
【図２】実施形態２を示す回路図である。
【図３】従来例を示す回路図である。
【図４】他の従来例を示す回路図である。
【図５】同上の動作説明図である。
【符号の説明】
４交流／直流分離回路
Ａ１第１の差動増幅器
Ｃ１第１のキャパシタ
Ｃ２第２のキャパシタ
Ｃ３第３のキャパシタ
Ｃ４第４のキャパシタ
Ｃ５第５のキャパシタ
Ｌ１第１のインダクタ
Ｌ２第２のインダクタ
Ｌ３第３のインダクタ
Ｌ４第４のインダクタ
Ｌ５第５のインダクタ
Ｌ６第６のインダクタ
Ｖａｃ交流電圧
Ｖａｃ１交流電圧
Ｖｄｃ直流電圧
Ｖｄｃ１直流電圧
Ｚａｃ交流負荷
Ｚｄｃ直流負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an AC / DC separation circuit that separates a DC voltage and an AC voltage from a voltage obtained by superimposing an AC signal voltage on a DC power supply voltage.
[0002]
[Prior art]
Conventionally, a plurality of terminals are connected via a two-wire signal line, data is exchanged between the terminals, and one of the terminals is a power supply terminal and the remaining terminals are power reception terminals. A data transmission system for supplying power to a power receiving terminal has been proposed. As this type of data transmission system, there is a multiplex transmission system that transmits data by time division multiplexing. In this type of multiplex transmission system, an AC signal voltage modulated by data is superimposed on a DC power supply voltage at a power supply terminal, It is known that a power receiving terminal simultaneously transmits data and supplies power by separating a DC power supply voltage and an AC signal voltage. In the data transmission system having such a configuration, an AC / DC separation circuit for separating a DC voltage and an AC voltage is required at the power receiving terminal.
[0003]
That is, as shown in FIG. 3 , the power supply terminal 2 superimposes the AC voltage Vac, which is a signal component, on the DC voltage Vdc, which is a power supply component, and sends it to the signal line 3, and the power receiving terminal 1 has an AC / DC separation circuit. 4 is used to separate the DC voltage Vdc1 and the AC voltage Vac1, and the DC voltage Vdc1 is supplied to the DC load Zdc, and the AC voltage Vac1 is supplied to the AC load Zac. As the simplest circuit configuration as an AC / DC separation circuit, a circuit configuration using one capacitor C and one inductor L can be considered. Since the inductor L has a low impedance with respect to the DC component and a high impedance with respect to the AC component, the DC voltage Vdc1 is extracted by inserting the inductor L in the path from the signal line 3 to the DC load Zdc, and the capacitor C is Since the DC component has a high impedance and the AC component has a low impedance, the AC voltage Vac1 is extracted by inserting the capacitor C in the path from the signal line 3 to the AC load Zac. In FIG. 3 , the AC load Zac means a signal receiving circuit provided in the power receiving terminal 1, and the DC load Zdc means a power supply circuit that supplies power necessary for the operation of the power receiving terminal 1.
[0004]
By the way, if the frequency of the AC voltage Vac, which is a signal component, is sufficiently high, the DC voltage Vdc1 and the AC voltage can be obtained even when the inductor L having a small inductance and the capacitor C having a small capacitance are used in the AC / DC separation circuit 4 shown in FIG. Although the voltage Vac1 can be separated, an inductor L having a large inductance and a capacitor C having a large capacitance are required when the frequency of the AC voltage Vac is relatively low.
[0005]
Furthermore, in the multiplex transmission system having the above-described configuration, a plurality of power receiving terminals 1 are connected to the two-wire signal line 3, so that the input impedance of each power receiving terminal 1 is connected in parallel via the signal line 3. Therefore, in order to transmit the AC voltage, which is a signal component, to a long distance or to increase the allowable number of power receiving terminals 1 connectable to the signal line 3, the input impedance of the power receiving terminal 1 with respect to the AC voltage is increased. Must be as high as possible. That is, the AC / DC separation circuit 4 having the configuration shown in FIG. 3 requires the inductor L having a large inductance and the capacitor C having a large capacitance in order to increase the input impedance.
[0006]
The inductor L is usually larger as the inductance is larger, and the capacitor C is usually larger as the capacitance is larger. In particular, the inductor L is formed by winding a copper wire around an iron core. Not only will the size increase, but the mass will increase significantly as the size increases. As a result, when a relatively low frequency AC voltage is transmitted as a signal component, there is a problem that the power receiving terminal 1 is inevitably increased in size and mass. Further, since the number of windings increases as the inductance of the inductor L increases, the DC resistance due to the winding of the inductor L increases, and the power loss in the inductor L increases. As a result, the power of the power receiving terminal 1 is increased. There also arises a problem that efficiency decreases.
[0007]
On the other hand, the present inventors have already proposed an AC / DC separation circuit capable of separating an AC voltage and a DC voltage without using a large inductor and having a high input impedance (see Patent Document 1). The AC / DC separation circuit 4 disclosed in the publication has the configuration shown in FIG. 4 , and one of the two-wire signal lines 3 has two inputs of an AC load Zac and a DC load Zdc. Connected in common with one of the ends. In addition, an inductor is inserted between the other line of the signal line 3 and the other input terminal of the DC load Zdc as in the conventional configuration.
[0008]
On the other hand, a capacitor C1 and a non-inverting amplifier A1 having a gain of 1 are inserted between the other line of the signal line 3 and the AC load Zac, and the AC voltage, which is a signal component separated through the capacitor C1, is non-existent. It is configured to be applied to the AC load Zac through the inverting amplifier A1. That is, since the DC voltage as the power source component of the input voltage to the AC / DC separation circuit 4 applied to the signal line 3 by the power supply terminal 2 is blocked by the capacitor C1, the non-inverting amplifier A1 has a signal component. Only an AC voltage is input, and an AC voltage Vac1 that is the output of the non-inverting amplifier A1 is applied to the AC load Zac.
[0009]
In this conventional example, the capacitor C2 is connected between the connection point of the two inductors L1 and L2 and the output terminal of the non-inverting amplifier A1, and the connection point of the inductors L1 and L2 and the non-inverting amplifier A1 are connected. The output terminal is AC-coupled. The output of the non-inverting amplifier A1 is input to the inverting amplifier A2 having a gain of 1. The output of the inverting amplifier A2 is applied to one end of the inductor L2 on the DC load Zdc side via the capacitor C3 and the inductor L3.
[0010]
Next, the operation of the AC / DC separation circuit 4 in the conventional example will be described with reference to FIG . Figure 5 (a) ~ (e) is a voltage waveform of the portions corresponding to a~e point shown in FIG. 4, respectively. The voltage applied to the signal line 3 is obtained by superimposing the AC voltage Vac on the DC voltage Vdc as shown in FIG. 5A. The capacitor C1 blocks the DC voltage and only the AC voltage is applied to the non-inverting amplifier A1. As a result, the AC voltage Vac1 shown in FIG. 5B is output from the non-inverting amplifier A1. That is, the AC voltage Vac1 is applied to the AC load Zac. Here, the phase of the AC voltage Vac1 output from the non-inverting amplifier A1 is in phase with the AC voltage Vac, which is a signal component of the voltage applied to the signal line 3. Further, since the non-inverting amplifier A1 has a gain of 1, the AC voltage Vac and the AC voltage Vac1 ideally have the same amplitude.
[0011]
By the way, since the point c, which is the connection point of the inductors L1 and L2, is connected to the output terminal of the non-inverting amplifier A1 via the capacitor C2, the potential at the point c is the AC voltage Vac1 output from the non-inverting amplifier A1. This is an added voltage with the voltage across the capacitor C2. That is, as shown in FIG. 5C , the voltage is a voltage obtained by superimposing the AC voltage Vac2 on the DC voltage Vdc2, and the AC voltage Vac2 has the same phase as the AC voltage Vac of the voltages applied to the signal line 3. Thus, the voltage across the inductor L1 is a voltage obtained by superimposing the AC voltage (Vac-Vac2) on the DC voltage (Vdc-Vdc2). From this, it can be seen that if the AC voltage Vac2 is equal to the AC voltage Vac, the AC component can be removed from the voltage across the inductor L1. Under this condition, no alternating current flows through the inductor L1, and the impedance of the inductor L1 can be equivalently regarded as infinite with respect to the alternating voltage Vac that is a signal component. Also, the DC voltage (Vdc−Vdc2) applied across the inductor L1 is a voltage drop due to the DC resistance of the winding of the inductor L1.
[0012]
On the other hand, the AC voltage Vac3 output from the inverting amplifier A2 has a phase opposite to the phase of the AC voltage Vac1 output from the non-inverting amplifier A1, as shown in FIG . Here, since the gain of the inverting amplifier A2 is 1, the amplitudes of the AC voltage Vac3 and the AC voltage Vac1 are ideally equal. Since the AC voltage Vac3 is applied to one end of the inductor L3 via the capacitor C3, the AC voltage Vac2 and the AC voltage Vac3 cancel each other out at the potential at the point e that is the connection point between the two inductors L2 and L3. As a result, the AC component becomes almost zero. Since the AC voltage Vac2 and the AC voltage Vac3 ideally have the same amplitude, the AC component of the potential at the point e can be made zero by setting the impedances of the inductors L2 and L3 to be equal. . As a result, the potential of the point e shown in FIG. 4 would contain only the DC component, only the DC voltage Vdc1 as shown in FIG. 5 (e) is applied to the DC load Zdc. Here, the DC voltage (Vdc2-Vdc1) applied across the inductor L2 is a voltage drop due to the DC resistance of the winding of the inductor L2. The provision of the capacitor C2 prevents the direct current from flowing from the point c to the non-inverting amplifier A1, and the provision of the capacitor C3 prevents the direct current from flowing from the point e to the inverting amplifier A2. Has been.
[0013]
As described above, by setting the AC components of the voltage applied to both ends of the inductor L1 to have the same amplitude and the same phase, the inductance of the inductor L1 can be equivalently infinite. In this state, since the input impedance of the AC / DC separation circuit 4 is determined by the input impedance of the non-inverting amplifier A1, a non-inverting amplifier A1 having a high input impedance may be used. For example, if the non-inverting amplifier A1 whose input stage is composed of a MOSFET as a voltage control element is used, the input impedance of the non-inverting amplifier A1 can be increased, and as a result, the input impedance of the AC / DC separation circuit 4 can be increased. . Further, the AC component of the voltage applied to both ends of the series circuit of the inductor L2 and the inductor L3 is reversed in phase, and the AC component is made zero at the connection point between the inductors L2 and L3, so that the AC component is applied to the DC load Zdc. Only the removed DC voltage Vdc1 can be applied.
[0014]
As is apparent from the above-described operation, the above-described conventional example requires three inductors L1 to L3. However, since it is not necessary to attenuate the AC component by the impedance of each inductor L1 to L3, each inductor L1 to L3. Each having a small inductance can be used, and as a result, small and lightweight inductors L1 to L3 can be used. Further, since the inductors L1 and L2 have a small inductance, the number of turns of the winding can be reduced, and the voltage drop due to the inductors L1 and L2 is reduced, and as a result, the power efficiency of the power receiving terminal 1 is increased as compared with the conventional configuration. Is possible.
[0015]
[Patent Document 1]
JP 2002-26779 A (page 3 to page 4, FIG. 1)
[0016]
[Problems to be solved by the invention]
In the latter conventional example, since the circuit configuration of the AC / DC separation circuit 4 is unbalanced, the common mode noise on the signal line 3 is changed to normal mode noise in the AC / DC separation circuit 4. There is a possibility that the S / N ratio is lowered and the desired transmission performance cannot be obtained.
[0017]
The present invention has been made in view of the above circumstances, and an object of the present invention is to make it possible to separate an AC voltage and a DC voltage without using a large inductor, and to improve noise resistance without reducing the S / N ratio. An object of the present invention is to provide an AC / DC separation circuit having high input impedance while improving.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the invention of claim 1 receives an input voltage in which an AC voltage is superimposed on a DC voltage, separates it into a DC voltage and an AC voltage, and applies the AC voltage after separation to an AC load. An AC / DC separation circuit for applying a DC voltage after separation to a DC load, wherein the AC voltage is separated from the input voltage and applied to the AC load through a high input impedance buffer, and included in the input voltage A DC voltage extraction unit that separates a DC voltage included in the input voltage by canceling the AC voltage and applies the DC voltage to a DC load, and the AC voltage extraction unit is provided on the high potential side of the input voltage and the input A first capacitor that extracts an AC voltage from the voltage; a second capacitor that is provided on the low potential side of the input voltage and extracts the AC voltage from the input voltage; and the first and second capacitors Ri Do from an AC voltage taken respectively a differential amplifier as the buffer for differentially amplified by Yapashita, the DC voltage extraction section, one ends of the DC load of the first capacitor, wherein the input voltage is applied One output terminal of the differential amplifier corresponding to the input through the series circuit of the first and second inductors inserted between the first and second inductors, the connection point of the first and second inductors, and the first capacitor And a third circuit inserted between the third inductor and the third capacitor, and a fourth circuit inserted between one end of the second capacitor to which the input voltage is applied and the other end of the DC load. A sixth circuit inserted between the series circuit of the fifth inductor, the connection point of the fourth and fifth inductors, and the other output terminal of the differential amplifier corresponding to the input through the second capacitor; Inductor and second A series circuit of a capacitor and Rukoto wherein a and a fifth capacitor connected in parallel with the DC load between the connection point between the direct-current load and the second and fifth inductor.
[0019]
According to a second aspect of the present invention, in the first aspect, the first inductor and the fourth inductor are two-winding inductors wound around the same core, and the second inductor, The third inductor, the fifth inductor, and the sixth inductor are four-winding inductors wound around the same core.
[0020]
According to a third aspect of the present invention, in the second aspect of the present invention, the first inductor and the fourth inductor have substantially the same inductance, and the second inductor, the third inductor, the fifth inductor, and the sixth inductor The inductance of the inductor is substantially the same .
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
The AC / DC separation circuit 4 in the present embodiment has the configuration shown in FIG. 1, and extracts the AC voltage from the input voltage and applies it to the AC load Zac through a high input impedance buffer as in the conventional example. And a DC voltage extraction unit that separates a DC voltage included in the input voltage and applies the DC voltage to the DC load Zdc.
[0022]
The AC voltage extraction unit is provided on the high potential side of the input voltage to extract the AC voltage from the input voltage, and the second capacitor is provided on the low potential side of the input voltage to extract the AC voltage from the input voltage. The capacitor C2 and a first differential amplifier A1 as a buffer for differentially amplifying the AC voltage extracted by the first and second capacitors C1 and C2, respectively.
[0023]
The DC voltage extraction unit includes a series circuit of first and second inductors L1 and L2 inserted between one end of the first capacitor C1 to which the input voltage is applied and one end of the DC load Zdc, One output terminal of the first differential amplifier A1 corresponding to the connection point between the first and second inductors L1 and L2 and the input via the first capacitor C1 (AC input via the first capacitor C1) A series circuit of a third inductor L3 and a third capacitor C3 inserted between the output terminal y1 and the output terminal (amplified voltage), one end of the second capacitor C2 to which the input voltage is applied, and a direct current A series circuit of fourth and fifth inductors L4 and L5 inserted between the other end of the load Zdc, a connection point between the fourth and fifth inductors L4 and L5, and an input via the second capacitor C2. The first differential corresponding to A sixth inductor L6 and a fourth capacitor inserted between the other output terminal of the width device A1 (an output terminal from which an AC voltage input through the second capacitor C2 is amplified and output) y2 A series circuit of C4 and a fifth capacitor C5 connected in parallel with the DC load Zdc between the connection points of the second and fifth inductors L2 and L5 and the DC load Zdc. Here, in the present embodiment, the inductances of the second and third inductors L2 and L3 and the fifth and sixth inductors L5 and L6 constituting the DC voltage extraction unit are the same. Further, assuming that the first differential amplifier A1 is an ideal amplifier, and the capacitances of the third, fourth, and fifth capacitors C3, C4, and C5 are sufficiently increased, the influence of the impedance can be ignored. A high input impedance can be obtained by doubling the gain of the first differential amplifier A1. However, actually, the impedance of the third capacitor C3 and the output impedance of the first differential amplifier A1 are added to the third inductor L3, and the impedance of the fourth capacitor C4 is also added to the sixth inductor L6. Since the output impedance of the first differential amplifier A1 is added, the gain is slightly larger than twice.
[0024]
Next, the operation of the AC / DC separation circuit 4 in this embodiment will be described. The voltage applied to the signal line 3 is obtained by superimposing the AC voltage Vac on the DC voltage Vdc, and the first and second capacitors C1 and C2 block the DC voltage and only the AC voltage is the first differential. Since differential input is performed to the amplifier A1, AC voltages having the same amplitude and opposite phase are output from the two output terminals of the first differential amplifier A1, and the difference between these AC voltages, that is, twice the AC voltage Vac. AC voltage Vac1 having an amplitude of 1 is applied to AC load Zac. Here, the phase of the AC voltage Vac1 output from the first differential amplifier A1 and applied to the AC load Zac is in phase with the AC voltage Vac, which is a signal component of the voltage applied to the signal line 3. Become.
[0025]
Incidentally, a point c (see FIG. 1), which is a connection point of the first and second inductors L1 and L2, is connected to the first differential amplifier A1 via a series circuit of the third inductor L3 and the third capacitor C3. Since the impedance of the third capacitor C3 is sufficiently small and the inductances of the second and third inductors L2 and L3 are equal to each other, the potential at the point c is The DC voltage Vdc is obtained by superimposing an AC voltage having the same amplitude and phase as the AC voltage Vac. Accordingly, since the AC voltage appearing at both ends of the first inductor L1, that is, the points a and c, has the same phase and the same amplitude, no AC current flows through the first inductor L1, and the signal component With respect to a certain AC voltage Vac, the impedance of the first inductor L1 can be equivalently regarded as infinite. Note that the DC voltage at the point c is a value obtained by subtracting the voltage drop due to the DC resistance of the winding of the first inductor L1 from the DC voltage Vdc.
[0026]
Similarly, a point f (see FIG. 1) which is a connection point between the fourth and fifth inductors L4 and L5 is connected to the first differential amplifier A1 via a series circuit of the sixth inductor L6 and the fourth capacitor C4. Is connected to the other output terminal y2, and the impedance of the fourth capacitor C4 is sufficiently small and the inductances of the fifth and sixth inductors L5 and L6 are made equal. Thus, the DC voltage Vdc is superposed with an AC voltage having the same amplitude and phase as the AC voltage Vac. Accordingly, since the AC voltage appearing at both ends of the fourth inductor L4, that is, at the points d and f, has the same phase and the same amplitude, no AC current flows through the fourth inductor L4. With respect to a certain AC voltage Vac, the impedance of the fourth inductor L4 can be equivalently regarded as infinite. Note that the DC voltage at the point f is a voltage drop due to the DC resistance of the winding of the fourth inductor L4.
[0027]
On the other hand, since the fifth capacitor C5 is connected in parallel with the DC load Zdc between the connection points of the second and fifth inductors L2, L5 and the DC load Zdc, the second and fifth inductors L2, L2 are connected. A low-pass filter is configured by L5 and the fifth capacitor C5, and the AC voltage appearing at points c and f can be attenuated by the low-pass filter and only the DC voltage Vdc1 can be applied to the DC load Zdc. Here, the DC voltage Vdc1 applied to the DC load Zdc is obtained by subtracting the voltage drop due to the DC resistance of the windings of the first, second, fourth, and fifth inductors L1, L2, L4, and L5. .
[0028]
As described above, the inductances of the first and fourth inductors L1 and L4 are equivalent by making the AC components of the voltages applied to both ends of the first and fourth inductors L1 and L4 have the same amplitude and phase. Can be infinite. In this state, since the input impedance of the AC / DC separation circuit 4 is determined by the input impedance of the first differential amplifier A1, a high input impedance may be used as the first differential amplifier A1. For example, if a differential amplifier having an input stage made up of a MOSFET as a voltage control element is used, the input impedance of the first differential amplifier A1 can be increased, and as a result, the input impedance of the AC / DC separation circuit 4 can be increased. Can do.
[0029]
As is apparent from the above-described operation, in this embodiment, six inductors L1 to L6 are necessary, but the first, third, fourth, and sixth inductors L1, L3, L4, and L6 have their own. Since there is no need to attenuate the AC signal by the inductance, each inductor L1, L3, L4, L6 can be one having a small inductance, and as a result, small and light inductors L1 to L6 can be used. . In addition, since the low-pass filter is configured by the second and fifth inductors L2 and L5 and the fifth capacitor C5, the AC component can be prevented from flowing into the DC load Zdc. In addition, since the circuit configuration can be balanced by providing the first differential amplifier A1 in the AC voltage extraction section, the common mode noise on the signal line 3 is converted into normal mode noise by the AC / DC separation circuit 4. Can be prevented. As a result, it is possible to provide an AC / DC separation circuit with high input impedance while improving noise resistance without reducing the S / N ratio. Since direct current flows through the first, second, fourth, and fifth inductors L1, L2, L4, and L5, it is desirable to use a coil having the smallest possible DC resistance.
[0030]
Theoretically, the gain of the first differential amplifier A1 only needs to be doubled, but actually the loss in the AC / DC separation circuit 4 (the output impedance of the first differential amplifier A1 and the first In order to compensate for the loss due to the impedance of the first and second capacitors C1 and C2, the gain of the first differential amplifier A1 can be adjusted around twice. That is, the AC / DC separation circuit 4 is adjusted by adjusting the gain of the first differential amplifier A1 so that the AC voltage of the voltages applied to both ends of the first and fourth inductors L1 and L4 becomes equal. It is possible to increase the input impedance. If correction cannot be made by only adjusting the gain of the first differential amplifier A1, a phase compensation circuit may be added to the first differential amplifier A1 as necessary.
[0031]
(Embodiment 2)
The AC / DC separation circuit 4 in the present embodiment has the configuration shown in FIG. 2, and the first and fourth inductors L1 and L4 constituting the DC voltage extraction unit are wound around the same core. The second inductor L2, the third inductor L3, the fifth inductor L5, and the sixth inductor L6 are composed of winding inductors, and are characterized by four winding inductors wound around the same core. is there. In addition, since it is the same as that of Embodiment 1 about a structure other than this, the same code | symbol is attached | subjected to a common component and description is abbreviate | omitted.
[0032]
In the AC / DC separation circuit 4 according to the first embodiment, when a large DC current flows through the first and fourth inductors L1 and L4, DC magnetization is generated. In order to prevent this, magnetic saturation occurs. It is necessary to use a large core with a difficult shape. In addition, since direct current flows through the second and fifth inductors L2 and L5, direct current bias is generated by the direct current, and the inductance of the second and fifth inductors L2 and L5 is reduced due to the influence of direct current bias. As a result, there is a risk that variations may occur between the inductances of the third and sixth inductors L3 and L6, and the AC component may not be sufficiently removed. To prevent this, the first current depends on the magnitude of the DC current. The gain of the differential amplifier A1 must be adjusted.
[0033]
In contrast, in the present embodiment, the first and fourth inductors L1 and L4 are wound around the same core in opposite polarities, and the second and third inductors and the fifth and sixth inductors L5 and L6 are wound. Are wound around the same core in opposite polarities, so that it is possible to cancel DC bias and use a small core, and to prevent variations in inductance. Therefore, even when the direct current flowing through the direct current load Zdc fluctuates, it is possible to stably obtain a high input impedance .
[0034]
【The invention's effect】
The invention of claim 1 receives an input voltage in which an AC voltage is superimposed on a DC voltage and separates it into a DC voltage and an AC voltage, applies the separated AC voltage to the AC load, and applies the separated DC voltage to the DC load. An AC / DC separation circuit for applying to the input voltage, separating the AC voltage from the input voltage and applying the AC voltage to an AC load through a buffer having a high input impedance, and canceling the AC voltage included in the input voltage A DC voltage extraction unit that separates a DC voltage included in the voltage and applies the DC voltage to a DC load, and the AC voltage extraction unit is provided on a high potential side of the input voltage to extract the AC voltage from the input voltage. And a second capacitor that is provided on the low potential side of the input voltage and extracts an AC voltage from the input voltage, and a first capacitor and a second capacitor, respectively. Issued AC voltage Ri Do and a differential amplifier as the buffer for differential amplification, said DC voltage extraction section, between one end and one end of the DC load of the first capacitor to the input voltage is applied A series circuit of first and second inductors inserted between the first and second inductors, and a connection point between the first and second inductors and one output terminal of the differential amplifier corresponding to an input through the first capacitor And a fourth circuit and a fifth capacitor inserted between one end of the second capacitor to which the input voltage is applied and the other end of the DC load. A sixth inductor inserted between the connecting circuit of the fourth and fifth inductors and the other output terminal of the differential amplifier corresponding to the input via the second capacitor; A series circuit of four capacitors and Characterized by Rukoto such and a fifth capacitor connected in parallel with the DC load between the connection point between the direct-current load and the second and fifth inductors, by utilizing the inductance of the inductor can be emitted DC voltage Because there is no need to use a large inductor, it is possible to separate the DC voltage regardless of the frequency of the AC voltage included in the input voltage, and the AC voltage extraction section has a differential amplifier. The circuit configuration can be a balanced type, and an AC / DC separation circuit with high input impedance can be provided while improving noise resistance without reducing the S / N ratio. Furthermore, since the low-pass filter is constituted by the second inductor, the fifth inductor, and the fifth capacitor, and the DC component is extracted by removing the AC component by this low-pass filter, the inverting amplifier in the conventional example becomes unnecessary. Therefore, it is possible to provide an AC / DC separation circuit having a high input impedance with a small number of parts.
[0035]
According to a second aspect of the invention, in the invention of claim 1, wherein the first inductor and the fourth inductor consists of two winding of inductors wound around the same core, the second inductor, the 3 inductor, 5th inductor, and 6th inductor are composed of 4 winding inductors wound around the same core, and the circuit can be further miniaturized by sharing the core with multiple inductors. it can.
[0036]
According to a third aspect of the present invention, in the second aspect of the present invention, the first inductor and the fourth inductor have substantially the same inductance, and the second inductor, the third inductor, the fifth inductor, and the sixth inductor Inductors of the same core are characterized by substantially the same inductance, and a plurality of inductors are wound around the same core. Thus, the inductance is reduced, and variations in inductance among a plurality of inductors can be suppressed. As a result, even when the direct current flowing through the direct current load fluctuates, it is possible to stably obtain a high input impedance .
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a first embodiment.
FIG. 2 is a circuit diagram showing a second embodiment.
FIG. 3 is a circuit diagram showing a conventional example .
FIG. 4 is a circuit diagram showing another conventional example .
FIG. 5 is an operation explanatory view of the above.
[Explanation of symbols]
4 AC / DC separation circuit A1 1st differential amplifier C1 1st capacitor C2 2nd capacitor C3 3rd capacitor C4 4th capacitor C5 5th capacitor L1 1st inductor L2 2nd inductor L3 2nd 3 inductor L4 4th inductor L5 5th inductor L6 6th inductor Vac AC voltage Vac1 AC voltage Vdc DC voltage Vdc1 DC voltage Zac AC load Zdc DC load

Claims

直流電圧に交流電圧が重畳された入力電圧を受けて直流電圧と交流電圧とに分離し、分離後の交流電圧を交流負荷に与えるとともに分離後の直流電圧を直流負荷に与える交流／直流分離回路であって、前記入力電圧から交流電圧を分離し高入力インピーダンスのバッファを通して交流負荷に与える交流電圧取出部と、前記入力電圧に含まれる交流電圧を打ち消すことにより前記入力電圧に含まれる直流電圧を分離して直流負荷に与える直流電圧取出部とを備え、前記交流電圧取出部が、前記入力電圧の高電位側に設けられて該入力電圧から交流電圧を取り出す第１のキャパシタと、前記入力電圧の低電位側に設けられて該入力電圧から交流電圧を取り出す第２のキャパシタと、第１及び第２のキャパシタによりそれぞれ取り出された交流電圧を差動増幅する前記バッファとしての差動増幅器とからなり、前記直流電圧取出部が、前記入力電圧が印加される第１のキャパシタの一端と直流負荷の一端との間に挿入される第１及び第２のインダクタの直列回路と、第１及び第２のインダクタの接続点と第１のキャパシタを介した入力に対応する前記差動増幅器の一方の出力端との間に挿入される第３のインダクタ及び第３のキャパシタの直列回路と、前記入力電圧が印加される第２のキャパシタの一端と直流負荷の他端との間に挿入される第４及び第５のインダクタの直列回路と、第４及び第５のインダクタの接続点と第２のキャパシタを介した入力に対応する前記差動増幅器の他方の出力端との間に挿入される第６のインダクタ及び第４のキャパシタの直列回路と、第２及び第５のインダクタと直流負荷との接続点間に直流負荷と並列に接続された第５のキャパシタとからなることを特徴とする交流／直流分離回路。An AC / DC separation circuit that receives an input voltage in which an AC voltage is superimposed on a DC voltage, separates it into a DC voltage and an AC voltage, applies the separated AC voltage to the AC load, and applies the separated DC voltage to the DC load. An AC voltage extraction unit that separates an AC voltage from the input voltage and applies the AC voltage to an AC load through a buffer having a high input impedance; and a DC voltage included in the input voltage by canceling the AC voltage included in the input voltage. A DC voltage extraction unit that separates and applies a DC load, and the AC voltage extraction unit is provided on a high potential side of the input voltage and extracts the AC voltage from the input voltage; and the input voltage And a second capacitor for extracting an AC voltage from the input voltage, and an AC voltage extracted by each of the first and second capacitors. Ri Do and a differential amplifier as the buffer for differential amplification, the said DC voltage extraction unit is inserted between one end and one end of the DC load of the first capacitor to the input voltage is applied 1 And a third circuit inserted between the connection point of the first and second inductors and one output terminal of the differential amplifier corresponding to the input through the first capacitor. A series circuit of inductors and third capacitors, and a series circuit of fourth and fifth inductors inserted between one end of the second capacitor to which the input voltage is applied and the other end of the DC load; A series circuit of a sixth inductor and a fourth capacitor inserted between the connection point of the fourth and fifth inductors and the other output terminal of the differential amplifier corresponding to the input through the second capacitor And the second and fifth AC / DC separator, wherein Rukoto such and a fifth capacitor connected in parallel with the DC load between the connection point between the inductor and the DC load.

前記第１のインダクタと前記第４のインダクタが、同一のコアに巻設された２巻線のインダクタからなり、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタが、同一のコアに巻設された４巻線のインダクタからなることを特徴とする請求項１記載の交流／直流分離回路。 The first inductor and the fourth inductor are two-winding inductors wound around the same core, and the second inductor, the third inductor, the fifth inductor, and the sixth inductor include 2. The AC / DC separation circuit according to claim 1, comprising an inductor having four windings wound around the same core .

前記第１のインダクタと前記第４のインダクタのインダクタンスを略同一とし、前記第２のインダクタ、第３のインダクタ、第５のインダクタ並びに第６のインダクタのインダクタンスを略同一としたことを特徴とする請求項２記載の交流／直流分離回路。 The first inductor and the fourth inductor have substantially the same inductance, and the second inductor, the third inductor, the fifth inductor, and the sixth inductor have substantially the same inductance. The AC / DC separation circuit according to claim 2 .