JP3922712B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3922712B2 JP3922712B2 JP2003335604A JP2003335604A JP3922712B2 JP 3922712 B2 JP3922712 B2 JP 3922712B2 JP 2003335604 A JP2003335604 A JP 2003335604A JP 2003335604 A JP2003335604 A JP 2003335604A JP 3922712 B2 JP3922712 B2 JP 3922712B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- transistor
- word line
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims description 100
- 230000002093 peripheral effect Effects 0.000 claims description 99
- 239000010410 layer Substances 0.000 description 55
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 31
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
また、前記非隣接トランジスタのゲート、前記ダミーワードライン裏打ち配線および前記ダミービットラインの全てが互いに電気的に接続されている構成とすることができる。
本発明の実施の形態1に係る半導体装置について、図面を参照しながら説明する。図1は本発明の実施の形態1に係る半導体装置の平面図である。
また、ソースライン8と活性領域14は、ソースコンタクト9によって接続されている。さらに、ワードライン6をゲートとして、本体トランジスタ19が形成されている。
本発明の実施の形態2に係る半導体装置について、図面を参照しながら説明する。図6は本発明の実施の形態2に係る半導体装置の平面図である。
本発明の実施の形態3に係る半導体装置について、図面を参照しながら説明する。図8は本発明の実施の形態3に係る半導体装置の平面図である。なお、実施の形態3の本体セルおよびダミーセルの基本セル構造は、2トランジスタ型である。
2、2a 本体セル領域
3、3a、3b メモリセルアレイ
31、31a 外周ダミーセル領域
4 内部ダミーワードライン
5 内部ダミーワードライン裏打ち配線
6、56a、56b ワードライン
7、57a、57b ワードライン裏打ち配線
8、58 ソースライン
9、59 ソースコンタクト
10、60、16、17、18、20、21、23、66、71、72、74、75 コンタクト
11 内部ダミービットライン
12、62、14、64、33 活性領域
13、63 本体ビットライン
15、65 基板コンタクト用配線
19、69 本体トランジスタ
22、24、25、25a、73、76、77 アルミ層
30a、30b、80a、80b 境界
32、61 外周ダミービットライン
34、54a、54b 外周ダミーワードライン
35、55a、55b 外周ダミーワードライン裏打ち配線
81、82、83、84、85 ダミートランジスタ
101 外周ダミーセル領域
102 本体セル領域
103 メモリセルアレイ
104 外周ダミーワードライン
105 外周ダミーワードライン裏打ち配線
106 本体ワードライン
107 本体ワードライン裏打ち配線
108 ソースライン
109 ソースコンタクト
110、116、121、123 コンタクト
111 外周ダミービットライン
112、114 活性領域
113 本体ビットライン
115 基板コンタクト用配線
117、122 アルミ外部配線
119 アルミ層
120a、120b 境界
131 本体トランジスタ
132a、132b ダミートランジスタ
Claims (10)
- 複数の本体セルと、前記本体セルの加工寸法の変動の影響を吸収するために設けられた複数のダミーセルとが形成されたメモリセルアレイを具備する半導体装置であって、
前記各本体セルは、本体トランジスタと、前記本体トランジスタのゲートに電気的に接続されたワードライン裏打ち配線、前記本体トランジスタのドレインに電気的に接続されたビットラインおよび前記本体トランジスタのソースに接続されたソースラインのうちの少なくとも1つからなる本体配線とを含んでおり、
前記各ダミーセルは、ダミートランジスタと、前記ダミートランジスタのゲートと電気的に絶縁されたダミーワードライン裏打ち配線および前記ダミートランジスタのドレインと電気的に絶縁されたダミービットラインのうちの少なくとも一方からなるダミー配線とを含んでおり、
前記ダミー配線は、印加された所定のバイアス電圧を、前記本体セルに含まれる前記本体トランジスタへ供給するように、基板コンタクト用配線または前記本体セルのコントロールゲートと電気的に接続されていることを特徴とする半導体装置。 - 前記ダミー配線は、コンタクトを介して、前記本体配線と電気的に接続されている、請求項1に記載の半導体装置。
- 前記各ダミーセルは、前記メモリセルアレイの外周部に配置されている、請求項1に記載の半導体装置。
- 前記メモリセルアレイは、同一の規則性に従って形成された複数の前記本体セルが配置されている本体セル領域を複数有しており、
前記各本体セル領域の外周には、複数の前記ダミーセルが配置されているダミーセル領域が配置されている、請求項1に記載の半導体装置。 - 前記メモリセルアレイは、同一の規則性に従って形成された複数の前記本体セルが配置されている本体セル領域を複数有しており、
前記メモリセルアレイの外周部を除く、前記各本体セル領域の外周には、複数の前記ダミーセルが配置されている、請求項1に記載の半導体装置。 - 前記ダミーセル領域は、前記本体セル領域から、少なくとも1ワードライン分形成されている、請求項1ないし請求項4のいずれかに記載の半導体装置。
- 前記ダミーセル領域は、前記本体セル領域から、少なくとも1ビットライン分形成されている、請求項1ないし請求項5のいずれかに記載の半導体装置。
- 前記各ダミーセルおよび前記各本体セルの基本セル構造は、1トランジスタ型または2トランジスタ型である、請求項1ないし請求項7のいずれかに記載の半導体装置。
- 複数の本体セルと、前記本体セルの加工寸法の変動の影響を吸収するために設けられた複数のダミーセルとが形成されたメモリセルアレイを具備する半導体装置であって、
前記各本体セルは、本体トランジスタと、前記本体トランジスタのゲートに電気的に接続されたワードライン裏打ち配線、前記本体トランジスタのドレインに電気的に接続されたビットラインおよび前記本体トランジスタのソースに接続されたソースラインのうちの少なくとも1つからなる本体配線とを含んでおり、
前記ダミーセルの基本セル構造は2トランジスタ型であり、
前記ダミーセルは、前記本体セルと隣接して形成された隣接ダミートランジスタと、前記本体セルとは隣接していない非隣接ダミートランジスタと、前記非隣接ダミートランジスタに対応するダミーワードライン裏打ち配線と、前記非隣接ダミートランジスタに対応するダミービットラインとを備え、
前記隣接ダミートランジスタのゲートには、前記隣接ダミートランジスタを動作させないような電圧が印加されていて、
前記非隣接トランジスタのゲート、前記ダミーワードライン裏打ち配線および前記ダミービットラインのうちの少なくとも1つは、印加された所定のバイアス電圧を、前記本体セルに含まれる前記本体トランジスタへ供給するように、基板コンタクト用配線、前記本体セルのコントロールゲートまたは前記本体セルのソースラインのうちのいずれかと電気的に接続されていることを特徴とする半導体装置。 - 前記非隣接トランジスタのゲート、前記ダミーワードライン裏打ち配線および前記ダミービットラインの全てが互いに電気的に接続されている請求項9に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003335604A JP3922712B2 (ja) | 2003-09-26 | 2003-09-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003335604A JP3922712B2 (ja) | 2003-09-26 | 2003-09-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101453A JP2005101453A (ja) | 2005-04-14 |
JP3922712B2 true JP3922712B2 (ja) | 2007-05-30 |
Family
ID=34462947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003335604A Expired - Lifetime JP3922712B2 (ja) | 2003-09-26 | 2003-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3922712B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001562B2 (en) | 2011-02-08 | 2015-04-07 | Rohm Co., Ltd. | Semiconductor memory device including a dummy block |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006118098A1 (ja) | 2005-04-26 | 2006-11-09 | Renesas Technology Corp. | 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法 |
JP2008218881A (ja) | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体装置 |
JP2011066337A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
-
2003
- 2003-09-26 JP JP2003335604A patent/JP3922712B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001562B2 (en) | 2011-02-08 | 2015-04-07 | Rohm Co., Ltd. | Semiconductor memory device including a dummy block |
US9741397B2 (en) | 2011-02-08 | 2017-08-22 | Rohm Co., Ltd. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2005101453A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240186312A1 (en) | Static random access memory device | |
US6741492B2 (en) | Semiconductor memory device | |
CN111081712B (zh) | 半导体装置及半导体存储装置 | |
JP3910047B2 (ja) | 半導体記憶装置 | |
US7508238B2 (en) | Semiconductor integrated circuit device | |
EP0102644B1 (en) | Semiconductor integrated circuit device | |
US20060289932A1 (en) | Semiconductor memory device having power decoupling capacitor | |
US8247858B2 (en) | Semiconductor storage device and method of manufacturing same | |
US6590802B2 (en) | Semiconductor storage apparatus | |
JP2004040042A (ja) | 半導体記憶装置 | |
JP5590802B2 (ja) | 基本セルおよび半導体装置 | |
US20080094870A1 (en) | Semiconductor memory device | |
JP2004013920A (ja) | 半導体記憶装置 | |
US8507994B2 (en) | Semiconductor device | |
JP5605210B2 (ja) | スタティックランダムアクセスメモリ | |
JP3922712B2 (ja) | 半導体装置 | |
JP3274664B2 (ja) | 半導体装置 | |
US6577021B2 (en) | Static-type semiconductor memory device | |
US20060198219A1 (en) | Semiconductor integrated circuit device | |
US6864518B1 (en) | Bit cells having offset contacts in a memory array | |
US20240021266A1 (en) | Memory array | |
US20230085271A1 (en) | Semiconductor device | |
US20150249052A1 (en) | Semiconductor device | |
JPH09265792A (ja) | 半導体記憶装置 | |
JPH0613589A (ja) | マスタースライス半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |