JP3921407B2 - データ転送におけるデータ監視システムおよびデータ監視方法 - Google Patents
データ転送におけるデータ監視システムおよびデータ監視方法 Download PDFInfo
- Publication number
- JP3921407B2 JP3921407B2 JP2002096005A JP2002096005A JP3921407B2 JP 3921407 B2 JP3921407 B2 JP 3921407B2 JP 2002096005 A JP2002096005 A JP 2002096005A JP 2002096005 A JP2002096005 A JP 2002096005A JP 3921407 B2 JP3921407 B2 JP 3921407B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- enable signal
- transceiver
- dummy
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、データ転送におけるデータ監視システムおよびデータ監視方法に関し、特に、トランシーバ装置での高速データ転送において、1:NのDEMUX処理時にダミーデータの個数を監視し、DEMUX処理後、ダミーデータをクロック周期単位に追加および削除可能なデータ監視システムおよびデータ監視方法に関する。
【0002】
【従来の技術】
従来、複数のトランシーバ装置を動作させてデータの送受信を行う場合においては、各トランシーバ装置に入力されるデータから得られたリードイネーブル信号を用いて各トランシーバ装置を独立に動作させる方法と、同期マスタ用のトランシーバ装置から出力されたリードイネーブル信号を用いて各トランシーバ装置を同期させて動作させる方法がある。
【0003】
以下では、図3に示す従来のトランシーバ装置の構成例と、図4に示す各信号のタイミングチャートを用いて、上記の動作について説明する。
【0004】
図3に示すように、同期マスター装置であるトランシーバ装置A301は、データ変換装置303と同期制御装置306により構成される。
【0005】
データ変換装置303には、装置を動作させるためのクロック信号CLK1000A322(図4のCLK1000A401に相当)が、クロック装置等の外部装置(図示せず)から入力される。このクロック信号CLK1000A322の周波数は、一例として、1GHzとする。
【0006】
このような高速なクロック信号CLK1000A322と同じ速度(1Gbps)のシリアルデータ302(図4のDATA<9−0>402に相当)の転送を行う場合、現在のデバイスでは動作周波数に限界があるので、書き込み/読み出し処理を行う前に1:NのDEMUX処理を行なう必要がある。なお、このDEMUX処理は、データ変換装置内に付加されたDEMUX装置(図示せず)により実現されるものとする。データ変換装置303は、受信したシリアルデータ302をDEMUX装置により、パラレルデータ304(図4のDATAO<19−10>404およびDATAO<9−0>405)として出力する。(DEMUX処理の詳細に関しては後述)
また、パラレルデータ304内におけるユーザデータ(図4の410)の先頭および存在を示す信号であるライトイネーブル信号305(図4の406)が、シリアルデータ302から生成される。このライトイネーブル信号305は、例えば、シリアルデータ302のヘッダ(図4の407)に書き込まれている情報を用いて生成されるものであり、後段の同期制御装置306においてパラレルデータ304を書き込むための制御信号として使用される。
【0007】
また、同期制御装置306は、パラレルデータ304、ライトイネーブル信号305を受信する。そして、同期制御装置306は、ライトイネーブル信号305によりユーザデータ410の位置を判断した上で、パラレルデータ304を同期制御装置306内のバッファ(図示せず)に書き込む。さらに、書き込んだパラレルデータ304の読み出し時に、同期制御装置306は、入力されるライトイネーブル信号305を用いてリードイネーブル信号308を生成する。このリードイネーブル信号308は、例えば、パラレルデータ304のヘッダ(図4の411)に書き込まれている情報を用いて生成されるものである。
【0008】
なお、トランシーバ装置B309〜N316に関しても、基本的にはトランシーバ装置A301と構成、動作は同様である。ただし、例えば、トランシーバ装置B309においては、2種類のリードイネーブル信号308および312のどちらか一方を同期設定信号313によりセレクト装置314で選択し、マスタのトランシーバ装置A301に対する同期(または非同期)の読み出し制御を行っている。また、同期設定信号313は、各トランシーバ装置の管理制御装置等(図示せず)から、セレクト装置の制御信号としてトランシーバ装置B309〜N316に入力される信号である。
【0009】
以下では、マスタのトランシーバ装置A301に同期あるいは非同期の場合のユーザデータ410の読み出し動作について、一例として、トランシーバ装置B309を用いて説明する。
【0010】
トランシーバ装置B309内のセレクト装置314には、図3に示すように、同期マスター装置であるトランシーバ装置A301内の同期制御装置306から出力されるリードイネーブル信号308、トランシーバ装置B309内の同期制御装置311から出力されるリードイネーブル信号312、管理制御装置等(図示せず)から出力される同期設定信号313の3種類の信号が入力される。
【0011】
ここで、同期設定信号313による同期指示があった場合(例えば、同期設定信号313が“H”)は、セレクト装置314においてリードイネーブル信号308を選択し、同期制御装置311に対してリードイネーブル信号315として出力する。このリードイネーブル信号315によりマスタのトランシーバ装置A301に同期した状態で、トランシーバ装置B309内の同期制御装置311は自装置内に書き込まれたユーザデータ410を読み出す。
【0012】
一方、同期設定信号313による同期指示がない場合(例えば、同期設定信号313が“L”)は、セレクト装置314においてリードイネーブル信号312を選択し、同期制御装置311に対してリードイネーブル信号315として出力する。ここで、リードイネーブル信号312は、トランシーバ装置B309内にある同期制御装置311から出力される信号であるので、マスタのトランシーバ装置A301と非同期の状態でユーザデータ410を読み出すこととなる。
【0013】
次に、DEMUX処理の詳細に関して説明する。一例として、図4に示すように、1GHzクロック信号であるCLK1000A401に同期した1GbpsのシリアルのDATA<9−0>402を、500MHzクロック信号であるCLK500A403を用いてDEMUX処理を行なう場合を考える。なお、500MHzクロック信号CLK500A403は、例えば、データ変換装置303,310,317内にあるクロック分周回路(図示せず)により、1GHzクロック信号CLK1000A401から生成されるものとする。
【0014】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、DEMUX前の1Gbpsの速度を持つDATA<9−0>402の10bit相当が、500Mbpsの速度を持つDATAO<19−10>404とDATAO<9−0>405の計20bit相当のデータにDEMUXされる。なお、DEMUX後のDATAO<19−10>404、DATAO<9−0>405においても、ユーザデータ410の先頭および存在をライトイネーブル信号406で識別可能である。すなわち、ライトイネーブル信号406が“L”の時はヘッダ411、ダミーデータ412がデータ変換装置から出力され、ライトイネーブル信号406が“H”の時はユーザデータ410が出力される。
【0015】
ここで、DATA<9−0>402のダミーデータ408が、1GHzクロックであるCLK1000A401に対して偶数クロック倍の周期(図4の例では4クロック周期)であれば、DEMUX時に500MHzクロックであるCLK500A403のクロック周期毎にダミーデータ412が切り分けられる。よって、後段の同期制御装置でダミーデータ412も含めたDATAO<19−10>404とDATAO<9−0>405の同期がとれる。
【0016】
【発明が解決しようとする課題】
上記の従来技術においては、図5に示すように、1GHzクロックであるCLK1000A501(図4のCLK1000A401に相当)に同期したDATA<9−0>502(図4のDATA<9−0>402に相当)のダミーデータ503において、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合がある。このような場合には、ダミーデータ503の数がCLK1000A501に対して奇数クロック倍の周期(図5の例では3クロック周期)となる。
【0017】
このような場合には、DEMUX処理後のDATAO<19−10>505、DATAO<9−0>506のあるタイミング(○印で囲んだ部分)においては、ダミーデータ507とユーザデータ508が混在してDEMUXされてしまう。よって、図4のライトイネーブル信号406に相当する信号のみを用いてユーザデータの先頭および存在を識別するのは困難となり、後段の同期制御装置でのデータの書き込み、および同期化も困難となるという問題があった。
【0018】
【課題を解決するための手段】
上記課題を解決するために、本発明のデータ転送におけるデータ監視システムにおいては、受信したシリアルデータを第1のパラレルデータに変換し、該第1のパラレルデータに1:N(2以上の整数)のデマルチプレクサ処理を行い第2のパラレルデータとして出力するデータ変換装置と、前記第2のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がNの倍数以外の場合、Nの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がNの倍数となるようダミーデータの追加、削除を行い、かつ前記第2のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視装置と、前記ライトイネーブル信号を用いて前記第2のパラレルデータの書き込み処理を行い、かつ書き込まれた該第2のパラレルデータを第1のリードイネーブル信号を用いて読み出す同期制御装置と、から構成されることを特徴とする。
【0019】
このような構成を採用することにより、高速データに対して1:NのDEMUX処理を行う場合に、トランシーバ装置内のデータ監視装置で入力されるダミーデータが、DEMUX処理前のクロックに対しダミーデータ数がNの倍数になっているかを監視し、Nの倍数以外と判断した時はダミーデータ数がNの倍数となるようにダミーデータの追加/削除処理を行う。これにより、複数のトランシーバ装置が容易に同期可能となる。
【0020】
【発明の実施の形態】
以下では、図1および図2を参照しつつ、本発明の実施例について詳細に説明する。
【0021】
図1は本発明のトランシーバ装置の全体構成例である。マスター装置であるトランシーバ装置A101は、データ変換装置103、データ監視装置105、同期制御装置108により構成されている。すなわち、本願発明のマスタのトランシーバ装置A101は、従来例のマスタトランシーバ装置A301に、新たにデータ監視装置105を追加した構成となっている。
【0022】
ここで、データ変換装置103においては、高速のシリアルデータ102と高速のクロック信号CLK1000A124が入力される。そして、高速のシリアルデータ102の1:NのDEMUX処理を行った上で、低速のパラレルデータ104に変換して出力する。
【0023】
また、データ監視装置105においては、パラレルデータ104が入力され、ダミーデータ数の監視(詳細は後述)が行われる。そして、監視処理済みのパラレルデータ106、およびライトイネーブル信号107を出力する。
【0024】
さらに、同期制御装置108においては、パラレルデータ106、ライトイネーブル信号107が入力される。そして、同期制御装置108は、ライトイネーブル信号107によりパラレルデータ106内のユーザデータの位置を判断した上で、パラレルデータ106を同期制御装置108内のバッファ(図示せず)に書き込む。さらに、書き込んだパラレルデータ106の読み出し時に、同期制御装置108は、入力されるライトイネーブル信号107を用いてリードイネーブル信号110を生成する。このリードイネーブル信号110は、例えば、パラレルデータ106のヘッダに書き込まれている情報を用いて生成されるものである。
【0025】
なお、トランシーバ装置B111〜N118に関しても、基本的にはトランシーバ装置A101と構成、動作は同様である。ただし、例えば、トランシーバ装置B111においては、2種類のリードイネーブル信号110および114のどちらか一方を同期設定信号115によりセレクト装置116で選択し、マスタのトランシーバ装置A101に対する同期(または非同期)の読み出し制御を行っている。また、同期設定信号115は、各トランシーバ装置の管理制御装置等(図示せず)から、セレクト装置の制御信号としてトランシーバ装置B111〜N118に入力される信号である。
【0026】
以下では、マスタのトランシーバ装置A101に同期したユーザデータの読み出し動作について、一例として、トランシーバ装置B111の場合を説明する。
【0027】
トランシーバ装置B111内のセレクト装置116には、図1に示すように、同期マスター装置であるトランシーバ装置A101内の同期制御装置108から出力されるリードイネーブル信号110、トランシーバ装置B111内の同期制御装置113から出力されるリードイネーブル信号114、管理制御装置等(図示せず)から出力される同期設定信号115の3種類の信号が入力される。
【0028】
ここで、同期設定信号115による同期指示があった場合(例えば、同期設定信号115が“H”)は、セレクト装置116においてリードイネーブル信号110を選択し、同期制御装置113に対してリードイネーブル信号117として出力する。このリードイネーブル信号117によりマスタのトランシーバ装置A101に同期した状態で、トランシーバ装置B111内の同期制御装置113は自装置内に書き込まれたユーザデータを読み出す。
【0029】
一方、同期設定信号115による同期指示がない場合(例えば、同期設定信号115が“L”)は、セレクト装置116においてリードイネーブル信号114を選択し、同期制御装置113に対してリードイネーブル信号117として出力する。ここで、リードイネーブル信号117は、トランシーバ装置B111内にある同期制御装置113から出力される信号であるので、マスタのトランシーバ装置A101と非同期の状態でユーザデータを読み出すこととなる。
【0030】
次に、本願発明により実現される、データ変換装置から出力されるデータに対する具体的なデータ監視方法について、図2を参照しながら詳細を説明する。
【0031】
一例として、図2に示すような、高速の1GHzクロック信号であるCLK1000A201が、クロック装置等の外部装置(図示せず)から各トランシーバ装置のデータ変換装置に入力されるものとする。各データ変換装置には、高速クロック信号CLK1000A201に同期した1Gbpsの速度を持つパラレルのDATA<9−0>202も入力される。
【0032】
このような高速なデータの転送を行う場合には、上述の従来例と同様、データ変換装置内に付加されたDEMUX装置(図示せず)により、1:NのDEMUX処理を行う必要がある。
【0033】
一例として、図2に示すように、1GbpsのDATA<9−0>202を、500MHzクロックであるCLK500A203を用いてDEMUX処理を行う場合を考える。なお、500MHzクロック信号CLK500A203は、例えば、データ変換装置103等の中にあるクロック分周回路(図示せず)により1GHzクロック信号CLK1000A201から生成されるものとする。
【0034】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、DEMUX前の1Gbpsの速度を持つDATA<9−0>202の10bit相当が、500Mbpsの速度を持つDATAO<19−10>204とDATAO<9−0>205の計20bit相当のデータにDEMUXされる。
【0035】
ここで、[発明が解決しようとする課題]で述べた様に、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合には、ダミーデータ207の数がCLK1000A201に対して奇数クロック倍の周期(図2の例では3クロック周期)となる。このような場合には、DEMUX処理後のDATAO<19−10>204、DATAO<9−0>205のあるタイミング(図2上側の○印で囲んだ部分)においては、ダミーデータ209,209’とユーザデータ210,210’が混在してDEMUXされてしまう。
【0036】
このような状態のDATAO<19−10>204、DATAO<9−0>205が、ダミーデータの数を監視しているデータ監視装置に入力されることとなる。そして、データ監視装置において、DEMUX処理前のダミーデータ207の数が、CLK500A203の奇数クロック倍の周期(図2の例では3クロック周期)であり、ダミーデータ209とユーザデータ210が混在してDEMUXされていると判断された場合には、ダミーデータ209に相当するダミーデータを1クロック周期分削除する。
【0037】
また、ダミーデータ207より時間的に後に受信したダミーデータ207’が、やはりCLK1000A201の奇数クロック倍の周期(図2の例では3クロック周期)であり、ダミーデータ209’とユーザデータ210’が混在してDEMUXされているとデータ監視装置において判断された場合には、ユーザデータ210’の位置にダミーデータ214’を1クロック周期分追加する。
【0038】
これらのデータ監視処理により、データの平均ビットレートの変動は抑えられ、かつDATAO<19−10>211、DATAO<9−0>212のあるタイミング(図2下側の○印で囲んだ部分)においては、ダミーデータ213,213’,214,214’のみとなり、ユーザデータと混在することが無くなる。
【0039】
従って、データ監視装置において、ダミーデータの追加および削除を行うことにより、従来例に述べた課題を解決することが可能となる。すなわち、ライトイネーブル信号215のみを用いて、データ監視処理後のDATAO<19−10>211、DATAO<9−0>212におけるユーザデータの先頭および存在を識別することが可能となり、後段の同期制御装置でのデータの書き込み、および同期化も簡易に行えるようになる。
【0040】
【発明の効果】
本発明は、以下に記載するような効果を奏する。
【0041】
第一の効果は、1:NのDEMUX処理後にデータ監視装置においてダミーデータの数を監視し、ダミーデータ数がDEMUX処理前のクロックに対しNの倍数以外と判断した場合、Nの倍数以外のダミーデータを受信する毎にダミーデータ数がNの倍数となるようダミーデータの追加、削除を行うことが可能となるので、データ監視装置の後段の同期制御装置におけるユーザーデータの書き込み、およびトランシーバ装置間の同期化が容易となる。
【0042】
第二の効果は、ダミーデータの追加および削除を行うことにより、DEMUX処理後のデータにおける平均ビットレートの変動が抑えられ、平均ビットレートの保証も可能となる。
【0043】
第三の効果は、1:NのDEMUX処理後にダミーデータのデータ数を監視するという簡易な方法で、DEMUX後のクロック単位毎にユーザデータの先頭および存在を識別することが可能となるので、識別を行うための回路の規模/消費電力の削減が図れるようになる。
【図面の簡単な説明】
【図1】本発明のトランシーバ装置の構成例を示すブロック図である。
【図2】本発明において、各信号のタイミングチャートを示す図である。
【図3】従来のトランシーバ装置の構成例を示すブロック図である。
【図4】従来例において、各信号のタイミングチャートを示す図である。
【図5】従来例において、各信号のタイミングチャートを示す図である。
【符号の説明】
101,301 トランシーバ装置A
102,302 シリアルデータ
103,303,310,317 データ変換装置
104,106,109,304,307 パラレルデータ
105,112,119 データ監視装置
107,215,305,406 ライトイネーブル信号
108,113,120,306,311,318 同期制御装置
110,114、117,121,123,308,312,315,319,321 リードイネーブル信号
111,309 トランシーバ装置B
115,313 同期設定信号
116,122,314,320 セレクト装置
118,316 トランシーバ装置N
206,407,411 ヘッダ
207,207’,209,209’,213,213’,214,214’,408,412,503,507 ダミーデータ
208,210,210’,409,410,508 ユーザデータ
124,201,322,401,501 CLK1000A
202,402,502 DATA<9−0>
203,403,504 CLK500A
204,211,404,505 DATAO<19−10>
205,212,405,506 DATAO<9−0>
Claims (7)
- データ転送におけるデータ監視システムであって、
前記データ監視システムは、
受信したシリアルデータを第1のパラレルデータに変換し、該第1のパラレルデータに1:N(2以上の整数)のデマルチプレクサ処理を行い第2のパラレルデータとして出力するデータ変換装置と、
前記第2のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がNの倍数以外の場合、Nの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がNの倍数となるようダミーデータの追加、削除を行い、かつ前記第2のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視装置と、
前記ライトイネーブル信号を用いて前記第2のパラレルデータの書き込み処理を行い、かつ書き込まれた該第2のパラレルデータを第1のリードイネーブル信号を用いて読み出す同期制御装置と、
から構成されることを特徴とするデータ監視システム。 - 前記ライトイネーブル信号として使用される信号は1種類であることを特徴とする請求項1記載のデータ監視システム。
- 入力されるクロック信号を共有する、少なくとも2つのトランシーバ装置を備えたトランシーバシステムであって、
前記少なくとも2つのトランシーバ装置の各々は、請求項1および2のいずれかの請求項に記載されたデータ監視システムを備え、
前記少なくとも2つのトランシーバ装置のうち少なくとも1つは、さらに、複数の前記リードイネーブルから1つのリードイネーブル信号を選択するセレクト装置を備えていることを特徴とするトランシーバシステム。 - 前記セレクト装置は、該セレクト装置を内部に備える該セレクト装置付きトランシーバ装置から出力された第2のリードイネーブル信号と、前記第1のリードイネーブル信号のどちらか一方を同期設定信号により選択し、前記セレクト装置付きトランシーバ装置内の同期制御装置に対して出力することを特徴とする請求項3記載のトランシーバシステム。
- 前記セレクト装置において、前記第1のリードイネーブル信号が選択された場合に、前記セレクト装置付きトランシーバ装置が該第1のリードイネーブル信号を出力するトランシーバ装置と同期し、
前記セレクト装置において、前記第2のリードイネーブル信号が選択された場合に、前記セレクト装置付きトランシーバ装置が前記第1のリードイネーブル信号を出力するトランシーバ装置と非同期となること、
を特徴とする請求項4記載のトランシーバ装置。 - データ転送におけるデータ監視方法であって、
前記データ監視方法は、
受信したシリアルデータを第1のパラレルデータに変換し、該第1のパラレルデータに1:N(2以上の整数)のデマルチプレクサ処理を行い第2のパラレルデータとして出力するデータ変換工程と、
前記第2のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がNの倍数以外の場合、Nの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がNの倍数となるようダミーデータの追加、削除を行い、かつ前記第2のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視工程と、
前記ライトイネーブル信号を用いて前記第2のパラレルデータの書き込み処理を行い、かつ書き込まれた該第2のパラレルデータを第1のリードイネーブル信号を用いて読み出す同期制御工程装置と、
を有することを特徴とするデータ監視方法。 - 前記ライトイネーブル信号として使用される信号は1種類であることを特徴とする請求項6記載のデータ監視方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096005A JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096005A JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298564A JP2003298564A (ja) | 2003-10-17 |
JP3921407B2 true JP3921407B2 (ja) | 2007-05-30 |
Family
ID=29387336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002096005A Expired - Fee Related JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3921407B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04175024A (ja) * | 1990-11-08 | 1992-06-23 | Advantest Corp | 多重化システム試験パターン発生器 |
JP3309161B2 (ja) * | 2000-01-19 | 2002-07-29 | アンリツ株式会社 | Cidパターン発生装置 |
JP3478223B2 (ja) * | 2000-02-10 | 2003-12-15 | 日本電気株式会社 | スタッフィング制御回路 |
-
2002
- 2002-03-29 JP JP2002096005A patent/JP3921407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003298564A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433973B2 (ja) | データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク | |
JP3565600B2 (ja) | データ通信装置およびデータ通信方法 | |
JP3580242B2 (ja) | シリアル/パラレル変換回路、データ転送制御装置及び電子機器 | |
US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
CN104022775A (zh) | 一种面向SerDes技术中基于FIFO协议的数字接口电路 | |
JP3798292B2 (ja) | データ同期化回路及び通信インターフェース回路 | |
JP2001308883A (ja) | 通信制御回路 | |
US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
JPS59131236A (ja) | 時分割多重装置に対する同期装置 | |
WO2022126892A1 (zh) | Serdes接口电路 | |
JP3560793B2 (ja) | データ転送方法 | |
JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
JPH11149444A (ja) | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 | |
JP7078842B2 (ja) | 送信装置、受信装置、クロック転送方法およびプログラム | |
JP2526785B2 (ja) | デ―タ伝送装置 | |
CN110601784B (zh) | Tdm接口扩展方法及装置、设备、可读存储介质 | |
JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
JP2000132419A (ja) | マイクロコンピュータ | |
JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
JPH056335A (ja) | 装置間インタフエース方式 | |
JP2003152898A (ja) | 電話端末装置 | |
KR0165198B1 (ko) | 상이한 동기 클럭에서의 직렬데이타 변환회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |