JP3919956B2

JP3919956B2 - Impedance change circuit

Info

Publication number: JP3919956B2
Application number: JP30810198A
Authority: JP
Inventors: 昌志堀本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-10-29
Filing date: 1998-10-29
Publication date: 2007-05-30
Anticipated expiration: 2018-10-29
Also published as: JP2000134052A

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振回路（ＶＣＯ）等の発振器から発振される電圧を振幅制限するために、発振器の出力側から発振される電圧の大きさに応じて、発振器の出力側にかかるインピーダンスを変化させるインピーダンス変更回路に関する。
【０００２】
【従来の技術】
従来より、ＶＣＯ等の発振器から発振される電圧の振幅制限を行うために、該発振器の出力端子に２つのダイオードを接続したり、又は、前記出力端子にダイオード接続されたＮチャネルＭＯＳ型トランジスタとＰチャネルＭＯＳ型トランジスタがドレイン同士接続された接続部が接続されている。このような従来より用いられている電圧の振幅制限を行うための回路について、図面を参照にして説明する。
【０００３】
図３は、ダイオードを用いた電圧の振幅制限を行う回路である。図３に用いられる振幅制限回路１０は、発振器２の出力端子と接続された出力端子８と、発振器２の出力端子と出力端子８の接続部にアノードが接続されたダイオードＤ１と、同じく発振器２の出力端子と出力端子８の接続部にカソードが接続されたダイオードＤ２とから構成される。発振器２から出力される信号の中間電圧をＶ_Bとするとき、ダイオードＤ１のカソード及びダイオードＤ２のアノードにＶ_Bが印加される。尚、中間電圧とは、信号が直流電圧が重畳された交流電圧であるときのその直流電圧成分のことである。
【０００４】
このような振幅制限回路１０の動作について簡単に説明する。今、ダイオードＤ１，Ｄ２が導通したときに順方向にかかる電圧がＶ_Fであるとともに、図７（ａ）のような中間電圧Ｖ_BがＶ_DD／２となる波形の信号が発振器２より出力されるとする。このとき、前記信号の電圧が（Ｖ_DD／２＋Ｖ_F）より高くなると、ダイオードＤ１が導通し、出力端子８に（Ｖ_DD／２＋Ｖ_F）の電圧の信号が出力される。又、前記信号の電圧が（Ｖ_DD／２−Ｖ_F）より低くなると、ダイオードＤ２が導通し、出力端子８に（Ｖ_DD／２−Ｖ_F）の電圧の信号が出力される。よって、図７（ｂ）のような波形の信号が出力端子８より出力される。
【０００５】
図４は、ＭＯＳ型トランジスタを用いた電圧の振幅制限を行う回路である。図４に用いられる振幅制限回路１１は、発振器２の出力端子と接続された出力端子９と、発振器２の出力端子と出力端子９の接続部にドレイン及びゲートが接続されたＮチャネルＭＯＳ型トランジスタＴｒ１１と、同じく発振器２の出力端子と出力端子９の接続部にドレイン及びゲートが接続されたＰチャネルＭＯＳ型トランジスタＴｒ１２とから構成される。発振器２から出力される信号の中間電圧をＶ_Bとするとき、トランジスタＴｒ１１，Ｔｒ１２のソースにＶ_Bが印加される。
【０００６】
このような振幅制限回路１１の動作について簡単に説明する。今、トランジスタＴｒ１１，Ｔｒ１２が導通するためのゲート・ソース間の閾値電圧がそれぞれＶ_tha，Ｖ_thbであるとともに、図８（ａ）のような中間電圧Ｖ_BがＶ_DD／２となる波形の信号が発振器２より出力されるとする。このとき、前記信号の電圧が（Ｖ_DD／２＋Ｖ_tha）より高くなると、トランジスタＴｒ１１が導通し、出力端子９に（Ｖ_DD／２＋Ｖ_tha）に近い電圧値の信号が出力される。又、前記信号の電圧が（Ｖ_DD／２−Ｖ_thb）より低くなると、トランジスタＴｒ１２が導通し、出力端子９に（Ｖ_DD／２−Ｖ_thb）に近い電圧値の信号が出力される。よって、図８（ｂ）のような波形の信号が出力端子９より出力される。
【０００７】
【発明が解決しようとする課題】
上記のような振幅制限回路を使用したとき、発振器からの出力信号の振幅を制限する電圧値は、ダイオードの順方向の電圧又はＭＯＳ型トランジスタの閾値電圧に依存するので、制限する電圧値を変更するとき、これらの振幅制限回路に使用するダイオード又はＭＯＳ型トランジスタを変更する必要がある。よって、振幅制限回路の回路構成を大きく変更する必要があるため、同一の振幅制限回路で任意にその振幅を制限するための電圧値を変更することができない。
【０００８】
又、振幅制限回路１１内のトランジスタＴｒ１１，Ｔｒ１２に、振幅制限回路１０内のダイオードＤ１，Ｄ２のようにその特性が同じ特性となるような素子を選択することが困難なので、出力端子９から出力される電圧波形は偏ったものとなる。又、ＭＯＳ型トランジスタは、そのゲート・ソース間の閾値電圧がダイオードの順方向の電圧に比べて大きいので、発振器２から出力される信号が低電圧信号であるとき、ほとんど振幅制限されずに出力される。
【０００９】
【課題を解決するための手段】
本発明のインピーダンス変更回路は、第１の電源電位から電流を供給するための第１の電流源と、前記第１の電源電位より低い電位である第２の電源電位へ前記第１の電流源と同量の電流を流す第２の電流源と、前記第１の電流源にドレインが接続されるとともに、そのゲートに前記第１の電源電位よりも低く且つ前記第２の電源電位よりも高い第１のゲート電位が印加されるＮチャネルＭＯＳ型トランジスタと、前記第２の電流源にドレインが接続され、前記ＮチャネルＭＯＳ型トランジスタのソースにソースが接続されるとともに、そのゲートに前記第１のゲート電位よりも低く且つ前記第２の電源電位よりも高い第２のゲート電位が印加されるＰチャネルＭＯＳ型トランジスタとを有し、前記ＮチャネルＭＯＳ型トランジスタと前記ＰチャネルＭＯＳ型トランジスタのソース同士を接続した接続部にかかる電位と前記第１及び第２のゲート電位との関係に応じて、前記ＮチャネルＭＯＳ型トランジスタ及び前記ＰチャネルＭＯＳ型トランジスタの一方又は両方を動作させて、前記接続部にかかるインピーダンスを変化させることを特徴とする。
【００１０】
このようなインピーダンス変更回路に、電流制御によって出力信号の発振周波数を変更する発振器の出力端子を接続し、このインピーダンス変更回路に設けられた前記第１、第２の電流源に発振器内の電流源と相関関係を持たせることによって、このインピーダンス変更回路は、常に発振器の電流能力に応じた振幅制限回路として動作する。
【００１１】
又、電源電圧とグランド電圧間に３つの抵抗を直列に接続し、それぞれの抵抗の接続部を前記ＮチャネルＭＯＳ型トランジスタ及びＰチャネルＭＯＳ型トランジスタのそれぞれのゲートに接続することによって、それぞれのＭＯＳ型トランジスタのゲートに第１、第２のゲート電圧をかけることができる。
【００１２】
【発明の実施の形態】
本発明の実施形態について、図面を参照にして説明する。図１は、本発明のインピーダンス変更回路に発振器を接続して、該発振器の出力電圧の振幅制限回路として使用したときの回路図である。図２は、該インピーダンス変更回路の簡単な等価回路図である。図５は、インピーダンス変更回路に接続する発振器の内部構造を示すブロック図である。
【００１３】
本実施形態で使用するインピーダンス変更回路１は、電流制御回路４によってその電流値が変更される定電流源３とドレインが接続されるＰチャネルＭＯＳ型トランジスタＴｒ１と、該トランジスタＴｒ１とカレントミラー回路を構成するＰチャネルＭＯＳ型トランジスタＴｒ２，Ｔｒ４と、トランジスタＴｒ２のドレインにドレインが接続されるＮチャネルＭＯＳ型トランジスタＴｒ３と、該トランジスタＴｒ３とカレントミラー回路を構成するＮチャネルＭＯＳ型トランジスタＴｒ５と、電源電位Ｖ_DDとグランド電位間で直列に接続される抵抗Ｒ１，Ｒ２，Ｒ３と、前記トランジスタＴｒ４のドレインにドレインが接続されるＮチャネルＭＯＳ型トランジスタＴｒ６と、前記トランジスタＴｒ５のドレインにドレインが接続されるＰチャネルＭＯＳ型トランジスタＴｒ７とから構成される。
【００１４】
又、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４のソース及び抵抗Ｒ１の一端に電源電位Ｖ_DDが印加されるとともに、トランジスタＴｒ３，Ｔｒ５のソース及び抵抗Ｒ３の一端が接地され、抵抗Ｒ１，Ｒ２の接続部がトランジスタＴｒ６のゲートに接続されるとともに、抵抗Ｒ２，Ｒ３の接続部がトランジスタＴｒ７のゲートに接続される。このようなインピーダンス変更回路１内のトランジスタＴｒ６，Ｔｒ７のソース同士が接続された接続部に発振器２の出力端子を接続することによって、この発振器２からの出力信号の振幅を制限する振幅制限回路として使用することができる。
【００１５】
ここで、発振器２の内部構成について図５に基づいて簡単に説明する。該発振器２は、フィードバックされる出力信号の位相を反転させるための反転増幅回路５１と、入力端子５２ａに反転増幅回路５１からの出力が入力されるとともに入力端子５２ｂに電圧Ｖ_BBがかけられているアンプ回路５２と、入力端子５３ａにアンプ回路５２の出力が入力されるとともに入力端子５３ｂに電圧Ｖ_BBがかけられているアンプ回路５３と、アンプ回路５２，５３のそれぞれの出力端子に接続するとともに他端に電源電位Ｖ_DDがかけられているコンデンサＣ１，Ｃ２と、アンプ回路５２，５３のそれぞれに電流を供給する定電流源５４，５５と、アンプ回路５３の出力端子側に接続され出力信号を出力する出力端子５６とから構成される。
【００１６】
このような発振器２の動作について簡単に説明する。アンプ回路５２，５３は、それぞれの入力端子５２ａ，５３ａに電圧Ｖ_inが入力された時、出力端子側から電流Ｉ_out＝Ｋ×（Ｖ_in−Ｖ_BB）（Ｋは定数）が出力されるようなアンプ回路である。正弦波を描く電圧がアンプ回路５２の入力端子５２ａに入力されると、このようなアンプ回路５２とコンデンサＣ１により、該アンプ回路５２の出力端子とコンデンサＣ１との接続部に現れる電圧は入力端子５２ａに入力された電圧よりも９０°位相が進む。アンプ回路５３とコンデンサＣ２も同様の動作を行うため、出力端子５６には、アンプ回路５２の入力端子５２ａに入力される信号よりもその位相が１８０°進んだ信号が出力される。そのため、このような出力信号をアンプ回路５２にフィードバックして正帰還をかけるとき、反転増幅回路５１で位相を反転して元の位相に戻す必要がある。
【００１７】
又、前記アンプ回路５２，５３は、該アンプ回路５２，５３内を流れる電流の大きさがそれぞれ定電流源５４，５５によって定められる。そのため、定電流源５４，５５によってアンプ回路５２，５３内を流れる電流値が変化されたとき、該アンプ回路５２，５３内に備えたトランジスタの動抵抗が変化するため、アンプ回路５２，５３の出力端子からコンデンサＣ１，Ｃ２に流れる電流値が変化し、出力端子５６に現れる出力信号の周波数が変化する。従って、電流制御回路４によって定電流源５４，５５から流れる電流の大きさを変えることで発振器２の出力端子５６より出力される出力信号の周波数を変化させることができる。
【００１８】
上記のような発振器２が接続されたインピーダンス変更回路１の動作について、説明する（図１参照）。定電流源３と接続したトランジスタＴｒ１に流れる電流をＩ₀とすると、トランジスタＴｒ２，Ｔｒ４はトランジスタＴｒ１とカレントミラー回路を構成するので、トランジスタＴｒ２，Ｔｒ４のそれぞれにも電流Ｉ₀が流れる。又、トランジスタＴｒ２に接続するトランジスタＴｒ３にも電流Ｉ₀が流れるため、トランジスタＴｒ３とカレントミラー回路を構成するトランジスタＴｒ５にも電流Ｉ₀が流れる。又、トランジスタＴｒ６，ＴＲ７のゲートにかかる電圧値を、それぞれＶ１，Ｖ２とすると、インピーダンス変更回路１は図２のような等価回路に置き換えることができる。
【００１９】
即ち、トランジスタＴｒ４，Ｔｒ５を、それぞれＩ₀の電流を流す定電流源６，７と置き換えることができる。又、発振器２についてもその出力インピーダンスをＲ０とすると、電圧源と抵抗Ｒ０が直列接続した回路と考えることができる。このような回路において、定電流源６及びトランジスタＴｒ６のインピーダンスをＺ１、定電流源７及びトランジスタＴｒ７のインピーダンスをＺ２とする。又、トランジスタＴｒ６のゲート・ソース間の電圧をＶ_GS1、Ｔｒ６が導通するようになるときのゲート・ソース間の閾値電圧をＶ_th1とし、トランジスタＴｒ７のゲート・ソース間の電圧をＶ_GS2、Ｔｒ７が導通するようになるときのゲート・ソース間の閾値電圧をＶ_th2とする。
【００２０】
更に、発振器２より図６（ａ）のような出力信号がその基準となる中間電圧Ｖ_Bが、（Ｖ１＋Ｖ２）／２となるような電圧であるような出力信号であるときのインピーダンス変更回路１の動作について考える。このようなインピーダンス変更回路１は、発振器２からの出力信号の電圧値をＶとし、出力端子５から出力される電圧をＶ_Oとすると、（１）Ｖ_O＜Ｖ２＋Ｖ_th2のとき、（２）Ｖ_O＞Ｖ１−Ｖ_th1のとき、（３）Ｖ２＋Ｖ_th2≦Ｖ_O≦Ｖ１−Ｖ_th1のときの３つの状態において、動作が異なる。
【００２１】
（１）Ｖ_O＜Ｖ２＋Ｖ_th2のとき
このとき、トランジスタＴｒ７のゲート・ソース間に印加される電圧Ｖ_GS2が閾値電圧Ｖ_th2に満たないので、トランジスタＴｒ７は非導通状態となる。逆に、トランジスタＴｒ６のゲート・ソース間に印加される電圧Ｖ_GS1は充分に高くなるのであるので、トランジスタＴｒ６は導通状態となる。よって、電源から定電流源６を通って流れる電流は、トランジスタＴｒ６及び抵抗Ｒ０を介して発振器２の電圧源に流れる。よって、出力端子５から出力される電圧Ｖ_Oは、
Ｖ_O＝（Ｖ_DD−Ｖ）×Ｒ０／（Ｚ１＋Ｒ０）＋Ｖ
より低くなることはなく、発振器２からの出力が制限される。
【００２２】
（２）Ｖ_O＞Ｖ１−Ｖ_th1のとき
このとき、トランジスタＴｒ６のゲート・ソース間に印加される電圧Ｖ_GS1が閾値電圧Ｖ_th1に満たないので、トランジスタＴｒ６は非導通状態となる。逆に、トランジスタＴｒ７のゲート・ソース間に印加される電圧Ｖ_GS2は充分に高くなるのであるので、トランジスタＴｒ７は導通状態となる。よって、発振器２内の電圧源から出力インピーダンスＲ０、トランジスタＴｒ７を介して定電流源７に電流が流れる。よって、出力端子５から出力される電圧Ｖ_Oは、
Ｖ_O＝Ｖ×Ｚ２／（Ｚ２＋Ｒ０）
より高くなることはなく、発振器２からの出力が制限される。
【００２３】
（３）Ｖ２＋Ｖ_th2≦Ｖ_O≦Ｖ１−Ｖ_th1のとき
このとき、トランジスタＴｒ６，Ｔｒ７のゲート・ソース間に印加される電圧Ｖ_GS1，Ｖ_GS2が充分にその閾値Ｖ_th1，Ｖ_th2を満たすものとなるので、トランジスタＴｒ６，Ｔｒ７の両方が導通状態となり、定電流源６より流れる電流は、トランジスタＴｒ６，Ｔｒ７を介して、定電流源７に流れ込む。よって、このとき、出力端子５には、発振器２から出力される信号がその電圧が制限されずに出力信号として現れる。
【００２４】
上記の（１）〜（３）のような動作を行うことによって、図６（ｂ）のような信号が出力端子５より出力される。尚、出力端子５より出力される出力信号は、インピーダンス変更回路１内のトランジスタＴｒ４〜Ｔｒ７の特性によって、図６（ｂ）の波形がグランド側もしくは、電源電位側に偏って制限されることがある。しかしながら、このようなときは抵抗Ｒ１〜Ｒ３の値を変更して、トランジスタＴｒ６，ＴＲ７のゲートに印加する電圧Ｖ１，Ｖ２を変更することによって、波形の偏りを簡単に修正することができる。
【００２５】
更に、インピーダンス変更回路１内の定電流源３と発振器２内の定電流源５４，５５は、電流制御回路４によって相関関係を持つため、発振器２から出力される出力信号の発振周波数を変更するために定電流源５４，５５の供給電流能力が変更しても、それに応じて定電流源３の供給電流能力が変更するので、インピーダンス変更回路１もしくは発振器２のどちらか一方による出力端子５から出力される出力信号への影響力が大きくなることがない。よって、発振器２に流れる電流がインピーダンス変更回路１に対して大きい場合に出力端子５に現れる出力信号が全く制限されず発振器２からの出力がそのまま出力されたり、インピーダンス変更回路１に流れる電流が発振器２に対して大きい場合に出力端子５に現れる出力信号が発振器２からの出力信号がほとんど現れないといったことがなくなる。
【００２６】
【発明の効果】
本発明のインピーダンス変更回路によると、該インピーダンス変更回路を振幅制限回路として使用したとき、該インピーダンス変更回路内のトランジスタのゲートにかけるゲート電圧を変更することによって、該インピーダンス変更回路に出力を接続した発振器の出力の振幅制限電圧を簡単に変更することができる。又、トランジスタのゲートはその入力インピーダンスが高いので、ゲート電圧を生成するための電圧源はその出力インピーダンスが高くても良い。よって、抵抗などで電源電圧を分圧した電圧をゲート電圧として使用することが可能である。
【００２７】
本発明のインピーダンス変更回路に発振器を接続して振幅制限回路として使用したとき、その制限する電圧値が、前記インピーダンス変更回路内に設けられるトランジスタのゲート・ソース間の閾値電圧のみに依存しないので、発振器から出力される信号が低電圧信号であっても、ゲート電圧を変更することで、その振幅を制限することができる。
【００２８】
更に、本発明のインピーダンス回路内の電流源を前記発振器からの出力信号の周波数を変更するための電流源と相関性を持たせるように、該インピーダンス回路内の電流源から流れる電流を制御することによって、前記発振器の出力能力に応じた振幅制限回路として動作させることができる。よって前記インピーダンス回路を発振器に接続された振幅制限回路として製造されたとき、発振器の電流能力のばらつきや温度変化に対して安定な回路となる。
【図面の簡単な説明】
【図１】本発明の実施形態において振幅制限回路として使用するインピーダンス変更回路の回路図及び発振器との関係を示すブロック図。
【図２】本発明の実施形態で使用するインピーダンス変更回路の等価回路図。
【図３】従来使用されている振幅制限回路の回路図。
【図４】従来使用されている振幅制限回路の回路図。
【図５】インピーダンス変更回路に接続する発振器の内部構成を示すブロック図。
【図６】発振器からの出力信号の電圧波形と、本発明のインピーダンス変更回路を用いて振幅制限された出力信号の電圧波形を示す図。
【図７】発振器からの出力信号の電圧波形と、図３に示す従来の振幅制限回路を用いて振幅制限されたときの出力信号の電圧波形を示す図。
【図８】発振器からの出力信号の電圧波形と、図４に示す従来の振幅制限回路を用いて振幅制限されたときの出力信号の電圧波形を示す図。
【符号の説明】
１，１０，１１振幅制限回路（インピーダンス変更回路）
２発振器
３，６，７，５４，５５定電流源
４電流制御回路
５，８，９，５６出力端子
５１反転増幅回路
５２，５３アンプ回路
Ｔｒ１〜Ｔｒ７，Ｔｒ１１，Ｔｒ１２ＭＯＳ型トランジスタ
Ｒ０出力インピーダンス
Ｒ１〜Ｒ３抵抗
Ｄ１，Ｄ２ダイオード
Ｃ１，Ｃ２コンデンサ[0001]
BACKGROUND OF THE INVENTION
In order to limit the amplitude of a voltage oscillated from an oscillator such as a voltage controlled oscillation circuit (VCO), the present invention sets the impedance applied to the output side of the oscillator according to the magnitude of the voltage oscillated from the output side of the oscillator. The present invention relates to an impedance changing circuit to be changed.
[0002]
[Prior art]
Conventionally, in order to limit the amplitude of a voltage oscillated from an oscillator such as a VCO, two diodes are connected to the output terminal of the oscillator, or an N-channel MOS transistor diode-connected to the output terminal A connection portion where drains of P-channel MOS transistors are connected is connected. A circuit for limiting the amplitude of the voltage conventionally used will be described with reference to the drawings.
[0003]
FIG. 3 shows a circuit that limits the amplitude of a voltage using a diode. The amplitude limiting circuit 10 used in FIG. 3 includes an output terminal 8 connected to the output terminal of the oscillator 2, a diode D 1 having an anode connected to the connection between the output terminal of the oscillator 2 and the output terminal 8, and the oscillator 2. And a diode D2 having a cathode connected to the connection portion of the output terminal 8. When the intermediate voltage of the signal output from the oscillator 2 is V _B , V _B is applied to the cathode of the diode D1 and the anode of the diode D2. The intermediate voltage is a DC voltage component when the signal is an AC voltage on which a DC voltage is superimposed.
[0004]
The operation of the amplitude limiting circuit 10 will be briefly described. Now, with the voltage applied in the forward direction when the diodes D1, D2 is conductive is V _F, FIGS. 7 (a) of such intermediate voltage V _B is V _DD / 2 to become signal waveforms outputted from the oscillator 2 Suppose that At this time, the voltage of the signal is higher than _{_{(V DD / 2 + V F}} ), the diode D1 becomes conductive, the signal voltage of the output terminal _{8 (V DD / 2 + V} F) is output. Also, the when the voltage of the signal is lower than _{_{(V DD / 2-V F}} ), the diode D2 becomes conductive, the signal voltage of the output terminal _{8 (V DD / 2-V} F) is output. Therefore, a signal having a waveform as shown in FIG. 7B is output from the output terminal 8.
[0005]
FIG. 4 shows a circuit that limits the amplitude of the voltage using a MOS transistor. The amplitude limiting circuit 11 used in FIG. 4 includes an output terminal 9 connected to the output terminal of the oscillator 2, and an N-channel MOS transistor having a drain and a gate connected to a connection portion between the output terminal of the oscillator 2 and the output terminal 9. Similarly, it comprises Tr11 and a P-channel MOS transistor Tr12 having a drain and a gate connected to a connection portion between the output terminal of the oscillator 2 and the output terminal 9. When the intermediate voltage of the signal output from the oscillator 2 is V _B , V _B is applied to the sources of the transistors Tr11 and Tr12.
[0006]
The operation of the amplitude limiting circuit 11 will be briefly described. Now, the threshold voltages between the gate and the source for conducting the transistors Tr11 and Tr12 are V _tha and V _thb , respectively, and the intermediate voltage V _B as shown in FIG. 8A has a waveform of V _DD / 2. It is assumed that a signal is output from the oscillator 2. At this time, when the voltage of the signal becomes higher than (V _DD / 2 + V _tha ), the transistor Tr 11 becomes conductive, and a signal having a voltage value close to (V _DD / 2 + V _tha ) is output to the output terminal 9. When the voltage of the signal becomes lower than (V _DD / 2−V _thb ), the transistor Tr12 becomes conductive, and a signal having a voltage value close to (V _DD / 2−V _thb ) is output to the output terminal 9. Therefore, a signal having a waveform as shown in FIG. 8B is output from the output terminal 9.
[0007]
[Problems to be solved by the invention]
When using the amplitude limiting circuit as described above, the voltage value that limits the amplitude of the output signal from the oscillator depends on the forward voltage of the diode or the threshold voltage of the MOS transistor. When doing so, it is necessary to change the diode or MOS transistor used in these amplitude limiting circuits. Therefore, since it is necessary to greatly change the circuit configuration of the amplitude limiting circuit, the voltage value for arbitrarily limiting the amplitude cannot be changed by the same amplitude limiting circuit.
[0008]
Further, since it is difficult to select the transistors Tr11 and Tr12 in the amplitude limiting circuit 11 that have the same characteristics as the diodes D1 and D2 in the amplitude limiting circuit 10, the output from the output terminal 9 is performed. The applied voltage waveform is biased. In addition, since the threshold voltage between the gate and the source of the MOS transistor is larger than the forward voltage of the diode, when the signal output from the oscillator 2 is a low voltage signal, the output is hardly limited in amplitude. Is done.
[0009]
[Means for Solving the Problems]
Impedance changing circuit of the present invention includes a first current source for supplying current from the first power supply potential, the first current source to the second power supply potential is lower than said first power supply potential potential and a second current source for supplying the same amount of current, the drain is connected to the first current source, higher than and the second power supply potential lower than the first power supply potential to the gate and N-channel MOS transistor in which the first gate voltage is applied, the drain to the second current source is connected, the N-channel MOS transistor source with source connected, the first to the gate and a P-channel MOS transistor in which the second gate potential is applied is higher than and the second power supply potential lower than the gate potential of the said N-channel MOS transistor P Depending on the relationship between Yaneru MOS type according to the connecting portion of connecting the source between the potential and the first and second gate potential of the transistor, one or both of the N-channel MOS transistor and the P-channel MOS transistor It is operated to change the impedance applied to the connecting portion .
[0010]
An output terminal of an oscillator that changes the oscillation frequency of the output signal by current control is connected to such an impedance changing circuit, and the current source in the oscillator is connected to the first and second current sources provided in the impedance changing circuit. Thus, the impedance changing circuit always operates as an amplitude limiting circuit corresponding to the current capability of the oscillator.
[0011]
Also, three resistors are connected in series between the power supply voltage and the ground voltage, and the connection portion of each resistor is connected to the respective gates of the N-channel MOS transistor and the P-channel MOS transistor, whereby each MOS is connected. First and second gate voltages can be applied to the gate of the type transistor.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram when an oscillator is connected to the impedance changing circuit of the present invention and used as an amplitude limiting circuit for the output voltage of the oscillator. FIG. 2 is a simple equivalent circuit diagram of the impedance changing circuit. FIG. 5 is a block diagram showing the internal structure of the oscillator connected to the impedance changing circuit.
[0013]
The impedance changing circuit 1 used in this embodiment includes a constant current source 3 whose current value is changed by a current control circuit 4 and a P-channel MOS transistor Tr1 connected to the drain, the transistor Tr1 and a current mirror circuit. P-channel MOS transistors Tr2 and Tr4 to be configured, an N-channel MOS transistor Tr3 having a drain connected to the drain of the transistor Tr2, an N-channel MOS transistor Tr5 that forms a current mirror circuit with the transistor Tr3, and a power supply potential Resistors R1, R2, and R3 connected in series between V _DD and the ground potential, an N-channel MOS transistor Tr6 whose drain is connected to the drain of the transistor Tr4, and a drain connected to the drain of the transistor Tr5 Pcha Composed Le MOS transistor Tr7 Prefecture.
[0014]
Further, the power supply potential V _DD is applied to the sources of the transistors Tr1, Tr2, Tr4 and one end of the resistor R1, the sources of the transistors Tr3, Tr5 and one end of the resistor R3 are grounded, and the connection portion of the resistors R1, R2 is connected to the transistor. In addition to being connected to the gate of Tr6, the connection portion of resistors R2 and R3 is connected to the gate of transistor Tr7. As an amplitude limiting circuit for limiting the amplitude of the output signal from the oscillator 2 by connecting the output terminal of the oscillator 2 to the connection portion where the sources of the transistors Tr6 and Tr7 in the impedance changing circuit 1 are connected to each other. Can be used.
[0015]
Here, the internal configuration of the oscillator 2 will be briefly described with reference to FIG. The oscillator 2 has an inverting amplifier circuit 51 for inverting the phase of the output signal to be fed back, and the output from the inverting amplifier circuit 51 is input to the input terminal 52a and the voltage _VBB is applied to the input terminal 52b. The amplifier circuit 52 is connected to the output terminals of the amplifier circuits 52 and 53, and the amplifier circuit 53 to which the output of the amplifier circuit 52 is input to the input terminal 53a and the voltage _VBB is applied to the input terminal 53b. In addition, capacitors C1 and C2 to which the power supply potential V _DD is applied at the other end, constant current sources 54 and 55 for supplying current to the amplifier circuits 52 and 53, respectively, and an output terminal connected to the output terminal side of the amplifier circuit 53 are output. And an output terminal 56 for outputting a signal.
[0016]
The operation of the oscillator 2 will be briefly described. Amplifier circuit 52 and 53, respective input terminals 52a, when a voltage V _in is input to the 53a, current _{_{I out = K × (V in}} -V BB) from the output terminal side (K is constant) is output Such an amplifier circuit. When a voltage that draws a sine wave is input to the input terminal 52a of the amplifier circuit 52, the voltage that appears at the connection between the output terminal of the amplifier circuit 52 and the capacitor C1 is input to the input terminal 52a. The phase advances by 90 ° from the voltage input to 52a. Since the amplifier circuit 53 and the capacitor C2 perform the same operation, a signal whose phase is advanced by 180 ° from the signal input to the input terminal 52a of the amplifier circuit 52 is output to the output terminal 56. Therefore, when such an output signal is fed back to the amplifier circuit 52 and positive feedback is applied, it is necessary to invert the phase by the inverting amplifier circuit 51 to return to the original phase.
[0017]
In the amplifier circuits 52 and 53, the magnitudes of currents flowing in the amplifier circuits 52 and 53 are determined by constant current sources 54 and 55, respectively. Therefore, when the value of the current flowing through the amplifier circuits 52 and 53 is changed by the constant current sources 54 and 55, the dynamic resistance of the transistors provided in the amplifier circuits 52 and 53 changes. The value of the current flowing from the output terminal to the capacitors C1 and C2 changes, and the frequency of the output signal appearing at the output terminal 56 changes. Therefore, the frequency of the output signal output from the output terminal 56 of the oscillator 2 can be changed by changing the magnitude of the current flowing from the constant current sources 54 and 55 by the current control circuit 4.
[0018]
The operation of the impedance changing circuit 1 to which the oscillator 2 as described above is connected will be described (see FIG. 1). Assuming that the current flowing through the transistor Tr1 connected to the constant current source 3 is I ₀ , the transistors Tr2 and Tr4 form a current mirror circuit with the transistor Tr1, so that the current I ₀ also flows through each of the transistors Tr2 and Tr4. Further, since the current flows I ₀ to the transistor Tr3 to be connected to the transistor Tr2, a current flows I ₀ to the transistor Tr5 to the transistor Tr3 and a current mirror circuit. If the voltage values applied to the gates of the transistors Tr6 and TR7 are V1 and V2, respectively, the impedance changing circuit 1 can be replaced with an equivalent circuit as shown in FIG.
[0019]
In other words, the transistors Tr4 and Tr5 can be replaced with constant current sources 6 and 7 that pass a current of I ₀ , respectively. The output impedance of the oscillator 2 can also be considered as a circuit in which a voltage source and a resistor R0 are connected in series, where R0 is R0. In such a circuit, the impedance of the constant current source 6 and the transistor Tr6 is Z1, and the impedance of the constant current source 7 and the transistor Tr7 is Z2. Further, the voltage between the gate and the source of the transistor Tr6 is V _GS1 , the threshold voltage between the gate and the source when Tr6 becomes conductive is V _th1, and the voltage between the gate and the source of the transistor Tr7 is V _GS2 , Tr7. Let V _{th2 be} the threshold voltage between the gate and the source when becomes conductive.
[0020]
Further, the impedance changing circuit 1 when the intermediate voltage V _{B from} which the output signal as shown in FIG. 6A is a reference is (V1 + V2) / 2 from the oscillator 2 is an output signal. Think about how it works. In the impedance changing circuit 1, when the voltage value of the output signal from the oscillator 2 is V and the voltage output from the output terminal 5 is V _O , (1) When V _O <V2 + V _th2 , (2) When V _O > V1−V _th1 , (3) the operation is different in three states when V2 + V _th2 ≦ V _O ≦ V1−V _th1 .
[0021]
(1) When V _O <V2 + V _th2 At this time, since the voltage V _GS2 applied between the gate and the source of the transistor Tr7 is less than the threshold voltage V _th2 , the transistor Tr7 is turned off. On the contrary, the voltage V _GS1 applied between the gate and source of the transistor Tr6 is sufficiently high, so that the transistor Tr6 becomes conductive. Therefore, the current flowing from the power source through the constant current source 6 flows to the voltage source of the oscillator 2 via the transistor Tr6 and the resistor R0. Therefore, the voltage V _O output from the output terminal 5 is
V _O = (V _DD −V) × R0 / (Z1 + R0) + V
The output from the oscillator 2 is limited without lowering.
[0022]
(2) When V _O > V1−V _th1 At this time, the voltage V _GS1 applied between the gate and the source of the transistor Tr6 is less than the threshold voltage V _th1 , so that the transistor Tr6 is turned off. On the contrary, the voltage V _GS2 applied between the gate and source of the transistor Tr7 is sufficiently high, so that the transistor Tr7 becomes conductive. Therefore, a current flows from the voltage source in the oscillator 2 to the constant current source 7 via the output impedance R0 and the transistor Tr7. Therefore, the voltage V _O output from the output terminal 5 is
V _O = V × Z2 / (Z2 + R0)
It is never higher and the output from the oscillator 2 is limited.
[0023]
(3) When V2 + V _th2 ≦ V _O ≦ V1−V _th1 At this time, the voltages V _GS1 and V _GS2 applied between the gate and source of the transistors Tr6 and Tr7 sufficiently satisfy the threshold _values V _th1 and V _th2 Therefore, both the transistors Tr6 and Tr7 are turned on, and the current flowing from the constant current source 6 flows into the constant current source 7 through the transistors Tr6 and Tr7. Therefore, at this time, the signal output from the oscillator 2 appears as an output signal at the output terminal 5 without limiting the voltage.
[0024]
By performing the operations as described in (1) to (3) above, a signal as shown in FIG. 6B is output from the output terminal 5. Note that the output signal output from the output terminal 5 may be limited by the characteristics of the transistors Tr4 to Tr7 in the impedance changing circuit 1 such that the waveform in FIG. 6B is biased toward the ground side or the power supply potential side. is there. However, in such a case, the waveform bias can be easily corrected by changing the values of the resistors R1 to R3 and changing the voltages V1 and V2 applied to the gates of the transistors Tr6 and TR7.
[0025]
Further, since the constant current source 3 in the impedance changing circuit 1 and the constant current sources 54 and 55 in the oscillator 2 have a correlation by the current control circuit 4, the oscillation frequency of the output signal output from the oscillator 2 is changed. Therefore, even if the supply current capability of the constant current sources 54 and 55 is changed, the supply current capability of the constant current source 3 is changed accordingly, so that either the impedance change circuit 1 or the output terminal 5 by the oscillator 2 is used. The influence on the output signal is not increased. Therefore, when the current flowing through the oscillator 2 is larger than that of the impedance changing circuit 1, the output signal appearing at the output terminal 5 is not limited at all, and the output from the oscillator 2 is output as it is, or the current flowing through the impedance changing circuit 1 is the oscillator. When the output signal is larger than 2, the output signal appearing at the output terminal 5 does not almost appear as the output signal from the oscillator 2.
[0026]
【The invention's effect】
According to the impedance change circuit of the present invention, when the impedance change circuit is used as an amplitude limiting circuit, the output is connected to the impedance change circuit by changing the gate voltage applied to the gate of the transistor in the impedance change circuit. The amplitude limiting voltage of the oscillator output can be easily changed. In addition, since the gate of the transistor has a high input impedance, the voltage source for generating the gate voltage may have a high output impedance. Therefore, a voltage obtained by dividing the power supply voltage using a resistor or the like can be used as the gate voltage.
[0027]
When an oscillator is connected to the impedance changing circuit of the present invention and used as an amplitude limiting circuit, the voltage value to be limited does not depend only on the threshold voltage between the gate and the source of the transistor provided in the impedance changing circuit. Even if the signal output from the oscillator is a low voltage signal, the amplitude can be limited by changing the gate voltage.
[0028]
Furthermore, the current flowing from the current source in the impedance circuit is controlled so that the current source in the impedance circuit of the present invention has a correlation with the current source for changing the frequency of the output signal from the oscillator. Thus, it can be operated as an amplitude limiting circuit according to the output capability of the oscillator. Therefore, when the impedance circuit is manufactured as an amplitude limiting circuit connected to an oscillator, the circuit becomes stable against variations in current capability of the oscillator and temperature changes.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an impedance changing circuit used as an amplitude limiting circuit in an embodiment of the present invention and a block diagram showing a relationship with an oscillator.
FIG. 2 is an equivalent circuit diagram of an impedance changing circuit used in the embodiment of the present invention.
FIG. 3 is a circuit diagram of a conventionally used amplitude limiting circuit.
FIG. 4 is a circuit diagram of a conventionally used amplitude limiting circuit.
FIG. 5 is a block diagram showing an internal configuration of an oscillator connected to an impedance changing circuit.
FIG. 6 is a diagram showing a voltage waveform of an output signal from an oscillator and a voltage waveform of an output signal whose amplitude is limited by using the impedance changing circuit of the present invention.
7 is a diagram showing a voltage waveform of an output signal from an oscillator and a voltage waveform of the output signal when the amplitude is limited using the conventional amplitude limiting circuit shown in FIG.
8 is a diagram showing a voltage waveform of an output signal from an oscillator and a voltage waveform of the output signal when the amplitude is limited using the conventional amplitude limiting circuit shown in FIG. 4;
[Explanation of symbols]
1,10,11 Amplitude limiting circuit (impedance changing circuit)
2 Oscillator 3, 6, 7, 54, 55 Constant current source 4 Current control circuit 5, 8, 9, 56 Output terminal 51 Inverting amplifier circuit 52, 53 Amplifier circuit Tr1-Tr7, Tr11, Tr12 MOS type transistor R0 Output impedance R1 ~ R3 Resistor D1, D2 Diode C1, C2 Capacitor

Claims

第１の電源電位から電流を供給するための第１の電流源と、
前記第１の電源電位より低い電位である第２の電源電位へ前記第１の電流源と同量の電流を流す第２の電流源と、
前記第１の電流源にドレインが接続されるとともに、そのゲートに前記第１の電源電位よりも低く且つ前記第２の電源電位よりも高い第１のゲート電位が印加されるＮチャネルＭＯＳ型トランジスタと、
前記第２の電流源にドレインが接続され、前記ＮチャネルＭＯＳ型トランジスタのソースにソースが接続されるとともに、そのゲートに前記第１のゲート電位よりも低く且つ前記第２の電源電位よりも高い第２のゲート電位が印加されるＰチャネルＭＯＳ型トランジスタとを有し、
前記ＮチャネルＭＯＳ型トランジスタと前記ＰチャネルＭＯＳ型トランジスタのソース同士を接続した接続部にかかる電位と前記第１及び第２のゲート電位との関係に応じて、前記ＮチャネルＭＯＳ型トランジスタ及び前記ＰチャネルＭＯＳ型トランジスタの一方又は両方を動作させて、前記接続部にかかるインピーダンスを変化させることを特徴とするインピーダンス変更回路。A first current source for supplying current from a first power supply potential;
A second current source for supplying said first of said first current source and the same amount of current to the second power supply potential is a potential lower than the power supply potential,
The drain is connected to the first current source, N-channel MOS transistor in which the first gate voltage high is applied than and said second power supply potential lower than the a gate first power supply potential When,
The drain is connected to a second current source, the N with the source-channel MOS transistor source is connected, it is higher than and the second power supply potential lower than the first gate voltage to the gate A P-channel MOS transistor to which a second gate potential is applied,
The N-channel MOS transistor and the P-channel MOS transistor are connected to the N-channel MOS transistor and the P-channel MOS transistor in accordance with the relationship between the potential applied to the connection portion connecting the sources of the N-channel MOS transistor and the P-channel MOS transistor. An impedance changing circuit , wherein one or both of channel MOS transistors are operated to change the impedance applied to the connection portion .