JP3919353B2 - ボールグリッドアレイ型半導体装置およびその製造方法 - Google Patents
ボールグリッドアレイ型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3919353B2 JP3919353B2 JP24991698A JP24991698A JP3919353B2 JP 3919353 B2 JP3919353 B2 JP 3919353B2 JP 24991698 A JP24991698 A JP 24991698A JP 24991698 A JP24991698 A JP 24991698A JP 3919353 B2 JP3919353 B2 JP 3919353B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- bga
- electrode
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主面に半導体チップがフリップチップ実装され、裏面の全体にボール電極用のパッドがアレイ状に配置されている回路配線基板におけるボールグリッドアレイ（以下、必要に応じてＢＧＡ−Ball Grid Array−と略記する。）の実装接続の信頼性を向上させたボールグリッドアレイ型半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、半導体実装技術においても高密度化が求められている。この半導体実装技術の高密度化の代表的なものとして、ワイヤーボンディング技術、ＴＡＢ技術などが挙げられるが、最も高密度な半導体実装技術としてフリップチップ実装技術があり、コンピュータ機器などに半導体装置を高密度に実装する技術として広く用いられている。このフリップチップ実装技術は、図２０（ａ）に示すように、米国特許第３４０１１２６号公報および米国特許第３４２９０４０号公報により開示されて以来、一般的に公知の技術になっている。同図において、半導体チップ１はバンプ電極８により電子回路装置を構成する回路配線基板７に接合され、封止樹脂３により封止されている。符号２１はボンディングパッド、２２はバリアメタル、２３は半導体チップ接続端子、２４はソルダレジスト、２５はパッシベーション膜である。
【０００３】
一方、半導体パッケージは、近年のＩ／Ｏピン数の増加に伴いＱＦＰ(Quad Flat Package）構造では回路配線基板に対するＯＬＢピッチが狭くなり、回路配線基板に接続が困難であった。そこで、文献「Electronic Packaging and Production, p25, May 1992」に記載されているように半導体チップを実装する半導体パッケージをＯＭＰＡＣ（Over Molded Pad Array Carrier)化することにより回路配線基板の接続を可能にする提案も行なわれている。ＯＭＰＡＣパッケージの概略は、ＰＧＡ（Pin Grid Array）パッケージ挿入ピンの代わりに、はんだボール電極を回路配線基板との接続に用いる構造で、ＯＭＰＡＣは現在までＢＧＡ（Ball Grid Array）パッケージとして知られており、高密度パッケージング技術の主流技術としてその接続信頼性を向上させる提案が多く行なわれている。
【０００４】
このＢＧＡは、半導体チップが搭載されたＢＧＡキャリア基板をＢＧＡを搭載する回路配線基板に対してボール電極で接続する構造であるために、フリップチップ実装で発生する応力歪により信頼性が低下するという問題があるばかりでなく、ＢＧＡ回路配線基板の熱膨張係数とＢＧＡを搭載する回路配線基板の熱膨張係数とが異なることによりボール電極部分に応力歪が発生するという問題があった。このボール電極に発生する応力歪はボール電極の疲労破壊を発生させる原因となり、ＢＧＡパッケージの接続信頼性寿命を低下させることになっていた。ボール電極を用いて回路配線基板に接続するＢＧＡは、基本的にフリップチップ実装技術と接続構造が同一であるため、ＢＧＡの実装接続信頼性はボール電極部分に集中する最大剪断応力歪を緩和するIBM Journal of Research Development, Vol.13, p251, 1969 に記載されているようにフリップチップ実装での方法と同等の手段で向上することができる。
【０００５】
さらに、ＢＧＡの接続信頼性を向上させる方法として、以下のような提案が行なわれている。特開平２−１０９３５８号公報ではキャリア基板の４隅に突起部を設けてボール接続部を凹部にすることにより、突起部を凹部以外の面で接触させて実装接続信頼性を向上させている。また、特開平３−１１６８３８号公報では半導体チップをフリップチップ実装するとき、パッケージボールのボール電極を含めて、融点の異なるはんだをボール電極に使用しており、高融点はんだをダミー電極に用いている。さらに、特開昭６３−１２１４２号公報はボール接続信頼性を向上させるため、ＢＧＡ回路配線基板とＢＧＡを搭載する回路基板の距離を制御してボール電極を形成しており、ボール電極を鼓型、太鼓型などに制御している。特に特開平８−１５３８３２号公報では、ボールの隙間部分に封止樹脂を配置する図２０（ｂ）に示す方法において、封止樹脂の熱膨張係数をＢＧＡ基板側から回路配線基板側に向かって段階的に変化させることを提案している。これらの提案は、基本的にはフリップチップ実装技術におけるバンプ接続信頼性を向上させる応力歪を緩和する手段と同等のものであるため、ＢＧＡの接続信頼性をある程度までは向上できるものであった。同図において、半導体チップ１はバンプ電極８によりＢＧＡ回路配線基板２に接合され、この基板２はボール電極４により電子回路装置を構成する回路配線基板７に接合されている。
【０００６】
ところが、ＢＧＡに搭載する半導体チップの寸法が、例えば近年のＲＩＳＣチップのように大型化してくると、従来方法を用いたＢＧＡパッケージング構造では電子機器の接続信頼性を保証するＢＧＡ接続信頼性を充分に確保できなくなる問題が発生していた。具体的には、ＢＧＡに搭載する半導体チップ１の寸法が大型化してくることにより、半導体チップを搭載するＢＧＡ基板２の寸法も大きくなり、ＢＧＡ基板２の裏面に配置されるボール電極４に発生する応力歪が従来のＢＧＡ実装構造と比較して大きくなり、これまでは問題にならなかったＢＧＡボール電極４中の応力歪が半導体チップ１側のバンプ電極８に局所的に応力歪を集中発生させることになり、半導体チップとＢＧＡ回路配線基板を接続するバンプ電極破壊を引き起こしていた。この局所的な新たな応力歪によるバンプ電極破壊は、これまでの半導体チップ中心から最大距離に位置するバンプ電極での応力破壊とは異なり、図２０（ｃ）のように、半導体チップを接続する最外周バンプ電極付近で特に顕著に発生し、近年の薄型化を目的とし局所的な応力歪みの影響を直接的に伝達するＢＧＡ基板を使用した場合はその応力歪も大きくなり、電子回路装置の信頼性を保証するには問題あるものであった。
【０００７】
一方、近年の電子機器は、多種類の半導体チップを実装してシステムの高機能化を実現している。最も高密度半導体実装技術としてフリップチップ実装技術が上げられることは前記の通りであるが、フリップチップ実装を行なうためには半導体チップに対しバンプを形成する必要がある。これまでのバンプ電極形成方法としては、米国特許３４１０７７４号公報、米国特許３４５８２９５号公報、及びＩＢＭ Journal of Research and Development, pp226-229, May 1969 に記載の蒸着法、特開昭５８−２２５６５２号公報、特開平１−１３４９５３号公報に記載の電気めっき法を用いることが一般的に行なわれてきた。これらの方法を用いたバンプ電極形成方法は半導体デバイスの形成されたウエハに対してバンプ電極形成を行なうため、半導体チップの低コスト化を実現できるものであった。
【０００８】
ところが、このようにウエハ状態により一括してバンプ形成を行なう方法においては、半導体ウエハから分割ダイシングされたペレット状態の半導体チップに対しては、容易にバンプ形成できない問題があった。このバンプ電極形成できない問題は、システムの高機能化を目的として多種の半導体チップを電子機器に搭載するため、ペレット状態の市販ベアチップを対象にして、フリップチップ実装する場合に特に重大な問題となっていた。このペレット状態の半導体チップに対してバンプ形成を行なう重大な課題は、近年のフリップチップ実装に限らずこれまでのＴＡＢ実装を行なう場合にも問題であったため、ペレット状態の半導体チップにバンプ形成する多くの提案がこれまで行なわれている。例えば、Proceeding ISHM 1994, pp437-478, 1994 では、ワイヤーボンディング装置を使用したワイヤーバンピング法でＡｕバンプをベアチップに形成している。Proceeding ECTC 1991, pp26-29, 1991 及びProceeding ECTC 1990, pp412-417, 1990 では、半導体チップのパッシベーション膜をマスクにして無電解めっき法でバンプ電極を形成している。Proceeding ISHM pp45-49,1989では、バンプ形成基板に形成したバンプ電極を半導体チップに転写している。さらに、Proceeding ECTC 1992, pp487-491,1992では、異方性導電接着剤を使用してバンプ電極を形成しないでベアチップをフリップチップ実装することが行なわれている。
【０００９】
ところが、上記ワイヤーバンピング法でバンプ形成する方法では、近年のＩ／Ｏ数が増加する半導体チップを実装する場合、形成するバンプ数も増加するためバンプ形成時間が長くなり、バンプ製造コストが増加してしまう。また、無電解めっき法でバンプ形成する方法では、ボンディングパッド上に金属膜が等方的に折出するため、接続信頼性が充分なバンプ高さを確保するのに限界が発生する問題があった。さらに、バンプ基板に形成したバンプ電極を半導体チップに転写する方法では、バンプ形成基板の製造コストと、形成したバンプ電極を半導体チップに転写するプロセスコストが重なり、フリップチップ実装としての製造コストが高くなる問題があった。また、バンプ電極を形成しないで異方性導電接着剤を使用してフリップチップ実装する方法では、異方性導電接着剤の微細接続の限界から多ピン微細Ｉ／Ｏの半導体チップには適応できない問題があった。
【００１０】
また、以上のような方法を用いてバンプ形成を行ないフリップチップ実装する場合では、いずれの方法においても一般的な蒸着法、電気めっき法を用いてフリップチップ実装を行なった場合に比較して、バンプシェア強度を充分な値に確保できない問題があり、近年のような大型半導体チップを対象にしたフリップチップ実装では半導体チップと回路配線基板の熱膨張係数の相異に起因する応力歪を緩和することができないため、バンプ接続信頼性に問題あるものとなっていた。さらに、電子機器の実装信頼性を向上するためにはＫＧＤ（Known Good Die）は不可欠なものであり、ダイシング前のウエハー状態では一般的なＫＧＤを実施することが可能である。ところが、ペレット状態の半導体チップに対しては現在の技術ではＫＧＤは困難となっている。従って、ペレット状態の半導体チップに後工程としてバンプ形成したベアチップに対してもＫＧＤは困難であり、信頼性の高い電子回路装置を実現する上で問題となっていた。
【００１１】
なお、以上の多くの問題を解決する方法として、図２０（ｄ）に示すように、ＴＡＢテープ３５の裏面に、ボール形成端子１２を介してはんだボール４を配置するテープＢＧＡ（Ｔ−BGA）が提案されている。同図において、符号３２はカバープレート、３３はスティフナ、３４はＴＡＢインナリードである。ところが、このＴ-BGAは、ＴＡＢ用テープを使用して半導体チップ１の周辺部分にはんだボール４を配置しているため、半導体チップ１の寸法に比較してＢＧＡパッケージサイズが極めて大きくなり、電子機器を小型化できない問題があった。このためＣＳＰ（Chip Scale Package）として、半導体チップと同等寸法でボール電極を配置して小型化する、例えばElectronic Package Production pp.49-53, January 1998, に開示されたμ-BGAも一方では提案されているが、ダイシングされたペレット状態の半導体チップをパッケージ内部にフリップチップ実装する場合に発生する上述の問題は解決できるものではなかった。
【００１２】
【発明が解決しようとする課題】
上記のようなフリップチップ実装においては、熱膨張係数の不整合に起因する応力歪がバンプ電極に集中してバンプ電極が破壊されるという問題があった。このため、半導体チップに発生する最大剪断歪を緩和する多くの方法が提案されて接続信頼性はある程度までは充分向上できるようになってきた。フリップチップ実装技術の場合と同様に、ボール電極で接続を行なうＢＧＡを回路配線基板に接続する場合も、ボール接続信頼性を向上させて電子回路装置の実装信頼性を充分確保する必要があった。このため、フリップチップ実装と同様の方法によりボール最大剪断歪を緩和することが行なわれてきた。これらの方法を用いることでＢＧＡの接続信頼性もある程度まで向上することができるようになってきたが、近年のように、ＢＧＡに搭載する半導体チップの寸法がＲＩＳＣチップに代表されるように大型化されてくると、これまでの方法ではボール接続信頼性を充分に確保できなくなる問題があった。この問題は半導体チップ寸法が大きくなるとＢＧＡボール電極中の応力歪が従来までの構造と比較して大きくなり、半導体チップ側バンプ電極に半導体チップの最大距離に位置するバンプ応力歪とは異なる局所的な応力歪を集中発生させることになり、半導体チップの最外周バンプ電極付近でバンプ電極破壊が特に多く発生するものであった。
【００１３】
一方、フリップチップ実装を実現するため必要なバンプ電極形成として、従来までは蒸着法、電気めっき法などが一般的に用いられてきたが、電子機器システムの高機能化を達成するため市販のペレット状態ベアチップを対象にしてフリップチップ実装を行なう場合は、半導体チップがペレット状態のため、従来までの方法では半導体チップにバンプ形成できない問題があった。そこで、ワイヤーバンピング法、無電解めっき法、転写バンプ法、異方性導電接着剤などを用いた方法が考案され、ＴＡＢ実装などを対象にしてある程度までその効果が発揮されるようになってきた。ところが、Ｉ／Ｏ数の増加に伴うパッドピッチの微細化、半導体チップ寸法の大型化が進行している近年の半導体チップに対して従来までの方法を用いると、微細接続技術の限界と共に、実装コストの増加、接続信頼性の低下が顕著となり、実用上問題ある方法となっていた。さらに、これら上述の方法では従来までの蒸着法、電気めっき法に比較してバンプシェア強度を確保できなくなるため、熱膨張係数の相異に起因するバンプ応力歪を充分緩和することができなくなり、バンプ接続信頼性を充分確保できなくなる問題が発生していた。さらに、ペレット状態に分割した半導体チップに後工程としてバンプ形成した場合、電子機器の信頼性保証からＫＧＤを実施する必要があるが、ペレット状態の半導体チップに対しＫＧＤを実施することが技術的に困難なことも問題となっていた。なお、特に近年の先端実装パッケージとしてＴ-BGA，ＣＳＰ，μ-BGAが提案されているが、いずれも上記のような問題を解決できるものではなかった。
【００１４】
本発明は上記の問題を鑑みてなされたものであり、回路配線基板の主面に半導体チップが搭載されているＢＧＡ半導体装置の裏面に配置されるボール電極用のパッドがバンプ電極の配置される領域以外の領域に最適に配置されることによりペレット状態の半導体チップを高い接続信頼性で低コストにフリップチップ実装できるＫＧＤ可能なＢＧＡ型半導体装置を実現することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係るボールグリッドアレイ型半導体装置は、複数個のボンディングパッドを有する半導体チップと、主面にバンプ電極により前記半導体チップがフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板と、を備えるものにおいて、前記ボール電極用のパッドが、前記主面に前記バンプ電極が配置されている領域に対応する前記裏面の領域であって、該ボール電極に内在する応力歪により該バンプ電極に局所的な応力歪が集中的に発生して全体的なバンプ応力歪が増幅される領域であるボール電極配置禁止領域以外の領域に配置され、前記ボール電極用のパッドは、前記回路配線基板の前記裏面の全面にわたり所定間隔でアレイ状に配列され、かつ、前記半導体チップの外形に一致する四角形の内側にも配列され、前記ボール電極配置禁止領域は、前記半導体チップを接続するための前記バンプ電極の径よりも広い幅の面積領域を有し、かつ、前記主面に前記バンプ電極が設けられる前記四角形の外縁の前記回路配線基板の前記裏面に設けられ、前記回路配線基板は、前記半導体チップの外形より小さい外形寸法を有し、前記バンプ電極は、前記半導体チップと前記回路配線基板の主面との間に所定の配置で設けられていることを特徴とする。
【００１６】
また、請求項５に係るボールグリッドアレイ型半導体装置の製造方法は、複数個のボンディングパッドを有する半導体チップと、主面にバンプ電極により前記半導体チップがフリップチップ実装されると共に裏面にアレイ状に配置されるボール電極用のパッドを有する回路配線基板と、を備えるボールグリッドアレイ型半導体装置の製造方法であって、 前記半導体チップを前記回路配線基板の主面に接続するためのバンプ電極を形成する工程と、前記バンプ電極の仮想線上の該回路配線基板の裏面に前記ボール電極の配置を禁止するボール電極配置禁止領域を設ける工程と、前記回路配線基板上の前記バンプ電極を前記半導体チップのボンディングパッドに位置合わせする工程と、前記回路配線基板の裏面の前記ボール電極配置禁止領域に、加熱機構または振動機構のうちの少なくとも一方を有する尖形冶具を位置合わせする工程と、前記尖形冶具に対して加熱または振動のうちの何れか一方を行なうことにより前記半導体チップを前記回路配線基板に接続する工程とより製造するようにしても良い。
また、請求項６に係るボールグリッドアレイ型半導体装置の製造方法は、請求項５に記載の方法において、前記ボール電極配置禁止領域が、前記回路配線基板に前記半導体チップを接続する前記バンプ電極の径以上の幅の面積領域を少なくとも有するように前記回路配線基板を形成していることを特徴としている。
また、請求項７に記載のボールグリッドアレイ型半導体装置の製造方法は、請求項５に記載の方法において、前記ボール電極配置禁止領域が前記尖形冶具を位置合わせする際に隣接するボール電極に接触しない幅の面積領域を少なくとも有するように前記回路配線基板を形成していることを特徴としている。
【００１７】
【発明の実施の形態】
以下、本発明に係る半導体装置の好適な実施形態について、添付図面を参照しながら詳細に説明する。まず、図１ないし図８を用いて本発明の第１実施形態に係る半導体装置の構成とその製造方法について説明する。
図１（ａ）において、半導体装置は、図中下面側に複数個のボンディングパッドを有する半導体チップ１と、主面（図中の上面）にバンプ電極８により前記半導体チップ１がフリップチップ実装されると共に裏面（図中の下面）にボール電極用のパッド（図１（ａ）では図示されず）が配置されたＢＧＡ回路配線基板２とを備える。この半導体装置においては、半導体チップ１と基板２との接合面は封止樹脂３により封止されており、また、回路配線基板２は、図示されない上記パッドに溶着されるはんだにより形成されたボール電極４によりマザーボード等の回路装置基板７に固着される。
図１（ａ）の平面的な構成は、図１（ｂ）に示されている。この平面的な構成は、図１（ｂ）の図示するところより明らかなように、ボール電極４用のパッドが、基板２の主面に前記バンプ電極８が配置されている四角形の内側領域５に対応する前記基板２の裏面の領域であって、該ボール電極４に内在する応力歪により該バンプ電極８に局所的な応力歪が集中的に発生して全体的なバンプ応力歪が増幅される領域であるボール電極配置禁止領域６以外の領域に配置されている。前記ボール電極４用のパッドは前記回路配線基板２の前記裏面の全面にわたり所定間隔でアレイ状に配列されると共に、前記半導体チップ１の外形に一致する四角形の内側にも配列されている。また、前記ボール電極配置禁止領域６は、前記半導体チップ１を接続するための前記バンプ電極８の径よりも広い幅の面積領域を有すると共に、前記基板２の主面に前記バンプ電極８が設けられる前記四角形の外縁５の前記回路配線基板２の前記裏面に設けられている。
【００１８】
前記回路配線基板２においては、図３に示すように、ボール電極４用のパッドが、前記主面に前記バンプ電極８が配置されている領域５に対応する前記裏面の領域以外の領域に配置されており、この構成が第１実施形態に係る半導体装置の特徴である。このような特徴を有する第１実施形態に係る半導体装置の製造方法について、図２（ａ）（ｂ）（ｃ）（ｄ）および図３（ｅ）（ｆ）（ｇ）を参照しながら説明する。
【００１９】
まず、図２（ａ）において、ボンディングパッド部分を除いてＰＳＧ（リン・シリカ・ガラス）とＳｉＮ（窒化シリコン）でパッシベーションされ、ペレット状態にダイシングされている半導体チップ１を製造する。なお、この半導体チップ１は本発明の主旨から、一般的に市販されているペレット状態の半導体チップでも良く、その製造方法は何ら限定されるものではないが、第１実施形態では上記の様な半導体チップを用いた。この半導体チップ１には１００μｍ のボンディングパッド２１が半導体チップ１の周囲に添って、半導体チップ１のエッジ部分から内側２ｍｍの位置に２５６個配置されている。半導体チップ１は１０ｍｍ×１０ｍｍの寸法を有するものを用いた。一方、図２（ｂ）に示すように、半導体チップ１を搭載するＢＧＡ回路配線基板２には例えば米国特許４８１１０８２号公報あるいは通常のガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップしたプリント基板ＳＬＣ（Surface Laminar Circuit）基板を用いることができる。したがって、例えばポリイミド樹脂を基板主材として表面に銅配線が形成されている公知のフレキシブル基板を用いることが可能である。
【００２０】
このＢＧＡ回路配線基板２の表面には半導体チップ１を接続する１００μｍ径のＡｕバンプ８がソルダレジスト２４上に形成された半導体接続端子２３を介して設けられる。Ａｕバンプ８の製造方法は特に限定されないが、例えば特開昭６２−１２５６５０号公報または特開昭５９−１８１５７７号公報、特開昭６３−１６０２５０号公報の様に、公知の技術である蒸着法、あるいは電気めっき法を用いることができる。バンプ電極８の材質もＡｕに限定されるものではなく、Ａｌ，Ａｕ，Ｗ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｔ，Ｐｄから選択される金属やこれら金属を主成分とする合金であれば良い。説明のため、本第１実施形態ではＡｕバンプとした。この形成するＡｕバンプは半導体チップのボンディングパッドに対応した位置に２５６個が配置されている。さらにＡｕバンプ８にはＮｉ／Ｔｉバリアメタルが形成されており、高さ５０μｍ±２μｍの精度に制御されている。
【００２１】
さらに、ＢＧＡ回路配線基板の裏面にはＮｉ／Ｃｕから構成されるボール接続端子１２が２００μｍφで２５６個アレイ状に配置されている。このＢＧＡ回路配線基板裏面に配置されるボール接続端子１２は半導体チップ１を接続する回路配線基板主面のバンプ電極仮想線上には配置されていない。具体的には、１5ｍｍ×１5ｍｍの外形寸法を有する回路配線基板における１０ｍｍ×１０ｍｍの半導体チップ１と同一寸法の領域から内側部分の２ｍｍを中心として±１００μｍ幅以上をボール電極１２の配置禁止領域としている。なお、このはんだボールの製造方法も特に限定されるものではないが、例えば、スクリーン印刷用のメタルマスクを用いて回路配線基板の裏面に設けられた電極端子にはんだペーストをスクリーン印刷して、全体をリフローすることにより形成することができる。このはんだペーストには、Ｐｂ／Ｓｎ＝３７／６３の共晶はんだペーストを用い、はんだリフロー後にイソプロピルアルコールでＢＧＡ回路配線基板を１０分間洗浄することが好ましい。なお、この第１実施形態で使用した１５ｍｍ×１５ｍｍの外形寸法を有する回路配線基板２は、１０ｍｍ×１０ｍｍの外形寸法を有する半導体チップと同一寸法であるバンプ接続部分を除いてソルダーレジスト２４が表面と裏面に被覆されている。以上の構成の半導体チップを回路配線基板に実装してＢＧＡ半導体装置を製造する。その製造方法は以下の通りである。
【００２２】
まず、図２（ｃ）に示すように、公知の技術であるハーフミラーを有して位置合わせを行なうフリップチップボンダーを用いて半導体チップのボンディングパッドと回路配線基板上のバンプ電極の位置合わせを行なう。半導体チップ１は加熱機構を有するコレット１３に保持され３５０℃の窒素雰囲気中で予備加熱されている。次いで、図２（ｄ）に示すように、半導体チップと回路配線基板が接触された状態で、半導体チップ１のボンディングパッド２１に対応するヒートツール１４を３５０℃に加熱してＢＧＡ回路配線基板の裏面に接触させ、２ｋｇ／ｍｍ2 〜５ｋｇ／ｍｍ2 加圧力を５秒間加えながら、回路配線基板２のＡｕバンプを半導体チップ１のＡｌボンディングパッドと電気的・機械的に接続する。なお、第１実施形態に記載したこれら接続条件は公知のものであり、半導体チップを回路配線基板上に接続する圧力範囲、接続時間等は特に限定されるものではない。このようにして、図３（ｅ）に示すようなＢＧＡ半導体装置が形成される。
【００２３】
なお、本第１実施形態に記載した半導体チップ接続用のヒートツールはその形状が特に限定されない。例えば、ヒートツール形状はＢＧＡボール配置禁止領域に挿入できれば良いため、図５（ａ）に示すように、２５６個が独立した凸型を有していても良く、また、図５（ｂ）に示すように、ボンディングパッド１４に対応する連続した形状を有していても良い。第１実施形態では説明の便宜のため、２５６個のヒートツールが独立した凸型を有するものを使用した。
なお、その先端寸法はＢＧＡボール４配置禁止領域よりも小さくバンプ径よりも大きい１５０μｍφである。以上のように、ＢＧＡ回路配線基板上にフリップチップ実装された半導体チップと回路配線基板が作る隙間部分の寸法はバンプ高さ５０μｍ±２μｍよりも全体平均で２μｍ小さい寸法の４８μｍ±２μｍであった。
【００２４】
なお、図３（ｆ）に示すように、必要に応じてこの隙間部分に公知の技術である、封止樹脂３を配置することも可能である。封止する樹脂として、例えば、ビスフェノール系エポキシとイミダソール硬化触媒、酸無水物硬化剤と球状の石英フィラを重量比で４５ｗｔ％含有するエポキシ樹脂を用いることができる。また例えばクレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての溶融シリカ１００重量部、触媒としてのベンジルジメチルアミン剤３重量部を粉砕、混合、溶融したエポキシ樹脂溶融体を用いることも可能であり、その材料は限定されるものではない。以上の方法により、図４に示すような、半導体チップがＢＧＡ回路配線基板上にフリップチップ実装され、隙間部分にエポキシ樹脂が封止されたＢＧＡ半導体装置を実現できる。
【００２５】
このとき、ＢＧＡ裏面に形成されるはんだボールは、搭載される半導体チップとＢＧＡ回路配線基板を接続するバンプ電極の仮想線を中心にして、±１００μｍの範囲内にレイアウトされない配置となっている。具体的には、このときの半導体チップを接続するためのＡｕバンプ電極レイアウトは、半導体チップのエッジ部分から２ｍｍ内側に配置されており、ＢＧＡ半導体装置のボール電極もＢＧＡ回路配線基板に搭載される半導体チップの端部から２ｍｍ内側に、ボール電極配置禁止領域を有する配置となっている。さらに、バンプ径Ｗとボール電極配置禁止領域Ｌとは、図４に示すように、Ｗ＜Ｌの関係となっている。
【００２６】
次に、図３（ｇ）に示すように、電子回路装置を構成する回路配線基板７にＢＧＡ半導体装置を実装する。この電子回路装置を構成するＢＧＡ回路配線基板７も特に限定されるものではないが、第１実施形態では説明の便宜のため、ＢＧＡ回路配線基板と同等のＳＬＣ基板を用いた。このときのＢＧＡ実装もハーフミラーを有して位置合わせを行なうボンダーを用いる。なお、回路配線基板下のヒーターとＢＧＡを保持するコレットは１８０℃に加熱されているが、この温度はボール電極を構成するはんだの共晶温度よりも低いため、ＢＧＡはんだボール電極４は溶融していない。さらに、ＢＧＡボール電極と電子回路装置の回路配線基板の電極端子を位置合わせする。このように、ＢＧＡと回路配線基板が接触された状態でコレットをさらに下方移動して、圧力３０ｋｇ／ｍｍ2 を加え、ボール電極とＢＧＡを搭載する回路配線基板の電極端子を機械的に圧力が加わった状態で接触させる。さらに、この状態で温度を２５０℃まで上昇させてはんだを溶融させ、ＢＧＡを搭載する回路配線基板の電極端子とＢＧＡボール電極を接続する。このとき、ＢＧＡボール電極に用いるはんだ組成はＰｂ／Ｓｎ＝３７／６３共晶はんだであるため、ＢＧＡ実装において半導体チップを接続指定Ａｕバンプが溶融変形することはなく、高信頼性を確保する構造を有したままでＢＧＡを実装できるものである。以上の工程を実施することにより、図１に示す半導体装置を実現することができる。
【００２７】
次いで、本発明による半導体装置の接続信頼性を評価したところ以下の結果を得た。本発明による半導体装置の第１実施形態を説明するために用いた１０ｍｍ×１０ｍｍ寸法の半導体チップを１５ｍｍ×１５ｍｍ寸法を有する回路配線基板に実装した場合の試料を用いて接続信頼性を評価した結果である。２５６ピンの中で１箇所でも接続がオープンになった場合を不良にして、縦軸に累積不良率、横軸に温度サイクルを示した。サンプル数は１０００個、温度サイクル試験条件は｛−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）｝で行なった。試験結果を図６に示す。半導体チップと回路配線基板を接続するバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極を配置した従来技術の構造では、１５００サイクルで接続不良が発生して、２５００サイクルで接続不良が１００％になった。また、従来構造のＢＧＡをＢＧＡ搭載回路配線基板に実装して半導体チップ部分を公知の方法で樹脂封止した場合は、２５００サイクルまで接続不良が発生しなくなり接続信頼性が向上しているが、３０００サイクルで５０％の接続不良を発生している。これらの接続不良は、半導体チップと回路配線基板を接続するバンプ電極の応力歪に起因する破壊であった。従って、バンプ電極の作る仮想線上にボール電極を配置する従来の構造では、半導体チップを樹脂封止することにより応力歪をある程度までは緩和できるものの、ボール電極に内在する応力歪がバンプ電極に与える局所的な応力歪は緩和できないことを示唆している。
【００２８】
ところが、本発明の第１実施形態による構造でボール配置を用いたＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは本発明によるボール電極の配置方法で半導体チップを封止しない場合の構造が、従来までのボール電極配置方法で樹脂封止した場合と同等の接続信頼性を有することを比較すると、その接続信頼性が極めて向上できていることが解る。図７は、本発明の第１実施形態によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果である。試料の形状はこの第１実施形態における半導体装置の製造方法に説明した通りであり、図６に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止を行なわない試料を用いた。グラフから明らかなように、半導体チップのバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示すことが分かる。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。
【００２９】
ところが、本発明の第１実施形態によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが分かる。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。
さらに、本評価での応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認された。図８（ａ）は、ＢＧＡボール配置禁止領域効果として、（バンプ径／ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、ボール配置禁止領域がバンプ径以上である（バンプ径／ボール配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さく、半導体チップの接続信頼性が著しく向上することが分かる。
したがって、本発明の第１実施形態により、ＢＧＡ半導体装置の接続信頼性は極めて向上するばかりでなく、従来まで困難であったペレット状態のベアチップをフリップチップ実装することも可能となり、低コストで半導体装置を製造できることが確認できる。
【００３０】
次に、図９ないし図１３を用いて、本発明の第２実施形態に係るボールグリッドアレイ半導体装置に就いて説明する。第２実施形態に係る半導体装置が第１実施形態に係る半導体装置と異なる点は、ＢＧＡ回路基板２の半導体チップ１に対する寸法が異なることである。図９（ａ）（ｂ）に示すように、半導体チップ１は第１実施形態と同様に１０ｍｍ×１０ｍｍの寸法を有しているが、この半導体チップ１が実装されるＢＧＡ回路配線基板２の寸法はチップ１よりもやや大きい１１ｍｍ×１１ｍｍとなっている。その他の構成は、第１実施形態に係る半導体装置と同様であり、また、図１０（ａ）ないし（ｄ）および図１１（ｅ）ないし（ｇ）に示す第２実施形態に係るＢＧＡ型半導体装置の製造方法についても図２および図３を用いて説明した第１実施形態に係る半導体装置の製造方法と同様であるので重複説明を省略する。
【００３１】
図１３（ａ）（ｂ）は、本発明の第２実施形態に係るボールグリッドアレイ型半導体装置を説明するために用いた１０ｍｍ×１０ｍｍ寸法の半導体チップを１１ｍｍ×１１ｍｍ寸法を有する回路配線基板に実装した場合の試料を用いて接続信頼性を評価した結果である。２５６ピンの中で１箇所でも接続がオープンになった場合を不良であるものと評価して、縦軸に累積不良率、横軸に温度サイクルを示した。サンプル数は１０００個、温度サイクル試験条件は｛−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５（５ｍｉｎ）｝で行なった。
まず、図１３（ａ）を参照しながら試験結果を説明する。半導体チップ１と回路配線基板２を接続するバンプ電極８が作る仮想線上とこの仮想線の作る外側領域にＢＧＡ型半導体装置のボール電極を配置した従来技術の構造では、１５００サイクルで接続不良が発生して、２０００サイクルで接続不良が１００％になった。この接続不良は主に半導体チップとＢＧＡ回路配線基板接続するＡｕバンプ電極の接続破壊であった。また、従来構造のＢＧＡをＢＧＡ搭載回路配線基板に実装して半導体チップ部分を公知の方法で樹脂封止した場合には、２５００サイクルまで接続不良が発生しなくなり接続信頼性が向上しているが、３０００サイクルでは５０％の接続不良が発生している。これらの接続不良は、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪に起因する電極破壊と、半導体チップと回路配線基板とを接続するバンプ電極において従来とは異なるボール電極位置に対応するバンプ電極の応力歪に起因する破壊であった。
したがって、バンプ電極の作る仮想線上にボール電極を配置する従来の構造では、半導体チップを樹脂封止することにより応力歪をある程度までは緩和できるものの、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪とボール電極に内在する応力歪がバンプ電極に与える局所的な応力歪は緩和できないことを示唆している。これは、本発明によるボール電極の配置方法で半導体チップを樹脂封止しない場合の実装構造が３０００サイクルまで接続不良を発生しないことと、本発明におけるボール電極のうち、バンプ仮想線外側領域にボール電極を配置した場合のみ変更した構造が、２５００サイクルで接続不良を発生していることを比較すると、ボール電極に内蔵される応力歪がバンプ電極を破壊させることは明らかである。
ところが、本発明によるボール配置の方法で半導体チップを樹脂封止した構造のＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは、本発明によるボール電極の配置方法で半導体チップを封止しない場合の構造が、３０００サイクルまで接続不良を発生しない実験結果と比較すると、その接続信頼性が極めて向上できていることが分かる。
【００３２】
図１３（ｂ）は、本発明によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果である。試料の形状は第１実施形態に係る半導体装置の製造方法に説明した通りであり、図１３（ａ）に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止しない試料を用いた。グラフから明らかなように、半導体チップのバンプ電極の仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示すことになる。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。ところが、本発明によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが解る。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。さらに、本評価によりボール電極から伝達されるバンプ応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認した。
【００３３】
また、図８（ａ）に示した、ＢＧＡボール配置禁止領域面積がバンプ応力歪に与える影響を測定したグラフは第２実施形態でも同様の効果を示している。ボール配置禁止領域効果として、（バンプ径／ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、ボール配置禁止領域がバンプ径以上である（バンプ径／ボール電極配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さく、半導体チップの接続信頼性が著しく向上することが解る。さらに、この第２実施形態では、ＢＧＡホール配置禁止領域のうちバンプ電極仮想線外側領域のボール電極に発生する応力歪を測定し、その結果を図８（ｂ）に示している。ボール電極配置禁止領域効果として、（最外周バンプ距離／ボール配置最大距離）を横軸にした場合におけるボール電極応力歪を縦軸に示した。グラフから明らかな様に、（最外周バンプ距離／ボール配置最大距離）＝１を境にしてボール応力歪は急激な変化を示している。この結果からバンプ仮想線外側にボール電極を配置しない（最外周バンプ距離／ボール配置最大距離）＜１のとき、ボール電極に発生する応力歪は極めて小さくなり、ＢＧＡ接続信頼性が著しく向上することが解る。これは、ＢＧＡ回路配線基板に搭載する半導体チップによりＢＧＡ回路配線基板の変位が律速され、ボール電極に応力歪が発生しないためと考えられる。
【００３４】
次に、本発明の第３実施形態に係るボールグリッドアレイ型半導体装置を図１４ないし図１８により説明する。この第３実施形態に係る半導体装置が第１および第２実施形態に係る半導体装置と異なる点は、半導体チップ１よりもＢＧＡ回路配線基板２の寸法が小さい点にあり、その他の構成は第１，第２実施形態に係るＢＧＡ型半導体装置と同様である。また図１５（ａ）〜（ｄ），図１６（ｅ）〜（ｇ）に示す第３実施形態に係る半導体装置の製造方法も、第１実施形態の製造方法を説明した図２（ａ）〜（ｄ），図３（ｅ）〜（ｇ）と同様なので重複説明を省略する。異なる点は半導体チップ１が９ｍｍ×９ｍｍの寸法を有していることである。一方、半導体チップを搭載するＢＧＡ回路配線基板には、例えば米国特許４８１１０８２号公報あるいは通常のガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップさせた方式のプリント基板ＳＬＣ（Surface Laminar Circuit）基板を用いることができる。従って、例えばポリイミド樹脂を基板主材として表面に銅配線が形成されている公知のフレキシブル基板を用いることが可能である。このＢＧＡ回路配線基板の表面に形成されるＡｕバンプ等の形成方法等についても第１実施形態と同様なので説明を省略する。
【００３５】
ＢＧＡ裏面に形成されるはんだボールは、搭載される半導体チップとＢＧＡ回路配線基板を接続するバンプ電極の仮想線を中心にして、±１００μｍの範囲内にレイアウトされない配置となっているのも第１実施形態と同様であるが、具体的な配置は若干異なっている。Ａｕバンプ電極レイアウトは半導体チップのエッジ部分から２ｍｍ内側に配置され、半導体チップよりも１辺が１ｍｍ小さい寸法を有する９ｍｍ×９ｍｍのＢＧＡ回路配線基板裏面のボール電極もＢＧＡ回路配線基板の端部から１ｍｍ内側に配置されたバンプ電極仮想線を中心とした±１００μｍ領域内を除いてエリア配置される。さらに、バンプ径Ｗとバンプ仮想線の作るボール電極配置禁止領域幅Ｌは図１７（ａ）に示すＷ＜Ｌの関係である。
【００３６】
従来技術の構成において発生していた接続不良は、ＢＧＡ中心位置から最大距離に位置するボール電極応力歪に起因するボール電極破壊と、従来までとは異なる破壊モードの、ボール電極からバンプ電極に伝達される応力歪に起因する、ボール電極位置に対応した場所に発生するバンプ破壊であった。従って、バンプ電極の作る仮想線上に仮想線の外側領域にボール電極を配置する従来の構造では、半導体チップを樹脂封止することによりバンプ応力歪をある程度までは緩和できるものの、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪とボール電極に内在する応力歪がバンプ電極に直接的に与える局所的な応力歪は緩和できないことを示唆している。
これは、本発明の構成要件の１つである、バンプ電極仮想線上にボール電極を配置しない構造で、回路配線基板の外側寸法（Ｎ１）が半導体チップ外側寸法（Ｍ１）よりも大きい従来技術のＢＧＡ回路配線基板上に半導体チップを実装した場合の実装構造（Ｍ１＜Ｎ１）が２５００サイクルまで接続不良を発生しないことと、上記実装構造に本発明の構成要件の１つである、半導体チップ外形寸法（Ｍ１）より小さい外形寸法（Ｎ１）を有する回路配線基板に半導体チップを搭載した場合の実装構造（Ｍ１＞Ｎ１）が、３０００サイクルまで接続不良を発生しないことを比較すると、ボール電極に内在する応力歪がバンプ電極を破壊させることは明らかであり、ＢＧＡ回路配線基板寸法を半導体チップ寸法に対して適切化することで実装接続の信頼性を向上できるものである。
【００３７】
さらに、本発明によるボール配置方法でＢＧＡ回路配線基板上に半導体チップを搭載してその隙間部分を樹脂封止した構造のＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは本発明による構造で半導体チップを封止しない場合の構造が３０００サイクルまで接続不良を発生しない実験結果と比較すると、その接続信頼性が極めて向上できていることが解る。この信頼性向上の効果は、回路配線基板側の封止樹脂が半導体チップ側の封止樹脂に比較して短い寸法構造である従来とは逆の構造配置を有しており、封止樹脂端部での応力歪を極めて小さくできる構造となっているため、封止樹脂の局所的応力歪によりＢＧＡ回路配線基板の接触端部で発生していた回路配線基板配線層の破壊を防止していることに起因している。
【００３８】
本発明の第３実施形態によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果は、第１実施形態で説明した図７と同様である。試料の形状は本第３実施形態における半導体装置の製造方法に説明した通りであり、第６図に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止しない試料を用いた。グラフから明らかなように、第１実施形態と同様に、半導体チップのバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示す。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。
【００３９】
ところが、本発明の第３実施形態によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが分かった。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。さらに、本評価によりボール電極から伝達されるバンプ応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認した。
【００４０】
ＢＧＡボール配置禁止領域面積のうちバンプ電極仮想線部分がバンプ電極応力歪に与える影響を測定したグラフも第１実施形態で用いた図８（ａ）と同様であるので、同図を参照して説明する。ＢＧＡボール配置禁止領域効果として、（バンプ径／バンプ電極仮想線ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／バンプ電極仮想線ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、バンプ電極ボール配置禁止領域がバンプ径以上である（バンプ径／バンプ電極仮想線ボール電極配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さくなり、半導体チップの接続信頼性が著しく向上することが解る。
【００４１】
図１８（ｂ）は、封止樹脂端部に発生する応力歪が半導体チップ外形寸法に依存する効果を測定した結果である。半導体チップ外形寸法と回路配線基板寸法の相異効果として、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）を横軸にした場合における封止樹脂端部応力歪を縦軸に示した。グラフから明らかなように、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＝１．１を初期勾配としているが、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＝１を境にして、封止樹脂端部応力歪は急激な減少を示している。この結果から回路配線基板外形寸法が半導体チップ外形寸法よりも小さい、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＜１のとき、封止樹脂端部に発生する応力歪は極めて小さくなり、ＢＧＡ回路配線基板表面の回路配線層破壊を防止できＢＧＡ接続信頼性が著しく向上することが解る。これは、回路配線基板側の封止樹脂が半導体チップ側の封止樹脂寸法に比較して短い従来と逆の寸法配置構造になっているため、ＢＧＡ回路配線基板に発生する変位が小さくなり、特に、封止樹脂が回路配線基板と接触する端部で最大化していた応力歪が緩和されているものと考えられる。以上の結果から、本発明の第３実施形態を用いることにより、ＢＧＡ半導体装置の接続信頼性を従来構造と比較して極めて向上できるばかりでなく、従来まで困難であったペレット状態のベアチップをフリップチップ実装することも容易に可能となり、低コストでＢＧＡ半導体装置を製造できることが確認された。
【００４２】
なお、上述した第１ないし第３実施形態に係る半導体装置は、半導体チップ１とＢＧＡ回路配線基板２との大小関係がそれぞれ異なるだけで、何れのものも正方形状の相似形を用いていたが、本発明はこれに限定されず、図１９（ａ）に示す第４実施形態のＢＧＡ型半導体装置のように、長方形状で相似形の半導体チップ１とＢＧＡ回路配線基板２を用いても良い。この場合、バンプ電極８は半導体チップ１の外周側の全てに設ける必要はなく、例えば図示のように長辺に沿ってボール電極４の配列の間を縫うように２列に設けられている。バンプ電極８はこのように半導体チップ１の周縁に沿って設けられるのではなく、半導体チップ１の特定の領域にエリア配置するだけでも充分な強度を保持できる。したがって、課題を解決する手段の項目で用いた「所定の配置」とはこの第４実施形態の場合にはエリア配置ということになる。この図１９（ａ）に示される第４実施形態に係るＢＧＡ型半導体装置の他の詳細構成は第１ないし第３実施形態に係るＢＧＡ半導体装置の構成と同様であるので重複説明は省略する。さらに本発明は、図１９（ｂ）に示す第５実施形態のように、半導体チップ１とＢＧＡ回路配線基板２との間に設けられるバンプ電極８を半導体チップ１の周縁に沿って一列に設けるのではなく千鳥配置により設けるようにしても良い。図１９（ｂ）において、第５実施形態に係る半導体装置は、図９に示すサイズを有する半導体チップ１とＢＧＡ回路配線基板２とを備えている。したがって、課題を解決する手段の項目で用いた「所定の配置」とはこの第５実施形態においては千鳥配置ということになる。半導体チップ１とＢＧＡ回路配線基板２との間で基板７とＢＧＡ回路基板２との間のボール電極４のパッドが配置されていない長さＬの領域６にバンプ電極８が千鳥配置されている点を除いて他の構成は第２実施形態に係るＢＧＡ型半導体装置の構成と同様であるので重複説明を省略する。
【００４３】
なお、本発明は上記各実施形態に限定されるものではなく、その主旨を逸脱しない範囲で種々に変更可能である。例えば、半導体チップと回路配線基板を接続するバンプ電極形状は本実施例に示す様な円形形状である必要はなく、バンプ構造においてその形状が台形または三角形などを有する円錐形状であっても何らその効果は変わらないものである。さらに、ＢＧＡのボール電極構造についても特に限定されるものではなく、ＢＧＡ基板裏面にボール電極がアレイ状に形成されている構造であれば良い。また、当然ながら、ＢＧＡ回路配線基板に搭載する半導体チップ寸法は限定されるものではなく、ボール電極の寸法、封止樹脂厚、封止樹脂などの材料構成も特に限定されるものではない。また、本発明ではボール電極の配置について代表的な１種類を実施例として記載したが、本発明では半導体チップと回路配線基板を接続するバンプ電極が作る仮想線上にボール電極を配置しないことを特徴としているものであるため、バンプレイアウトがエリア配置になっている場合は、ボール電極の配置されない領域がエリア配置となっても良いものである。さらに、ＢＧＡ搭載回路配線基板もボール配置方法を代表的な１種類を例にとり説明したが、バンプ電極からＢＧＡボール電極側に金属が貫通している様な形状であっても何ら問題はない。なお、バンプ電極から回路配線規範を貫通するバンプビア構造を用いる場合、本発明の効果は著しく向上する。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体チップが回路配線基板の種面にバンプ電極でフリップチップ実装されているＢＧＡ型半導体装置の回路配線基板裏面にアレイ状配置するＢＧＡボール電極が、バンプ電極の位置する仮想線上に配置されない領域を有する構造となっているため、大型チップをＢＧＡ化する場合に問題となっていた、ボール電極の局所的な応力歪に起因する半導体チップのバンプ電極破壊を防止することができる。特に、ボール電極の配置されない領域が、仮想線を中心として少なくとも半導体チップと隣接するバンプ径以上の面積領域を有している配置となっており、応力歪が最も影響する部分を領域として回避しているため、回路配線基板とＢＧＡを相互接続するボールに発生する応力歪を極めて小さくすることができ、ＢＧＡの実装接続信頼性を電子回路装置の信頼性を保証するのに充分な値まで向上することが可能となる。
【００４５】
さらに、半導体装置に構成するバンプ電極は、Ａｌ，Ａｕ，Ｗ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｔ，Ｐｄから選択される金属またはこれら金属を主成分とする合金であり、ＢＧＡボール電極はＰｂ，Ｓｎ，Ａｇ，Ｓｂ，Ｚｎ，Ｂｉから選択される金属またはこれら金属を主成分とする合金であるため、ＢＧＡ半導体装置を回路配線基板に実装した場合、バンプ電極はボール電極に比較して高融点金属になり、ＢＧＡ半導体装置を回路配線基板に実装する場合に、ＢＧＡボール電極部分の接続でバンプ電極が変形することなく、バンプ応力歪の緩和に充分な高さ寸法を維持することが可能になる。さらに、ＢＧＡ半導体装置を構成する回路配線基板は半導体チップのボンディングパッドが位置する仮想線部分の主面にバンプ電極を有していることと、仮想線部分の裏面にはボール電極が配置されない領域を有する構造となっているため、任意の半導体チップをフリップチップ実装する場合、電子機器を構成する実装基板の端子レイアウトを変更することなくＢＧＡ回路配線基板の半導体チップ接続用バンプ電極の配置レイアウトのみを変更することで任意の半導体チップを実装することができ、電子機器の製造コストを容易に低減することが可能になる。
【００４６】
また本発明によれば、半導体チップが回路配線基板主面にバンプ電極によりフリップチップ実装され、回路配線基板裏面にはボール電極がアレイ状に配置されている半導体装置の製造方法が、半導体チップのボンディングパッドが位置する仮想線部分の主面にバンプ電極を有し、仮想線部分の裏面にＢＧＡボール電極が配置されない領域を有する回路配線基板を形成する工程と、回路配線基板のバンプ電極を半導体チップのバンプ電極と位置合わせする工程と、回路配線基板裏面のボール電極が配置されない領域に少なくとも加熱機構または振動機構のうちいずれか一方を有する尖形冶具を位置合わせして加熱または振動のうち少なくとも１機構を用いバンプ電極を接合する工程を備えているため、従来まで問題となっていたバンプ電極を有さないペレット状態の半導体チップを対象としても容易にフリップチップ実装が可能になる。さらに、ボール電極の配置されない禁止領域は少なくとも半導体チップを接続するバンプ径以上の面積領域を有することと、尖形冶具が隣接するボール電極に接触しない面積領域以上を有することを特徴としているため、尖形冶具を回路配線基板に対して容易に接触させることが可能になり、ボンディングにより尖形冶具周囲のボール電極がダメージを受けることもない。以上の様に、本発明によれば、ＢＧＡ半導体装置の実装接続信頼性を低コストで極めて向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明の基本原理としての第１実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図２】第１実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図３】図２の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図４】第１実施形態に係る半導体装置を示す部分拡大断面図。
【図５】第１実施形態に係る半導体装置を説明するための平面図。
【図６】第１実施形態に係る半導体装置の効果を説明するための特性図。
【図７】第１実施形態に係る半導体装置の効果を説明するための特性図。
【図８】（ａ）第１ないし第３実施形態に係る半導体装置の効果を説明する特性図、（ｂ）第１および第２実施形態に係る半導体装置の効果を説明する特性図。
【図９】本発明の第２実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図１０】第２実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図１１】図１０の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図１２】第２実施形態に係る半導体装置を示す（ａ）部分拡大断面図、（ｂ）（ｃ）平面図。
【図１３】（ａ）第２実施形態に係る半導体装置の効果を説明するための特性図、（ｂ）第１ないし第３実施形態の効果を説明するための特性図。
【図１４】本発明の第３実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図１５】第３実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図１６】図１５の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図１７】第３実施形態に係る半導体装置を示す（ａ）部分拡大断面図、（ｂ）（ｃ）平面図。
【図１８】（ａ）第３実施形態に係る半導体装置の効果を説明するための特性図、（ｂ）第３実施形態の効果を説明するための特性図。
【図１９】（ａ）本発明の第４実施形態に係るＢＧＡ型半導体装置を示す平面図、（ｂ）本発明の第５実施形態に係るＢＧＡ型半導体装置を示す平面図。
【図２０】従来のフリップフロップ実装構造およびＢＧＡ型半導体装置をそれぞれ示す断面図。
【符号の説明】
１ 半導体チップ
２ ＢＧＡ回路配線基板
３ 封止樹脂
４ ボール電極
５ 封止樹脂がＢＧＡ回路配線基板と接触する仮想線
６ ボール電極配置禁止領域
７ 電子回路装置を構成する回路配線基板
８ バンプ電極
１１ 半導体チップ接続端子
１２ ボール形成端子
１３ ヒータ
１４ ヒートツール
１５ バンプ径
２１ ボンディングパッド
２２ バリアメタル
２３ 半導体チップ接続端子
２４ ソルダーレジスト
２５ パッシベーション膜
３１ 最大剪断歪
３２ カバープレート
３３ スティフナー
３４ ＴＡＢインナーリード
３５ ＴＡＢテープ
３６ 応力緩和配線
【発明の属する技術分野】
本発明は、主面に半導体チップがフリップチップ実装され、裏面の全体にボール電極用のパッドがアレイ状に配置されている回路配線基板におけるボールグリッドアレイ（以下、必要に応じてＢＧＡ−Ball Grid Array−と略記する。）の実装接続の信頼性を向上させたボールグリッドアレイ型半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、半導体実装技術においても高密度化が求められている。この半導体実装技術の高密度化の代表的なものとして、ワイヤーボンディング技術、ＴＡＢ技術などが挙げられるが、最も高密度な半導体実装技術としてフリップチップ実装技術があり、コンピュータ機器などに半導体装置を高密度に実装する技術として広く用いられている。このフリップチップ実装技術は、図２０（ａ）に示すように、米国特許第３４０１１２６号公報および米国特許第３４２９０４０号公報により開示されて以来、一般的に公知の技術になっている。同図において、半導体チップ１はバンプ電極８により電子回路装置を構成する回路配線基板７に接合され、封止樹脂３により封止されている。符号２１はボンディングパッド、２２はバリアメタル、２３は半導体チップ接続端子、２４はソルダレジスト、２５はパッシベーション膜である。
【０００３】
一方、半導体パッケージは、近年のＩ／Ｏピン数の増加に伴いＱＦＰ(Quad Flat Package）構造では回路配線基板に対するＯＬＢピッチが狭くなり、回路配線基板に接続が困難であった。そこで、文献「Electronic Packaging and Production, p25, May 1992」に記載されているように半導体チップを実装する半導体パッケージをＯＭＰＡＣ（Over Molded Pad Array Carrier)化することにより回路配線基板の接続を可能にする提案も行なわれている。ＯＭＰＡＣパッケージの概略は、ＰＧＡ（Pin Grid Array）パッケージ挿入ピンの代わりに、はんだボール電極を回路配線基板との接続に用いる構造で、ＯＭＰＡＣは現在までＢＧＡ（Ball Grid Array）パッケージとして知られており、高密度パッケージング技術の主流技術としてその接続信頼性を向上させる提案が多く行なわれている。
【０００４】
このＢＧＡは、半導体チップが搭載されたＢＧＡキャリア基板をＢＧＡを搭載する回路配線基板に対してボール電極で接続する構造であるために、フリップチップ実装で発生する応力歪により信頼性が低下するという問題があるばかりでなく、ＢＧＡ回路配線基板の熱膨張係数とＢＧＡを搭載する回路配線基板の熱膨張係数とが異なることによりボール電極部分に応力歪が発生するという問題があった。このボール電極に発生する応力歪はボール電極の疲労破壊を発生させる原因となり、ＢＧＡパッケージの接続信頼性寿命を低下させることになっていた。ボール電極を用いて回路配線基板に接続するＢＧＡは、基本的にフリップチップ実装技術と接続構造が同一であるため、ＢＧＡの実装接続信頼性はボール電極部分に集中する最大剪断応力歪を緩和するIBM Journal of Research Development, Vol.13, p251, 1969 に記載されているようにフリップチップ実装での方法と同等の手段で向上することができる。
【０００５】
さらに、ＢＧＡの接続信頼性を向上させる方法として、以下のような提案が行なわれている。特開平２−１０９３５８号公報ではキャリア基板の４隅に突起部を設けてボール接続部を凹部にすることにより、突起部を凹部以外の面で接触させて実装接続信頼性を向上させている。また、特開平３−１１６８３８号公報では半導体チップをフリップチップ実装するとき、パッケージボールのボール電極を含めて、融点の異なるはんだをボール電極に使用しており、高融点はんだをダミー電極に用いている。さらに、特開昭６３−１２１４２号公報はボール接続信頼性を向上させるため、ＢＧＡ回路配線基板とＢＧＡを搭載する回路基板の距離を制御してボール電極を形成しており、ボール電極を鼓型、太鼓型などに制御している。特に特開平８−１５３８３２号公報では、ボールの隙間部分に封止樹脂を配置する図２０（ｂ）に示す方法において、封止樹脂の熱膨張係数をＢＧＡ基板側から回路配線基板側に向かって段階的に変化させることを提案している。これらの提案は、基本的にはフリップチップ実装技術におけるバンプ接続信頼性を向上させる応力歪を緩和する手段と同等のものであるため、ＢＧＡの接続信頼性をある程度までは向上できるものであった。同図において、半導体チップ１はバンプ電極８によりＢＧＡ回路配線基板２に接合され、この基板２はボール電極４により電子回路装置を構成する回路配線基板７に接合されている。
【０００６】
ところが、ＢＧＡに搭載する半導体チップの寸法が、例えば近年のＲＩＳＣチップのように大型化してくると、従来方法を用いたＢＧＡパッケージング構造では電子機器の接続信頼性を保証するＢＧＡ接続信頼性を充分に確保できなくなる問題が発生していた。具体的には、ＢＧＡに搭載する半導体チップ１の寸法が大型化してくることにより、半導体チップを搭載するＢＧＡ基板２の寸法も大きくなり、ＢＧＡ基板２の裏面に配置されるボール電極４に発生する応力歪が従来のＢＧＡ実装構造と比較して大きくなり、これまでは問題にならなかったＢＧＡボール電極４中の応力歪が半導体チップ１側のバンプ電極８に局所的に応力歪を集中発生させることになり、半導体チップとＢＧＡ回路配線基板を接続するバンプ電極破壊を引き起こしていた。この局所的な新たな応力歪によるバンプ電極破壊は、これまでの半導体チップ中心から最大距離に位置するバンプ電極での応力破壊とは異なり、図２０（ｃ）のように、半導体チップを接続する最外周バンプ電極付近で特に顕著に発生し、近年の薄型化を目的とし局所的な応力歪みの影響を直接的に伝達するＢＧＡ基板を使用した場合はその応力歪も大きくなり、電子回路装置の信頼性を保証するには問題あるものであった。
【０００７】
一方、近年の電子機器は、多種類の半導体チップを実装してシステムの高機能化を実現している。最も高密度半導体実装技術としてフリップチップ実装技術が上げられることは前記の通りであるが、フリップチップ実装を行なうためには半導体チップに対しバンプを形成する必要がある。これまでのバンプ電極形成方法としては、米国特許３４１０７７４号公報、米国特許３４５８２９５号公報、及びＩＢＭ Journal of Research and Development, pp226-229, May 1969 に記載の蒸着法、特開昭５８−２２５６５２号公報、特開平１−１３４９５３号公報に記載の電気めっき法を用いることが一般的に行なわれてきた。これらの方法を用いたバンプ電極形成方法は半導体デバイスの形成されたウエハに対してバンプ電極形成を行なうため、半導体チップの低コスト化を実現できるものであった。
【０００８】
ところが、このようにウエハ状態により一括してバンプ形成を行なう方法においては、半導体ウエハから分割ダイシングされたペレット状態の半導体チップに対しては、容易にバンプ形成できない問題があった。このバンプ電極形成できない問題は、システムの高機能化を目的として多種の半導体チップを電子機器に搭載するため、ペレット状態の市販ベアチップを対象にして、フリップチップ実装する場合に特に重大な問題となっていた。このペレット状態の半導体チップに対してバンプ形成を行なう重大な課題は、近年のフリップチップ実装に限らずこれまでのＴＡＢ実装を行なう場合にも問題であったため、ペレット状態の半導体チップにバンプ形成する多くの提案がこれまで行なわれている。例えば、Proceeding ISHM 1994, pp437-478, 1994 では、ワイヤーボンディング装置を使用したワイヤーバンピング法でＡｕバンプをベアチップに形成している。Proceeding ECTC 1991, pp26-29, 1991 及びProceeding ECTC 1990, pp412-417, 1990 では、半導体チップのパッシベーション膜をマスクにして無電解めっき法でバンプ電極を形成している。Proceeding ISHM pp45-49,1989では、バンプ形成基板に形成したバンプ電極を半導体チップに転写している。さらに、Proceeding ECTC 1992, pp487-491,1992では、異方性導電接着剤を使用してバンプ電極を形成しないでベアチップをフリップチップ実装することが行なわれている。
【０００９】
ところが、上記ワイヤーバンピング法でバンプ形成する方法では、近年のＩ／Ｏ数が増加する半導体チップを実装する場合、形成するバンプ数も増加するためバンプ形成時間が長くなり、バンプ製造コストが増加してしまう。また、無電解めっき法でバンプ形成する方法では、ボンディングパッド上に金属膜が等方的に折出するため、接続信頼性が充分なバンプ高さを確保するのに限界が発生する問題があった。さらに、バンプ基板に形成したバンプ電極を半導体チップに転写する方法では、バンプ形成基板の製造コストと、形成したバンプ電極を半導体チップに転写するプロセスコストが重なり、フリップチップ実装としての製造コストが高くなる問題があった。また、バンプ電極を形成しないで異方性導電接着剤を使用してフリップチップ実装する方法では、異方性導電接着剤の微細接続の限界から多ピン微細Ｉ／Ｏの半導体チップには適応できない問題があった。
【００１０】
また、以上のような方法を用いてバンプ形成を行ないフリップチップ実装する場合では、いずれの方法においても一般的な蒸着法、電気めっき法を用いてフリップチップ実装を行なった場合に比較して、バンプシェア強度を充分な値に確保できない問題があり、近年のような大型半導体チップを対象にしたフリップチップ実装では半導体チップと回路配線基板の熱膨張係数の相異に起因する応力歪を緩和することができないため、バンプ接続信頼性に問題あるものとなっていた。さらに、電子機器の実装信頼性を向上するためにはＫＧＤ（Known Good Die）は不可欠なものであり、ダイシング前のウエハー状態では一般的なＫＧＤを実施することが可能である。ところが、ペレット状態の半導体チップに対しては現在の技術ではＫＧＤは困難となっている。従って、ペレット状態の半導体チップに後工程としてバンプ形成したベアチップに対してもＫＧＤは困難であり、信頼性の高い電子回路装置を実現する上で問題となっていた。
【００１１】
なお、以上の多くの問題を解決する方法として、図２０（ｄ）に示すように、ＴＡＢテープ３５の裏面に、ボール形成端子１２を介してはんだボール４を配置するテープＢＧＡ（Ｔ−BGA）が提案されている。同図において、符号３２はカバープレート、３３はスティフナ、３４はＴＡＢインナリードである。ところが、このＴ-BGAは、ＴＡＢ用テープを使用して半導体チップ１の周辺部分にはんだボール４を配置しているため、半導体チップ１の寸法に比較してＢＧＡパッケージサイズが極めて大きくなり、電子機器を小型化できない問題があった。このためＣＳＰ（Chip Scale Package）として、半導体チップと同等寸法でボール電極を配置して小型化する、例えばElectronic Package Production pp.49-53, January 1998, に開示されたμ-BGAも一方では提案されているが、ダイシングされたペレット状態の半導体チップをパッケージ内部にフリップチップ実装する場合に発生する上述の問題は解決できるものではなかった。
【００１２】
【発明が解決しようとする課題】
上記のようなフリップチップ実装においては、熱膨張係数の不整合に起因する応力歪がバンプ電極に集中してバンプ電極が破壊されるという問題があった。このため、半導体チップに発生する最大剪断歪を緩和する多くの方法が提案されて接続信頼性はある程度までは充分向上できるようになってきた。フリップチップ実装技術の場合と同様に、ボール電極で接続を行なうＢＧＡを回路配線基板に接続する場合も、ボール接続信頼性を向上させて電子回路装置の実装信頼性を充分確保する必要があった。このため、フリップチップ実装と同様の方法によりボール最大剪断歪を緩和することが行なわれてきた。これらの方法を用いることでＢＧＡの接続信頼性もある程度まで向上することができるようになってきたが、近年のように、ＢＧＡに搭載する半導体チップの寸法がＲＩＳＣチップに代表されるように大型化されてくると、これまでの方法ではボール接続信頼性を充分に確保できなくなる問題があった。この問題は半導体チップ寸法が大きくなるとＢＧＡボール電極中の応力歪が従来までの構造と比較して大きくなり、半導体チップ側バンプ電極に半導体チップの最大距離に位置するバンプ応力歪とは異なる局所的な応力歪を集中発生させることになり、半導体チップの最外周バンプ電極付近でバンプ電極破壊が特に多く発生するものであった。
【００１３】
一方、フリップチップ実装を実現するため必要なバンプ電極形成として、従来までは蒸着法、電気めっき法などが一般的に用いられてきたが、電子機器システムの高機能化を達成するため市販のペレット状態ベアチップを対象にしてフリップチップ実装を行なう場合は、半導体チップがペレット状態のため、従来までの方法では半導体チップにバンプ形成できない問題があった。そこで、ワイヤーバンピング法、無電解めっき法、転写バンプ法、異方性導電接着剤などを用いた方法が考案され、ＴＡＢ実装などを対象にしてある程度までその効果が発揮されるようになってきた。ところが、Ｉ／Ｏ数の増加に伴うパッドピッチの微細化、半導体チップ寸法の大型化が進行している近年の半導体チップに対して従来までの方法を用いると、微細接続技術の限界と共に、実装コストの増加、接続信頼性の低下が顕著となり、実用上問題ある方法となっていた。さらに、これら上述の方法では従来までの蒸着法、電気めっき法に比較してバンプシェア強度を確保できなくなるため、熱膨張係数の相異に起因するバンプ応力歪を充分緩和することができなくなり、バンプ接続信頼性を充分確保できなくなる問題が発生していた。さらに、ペレット状態に分割した半導体チップに後工程としてバンプ形成した場合、電子機器の信頼性保証からＫＧＤを実施する必要があるが、ペレット状態の半導体チップに対しＫＧＤを実施することが技術的に困難なことも問題となっていた。なお、特に近年の先端実装パッケージとしてＴ-BGA，ＣＳＰ，μ-BGAが提案されているが、いずれも上記のような問題を解決できるものではなかった。
【００１４】
本発明は上記の問題を鑑みてなされたものであり、回路配線基板の主面に半導体チップが搭載されているＢＧＡ半導体装置の裏面に配置されるボール電極用のパッドがバンプ電極の配置される領域以外の領域に最適に配置されることによりペレット状態の半導体チップを高い接続信頼性で低コストにフリップチップ実装できるＫＧＤ可能なＢＧＡ型半導体装置を実現することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係るボールグリッドアレイ型半導体装置は、複数個のボンディングパッドを有する半導体チップと、主面にバンプ電極により前記半導体チップがフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板と、を備えるものにおいて、前記ボール電極用のパッドが、前記主面に前記バンプ電極が配置されている領域に対応する前記裏面の領域であって、該ボール電極に内在する応力歪により該バンプ電極に局所的な応力歪が集中的に発生して全体的なバンプ応力歪が増幅される領域であるボール電極配置禁止領域以外の領域に配置され、前記ボール電極用のパッドは、前記回路配線基板の前記裏面の全面にわたり所定間隔でアレイ状に配列され、かつ、前記半導体チップの外形に一致する四角形の内側にも配列され、前記ボール電極配置禁止領域は、前記半導体チップを接続するための前記バンプ電極の径よりも広い幅の面積領域を有し、かつ、前記主面に前記バンプ電極が設けられる前記四角形の外縁の前記回路配線基板の前記裏面に設けられ、前記回路配線基板は、前記半導体チップの外形より小さい外形寸法を有し、前記バンプ電極は、前記半導体チップと前記回路配線基板の主面との間に所定の配置で設けられていることを特徴とする。
【００１６】
また、請求項５に係るボールグリッドアレイ型半導体装置の製造方法は、複数個のボンディングパッドを有する半導体チップと、主面にバンプ電極により前記半導体チップがフリップチップ実装されると共に裏面にアレイ状に配置されるボール電極用のパッドを有する回路配線基板と、を備えるボールグリッドアレイ型半導体装置の製造方法であって、 前記半導体チップを前記回路配線基板の主面に接続するためのバンプ電極を形成する工程と、前記バンプ電極の仮想線上の該回路配線基板の裏面に前記ボール電極の配置を禁止するボール電極配置禁止領域を設ける工程と、前記回路配線基板上の前記バンプ電極を前記半導体チップのボンディングパッドに位置合わせする工程と、前記回路配線基板の裏面の前記ボール電極配置禁止領域に、加熱機構または振動機構のうちの少なくとも一方を有する尖形冶具を位置合わせする工程と、前記尖形冶具に対して加熱または振動のうちの何れか一方を行なうことにより前記半導体チップを前記回路配線基板に接続する工程とより製造するようにしても良い。
また、請求項６に係るボールグリッドアレイ型半導体装置の製造方法は、請求項５に記載の方法において、前記ボール電極配置禁止領域が、前記回路配線基板に前記半導体チップを接続する前記バンプ電極の径以上の幅の面積領域を少なくとも有するように前記回路配線基板を形成していることを特徴としている。
また、請求項７に記載のボールグリッドアレイ型半導体装置の製造方法は、請求項５に記載の方法において、前記ボール電極配置禁止領域が前記尖形冶具を位置合わせする際に隣接するボール電極に接触しない幅の面積領域を少なくとも有するように前記回路配線基板を形成していることを特徴としている。
【００１７】
【発明の実施の形態】
以下、本発明に係る半導体装置の好適な実施形態について、添付図面を参照しながら詳細に説明する。まず、図１ないし図８を用いて本発明の第１実施形態に係る半導体装置の構成とその製造方法について説明する。
図１（ａ）において、半導体装置は、図中下面側に複数個のボンディングパッドを有する半導体チップ１と、主面（図中の上面）にバンプ電極８により前記半導体チップ１がフリップチップ実装されると共に裏面（図中の下面）にボール電極用のパッド（図１（ａ）では図示されず）が配置されたＢＧＡ回路配線基板２とを備える。この半導体装置においては、半導体チップ１と基板２との接合面は封止樹脂３により封止されており、また、回路配線基板２は、図示されない上記パッドに溶着されるはんだにより形成されたボール電極４によりマザーボード等の回路装置基板７に固着される。
図１（ａ）の平面的な構成は、図１（ｂ）に示されている。この平面的な構成は、図１（ｂ）の図示するところより明らかなように、ボール電極４用のパッドが、基板２の主面に前記バンプ電極８が配置されている四角形の内側領域５に対応する前記基板２の裏面の領域であって、該ボール電極４に内在する応力歪により該バンプ電極８に局所的な応力歪が集中的に発生して全体的なバンプ応力歪が増幅される領域であるボール電極配置禁止領域６以外の領域に配置されている。前記ボール電極４用のパッドは前記回路配線基板２の前記裏面の全面にわたり所定間隔でアレイ状に配列されると共に、前記半導体チップ１の外形に一致する四角形の内側にも配列されている。また、前記ボール電極配置禁止領域６は、前記半導体チップ１を接続するための前記バンプ電極８の径よりも広い幅の面積領域を有すると共に、前記基板２の主面に前記バンプ電極８が設けられる前記四角形の外縁５の前記回路配線基板２の前記裏面に設けられている。
【００１８】
前記回路配線基板２においては、図３に示すように、ボール電極４用のパッドが、前記主面に前記バンプ電極８が配置されている領域５に対応する前記裏面の領域以外の領域に配置されており、この構成が第１実施形態に係る半導体装置の特徴である。このような特徴を有する第１実施形態に係る半導体装置の製造方法について、図２（ａ）（ｂ）（ｃ）（ｄ）および図３（ｅ）（ｆ）（ｇ）を参照しながら説明する。
【００１９】
まず、図２（ａ）において、ボンディングパッド部分を除いてＰＳＧ（リン・シリカ・ガラス）とＳｉＮ（窒化シリコン）でパッシベーションされ、ペレット状態にダイシングされている半導体チップ１を製造する。なお、この半導体チップ１は本発明の主旨から、一般的に市販されているペレット状態の半導体チップでも良く、その製造方法は何ら限定されるものではないが、第１実施形態では上記の様な半導体チップを用いた。この半導体チップ１には１００μｍ のボンディングパッド２１が半導体チップ１の周囲に添って、半導体チップ１のエッジ部分から内側２ｍｍの位置に２５６個配置されている。半導体チップ１は１０ｍｍ×１０ｍｍの寸法を有するものを用いた。一方、図２（ｂ）に示すように、半導体チップ１を搭載するＢＧＡ回路配線基板２には例えば米国特許４８１１０８２号公報あるいは通常のガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップしたプリント基板ＳＬＣ（Surface Laminar Circuit）基板を用いることができる。したがって、例えばポリイミド樹脂を基板主材として表面に銅配線が形成されている公知のフレキシブル基板を用いることが可能である。
【００２０】
このＢＧＡ回路配線基板２の表面には半導体チップ１を接続する１００μｍ径のＡｕバンプ８がソルダレジスト２４上に形成された半導体接続端子２３を介して設けられる。Ａｕバンプ８の製造方法は特に限定されないが、例えば特開昭６２−１２５６５０号公報または特開昭５９−１８１５７７号公報、特開昭６３−１６０２５０号公報の様に、公知の技術である蒸着法、あるいは電気めっき法を用いることができる。バンプ電極８の材質もＡｕに限定されるものではなく、Ａｌ，Ａｕ，Ｗ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｔ，Ｐｄから選択される金属やこれら金属を主成分とする合金であれば良い。説明のため、本第１実施形態ではＡｕバンプとした。この形成するＡｕバンプは半導体チップのボンディングパッドに対応した位置に２５６個が配置されている。さらにＡｕバンプ８にはＮｉ／Ｔｉバリアメタルが形成されており、高さ５０μｍ±２μｍの精度に制御されている。
【００２１】
さらに、ＢＧＡ回路配線基板の裏面にはＮｉ／Ｃｕから構成されるボール接続端子１２が２００μｍφで２５６個アレイ状に配置されている。このＢＧＡ回路配線基板裏面に配置されるボール接続端子１２は半導体チップ１を接続する回路配線基板主面のバンプ電極仮想線上には配置されていない。具体的には、１5ｍｍ×１5ｍｍの外形寸法を有する回路配線基板における１０ｍｍ×１０ｍｍの半導体チップ１と同一寸法の領域から内側部分の２ｍｍを中心として±１００μｍ幅以上をボール電極１２の配置禁止領域としている。なお、このはんだボールの製造方法も特に限定されるものではないが、例えば、スクリーン印刷用のメタルマスクを用いて回路配線基板の裏面に設けられた電極端子にはんだペーストをスクリーン印刷して、全体をリフローすることにより形成することができる。このはんだペーストには、Ｐｂ／Ｓｎ＝３７／６３の共晶はんだペーストを用い、はんだリフロー後にイソプロピルアルコールでＢＧＡ回路配線基板を１０分間洗浄することが好ましい。なお、この第１実施形態で使用した１５ｍｍ×１５ｍｍの外形寸法を有する回路配線基板２は、１０ｍｍ×１０ｍｍの外形寸法を有する半導体チップと同一寸法であるバンプ接続部分を除いてソルダーレジスト２４が表面と裏面に被覆されている。以上の構成の半導体チップを回路配線基板に実装してＢＧＡ半導体装置を製造する。その製造方法は以下の通りである。
【００２２】
まず、図２（ｃ）に示すように、公知の技術であるハーフミラーを有して位置合わせを行なうフリップチップボンダーを用いて半導体チップのボンディングパッドと回路配線基板上のバンプ電極の位置合わせを行なう。半導体チップ１は加熱機構を有するコレット１３に保持され３５０℃の窒素雰囲気中で予備加熱されている。次いで、図２（ｄ）に示すように、半導体チップと回路配線基板が接触された状態で、半導体チップ１のボンディングパッド２１に対応するヒートツール１４を３５０℃に加熱してＢＧＡ回路配線基板の裏面に接触させ、２ｋｇ／ｍｍ2 〜５ｋｇ／ｍｍ2 加圧力を５秒間加えながら、回路配線基板２のＡｕバンプを半導体チップ１のＡｌボンディングパッドと電気的・機械的に接続する。なお、第１実施形態に記載したこれら接続条件は公知のものであり、半導体チップを回路配線基板上に接続する圧力範囲、接続時間等は特に限定されるものではない。このようにして、図３（ｅ）に示すようなＢＧＡ半導体装置が形成される。
【００２３】
なお、本第１実施形態に記載した半導体チップ接続用のヒートツールはその形状が特に限定されない。例えば、ヒートツール形状はＢＧＡボール配置禁止領域に挿入できれば良いため、図５（ａ）に示すように、２５６個が独立した凸型を有していても良く、また、図５（ｂ）に示すように、ボンディングパッド１４に対応する連続した形状を有していても良い。第１実施形態では説明の便宜のため、２５６個のヒートツールが独立した凸型を有するものを使用した。
なお、その先端寸法はＢＧＡボール４配置禁止領域よりも小さくバンプ径よりも大きい１５０μｍφである。以上のように、ＢＧＡ回路配線基板上にフリップチップ実装された半導体チップと回路配線基板が作る隙間部分の寸法はバンプ高さ５０μｍ±２μｍよりも全体平均で２μｍ小さい寸法の４８μｍ±２μｍであった。
【００２４】
なお、図３（ｆ）に示すように、必要に応じてこの隙間部分に公知の技術である、封止樹脂３を配置することも可能である。封止する樹脂として、例えば、ビスフェノール系エポキシとイミダソール硬化触媒、酸無水物硬化剤と球状の石英フィラを重量比で４５ｗｔ％含有するエポキシ樹脂を用いることができる。また例えばクレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての溶融シリカ１００重量部、触媒としてのベンジルジメチルアミン剤３重量部を粉砕、混合、溶融したエポキシ樹脂溶融体を用いることも可能であり、その材料は限定されるものではない。以上の方法により、図４に示すような、半導体チップがＢＧＡ回路配線基板上にフリップチップ実装され、隙間部分にエポキシ樹脂が封止されたＢＧＡ半導体装置を実現できる。
【００２５】
このとき、ＢＧＡ裏面に形成されるはんだボールは、搭載される半導体チップとＢＧＡ回路配線基板を接続するバンプ電極の仮想線を中心にして、±１００μｍの範囲内にレイアウトされない配置となっている。具体的には、このときの半導体チップを接続するためのＡｕバンプ電極レイアウトは、半導体チップのエッジ部分から２ｍｍ内側に配置されており、ＢＧＡ半導体装置のボール電極もＢＧＡ回路配線基板に搭載される半導体チップの端部から２ｍｍ内側に、ボール電極配置禁止領域を有する配置となっている。さらに、バンプ径Ｗとボール電極配置禁止領域Ｌとは、図４に示すように、Ｗ＜Ｌの関係となっている。
【００２６】
次に、図３（ｇ）に示すように、電子回路装置を構成する回路配線基板７にＢＧＡ半導体装置を実装する。この電子回路装置を構成するＢＧＡ回路配線基板７も特に限定されるものではないが、第１実施形態では説明の便宜のため、ＢＧＡ回路配線基板と同等のＳＬＣ基板を用いた。このときのＢＧＡ実装もハーフミラーを有して位置合わせを行なうボンダーを用いる。なお、回路配線基板下のヒーターとＢＧＡを保持するコレットは１８０℃に加熱されているが、この温度はボール電極を構成するはんだの共晶温度よりも低いため、ＢＧＡはんだボール電極４は溶融していない。さらに、ＢＧＡボール電極と電子回路装置の回路配線基板の電極端子を位置合わせする。このように、ＢＧＡと回路配線基板が接触された状態でコレットをさらに下方移動して、圧力３０ｋｇ／ｍｍ2 を加え、ボール電極とＢＧＡを搭載する回路配線基板の電極端子を機械的に圧力が加わった状態で接触させる。さらに、この状態で温度を２５０℃まで上昇させてはんだを溶融させ、ＢＧＡを搭載する回路配線基板の電極端子とＢＧＡボール電極を接続する。このとき、ＢＧＡボール電極に用いるはんだ組成はＰｂ／Ｓｎ＝３７／６３共晶はんだであるため、ＢＧＡ実装において半導体チップを接続指定Ａｕバンプが溶融変形することはなく、高信頼性を確保する構造を有したままでＢＧＡを実装できるものである。以上の工程を実施することにより、図１に示す半導体装置を実現することができる。
【００２７】
次いで、本発明による半導体装置の接続信頼性を評価したところ以下の結果を得た。本発明による半導体装置の第１実施形態を説明するために用いた１０ｍｍ×１０ｍｍ寸法の半導体チップを１５ｍｍ×１５ｍｍ寸法を有する回路配線基板に実装した場合の試料を用いて接続信頼性を評価した結果である。２５６ピンの中で１箇所でも接続がオープンになった場合を不良にして、縦軸に累積不良率、横軸に温度サイクルを示した。サンプル数は１０００個、温度サイクル試験条件は｛−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）｝で行なった。試験結果を図６に示す。半導体チップと回路配線基板を接続するバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極を配置した従来技術の構造では、１５００サイクルで接続不良が発生して、２５００サイクルで接続不良が１００％になった。また、従来構造のＢＧＡをＢＧＡ搭載回路配線基板に実装して半導体チップ部分を公知の方法で樹脂封止した場合は、２５００サイクルまで接続不良が発生しなくなり接続信頼性が向上しているが、３０００サイクルで５０％の接続不良を発生している。これらの接続不良は、半導体チップと回路配線基板を接続するバンプ電極の応力歪に起因する破壊であった。従って、バンプ電極の作る仮想線上にボール電極を配置する従来の構造では、半導体チップを樹脂封止することにより応力歪をある程度までは緩和できるものの、ボール電極に内在する応力歪がバンプ電極に与える局所的な応力歪は緩和できないことを示唆している。
【００２８】
ところが、本発明の第１実施形態による構造でボール配置を用いたＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは本発明によるボール電極の配置方法で半導体チップを封止しない場合の構造が、従来までのボール電極配置方法で樹脂封止した場合と同等の接続信頼性を有することを比較すると、その接続信頼性が極めて向上できていることが解る。図７は、本発明の第１実施形態によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果である。試料の形状はこの第１実施形態における半導体装置の製造方法に説明した通りであり、図６に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止を行なわない試料を用いた。グラフから明らかなように、半導体チップのバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示すことが分かる。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。
【００２９】
ところが、本発明の第１実施形態によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが分かる。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。
さらに、本評価での応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認された。図８（ａ）は、ＢＧＡボール配置禁止領域効果として、（バンプ径／ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、ボール配置禁止領域がバンプ径以上である（バンプ径／ボール配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さく、半導体チップの接続信頼性が著しく向上することが分かる。
したがって、本発明の第１実施形態により、ＢＧＡ半導体装置の接続信頼性は極めて向上するばかりでなく、従来まで困難であったペレット状態のベアチップをフリップチップ実装することも可能となり、低コストで半導体装置を製造できることが確認できる。
【００３０】
次に、図９ないし図１３を用いて、本発明の第２実施形態に係るボールグリッドアレイ半導体装置に就いて説明する。第２実施形態に係る半導体装置が第１実施形態に係る半導体装置と異なる点は、ＢＧＡ回路基板２の半導体チップ１に対する寸法が異なることである。図９（ａ）（ｂ）に示すように、半導体チップ１は第１実施形態と同様に１０ｍｍ×１０ｍｍの寸法を有しているが、この半導体チップ１が実装されるＢＧＡ回路配線基板２の寸法はチップ１よりもやや大きい１１ｍｍ×１１ｍｍとなっている。その他の構成は、第１実施形態に係る半導体装置と同様であり、また、図１０（ａ）ないし（ｄ）および図１１（ｅ）ないし（ｇ）に示す第２実施形態に係るＢＧＡ型半導体装置の製造方法についても図２および図３を用いて説明した第１実施形態に係る半導体装置の製造方法と同様であるので重複説明を省略する。
【００３１】
図１３（ａ）（ｂ）は、本発明の第２実施形態に係るボールグリッドアレイ型半導体装置を説明するために用いた１０ｍｍ×１０ｍｍ寸法の半導体チップを１１ｍｍ×１１ｍｍ寸法を有する回路配線基板に実装した場合の試料を用いて接続信頼性を評価した結果である。２５６ピンの中で１箇所でも接続がオープンになった場合を不良であるものと評価して、縦軸に累積不良率、横軸に温度サイクルを示した。サンプル数は１０００個、温度サイクル試験条件は｛−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５（５ｍｉｎ）｝で行なった。
まず、図１３（ａ）を参照しながら試験結果を説明する。半導体チップ１と回路配線基板２を接続するバンプ電極８が作る仮想線上とこの仮想線の作る外側領域にＢＧＡ型半導体装置のボール電極を配置した従来技術の構造では、１５００サイクルで接続不良が発生して、２０００サイクルで接続不良が１００％になった。この接続不良は主に半導体チップとＢＧＡ回路配線基板接続するＡｕバンプ電極の接続破壊であった。また、従来構造のＢＧＡをＢＧＡ搭載回路配線基板に実装して半導体チップ部分を公知の方法で樹脂封止した場合には、２５００サイクルまで接続不良が発生しなくなり接続信頼性が向上しているが、３０００サイクルでは５０％の接続不良が発生している。これらの接続不良は、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪に起因する電極破壊と、半導体チップと回路配線基板とを接続するバンプ電極において従来とは異なるボール電極位置に対応するバンプ電極の応力歪に起因する破壊であった。
したがって、バンプ電極の作る仮想線上にボール電極を配置する従来の構造では、半導体チップを樹脂封止することにより応力歪をある程度までは緩和できるものの、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪とボール電極に内在する応力歪がバンプ電極に与える局所的な応力歪は緩和できないことを示唆している。これは、本発明によるボール電極の配置方法で半導体チップを樹脂封止しない場合の実装構造が３０００サイクルまで接続不良を発生しないことと、本発明におけるボール電極のうち、バンプ仮想線外側領域にボール電極を配置した場合のみ変更した構造が、２５００サイクルで接続不良を発生していることを比較すると、ボール電極に内蔵される応力歪がバンプ電極を破壊させることは明らかである。
ところが、本発明によるボール配置の方法で半導体チップを樹脂封止した構造のＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは、本発明によるボール電極の配置方法で半導体チップを封止しない場合の構造が、３０００サイクルまで接続不良を発生しない実験結果と比較すると、その接続信頼性が極めて向上できていることが分かる。
【００３２】
図１３（ｂ）は、本発明によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果である。試料の形状は第１実施形態に係る半導体装置の製造方法に説明した通りであり、図１３（ａ）に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止しない試料を用いた。グラフから明らかなように、半導体チップのバンプ電極の仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示すことになる。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。ところが、本発明によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが解る。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。さらに、本評価によりボール電極から伝達されるバンプ応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認した。
【００３３】
また、図８（ａ）に示した、ＢＧＡボール配置禁止領域面積がバンプ応力歪に与える影響を測定したグラフは第２実施形態でも同様の効果を示している。ボール配置禁止領域効果として、（バンプ径／ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、ボール配置禁止領域がバンプ径以上である（バンプ径／ボール電極配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さく、半導体チップの接続信頼性が著しく向上することが解る。さらに、この第２実施形態では、ＢＧＡホール配置禁止領域のうちバンプ電極仮想線外側領域のボール電極に発生する応力歪を測定し、その結果を図８（ｂ）に示している。ボール電極配置禁止領域効果として、（最外周バンプ距離／ボール配置最大距離）を横軸にした場合におけるボール電極応力歪を縦軸に示した。グラフから明らかな様に、（最外周バンプ距離／ボール配置最大距離）＝１を境にしてボール応力歪は急激な変化を示している。この結果からバンプ仮想線外側にボール電極を配置しない（最外周バンプ距離／ボール配置最大距離）＜１のとき、ボール電極に発生する応力歪は極めて小さくなり、ＢＧＡ接続信頼性が著しく向上することが解る。これは、ＢＧＡ回路配線基板に搭載する半導体チップによりＢＧＡ回路配線基板の変位が律速され、ボール電極に応力歪が発生しないためと考えられる。
【００３４】
次に、本発明の第３実施形態に係るボールグリッドアレイ型半導体装置を図１４ないし図１８により説明する。この第３実施形態に係る半導体装置が第１および第２実施形態に係る半導体装置と異なる点は、半導体チップ１よりもＢＧＡ回路配線基板２の寸法が小さい点にあり、その他の構成は第１，第２実施形態に係るＢＧＡ型半導体装置と同様である。また図１５（ａ）〜（ｄ），図１６（ｅ）〜（ｇ）に示す第３実施形態に係る半導体装置の製造方法も、第１実施形態の製造方法を説明した図２（ａ）〜（ｄ），図３（ｅ）〜（ｇ）と同様なので重複説明を省略する。異なる点は半導体チップ１が９ｍｍ×９ｍｍの寸法を有していることである。一方、半導体チップを搭載するＢＧＡ回路配線基板には、例えば米国特許４８１１０８２号公報あるいは通常のガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップさせた方式のプリント基板ＳＬＣ（Surface Laminar Circuit）基板を用いることができる。従って、例えばポリイミド樹脂を基板主材として表面に銅配線が形成されている公知のフレキシブル基板を用いることが可能である。このＢＧＡ回路配線基板の表面に形成されるＡｕバンプ等の形成方法等についても第１実施形態と同様なので説明を省略する。
【００３５】
ＢＧＡ裏面に形成されるはんだボールは、搭載される半導体チップとＢＧＡ回路配線基板を接続するバンプ電極の仮想線を中心にして、±１００μｍの範囲内にレイアウトされない配置となっているのも第１実施形態と同様であるが、具体的な配置は若干異なっている。Ａｕバンプ電極レイアウトは半導体チップのエッジ部分から２ｍｍ内側に配置され、半導体チップよりも１辺が１ｍｍ小さい寸法を有する９ｍｍ×９ｍｍのＢＧＡ回路配線基板裏面のボール電極もＢＧＡ回路配線基板の端部から１ｍｍ内側に配置されたバンプ電極仮想線を中心とした±１００μｍ領域内を除いてエリア配置される。さらに、バンプ径Ｗとバンプ仮想線の作るボール電極配置禁止領域幅Ｌは図１７（ａ）に示すＷ＜Ｌの関係である。
【００３６】
従来技術の構成において発生していた接続不良は、ＢＧＡ中心位置から最大距離に位置するボール電極応力歪に起因するボール電極破壊と、従来までとは異なる破壊モードの、ボール電極からバンプ電極に伝達される応力歪に起因する、ボール電極位置に対応した場所に発生するバンプ破壊であった。従って、バンプ電極の作る仮想線上に仮想線の外側領域にボール電極を配置する従来の構造では、半導体チップを樹脂封止することによりバンプ応力歪をある程度までは緩和できるものの、ＢＧＡ中心位置から最大距離に位置するボール電極の応力歪とボール電極に内在する応力歪がバンプ電極に直接的に与える局所的な応力歪は緩和できないことを示唆している。
これは、本発明の構成要件の１つである、バンプ電極仮想線上にボール電極を配置しない構造で、回路配線基板の外側寸法（Ｎ１）が半導体チップ外側寸法（Ｍ１）よりも大きい従来技術のＢＧＡ回路配線基板上に半導体チップを実装した場合の実装構造（Ｍ１＜Ｎ１）が２５００サイクルまで接続不良を発生しないことと、上記実装構造に本発明の構成要件の１つである、半導体チップ外形寸法（Ｍ１）より小さい外形寸法（Ｎ１）を有する回路配線基板に半導体チップを搭載した場合の実装構造（Ｍ１＞Ｎ１）が、３０００サイクルまで接続不良を発生しないことを比較すると、ボール電極に内在する応力歪がバンプ電極を破壊させることは明らかであり、ＢＧＡ回路配線基板寸法を半導体チップ寸法に対して適切化することで実装接続の信頼性を向上できるものである。
【００３７】
さらに、本発明によるボール配置方法でＢＧＡ回路配線基板上に半導体チップを搭載してその隙間部分を樹脂封止した構造のＢＧＡは、３５００サイクルまで接続不良は発生せず、接続信頼性が極めて向上することが確認された。これは本発明による構造で半導体チップを封止しない場合の構造が３０００サイクルまで接続不良を発生しない実験結果と比較すると、その接続信頼性が極めて向上できていることが解る。この信頼性向上の効果は、回路配線基板側の封止樹脂が半導体チップ側の封止樹脂に比較して短い寸法構造である従来とは逆の構造配置を有しており、封止樹脂端部での応力歪を極めて小さくできる構造となっているため、封止樹脂の局所的応力歪によりＢＧＡ回路配線基板の接触端部で発生していた回路配線基板配線層の破壊を防止していることに起因している。
【００３８】
本発明の第３実施形態によるＢＧＡ型半導体装置を電子回路装置を構成するＢＧＡ搭載回路配線基板に実装した場合における、半導体チップのバンプ応力歪分布を示した結果は、第１実施形態で説明した図７と同様である。試料の形状は本第３実施形態における半導体装置の製造方法に説明した通りであり、第６図に示す接続信頼性試験に用いたものと同等である。比較例としてボール電極配置の禁止領域を有さない従来構造のＢＧＡ半導体装置におけるバンプ応力歪も示した。バンプ応力歪の値を明確にするため、試料は樹脂封止しない試料を用いた。グラフから明らかなように、第１実施形態と同様に、半導体チップのバンプ電極が作る仮想線上にＢＧＡ型半導体装置のボール電極が配置されている従来構造ではボール電極に内在する応力歪によりバンプ電極に局所的な応力歪が発生して全体的なバンプ応力歪が増幅される傾向を示す。これは、ボール電極中の応力歪がＢＧＡ回路配線基板を通過して半導体チップを接続するバンプ電極に伝達されているためと考えられる。
【００３９】
ところが、本発明の第３実施形態によるボール電極配置構造を用いたＢＧＡ型半導体装置に搭載される半導体チップ上のバンプ電極には応力歪の増幅作用は測定されず、半導体チップ中心からバンプ最大距離方向に向かって緩やかな均一増加を示すことが分かった。これは、ＢＧＡボール電極からＢＧＡ回路配線基板に向かって伝達される応力歪を回避して半導体チップのバンプ電極が配置されているためと考えられる。さらに、本評価によりボール電極から伝達されるバンプ応力歪は、半導体チップを搭載する回路配線基板の熱膨張係数に依存せず、回路配線基板厚が薄いほど応力歪値が小さくなるという、ほぼ回路配線基板厚のみでバンプ応力歪値が決定される傾向も本評価で確認した。
【００４０】
ＢＧＡボール配置禁止領域面積のうちバンプ電極仮想線部分がバンプ電極応力歪に与える影響を測定したグラフも第１実施形態で用いた図８（ａ）と同様であるので、同図を参照して説明する。ＢＧＡボール配置禁止領域効果として、（バンプ径／バンプ電極仮想線ボール配置禁止領域）を横軸にした場合におけるバンプ応力歪を縦軸に示した。グラフから明らかな様に、（バンプ径／バンプ電極仮想線ボール配置禁止領域）＝１を境にして、バンプ応力歪は急激な変化を示している。この結果から、バンプ電極ボール配置禁止領域がバンプ径以上である（バンプ径／バンプ電極仮想線ボール電極配置禁止領域）＜１のとき、バンプ電極に増幅される応力歪は極めて小さくなり、半導体チップの接続信頼性が著しく向上することが解る。
【００４１】
図１８（ｂ）は、封止樹脂端部に発生する応力歪が半導体チップ外形寸法に依存する効果を測定した結果である。半導体チップ外形寸法と回路配線基板寸法の相異効果として、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）を横軸にした場合における封止樹脂端部応力歪を縦軸に示した。グラフから明らかなように、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＝１．１を初期勾配としているが、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＝１を境にして、封止樹脂端部応力歪は急激な減少を示している。この結果から回路配線基板外形寸法が半導体チップ外形寸法よりも小さい、（ＢＧＡ回路配線基板外形寸法／半導体チップ外形寸法）＜１のとき、封止樹脂端部に発生する応力歪は極めて小さくなり、ＢＧＡ回路配線基板表面の回路配線層破壊を防止できＢＧＡ接続信頼性が著しく向上することが解る。これは、回路配線基板側の封止樹脂が半導体チップ側の封止樹脂寸法に比較して短い従来と逆の寸法配置構造になっているため、ＢＧＡ回路配線基板に発生する変位が小さくなり、特に、封止樹脂が回路配線基板と接触する端部で最大化していた応力歪が緩和されているものと考えられる。以上の結果から、本発明の第３実施形態を用いることにより、ＢＧＡ半導体装置の接続信頼性を従来構造と比較して極めて向上できるばかりでなく、従来まで困難であったペレット状態のベアチップをフリップチップ実装することも容易に可能となり、低コストでＢＧＡ半導体装置を製造できることが確認された。
【００４２】
なお、上述した第１ないし第３実施形態に係る半導体装置は、半導体チップ１とＢＧＡ回路配線基板２との大小関係がそれぞれ異なるだけで、何れのものも正方形状の相似形を用いていたが、本発明はこれに限定されず、図１９（ａ）に示す第４実施形態のＢＧＡ型半導体装置のように、長方形状で相似形の半導体チップ１とＢＧＡ回路配線基板２を用いても良い。この場合、バンプ電極８は半導体チップ１の外周側の全てに設ける必要はなく、例えば図示のように長辺に沿ってボール電極４の配列の間を縫うように２列に設けられている。バンプ電極８はこのように半導体チップ１の周縁に沿って設けられるのではなく、半導体チップ１の特定の領域にエリア配置するだけでも充分な強度を保持できる。したがって、課題を解決する手段の項目で用いた「所定の配置」とはこの第４実施形態の場合にはエリア配置ということになる。この図１９（ａ）に示される第４実施形態に係るＢＧＡ型半導体装置の他の詳細構成は第１ないし第３実施形態に係るＢＧＡ半導体装置の構成と同様であるので重複説明は省略する。さらに本発明は、図１９（ｂ）に示す第５実施形態のように、半導体チップ１とＢＧＡ回路配線基板２との間に設けられるバンプ電極８を半導体チップ１の周縁に沿って一列に設けるのではなく千鳥配置により設けるようにしても良い。図１９（ｂ）において、第５実施形態に係る半導体装置は、図９に示すサイズを有する半導体チップ１とＢＧＡ回路配線基板２とを備えている。したがって、課題を解決する手段の項目で用いた「所定の配置」とはこの第５実施形態においては千鳥配置ということになる。半導体チップ１とＢＧＡ回路配線基板２との間で基板７とＢＧＡ回路基板２との間のボール電極４のパッドが配置されていない長さＬの領域６にバンプ電極８が千鳥配置されている点を除いて他の構成は第２実施形態に係るＢＧＡ型半導体装置の構成と同様であるので重複説明を省略する。
【００４３】
なお、本発明は上記各実施形態に限定されるものではなく、その主旨を逸脱しない範囲で種々に変更可能である。例えば、半導体チップと回路配線基板を接続するバンプ電極形状は本実施例に示す様な円形形状である必要はなく、バンプ構造においてその形状が台形または三角形などを有する円錐形状であっても何らその効果は変わらないものである。さらに、ＢＧＡのボール電極構造についても特に限定されるものではなく、ＢＧＡ基板裏面にボール電極がアレイ状に形成されている構造であれば良い。また、当然ながら、ＢＧＡ回路配線基板に搭載する半導体チップ寸法は限定されるものではなく、ボール電極の寸法、封止樹脂厚、封止樹脂などの材料構成も特に限定されるものではない。また、本発明ではボール電極の配置について代表的な１種類を実施例として記載したが、本発明では半導体チップと回路配線基板を接続するバンプ電極が作る仮想線上にボール電極を配置しないことを特徴としているものであるため、バンプレイアウトがエリア配置になっている場合は、ボール電極の配置されない領域がエリア配置となっても良いものである。さらに、ＢＧＡ搭載回路配線基板もボール配置方法を代表的な１種類を例にとり説明したが、バンプ電極からＢＧＡボール電極側に金属が貫通している様な形状であっても何ら問題はない。なお、バンプ電極から回路配線規範を貫通するバンプビア構造を用いる場合、本発明の効果は著しく向上する。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体チップが回路配線基板の種面にバンプ電極でフリップチップ実装されているＢＧＡ型半導体装置の回路配線基板裏面にアレイ状配置するＢＧＡボール電極が、バンプ電極の位置する仮想線上に配置されない領域を有する構造となっているため、大型チップをＢＧＡ化する場合に問題となっていた、ボール電極の局所的な応力歪に起因する半導体チップのバンプ電極破壊を防止することができる。特に、ボール電極の配置されない領域が、仮想線を中心として少なくとも半導体チップと隣接するバンプ径以上の面積領域を有している配置となっており、応力歪が最も影響する部分を領域として回避しているため、回路配線基板とＢＧＡを相互接続するボールに発生する応力歪を極めて小さくすることができ、ＢＧＡの実装接続信頼性を電子回路装置の信頼性を保証するのに充分な値まで向上することが可能となる。
【００４５】
さらに、半導体装置に構成するバンプ電極は、Ａｌ，Ａｕ，Ｗ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｔ，Ｐｄから選択される金属またはこれら金属を主成分とする合金であり、ＢＧＡボール電極はＰｂ，Ｓｎ，Ａｇ，Ｓｂ，Ｚｎ，Ｂｉから選択される金属またはこれら金属を主成分とする合金であるため、ＢＧＡ半導体装置を回路配線基板に実装した場合、バンプ電極はボール電極に比較して高融点金属になり、ＢＧＡ半導体装置を回路配線基板に実装する場合に、ＢＧＡボール電極部分の接続でバンプ電極が変形することなく、バンプ応力歪の緩和に充分な高さ寸法を維持することが可能になる。さらに、ＢＧＡ半導体装置を構成する回路配線基板は半導体チップのボンディングパッドが位置する仮想線部分の主面にバンプ電極を有していることと、仮想線部分の裏面にはボール電極が配置されない領域を有する構造となっているため、任意の半導体チップをフリップチップ実装する場合、電子機器を構成する実装基板の端子レイアウトを変更することなくＢＧＡ回路配線基板の半導体チップ接続用バンプ電極の配置レイアウトのみを変更することで任意の半導体チップを実装することができ、電子機器の製造コストを容易に低減することが可能になる。
【００４６】
また本発明によれば、半導体チップが回路配線基板主面にバンプ電極によりフリップチップ実装され、回路配線基板裏面にはボール電極がアレイ状に配置されている半導体装置の製造方法が、半導体チップのボンディングパッドが位置する仮想線部分の主面にバンプ電極を有し、仮想線部分の裏面にＢＧＡボール電極が配置されない領域を有する回路配線基板を形成する工程と、回路配線基板のバンプ電極を半導体チップのバンプ電極と位置合わせする工程と、回路配線基板裏面のボール電極が配置されない領域に少なくとも加熱機構または振動機構のうちいずれか一方を有する尖形冶具を位置合わせして加熱または振動のうち少なくとも１機構を用いバンプ電極を接合する工程を備えているため、従来まで問題となっていたバンプ電極を有さないペレット状態の半導体チップを対象としても容易にフリップチップ実装が可能になる。さらに、ボール電極の配置されない禁止領域は少なくとも半導体チップを接続するバンプ径以上の面積領域を有することと、尖形冶具が隣接するボール電極に接触しない面積領域以上を有することを特徴としているため、尖形冶具を回路配線基板に対して容易に接触させることが可能になり、ボンディングにより尖形冶具周囲のボール電極がダメージを受けることもない。以上の様に、本発明によれば、ＢＧＡ半導体装置の実装接続信頼性を低コストで極めて向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明の基本原理としての第１実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図２】第１実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図３】図２の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図４】第１実施形態に係る半導体装置を示す部分拡大断面図。
【図５】第１実施形態に係る半導体装置を説明するための平面図。
【図６】第１実施形態に係る半導体装置の効果を説明するための特性図。
【図７】第１実施形態に係る半導体装置の効果を説明するための特性図。
【図８】（ａ）第１ないし第３実施形態に係る半導体装置の効果を説明する特性図、（ｂ）第１および第２実施形態に係る半導体装置の効果を説明する特性図。
【図９】本発明の第２実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図１０】第２実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図１１】図１０の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図１２】第２実施形態に係る半導体装置を示す（ａ）部分拡大断面図、（ｂ）（ｃ）平面図。
【図１３】（ａ）第２実施形態に係る半導体装置の効果を説明するための特性図、（ｂ）第１ないし第３実施形態の効果を説明するための特性図。
【図１４】本発明の第３実施形態に係るＢＧＡ型半導体装置の構成を示す（ａ）断面図および（ｂ）平面図。
【図１５】第３実施形態の半導体装置の製造方法を（ａ）ないし（ｄ）の工程で示す断面図。
【図１６】図１５の続きの工程を（ｅ）ないし（ｇ）で示す断面図。
【図１７】第３実施形態に係る半導体装置を示す（ａ）部分拡大断面図、（ｂ）（ｃ）平面図。
【図１８】（ａ）第３実施形態に係る半導体装置の効果を説明するための特性図、（ｂ）第３実施形態の効果を説明するための特性図。
【図１９】（ａ）本発明の第４実施形態に係るＢＧＡ型半導体装置を示す平面図、（ｂ）本発明の第５実施形態に係るＢＧＡ型半導体装置を示す平面図。
【図２０】従来のフリップフロップ実装構造およびＢＧＡ型半導体装置をそれぞれ示す断面図。
【符号の説明】
１ 半導体チップ
２ ＢＧＡ回路配線基板
３ 封止樹脂
４ ボール電極
５ 封止樹脂がＢＧＡ回路配線基板と接触する仮想線
６ ボール電極配置禁止領域
７ 電子回路装置を構成する回路配線基板
８ バンプ電極
１１ 半導体チップ接続端子
１２ ボール形成端子
１３ ヒータ
１４ ヒートツール
１５ バンプ径
２１ ボンディングパッド
２２ バリアメタル
２３ 半導体チップ接続端子
２４ ソルダーレジスト
２５ パッシベーション膜
３１ 最大剪断歪
３２ カバープレート
３３ スティフナー
３４ ＴＡＢインナーリード
３５ ＴＡＢテープ
３６ 応力緩和配線
Claims (1)
- 複数個のボンディングパッドを有する半導体チップと、主面にバンプ電極により前記半導体チップがフリップチップ実装されると共に裏面にボール電極用のパッドが配置された回路配線基板と、を備えるボールグリッドアレイ型半導体装置において、
前記ボール電極用のパッドが、前記主面に前記バンプ電極が配置されている領域に対応する前記裏面の領域であって、該ボール電極に内在する応力歪により該バンプ電極に局所的な応力歪が集中的に発生して全体的なバンプ応力歪が増幅される領域であるボール電極配置禁止領域以外の領域に配置され、
前記ボール電極用のパッドは、前記回路配線基板の前記裏面の全面にわたり所定間隔でアレイ状に配列され、かつ、前記半導体チップの外形に一致する四角形の内側にも配列され、
前記ボール電極配置禁止領域は、前記半導体チップを接続するための前記バンプ電極の径よりも広い幅の面積領域を有し、かつ、前記主面に前記バンプ電極が設けられる前記四角形の外縁の前記回路配線基板の前記裏面に設けられ、
前記回路配線基板は、前記半導体チップの外形より小さい外形寸法を有し、
前記バンプ電極は、前記半導体チップと前記回路配線基板の主面との間に所定の配置で設けられている、
ことを特徴とするボールグリッドアレイ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991698A JP3919353B2 (ja) | 1998-09-03 | 1998-09-03 | ボールグリッドアレイ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991698A JP3919353B2 (ja) | 1998-09-03 | 1998-09-03 | ボールグリッドアレイ型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077556A JP2000077556A (ja) | 2000-03-14 |
| JP3919353B2 true JP3919353B2 (ja) | 2007-05-23 |
Family
ID=17200107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24991698A Expired - Fee Related JP3919353B2 (ja) | 1998-09-03 | 1998-09-03 | ボールグリッドアレイ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3919353B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4422464B2 (ja) | 2003-11-12 | 2010-02-24 | 北陸電気工業株式会社 | コネクタチップ及びその製造方法 |
| JP5223571B2 (ja) | 2008-09-30 | 2013-06-26 | 富士通株式会社 | 半導体装置、基板設計方法、基板設計装置 |
| JP5577734B2 (ja) * | 2010-02-17 | 2014-08-27 | 日本電気株式会社 | 電子装置および電子装置の製造方法 |
-
1998
- 1998-09-03 JP JP24991698A patent/JP3919353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077556A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8952527B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| US7122905B2 (en) | Microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
| US20020030261A1 (en) | Multi-flip-chip semiconductor assembly | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JP4243488B2 (ja) | フリップ・チップ相互接続を備えたチップ・スケール・パッケージ | |
| US6320254B1 (en) | Plug structure | |
| US20070222072A1 (en) | Chip package and fabricating method thereof | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
| US6400034B1 (en) | Semiconductor device | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3919353B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| US20070085220A1 (en) | Re-enforced ball-grid array packages for semiconductor products | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| US6208027B1 (en) | Temporary interconnect for semiconductor devices | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041020 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |