JP3917679B2 - 低帯域幅暗号モジュールを持つ高帯域幅暗号システム - Google Patents

低帯域幅暗号モジュールを持つ高帯域幅暗号システム Download PDF

Info

Publication number
JP3917679B2
JP3917679B2 JP07550996A JP7550996A JP3917679B2 JP 3917679 B2 JP3917679 B2 JP 3917679B2 JP 07550996 A JP07550996 A JP 07550996A JP 7550996 A JP7550996 A JP 7550996A JP 3917679 B2 JP3917679 B2 JP 3917679B2
Authority
JP
Japan
Prior art keywords
data
block
host
key
cryptographic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07550996A
Other languages
English (en)
Other versions
JPH0934356A (ja
Inventor
エー.ブレイズ マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0934356A publication Critical patent/JPH0934356A/ja
Application granted granted Critical
Publication of JP3917679B2 publication Critical patent/JP3917679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/38Payment protocols; Details thereof
    • G06Q20/40Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/409Device specific authentication in transaction processing
    • G06Q20/4097Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
    • G06Q20/40975Device specific authentication in transaction processing using mutual authentication between devices and transaction partners using encryption therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Accounting & Taxation (AREA)
  • Signal Processing (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Finance (AREA)
  • Storage Device Security (AREA)

Description

【0001】
【産業上の利用分野】
本発明は暗号モジュールおよびそれらのホストプロセッサとの対話に関する。
【0002】
【従来の技術】
暗号モジュール、例えば、スマートカードは、多くの現代的な保安アプリケーションにおける重要な構築ブロックである。より詳細には、スマートカードの持つ改竄耐性パッケージング、低コスト、生来的な携帯性、およびホストとのルーズな結合のために、スマートカードは、ホスト自身に機密キーを格納することを信託できないような場合に、機密キー格納トークンとして使用するのに特に魅力的である。残念なことに、これら魅力的な特性は、同時に、幾つかのアプリケーションに対しては、スマートカードの利用性を制限する。例えば、スマートカードのルーズな結合と低コスト特性は、典型的には、スマートカードがデータをそれと結合されるホストの速度と同程度の速さでは処理できないことを含蓄する。
【0003】
帯域幅要件は、幾つかのアプリケーション(例えば、デジタル署名)においては、僅かであるために、スマートカードの低帯域幅は、これらアプリケーションにおいてはそれらの実現の障害とはならない。ただし、他のアプリケーション(例えば、暗号ファイル、暗号リアルタイムトラヒック、暗号マルチメディア、暗号ビデオなど)においては、これら自身の帯域幅インテンシブ特性のために、スマートカードの機密キーの下での多量のデータの暗号化および平文化が必要とされる。これらアプリケーションに対しては、現存のスマートカードの帯域幅は、システム全体の速度が、カードインタフェースの遅延と帯域幅、並びに、これらスマートカード内に埋め込まれたマイクロプロセッサの計算能力によって制限されるために、重大なボトルネックとなる。
【0004】
【発明が解決しようとする課題】
これら問題を解決するために、スマートカード(およびそのホストあるいはカードリーダへのインタフェース)の処理性能を接続されるホストの処理能力と匹敵するように設計しようとする試みがある。ただし、この試みは、スマートカードの厳しい寸法要件を考えると、常に技術的に可能ではない。さらに重要なことに、接続されるホストの処理能力と匹敵するようにスマートカードの処理能力を増加させることは、システムの総コストを著しく増加させ、恐らくは、多くのアプリケーションに対しては、コスト的に現実的でなくなる。他の解決策として、スマートカードの動作をキー格納機能にのみ限定し、これによって、できるだけ多くの処理負荷を、低速な計算能力に制限をもつスマートカードから、より高速で強力な処理能力を持つホストにシフトしようとする考えがある。ただし、この考えは、スマートカードを保安用途に用いようとする目的自身を、これらの解決策の実現のためには任意の暗号タスクの遂行の前に暗号キーをホストに利用できるようにすることが要求されるために、覆すこととなる。つまり、この解決策の実現は、ホストプロセッサに機密キーが信託されることを含蓄し、これは、様々な機密突破に対する窓を開放することとなる。従って、従来の技術の一つの問題は、スマートカードの機密キーを使用して多量のデータを暗号化および平文化するための安全な暗号システム(cryptograhic system)が存在しないことである。
【0005】
【課題を解決するための手段】
本発明は、信託されているが、ただし、低帯域幅の暗号モジュールが、信託されてないが、ただし、高速なホストプロセッサの処理能力を使用する、高帯域幅機密キー、暗号化/平文化エンジンとして機能することを可能にするためのシステムに関する。このシステムによって、ホストに機密キーを洩らすことなしに、多量の暗号化/平文化タスクの遂行が可能になる。この暗号モジュールは、例えば、スマートカードあるいは標準に準拠するPersonal Computer Memory Card International Association(PCMCIA)デバイスであり得る。
【0006】
本発明の原理の一つの実現においては、ホストプロセッサがホストによって受信されたデータのブロックのコンパクトな表現を計算(生成)する。このコンパクトなデータ表現が、次に、暗号モジュールに送信され、暗号モジュールによってこのコンパクトなデータ表現がその中に格納された暗号キーの下で暗号化され、結果としてブロックキーが形成され、これがホストに送り返される。ホストが次にこのデータのブロックをブロックキーの下で暗号化する。このプロセスがホストによって受信された平文テキストデータの各ブロックに対して、あるブロックに対するキーと別のブロックに対するキーとの間に有効な相関が存在しないような方法にて反復される。本発明の一面によると、平文テキストデータのブロックのコンパクトな表現は平文テキストデータの暗号化されたブロック内に含まれる。さらに、結果としての暗号テキストのサイズは、暗号化プロセスをホスト上でランする他のアプリケーションに対して透明にするために、平文テキストデータのサイズと同一にされる。
【0007】
暗号化されたデータの平文化は、上に説明の暗号化プロセスの逆を行なうことによって達成される。より詳細には、ホストが、暗号化されたデータの形式での暗号テキストのブロックと暗号化されたデータのそのブロックの一つのコンパクトな表現を受信すると、ホストは、暗号テキストのそのブロックのコンパクトな表現を暗号モジュールに送信する。暗号モジュールは、その暗号キーと、暗号テキストのそのブロックの受信されたコンパクトな表現を使用して、ブロックキーを回復する。暗号モジュールが、次に、このブロックキーをホストに送り返し、ホストが、このキーを使用して、暗号テキストのそのブロックを平文化する。
【0008】
【実施例】
図1は本発明の暗号化/平文化構成のために使用されるように設計されたシステムのブロック図である。図1のブロック図は、携帯暗号化モジュールあるいはスマートカード20、カードリーダ/ライタ30およびホスト42を示す。図1においては、カードリーダ/ライタ30は、別個のスタンドアローン要素として示されるが、カードリーダ/ライタ30は、ホスト42内に含ませることもできるものと理解すべきである。
【0009】
スマートカード20の主要な要素には、マイクロプロセッサ22、アナログインタフェースチップ21、変圧器29の誘導コイル24、および容量性プレート25−28が含まれる。スマートカードの全ての要素は、好ましくは、スマートカードの表面下に薄層化され、外部コンタクトに侵入者がアクセスできないようにされる。マイクロプロセッサ22は、中央処理ユニットおよび図1と2に示されるプログラムインストラクションの幾つかを格納する内部メモリユニットを持つ。マイクロプロセッサ22の内部メモリユニットは、また、マイクロプロセッサ22によって、カードリーダ/ライタ30を介して、ホスト42にデータを送信するためあるいはこれから受信するために実行されるプロトコルおよび関連するソフトウエアプログラムを含む。これらソフトウエアプログラムは、また、図2と3に示されるプログラムインストラクションとの関連でデータをこれもマイクロプロセッサ22の内部メモリユニット内に格納される暗号キーの下で暗号化および平文化するために使用されるブロック暗号化アルゴリズム、例えば、周知のData Encryption Standard(DES)アルゴリズムを含む。
【0010】
スマートカード20の属性の中で特に重要な事項は、a)マイクロプロセッサ22が制限された計算能力を持ち、このために、スマートカード20が特定の時間期間内に暗号化平文化できる量が限定されること、およびb)スマートカード20とホストとの間のリンクの帯域幅が限られることである。
【0011】
スマートカード20へのあるいはこれからの全ての入力は、アナログインタフェースチップ21を経由される。チップ21は、マイクロプロセッサ22へのあるいはこれからの情報の転送を行い、また、カードリーダ/ライタ30からの電力をスマートカード20に分配する。より具体的には、アナログインタフェースチップ21が変圧器29の誘導コイル24、32とのメイティングを通じて電力を受けると、アナログインタフェースチップ21は電力のコンディショニングの後に、これをマイクロプロセッサ22に分配する。同様にして、スマートカード20の容量性プレート25、26、27、28とカードリーダ/ライタ30の容量性プレート35、36、37、38との間のメイティングを介してこれに転送されるデータに対して、クロック回復と信号のコンディショニングがアナログインタフェースチップによって遂行される。スマートカード20の寸法の制約のために、容量性プレート25、26、27、28がカードリーダ/ライタ30からスマートカード20に運ぶことができる情報の量には限界がある。従って、スマートカード20は、CPUの制限を持つのに加えて、帯域幅の制限も持つ。
【0012】
スマートカード20の電力とデータ転送特性との関連で上で説明したカードリーダ/ライタ30の様々な要素に加えて、カードリーダ/ライタ30は、さらに、電源31、ユニバーサル非同期受信機送信機(Universal Asynchronous Receiver Transmitter、UART)41、マイクロプロセッサ39、およびアナログインタフェース回路40を含む。スマートカード20内に含まれる要素の幾つかは、カードリーダ/ライタ30内でも使用される。例えば、物理的に同一のマイクロプロセッサを両方のマイクロプロセッサ22、39に対して使用することができる。同様にして、アナログインタフェースチップ21と42のデータ転送機能は、殆ど同一である。電源31は、電力を、カードリーダ/ライタ30とスマートカード20に、後者が前者に結合されたときに供給する。電源31は、また、カードリーダ/ライタ30から変圧器29を通じてスマートカード20に送られるクロック信号の同期を取る。UART41は、主として、特定の標準に従って非同期データを送受信するように構成された物理的インタフェースとして機能する。UART41は、クロック同期信号を電源31に送り、ホスト42から受信されたデータをマイクロプロセッサ39に転送し、マイクロプロセッサ39から受信されたデータをホスト42に送信する。
【0013】
ホスト42は、図1にデータ記憶領域として示されるデータ源50から平文テキストデータおよび/あるいは暗号テキストを受信する汎用コンピュータである。別の構成として、データ源50は、ホスト42にあるいはこれから、データベース管理システムからマルチメディアアプリケーションに至までの多様なアプリケーションと対応するデータを送信あるいは受信するように構成された通信網であることも考えられる。ホスト42は、そのメモリ内に、ソフトウエアプログラムおよび図2と3に示されるプログラムインストラクションの幾つかを格納する。ホスト42によって実行されるソフトウエアプログラムの主要なものとして、暗号化/平文化アルゴリズム、例えば、DESアルゴリズムがあるが、このアルゴリズムは、平文テキスト(あるいは暗号テキスト)データを一つあるいは複数の暗号キーの下で、暗号化(平文化)することを可能にする。このアルゴリズム内に含まれるインストラクションは、ホスト42が、おのおのが、それぞれB1 ...Bn とC1 ...Cn として呼ばれる一連のn個の個別のbビットブロックから構成される平文テキストデータBと暗号テキストCの大きなブロックに関して動作することを可能にする。
【0014】
ホスト42の内部メモリには、さらに、任意長ビットストリングの暗号ハッシュをリターンする公開関数に対するプログラムインストラクションが格納されている。この例においては、ホスト42は、ソース50から受信された平文テキストデータを処理することを信託される。ただし、ホスト42は、スマートカード20内に埋め込まれたマイクロプロセッサ22の内部メモリ内に格納されている暗号キーを知ることは許されない。従って、ホスト42は、単一の任意長ブロックを暗号化あるいは平文化するための充分な情報を得るために、スマートカード20と、単一の低帯域幅対話を遂行するように構成される。ただし、スマートカード20の援助と協力なしには、ホスト42は、スマートカード20から受信された情報を使用して他のブロックの暗号化あるいは平文化を行なうことはできない。
【0015】
図2は、本発明の原理を実現するためにホスト42とスマートカード20によって実行されるプログラムインストラクションの流れ図を示す。ホスト42がソース50から平文テキストデータのブロックを受信すると、これは、このデータのブロックを、ステップ201において示されるように、N個のサブブロックB1からBnに分割する。データの受信ブロックのサイズは、アプリケーションに依存するが、ただし、各サブブロックのサイズは、暗号関数によって決定される。平文テキストデータのブロックの分割は、ブロックのコンパクトな表現を得るために遂行される。この例においては、平文テキストデータのブロックのコンパクトな表現(すなわち、ブロックのメッセージ・ダイジェスト)は、そのブロック内の全てのビットを拡散(diffusing)することによって達成される。より詳細には、ステップ202において、コンパクト表現関数が開始される。つまり、ホスト42は、サブブロックの一つ、例えば、サブブロックB を選択し、そのブロック内のビットのハッシュを計算し、結果としてのハッシュH(B )を生成する。その後、ホスト42は、ステップ203において、残りのザブブロックB からB に関してこのハッシュ値H(B )との“排他的論理和”動作を遂行し、中間サブブロックI ...I ..を生成する。次に、ホスト42は、ステップ204において、中間サブブロックI ...I ..のハッシュ値hを計算する。次に、ステップ205において、ホスト42によって、中間サブブロックI が、サブブロックB のハッシュ値hとの“排他的論理和”動作を通じて計算される。ステップ206において、ホスト42は、スマートカード20に中間サブブロックI1を送信する。サブブロックI1は、上に説明のハッシュと“排他的論理和”動作の結果として、平文テキストデータのブロック内の全てのビットの指標を含むことに注意する。換言すれば、この平文テキストデータのブロック内の全てのビットがI1を生成するために拡散(diffused)されたことになる。
【0016】
中間サブブロックI1 を受信すると、スマートカード20が、ステップ207において、その暗号キーKの下で、中間サブブロックI1 を暗号化し、暗号化されたサブブロックC1 を生成する。スマートカード20は、ステップ208に進み、暗号キーKの下でサブブロックC1 を暗号化し、ブロックキーKs を生成する。その後、スマートカード20は、ステップ209において、暗号化されたサブブロックC1 をホスト42に送信し、ホスト42は、中間ブロックI2 からIn をブロックキーKs の下で暗号化し、サブブロックB2 からBn に対する暗号テキストC2 からCn を生成する。オプションとして、この暗号化は、チェーニング暗号化、例えば、Federal Information Processing Standards Publication 81、Government Printing Office、Washington、D.C.、1980 において定義されている暗号ブロックチェーニングプロセスにて遂行することも可能である。
【0017】
図3は、ホスト42とスマートカード20によって、本発明に従って暗号テキストデータのブロックを平文化するために実行されるプログラムインストラクションを流れ図にて示す。ステップ301に示されるように、ホスト42が暗号テキストデータのブロックを受信すると、これはこのデータのブロックをn個のサブブロックC1 −Cn に分割する。ステップ302において、ホスト42が第一の暗号ブロックC1 をスマートカード20に送信し、スマートカード20は、第一の暗号サブブロックC1 内のデータを暗号化し、ブロックキーKs を得る。その後、スマートカード20が、ステップ302において、第一の暗号テキストサブブロックC1 を平文化し、中間サブブロックI1 を得て、これがホスト42にブロックキーKs と一緒に送られる。ホスト42が、ステップ303において、このブロックキーKs を使用して、C2 −Cn を平文化し、中間サブブロックI2−Inを回復する。ホスト42は、次に、ステップ304に進み、中間サブブロックI2 −In に対するハッシュ値hを計算する。その後、ホスト42は、スマートカード20から受信された中間サブブロックI1 に関してハッシュ値hとの“排他的論理和”動作を遂行することによってB1 を回復する。ホスト42が、ステップ305において、そのサブブロックB1 内のビットのハッシュを計算することによって、結果としてのハッシュH(B1 )を生成する。ホスト42が、次に、ステップ406において、サブブロックB2 −Bn を回復する。ホスト42が、ステップ407において、サブブロックB2 −Bn を組み立てて平文テキストデータのブロックを再生する。テーブル1および2は、それぞれ、上の例に対する暗号化および平文化プロセスのための一例としてのプログラミングコードを示す。
【0018】
【表1】
Figure 0003917679
【表2】
Figure 0003917679
【0019】
注意すべき点として、上に説明の平文化プロセスは、暗黙のうちに、暗号化されたブロックのコンパクト表現がそのブロック内に含まれたデータ内に含まれることを想定するが、ただし、本発明の原理は、この要件なしに実現することも可能である。
【0020】
オプションとして、暗号テキストの勝手な改竄を検出するために、認証プロセスを暗号化および平文化タスクに追加することもできる。この認証プロセスは、単純に、各ブロックの第一のビットを、ある与えられた固定値(例えば、全て0)にセットすることから成る。平文化の際にこれらビットを調べることによって、暗号テキストの改竄を簡単に検出することができる。
【0021】
長所として、任意サイズのブロックを一回のカード対話にて暗号化あるいは平文化することができる。ここで、カードは、ある一つのデータのブロックの暗号化あるいは平文化のいずれかに対して、たった2度の暗号ブロック動作のみを遂行する。さらに、ホスト42は、スマートカード20へのオンラインアクセスなしでは、データを暗号化することも平文化することもできない。換言すれば、カードなしでは、そのカードと以前に対話したことのあるホストの場合であっても、暗号化および平文化は、暗号を見破るのと同程度に困難である。
【図面の簡単な説明】
【図1】本発明の暗号化/平文化構成のために使用されるように設計されたシステムのブロック図である。
【図2】図1の要素の幾つかによって本発明の原理に従ってデータを暗号化平文化するために実行されるプログラムインストラクションの流れ図である。
【図3】図1の要素の幾つかによって本発明の原理に従ってデータを暗号化平文化するために実行されるプログラムインストラクションの流れ図である。
【符号の説明】
20 スマートカード
21、40 アナログインタフェースチップ
22、39 マイクロプロセッサ
24、32 誘導コイル
25〜28、35〜38 容量性プレート
29 変圧器
30 カードリーダ/ライタ
31 電源
41 ユニバーサル非同期受信機送信機
42 ホスト
50 データベース

Claims (16)

  1. データを符号化するための方法であって、
    ホスト(42)が受信した平文データの1つのブロック内の全てのビットの指標を含むデータの指標を生成するステップと、
    該ホスト(42)からの該データの指標を暗号モジュール(20)において受信するステップと、
    該暗号モジュール(20)に記憶されている1つの暗号キーを使用して該暗号モジュール(20)内で該データの指標を暗号化するステップと、
    暗号化された該データの指標を該ホスト(42)に返送するステップとを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該データの指標は、データのブロックを表すハッシュ値であり、
    暗号化された該データの指標は、1つのブロックキーを形成し、該方法は、
    該暗号モジュール(20)から受信した該ブロックキーを使用して該ホスト(42)において該データのブロックを暗号化するステップをさらに含む方法。
  2. 請求項1に記載の方法において、該データのブロックを暗号化するステップは、データの結果としての暗号化されたブロックがその暗号化されてない相手と同数のビットを持つように該データのブロックを暗号化するステップを含む方法。
  3. 請求項1に記載の方法において、該ハッシュ値は、該暗号化されたデータのブロックから計算できることを特徴とする方法。
  4. 請求項1に記載の方法において、該ハッシュ値は、複数のサブブロックに分割されるデータの1つのブロックであり、少なくとも1つのサブブロックが該分割された複数のサブブロックから選択され、各サブブロックは、データの複数のビットを含み、それによって該少なくとも1つの選択されたサブブロックは、該データのブロック内のあらゆるビットに関して独立である方法。
  5. 請求項4に記載の方法において、該ブロックキーは、a) 該少なくとも1つの選択されたサブブロックの1つの暗号文を生成するための該値の第1の暗号化と、b) 該ブロックキーを導出するための該暗号文の第2の暗号化とによって生成される方法。
  6. データを平文化するための方法であって、
    ホスト(42)において暗号化されたデータと該データの指標とを受信するステップと、
    1つの暗号キーを備える暗号モジュール(20)に該データの指標を送信するステップ;および
    該暗号モジュール(20)おいて該データの指標を平文化するステップと、
    該平文化されたデータの指標を該ホスト(42)に返送するステップとを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該暗号化されたデータは、暗号文の1つのブロックであり、
    該データの指標は、該暗号文のブロックの1つのメッセージ・ダイジェストであり、
    該平文化するステップは、該暗号文のブロックを生成するのに以前に使用された1つのブロックキーを回復するステップを含み、
    該回復は、該暗号キーを使用して遂行され、該方法は、
    該ブロックキーを使用して該ホスト(42)において該暗号文のブロックを平文化するステップを含む方法。
  7. 請求項6に記載の方法において、該暗号文のブロックのメッセージ・ダイジェストは、該ホスト(42)によって受信された該暗号文のブロック内に含まれる方法。
  8. 1つの暗号キーを記憶している1つの暗号モジュール(20)を含む暗号化システムであって、該暗号モジュール(20)は、
    ホスト(42)が受信した平文データの1つのブロック内の全てのビットの指標を含むデータの指標をホスト(42)から受信するための手段(21,25,26,27,28)と、
    該暗号キーを使用して該データの指標を暗号化するための手段(22,20)と、
    該暗号化されたデータの指標を該ホスト(42)に返送するための手段(21,25,26,27,28)とを含み、該ホスト(42)は、
    該暗号モジュール(20)から該暗号化されたデータの指標を受信するための手段(40,35,36,37,38,39,41)を含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該データの指標は、データのブロックを表すハッシュ値であり、
    暗号化された該データの指標は、1つのブロックキーを形成し、該システムは、
    該受信したブロックキーを使用して該データのブロックを暗号化する手段(42)を含むシステム。
  9. 請求項8に記載のシステムにおいて、該値は、該暗号化されたデータのブロックから導出することが可能であるシステム。
  10. 請求項8に記載のシステムにおいて、該データのブロックを暗号化するための手段(42)は、暗号化されたデータブロックがその暗号化されてない相手と同一のビット数を持つことを保証するための手段(42)をさらに含むシステム。
  11. 暗号化されたデータと該データの指標とを受信するための手段(42)を備える1つのホスト(42)を含む暗号化システムであって、
    記憶されている暗号キーを備える暗号モジュール(20)に該データの指標を送信するための手段(42)と、
    該暗号キーを使用して該データの指標を平文化する手段(22)を備える暗号モジュール(20)と、
    該データの平文化された指標を該ホスト(42)に送信するための手段(21,25,26,27,28)とを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該暗号化されたデータは、暗号文の1つのブロックであり、
    該データの指標は、該暗号文のブロックの1つのメッセージ・ダイジェストであり、
    該平文化する手段は、該暗号文のブロックを生成するのに以前に使用された1つのブロックキーを回復する手段(22)を含み、
    該回復は、該暗号キーを使用して遂行され、該システムは、
    該ブロックキーを使用して該ホスト(42)において該暗号文のブロックを平文化する手段(42)を含むシステム。
  12. 請求項11に記載のシステムにおいて、該メッセージ・ダイジェストは、該ホストによって受信された暗号文のブロック内に含まれるシステム。
  13. データを暗号化するホスト(42)であって、該ホスト(42)が受信した平文データの1つのブロック内の全てのビットの指標を含むデータの指標を第1の暗号キーを記憶する暗号モジュール(20)に送信する手段(41,39,40,35,36,37,38)を含み、
    該データの指標は、データの1つのブロックを表すハッシュ値であり、
    該暗号モジュール(20)は、該第1の暗号キーの下で少なくとも1回変換されると共に該第1の暗号キーの指標をもたない情報を含む第2の暗号キーを該ホスト(42)に送信し、
    該ホストは、該第2の暗号キーの下で該データのブロック内の該データの少なくとも一部分を暗号化する手段を含むホスト。
  14. データを暗号化するホスト(42)であって、暗号化されたデータと該データの指標とを受信する手段(42)と該データの指標を暗号モジュール(20)に送信する手段(41,39,40,35,36,37,38)とを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該暗号化されたデータは、第1の暗号キーの下で以前に変換されたデータの1つのブロックであり、該データのブロックは、第2の暗号キーのもとで変換された複数のセグメントを含み、該第2の暗号キーは、該第1の暗号キーと該セグメント内のデータの関数であり、
    該データの指標は、該セグメントのうちの所定の1つの中に記憶されているデータと関連する1つのメッセージ・ダイジェストであり、それによって該暗号モジュール(20)が該第2の暗号キーを識別し、
    該第2の暗号キーを使用して該セグメントの少なくとも1つのサブセットを平文化する手段(42)を含むホスト。
  15. 暗号モジュール(20)であって、
    1つの暗号キーを記憶する手段(22)と、
    ホスト(42)が受信した平文データの1つのブロック内の全てのビットの指標を含むデータの指標をホスト(42)から受信する手段(21,25,26,27,28)と、
    データの指標を暗号化する手段(22)と、
    ホスト(42)にデータの該暗号化したデータの指標を送信する手段とを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該データの指標は、平文データの1つのブロックの部分としてのデータの1つのブロックのハッシュ値であり、
    該暗号化する手段は、該暗号キーの下で少なくとも1つの変換動作を実行して1つの異なる暗号キーを導出する手段を含み、該1つの異なる暗号キーは、該ホスト(42)に送信され、それによって該ホスト(42)が該異なる暗号キーの下で該ブロック内のビットを暗号化する暗号モジュール。
  16. 暗号モジュール(20)であって、
    第1の暗号キーを記憶する手段(22)と、
    ホスト(42)から暗号化されたデータを受信する手段(21,25,26,27,28)と、
    データを平文化する手段(22)と、
    ホスト(42)にデータを送信する手段(21,25,26,27,28)とを含み、
    該ホスト(42)は、信託されていないのに対して、該暗号モジュール(20)は、信託されており、
    該暗号化されたデータは、a) 該第1の暗号キーと複数のサブブロック内の暗号文データの関数である第2の暗号キーのもとで以前に暗号化され、b) データの1つのブロックの部分として該ホスト(42)によって受信された該複数のサブブロックのグループのうちの暗号文データの1つのサブブロックの少なくとも1つのメッセージ・ダイジェストを含み、
    該平文化する手段は、該暗号化されたデータの該メッセージ・ダイジェストから該第2の暗号キーを導出する手段を含み、該第2の暗号キーは、該ホスト(42)に送信され、それによって該ホスト(42)が該第1の暗号キーを知ることなく暗号化された残りのサブブロックを平文化する暗号モジュール。
JP07550996A 1995-03-31 1996-03-29 低帯域幅暗号モジュールを持つ高帯域幅暗号システム Expired - Fee Related JP3917679B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/415,015 US5696823A (en) 1995-03-31 1995-03-31 High-bandwidth encryption system with low-bandwidth cryptographic modules
US08/415015 1995-03-31

Publications (2)

Publication Number Publication Date
JPH0934356A JPH0934356A (ja) 1997-02-07
JP3917679B2 true JP3917679B2 (ja) 2007-05-23

Family

ID=23644008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07550996A Expired - Fee Related JP3917679B2 (ja) 1995-03-31 1996-03-29 低帯域幅暗号モジュールを持つ高帯域幅暗号システム

Country Status (5)

Country Link
US (1) US5696823A (ja)
EP (1) EP0735718B1 (ja)
JP (1) JP3917679B2 (ja)
CA (1) CA2168812C (ja)
DE (1) DE69604957T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747520B2 (ja) * 1996-01-30 2006-02-22 富士ゼロックス株式会社 情報処理装置及び情報処理方法
US5870470A (en) * 1996-02-20 1999-02-09 International Business Machines Corporation Method and apparatus for encrypting long blocks using a short-block encryption procedure
US6073235A (en) * 1997-06-24 2000-06-06 At&T Corp. Private broadcast communication system and method for private broadcast communication over a wired or wireless network
US6453416B1 (en) * 1997-12-19 2002-09-17 Koninklijke Philips Electronics N.V. Secure proxy signing device and method of use
RU2141729C1 (ru) * 1998-01-19 1999-11-20 Государственное унитарное предприятие Специализированный центр программных систем "Спектр" Способ криптографического преобразования блоков двоичных данных
EP0984630B1 (en) * 1998-09-01 2006-08-23 Irdeto Access B.V. Data communication system
US6779111B1 (en) 1999-05-10 2004-08-17 Telefonaktiebolaget Lm Ericsson (Publ) Indirect public-key encryption
AU2040801A (en) * 1999-12-03 2001-06-12 Cipheractive Communication Security Ltd. Encryption of partitioned data blocks utilizing public key methods and random numbers
US20030156715A1 (en) * 2001-06-12 2003-08-21 Reeds James Alexander Apparatus, system and method for validating integrity of transmitted data
US20030084298A1 (en) * 2001-10-25 2003-05-01 Messerges Thomas S. Method for efficient hashing of digital content
US7020160B1 (en) * 2001-12-17 2006-03-28 Supergate Technology Usa, Inc. Interface circuits for modularized data optimization engines and methods therefor
US8639849B2 (en) * 2001-12-17 2014-01-28 Sutech Data Solutions Co., Llc Integrated circuits for high speed adaptive compression and methods therefor
US7802108B1 (en) * 2002-07-18 2010-09-21 Nvidia Corporation Secure storage of program code for an embedded system
EP1397014A1 (en) * 2002-09-04 2004-03-10 SCHLUMBERGER Systèmes WIM (WAP Identification module) Primitives for handling the secure socket layer protocol (SSL)
US7681046B1 (en) * 2003-09-26 2010-03-16 Andrew Morgan System with secure cryptographic capabilities using a hardware specific digital secret
US7694151B1 (en) 2003-11-20 2010-04-06 Johnson Richard C Architecture, system, and method for operating on encrypted and/or hidden information
US20070132550A1 (en) * 2005-12-08 2007-06-14 Msystems Ltd. Electromechanical Lock Device And Method
GB2444286B (en) 2006-12-01 2011-06-08 Advanced Risc Mach Ltd Improving processing efficiency on secure systems having a host processor and smart card
US7773753B2 (en) * 2007-06-28 2010-08-10 Aladdin Knowledge Systems Ltd. Efficient remotely-keyed symmetric cryptography for digital rights management
FR2966953B1 (fr) * 2010-11-02 2015-08-28 St Microelectronics Rousset Procede de contremesure cryptographique par derivation d'une donnee secrete
US9213653B2 (en) 2013-12-05 2015-12-15 Intel Corporation Memory integrity
US10594491B2 (en) * 2015-12-24 2020-03-17 Intel Corporation Cryptographic system memory management
US9990249B2 (en) * 2015-12-24 2018-06-05 Intel Corporation Memory integrity with error detection and correction
US10346318B2 (en) 2016-09-13 2019-07-09 Intel Corporation Multi-stage memory integrity method and apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274085A (en) * 1979-06-28 1981-06-16 Motorola, Inc. Flexible mode DES system
US4941176A (en) * 1988-08-11 1990-07-10 International Business Machines Corporation Secure management of keys using control vectors
US5081678A (en) * 1989-06-28 1992-01-14 Digital Equipment Corporation Method for utilizing an encrypted key as a key identifier in a data packet in a computer network
JP3114991B2 (ja) * 1990-11-30 2000-12-04 株式会社東芝 データ通信システム
US5073935A (en) * 1990-12-17 1991-12-17 Jose Pastor Method for secure communication
DE4107266C2 (de) * 1991-03-07 1998-11-19 Deutsche Telekom Ag Verfahren zur schnellen Ver- oder Entschlüsselung großer Dateien mit Hilfe einer Chipkarte

Also Published As

Publication number Publication date
EP0735718A1 (en) 1996-10-02
DE69604957D1 (de) 1999-12-09
EP0735718B1 (en) 1999-11-03
CA2168812C (en) 2000-01-11
US5696823A (en) 1997-12-09
CA2168812A1 (en) 1996-10-01
DE69604957T2 (de) 2000-06-15
JPH0934356A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
JP3917679B2 (ja) 低帯域幅暗号モジュールを持つ高帯域幅暗号システム
US7499551B1 (en) Public key infrastructure utilizing master key encryption
US5568554A (en) Method for improving the processing and storage performance of digital signature schemes
JP3086887B2 (ja) 情報伝達方法、情報発信方法、情報再生方法及び通信装置
JP4782343B2 (ja) “ミドルマン”詐欺に対する可能性を減少すると同時に匿名のユーザを認証する方法
CN110969431B (zh) 区块链数字币私钥的安全托管方法、设备和***
US20060005028A1 (en) Methods and device for digitally signing data
GB2538052A (en) Encoder, decoder, encryption system, encryption key wallet and method
JP2004015667A (ja) Icカード間暗号通信方法、電子チケット流通システムにおけるicカード間暗号通信方法およびicカード
JPS6127751B2 (ja)
US7894608B2 (en) Secure approach to send data from one system to another
JP2725478B2 (ja) 暗号鍵配送方式
JP3967252B2 (ja) 暗号通信システム及び暗号通信装置
CN114374519B (zh) 一种数据传输的方法、***及设备
CN112699393B (zh) 一种并行总线数据传输方法和装置
JP3615281B2 (ja) 暗号鍵・復号鍵生成方法
JP2002330129A (ja) 暗号化装置、復号化装置および通信システム
JPH0373633A (ja) 暗号通信方式
JPH1188318A (ja) 認証用暗号鍵変更方法
JPS6172436A (ja) デイジタル署名方式
CN115688124A (zh) 一种传输交集数据的方法、装置及电子设备
Oberoi et al. A Survey on Cryptography, Encryption and Compression Techniques.
CN118199992A (zh) 一种数据加密的方法、装置、电子设备及存储介质
CN115580863A (zh) 一种车联网卡实名认证方法及***
CN115941278A (zh) 数据传输方法、装置、电子设备和计算机可读介质

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040419

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees