JP3916028B2 - Information recording device - Google Patents

Information recording device Download PDF

Info

Publication number
JP3916028B2
JP3916028B2 JP20263999A JP20263999A JP3916028B2 JP 3916028 B2 JP3916028 B2 JP 3916028B2 JP 20263999 A JP20263999 A JP 20263999A JP 20263999 A JP20263999 A JP 20263999A JP 3916028 B2 JP3916028 B2 JP 3916028B2
Authority
JP
Japan
Prior art keywords
recording
unit
power setting
test
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20263999A
Other languages
Japanese (ja)
Other versions
JP2000105924A (en
Inventor
昌義 吉田
吉隆 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP20263999A priority Critical patent/JP3916028B2/en
Publication of JP2000105924A publication Critical patent/JP2000105924A/en
Application granted granted Critical
Publication of JP3916028B2 publication Critical patent/JP3916028B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Head (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスクに対する記録電力を自動的に設定し、情報記録する情報記録装置の技術分野に属するものである。
【０００２】
【従来の技術】
従来から、追記可能な光記録媒体として、有機系色素の状態変化を利用し、同一箇所に一度だけ情報を書き込めるライトワンス（ＷＯ：Write Once）型の光ディスクが研究されている。
【０００３】
このような有機系色素を記録膜に用いたライトワンス型の光ディスクは、例えばトリフェニルメタン系色素、フルオラン系色素、あるいはシアニン系色素等が記録材料として使用される。これら記録材料は、光ビーム等の照射により記録部の表面近傍での蒸気圧が高くなり、その蒸気圧により溶融部が周辺に押し拡げられるという背面流動機構によってピットが形成され、デジタルデータの「１」と「０」とに対応させることができる。
【０００４】
ところで、このような有機系色素を用いた光ディスクは、記録材料により上述した背面流動を生じる温度等が異なるため、ピットを形成するために照射する光ビームのパワー（電力）がディスクの種類毎に異なっている。
【０００５】
そこで、従来は、このような有機系色素を用いた光ディスクに情報を記録するために、光ディスクの一部、例えば、コントロールトラックやリードインエリアに、その光ディスクにとって最適なレーザパワーをコード化して記録していた。
【０００６】
しかし、同一の記録材料を使用していても、個々のディスク毎に微妙に特性が異なる場合が多い。このため、レーザパワーを一律に加えたのでは、個々のディスクにとって、必ずしも最適のレーザパワーが照射されるとは言えない場合が多かった。
【０００７】
すなわち、従来のように、同種の光ディスクに対し一律なレーザパワーを供給していたのでは、周囲の環境の変化や、ディスク毎に記録再生特性か変化すること等の影響によって、安定した情報記録が行えないという不都合を生じていた。
【０００８】
そこで、従来は、実際の記録動作が開始される前に、レーザパワーのキャリブレーションを行っていた。このキャリブレーションは、光ディスクにテスト記録領域を設け、このテスト記録領域にレーザパワーを段階的に変化させてテスト信号を記録し、記録したテスト信号を再生することにより、その記録装置と、その記録媒体との組み合わせにおいて最適となる記録パワーで情報を記録するようしていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、記録媒体には、傷や埃等に起因する欠陥（ディフェクト）が存在する。かかる欠陥がテスト信号を書くべき位置に存在すると、記録信号（テスト信号）の信号品質を正確に検証できなくなるという問題があった。
【００１０】
つまり、本来は最適となる記録パワーでテスト信号が記録されたとしても、その記録位置に欠陥が存在すると、そのテスト信号の再生信号は最適な信号とは認められず、そのテスト信号の記録に用いられた記録パワーは最適な記録パワーとして設定されなくなってしまう。また逆に、最適な記録パワーで記録されたテスト信号ではないにも拘わらず、欠陥によってそのテスト信号の再生信号が最適な信号と認められ、最適ではない記録パワーを誤って最適な記録パワーとして設定されることがあった。その結果、従来は、記録装置と記録媒体との組み合わせにおいて最適となる記録パワーでの情報の記録が行われていない場合があった。
【００１１】
また、以上のような問題は、前記記録位置に欠陥が存在する場合のみならず、記録時において、サーボ系の異常、即ち外乱が発生した場合においても、最適な記録パワーによる記録が行われないことがあった。
【００１２】
本発明は、上述の問題点に鑑みてなされたものであり、テスト記録領域における欠陥の有無に拘わらず、最適な記録パワーを設定することが可能となる情報記録装置を提供することを課題としている。
【００１３】
また、外乱が発生した場合でも、最適な記録パワーを設定することが可能となる情報記録装置を提供することを課題としている。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、前記単位テスト記録領域毎の記録時間に対応した周期で前記位置情報を生成する位置情報生成手段と、前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、前記記録の行われる単位テスト記録領域における欠陥を検出する欠陥検出手段と、前記欠陥が検出された時には、当該欠陥が検出された前記単位テスト記録領域を識別する前記位置情報に対応する前記パワー設定値を、当該欠陥が検出された前記単位テスト記録領域に隣接する他の前記単位テスト記録領域を識別する前記位置情報に対応させて前記記憶手段に記憶させるパワー設定値保存手段と、を備える。
【００１５】
上記の課題を解決するために、請求項４に記載の発明は、記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、前記単位テスト記録領域毎に前記位置情報を生成する位置情報生成手段と、前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、前記記録されたテスト信号を前記単位テスト記録領域毎に当該単位テスト記録領域から再生し、当該再生結果が異常であるか否かを検出する検出手段と、前記再生結果が異常であると検出された時には、当該再生結果が異常であると検出された時に前記記録制御手段により位置情報に基づいて読み出される前記パワー設定値を、当該位置情報とは別の位置情報に対応させて前記記憶手段に記憶させるパワー設定値保存手段と、を備える。
【００１６】
上記の課題を解決するために、請求項７に記載の発明は、記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、前記単位テスト記録領域毎の記録時間に対応した周期で前記位置情報を生成する位置情報生成手段と、前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、前記記録の行われる単位テスト記録領域における欠陥を検出する欠陥検出手段と、を備え、前記記録手段は、前記欠陥が検出された時、当該欠陥が検出された前記単位テスト記録領域を識別する前記位置情報に対応する前記パワー設定値を用いて、当該欠陥が検出された前記単位テスト記録領域に隣接する他の前記単位テスト記録領域に前記テスト信号を記録するように構成される。
【００１７】
上記の課題を解決するために、請求項８に記載の発明は、記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、前記単位テスト記録領域毎に前記位置情報を生成する位置情報生成手段と、前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、前記記録されたテスト信号を前記単位テスト記録領域毎に当該単位テスト記録領域から再生し、当該再生結果が異常であるか否かを検出する検出手段と、を備え、前記記録手段は、前記再生結果が異常であると検出された時、当該再生結果が異常であると検出された時に前記記録制御手段により位置情報に基づいて読み出される前記パワー設定値を用いて、当該位置情報とは別の位置情報により識別される前記単位テスト記録領域に前記テスト信号を記録するように構成される。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて説明する。
【００２５】
（第１の実施形態）
［ＤＶＤ−Ｒ］
初めに、ＤＶＤ−Ｒの構造について説明する。図１は本発明の実施形態に関わるＤＶＤ−Ｒの構成の一例を示す斜視図である。図１においてＤＶＤ−Ｒ１は、色素膜５を備えた１回のみの情報の書込みが可能な色素型ＤＶＤ−Ｒであり、情報記録トラックとしてのグルーブトラック２と当該グルーブトラック２に再生光または記録光としてのレーザビーム等の光ビームＢを誘導するためにのガイドトラックとしてのランドトラック３が形成されている。
【００２６】
また、それらを保護するための保護膜７及び記録された情報を再生する再に光ビームＢを反射するための金蒸着面６を備えている。そして、このランドトラック３にＤＶＤ−Ｒのプリ情報に対応するプリピット４が形成されている。このプリピット４は、ＤＶＤ−Ｒ１の製造過程で予め形成されているものである。
【００２７】
更に、当該ＤＶＤ−Ｒ１においては、グルーブトラック２を当該ＤＶＤ−Ｒ１の回転速度に対応する周波数でウォブリングさせている。このグルーブトラック２のウォブリングによる回転制御情報の記録は、前記プリピット４と同様に、ＤＶＤ−Ｒ１の製造過程で予め行われる。
【００２８】
そして、ＤＶＤ−Ｒ１に記録情報（プリ情報以外の本来記録すべき画像情報等の情報をいう。以下同じ。）を記録する際には、後述の情報記録装置においてグルーブトラック２のウォブリングの周波数を検出することにより回転制御情報を取得してＤＶＤ−Ｒ１を所定の回転速度で回転制御すると共に、プリピット４を検出することにより、予めＤＶＤ−Ｒ１のプリ情報を取得し、プリ情報に含まれる最適出力情報に基づいて記録光としての光ビームＢの最適出力等が設定されると共に、プリ情報に含まれるアドレス情報に基づいて記録情報が対応する記録位置に記録される。
【００２９】
ここで、記録情報の記録時には、光ビームＢをその中心がグルーブトラック２の中心と一致するように照射してグルーブトラック２上に記録情報に対応する記録情報ピットを形成することにより記録情報を記録する。この時、光スポットＳＰの大きさは、図１に示すように、その一部がグルーブトラック２だけでなくランドトラック３にも照射されるように設定される。
【００３０】
また、このグルーブトラック２並びにランドトラック３に照射された光スポットＳＰの反射光を用いてプッシュプル法（ＤＶＤ−Ｒ１の回転方向に平行な分割線により分割された光検出器を用いたプッシュプル法（以下、ラジアルプッシュプル法という。））により、ウォブル信号にプリピット信号が重畳された複合信号が検出される。さらに、複合信号におけるプリピット信号成分からプリ情報を検出した当該プリ情報が取得されると共に、ウォブル信号成分から回転制御用及び記録制御用のクロック信号が取得される。
【００３１】
次に、本実施形態のＤＶＤ−Ｒ１に予め記録されているプリ情報及び回転制御情報の記録フォーマットについて、図２を用いて説明する。なお、図２において、上段は、記録情報における記録フォーマットを示し、下段の波形は記録情報を記録するグルーブトラック２のウォブリング状態（グルーブトラック２の平面図）を示し、記録情報とグルーブトラック２のウォブリング状態の間の上向き矢印は、プリピット４が形成される位置を模式的に示すものである。ここで、図２においては、グルーブトラック２のウォブリング状態は、理解の容易のため実際の振幅よりも大きい振幅を用いて示してあり、記録情報は当該グルーブトラック２の中心線上に記録される。
【００３２】
図２に示すように、本実施形態において ＤＶＤ−Ｒ１に記録される記録情報は、予め情報単位としてのシンクフレーム毎に分割されている。そして、２６のシンクフレームで１のレコーディングセクタが形成され、更に、１６のレコーディングセクタにより１のＥＣＣ（Error Correcting Code）ブロックが形成される。なお、１のシンクフレームは、前記記録情報を記録する際の記録フォーマットにより規定されるビット間隔に対応する単位長さ（以下、Ｔという。）の１４８８Ｔ倍（１４８８Ｔ）の長さを有しており、更に、１のシンクフレームの先頭の１４Ｔの長さの部分には、シンクフレーム毎の同期を取るための同期情報ＳＹが記録される。
【００３３】
一方、本実施形態においてＤＶＤ−Ｒ１に記録されるプリ情報は、シンクフレーム毎に記録される。ここで、プリビット４によるプリ情報の記録においては、記録情報の夫々のシンクフレームにおける同期情報ＳＹが記録される領域に隣接するランドトラック３上に、プリ情報における同期信号を示すものとして必ず１のプリピット４が形成される。更に、当該同期情報ＳＹ以外の当該シンクフレーム内の前半部分に隣接するランドトラック３上に、記録すべきプリ情報の内容（アドレス情報等）を担う２又は１のプリピット４が形成される（尚、同期情報ＳＹ以外の当該シンクフレーム内の前半部分については、記録すべきプリ情報の内容によってはプリピット４が形成されない場合もある。）。
【００３４】
この際、本実施形態においては、１のレコーディングセクタにおいては、駆動数番目のシンクフレーム（以下、ＥＶＥＮフレームという。）のみ又は奇数番目のシンクフレーム（以下、ＯＤＤフレームという。）のみにプリピット４が形成されてプリ情報が記録される。即ち、図２において、ＥＶＥＮフレームにプリピット４が形成された場合には（図２において実線上向き矢印で示す。）それと前後するＯＤＤフレームにはプリピット４が形成されない。
【００３５】
一方、グルーブトラック２には、全てのシンクフレームに亘って、１４０ｋＨｚ（１のシンクフレームが８波に相当する周波数）の基準ウォブリング周波数ｆ０でウォブリングされている。そして、後述のプリフォーマット検出部において、回転中のディスクからウォブリング周波数及びプリピット信号を検出することで、スピンドルモータの回転制御のための信号及び記録情報の記録制御のための信号が検出される。
［情報記録装置］
次に、本発明の第１の実施形態における情報記録装置について図３乃至図５に基づいて説明する。
【００３６】
図３に示すように、本実施形態の情報記録装置は、ピックアップ１０と、レーザーダイオード１１と、プリフォーマット検出部１２と、タイミング生成部１３と、パワー設定記憶部１４と、記録パターン発生部１６と、ストラテジー回路１６と、記録電流生成部１７と、アシンメトリー計測部１８と、判断制御部１９と、サンプルホールド回路２０と、ディフェクト検出部２１とを備えている。
【００３７】
ピックアップ１０は、図示しない偏光ビームスプリッタ、対物レンズ、光検出器等を含み、レーザーダイオード１１から出力される光ビームＢをＤＶＤ−Ｒ１の情報記録面に照射して、記録すべきデジタル情報を記録する手段である。また、ピックアップ１０は、前記光ビームＢのＤＶＤ−Ｒ１からの反射光に基づいてプリピット４及びグルーブトラック２のウォブリング周波数に対応する情報を含む複合信号ＣＸをラジアルプッシュプル方式により抽出し、プリフォーマット検出部１２に出力する。この複合信号ＣＸは、図４（ａ）に示すように、グルーブトラック２のウォブル信号と、当該グルーブトラック２と隣接するランドトラック３上のプリピット４に基づくプリピット信号との重畳信号である。また、ピックアップ１０は、光ビームＢの情報記録面からの反射光の総和信号を図４（ｅ）に示すような再生信号ＲＦとしてアシンメトリー（Asymmetry）計測部１８及びディフェクト（DEFECT）検出部２１に出力する。
【００３８】
プリフォーマット検出部１２は、基準ウォブリング周波数ｆ０を中心周波数とする帯域通過フィルタ等からなる図示しないウォブリング検出部と、ウォブリング検出部で検出した検出ウォブル信号を２値化する図示しないコンパレータとを備えており、ピックアップ１０から出力される前記複合信号ＣＸに基づいて、図４（ｃ）に示すような抽出ウォブル信号Ｗｂを出力する。また、プリフォーマット検出部１２は、図示しないプリピット信号検出部を備えており、ピックアップ１０から出力される前記複合信号ＣＸに基づいてプリピット信号を検出し、検出したプリピット信号を図４（ｂ）に示すようなプリピット検出信号ＬＰＰとして出力する。
【００３９】
タイミング生成部１３は、図５に示すように、シンク（ＳＹＮＣ）検出器３０と、ウォブルＰＬＬ（Phase Locked Loop）回路３１と、シンクゲート（ＳＹＮＣ ＧＡＴＥ）生成器３２と、Ｎ進フリーランニングカウンター（ＦＲＣ）３３と、カウンタ３４と、インバータゲート３５から構成される。タイミング生成部１３は、前記プリフォーマット検出部１２から出力されるプリピット検出信号ＬＰＰと抽出ウォブル信号Ｗｂに基づいて、クロック信号ＣＫ及び位置タイミングデータＴＭを生成し、ストラテジー回路１６及び記録パターン発生部１５に対してクロック信号ＣＫを、また、パワー設定記憶部１４及び制御判断部１９に位置タイミングデータＴＭを出力する。
【００４０】
図５に示すシンク検出器３０は、図示しないフリップフロップ回路等を備えており、１レコーディングセクタの先頭のシンクフレームに対応する同期信号を生成するためのプリピット４が、グルーブトラック２のウォブリングにおける最大振幅の位置に連続して３つ形成されていることを利用して当該１レコーディングセクタの先頭を示すプリピット４を検出し、検出シンク信号Ｓｄｔを生成している。つまり、プリフォーマット検出部１２からシンク検出器３０に対し、図６（ａ）に示すようなプリピット検出信号ＬＰＰが出力されると、シンク検出器３０は、ＬｏｗレベルからＨｉｇｈレベルに立ち上がるプリピット検出信号ＬＰＰを３つ連続して検出した場合に、図６（ｂ）に示すようにＬｏｗレベルからＨｉｇｈレベルに立ち上がる検出シンク信号Ｓｄｔを生成し、シンクゲート生成器３２に出力する。
【００４１】
シンクゲート生成器３２は、図示しないフリップフロップ回路及びカウンタ等を備えており、ウォブルＰＬＬ回路３１から出力されるクロック信号ＣＫの計数を、検出シンク信号ＳｄｔがＨｉｇｈレベルからＬｏｗレベルに立ち下がるタイミングで開始し、この計数値が３８０３７Ｔに達した時に、図６（ｃ）に示すようにＬｏｗレベルからＨｉｇｈレベルに立ち上がるセクタシンク信号Ｓｓを出力する。この３８０３７Ｔという値は、１レコーディングセクタの期間（１４８８Ｔ×２６）から、抽出ウォブル信号Ｗｂの周期（１８６Ｔ）の３．５倍の６５１Ｔを差し引いた値である。１レコーディングセクタの先頭のシンクフレームでは、３つのプリピット４が連続して形成されており、これらのプリピット４のうちの先頭のプリピット４に対応してプリピット信号ＬＰＰが出力されてから、前記シンク検出器３０によって検出シンク信号Ｓｄｔが出力されるまでの期間は抽出ウォブル信号Ｗｂの周期（１８６Ｔ）の３．５倍の６５１Ｔになるように設定されている。従って、シンクゲート検出器３２においては、１レコーディングセクタに相当する（１４８８Ｔ×２６）の期間から、この６５１Ｔを差し引いた期間である３８０３７Ｔを計数することにより、１レコーディングセクタの先頭のタイミングを推定し、このタイミングでセクタシンク信号Ｓｓを出力している。
【００４２】
Ｎ進フリーランニングカウンター３３は、前記セクタシンク信号Ｓｓが入力された時から、ウォブルＰＬＬ回路３１から出力されるクロック信号ＣＫ（周期Ｔ）の計数を開始し、以後、計数値が１４８８Ｔに達する毎にクリアされ、計数を繰り返す。そして、計数値が１４８８Ｔに達した時には、図６（ｄ）に示すようにＬｏｗレベルからＨｉｇｈレベルに立ち上がるキャリー信号ＣＲを出力する。つまり、このキャリー信号ＣＲの出力タイミングは、各シンクフレームの先頭のタイミングを示している。
【００４３】
カウンター３４は、ｎビットのバイナリカウンタであり、前記キャリー信号ＣＲのＨｉｇｈレベルからＬｏｗレベルへの立ち下がり毎に計数を行い、インバータゲート３５を介して出力されるセクタシンク信号ＳｓのＬｏｗレベルからＨｉｇｈレベルへの立ち上がりのタイミングで、計数値がクリアされるように構成されている。従って、本実施形態では、キャリー信号ＣＲがＨｉｇｈレベルからＬｏｗレベルへ立ち下がる毎に、カウンター３４から図６（ｅ）に示すように０〜２５を表す５ビットの位置タイミングデータＴＭが出力されることになる。キャリー信号ＣＲは、上述したように各シンクフレームの先頭のタイミングで出力されるから、この位置タイミングデータＴＭは、各シンクフレームの位置情報としての番号を表すことになる。
【００４４】
ウォブルＰＬＬ回路３１は、図示しない位相比較器、低域通過フィルタ、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）、分周器を備えて構成されており、周期Ｔのクロック信号ＣＫを出力する。位相比較器は、抽出ウォブル信号Ｗｂを一入力としてこれを分周された信号と位相比較し両者の位相差に応じた誤差信号を出力する。低域通過フィルタは、この誤差信号の低周波成分を通過させる。ＶＣＯは、この低域通過フィルタの出力に応じて発振周波数を変化させ、クロック信号ＣＫを出力する。分周器は、発振出力クロック信号ＣＫを分周して抽出ウォブル信号Ｗｂと同等の周波数の信号を生成し位相比較器の他入力に供給する。従って、このようなウォブルＰＬＬ回路３１から出力されるクロック信号ＣＫは、抽出ウォブル信号Ｗｂと位相同期がとられた信号となる。また、クロック信号ＣＫの周期はＴ（Ｔは、８−１６変調後のデータ系列におけるビット（チャネルビット）間隔に相当する）に設定されている。このクロック信号ＣＫは、このタイミング生成部１３内の各回路に供給されるだけでなく、図３に示すように記録パターン発生部１５及びストラテジー回路１６にも供給され、記録の際の基準のクロック信号となるものである。以上、本実施形態においては、シンク検出器３０、ウォブルＰＬＬ回路３１、シンクゲート検出器３２、Ｎ進フリーランニングカウンター３３、及びカウンター３４により位置情報生成手段が構成されている。
【００４５】
再び図３に戻り、パワー設定記憶部１４について説明する。パワー設定記憶部１４は、図７に示すように、カウンタ４０、インバータゲート４１、セレクタ４２、及びデュアルポートメモリー４３から構成されており、後述するＤＶＤ−Ｒ１上のテスト信号記録領域における各単位テスト信号記録領域毎の記録パワーの設定値を、位置タイミングデータＴＭに基づいて出力する。また、パワー設定記憶部１４には、制御判断部１９が接続されており、ディフェクト検出時においては、制御判断部１９による制御に応じて、記録パワーの設定値をデュアルポートメモリー４３の退避領域に記憶する。
【００４６】
記憶手段としてのデュアルポートメモリー４３は、ポートＰ１とポートＰ２の２つのポートを備えており、夫々のポートにおいて独立してデータの読み出しと書き込みを行うことができる。本実施形態においては、ポートＰ１においてデータの読み出しを行い、ポートＰ２においてデータの書き込みを行っている。ポートＰ１のアドレス端子には、上述した位置タイミングデータＴＭが供給されるように構成されており、ポート１のリード端子に制御判断部１９からリード信号を出力している間は、位置タイミングデータＴＭによって表されるアドレスに格納されたパワー設定値が、ポート１のデータ端子からパワー設定データＰＤとして出力される。また、このパワー設定データＰＤは、制御判断部１９に読み取られる。更に、ポート２のアドレス端子には、セレクタ４２の出力端子が接続されており、セレクタ４２のセレクタ端子には、制御判断部１９からセレクト信号が供給されるように構成されている。セレクト信号がＨｉｇｈレベルの場合には、セレクタ４２のＨ入力端子が有効になり、位置タイミングデータＴＭがポート２のアドレス端子に供給されることになる。また、ポート２のデータ端子には制御判断部１９からデータが出力される。従って、制御判断部１９からパワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６を出力し、タイミング生成部１３から出力される位置タイミングデータＴＭが更新されるタイミングで、ポート２のライト端子に制御判断部１９からライト信号を出力することにより、デュアルポートメモリー４３には、位置タイミングデータＴＭによって表されるアドレス値のメモリ領域にパワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６が書き込まれる。なお、デュアルポートメモリー４３は、アドレス値０〜２５により指定されるメモリ領域を有しており、アドレス値０〜１５のメモリ領域は通常のパワー設定値が書き込まれる領域、アドレス値１６〜２５のメモリ領域はディフェクト検出時の退避領域となっている。このようなデュアルポートメモリー４３のメモリ領域に書き込まれるパワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６は、レーザーダイオード１１の記録パワーを１６段階に分けた時の値であり、予め制御判断部１９の図示しないメモリーに格納されている。また、セレクト信号がＬｏｗレベルの場合には、セレクタ４２のＬ入力端子が有効になり、カウンタ４０の出力がポート２のアドレス端子に供給されることになる。カウンタ４０は、ディフェクト検出部２１から出力されるディフェクト検出信号ＤＦがＨｉｇｈレベルからＬｏｗレベルに立ち下がるタイミングで、計数値を１増加させる。本実施形態では、カウンタ４０の初期値は１６に設定されている。また、このカウンタ４０の出力がポート２のアドレス端子に供給されるのはセレクト信号がＬｏｗレベルとなった時であるが、制御判断部１９は、前記ディフェクト検出信号ＤＦがＬｏｗレベルからＨｉｇｈレベルに立ち上がるタイミングで、セレクト信号をＨｉｇｈレベルからＬｏｗレベルに切り換える。以上のような構成により、図８（ａ）に示すように、位置タイミングデータＴＭが０から２５まで出力されたとすると、ポート１のアドレス端子には、図８（ｂ）に示すように、この位置タイミングデータＴＭが供給され、ポート１のデータ端子からは、夫々の位置タイミングデータＴＭが表すアドレス値のメモリ領域に格納されたパワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６が読み出され、パワー設定データＰＤとして出力されることになる。ここで、図８（ｆ）に示すように、ディフェクト検出データＤＦが時刻ｔ１にてＬｏｗレベルからＨｉｇｈレベルに立ち上がると、制御判断部１９は、セレクト信号をＬｏｗレベルに切り換え、セレクタ４２のＬ入力端子を有効にする。これにより、カウンタ４０の出力がポート２のアドレス端子に供給されることになる。時刻ｔ１においては、カウンタ４０の出力は図８（ｄ）に示すように初期値の１６であり、１６がポート２のアドレス端子に供給される。また、時刻ｔ１においては、ポート１のデータ端子から読み出されるパワー設定値は、図８（ｃ）に示すようにＳｔｅｐ２である。従って、制御判断部１９がディフェクト検出データＤＦが時刻ｔ２にてＨｉｇｈレベルからＬｏｗレベルに立ち下がる時刻ｔ２のタイミングで、ポート２のライト端子にライト信号を出力することにより、アドレス値１６の領域にＳｔｅｐ２が書き込まれる。また、このディフェクト検出データＤＦがＨｉｇｈレベルからＬｏｗレベルに立ち下がる時刻ｔ２のタイミングでカウンタ４０の計数値は１増加され、図８（ｄ）に示すように１７になる。また、同様に、図８（ｆ）に示すように、ディフェクト検出データＤＦがＬｏｗレベルからＨｉｇｈレベルに立ち上がる時刻ｔ３のタイミングで、その時の読み出しデータであるＳｔｅｐ５がアドレス値１７の領域に書き込まれ、カウンタ４０の計数値は１８になる。以上のようにして新たに書き込まれたアドレス値１６とアドレス値１７のデータは、図８（ｂ），（ｃ）に示すように、位置タイミングデータＴＭの値が１６、１７となった時に読み出され、パワー設定データＰＤとして出力されることになる。以上のように、本実施形態においては、ディフェクト検出信号ＤＦが出力されない場合には、パワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６は、パワー設定データＰＤとして夫々１度づつ出力されることになるが、ディフェクト検出信号ＤＦが出力された時に読み出されるパワー設定値については、その後に改めてパワー設定データＰＤとして出力されることになる。
【００４７】
記録パターン発生部１５は、図９（ａ）に示すような記録データを発生させる回路であり、本実施形態では、テスト記録データとして、最短ピットに相当する３Ｔのデータと、最長ピットに相当する１１Ｔのデータとを１シンクフレームに相当する期間内に発生させる。記録パターン発生部１５には、タイミング生成部１３からの上述したクロック信号ＣＫが供給されており、このクロック信号ＣＫに同期して、これらの記録データが発生される。
【００４８】
ストラテジー回路１６は、前記記録パターン発生部１５から出力される記録データを、図９（ｂ）に示すようなレーザー変調信号ＭＳに変換する回路であり、記録データに対してパルス長制御及びマルチパルス分割等を施すことにより、レーザー変調信号ＭＳを生成している。このような変換を行うのは、主に隣り合ったピット同士の熱干渉及び熱蓄積を防止し、再生信号に含まれるジッター成分を減少させるためである。
【００４９】
記録手段としての記録電流生成部１７は、前記ストラテジー回路１６から出力されるレーザー変調信号ＭＳの振幅を、前記パワー設定記憶部１４から出力されるパワー設定データＰＤで変調する回路である。従って、図９（ｄ）に示すように、パワー設定データＰＤがＳｔｅｐ１である場合には、記録電流生成部１７から出力される記録電流ＷＣは、図９（ｃ）に示すようにＳｔｅｐ１に相当する電流値を有するものとなり、図９（ｄ）に示すように、パワー設定データＰＤがＳｔｅｐ２である場合には、記録電流生成部１７から出力される記録電流ＷＣは、図９（ｃ）に示すようにＳｔｅｐ２に相当する電流値を有するものとなる。これにより、レーザーダイオード１１のパワーレベルは、レーザー変調信号ＭＳがＨｉｇｈレベルの期間は、パワー設定データＰＤに対応した記録パワーレベルとなり、レーザー変調信号ＭＳがＬｏｗレベルの期間は、一定の低レベル（再生パワーレベル）となる。
【００５０】
アシンメトリー（Asymmetry）計測部１８は、以上のような各回路によりＤＶＤ−Ｒ１のテスト記録領域に書き込まれた記録データの再生信号について、各単位テスト記録領域毎にピーク値とボトム値を計測し、デジタルデータに変換して制御判断部１９に出力する回路である。アシンメトリー計測部１８は、図１０に示すようにピークホールド回路５０、ボトムホールド回路５１、及びＡ／Ｄ変換回路５２，５３から構成されており、再生信号ＲＦのピーク値をピークホールド回路５０により計測し、再生信号ＲＦのボトム値をボトムホールド回路５１により計測して、夫々Ａ／Ｄ変換回路５２，５３により、デジタルデータＰＫ，ＢＭに変換する。上述したような３Ｔと１１Ｔの周期を有し、パワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６に対応した電流値で振幅変調されたテスト信号を、１シンクフレームに相当する単位テスト記録領域（領域番号０〜２５）に記録し、再生を行った場合には、再生信号ＲＦは図１１に示すように出力される。この図１１に示す１つの単位テスト記録領域における再生信号ＲＦを拡大すると図１２（ｂ）のように表すことができる。なお、図１２（ａ）は記録データＷＤ、図１２（ｃ）は位置タイミングデータＴＭを示している。図１２（ｂ）に示すように、各単位テスト記録領域毎に、短ピット区間と長ピット区間の夫々の再生信号ＲＦが得られる。これらの再生信号ＲＦは、図１１からも判るように、各単位テスト記録領域毎に異なる値を有している。これは、上述したように、位置タイミングデータＴＭ（０〜２５）が変わる毎に、異なるパワー設定値Ｓｔｅｐ１〜Ｓｔｅｐ１６をパワー設定データＰＤとして出力し、このパワー設定データＰＤに応じて記録電流ＷＣの振幅を変調してテスト信号の記録を行ったためである。従って、夫々の単位テスト記録領域において、短ピット区間と長ピット区間の夫々の再生信号ＲＦの再生状態を所定の条件で判断し、双方共に最適な状態で再生されている単位テスト記録領域を選び出し、更に、当該単位テスト記録領域における記録に用いたパワー設定データＰＤのパワー設定値を前記デュアルポートメモリー４３から読み出すことにより、その情報記録装置及びＤＶＤ−Ｒ１に最適な記録パワーのパワー設定値を選ぶことができる。本実施形態では、短ピット区間におけるピーク値ＰＫ１とボトム値ＢＭ１、及び長ピット区間におけるピーク値ＰＫ２とボトム値ＢＭ２をアシンメトリー計測部１８から制御判断部１９に出力し、制御判断部１９において、短ピット区間におけるピーク値ＰＫ１とボトム値ＢＭ１の平均値ＡＶＥ１と、長ピット区間におけるピーク値ＰＫ２とボトム値ＢＭ２の平均値ＡＶＥ２を計算し、短ピット区間における平均値ＡＶＥ１と長ピット区間における平均値ＡＶＥ２との差分（アシンメトリー値）を計算し、その差分（アシンメトリー値）が０となる単位テスト記録領域の記録に用いたパワー設定値を最適なパワー設定値として選択するように構成した。図１３は、このような短ピット区間における平均値ＡＶＥ１と長ピット区間における平均値ＡＶＥ２との差分（アシンメトリー値）を各単位テスト記録領域毎にプロットした図である。本実施形態では、このような差分（アシンメトリー値）が０となる再生信号の記録に用いた記録パワーを最適記録パワーとして選定している。従って、図１３の場合には、領域番号８の単位テスト記録領域の記録に用いたパワー設定値Ｓｔｅｐ９が最適なパワー設定値とされる。但し、本発明は、このような構成に限られるものではなく、前記差分（アシンメトリー値）と再生信号に含まれるジッター成分との関係を予め測定しておき、ジッター成分が最も少なくなるように、最適パワーを選ぶようにしても良い。
【００５１】
記録制御手段及びパワー設定値保存手段としての制御判断部１９は、上述したように、アシンメトリー計測部１８から出力される計測値に基づいて前記（アシンメトリー値）を算出すると共に、パワー設定値の最適値を選定する。また、前記パワー設定記憶部１４を制御することにより、位置タイミングデータＴＭの出力タイミングに応じてパワー設定データを出力させると共に、ディフェクト検出時においては、その時の位置タイミングデータＴＭに対するパワー設定値を別の位置タイミングデータＴＭに対するパワー設定値としてデュアルポートメモリーに記憶させる。更には、記録電流生成部１７に対して書き込み信号ＷＲを出力することにより、記録動作を実行させる。
【００５２】
サンプルホールド（Ｓ／Ｈ）回路２０は、図９（ｅ），（ｆ）に示すように、記録データＷＤがＬｏｗレベルの期間において再生信号ＲＦのサンプリングを行うと共に、記録データＷＤがＨｉｇｈレベルの期間においてそのサンプリング値をホールドする回路である。このように、レーザーダイオード１１の出力パワーが再生レベルの時にのみ再生信号ＲＦのサンプリングを行う。このように、本実施形態においては、ピットが形成されるマーク部分ではなく、スペース部分における再生信号ＲＦを、ディフェクト検出用の再生信号ＲＦとして用いている。スペース部分にディフェクトが存在する場合でも、反射率の低下により、再生信号ＲＦのレベルが低下し、ディフェクトを検出することができる。
【００５３】
ディフェクト（DEFECT）検出部２１は、サンプルホールド回路２０の出力信号Ｄｓｈに基づいて、ディフェクトを検出する回路である。詳しくは、図１４に示すように、ピークホールド回路６０と、当該ピークホールド回路６０の時定数より長い時定数を有するピークホールド回路６１と、かかるピークホールド回路６１の出力信号の振幅レベルを調整するレベル調整部６２と、これらピークホールド回路６０の出力信号とレベル調整部６２の出力信号のレベル比較を行うコンパレータ６３とから構成されている。
【００５４】
ピークホールド回路６０は、サンプルホールド回路２０の出力信号Ｄｓｈのピークレベルを、設定された時定数に応じた時間だけ保持する。かかる時定数は、本発明によって補償する必要のあるディフェクトのうち、最も小さなディフェクトに応じて決定されるものであり、例えば、数μｓ程度に設定.される。この時定数に設定することにより、ピークホールド回路６０からは、ディフェクトの発生にほぼ追従してその振幅レベルが低下する、前記出力信号Ｄｓｈのエンベロープ信号Ｅ１が、コンパレータ６３の反転入力端子に出力される。
【００５５】
一方、ピークホールド回路６１は、前記ピークホールド回路６０で設定された時定数よりも十分大なる時定数であって、ディフェクトのうち、最も大なるティフェクトに対しても、後述する検出方法で十分に検出することが可能となる時定数である。例えば数ｍｓ程度に設定される。この時定数に設定することにより、ピークホールド回路６１からは、ディフェクトの発生に対して、その振幅レベルの低下が十分に遅れて追従する前記出力信号Ｄｓｈのエンベロープ信号Ｅ２がレベル調整部６２に供給される。
【００５６】
レベル調整部６２は、ディフェクトの発生していない状態において、ピークホールド回路６１から供給されたエンベロープ信号Ｅ２の振幅レベルが、ピークホールド回路６０から出力されるエンベロープ信号Ｅ１の振幅レベルより僅かに小となるように調整した後、かかる調整されたエンベロープ信号Ｅ３をコンパレータ６３の非反転入力端子に出力する。
【００５７】
そして、コンパレータ６３において、供給された各エンベロープ信号Ｅ１、Ｅ３が比較される。ディフェクトが発生しない場合には、ピークホールド回路６０、６１共に前記出力信号Ｄｓｈのピークレベルを保持し続けるが、ピークホールド回路６１から出力されるエンベロープ信号Ｅ２は、レベル調整部６２によってその振幅レベルはエンベロープ信号Ｅ１より僅かに小とされているため、コンパレータ６３からはＬｏｗレベルの信号が出力される。
【００５８】
一方、ディフェクトが発生した場合には、エンベロープ信号Ｅ１はピークホールド回路６０の時定数が上述のごとき短いため、ディフェクトの発生に応じてすぐに追従してその振幅レベルが低下するが、エンベロープ信号Ｅ３はピークホールド回路６１の十分に長い時定数によって、ディフェクトが発生してもその振幅レベルはすぐには追従して低下しないため、当該コンパレータ６３からは、図４（ｆ）に示すようにディフェクトが発生した期間（ｔ１０乃至ｔ１１）に対応するＨｉｇｈレベルのディフェクト検出信号ＤＦが出力される。
【００５９】
このようなディフェクト検出信号ＤＦは、上述したように、制御判断部１９及びパワー設定記憶部１４に出力され、パワー設定値の再書き込み処理が行われることになる。
［レーザーパワーキャリブレーション処理］
次に、以上のような本実施形態の情報記録装置において行われるレーザーパワーキャリブレーション処理を図１５（Ａ），（Ｂ）のフローチャート及び図１６のタイミングチャートを中心に説明する。
【００６０】
本実施形態のＤＶＤ−Ｒ１においては、通常の情報の記録再生は、プログラムエリアにおいて行われ、本実施形態におけるレーザーパワーキャリブレーション処理は、リードインエリアの内側に存在するテスト記録領域において行われる。また、本実施形態のテスト記録領域は、１レコーディングセクタ、即ち２６シンクフレームに相当する大きさを有しており、夫々１シンクフレームに相当する大きさの単位テスト記録領域から構成されている。領域番号０から領域番号１５までの単位テスト記録領域は、ディフェクトの検出の有無に拘わらずテスト信号のテスト記録が行われる領域である。また、領域番号１６から領域番号２５の単位テスト領域は退避領域であり、ディフェクトが検出された場合にのみ、ディフェクトが検出された領域番号０から領域番号１５までの単位テスト記録領域に記録される記録データと同じパワー設定値の記録データが記録される。
【００６１】
また、レーザーパワーキャリブレーション処理は、情報記録装置への電源投入時における初期設定の際、あるいは図示しない記録ボタン等の押下時において、主に制御判断部１９の制御の下で行われる。図１５（Ａ），（Ｂ）のフローチャートは、制御判断部１９による制御の流れを示したものである。
【００６２】
まず、レーザーパワーキャリブレーション処理が開始されると、図１５（Ａ）に示すように、パワー設定記憶部１４のセレクタ４２（図７参照）のセレクタ端子に対し、制御判断部１９からＨｉｇｈレベルの信号が供給される（ステップ１）。これにより、デュアルポートメモリー４３のポート２のアドレス端子には、タイミング生成部１３から出力される位置タイミングデータＴＭが供給されることになる。次に、位置タイミングデータＴＭが更新されたか否かが判定される（ステップ２）。タイミング生成部１３のカウンタ３４（図５参照）は、シンクゲート生成器３２（図５参照）から１レコーディングセクタの先頭のタイミング、即ちテスト記録領域の先頭のタイミングであることを示すセクタシンク信号ＳｓのＨｉｇｈレベルへの立ち上がりでクリアされるため、図１６に示すように位置タイミングデータＴＭが０になるタイミングである時刻ｔ２０においては、位置タイミングデータＴＭが更新されたと判定される（ステップ２：ＹＥＳ）。そして、デュアルポートメモリー４３のポート２のアドレス端子には、０が出力される（図１６（ｂ）における時刻ｔ２０のタイミングを参照）次に、位置タイミングデータＴＭが１６以上か否かが判定されるが（ステップ３）、ここでは位置タイミングデータＴＭは０であるため（ステップ３：ＮＯ）、制御判断部１９は、デュアルポートメモリー４３のポート２のデータ端子に接続されたデータバスに、パワー設定値を出力する（ステップ４）。パワー設定値は、制御判断部１９内のメモリーに、０〜１５の位置タイミングデータＴＭに対応させてＳｔｅｐ１〜Ｓｔｅｐ１６の１６段階に分割されて記憶されており、ここでは位置タイミングデータＴＭが０なので、パワー設定値としてＳｔｅｐ１が出力される（図１６（ｃ）における時刻ｔ２０のタイミングを参照）。そして、デュアルポートメモリー４３のライト端子にＨｉｇｈレベルに立ち上がる書き込み信号を出力することにより（ステップ５，図１６（ｇ）の時刻ｔ２０のタイミングを参照）、デュアルポートメモリー４３のアドレス値０の領域には、パワー設定値としてＳｔｅｐ１が書き込まれる（図７参照）。また、この時、ポート１のアドレス端子にも位置タイミングデータＴＭの０の値が出力されている（図１６（ｄ）の時刻ｔ２０のタイミングを参照）。従って、パワー設定値の書き込みから所定時間経過後の時刻ｔ２１（図１６参照）において、ポート１のリード端子に供給する読み出し信号をＨｉｇｈレベルのイネーブル状態とすることにより（ステップ６）、ポート１のデータ端子にはアドレス値０の領域に格納されたパワー設定値Ｓｔｅｐ１が読み出され（図１６（ｅ）参照）、パワー設定データＰＤとして記録電流生成部１７に出力される。その結果、領域番号０の単位テスト記録領域には、パワー設定値Ｓｔｅｐ１に対応した記録パワーで、記録データＷＤが記録されることになる。また、このポート１のデータ端子の出力は、制御判断部１９にも供給されており、制御判断部１９においては、読み出すパワー設定値がデュアルポートメモリー４３に格納されているか否かが判定される（ステップ７）。これは、デュアルポートメモリー４３のアドレス値１６〜２５の領域にパワー設定値が格納されていない場合には、そこでデュアルポートメモリー４３からの読み出しを終了させるためである。しかし、ここで、パワー設定値としてＳｔｅｐ１が格納されていたため（ステップ７：ＹＥＳ）、ステップ２からの処理を繰り返す。従って、ディフェクトの検出が行われない場合には、これ以降、位置タイミングデータＴＭが１から１５まで更新されるのに従って、パワー設定値Ｓｔｅｐ２〜Ｓｔｅｐ１６がデュアルポートメモリー４３のアドレス値１〜１５の領域に書き込まれ、また読み出されて、記録電流生成部１７に出力される。その結果、領域番号１〜１５の単位テスト記録領域には、これらのパワー設定値に対応した記録パワーで記録データＷＤが記録されることになる。そして、次に位置タイミングデータＴＭが１７に更新されると（ステップ２：ＹＥＳ）、ステップ３でＹＥＳと判定され、ステップ４とステップ５のパワー設定値の書き込み処理は実行されない。従って、デュアルポートメモリー４３のアドレス値１６〜２５の領域は、初期設定値の０のままである。その結果、ステップ７において、ポート１のデータ端子からは読み出すべきパワー設定値が出力されないと判定され（ステップ７：ＮＯ）、ポート１のリード端子に出力する読み出し信号をＬｏｗレベルに切り換え、ディスイネーブル状態とし、テスト記録領域への記録データの記録動作を終了させる。そして、このようにして領域番号０〜１５の各単位テスト記録領域に記録されたテスト信号としての記録データの再生させる。再生信号ＲＦは、アシンメトリー計測部１８に供給され、アシンメトリー計測部１８において各単位テスト記録領域における３Ｔと１１Ｔとデータに対する再生信号ＲＦのピーク値とボトム値がそれぞれ計測され、制御判断部１９においてアシンメトリー値が０となる単位テスト記録領域の記録に用いたパワー設定値が最適なパワー設定値として選択される。
【００６３】
一方、ディフェクト検出部２１によって、ディフェクトが検出され、Ｈｉｇｈレベルに立ち上がるディフェクト検出信号ＤＦが制御判断部１９に出力された場合には（図１６（ｉ）の時刻ｔ２２のタイミングを参照）、図１５（Ｂ）に示すような割り込み処理が実行される。まず、セレクタ４２のセレクタ端子に供給するセレクト信号がＬｏｗレベルに切り換えられる（ステップ１０，図１６（ｆ）の時刻ｔ２２のタイミング参照）。その結果、ポート２のアドレス端子には、位置タイミングデータＴＭではなく、カウンタ４０の出力値が供給されることになる。ここでは、カウンタ４０の出力値は初期値の１６であり（図１６（ｊ）参照）、ポート２のアドレス端子には１６が出力される（図１６（ｂ）の時刻ｔ２２のタイミング参照）。そして、ポート１のデータ端子から、この時のパワー設定値を読み出し（ステップ１１）、ポート２のデータ端子にセットし（ステップ１２）、ポート２のライト端子にＨｉｇｈレベルに立ち上がる書き込み信号を出力する（ステップ１３，図１６（ｇ）の時刻ｔ２３のタイミング参照）。その結果、デュアルポートメモリー４３のアドレス値１の領域に書き込まれるべきパワー設定値Ｓｔｅｐ２は、アドレス値１の領域だけでなく、アドレス値１６の領域にも書き込まれることになる。但し、この時、ポート１のアドレス端子には、位置タイミングデータＴＭの１が出力されているため、読み出されるパワー設定値は、アドレス値１の領域に書き込まれたパワー設定値だけである。アドレス値１６の領域に書き込まれたパワー設定値は、位置タイミングデータＴＭの値が１６になった時に読み出される（図１６の時刻ｔ２５のタイミング参照）。その結果、領域番号１６の単位テスト記録領域には、パワー設定値Ｓｔｅｐ２に対応した記録パワーで記録データが記録されることになる。また、以上のようにしてアドレス値１６の領域にパワー設定値Ｓｔｅｐ２を書き込んだ後は、セレクタ４２のセレクタ端子に出力するセレクト信号をＨｉｇｈレベルに戻し（ステップ１４，図１６（ｆ）の時刻ｔ２４のタイミング参照）、割り込み処理を終了する。なお、カウンタ４０の出力値は、ディフェクト検出信号ＤＦのＬｏｗレベルへの立ち下がりのタイミングで１７にカウントアップされる（図１６（ｊ）の時刻ｔ２６のタイミング）。また、図１６に示す例では、このような割り込み処理は、位置タイミングデータＴＭが４になった時にも実行され、この時のパワー設定値Ｓｔｅｐ５は、アドレス値４の領域だけでなく、アドレス値１７の領域に書き込まれることになる。
【００６４】
以上のように、本実施形態においては、ディフェクトが検出された場合には、その時のパワー設定値をデュアルポートメモリー４３の本来の書き込み領域であるアドレス値０〜１５の領域に書き込むだけなく、退避領域であるアドレス値１６〜２５の領域にも書き込む。その結果、記録データは、その時のパワー設定値に対応した記録パワーで、ディフェクトが検出された単位テスト記録領域に記録されるだけでなく、退避領域である領域番号１６〜２５の単位テスト記録領域にも記録されることになる。このように記録が行われたテスト記録領域の再生を行うと、ディフェクトが存在する単位テスト記録領域については、ディフェクトの影響により、パワー設定値に対応した適切な再生信号を得ることができないが、ディフェクトが存在しない退避領域としての単位テスト記録領域については、パワー設定値に対応した適切な再生信号を得ることができる。例えば、図１６の例では、ディフェクトの存在する領域番号１の単位テスト記録領域の再生を行っても、パワー設定値Ｓｔｅｐ２に対応した再生信号ＲＦは得られない。しかし、ディフェクトの存在しない領域番号１６の単位テスト記録領域においては、パワー設定値Ｓｔｅｐ２に対応した再生信号ＲＦを得ることができる。従って、ディフェクトが存在する場合でも、パワー設定値の評価を適切に行うことができ、情報記録装置及び記録媒体に最適なパワー設定値を選択することができる。また、テスト記録領域中の退避領域への記録は、ディフェクトが存在する場合のみに限られ、ディフェクトが存在しない単位テスト記録領域の記録データについてはそのまま評価に用いられるので、所定の短いテスト記録領域でパワーキャリブレーション処理を行うことができ、テスト記録領域の節約を行うことができる。また、キャリブレーション処理に要する時間も短縮することができる。
【００６５】
なお、上述した説明においては、ディフェクトが存在する場合に、デュアルポートメモリー４３におけるテスト記録領域中の退避領域へ記録するデータのポートＰ１からの読み出し及びポートＰ２への書き込み、並びにデュアルポートメモリー４３のライト端子に対する書き込み信号としてのライトパルス信号の出力を、全て制御判断部１９により行っていたが、このような構成では制御判断部１９に非常に速い処理スピードが要求される。そこで、制御判断部１９に対する負荷を低減させるために、パワー設定記憶部１４を図１７に示すような構成とすることも可能である。
【００６６】
図１７は、図７に相当するパワー設定記憶部１４の他の構成を示すブロック図であり、ライトパルス生成器４４、セレクタ４５、セレクタ４６及びリードパルス発生器４７を備えたところが図７に示した構成と異なっている。ライトパルス生成器４４は、ディフェクト検出信号ＤＦのＬｏｗレベルからＨｉｇｈレベルへの立ち上がりに同期して、書き込み信号としての所定幅のライトパルス信号を生成する回路であり、このライトパルス生成器４４から出力されるライトパルス信号は、カウンタ４０に接続されたインバータ回路４１及びセレクタ４６のＨｉｇｈ入力端子に供給される。セレクタ４６のもう一方のＬｏｗ入力端子には、制御判断部１９から出力されるライトパルス信号が供給されるようになっており、同じく制御判断部１９からセレクタ４６に出力されるセレクト信号によって、何れかの入力端子に供給されるライトパルス信号が選択されてデュアルポートメモリー４３のライト端子に供給される。図１７に示す構成においては、電源投入直後等の初期設定時においては制御判断部１９からセレクタ４６にＬｏｗレベルのセレクト信号が出力されるようになっており、デュアルポートメモリー４３のライト端子へのライトパルス信号の供給は、制御判断部１９から行われることになる。一方、通常動作時においては、制御判断部１９からセレクタ４６にＨｉｇｈレベルのセレクト信号が出力されるので、デュアルポートメモリー４３のライト端子へのライトパルス信号の供給は、ライトパルス生成器４４から行われることになる。
【００６７】
また、セレクタ４５は、デュアルポートメモリー４３におけるポートＰ２のデータ端子に対するデータの供給元を選択する回路であり、セレクタ４５には当該供給元のデータとして、制御判断部１９からのデータがセレクタ４５のＬｏｗ入力端子に供給され、また、デュアルポートメモリー４３におけるポートＰ１の出力データがセレクタ４５のＨｉｇｈ入力端子に供給されている。このセレクタ４５に供給される制御判断部１９からのセレクト信号は前記セレクタ４６に供給されるセレクト信号と共通であるため、電源投入直後等の初期設定時において制御判断部１９からセレクタ４５にＬｏｗレベルのセレクト信号が出力されると、デュアルポートメモリー４３のデータ端子へのデータの供給は、制御判断部１９から行われ、通常動作時においては、制御判断部１９からセレクタ４５にＨｉｇｈレベルのセレクト信号が出力されるので、デュアルポートメモリーのポートＰ１の出力データがそのままデュアルポートメモリー４３のポートＰ２のデータ端子に供給されることになる。
【００６８】
また、デュアルポートメモリー４３におけるポートＰ２のアドレスデータの元になるデータを選択するセレクタ４２は、図７に示す構成においても設けられていたが、図７に示す構成においてはカウンタ４０の出力値と位置タイミングデータＴＭの値の何れかを前記アドレスデータとして選択していたのに対し、図１７に示す構成においては、カウンタ４０の出力値と制御判断部１９から出力されるアドレスデータの何れかがデュアルポートメモリー４３におけるポートＰ２のアドレスデータとして選択される。また、このセレクタ４２に制御判断部１９から供給されるセレクト信号は、上述したセレクタ４５及びセレクタ４６に供給されるセレクト信号と共通である。従って、電源投入直後等の初期設定時において制御判断部１９からセレクタ４２にＬｏｗレベルのセレクト信号が出力されると、デュアルポートメモリー４３におけるポートＰ２のアドレス端子へのアドレスデータの供給は、制御判断部１９から行われ、通常動作時においては、制御判断部１９からセレクタ４２にＨｉｇｈレベルのセレクト信号が出力されるので、カウンタ１６の出力値がデュアルポートメモリー４３のポートＰ２のアドレス端子に供給されることになる。
【００６９】
そして、リードパルス発生器４７は、位置タイミングデータＴＭの値の切り替わりを検出し、その検出タイミングに同期してリードパルス信号を発生する回路であり、位置タイミングデータＴＭの値が更新される毎に、位置タイミングデータＴＭの値であるアドレス値が示す領域のパワー設定値を読み取り、当該パワー設定値がポートＰ１のデータ端子から出力されることになる。
【００７０】
以上のような構成される図１７に示すパワー設定記憶部１４においては、電源投入直後等における初期設定時に、制御判断部１９から、セレクタ４２、セレクタ４５、及びセレクタ４６に対してＬｏｗレベルのセレクト信号が供給される。従って、この場合には、制御判断部１９から出力されるライトパルス信号、アドレスデータ、及び書き込みデータに基づいて、デュアルポートメモリー４３におけるポートＰ２からのＳｔｅｐ１〜Ｓｔｅｐ１６までのパワー設定値の書き込みが行われる。
【００７１】
一方、通常動作時においては、制御判断部１９から、セレクタ４２、セレクタ４５、及びセレクタ４６に対してＨｉｇｈレベルのセレクト信号が供給される。従って、この場合には、ライトパルス生成器４４からＨｉｇｈレベルに立ち上がるライトパルス信号が出力される場合、即ちディフェクトが検出された場合にのみ、デュアルポートメモリー４３におけるポートＰ２へのデータの書き込みが行われることになる。これに対し、ポートＰ１のリード端子には、位置タイミングデータＴＭに応じてリードパルス発生器４７からリードパルス信号が出力されるので、Ｓｔｅｐ１〜Ｓｔｅｐ１６のパワー設定値がパワー設定データＰＤとしてポートＰ１のデータ端子から出力され、当該パワー設定値に応じた記録パワーでＤＶＤ−Ｒ１のテストの記録領域への記録が行われることになる。しかし、ディフェクトが検出された場合には、ライトパルス生成器４４からライトパルス信号が出力され、このタイミングで、ポートＰ１の出力データがそのままポートＰ２のデータ端子に供給され、カウンタ４０の出力値がポートＰ２のアドレス端子に供給される。例えば、位置タイミングデータＴＭの値が「１」の時、Ｓｔｅｐ２のパワー設定値に基づいてディスクへの書き込みが行われるが、この時にディフェクトが検出されたとすると、この時にポートＰ１のデータ端子から出力されているＳｔｅｐ２のパワー設定データＰＤがポートＰ２のデータ端子に出力され、カウンタ４０の初期値である１６のアドレスの領域に、前記Ｓｔｅｐ２のパワー設定値が書き込まれる。このように、ディフェクト検出時におけるデュアルポートメモリー４３に対する各信号及びデータの出力は、制御判断部１９を介することなく、ハードウェア回路により行われるため、制御判断部１９に対する処理の負荷を低減することができる。
【００７２】
（第２の実施形態）
次に、本発明の第２の実施形態を図１８乃至図２０に基づいて説明する。
【００７３】
本実施形態は、ディフェクトが検出された時の所定のパワー設定値による記録データの記録を、テスト記録領域中の退避領域に行うのではなく、ディフェクトが検出された単位テスト記録領域に隣接する単位テスト記録領域に記録するものである。
【００７４】
本実施形態においては、Ｓｔｅｐ１〜Ｓｔｅｐ１６のパワー設定値は、図１９に示すように制御判断部１９内のメモリーに、アドレス値に対応させて格納されている。また、制御判断部１９は、メモリーの一部をポインターとして用いており、ポインターが示す値と一致するアドレス値のパワー設定値を読み出し、デュアルポートメモリ４３のポート２のデータ端子に出力するように構成されている。
【００７５】
また、本実施形態においては、図７に示すようなカウンタ４０及びセレクタ４２を省略し、デュアルポートメモリー４３のポート２のアドレス端子には、位置タイミングデータＴＭが出力される。以下、図１８のフローチャートに基づいて、本実施形態におけるパワー設定値の退避処理について説明する。
【００７６】
パワーキャリブレーション処理が開始されると、まず、制御判断部１９は、ポインターの値を０に初期設定する（ステップ２０）。次に、位置タイミングデータＴＭの更新を判定し（ステップ２１）、更新された場合には、フラグが１であるか否かを判定する（ステップ２２）。このフラグは、図２０に時刻ｔ３０のタイミングで示すように、ディフェクト検出信号ＤＦがＨｉｇｈレベルに立ち上がる際に１に設定される。このフラグが１ではない場合には（ステップ２２：ＮＯ）、ポインターの値を１だけ増加させ（ステップ２３）、ポインターの値に等しいアドレス値のパワー設定値を内部のメモリーから読み出してポート１のデータバスにセットする（ステップ２４）。例えば、図２０の例では、時刻ｔ４０のタイミングではフラグが１ではないので、ポインターの値と等しいアドレス値０の領域に格納されたパワー設定値Ｓｔｅｐ１がセットされ、デュアルポートメモリー４３のアドレス値０の領域に書き込まれる（ステップ２５）。そして、フラグをクリアする（ステップ２６）。ここでは、フラグは０のままである。次に、ポート１のリード端子に出力する読み出し信号をＨｉｇｈレベルとし、イネーブル状態とする（図２０の時刻ｔ４１のタイミング参照）。これにより、第１の実施形態と同様に、領域番号０の単位テスト記録領域にパワー設定値Ｓｔｅｐ１に対応した記録パワーの記録データが記録されることになる。同様に、位置タイミングデータＴＭが１になると、デュアルポートメモリー４３のアドレス値１の領域にパワー設定値Ｓｔｅｐ２が書き込まれ、領域番号１の単位テスト記録領域にパワー設定値Ｓｔｅｐ２に対応した記録パワーの記録データが記録される。しかし、図２０に示すように、記録データの記録中の時刻ｔ３０のタイミングで、ディフェクトが検出され、ディフェクト検出信号がＨｉｇｈレベルに立ち上がると、フラグが１にセットされる。そして、位置タイミングデータＴＭが２に更新されると（ステップ２１：ＹＥＳ）、フラグの判定ルーチンであるステップ２２ではＹＥＳと判定され、パワー設定値のセットが行われる（ステップ２４）。この時、ポインターの値を１増加させるステップ２３は省略されるため、ポインターの値は、２のままである。従って、セットされるパワー設定値はＳｔｅｐ２のままであり、デュアルポートメモリー４３のアドレス値２の領域には、パワー設定値Ｓｔｅｐ２が書き込まれる（ステップ２５）。従って、このようにアドレス値２の領域に書き込まれたパワー設定値Ｓｔｅｐ２が読み出されることにより、領域番号１の単位テスト記録領域だけでなく、領域番号２の単位テスト記録領域にも、パワー設定値Ｓｔｅｐ２に対応した記録パワーで記録データが記録されることになる。なお、フラグは、デュアルポートメモリー４３へのパワー設定値の書き込み終了後にクリアされる（ステップ２６，図２０の時刻ｔ３１のタイミング参照）。
【００７７】
以下、上述の処理が繰り返され、Ｓｔｅｐ１６までのパワー設定値がデュアルポートメモリー４３に書き込まれ、また、各単位テスト記録領域に各パワー設定値に対応した記録パワーで記録データが記録される。図２０の例では、時刻ｔ３２のタイミングでもディフェクトが検出され、時刻ｔ３３のタイミングでデュアルポートメモリー４３のアドレス値５の領域にパワー設定値Ｓｔｅｐ４が書き込まれる。また、領域番号５の単位テスト記録領域にパワー設定値Ｓｔｅｐ４に対応する記録パワーで記録データが記録される。また、位置タイミングデータＴＭが１８になった時には、ポインターの値は１７になるが、この値に相当するアドレス値にはパワー設定値が存在しないため、制御判断部１９は、ポート１のデータバスに０を出力する。その結果、読み出すぺきパワー設定値が無いと判定され（ステップ２８）、読み出し信号をディスイネーブルとして（ステップ２９）、パワー設定値の読み出し処理を終了する。
【００７８】
本実施形態は、以上のように構成したので、所定の単位テスト記録領域にディフェクトが存在する場合でも、当該単位テスト記録領域の隣の単位テスト記録領域に、所定のパワー設定値に基づく記録パワーでの記録データの記録を行うことができ、最適なパワー設定値の選択を適切に行うことができる。また、テスト記録領域の節約、及びキャリブレーション処理の短縮化を実現できる。
【００７９】
なお、上述した各実施形態においては、デュアルポートメモリーへのパワー設定値の書き込み直後に、当該パワー設定値を読み出す構成としたが、本発明はこれに限られるものではなく、例えばパワーキャリブレーション処理が開始される前の初期設定時等において、Ｓｔｅｐ１〜Ｓｔｅｐ１６のパワー設定値をデュアルポートメモリーへ書き込んでおき、パワーキャリブレーション処理中においては、パワー設定値の読み出しと、ディフェクト検出時の退避処理のみを行うようにしても良い。また、パワー設定値を１６段階に分けたのはあくまでも一例であり、適宜変更可能である。
【００８０】
（第３の実施形態）
次に、本発明の第３の実施形態を図２１のブロック図及び図２２のフローチャートに基づいて説明する。
【００８１】
上述した各実施形態においては、ディフェクトの検出時にのみ、パワー設定値をデュアルポートメモリの退避領域へ退避させ、当該パワー設定値によりＤＶＤ−Ｒ上の退避領域にデータを記録するように構成した。しかしながら、ディフェクトの検出時だけではなく、データ記録中にサーボ系の異常、即ち外乱が発生した場合にも、テスト記録領域には所望の記録パワーによる記録が行われないことになる。そこで、本実施形態においては、ディフェクトの検出時だけでなく、外乱発生時においてもパワー設定値のデュアルポートメモリの退避領域への退避と、当該パワー設定値によるＤＶＤ−Ｒ上の退避領域へのデータの記録を行うように構成した。
【００８２】
また、本実施形態においては、テスト記録領域へのデータ記録とデータ読み込みを並行して行うのではなく、一旦全てのテスト記録領域へのデータ記録を行った後に、それぞれのテスト記録領域からデータを読み込んで外乱またはディフェクトの検出を行い、外乱またはディフェクトが検出された場合には、退避領域に再記録処理を行うように構成した。
【００８３】
図２１に本実施形態の情報記録装置のブロック図を示す。本実施形態の情報記録装置は、図２１に示すように、ピックアップ１０からの出力をＡ／Ｄ変換するＡ／Ｄ変換器７０と、Ａ／Ｄ変換後のデータを記憶するためのＲＡＭ７１を備えたところが第１の実施形態と異なる。
【００８４】
以下、本実施形態におけるレーザーパワーキャリブレーション処理を図２１のブロック図及び図２２のフローチャートを参照しながら説明する。
【００８５】
まず、本実施形態においては、図２２のフローチャートには図示しないが、第１の実施形態と同様に、位置タイミングデータＴＭに同期させて、デュアルポートメモリー４３のアドレス値０〜１５の領域に、Ｓｔｅｐ１〜Ｓｔｅｐ１６のパワー設定値を書き込み、更にＤＶＤ−Ｒ１のテスト記録領域にこれらのパワー設定値に基づいた記録データＷＤを位置タイミングデータＴＭに同期させて記録させる。なお、本実施形態においては、この記録時においてはディフェクトの検出は行わない。
【００８６】
以上のような記録が終了すると、ＣＰＵ１９は、図２２に示すように、まず内部のカウンターＮの値を０に初期化する（ステップＳ３０）。次に、カウンターＮをインクリメントした後（ステップＳ３１）、ＲＡＭ７１を例えば全ての値を０とするように初期化する（ステップＳ３２）。そして、前記テスト記録領域の再生を開始し、ピックアップ１０からの再生出力ＲＦをＡ／Ｄ変換器７０によって読み込み、前記テスト記録領域に記録された全てのデータをＲＡＭ７１に格納する（ステップＳ３３）。
【００８７】
次に、ＣＰＵ１９は、ＲＡＭ７１から順次データを読み込み（ステップＳ３４）、データが全て０であるか否かを判定する（ステップＳ３５）。このような状態は、記録時おいてサーボ系の異常により正常な記録が行えなかった場合に生じる。また、ディフェクトのうち、色素の欠落のディフェクトが発生した場合に生じる。このような状態では、正常な記録データを得ることができないので、ＤＶＤ−Ｒ１の退避領域に再書き込みを行うべきであるが、本実施形態では念のため３回のリトライ動作を行う（ステップＳ３５：Ｙ〜ステップＳ４０：Ｎ〜ステップＳ３１）。リトライ動作は、位置タイミングデータＴＭが再び０に戻ってから開始し、上述したステップＳ３１〜ステップＳ３５の処理を繰り返す。
【００８８】
そして、３回のリトライを行っても、データの全てが０であると判定された場合には（ステップＳ３５：Ｙ〜ステップＳ４０：Ｙ）、再書き込み処理を行う（ステップＳ４１）。再書き込み処理は、第１の実施形態と同様に、デュアルポートメモリ４３の退避領域に、パワー設定値を記憶させ、位置タイミングデータＴＭに同期させて行う。
【００８９】
一方、データが全て０ではない場合と判定された場合には（ステップＳ３５：Ｎ）、ＲＡＭ７１に記憶されたデータのうち、１１Ｔのデータのピーク値とボトム値の差分のチェックを行う（ステップＳ３６）。正常な記録が行われた場合には、図１１に示すように、１１Ｔのデータの幅はほぼ等しい大きさになっている。しかし、サーボ系の異常等が生じると、１１Ｔのデータの幅が突然変化し、例えば一つの単位テスト記録領域の１１Ｔデータのみが他の１１Ｔデータに比べて極めて小さな値になることがある。また、テスト記録領域の全てに亘って１１Ｔのデータが小さな値になることがある。従って、このような１１Ｔのデータの突然の変化の有無、あるいは値の異常の有無を検査することにより、正常な記録が行われたか否かを判定することができる。
【００９０】
具体的には、１１ＴのデータのＡ／Ｄ変換した値がＡ／Ｄ変換のフルスケール値に対して所定範囲内の値であれば、正常な記録が行われたと判定するように構成している。
【００９１】
前記チェックの結果、１１Ｔのデータが正常に記録されていないと判定された場合には（ステップＳ３７：Ｎ）、念のために３回に亘ってリトライを行い（ステップＳ４０）、３回のリトライ後においても１１Ｔのデータが正常に記録されていないと判定された場合には（ステップＳ３７：Ｎ〜ステップＳ４０：Ｙ）、上述のように再書き込み処理を行う（ステップＳ４１）。
【００９２】
次に、１１Ｔのデータが正常に記録されていると判定された場合には（ステップＳ３７：Ｙ）、第１の実施形態と同様にサンプルホールド回路２０の出力値に基づいて最適パワーの計算を行い（ステップＳ３８）、この計算の過程で上述したディフェクトの検出が行われた場合には（ステップＳ３９）、３回のリトライを行う（ステップＳ４０）。そして、３回のリトライ後においてもディフェクトが検出される場合には（ステップＳ３９：Ｙ〜ステップＳ４０：Ｙ）、上述のように再書き込み処理を行う（ステップＳ４１）。
【００９３】
以上のように本実施形態によれば、単にディフェクトの検出だけでなく、サーボ系の異常、即ちの外乱の発生によってＤＶＤ−Ｒのテスト記録領域に正常な記録が行われなかった時には、ＤＶＤ−Ｒの退避領域に対して所定のパワー設定値に基づくデータの記録が行われるので、最適パワーの選択を良好に行うことができる。
【００９４】
また、上述した実施形態においては、有機系色素型の追加記録可能なＤＶＤの例について説明したが、相変化型あるいは光磁気型の追加記録可能なＤＶＤについても適用可能である。
【図面の簡単な説明】
【図１】ＤＶＤ−Ｒの記録層の構造を示す斜視図である。
【図２】ＤＶＤ−Ｒにおけるグルーブトラックとこれに書き込まれるシンクフレーム系列のデータ並びにランドトラックに形成されるプリピットの対応関係を示す模式図である。
【図３】本発明の一実施形態における情報記録装置の概略的構成を示すブロック図である。
【図４】図３の情報記録装置の各部動作波形を示すタイムチャートであり、（ａ）はピックアップから出力される複合信号、（ｂ）はプリフォーマット検出部から出力されるプリピット信号、（ｃ）はプリフォーマット検出部から出力されるウォブル信号、（ｄ）はタイミング生成部から出力されるクロック信号、（ｅ）はピックアップから出力される再生信号、（ｆ）はディフェクト検出部から出力されるディフェクト検出信号を夫々示すタイミングチャートである。
【図５】図３の情報記録装置におけるタイミング生成部の詳細な構成を示すブロック図である。
【図６】図５のタイミング生成部の各部における信号の出力タイミングを示すタイミングチャートであり、（ａ）はシンク検出器に供給されるプリピット信号、（ｂ）はシンク検出器から出力される検出シンク信号、（ｃ）はシンクゲート生成器から出力されるセクタシンク信号、（ｄ）はＮ進フリーランカウンタから出力されるキャリー信号、（ｅ）はカウンタから出力される位置タイミングデータの夫々の出力タイミングを示すタイミングチャートである。
【図７】図３の情報記録装置におけるパワー設定記憶部の詳細な構成を示すブロック図である。
【図８】図７のパワー設定記憶部の動作を示すタイミングチャートであり、（ａ）はタイミング生成部から出力される位置タイミングデータ、（ｂ）はデュアルポートメモリーのポート１に入力されるアドレス信号、（ｃ）はポート１に入力されるデータ信号、（ｄ）はポート２に入力されるアドレス信号、（ｅ）はポート２に入力されるデータ信号、（ｆ）はディフェクト検出部から出力されるディフェクト検出信号の夫々の出力値の変化を示すタイミングチャートである。
【図９】図３の情報記録装置における記録パターン発生部、ストラテジー回路、記録電流生成部等の動作を示すタイミングチャートであり、（ａ）は記録パターン発生部から出力される記録データ、（ｂ）はストラテジー回路から出力されるレーザー変調信号、（ｃ）は記録電流生成部から出力される記録電流の夫々の波形を示すタイミングチャートであり、（ｄ）は記録電流生成部に入力されるパワー設定データの変化を示すタイミングチャートである。また、（ｅ）はピックアップから出力される再生信号、（ｆ）はサンプルホールド回路の出力信号の夫々の波形を示すタイミングチャートである。
【図１０】図３の情報記録装置におけるアシンメトリー計測部の詳細な構成を示すブロック図である。
【図１１】図１０のアシンメトリー計測部に入力される各単位テスト記録領域毎の再生信号を示す図である。
【図１２】図１１の１つの単位テスト記録領域における再生信号を拡大表示して説明するための図であり、（ａ）は当該再生信号の基になる記録データの波形を示す図、（ｂ）は当該再生信号を拡大表示した図、（ｃ）は単位テスト記録領域に相当する位置タイミングデータを示す図である。
【図１３】図１０のアシンメトリー計測部からの出力結果に基づいてアシンメトリーを算出し、各単位テスト記録領域毎にプロットした図である。
【図１４】図３の情報記録装置におけるディフェクト検出部の詳細な構成を示すブロック図である。
【図１５】本発明の第１の実施形態におけるパワーキャリブレーション処理の際のパワー設定データ出力処理を示すフローチャートであり、（Ａ）はメインルーチン、（Ｂ）はディフェクト検出時に実行される割り込み処理ルーチンである。
【図１６】本発明の第１の実施形態におけるパワー設定データ出力処理時におけるパワー設定記憶部の動作を示すタイミングチャートであり、（ａ）はデュアルポートメモリーに供給される位置タイミングデータ、（ｂ）はデュアルポートメモリーのポート２に入力されるアドレス信号、（ｃ）はポート２に入力されるデータ信号、（ｄ）はポート１に入力されるアドレス信号、（ｅ）はポート１に入力されるデータ信号、（ｆ）はセレクタに入力されるセレクタ信号、（ｇ）はポート１に入力される書き込み信号、（ｈ）はポート１に入力される読み出し信号、（ｉ）は制御判断部に入力されるディフェクト検出信号、（ｊ）はポート２に入力されるアドレス信号となるカウンタの出力値の夫々の変化を示すタイミングチャートである。
【図１７】図３の情報記録装置におけるパワー設定記憶部の構成の他の例を示すブロック図である。
【図１８】本発明の第２の実施形態におけるパワーキャリブレーション処理の際のパワー設定データ出力処理を示すフローチャートである。
【図１９】本発明の第２の実施形態において制御判断部に格納されるパワー設定値テーブルを示す図である。
【図２０】本発明の第２の実施形態におけるパワー設定データ出力処理時におけるパワー設定記憶部の動作を示すタイミングチャートであり、（ａ）はデュアルポートメモリーに供給される位置タイミングデータ、（ｂ）はデュアルポートメモリーのポート２に入力されるアドレス信号、（ｃ）はポート２に入力されるデータ信号、（ｄ）はポート１に入力されるアドレス信号、（ｅ）はポート１に入力されるデータ信号、（ｆ）はポート１に入力される書き込み信号、（ｇ）はポート１に入力される読み出し信号、（ｈ）は制御判断部に入力されるディフェクト検出信号、（ｉ）は制御判断部の内部において操作されるフラグの夫々のの変化を示すタイミングチャートである。
【図２１】本発明の第３の実施形態における情報記録装置の概略構成を示すブロック図である。
【図２２】図２１の情報記録装置において実行されるレーザーパワーキャリブレーション処理を示すフローチャートである。
【符号の説明】
１…ＤＶＤ−Ｒ
１０…ピックアップ
１１…レーザーダイオード
１２…プリフォーマット検出部
１３…タイミング生成部
１４…パワー設定記憶部
１５…記録パターン発生部
１６…ストラテジー回路
１７…記録電流生成部
１８…アシンメトリー計測部
１９…制御判断部
２０…サンプルホールド回路
２１…ディフェクト検出部
４３…デュアルポートメモリー
７０…Ａ／Ｄ変換器
７１…ＲＡＭ[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an information recording apparatus that automatically sets recording power for an optical disc and records information.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a recordable optical recording medium, a write once (WO) type optical disc has been studied in which information can be written only once at the same location by using a change in the state of an organic dye.
[0003]
In a write-once optical disk using such an organic dye as a recording film, for example, a triphenylmethane dye, a fluoran dye, a cyanine dye, or the like is used as a recording material. In these recording materials, the vapor pressure near the surface of the recording portion is increased by irradiation with a light beam or the like, and pits are formed by a back flow mechanism in which the molten portion is expanded to the periphery by the vapor pressure. 1 ”and“ 0 ”.
[0004]
By the way, an optical disk using such an organic dye has different temperatures and the like that cause the back surface flow described above depending on the recording material. Therefore, the power of the light beam irradiated to form pits varies depending on the type of the disk. Is different.
[0005]
Therefore, conventionally, in order to record information on an optical disk using such an organic dye, a laser power optimum for the optical disk is encoded and recorded on a part of the optical disk, for example, a control track or a lead-in area. Was.
[0006]
However, even if the same recording material is used, the characteristics are often slightly different for each disk. For this reason, when the laser power is uniformly applied, it cannot be said that the optimum laser power is necessarily irradiated for each disk.
[0007]
In other words, if a uniform laser power is supplied to the same type of optical disc as in the past, stable information recording is possible due to changes in the surrounding environment and changes in recording / reproduction characteristics for each disc. Has caused the inconvenience that cannot be performed.
[0008]
Therefore, conventionally, laser power calibration is performed before the actual recording operation is started. In this calibration, a test recording area is provided on an optical disc, a test signal is recorded by changing the laser power stepwise in the test recording area, and the recorded test signal is reproduced. Information was recorded with the optimum recording power in combination with the medium.
[0009]
[Problems to be solved by the invention]
However, the recording medium has defects due to scratches and dust. If such a defect exists at a position where a test signal is to be written, there is a problem that the signal quality of the recording signal (test signal) cannot be accurately verified.
[0010]
In other words, even if a test signal is originally recorded at the optimum recording power, if there is a defect at the recording position, the reproduced signal of the test signal is not recognized as the optimum signal, and the test signal is recorded. The used recording power is not set as the optimum recording power. Conversely, although the test signal is not recorded with the optimum recording power, the reproduced signal of the test signal is recognized as the optimum signal due to a defect, and the optimum recording power is mistakenly determined as the optimum recording power. It was sometimes set. As a result, conventionally, there is a case where information is not recorded with the optimum recording power in the combination of the recording apparatus and the recording medium.
[0011]
In addition, the above-described problems are not only caused when there is a defect at the recording position, but also when a servo system abnormality, that is, disturbance occurs during recording, recording with the optimum recording power is not performed. There was a thing.
[0012]
The present invention has been made in view of the above-described problems, and an object thereof is to provide an information recording apparatus capable of setting an optimum recording power regardless of the presence or absence of a defect in a test recording area. Yes.
[0013]
It is another object of the present invention to provide an information recording apparatus that can set an optimum recording power even when a disturbance occurs.
[0014]
[Means for Solving the Problems]
  In order to solve the above problems, the invention described in claim 1 records a test signal with a plurality of different recording powers for each of a plurality of unit test recording areas forming a test recording area on a recording medium. An information recording apparatus for reproducing the test signal recorded in each unit test recording area and selecting an optimum recording power of the light beam according to the state of the reproduced test signal, wherein the plurality of different recordings A rewritable storage means for storing a power setting value for obtaining power corresponding to position information for identifying each of the unit test recording areas, and the test signal in the unit test recording area based on a fixed recording clock signal Recording means for recording the position information generating means for generating the position information in a cycle corresponding to the recording time for each unit test recording area, and the generated position Based on the information, the power setting value stored in the storage means is read, the recording control means for outputting the read power setting value to the recording means, and a defect in the unit test recording area where the recording is performed is detected. When the defect detection means and the defect are detected,Identifying the unit test recording area where the defect is detectedLocation informationCorrespondingThe power setting value isThe defect was detectedOther adjacent to the unit test recording areaSaidIdentify unit test recording areaSaidPower setting value storing means stored in the storage means in correspondence with position information.
[0015]
In order to solve the above problems, the invention described in claim 4 records a test signal with a plurality of different recording powers for each of a plurality of unit test recording areas forming a test recording area on a recording medium. An information recording apparatus for reproducing the test signal recorded in each unit test recording area and selecting an optimum recording power of the light beam according to the state of the reproduced test signal, wherein the plurality of different recordings A rewritable storage means for storing a power setting value for obtaining power corresponding to position information for identifying each of the unit test recording areas, and the test signal in the unit test recording area based on a fixed recording clock signal Recording means for recording the position information generating means for generating the position information for each unit test recording area, and the storage device based on the generated position information. A recording control unit that reads the power setting value stored in the memory and outputs the read power setting value to the recording unit; and reproduces the recorded test signal from the unit test recording area for each unit test recording area And detecting means for detecting whether or not the reproduction result is abnormal, and when the reproduction result is detected to be abnormal, the recording control means detects when the reproduction result is detected to be abnormal. Power setting value storage means for storing the power setting value read based on the information in the storage means in association with position information different from the position information.
[0016]
In order to solve the above problem, the invention according to claim 7 records a test signal with a plurality of different recording powers for each of a plurality of unit test recording areas forming a test recording area on a recording medium. An information recording apparatus for reproducing the test signal recorded in each unit test recording area and selecting an optimum recording power of the light beam according to the state of the reproduced test signal, wherein the plurality of different recordings A rewritable storage means for storing a power setting value for obtaining power corresponding to position information for identifying each of the unit test recording areas, and the test signal in the unit test recording area based on a fixed recording clock signal Recording means for recording the position information generating means for generating the position information in a cycle corresponding to the recording time for each unit test recording area, and the generated position Based on the information, the power setting value stored in the storage means is read, the recording control means for outputting the read power setting value to the recording means, and a defect in the unit test recording area where the recording is performed is detected. Defect detecting means, and when the defect is detected, the recording means uses the power setting value corresponding to the position information that identifies the unit test recording area where the defect is detected, The test signal is recorded in another unit test recording area adjacent to the unit test recording area in which a defect is detected.
[0017]
In order to solve the above-mentioned problem, the invention described in claim 8 records a test signal with a plurality of different recording powers for each of a plurality of unit test recording areas forming a test recording area on a recording medium. An information recording apparatus for reproducing the test signal recorded in each unit test recording area and selecting an optimum recording power of the light beam according to the state of the reproduced test signal, wherein the plurality of different recordings A rewritable storage means for storing a power setting value for obtaining power corresponding to position information for identifying each of the unit test recording areas, and the test signal in the unit test recording area based on a fixed recording clock signal Recording means for recording the position information generating means for generating the position information for each unit test recording area, and the storage device based on the generated position information. A recording control unit that reads the power setting value stored in the memory and outputs the read power setting value to the recording unit; and reproduces the recorded test signal from the unit test recording area for each unit test recording area Detecting means for detecting whether or not the reproduction result is abnormal, and the recording means detects that the reproduction result is abnormal when the reproduction result is detected to be abnormal. The test signal is recorded in the unit test recording area identified by position information different from the position information, using the power set value read based on the position information by the recording control means. Is done.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0025]
(First embodiment)
[DVD-R]
First, the structure of the DVD-R will be described. FIG. 1 is a perspective view showing an example of the configuration of a DVD-R according to an embodiment of the present invention. In FIG. 1, DVD-R 1 is a dye-type DVD-R having a dye film 5 and capable of writing information only once, and a groove track 2 as an information recording track and reproduction light or recording on the groove track 2. A land track 3 as a guide track for guiding a light beam B such as a laser beam as light is formed.
[0026]
Further, a protective film 7 for protecting them and a gold vapor deposition surface 6 for reflecting the light beam B again for reproducing recorded information are provided. A pre-pit 4 corresponding to the pre-information of the DVD-R is formed on the land track 3. The prepit 4 is formed in advance during the manufacturing process of the DVD-R1.
[0027]
Further, in the DVD-R1, the groove track 2 is wobbled at a frequency corresponding to the rotational speed of the DVD-R1. The recording of the rotation control information by wobbling the groove track 2 is performed in advance during the manufacturing process of the DVD-R 1 as in the pre-pit 4.
[0028]
When recording information (information such as image information to be originally recorded other than pre-information; the same applies hereinafter) is recorded on the DVD-R 1, the wobbling frequency of the groove track 2 is set in the information recording apparatus described later. Rotation control information is acquired by detection to control rotation of the DVD-R1 at a predetermined rotation speed, and pre-information of the DVD-R1 is acquired in advance by detecting the pre-pit 4, and the optimum information included in the pre-information is acquired. Based on the output information, the optimum output of the light beam B as the recording light is set, and the recording information is recorded at the corresponding recording position based on the address information included in the pre-information.
[0029]
Here, at the time of recording the recording information, the recording information is recorded by forming the recording information pit corresponding to the recording information on the groove track 2 by irradiating the center of the light beam B with the center of the groove track 2. Record. At this time, the size of the light spot SP is set so that a part of the light spot SP is irradiated not only on the groove track 2 but also on the land track 3 as shown in FIG.
[0030]
Further, using the reflected light of the light spot SP irradiated to the groove track 2 and the land track 3, a push-pull method (a push-pull using a photodetector divided by a dividing line parallel to the rotation direction of the DVD-R1) is used. (Hereinafter, referred to as a radial push-pull method), a composite signal in which a prepit signal is superimposed on a wobble signal is detected. Further, the pre-information in which the pre-information is detected from the pre-pit signal component in the composite signal is acquired, and the clock signal for rotation control and recording control is acquired from the wobble signal component.
[0031]
Next, a recording format of pre-information and rotation control information recorded in advance on the DVD-R 1 of the present embodiment will be described with reference to FIG. In FIG. 2, the upper row shows the recording format in the recording information, and the lower waveform shows the wobbling state of the groove track 2 on which the recording information is recorded (plan view of the groove track 2). An upward arrow during the wobbling state schematically shows a position where the prepit 4 is formed. Here, in FIG. 2, the wobbling state of the groove track 2 is shown using an amplitude larger than the actual amplitude for easy understanding, and the recording information is recorded on the center line of the groove track 2.
[0032]
As shown in FIG. 2, in the present embodiment, the recording information recorded on the DVD-R1 is divided in advance for each sync frame as an information unit. Then, one recording sector is formed by 26 sync frames, and one ECC (Error Correcting Code) block is formed by 16 recording sectors. One sync frame has a length of 1488T (1488T) of a unit length (hereinafter referred to as T) corresponding to a bit interval defined by the recording format when recording the recording information. In addition, synchronization information SY for synchronization for each sync frame is recorded in the first 14T length portion of one sync frame.
[0033]
On the other hand, the pre-information recorded on the DVD-R 1 in this embodiment is recorded for each sync frame. Here, in the recording of the pre-information by the pre-bit 4, it is always necessary to indicate a sync signal in the pre-information on the land track 3 adjacent to the area where the sync information SY in each sync frame of the record information is recorded. Pre-pits 4 are formed. Further, two or one pre-pits 4 for carrying the contents of pre-information to be recorded (address information, etc.) are formed on the land track 3 adjacent to the first half of the sync frame other than the sync information SY (note that For the first half of the sync frame other than the synchronization information SY, the pre-pit 4 may not be formed depending on the content of the pre-information to be recorded.
[0034]
At this time, in the present embodiment, in one recording sector, the prepit 4 is provided only in the drive number-th sync frame (hereinafter referred to as an EVEN frame) or only in the odd-numbered sync frame (hereinafter referred to as an ODD frame). It is formed and pre-information is recorded. That is, in FIG. 2, when the pre-pit 4 is formed in the EVEN frame (indicated by a solid line upward arrow in FIG. 2), the pre-pit 4 is not formed in the preceding and following ODD frames.
[0035]
On the other hand, the groove track 2 is wobbled at a reference wobbling frequency f0 of 140 kHz (a frequency at which one sync frame corresponds to 8 waves) over all sync frames. Then, a preformat detection unit (to be described later) detects a wobbling frequency and a prepit signal from the rotating disk, thereby detecting a spindle motor rotation control signal and a recording information recording control signal.
[Information recording device]
Next, an information recording apparatus according to the first embodiment of the present invention will be described with reference to FIGS.
[0036]
As shown in FIG. 3, the information recording apparatus of the present embodiment includes a pickup 10, a laser diode 11, a preformat detection unit 12, a timing generation unit 13, a power setting storage unit 14, and a recording pattern generation unit 16. A strategy circuit 16, a recording current generation unit 17, an asymmetry measurement unit 18, a determination control unit 19, a sample hold circuit 20, and a defect detection unit 21.
[0037]
The pickup 10 includes a polarization beam splitter, an objective lens, a photodetector, and the like (not shown), and records the digital information to be recorded by irradiating the information recording surface of the DVD-R 1 with the light beam B output from the laser diode 11. It is means to do. Further, the pickup 10 extracts a composite signal CX including information corresponding to the wobbling frequency of the pre-pit 4 and the groove track 2 based on the reflected light from the DVD-R 1 of the light beam B by a radial push-pull method, and performs pre-formatting. Output to the detector 12. As shown in FIG. 4A, the composite signal CX is a superimposed signal of the wobble signal of the groove track 2 and the prepit signal based on the prepit 4 on the land track 3 adjacent to the groove track 2. Further, the pickup 10 converts the sum signal of the reflected light from the information recording surface of the light beam B to the asymmetry measuring unit 18 and the defect detecting unit 21 as a reproduction signal RF as shown in FIG. Output.
[0038]
The preformat detection unit 12 includes a wobbling detection unit (not shown) including a bandpass filter having a reference wobbling frequency f0 as a center frequency, and a comparator (not shown) that binarizes the detected wobble signal detected by the wobbling detection unit. The extracted wobble signal Wb as shown in FIG. 4C is output based on the composite signal CX output from the pickup 10. Further, the preformat detector 12 includes a prepit signal detector (not shown), detects a prepit signal based on the composite signal CX output from the pickup 10, and shows the detected prepit signal in FIG. It outputs as a prepit detection signal LPP as shown.
[0039]
As shown in FIG. 5, the timing generator 13 includes a sync (SYNC) detector 30, a wobble PLL (Phase Locked Loop) circuit 31, a sync gate (SYNC GATE) generator 32, an N-ary free running counter ( FRC) 33, a counter 34, and an inverter gate 35. The timing generation unit 13 generates the clock signal CK and the position timing data TM based on the pre-pit detection signal LPP and the extracted wobble signal Wb output from the pre-format detection unit 12, and the strategy circuit 16 and the recording pattern generation unit 15 And the position timing data TM to the power setting storage unit 14 and the control determination unit 19.
[0040]
The sync detector 30 shown in FIG. 5 includes a flip-flop circuit (not shown) and the like, and the prepit 4 for generating a synchronization signal corresponding to the first sync frame of one recording sector is the maximum in wobbling of the groove track 2. The pre-pit 4 indicating the head of the one recording sector is detected by using three consecutively formed at the position of the amplitude, and the detection sync signal Sdt is generated. That is, when a pre-pit detection signal LPP as shown in FIG. 6A is output from the pre-format detection unit 12 to the sync detector 30, the sync detector 30 causes the pre-pit detection signal to rise from the Low level to the High level. When three LPPs are detected in succession, a detection sync signal Sdt that rises from the Low level to the High level is generated and output to the sync gate generator 32 as shown in FIG. 6 (b).
[0041]
The sync gate generator 32 includes a flip-flop circuit and a counter (not shown), and counts the clock signal CK output from the wobble PLL circuit 31 at the timing when the detection sync signal Sdt falls from the high level to the low level. When the count value reaches 38037T, the sector sync signal Ss rising from the Low level to the High level is output as shown in FIG. 6C. This value of 38037T is a value obtained by subtracting 651T, which is 3.5 times the period (186T) of the extracted wobble signal Wb, from the period of one recording sector (1488T × 26). In the first sync frame of one recording sector, three prepits 4 are continuously formed, and after the prepit signal LPP is output corresponding to the first prepit 4 of these prepits 4, the sync detection is performed. The period until the detection sync signal Sdt is output by the detector 30 is set to be 651T, which is 3.5 times the cycle (186T) of the extracted wobble signal Wb. Therefore, the sync gate detector 32 estimates the timing of the head of one recording sector by counting 38037T, which is a period obtained by subtracting 651T from the period (1488T × 26) corresponding to one recording sector. The sector sync signal Ss is output at this timing.
[0042]
The N-ary free running counter 33 starts counting the clock signal CK (cycle T) output from the wobble PLL circuit 31 from the time when the sector sync signal Ss is input, and thereafter the count value reaches 1488T. Is cleared and repeats counting. When the count value reaches 1488T, a carry signal CR that rises from the Low level to the High level is output as shown in FIG. That is, the output timing of the carry signal CR indicates the start timing of each sync frame.
[0043]
The counter 34 is an n-bit binary counter that counts every time the carry signal CR falls from the high level to the low level, and from the low level of the sector sync signal Ss output through the inverter gate 35. The count value is cleared at the timing of rising to the level. Therefore, in this embodiment, every time the carry signal CR falls from the High level to the Low level, the counter 34 outputs the 5-bit position timing data TM representing 0 to 25 as shown in FIG. It will be. Since the carry signal CR is output at the head timing of each sync frame as described above, the position timing data TM represents a number as position information of each sync frame.
[0044]
The wobble PLL circuit 31 includes a phase comparator (not shown), a low-pass filter, a VCO (Voltage Controlled Oscillator), and a frequency divider, and outputs a clock signal CK having a period T. The phase comparator takes the extracted wobble signal Wb as one input, compares the phase with the frequency-divided signal, and outputs an error signal corresponding to the phase difference between the two. The low pass filter passes the low frequency component of this error signal. The VCO changes the oscillation frequency according to the output of the low-pass filter and outputs a clock signal CK. The frequency divider divides the oscillation output clock signal CK to generate a signal having a frequency equivalent to that of the extracted wobble signal Wb and supplies it to the other input of the phase comparator. Accordingly, the clock signal CK output from the wobble PLL circuit 31 is a signal that is phase-synchronized with the extracted wobble signal Wb. The cycle of the clock signal CK is set to T (T is equivalent to the bit (channel bit) interval in the data series after 8-16 modulation). This clock signal CK is supplied not only to each circuit in the timing generator 13 but also to the recording pattern generator 15 and the strategy circuit 16 as shown in FIG. It becomes a signal. As described above, in the present embodiment, the sync detector 30, the wobble PLL circuit 31, the sync gate detector 32, the N-ary free running counter 33, and the counter 34 constitute position information generating means.
[0045]
Returning to FIG. 3 again, the power setting storage unit 14 will be described. As shown in FIG. 7, the power setting storage unit 14 includes a counter 40, an inverter gate 41, a selector 42, and a dual port memory 43. Each unit test in a test signal recording area on the DVD-R 1 described later. A set value of the recording power for each signal recording area is output based on the position timing data TM. In addition, a control determination unit 19 is connected to the power setting storage unit 14, and when a defect is detected, the recording power setting value is stored in the save area of the dual port memory 43 in accordance with the control by the control determination unit 19. Remember.
[0046]
The dual port memory 43 as a storage means has two ports, port P1 and port P2, and can read and write data independently at each port. In the present embodiment, data is read at the port P1, and data is written at the port P2. The position timing data TM is supplied to the address terminal of the port P1, and the position timing data TM is output while a read signal is output from the control determination unit 19 to the read terminal of the port 1. The power setting value stored at the address represented by is output from the data terminal of the port 1 as power setting data PD. The power setting data PD is read by the control determination unit 19. Further, the output terminal of the selector 42 is connected to the address terminal of the port 2, and the selector 42 is configured to be supplied with a select signal from the control determination unit 19. When the select signal is at a high level, the H input terminal of the selector 42 becomes valid, and the position timing data TM is supplied to the address terminal of the port 2. Data is output from the control determination unit 19 to the data terminal of the port 2. Accordingly, the power setting values Step 1 to Step 16 are output from the control determination unit 19, and the write signal is output from the control determination unit 19 to the write terminal of the port 2 at the timing when the position timing data TM output from the timing generation unit 13 is updated. By outputting, the power setting values Step 1 to Step 16 are written in the dual port memory 43 in the memory area of the address value represented by the position timing data TM. The dual port memory 43 has a memory area designated by address values 0 to 25. A memory area having an address value 0 to 15 is an area in which a normal power setting value is written, and an address value 16 to 25. The memory area is a save area when a defect is detected. The power setting values Step 1 to Step 16 written in the memory area of the dual port memory 43 are values obtained when the recording power of the laser diode 11 is divided into 16 levels, and are stored in advance in a memory (not shown) of the control determination unit 19. Has been. On the other hand, when the select signal is at the low level, the L input terminal of the selector 42 becomes valid and the output of the counter 40 is supplied to the address terminal of the port 2. The counter 40 increases the count value by 1 at the timing when the defect detection signal DF output from the defect detector 21 falls from the High level to the Low level. In the present embodiment, the initial value of the counter 40 is set to 16. Further, the output of the counter 40 is supplied to the address terminal of the port 2 when the select signal becomes the low level, but the control determination unit 19 changes the defect detection signal DF from the low level to the high level. At the rising timing, the select signal is switched from High level to Low level. If the position timing data TM is output from 0 to 25 as shown in FIG. 8 (a), the address terminal of the port 1 has this configuration as shown in FIG. 8 (b). The position timing data TM is supplied, and the power setting values Step 1 to Step 16 stored in the memory area of the address value represented by each position timing data TM are read from the data terminal of the port 1 and output as the power setting data PD. Will be. Here, as shown in FIG. 8F, when the defect detection data DF rises from the low level to the high level at time t1, the control determination unit 19 switches the select signal from the low level to the L input of the selector 42. Enable the terminal. As a result, the output of the counter 40 is supplied to the address terminal of the port 2. At time t1, the output of the counter 40 is the initial value 16 as shown in FIG. 8 (d), and 16 is supplied to the address terminal of the port 2. At time t1, the power setting value read from the data terminal of port 1 is Step 2, as shown in FIG. Therefore, the control determination unit 19 outputs a write signal to the write terminal of the port 2 at the timing of the time t2 when the defect detection data DF falls from the High level to the Low level at the time t2, thereby causing the address value 16 area to enter. Step2 is written. Further, the count value of the counter 40 is incremented by 1 at the timing of time t2 when the defect detection data DF falls from the High level to the Low level, and becomes 17 as shown in FIG. Similarly, as shown in FIG. 8 (f), at the time t3 when the defect detection data DF rises from the Low level to the High level, Step 5 as read data at that time is written in the area of the address value 17, The count value of the counter 40 is 18. The address value 16 and the address value 17 newly written as described above are read when the position timing data TM is 16 and 17, as shown in FIGS. And output as power setting data PD. As described above, in the present embodiment, when the defect detection signal DF is not output, the power setting values Step 1 to Step 16 are output once as the power setting data PD, but the defect detection signal The power setting value read when the DF is output will be output again as power setting data PD thereafter.
[0047]
The recording pattern generator 15 is a circuit for generating recording data as shown in FIG. 9A. In this embodiment, 3T data corresponding to the shortest pit and the longest pit are used as test recording data. 11T data is generated within a period corresponding to one sync frame. The recording pattern generation unit 15 is supplied with the clock signal CK described above from the timing generation unit 13, and the recording data is generated in synchronization with the clock signal CK.
[0048]
The strategy circuit 16 is a circuit that converts the recording data output from the recording pattern generator 15 into a laser modulation signal MS as shown in FIG. 9B, and performs pulse length control and multi-pulse on the recording data. The laser modulation signal MS is generated by performing division or the like. The reason for performing such conversion is mainly to prevent thermal interference and heat accumulation between adjacent pits and reduce jitter components included in the reproduction signal.
[0049]
The recording current generator 17 as a recording unit is a circuit that modulates the amplitude of the laser modulation signal MS output from the strategy circuit 16 with the power setting data PD output from the power setting storage unit 14. Therefore, as shown in FIG. 9D, when the power setting data PD is Step 1, the recording current WC output from the recording current generator 17 corresponds to Step 1 as shown in FIG. 9C. When the power setting data PD is Step 2 as shown in FIG. 9 (d), the recording current WC output from the recording current generator 17 is as shown in FIG. 9 (c). As shown, it has a current value corresponding to Step2. As a result, the power level of the laser diode 11 becomes a recording power level corresponding to the power setting data PD during the period in which the laser modulation signal MS is at a high level, and a constant low level (in a period in which the laser modulation signal MS is at a low level). Playback power level).
[0050]
The asymmetry measuring unit 18 measures the peak value and the bottom value for each unit test recording area for the reproduction signal of the recording data written in the test recording area of the DVD-R1 by each circuit as described above. This is a circuit that converts the digital data and outputs the digital data to the control determination unit 19. The asymmetry measurement unit 18 includes a peak hold circuit 50, a bottom hold circuit 51, and A / D conversion circuits 52 and 53 as shown in FIG. 10, and the peak value of the reproduction signal RF is measured by the peak hold circuit 50. Then, the bottom value of the reproduction signal RF is measured by the bottom hold circuit 51 and converted into digital data PK and BM by the A / D conversion circuits 52 and 53, respectively. A test signal having a period of 3T and 11T as described above and amplitude-modulated with a current value corresponding to the power setting values Step 1 to Step 16 is a unit test recording area (area numbers 0 to 25) corresponding to one sync frame. When the data is recorded and reproduced, the reproduction signal RF is output as shown in FIG. When the reproduction signal RF in one unit test recording area shown in FIG. 11 is enlarged, it can be expressed as shown in FIG. 12A shows the recording data WD, and FIG. 12C shows the position timing data TM. As shown in FIG. 12B, the reproduction signal RF of each of the short pit section and the long pit section is obtained for each unit test recording area. These playback signals RF have different values for each unit test recording area, as can be seen from FIG. As described above, each time the position timing data TM (0 to 25) changes, different power setting values Step 1 to Step 16 are output as the power setting data PD, and the recording current WC is changed according to the power setting data PD. This is because the test signal was recorded by modulating the amplitude. Accordingly, in each unit test recording area, the reproduction state of the reproduction signal RF in each of the short pit section and the long pit section is judged under a predetermined condition, and both unit test recording areas that are reproduced in an optimum state are selected. Further, by reading the power setting value of the power setting data PD used for recording in the unit test recording area from the dual port memory 43, the power setting value of the optimum recording power for the information recording apparatus and the DVD-R1 is obtained. You can choose. In the present embodiment, the peak value PK1 and bottom value BM1 in the short pit section, and the peak value PK2 and bottom value BM2 in the long pit section are output from the asymmetry measurement unit 18 to the control determination unit 19, and the control determination unit 19 The average value AVE1 of the peak value PK1 and bottom value BM1 in the pit section and the average value AVE2 of the peak value PK2 and bottom value BM2 in the long pit section are calculated, and the average value AVE1 in the short pit section and the average value AVE2 in the long pit section The power setting value used for recording in the unit test recording area where the difference (asymmetry value) is 0 is selected as the optimum power setting value. FIG. 13 is a diagram in which the difference (asymmetry value) between the average value AVE1 in the short pit section and the average value AVE2 in the long pit section is plotted for each unit test recording area. In the present embodiment, the recording power used for recording the reproduction signal in which such a difference (asymmetry value) is 0 is selected as the optimum recording power. Therefore, in the case of FIG. 13, the power setting value Step 9 used for recording in the unit test recording area of area number 8 is the optimum power setting value. However, the present invention is not limited to such a configuration, the relationship between the difference (asymmetry value) and the jitter component included in the reproduction signal is measured in advance, so that the jitter component is minimized. You may make it choose optimal power.
[0051]
As described above, the control determination unit 19 as the recording control unit and the power setting value storage unit calculates the (asymmetry value) based on the measurement value output from the asymmetry measurement unit 18 and optimizes the power setting value. Select a value. In addition, by controlling the power setting storage unit 14, power setting data is output according to the output timing of the position timing data TM, and when a defect is detected, the power setting value for the position timing data TM at that time is separately set. Is stored in the dual port memory as a power setting value for the position timing data TM. Further, the recording operation is executed by outputting the write signal WR to the recording current generator 17.
[0052]
As shown in FIGS. 9E and 9F, the sample hold (S / H) circuit 20 samples the reproduction signal RF in a period in which the recording data WD is at the low level, and the recording data WD is at the high level. It is a circuit that holds the sampling value in a period. In this way, the reproduction signal RF is sampled only when the output power of the laser diode 11 is at the reproduction level. As described above, in this embodiment, the reproduction signal RF in the space portion, not the mark portion where the pit is formed, is used as the reproduction signal RF for defect detection. Even when a defect exists in the space portion, the level of the reproduction signal RF is lowered due to a decrease in reflectance, and the defect can be detected.
[0053]
The defect (DEFECT) detection unit 21 is a circuit that detects a defect based on the output signal Dsh of the sample hold circuit 20. Specifically, as shown in FIG. 14, the peak hold circuit 60, the peak hold circuit 61 having a time constant longer than the time constant of the peak hold circuit 60, and the amplitude level of the output signal of the peak hold circuit 61 are adjusted. The level adjustment unit 62 and a comparator 63 that compares the levels of the output signal of the peak hold circuit 60 and the output signal of the level adjustment unit 62 are configured.
[0054]
The peak hold circuit 60 holds the peak level of the output signal Dsh from the sample hold circuit 20 for a time corresponding to a set time constant. Such a time constant is determined according to the smallest defect among the defects that need to be compensated according to the present invention, and is set to, for example, about several μs. By setting this time constant, the peak hold circuit 60 outputs the envelope signal E1 of the output signal Dsh, whose amplitude level decreases substantially following the occurrence of the defect, to the inverting input terminal of the comparator 63. The
[0055]
On the other hand, the peak hold circuit 61 has a time constant sufficiently larger than the time constant set by the peak hold circuit 60, and even the largest defect among the defects is sufficiently detected by the detection method described later. It is a time constant that can be detected. For example, it is set to about several ms. By setting this time constant, the peak hold circuit 61 supplies the level adjustment unit 62 with the envelope signal E2 of the output signal Dsh that follows the occurrence of a defect with a sufficiently slow decrease in amplitude level. Is done.
[0056]
The level adjustment unit 62 sets the amplitude level of the envelope signal E2 supplied from the peak hold circuit 61 to be slightly lower than the amplitude level of the envelope signal E1 output from the peak hold circuit 60 in a state where no defect has occurred. Then, the adjusted envelope signal E3 is output to the non-inverting input terminal of the comparator 63.
[0057]
The comparator 63 compares the supplied envelope signals E1 and E3. When no defect occurs, both the peak hold circuits 60 and 61 continue to hold the peak level of the output signal Dsh. However, the amplitude level of the envelope signal E2 output from the peak hold circuit 61 is adjusted by the level adjusting unit 62. Since it is slightly smaller than the envelope signal E1, a low level signal is output from the comparator 63.
[0058]
On the other hand, when a defect occurs, since the time constant of the peak hold circuit 60 is as short as described above, the envelope signal E1 immediately follows according to the occurrence of the defect, and the amplitude level decreases, but the envelope signal E3 Since the amplitude level does not immediately follow and drop even if a defect occurs due to a sufficiently long time constant of the peak hold circuit 61, the comparator 63 receives a defect as shown in FIG. A high-level defect detection signal DF corresponding to the generated period (t10 to t11) is output.
[0059]
As described above, such a defect detection signal DF is output to the control determination unit 19 and the power setting storage unit 14, and a power setting value rewriting process is performed.
[Laser power calibration process]
Next, laser power calibration processing performed in the information recording apparatus of the present embodiment as described above will be described with reference to the flowcharts of FIGS. 15A and 15B and the timing chart of FIG.
[0060]
In the DVD-R1 of the present embodiment, normal information recording / reproduction is performed in the program area, and the laser power calibration process in the present embodiment is performed in a test recording area existing inside the lead-in area. The test recording area of the present embodiment has a size corresponding to one recording sector, that is, 26 sync frames, and is composed of unit test recording areas each having a size corresponding to one sync frame. Unit test recording areas from area number 0 to area number 15 are areas where test recording of test signals is performed regardless of whether or not a defect is detected. The unit test areas of area number 16 to area number 25 are save areas and are recorded in the unit test recording areas from area number 0 to area number 15 where the defect is detected only when a defect is detected. Recording data having the same power setting value as the recording data is recorded.
[0061]
The laser power calibration process is mainly performed under the control of the control determination unit 19 at the time of initial setting when the power to the information recording apparatus is turned on or when a recording button (not shown) is pressed. The flowcharts of FIGS. 15A and 15B show the flow of control by the control determination unit 19.
[0062]
First, when the laser power calibration process is started, as shown in FIG. 15A, the control determination unit 19 sets the high level to the selector terminal of the selector 42 (see FIG. 7) of the power setting storage unit 14. A signal is provided (step 1). As a result, the position timing data TM output from the timing generation unit 13 is supplied to the address terminal of the port 2 of the dual port memory 43. Next, it is determined whether or not the position timing data TM has been updated (step 2). The counter 34 (see FIG. 5) of the timing generation unit 13 receives a sector sync signal Ss indicating the start timing of one recording sector from the sync gate generator 32 (see FIG. 5), that is, the start timing of the test recording area. Therefore, it is determined that the position timing data TM has been updated at time t20 when the position timing data TM becomes 0 as shown in FIG. 16 (step 2: YES). ). Then, 0 is output to the address terminal of the port 2 of the dual port memory 43 (see the timing at time t20 in FIG. 16B). Next, it is determined whether or not the position timing data TM is 16 or more. However, since the position timing data TM is 0 here (step 3: NO), the control determination unit 19 supplies power to the data bus connected to the data terminal of the port 2 of the dual port memory 43. A set value is output (step 4). The power setting value is stored in the memory in the control judgment unit 19 in 16 steps from Step 1 to Step 16 corresponding to the position timing data TM of 0 to 15, and here the position timing data TM is 0. Step 1 is output as the power setting value (see the timing at time t20 in FIG. 16C). Then, a write signal that rises to a high level is output to the write terminal of the dual port memory 43 (see the timing at time t20 in step 5, FIG. 16 (g)), so that the address value 0 area of the dual port memory 43 is displayed. Step 1 is written as the power setting value (see FIG. 7). At this time, the value 0 of the position timing data TM is also output to the address terminal of the port 1 (see the timing at time t20 in FIG. 16D). Accordingly, at time t21 (see FIG. 16) after the elapse of a predetermined time from the writing of the power set value, the read signal supplied to the read terminal of port 1 is set to the high level enable state (step 6), so that the port 1 The power setting value Step1 stored in the area of the address value 0 is read out to the data terminal (see FIG. 16E) and output to the recording current generator 17 as the power setting data PD. As a result, in the unit test recording area of area number 0, the recording data WD is recorded with the recording power corresponding to the power setting value Step1. The output of the data terminal of the port 1 is also supplied to the control determination unit 19, and the control determination unit 19 determines whether or not the power setting value to be read is stored in the dual port memory 43. (Step 7). This is because when the power setting value is not stored in the area of the address values 16 to 25 of the dual port memory 43, the reading from the dual port memory 43 is terminated there. However, since Step 1 is stored as the power setting value (step 7: YES), the processing from step 2 is repeated. Therefore, if no defect is detected, the power setting values Step 2 to Step 16 are the areas of the address values 1 to 15 in the dual port memory 43 as the position timing data TM is updated from 1 to 15 thereafter. Are read out from the recording current generator 17 and output to the recording current generator 17. As a result, the recording data WD is recorded with the recording power corresponding to these power setting values in the unit test recording areas of the area numbers 1 to 15. Next, when the position timing data TM is updated to 17 (step 2: YES), YES is determined in step 3 and the power setting value writing process in steps 4 and 5 is not executed. Accordingly, the area of the address values 16 to 25 in the dual port memory 43 remains at the initial setting value of 0. As a result, in step 7, it is determined that the power setting value to be read is not output from the data terminal of the port 1 (step 7: NO), the read signal output to the read terminal of the port 1 is switched to the low level, and disable is performed. The recording operation of recording data in the test recording area is terminated. Then, the recording data as the test signal recorded in the unit test recording areas of the area numbers 0 to 15 in this way is reproduced. The reproduction signal RF is supplied to the asymmetry measurement unit 18, and the asymmetry measurement unit 18 measures the peak value and the bottom value of the reproduction signal RF for each of 3T and 11T and data in each unit test recording area. The power setting value used for recording in the unit test recording area where the value is 0 is selected as the optimum power setting value.
[0063]
On the other hand, when a defect is detected by the defect detection unit 21 and the defect detection signal DF rising to the High level is output to the control determination unit 19 (see the timing at time t22 in FIG. 16 (i)), FIG. Interrupt processing as shown in (B) is executed. First, the select signal supplied to the selector terminal of the selector 42 is switched to the low level (see step 10, timing t22 in FIG. 16 (f)). As a result, the output value of the counter 40 is supplied to the address terminal of the port 2 instead of the position timing data TM. Here, the output value of the counter 40 is the initial value 16 (see FIG. 16J), and 16 is output to the address terminal of the port 2 (see the timing at time t22 in FIG. 16B). Then, the power setting value at this time is read from the data terminal of port 1 (step 11), set to the data terminal of port 2 (step 12), and a write signal rising to the high level is output to the write terminal of port 2. (Step 13, see timing at time t23 in FIG. 16 (g)). As a result, the power setting value Step 2 to be written in the address value 1 area of the dual port memory 43 is written not only in the address value 1 area but also in the address value 16 area. However, since the position timing data TM 1 is output to the address terminal of the port 1 at this time, the power setting value read out is only the power setting value written in the area of the address value 1. The power setting value written in the area of the address value 16 is read when the value of the position timing data TM becomes 16 (see timing at time t25 in FIG. 16). As a result, recording data is recorded in the unit test recording area of area number 16 with a recording power corresponding to the power setting value Step2. Further, after the power set value Step2 is written in the area of the address value 16 as described above, the select signal output to the selector terminal of the selector 42 is returned to the High level (step 14, time t24 in FIG. 16 (f)). The interrupt process is terminated. The output value of the counter 40 is counted up to 17 at the timing when the defect detection signal DF falls to the low level (timing at time t26 in FIG. 16 (j)). In the example shown in FIG. 16, such an interrupt process is also executed when the position timing data TM becomes 4, and the power setting value Step 5 at this time is not limited to the area of the address value 4 but also the address value. 17 is written in the area.
[0064]
As described above, in this embodiment, when a defect is detected, the power setting value at that time is not only written to the area of the address value 0 to 15 which is the original writing area of the dual port memory 43, but also saved. Writing is also performed in the area of the address values 16 to 25, which is an area. As a result, the recording data is not only recorded in the unit test recording area where the defect is detected, but with the recording power corresponding to the power setting value at that time, as well as the unit test recording areas of the area numbers 16 to 25 which are saving areas. Will also be recorded. When the test recording area recorded in this way is reproduced, the unit test recording area where the defect exists cannot obtain an appropriate reproduction signal corresponding to the power setting value due to the influence of the defect. For a unit test recording area as a save area where no defect exists, an appropriate reproduction signal corresponding to the power setting value can be obtained. For example, in the example of FIG. 16, even if the unit test recording area of area number 1 in which a defect exists is reproduced, the reproduction signal RF corresponding to the power setting value Step 2 cannot be obtained. However, in the unit test recording area of area number 16 where there is no defect, it is possible to obtain a reproduction signal RF corresponding to the power setting value Step2. Therefore, even when a defect exists, the power setting value can be appropriately evaluated, and the optimum power setting value for the information recording apparatus and the recording medium can be selected. In addition, recording in the save area in the test recording area is limited to the case where there is a defect, and the recording data in the unit test recording area where there is no defect is used for evaluation as it is. Thus, power calibration processing can be performed, and the test recording area can be saved. In addition, the time required for the calibration process can be shortened.
[0065]
In the above description, when there is a defect, the data to be recorded to the saving area in the test recording area in the dual port memory 43 is read from the port P1, written to the port P2, and the dual port memory 43 Although the output of the write pulse signal as the write signal to the write terminal is all performed by the control determination unit 19, such a configuration requires the control determination unit 19 to have a very high processing speed. Therefore, in order to reduce the load on the control determination unit 19, the power setting storage unit 14 can be configured as shown in FIG.
[0066]
FIG. 17 is a block diagram showing another configuration of the power setting storage unit 14 corresponding to FIG. 7. FIG. 7 shows that a write pulse generator 44, a selector 45, a selector 46, and a read pulse generator 47 are provided. The configuration is different. The write pulse generator 44 is a circuit that generates a write pulse signal having a predetermined width as a write signal in synchronization with the rise of the defect detection signal DF from Low level to High level. The write pulse signal is supplied to the inverter circuit 41 connected to the counter 40 and the high input terminal of the selector 46. The other Low input terminal of the selector 46 is supplied with a write pulse signal output from the control determination unit 19, which is selected depending on the select signal output from the control determination unit 19 to the selector 46. The write pulse signal supplied to the input terminal is selected and supplied to the write terminal of the dual port memory 43. In the configuration shown in FIG. 17, a low level select signal is output from the control determination unit 19 to the selector 46 at the time of initial setting immediately after the power is turned on, for example, to the write terminal of the dual port memory 43. The supply of the write pulse signal is performed from the control determination unit 19. On the other hand, during normal operation, a high level select signal is output from the control determination unit 19 to the selector 46, so that the write pulse signal is supplied from the write pulse generator 44 to the write terminal of the dual port memory 43. It will be.
[0067]
The selector 45 is a circuit for selecting a data supply source for the data terminal of the port P2 in the dual port memory 43. The selector 45 receives data from the control determination unit 19 as data of the supply source. The output data of the port P1 in the dual port memory 43 is supplied to the High input terminal of the selector 45. Since the select signal from the control determination unit 19 supplied to the selector 45 is the same as the selection signal supplied to the selector 46, the control determination unit 19 sends a low level to the selector 45 at the time of initial setting such as immediately after power-on. When the select signal is output, data is supplied to the data terminal of the dual port memory 43 from the control determination unit 19, and during normal operation, the control determination unit 19 sends a high level select signal to the selector 45. Therefore, the output data of the port P1 of the dual port memory is supplied as it is to the data terminal of the port P2 of the dual port memory 43.
[0068]
Further, the selector 42 for selecting the data to be the source of the address data of the port P2 in the dual port memory 43 is also provided in the configuration shown in FIG. 7, but in the configuration shown in FIG. Whereas any one of the values of the position timing data TM has been selected as the address data, in the configuration shown in FIG. 17, either the output value of the counter 40 or any of the address data output from the control determination unit 19 is selected. It is selected as the address data of the port P2 in the dual port memory 43. The select signal supplied to the selector 42 from the control determination unit 19 is the same as the select signal supplied to the selector 45 and the selector 46 described above. Accordingly, when a low level select signal is output from the control determination unit 19 to the selector 42 at the time of initial setting such as immediately after the power is turned on, the supply of address data to the address terminal of the port P2 in the dual port memory 43 is controlled. Since the high level select signal is output from the control determination unit 19 to the selector 42 in the normal operation, the output value of the counter 16 is supplied to the address terminal of the port P2 of the dual port memory 43. Will be.
[0069]
The read pulse generator 47 is a circuit that detects the switching of the value of the position timing data TM and generates a read pulse signal in synchronization with the detection timing, and every time the value of the position timing data TM is updated. The power setting value in the area indicated by the address value which is the value of the position timing data TM is read, and the power setting value is output from the data terminal of the port P1.
[0070]
In the power setting storage unit 14 shown in FIG. 17 configured as described above, the control determination unit 19 selects the Low level for the selector 42, the selector 45, and the selector 46 at the time of initial setting immediately after the power is turned on. A signal is supplied. Therefore, in this case, the power setting values from Step 1 to Step 16 are written from the port P2 in the dual port memory 43 based on the write pulse signal, the address data, and the write data output from the control determination unit 19. Is called.
[0071]
On the other hand, during normal operation, a high level select signal is supplied from the control determination unit 19 to the selector 42, the selector 45, and the selector 46. Therefore, in this case, data is written to the port P2 in the dual port memory 43 only when a write pulse signal that rises to a high level is output from the write pulse generator 44, that is, when a defect is detected. It will be. On the other hand, since the read pulse signal is output from the read pulse generator 47 according to the position timing data TM to the read terminal of the port P1, the power setting values of Step 1 to Step 16 are used as the power setting data PD of the port P1. Recording from the data terminal to the test recording area of the DVD-R1 is performed with the recording power corresponding to the power setting value. However, when a defect is detected, a write pulse signal is output from the write pulse generator 44. At this timing, the output data of the port P1 is supplied as it is to the data terminal of the port P2, and the output value of the counter 40 is changed. It is supplied to the address terminal of port P2. For example, when the value of the position timing data TM is “1”, writing to the disk is performed based on the power setting value of Step 2. If a defect is detected at this time, the data is output from the data terminal of the port P1 at this time. The step 2 power setting data PD is output to the data terminal of the port P2, and the power setting value of Step 2 is written in the area of 16 addresses which is the initial value of the counter 40. As described above, since the output of each signal and data to the dual port memory 43 at the time of defect detection is performed by the hardware circuit without going through the control determination unit 19, the processing load on the control determination unit 19 is reduced. Can do.
[0072]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
[0073]
In the present embodiment, recording of recording data with a predetermined power setting value when a defect is detected is not performed in the save area in the test recording area, but a unit adjacent to the unit test recording area in which the defect is detected. It is recorded in the test recording area.
[0074]
In the present embodiment, the power setting values of Step 1 to Step 16 are stored in the memory in the control determination unit 19 in association with the address values as shown in FIG. In addition, the control determination unit 19 uses a part of the memory as a pointer, reads the power setting value of the address value that matches the value indicated by the pointer, and outputs it to the data terminal of the port 2 of the dual port memory 43. It is configured.
[0075]
Further, in the present embodiment, the counter 40 and the selector 42 as shown in FIG. 7 are omitted, and the position timing data TM is output to the address terminal of the port 2 of the dual port memory 43. The power setting value saving process in this embodiment will be described below with reference to the flowchart of FIG.
[0076]
When the power calibration process is started, first, the control determination unit 19 initializes the pointer value to 0 (step 20). Next, it is determined whether or not the position timing data TM is updated (step 21). If it is updated, it is determined whether or not the flag is 1 (step 22). This flag is set to 1 when the defect detection signal DF rises to the high level as shown at the timing of time t30 in FIG. If this flag is not 1 (step 22: NO), the pointer value is incremented by 1 (step 23), the power setting value of the address value equal to the pointer value is read from the internal memory, and the port 1 The data bus is set (step 24). For example, in the example of FIG. 20, since the flag is not 1 at the timing of time t40, the power setting value Step1 stored in the area of the address value 0 equal to the pointer value is set and the address value 0 of the dual port memory 43 is set. (Step 25). Then, the flag is cleared (step 26). Here, the flag remains 0. Next, the read signal output to the read terminal of the port 1 is set to the high level and is enabled (see timing at time t41 in FIG. 20). As a result, similarly to the first embodiment, the recording data of the recording power corresponding to the power setting value Step 1 is recorded in the unit test recording area of area number 0. Similarly, when the position timing data TM becomes 1, the power setting value Step 2 is written in the area of the address value 1 of the dual port memory 43 and the recording power corresponding to the power setting value Step 2 is written in the unit test recording area of the area number 1. Recorded data is recorded. However, as shown in FIG. 20, when a defect is detected at time t30 during recording of recording data and the defect detection signal rises to a high level, the flag is set to 1. When the position timing data TM is updated to 2 (step 21: YES), it is determined YES in step 22 which is a flag determination routine, and the power setting value is set (step 24). At this time, since the step 23 for incrementing the pointer value by 1 is omitted, the pointer value remains at 2. Accordingly, the power setting value to be set remains Step 2, and the power setting value Step 2 is written in the address value 2 area of the dual port memory 43 (step 25). Accordingly, by reading the power setting value Step 2 written in the area of the address value 2 in this way, not only the unit test recording area of the area number 1 but also the unit test recording area of the area number 2 Recording data is recorded with a recording power corresponding to Step2. The flag is cleared after the writing of the power setting value to the dual port memory 43 is completed (see step 26, timing at time t31 in FIG. 20).
[0077]
Thereafter, the above-described processing is repeated, the power setting values up to Step 16 are written in the dual port memory 43, and the recording data is recorded in each unit test recording area with the recording power corresponding to each power setting value. In the example of FIG. 20, the defect is detected also at the timing of time t32, and the power setting value Step4 is written in the area of the address value 5 of the dual port memory 43 at the timing of time t33. Further, the recording data is recorded in the unit test recording area of area number 5 with the recording power corresponding to the power setting value Step4. When the position timing data TM becomes 18, the pointer value becomes 17. However, since the power setting value does not exist in the address value corresponding to this value, the control determination unit 19 uses the data bus of port 1. 0 is output to. As a result, it is determined that there is no reading power setting value to be read (step 28), the reading signal is disabled (step 29), and the power setting value reading process is terminated.
[0078]
Since the present embodiment is configured as described above, even when a defect exists in a predetermined unit test recording area, a recording power based on a predetermined power setting value is recorded in a unit test recording area adjacent to the unit test recording area. The recording data can be recorded at the same time, and the optimum power setting value can be selected appropriately. Further, it is possible to save the test recording area and shorten the calibration process.
[0079]
In each of the above-described embodiments, the configuration is such that the power setting value is read out immediately after the power setting value is written to the dual port memory. However, the present invention is not limited to this, for example, power calibration processing. At the time of initial setting before starting the operation, the power setting values of Step 1 to Step 16 are written to the dual port memory, and during the power calibration process, only the reading of the power setting value and the saving process at the time of detecting the defect are performed. May be performed. Moreover, dividing the power setting value into 16 steps is merely an example, and can be changed as appropriate.
[0080]
(Third embodiment)
Next, a third embodiment of the present invention will be described based on the block diagram of FIG. 21 and the flowchart of FIG.
[0081]
In each of the above-described embodiments, only when a defect is detected, the power setting value is saved in the saving area of the dual port memory, and data is recorded in the saving area on the DVD-R by the power setting value. However, not only when a defect is detected, but also when a servo system abnormality, that is, a disturbance occurs during data recording, recording with a desired recording power is not performed in the test recording area. Therefore, in this embodiment, not only when a defect is detected, but also when a disturbance occurs, the power setting value is saved to the saving area of the dual port memory, and the saving value is saved to the saving area on the DVD-R by the power setting value. It was configured to record data.
[0082]
Further, in the present embodiment, data recording to the test recording area and data reading are not performed in parallel, but once data recording to all the test recording areas is performed, data is transferred from each test recording area. A disturbance or a defect is detected by reading, and when a disturbance or a defect is detected, a re-recording process is performed in the save area.
[0083]
FIG. 21 shows a block diagram of the information recording apparatus of this embodiment. As shown in FIG. 21, the information recording apparatus of this embodiment includes an A / D converter 70 for A / D converting the output from the pickup 10, and a RAM 71 for storing data after A / D conversion. However, it is different from the first embodiment.
[0084]
Hereinafter, laser power calibration processing in the present embodiment will be described with reference to the block diagram of FIG. 21 and the flowchart of FIG.
[0085]
First, in the present embodiment, although not shown in the flowchart of FIG. 22, in the same manner as in the first embodiment, in the region of the address value 0-15 of the dual port memory 43 in synchronization with the position timing data TM, The power setting values in Step 1 to Step 16 are written, and the recording data WD based on these power setting values is recorded in the test recording area of the DVD-R 1 in synchronization with the position timing data TM. In the present embodiment, no defect is detected during recording.
[0086]
When the above recording ends, the CPU 19 first initializes the value of the internal counter N to 0 as shown in FIG. 22 (step S30). Next, after the counter N is incremented (step S31), the RAM 71 is initialized, for example, to set all values to 0 (step S32). Then, the reproduction of the test recording area is started, the reproduction output RF from the pickup 10 is read by the A / D converter 70, and all the data recorded in the test recording area is stored in the RAM 71 (step S33).
[0087]
Next, the CPU 19 sequentially reads data from the RAM 71 (step S34), and determines whether all the data is 0 (step S35). Such a situation occurs when normal recording cannot be performed due to an abnormality in the servo system during recording. Moreover, it occurs when a defect of lack of pigment occurs among the defects. In such a state, since normal recording data cannot be obtained, rewriting should be performed in the save area of the DVD-R1, but in this embodiment, the retry operation is performed three times just in case (step S35). : Y to step S40: N to step S31). The retry operation starts after the position timing data TM has returned to 0 again, and repeats the processing from step S31 to step S35 described above.
[0088]
If it is determined that all of the data is 0 even after three retries (step S35: Y to step S40: Y), a rewrite process is performed (step S41). Similar to the first embodiment, the rewriting process is performed by storing the power setting value in the save area of the dual port memory 43 and synchronizing with the position timing data TM.
[0089]
On the other hand, if it is determined that the data is not all 0 (step S35: N), the difference between the peak value and the bottom value of the 11T data among the data stored in the RAM 71 is checked (step S36). ). When normal recording is performed, as shown in FIG. 11, the width of 11T data is almost equal. However, when an abnormality or the like of the servo system occurs, the width of the 11T data changes suddenly, and for example, only the 11T data in one unit test recording area may have an extremely small value compared to the other 11T data. In addition, 11T data may be a small value over the entire test recording area. Accordingly, it is possible to determine whether or not normal recording has been performed by inspecting whether or not the 11T data has suddenly changed or whether or not the value is abnormal.
[0090]
Specifically, if the A / D converted value of the 11T data is a value within a predetermined range with respect to the full scale value of the A / D conversion, it is determined that normal recording has been performed. Yes.
[0091]
As a result of the check, if it is determined that 11T data has not been recorded normally (step S37: N), retry is performed three times just in case (step S40), and three retries are performed. If it is determined that the 11T data is not normally recorded later (step S37: N to step S40: Y), the rewriting process is performed as described above (step S41).
[0092]
Next, when it is determined that 11T data is normally recorded (step S37: Y), the optimum power is calculated based on the output value of the sample hold circuit 20 as in the first embodiment. If the above-described defect is detected in the calculation process (step S39), three retries are performed (step S40). If a defect is detected even after three retries (step S39: Y to step S40: Y), the rewriting process is performed as described above (step S41).
[0093]
As described above, according to the present embodiment, not only the defect detection but also the DVD-R when the normal recording is not performed in the test recording area of the DVD-R due to the abnormality of the servo system, that is, the occurrence of disturbance. Since data is recorded on the R save area based on a predetermined power setting value, the optimum power can be selected satisfactorily.
[0094]
In the above-described embodiment, an example of an organic dye type additional recordable DVD has been described. However, the present invention can also be applied to a phase change type or magneto-optical type additional recordable DVD.
[Brief description of the drawings]
FIG. 1 is a perspective view showing the structure of a recording layer of a DVD-R.
FIG. 2 is a schematic diagram showing a correspondence relationship between a groove track in a DVD-R, sync frame series data written on the groove track, and pre-pits formed on a land track.
FIG. 3 is a block diagram showing a schematic configuration of an information recording apparatus according to an embodiment of the present invention.
4 is a time chart showing the operation waveform of each part of the information recording apparatus of FIG. 3, wherein (a) is a composite signal output from the pickup, (b) is a pre-pit signal output from the preformat detector, (c) ) Is a wobble signal output from the preformat detector, (d) is a clock signal output from the timing generator, (e) is a reproduction signal output from the pickup, and (f) is output from the defect detector. It is a timing chart which shows a defect detection signal, respectively.
5 is a block diagram showing a detailed configuration of a timing generation unit in the information recording apparatus of FIG. 3. FIG.
6 is a timing chart showing signal output timing in each part of the timing generation unit in FIG. 5, where (a) is a pre-pit signal supplied to the sync detector, and (b) is a detection output from the sync detector. (C) is a sector sync signal output from the sync gate generator, (d) is a carry signal output from an N-ary free-run counter, and (e) is position timing data output from the counter. It is a timing chart which shows an output timing.
7 is a block diagram showing a detailed configuration of a power setting storage unit in the information recording apparatus of FIG. 3. FIG.
8 is a timing chart showing the operation of the power setting storage unit of FIG. 7, where (a) is position timing data output from the timing generation unit, and (b) is an address input to port 1 of the dual port memory. (C) is a data signal input to port 1, (d) is an address signal input to port 2, (e) is a data signal input to port 2, and (f) is output from the defect detector. It is a timing chart which shows the change of each output value of the detected defect signal.
9 is a timing chart showing operations of a recording pattern generation unit, a strategy circuit, a recording current generation unit, and the like in the information recording apparatus of FIG. 3, wherein (a) shows recording data output from the recording pattern generation unit, (b) ) Is a laser modulation signal output from the strategy circuit, (c) is a timing chart showing respective waveforms of the recording current output from the recording current generator, and (d) is a power input to the recording current generator. It is a timing chart which shows the change of setting data. Further, (e) is a reproduction signal output from the pickup, and (f) is a timing chart showing respective waveforms of output signals of the sample hold circuit.
10 is a block diagram showing a detailed configuration of an asymmetry measurement unit in the information recording apparatus of FIG. 3;
11 is a diagram showing a reproduction signal for each unit test recording area input to the asymmetry measurement unit of FIG. 10;
12A and 12B are diagrams for enlarging and explaining a reproduction signal in one unit test recording area of FIG. 11, and FIG. 12A is a diagram showing a waveform of recording data that is the basis of the reproduction signal; () Is an enlarged view of the reproduction signal, and (c) is position timing data corresponding to a unit test recording area.
13 is a diagram in which asymmetry is calculated based on the output result from the asymmetry measurement unit in FIG. 10 and plotted for each unit test recording area.
14 is a block diagram showing a detailed configuration of a defect detection unit in the information recording apparatus of FIG. 3. FIG.
FIG. 15 is a flowchart showing power setting data output processing during power calibration processing in the first embodiment of the present invention, where (A) is a main routine, and (B) is interrupt processing executed when a defect is detected. It is a routine.
FIG. 16 is a timing chart showing the operation of the power setting storage unit during the power setting data output processing according to the first embodiment of the present invention, where (a) is position timing data supplied to the dual port memory; ) Is an address signal input to port 2 of the dual port memory, (c) is a data signal input to port 2, (d) is an address signal input to port 1, and (e) is input to port 1 (F) is a selector signal input to the selector, (g) is a write signal input to the port 1, (h) is a read signal input to the port 1, and (i) is a control determination unit. An input defect detection signal (j) is a timing chart showing respective changes in the output value of the counter serving as an address signal input to the port 2.
17 is a block diagram showing another example of the configuration of the power setting storage unit in the information recording apparatus of FIG. 3. FIG.
FIG. 18 is a flowchart showing power setting data output processing at the time of power calibration processing in the second embodiment of the present invention.
FIG. 19 is a diagram illustrating a power setting value table stored in a control determination unit in the second embodiment of the present invention.
FIG. 20 is a timing chart showing the operation of the power setting storage unit during power setting data output processing according to the second embodiment of the present invention, where (a) is position timing data supplied to the dual port memory; ) Is an address signal input to port 2 of the dual port memory, (c) is a data signal input to port 2, (d) is an address signal input to port 1, and (e) is input to port 1 (F) is a write signal input to the port 1, (g) is a read signal input to the port 1, (h) is a defect detection signal input to the control determination unit, and (i) is a control signal. It is a timing chart which shows each change of the flag operated inside a judgment part.
FIG. 21 is a block diagram showing a schematic configuration of an information recording apparatus in a third embodiment of the present invention.
22 is a flowchart showing a laser power calibration process executed in the information recording apparatus of FIG. 21. FIG.
[Explanation of symbols]
1 ... DVD-R
10 ... Pickup
11 ... Laser diode
12: Preformat detector
13 ... Timing generator
14 ... Power setting storage unit
15: Recording pattern generator
16 ... Strategy circuit
17: Recording current generator
18 ... Asymmetry measurement unit
19 ... Control judgment part
20 ... Sample and hold circuit
21: Defect detection unit
43 ... Dual port memory
70 ... A / D converter
71 ... RAM

Claims (9)

記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、
前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、
一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、
前記単位テスト記録領域毎の記録時間に対応した周期で前記位置情報を生成する位置情報生成手段と、
前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、
前記記録の行われる単位テスト記録領域における欠陥を検出する欠陥検出手段と、
前記欠陥が検出された時には、当該欠陥が検出された前記単位テスト記録領域を識別する前記位置情報に対応する前記パワー設定値を、当該欠陥が検出された前記単位テスト記録領域に隣接する他の前記単位テスト記録領域を識別する前記位置情報に対応させて前記記憶手段に記憶させるパワー設定値保存手段と、
を備えることを特徴とする情報記録装置。For each of a plurality of unit test recording areas forming a test recording area on the recording medium, a test signal is recorded with a plurality of different recording powers, and the test signal recorded in each unit test recording area is reproduced, An information recording apparatus for selecting an optimum recording power of a light beam according to the state of a reproduced test signal,
Rewritable storage means for storing the power setting values for obtaining the plurality of different recording powers in correspondence with position information for identifying each of the unit test recording areas;
Recording means for recording the test signal in the unit test recording area based on a constant recording clock signal;
Position information generating means for generating the position information in a cycle corresponding to a recording time for each unit test recording area;
A recording control unit that reads out the power setting value stored in the storage unit based on the generated position information and outputs the read power setting value to the recording unit;
Defect detection means for detecting defects in the unit test recording area where the recording is performed;
When the defect is detected, the power setting value corresponding to the position information for identifying the unit test recording area in which the defect is detected is set to another unit adjacent to the unit test recording area in which the defect is detected . a power setting value storing means for storing in the storage means in association with the position information for identifying the unit test record region,
An information recording apparatus comprising: 前記記憶手段には、Ｎ個の単位テスト記録領域を識別するＮ個の位置情報に対応させてＮ個の異なるパワー設定値が記憶されており、前記パワー設定値保存手段は、前記欠陥が検出された時には、（Ｎ＋１）番目以降の単位テスト記録領域を識別する位置情報に対応させて、前記パワー設定値を記憶手段に記憶させることを特徴とする請求項１に記載の情報記録装置。  The storage means stores N different power setting values corresponding to N pieces of position information for identifying N unit test recording areas, and the power setting value storage means detects the defect. 2. The information recording apparatus according to claim 1, wherein when the power is set, the power setting value is stored in a storage unit in correspondence with position information for identifying the (N + 1) th and subsequent unit test recording areas. 前記記憶手段には、Ｎ個の単位テスト記録領域を識別するＮ個の位置情報に対応させてＮ個の異なるパワー設定値が記憶されており、
前記パワー設定値保存手段は、前記欠陥が検出された時には、前記欠陥が検出された単位テスト記録領域の次の単位テスト記録領域を識別する位置情報に対応させて、前記パワー設定値を記憶手段に記憶させることを特徴とする請求項１に記載の情報記録装置。The storage means stores N different power setting values corresponding to N pieces of position information for identifying N unit test recording areas,
The power setting value storage means stores the power setting value in association with position information for identifying a unit test recording area next to the unit test recording area where the defect is detected when the defect is detected. The information recording apparatus according to claim 1, wherein the information recording apparatus is stored. 記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、
前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、
一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、
前記単位テスト記録領域毎に前記位置情報を生成する位置情報生成手段と、
前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、
前記記録されたテスト信号を前記単位テスト記録領域毎に当該単位テスト記録領域から再生し、当該再生結果が異常であるか否かを検出する検出手段と、
前記再生結果が異常であると検出された時には、当該再生結果が異常であると検出された時に前記記録制御手段により位置情報に基づいて読み出される前記パワー設定値を、当該位置情報とは別の位置情報に対応させて前記記憶手段に記憶させるパワー設定値保存手段と、
を備えることを特徴とする情報記録装置。For each of a plurality of unit test recording areas forming a test recording area on the recording medium, a test signal is recorded with a plurality of different recording powers, and the test signal recorded in each unit test recording area is reproduced, An information recording apparatus for selecting an optimum recording power of a light beam according to the state of a reproduced test signal,
Rewritable storage means for storing the power setting values for obtaining the plurality of different recording powers in correspondence with position information for identifying each of the unit test recording areas;
Recording means for recording the test signal in the unit test recording area based on a constant recording clock signal;
Position information generating means for generating the position information for each unit test recording area;
A recording control unit that reads out the power setting value stored in the storage unit based on the generated position information and outputs the read power setting value to the recording unit;
Detecting means for reproducing the recorded test signal from the unit test recording area for each unit test recording area, and detecting whether or not the reproduction result is abnormal;
When it is detected that the reproduction result is abnormal, the power setting value read based on the position information by the recording control unit when the reproduction result is detected to be abnormal is determined separately from the position information. Power setting value storage means for storing in the storage means in correspondence with position information;
An information recording apparatus comprising: 前記記録制御手段は、複数の単位テスト記録領域から前記パワー設定値を読み出して前記記録手段に出力すると共に、前記再生結果が異常であると検出された時には、前記パワー設定値の再読み出し及び前記記録手段への再出力を行い、
前記検出手段は、前記記録手段による複数の前記単位テスト記録領域に対する前記テスト信号の記録後に、夫々の前記単位テスト記録領域から前記記録されたテスト信号を再生して当該再生結果が異常であるか否かを検出することを特徴とする請求項４記載の情報記録装置。The recording control unit reads the power setting value from a plurality of unit test recording areas and outputs the power setting value to the recording unit. When the reproduction result is detected to be abnormal, the recording control unit re-reads the power setting value and Re-output to the recording means,
The detection means reproduces the recorded test signal from each of the unit test recording areas after the recording of the test signal to the plurality of unit test recording areas by the recording means, and whether the reproduction result is abnormal. 5. The information recording apparatus according to claim 4, wherein the information recording apparatus detects whether or not. 前記記録制御手段は、前記再生結果が異常であると検出された時に、前記パワー設定値の再読み出し及び前記記録手段への再出力を複数回行うことを特徴とする請求項５に記載の情報記録装置。  6. The information according to claim 5, wherein the recording control unit performs rereading of the power set value and re-outputting to the recording unit a plurality of times when it is detected that the reproduction result is abnormal. Recording device. 記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、  For each of a plurality of unit test recording areas forming a test recording area on the recording medium, a test signal is recorded with a plurality of different recording powers, and the test signal recorded in each unit test recording area is reproduced, An information recording apparatus for selecting an optimum recording power of a light beam according to the state of a reproduced test signal,
前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、  Rewritable storage means for storing the power setting values for obtaining the plurality of different recording powers in correspondence with position information for identifying each of the unit test recording areas;
一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、  Recording means for recording the test signal in the unit test recording area based on a constant recording clock signal;
前記単位テスト記録領域毎の記録時間に対応した周期で前記位置情報を生成する位置情報生成手段と、  Position information generating means for generating the position information in a cycle corresponding to a recording time for each unit test recording area;
前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、  A recording control unit that reads out the power setting value stored in the storage unit based on the generated position information and outputs the read power setting value to the recording unit;
前記記録の行われる単位テスト記録領域における欠陥を検出する欠陥検出手段と、  Defect detection means for detecting defects in the unit test recording area where the recording is performed;
を備え、  With
前記記録手段は、前記欠陥が検出された時、当該欠陥が検出された前記単位テスト記録領域を識別する前記位置情報に対応する前記パワー設定値を用いて、当該欠陥が検出された前記単位テスト記録領域に隣接する他の前記単位テスト記録領域に前記テスト信号を記録することを特徴とする情報記録装置。  When the defect is detected, the recording means uses the power setting value corresponding to the position information for identifying the unit test recording area where the defect is detected, and the unit test in which the defect is detected. An information recording apparatus for recording the test signal in another unit test recording area adjacent to a recording area. 記録媒体上のテスト記録領域を形成する複数の単位テスト記録領域毎に、複数の異なった記録パワーでテスト信号を記録すると共に、各単位テスト記録領域に記録された前記テスト信号を再生し、当該再生されたテスト信号の状態に応じて光ビームの最適記録パワーを選定する情報記録装置であって、  For each of a plurality of unit test recording areas forming a test recording area on the recording medium, a test signal is recorded with a plurality of different recording powers, and the test signal recorded in each unit test recording area is reproduced, An information recording apparatus for selecting an optimum recording power of a light beam according to the state of a reproduced test signal,
前記複数の異なった記録パワーを得るパワー設定値を、前記単位テスト記録領域の夫々を識別する位置情報に対応させて記憶する書き換え可能な記憶手段と、  Rewritable storage means for storing the power setting values for obtaining the plurality of different recording powers in correspondence with position information for identifying each of the unit test recording areas;
一定の記録クロック信号に基づいて前記単位テスト記録領域に前記テスト信号を記録する記録手段と、  Recording means for recording the test signal in the unit test recording area based on a constant recording clock signal;
前記単位テスト記録領域毎に前記位置情報を生成する位置情報生成手段と、  Position information generating means for generating the position information for each unit test recording area;
前記生成された位置情報に基づいて前記記憶手段に記憶された前記パワー設定値を読み出し、読み出した当該パワー設定値を前記記録手段に出力する記録制御手段と、  A recording control unit that reads out the power setting value stored in the storage unit based on the generated position information and outputs the read power setting value to the recording unit;
前記記録されたテスト信号を前記単位テスト記録領域毎に当該単位テスト記録領域から再生し、当該再生結果が異常であるか否かを検出する検出手段と、  Detecting means for reproducing the recorded test signal from the unit test recording area for each unit test recording area, and detecting whether or not the reproduction result is abnormal;
を備え、  With
前記記録手段は、前記再生結果が異常であると検出された時、当該再生結果が異常であると検出された時に前記記録制御手段により位置情報に基づいて読み出される前記パワー設定値を用いて、当該位置情報とは別の位置情報により識別される前記単位テスト記録領域に前記テスト信号を記録することを特徴とする情報記録装置。  When the recording means detects that the reproduction result is abnormal, the recording means uses the power setting value read based on the position information when the reproduction result is detected to be abnormal, An information recording apparatus that records the test signal in the unit test recording area identified by position information different from the position information. 複数の前記単位テスト記録領域は、前記記録媒体上に隣接して形成されていることを特徴とする請求項１から８のいずれか一項に記載の情報記録装置。  The information recording apparatus according to claim 1, wherein the plurality of unit test recording areas are formed adjacent to each other on the recording medium.
JP20263999A 1998-07-27 1999-07-16 Information recording device Expired - Fee Related JP3916028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20263999A JP3916028B2 (en) 1998-07-27 1999-07-16 Information recording device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21109798 1998-07-27
JP10-211097 1998-07-27
JP20263999A JP3916028B2 (en) 1998-07-27 1999-07-16 Information recording device

Publications (2)

Publication Number Publication Date
JP2000105924A JP2000105924A (en) 2000-04-11
JP3916028B2 true JP3916028B2 (en) 2007-05-16

Family

ID=26513503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20263999A Expired - Fee Related JP3916028B2 (en) 1998-07-27 1999-07-16 Information recording device

Country Status (1)

Country Link
JP (1) JP3916028B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208715A (en) 2002-01-15 2003-07-25 Hitachi-Lg Data Storage Inc Apparatus for recording/reproducing optical information and method for recording optical information
KR100888968B1 (en) 2007-09-14 2009-03-17 엘지전자 주식회사 Method and apparatus for determining an optimum laser power
JP2013242952A (en) * 2012-04-25 2013-12-05 Funai Electric Co Ltd Optical disk recording device and optical disk recording method

Also Published As

Publication number Publication date
JP2000105924A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
US6292448B1 (en) Information recording apparatus
US7023773B2 (en) Apparatus and method of generating optimum recording power for optical recording/reproducing apparatus
JPWO2002089123A1 (en) Recordable optical disk, optical disk recording device, optical disk reproducing device, and method of recording data on recordable optical disk
US7301873B2 (en) Information recording medium, information recording device and method therefor, and computer program product and storage medium therefor
JP3889457B2 (en) Rotation control device and rotation control method
US7065017B2 (en) Optical disk apparatus, method for generating clock signal of optical disk apparatus, and method for setting amount of light of optical disk apparatus
JP4352912B2 (en) Method and apparatus for controlling recording laser power
JP3754566B2 (en) Information recording method on optical disk
US20030072230A1 (en) Information recording/reproducing apparatus, and pre-pit detecting method
JP4266138B2 (en) Information recording apparatus and optimum laser power detection method
JP3916028B2 (en) Information recording device
JP4512582B2 (en) Recording / reproducing method and recording / reproducing apparatus
KR100746071B1 (en) Method for generating optimized record power of optical record medium record/player
JP3714117B2 (en) Pre-pit detection device, pre-pit detection method, position and frequency signal detection circuit
KR100357153B1 (en) Method and apparatus for generating optimized record power of optical record medium record/player
US7016285B2 (en) Linking gap detecting device and method of optical recording medium
WO2005109409A1 (en) Information recording device and method, and computer program
JP2004246956A (en) Optical disk unit and recording condition setting method
JP3964696B2 (en) Apparatus and method for calculating performance data of optical recording medium
JP4203244B2 (en) Apparatus and method for measuring prepit waveform of optical recording medium
JP4687762B2 (en) Method and apparatus for controlling recording laser power
JP2006134530A (en) Optical disk device and optical disk evaluation method
JP2000067434A (en) Phase comparison device
JP2002237069A (en) Optical disk device and track offset correcting method in optical disk device
US20100027398A1 (en) Optical disc device and recording deviation amount transfer method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees