JP3913758B2 - Semiconductor device and method for forming semiconductor layer - Google Patents

Semiconductor device and method for forming semiconductor layer Download PDF

Info

Publication number
JP3913758B2
JP3913758B2 JP2005128864A JP2005128864A JP3913758B2 JP 3913758 B2 JP3913758 B2 JP 3913758B2 JP 2005128864 A JP2005128864 A JP 2005128864A JP 2005128864 A JP2005128864 A JP 2005128864A JP 3913758 B2 JP3913758 B2 JP 3913758B2
Authority
JP
Japan
Prior art keywords
layer
mask
zno
semiconductor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005128864A
Other languages
Japanese (ja)
Other versions
JP2005236328A (en
Inventor
雅幸 畑
竜也 國里
広樹 大保
隆司 狩野
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005128864A priority Critical patent/JP3913758B2/en
Publication of JP2005236328A publication Critical patent/JP2005236328A/en
Application granted granted Critical
Publication of JP3913758B2 publication Critical patent/JP3913758B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

この発明は、半導体素子および半導体層の形成方法に関し、特に、下地上に下地とは異なる材料からなる半導体層がヘテロ成長によって形成される半導体素子および半導体層の形成方法に関する。   The present invention relates to a semiconductor element and a method for forming a semiconductor layer, and more particularly to a semiconductor element and a method for forming a semiconductor layer, in which a semiconductor layer made of a material different from the base is formed by hetero growth.

従来、下地上に下地とは異なる材料からなる半導体をヘテロ成長させる技術が知られている。たとえば、窒化物系半導体の１つであるＧａＮの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上にヘテロ成長を行っている。この場合、結晶欠陥の少ない結晶性の良好なＧａＮを成長させるために、従来、基板とＧａＮ層との間に、低温成長によるバッファ層を挿入する技術が知られている。   Conventionally, a technique for hetero-growing a semiconductor made of a material different from the base on the base is known. For example, in the crystal growth of GaN, which is one of nitride-based semiconductors, since there are few lattice-matched substrates, hetero-growth is performed on a heterogeneous substrate such as a sapphire substrate. In this case, in order to grow GaN with good crystallinity with few crystal defects, conventionally, a technique of inserting a buffer layer by low temperature growth between a substrate and a GaN layer is known.

しかしながら、上記のような低温バッファ層を用いた場合であっても、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、ＧａＮを成長する際に、選択横方向成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯＧ）法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。   However, even when the above-described low-temperature buffer layer is used, the density of defects that can be reduced is limited, and it is difficult to further reduce dislocations. Therefore, conventionally, a technique has been proposed in which a base layer in which dislocations are reduced by selective lateral growth (ELOG) is used when growing GaN. This selective lateral growth is disclosed, for example, in pages 53 to 58 and pages 210 to 215 of the Journal of Applied Electronic Physical Properties, Vol. 4 (1998).

図２３〜図２６は、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。次に、図２３〜図２６を参照して、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例について説明する。   23 to 26 are cross-sectional views for explaining an example of a conventional method of forming a nitride-based semiconductor layer using selective lateral growth. Next, an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth will be described with reference to FIGS.

まず、図２３に示すように、サファイア基板２０１上に低温バッファ層２０２を形成した後、その低温バッファ層２０２上に、下地となるＧａＮ層２０３を成長させる。   First, as shown in FIG. 23, a low temperature buffer layer 202 is formed on a sapphire substrate 201, and then a GaN layer 203 serving as a base is grown on the low temperature buffer layer 202.

次に、図２４に示すように、ＧａＮ層２０３上の所定領域に、ＳｉＯ2などからなるストライプ状（細長状）のマスク層２０４を形成する。マスク層２０４を選択成長マスクとして、ＧａＮ層２０３を下地層として再成長を行うと、ＧａＮ層２０３の露出部には、まず、断面が三角形状のファセット構造を有するＧａＮ層２０５が形成される。 Next, as shown in FIG. 24, a striped (elongated) mask layer 204 made of SiO 2 or the like is formed in a predetermined region on the GaN layer 203. When regrowth is performed using the mask layer 204 as a selective growth mask and the GaN layer 203 as a base layer, a GaN layer 205 having a facet structure with a triangular cross section is first formed on the exposed portion of the GaN layer 203.

さらに、成長が進むと、ファセット構造のＧａＮ層２０５が、図２５に示すように、結合し、横方向成長が支配的になる。このため、ｃ軸方向（縦方向）に延びていた転位はファセット結合部で曲げられて上部には到達しない。ただし、ファセット結合部上には転位が残る。   Further, as the growth proceeds, the GaN layer 205 having a facet structure is bonded as shown in FIG. 25, and the lateral growth becomes dominant. For this reason, the dislocation extending in the c-axis direction (longitudinal direction) is bent at the facet joint and does not reach the upper part. However, dislocations remain on the facet connection.

さらに、成長が進むと、図２６に示すように、ファセット構造の各ＧａＮ層２０５が合体して連続膜となる。これにより、平坦な上面を有するＧａＮ層２０５が形成される。この平坦化されたＧａＮ層２０５の表面に到達する転位は、下地層に比べて大幅に減少されている。   Further, as the growth proceeds, as shown in FIG. 26, the GaN layers 205 having the facet structure are combined to form a continuous film. Thereby, the GaN layer 205 having a flat upper surface is formed. Dislocations reaching the surface of the planarized GaN layer 205 are greatly reduced as compared with the underlayer.

図２３〜図２６に示した従来の窒化物系半導体層の形成方法では、選択横方向成長によってＧａＮ層２０５を形成する場合、転位はファセットが結合するマスク層２０４の上部に集中的に残る。このため、転位を少なくするためには、マスク層２０４の幅は小さい方が好ましい。しかし、転位を少なくするためにマスク層２０４の幅を小さくすると、下地となるＧａＮ層２０３の露出部分の幅が広くなるので、ＧａＮ層２０３の露出部分上に形成されるＧａＮからなるファセットも大きく（高く）なる。このため、その大きなファセットを結合して平坦化するためには、ＧａＮ層２０５を厚く形成する必要があった。このように、従来では、薄い膜厚で転位の少ないＧａＮ層２０５を得ることは困難であった。   In the conventional method for forming a nitride-based semiconductor layer shown in FIGS. 23 to 26, when the GaN layer 205 is formed by selective lateral growth, dislocations remain concentrated on the upper portion of the mask layer 204 to which facets are bonded. For this reason, in order to reduce dislocations, the width of the mask layer 204 is preferably small. However, if the width of the mask layer 204 is reduced in order to reduce dislocations, the width of the exposed portion of the underlying GaN layer 203 is increased, so that the facet made of GaN formed on the exposed portion of the GaN layer 203 is also large. (Higher). For this reason, in order to combine and flatten the large facets, it is necessary to form the GaN layer 205 thick. Thus, conventionally, it has been difficult to obtain a GaN layer 205 with a small thickness and few dislocations.

また、従来では、基板上に直接マスク層を形成して選択横方向成長を用いてＧａＮ層を成長させる方法も提案されている。図２７は、その従来の提案された窒化物系半導体層の形成方法を説明するための断面図である。図２７を参照して、この従来の提案された方法では、サファイア基板２１１上に直接ＳｉＯ2からなるマスク層２１２を形成した後、その上にＧａＮからなる低温バッファ層２１３および高温成長のＧａＮ層２１４を形成することによって、１回の成長で転位を低減したＧａＮ層２１４を形成する。この従来の提案された方法では、サファイア基板２１１上に直接マスク層２１２を形成するので、下地層がない分、全体の膜厚は薄くなる。 Conventionally, a method of directly forming a mask layer on a substrate and growing a GaN layer using selective lateral growth has also been proposed. FIG. 27 is a cross-sectional view for explaining the conventional proposed method for forming a nitride-based semiconductor layer. Referring to FIG. 27, in this conventional proposed method, a mask layer 212 made of SiO 2 is directly formed on a sapphire substrate 211, and then a low-temperature buffer layer 213 made of GaN and a high-temperature grown GaN layer are formed thereon. By forming 214, the GaN layer 214 with reduced dislocations is formed by one growth. In this conventional proposed method, since the mask layer 212 is formed directly on the sapphire substrate 211, the total film thickness is reduced by the absence of the underlying layer.

しかし、図２７に示した従来の提案された方法では、図２３〜図２６に示した従来例と同様の問題が発生する。すなわち、サファイア基板２１１上に直接マスク層２１２を形成して選択横方向成長を行う場合においても、転位を少なくするためには、マスク層２１２の幅を小さくする必要がある。しかし、マスク層２１２の幅を小さくすると、サファイア基板２１１の露出面積が大きくなるので、その露出部分の低温バッファ層２１３上に形成されるＧａＮからなるファセットが大きく（高く）なる。このため、その大きなファセットを結合してＧａＮ層２１４を平坦化させるためには、ＧａＮ層２１４を約５μｍ以上の大きな厚みで形成する必要があった。その結果、図２７に示した従来の提案された方法においても、薄い膜厚で転位の少ないＧａＮ層２１４を得るのは困難であった。   However, the conventional proposed method shown in FIG. 27 has the same problem as the conventional example shown in FIGS. That is, even when the mask layer 212 is directly formed on the sapphire substrate 211 and selective lateral growth is performed, the width of the mask layer 212 needs to be reduced in order to reduce dislocations. However, when the width of the mask layer 212 is reduced, the exposed area of the sapphire substrate 211 is increased, so that the facet made of GaN formed on the low-temperature buffer layer 213 in the exposed portion becomes larger (higher). For this reason, in order to bond the large facets and planarize the GaN layer 214, it is necessary to form the GaN layer 214 with a large thickness of about 5 μm or more. As a result, even in the conventional proposed method shown in FIG. 27, it was difficult to obtain a GaN layer 214 with a small thickness and few dislocations.

また、従来では、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＢＧａＮ、ＢＡｌＧａＮ、ＢＩｎＧａＮ、ＡｌＧａＩｎＮなどの混晶を厚く成長させる場合には、格子整合する基板を求めることはより困難である。たとえば、サファイア基板上にＩｎＧａＮを直接成長させる場合、格子定数の差が大きいために、ＩｎＧａＮ層を厚く成長させることは困難である。このため、従来では、図２８に示すように、まず、サファイア基板２２１上にバッファ層２２２を介してＧａＮ層２２３を成長させる。そして、ＧａＮ層２２３上に、マスク層２２４を形成した後、そのマスク層２２４を選択成長マスクとして、選択横方向成長させることによって、低転位のＧａＮ層２２５を形成する。そして、その低転位のＧａＮ層２２５上に、ＩｎＧａＮ層２２６を成長させていた。このように、選択横方向成長を用いて形成した低転位のＧａＮ層２２５上にＩｎＧａＮ層２２６を成長させることによって、低転位のＩｎＧａＮ層２２６をある程度厚く成長させることが可能となる。   Conventionally, when a mixed crystal such as AlGaN, InN, InGaN, BGaN, BAlGaN, BInGaN, or AlGaInN is grown thick, it is more difficult to obtain a lattice-matched substrate. For example, when InGaN is directly grown on a sapphire substrate, it is difficult to grow an InGaN layer thick because of a large difference in lattice constant. Therefore, conventionally, as shown in FIG. 28, first, a GaN layer 223 is grown on the sapphire substrate 221 via the buffer layer 222. Then, after forming the mask layer 224 on the GaN layer 223, the low-dislocation GaN layer 225 is formed by performing selective lateral growth using the mask layer 224 as a selective growth mask. Then, an InGaN layer 226 is grown on the low dislocation GaN layer 225. In this manner, by growing the InGaN layer 226 on the low dislocation GaN layer 225 formed using selective lateral growth, the low dislocation InGaN layer 226 can be grown to a certain thickness.

図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、上記のように、転位の少ないＩｎＧａＮ層２２６を得るために、下地層として選択横方向成長を用いて低転位のＧａＮ層２２５を形成する必要がある。このため、図２８に示した従来例では、全体の厚みが大きくなり、その結果、全体として薄い膜厚で転位の少ないＩｎＧａＮ層２２６を得るのは困難であった。また、図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、選択横方向成長を用いて形成したＧａＮ層２２５を下地層として、さらにＩｎＧａＮ層２２６を成長させるので、工程が複雑になるという問題点もあった。   In the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 28, as described above, in order to obtain an InGaN layer 226 with few dislocations, selective dislocation growth is used as an underlayer so that low dislocations can be obtained. The GaN layer 225 needs to be formed. For this reason, in the conventional example shown in FIG. 28, the entire thickness is increased, and as a result, it has been difficult to obtain an InGaN layer 226 with a small overall thickness and few dislocations. Further, in the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 28, the InGaN layer 226 is further grown using the GaN layer 225 formed by selective lateral growth as an underlayer, There was also a problem that became complicated.

この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることが可能な半導体層の形成方法を提供することである。   The present invention has been made to solve the above problems, and one object of the present invention is to allow a low-dislocation semiconductor layer to be easily hetero-grown with a thin film thickness on a base. It is to provide a method for forming a semiconductor layer.

この発明のもう１つの目的は、下地上に、薄い膜厚で低転位の半導体層をヘテロ成長により形成することが可能な構造を有する半導体素子を提供することである。   Another object of the present invention is to provide a semiconductor element having a structure capable of forming a thin semiconductor layer having a low dislocation on a base layer by hetero growth.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

上記目的を達成するために、この発明の第１の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みは、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さい。   In order to achieve the above object, a semiconductor device according to a first aspect of the present invention includes a plurality of masks formed at predetermined intervals so as to be in contact with the upper surface of a base and to expose a part of the base. And a buffer layer formed on the upper surface of the base exposed between the mask layers, and a semiconductor layer formed on the buffer layer and the mask layer and made of a material different from the base. The thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface is smaller than the thickness of the buffer layer formed in the central portion on the upper surface of the exposed base.

この第１の局面による半導体素子では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。   In the semiconductor device according to the first aspect, as described above, the thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed base is formed in the central portion on the upper surface of the exposed base. When the semiconductor layer is grown on the buffer layer by forming it so as to be smaller than the thickness of the buffer layer, the semiconductor layer grows faster in the central portion where the thickness of the buffer layer is large, and the buffer layer In the vicinity of the mask layer having a small thickness, the growth of the semiconductor layer is slow. As a result, the semiconductor layer easily grows in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal semiconductor layer gradually grows in the lateral direction. Thereby, since the lateral growth is promoted from the initial growth stage of the semiconductor layer, the dislocation is bent laterally from the initial growth stage of the semiconductor layer. As a result, since dislocations propagating in the vertical direction from the initial growth stage of the semiconductor layer can be reduced, a low-dislocation semiconductor layer can be hetero-grown with a thin film thickness on the base.

この発明の第２の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、露出された下地上、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、バッファ層は、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、露出された下地の上面上のマスク層の近傍には形成されていない。   A semiconductor device according to a second aspect of the present invention is exposed between a plurality of mask layers formed at predetermined intervals so as to be in contact with the upper surface of the base and to expose a part of the base, and the mask layer. A buffer layer formed on the upper surface of the base, and a semiconductor layer formed on the exposed base, the buffer layer, and the mask layer and made of a material different from the base. The buffer layer is provided between the mask layers. It is formed in the central part on the upper surface of the exposed base with substantially the same thickness, and is not formed in the vicinity of the mask layer on the upper surface of the exposed base.

この第２の局面による半導体素子では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。   In the semiconductor element according to the second aspect, as described above, the buffer layer is formed in the central portion on the upper surface of the base exposed between the mask layers with substantially the same thickness, and on the exposed upper surface of the base. When the semiconductor layer is grown on the buffer layer, the semiconductor layer grows faster in the central portion where the buffer layer is large, and there is no buffer layer thickness. In the vicinity of the mask layer, the growth of the semiconductor layer is slow. As a result, the semiconductor layer easily grows in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal semiconductor layer gradually grows in the lateral direction. Thereby, since the lateral growth is promoted from the initial growth stage of the semiconductor layer, the dislocation is bent laterally from the initial growth stage of the semiconductor layer. As a result, since dislocations propagating in the vertical direction from the initial growth stage of the semiconductor layer can be reduced, a low-dislocation semiconductor layer can be hetero-grown with a thin film thickness on the base.

上記の半導体素子において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。   In the above-described semiconductor device, preferably, the shortest distance between adjacent mask layers is smaller than the width of the exposed portion of the base located between the adjacent mask layers. With this configuration, when the buffer layer is formed on the base using the mask layer as a mask, the raw material does not easily reach the portion of the exposed portion of the base where the mask layer is formed above. As a result, the portion of the underlying exposed portion where the mask layer is formed above has a smaller buffer layer than the buffer layer formed in the portion of the underlying exposed portion where no mask layer is formed above Or the buffer layer is not formed. If a semiconductor layer is formed using such a buffer layer, the semiconductor layer can be easily grown in a trapezoidal shape from the initial growth stage. Thereby, a trapezoidal semiconductor layer can be easily formed from the initial growth stage.

この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。   In this case, the mask layer preferably has an overhang portion protruding above the exposed portion of the base. With this configuration, the raw material does not easily reach the upper surface of the base located under the overhang portion, and therefore, it is difficult to form a buffer layer on the upper surface of the base located under the overhang portion. As a result, the thickness of the buffer layer formed on the upper surface of the base located under the overhang portion can be made smaller than other portions, or the buffer layer is not formed on the upper surface of the base located under the overhang portion. can do.

上記のオーバーハング部を有する構成において、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部下に位置するバッファ層の厚みよりも小さくてもよい。さらに、この場合、好ましくは、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる。   In the configuration having the overhang part, the thickness of the buffer layer located under the overhang part of the mask layer may be smaller than the thickness of the buffer layer located under the shortest distance part between adjacent mask layers. Further, in this case, preferably, the thickness of the buffer layer located under the overhang portion of the mask layer decreases at substantially the same rate as the distance from the shortest distance portion between adjacent mask layers increases.

また、上記のオーバーハング部を有する構成において、バッファ層は、マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成されるとともに、マスク層のオーバーハング部下に位置する下地の上面上には形成されていなくてもよい。   In the configuration having the overhang portion, the buffer layer is formed with substantially the same thickness on the central portion of the upper surface of the base exposed between the mask layers, and is located under the overhang portion of the mask layer. It may not be formed on the upper surface of the base.

なお、上記のオーバーハング部を有する構成において、好ましくは、マスク層の少なくとも一部は、逆台形形状を有する。   In the configuration having the overhang portion described above, preferably, at least a part of the mask layer has an inverted trapezoidal shape.

また、上記の半導体層の形成方法において、好ましくは、下地は、基板を含み、マスク層は、基板の上面に接触するように形成されている。このように構成すれば、下地上に直接薄い膜厚で低転位の半導体層をヘテロ成長させることができる。この場合、基板は、好ましくは、窒素を含まない３−５族半導体基板、４族半導体基板、サファイア基板、スピネル基板、ＳｉＣ基板および水晶基板からなるグループより選択される１つの基板を含む。このような基板を用いれば、容易に、基板上に直接半導体層をヘテロ成長させることができる。   In the above method for forming a semiconductor layer, preferably, the base includes a substrate, and the mask layer is formed in contact with the upper surface of the substrate. With this configuration, a thin semiconductor film having a low dislocation can be hetero-grown directly on the base. In this case, the substrate preferably includes one substrate selected from the group consisting of a group 3-5 semiconductor substrate not containing nitrogen, a group 4 semiconductor substrate, a sapphire substrate, a spinel substrate, a SiC substrate, and a quartz substrate. If such a substrate is used, a semiconductor layer can be easily hetero-grown directly on the substrate.

また、上記の半導体素子において、好ましくは、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度よりも小さい。このように構成すれば、マスク層の上面近傍ですでに転位密度が小さくなっているので、半導体層の成長初期段階から容易に転位を低減することができる。この場合、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度の１／２以下であるのが好ましい。   In the semiconductor element, preferably, the dislocation density of the semiconductor layer in the vicinity of the upper surface of the mask layer is smaller than the dislocation density of the semiconductor layer in the vicinity of the upper surface of the base. According to this configuration, the dislocation density is already small in the vicinity of the upper surface of the mask layer, so that the dislocation can be easily reduced from the initial growth stage of the semiconductor layer. In this case, the dislocation density of the semiconductor layer in the vicinity of the upper surface of the mask layer is preferably ½ or less of the dislocation density of the semiconductor layer in the vicinity of the upper surface of the base.

また、上記の半導体素子において、半導体層は、窒化物系半導体層を含んでいてもよい。このように構成すれば、窒化物系半導体層の成長初期段階から横方向成長が促進されるので、下地上に低転位の窒化物系半導体層を薄い膜厚でヘテロ成長させることができる。   In the above semiconductor element, the semiconductor layer may include a nitride-based semiconductor layer. With this configuration, since the lateral growth is promoted from the initial growth stage of the nitride-based semiconductor layer, the low-dislocation nitride-based semiconductor layer can be hetero-growth with a small thickness on the base.

また、上記の半導体素子において、好ましくは、バッファ層は、半導体層の成長温度よりも低い成長温度で形成されている。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面に半導体層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成される部分の厚みが他の部分よりも小さいバッファ層を形成することができる。   In the above semiconductor device, the buffer layer is preferably formed at a growth temperature lower than the growth temperature of the semiconductor layer. With this configuration, the raw material does not easily reach the upper surface of the base located under the overhang portion, and thus it is difficult to form a semiconductor layer on the upper surface of the base located under the overhang portion. Thereby, it is possible to easily form a buffer layer in which the thickness of the portion formed on the upper surface of the base located under the overhang portion is smaller than the other portions.

上記の半導体層素子において、好ましくは、半導体層上に形成され、素子領域を有する半導体素子層をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。   The semiconductor layer element described above preferably further includes a semiconductor element layer formed on the semiconductor layer and having an element region. According to this structure, a semiconductor element layer having an element region can be grown on a low dislocation semiconductor layer formed with a thin film thickness on a base, and thus a semiconductor element layer having good element characteristics can be obtained. It can be formed easily. As a result, a semiconductor element having a thin thickness and good element characteristics can be formed.

この発明の第３の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、下地とは異なる材料からなる半導体層を形成する工程とを備え、下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、下地の上面上の中央部に形成されたバッファ層の厚みよりも小さい。   A method for forming a semiconductor layer according to a third aspect of the present invention includes a step of forming a plurality of mask layers at predetermined intervals so as to be in contact with an upper surface of a base and to expose a part of the base. Forming a buffer layer on the upper surface of the substrate, and forming a semiconductor layer made of a material different from the base on the buffer layer and the mask layer, and formed near the mask layer on the upper surface of the base The thickness of the buffer layer is smaller than the thickness of the buffer layer formed at the center on the upper surface of the base.

この第３の局面による半導体層の形成方法では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。   In the method for forming a semiconductor layer according to the third aspect, as described above, the thickness of the buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed base is the central portion on the upper surface of the exposed base. When the semiconductor layer is grown on the buffer layer, the semiconductor layer grows faster in the central portion where the buffer layer is thicker. In the vicinity of the mask layer having a small buffer layer thickness, the growth of the semiconductor layer becomes slow. As a result, the semiconductor layer easily grows in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal semiconductor layer gradually grows in the lateral direction. Thereby, since the lateral growth is promoted from the initial growth stage of the semiconductor layer, the dislocation is bent laterally from the initial growth stage of the semiconductor layer. As a result, since dislocations propagating in the vertical direction from the initial growth stage of the semiconductor layer can be reduced, a low-dislocation semiconductor layer can be hetero-grown with a thin film thickness on the base.

この発明の第４の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、下地とは異なる材料からなる半導体層を形成する工程とを備え、バッファ層は、下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、下地の上面上のマスク層の近傍には形成されていない。   A method for forming a semiconductor layer according to a fourth aspect of the present invention includes a step of forming a plurality of mask layers at predetermined intervals so as to be in contact with an upper surface of a base and to expose a part of the base. Forming a buffer layer on the upper surface of the substrate, and forming a semiconductor layer made of a material different from the base on the buffer layer and the mask layer. They are formed with substantially the same thickness and are not formed in the vicinity of the mask layer on the upper surface of the base.

この第４の局面による半導体層の形成方法では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。   In the method for forming a semiconductor layer according to the fourth aspect, as described above, the buffer layer is formed in the central portion on the upper surface of the base exposed between the mask layers with substantially the same thickness, and the exposed base is exposed. When the semiconductor layer is grown on the buffer layer, the semiconductor layer grows faster in the central portion where the thickness of the buffer layer is large. In the vicinity of the mask layer having no thickness, the growth of the semiconductor layer is slow. As a result, the semiconductor layer easily grows in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal semiconductor layer gradually grows in the lateral direction. Thereby, since the lateral growth is promoted from the initial growth stage of the semiconductor layer, the dislocation is bent laterally from the initial growth stage of the semiconductor layer. As a result, since dislocations propagating in the vertical direction from the initial growth stage of the semiconductor layer can be reduced, a low-dislocation semiconductor layer can be hetero-grown with a thin film thickness on the base.

上記の半導体層の形成方法において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。   In the above method for forming a semiconductor layer, preferably, the shortest distance between adjacent mask layers is smaller than the width of the exposed portion of the base located between adjacent mask layers. With this configuration, when the buffer layer is formed on the base using the mask layer as a mask, the raw material does not easily reach the portion of the exposed portion of the base where the mask layer is formed above. As a result, the portion of the underlying exposed portion where the mask layer is formed above has a smaller buffer layer than the buffer layer formed in the portion of the underlying exposed portion where no mask layer is formed above Or the buffer layer is not formed. If a semiconductor layer is formed using such a buffer layer, the semiconductor layer can be easily grown in a trapezoidal shape from the initial growth stage. Thereby, a trapezoidal semiconductor layer can be easily formed from the initial growth stage.

この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。   In this case, the mask layer preferably has an overhang portion protruding above the exposed portion of the base. With this configuration, the raw material does not easily reach the upper surface of the base located under the overhang portion, and therefore, it is difficult to form a buffer layer on the upper surface of the base located under the overhang portion. As a result, the thickness of the buffer layer formed on the upper surface of the base located under the overhang portion can be made smaller than other portions, or the buffer layer is not formed on the upper surface of the base located under the overhang portion. can do.

上記の半導体層の形成方法において、好ましくは、半導体層上に、素子領域を有する半導体素子層を成長させる工程をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。   The method for forming a semiconductor layer preferably further includes a step of growing a semiconductor element layer having an element region on the semiconductor layer. According to this structure, a semiconductor element layer having an element region can be grown on a low dislocation semiconductor layer formed with a thin film thickness on a base, and thus a semiconductor element layer having good element characteristics can be obtained. It can be formed easily. As a result, a semiconductor element having a thin thickness and good element characteristics can be formed.

以下、本発明を具体化した実施形態を図面に基づいて説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings.

（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２は、図１に示した第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (First embodiment)
FIG. 1 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method of the first embodiment shown in FIG.

まず、図１を参照して、第１実施形態の窒化物系半導体層の形成方法について説明する。この第１実施形態では、まず、下地としてのサファイア基板１の上面上に直接、ＳｉＮからなるマスク層２を形成する。このマスク層２は、オーバーハング部２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層２では、隣接するマスク層２間の最短距離が、隣接するマスク層２間に位置するサファイア基板１の露出部の幅よりも小さい。   First, a method for forming a nitride-based semiconductor layer according to the first embodiment will be described with reference to FIG. In the first embodiment, first, a mask layer 2 made of SiN is formed directly on the upper surface of a sapphire substrate 1 as a base. The mask layer 2 is formed in an inverted mesa shape (inverted trapezoidal shape) having an overhang portion 2a. In the mask layer 2, the shortest distance between the adjacent mask layers 2 is smaller than the width of the exposed portion of the sapphire substrate 1 located between the adjacent mask layers 2.

このようなマスク層２の形成方法としては、まず、サファイア基板１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部２ａを有する逆台形形状のマスク層２を形成することができる。なお、このマスク層２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。   As a method for forming such a mask layer 2, first, an SiN layer (not shown) is formed on the entire surface of the sapphire substrate 1, and then a resist (not shown) is formed in a predetermined region on the SiN layer. . The inverted trapezoidal mask layer 2 having the overhang portion 2a can be easily formed by wet etching the SiN layer using the resist as a mask. The mask layer 2 is formed in a stripe shape (elongated shape) having a period of about 7 μm and a thickness of about 10 nm to about 1000 nm. Moreover, it is preferable to form the opening part of the mask 2 in the [11-20] direction of sapphire or the [1-100] direction of sapphire, for example.

この後、サファイア基板１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層３を成長させる。なお、この低温バッファ層３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｅｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ハライド気相成長法）を用いて、マスク層２を選択成長マスクとして、低温バッファ層３上に、アンドープＧａＮ層４を形成する。このアンドープＧａＮ層４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, a low-temperature buffer layer 3 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is grown on the sapphire substrate 1 at a temperature of about 500 ° C. to about 700 ° C. The low temperature buffer layer 3 is an example of the “buffer layer” in the present invention. Then, using the MOCVD method (Metal Organic Chemical Deposition method) or the HVPE method (Hydride Vapor Phase Epitaxy method), using the mask layer 2 as a selective growth mask, the low temperature buffer layer 3 An undoped GaN layer 4 is formed thereon. The undoped GaN layer 4 is formed to have a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The undoped GaN layer 4 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この低温バッファ層３を成長させる際に、マスク層２がオーバーハング部２ａを有するので、オーバーハング部２ａ下には原料が届きにくくなる。このため、オーバーハング部２ａ下の低温バッファ層３の厚みは、オーバーハング部２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３上に、アンドープＧａＮ層４を成長させる際に、低温バッファ層３の厚みが大きい中央部では、アンドープＧａＮ層４の成長が速くなるとともに、低温バッファ層３の厚みが小さいオーバーハング部２ａ下では、アンドープＧａＮ層４の成長が遅くなる。このため、成長初期の段階から台形状のアンドープＧａＮ層４ａ（図１参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板１上に、低転位のアンドープＧａＮ層４を薄い膜厚でヘテロ成長させることができる。   When the low temperature buffer layer 3 is grown, since the mask layer 2 has the overhang portion 2a, it is difficult for the raw material to reach under the overhang portion 2a. For this reason, the thickness of the low-temperature buffer layer 3 under the overhang portion 2a is smaller than the thickness of the portion (center portion) other than under the overhang portion 2a. As a result, when the undoped GaN layer 4 is grown on the low temperature buffer layer 3, the growth of the undoped GaN layer 4 is accelerated and the thickness of the low temperature buffer layer 3 is increased in the central portion where the thickness of the low temperature buffer layer 3 is large. Under the small overhang portion 2a, the growth of the undoped GaN layer 4 is slow. Therefore, the trapezoidal undoped GaN layer 4a (see FIG. 1) is easily formed from the initial stage of growth, and the side surface of the trapezoidal undoped GaN layer 4a gradually grows in the lateral direction. Lateral growth is promoted from the initial growth stage of 4. Thereby, since the dislocation is bent in the lateral direction from the initial growth stage of the undoped GaN layer 4, the dislocation propagating in the vertical direction from the initial growth stage of the undoped GaN layer 4 can be reduced. As a result, the low-dislocation undoped GaN layer 4 can be hetero-grown on the sapphire substrate 1 with a small thickness.

次に、図２を参照して、第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。   Next, the structure of the semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the first embodiment will be described with reference to FIG.

第１実施形態の半導体レーザ素子では、図１に示したアンドープＧａＮ層４上に、図２に示すように、約４μｍの厚みを有するｎ型ＧａＮからなる第１導電型コンタクト層１０５が形成されている。第１導電型コンタクト層１０５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１０６が形成されている。第１導電型クラッド層１０６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１０７が形成されている。ＭＱＷ発光層１０７上には、約０．４５μｍの厚みを有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１０８が形成されている。その第２導電型クラッド層１０８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１０９が形成されている。また、第１導電型コンタクト層１０５の露出された上面上には、ｎ型の第１導電型電極１１０が形成されている。また、第２導電型コンタクト層１０９の上面上には、ｐ型の第２導電型電極１１１が形成されている。   In the semiconductor laser device of the first embodiment, a first conductivity type contact layer 105 made of n-type GaN having a thickness of about 4 μm is formed on the undoped GaN layer 4 shown in FIG. 1 as shown in FIG. ing. A first conductivity type cladding layer 106 made of n-type AlGaN having a thickness of about 0.45 μm is formed on the first conductivity type contact layer 105. A multiple quantum well (MQW) light emitting layer 107 made of InGaN is formed on the first conductivity type cladding layer 106. A second conductivity type cladding layer 108 made of p-type AlGaN having a thickness of about 0.45 μm is formed on the MQW light emitting layer 107. A second conductivity type contact layer 109 made of p-type GaN having a thickness of about 0.15 μm is formed on the second conductivity type cladding layer 108. An n-type first conductivity type electrode 110 is formed on the exposed upper surface of the first conductivity type contact layer 105. A p-type second conductivity type electrode 111 is formed on the upper surface of the second conductivity type contact layer 109.

なお、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８および第２導電型コンタクト層１０９は、本発明の「半導体素子層」の一例である。   The first conductivity type contact layer 105, the first conductivity type clad layer 106, the MQW light emitting layer 107, the second conductivity type clad layer 108, and the second conductivity type contact layer 109 are examples of the “semiconductor element layer” of the present invention. It is.

上記した第１実施形態の半導体レーザ素子では、図１に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープＧａＮ層４上に、各層１０５〜１０９を形成するので、各層１０５〜１０９において、良好な結晶性を実現することができる。したがって、第１実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device of the first embodiment described above, the layers 105 to 109 are formed on the undoped GaN layer 4 having a reduced thickness and reduced dislocations formed by using the forming method shown in FIG. In 105 to 109, good crystallinity can be realized. Therefore, in the first embodiment, it is possible to obtain a semiconductor laser device having a thin thickness and good device characteristics.

（第２実施形態）
図３は、本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図４は、図３に示した第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Second Embodiment)
FIG. 3 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the second embodiment of the present invention. FIG. 4 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method of the second embodiment shown in FIG.

まず、図３を参照して、この第２実施形態の窒化物系半導体層の形成方法について説明する。この第２実施形態では、下地としてのｎ型ＳｉＣ基板１１の表面上に、マスク層１２を形成する。このマスク層１２は、ＳｉＮ層１２ａと、ＳｉＯ2層１２ｂと、ＳｉＮ層１２ｃとからなる３層構造を有するとともに、約１０ｎｍ〜約１０００ｎｍの厚みを有する。また、マスク層１２は、中間層のＳｉＯ2層１２ｂが両側方に突出した形状（オーバーハング形状）を有する。このマスク層１２では、隣接するマスク層１２間の最短距離が、隣接するマスク層１２間に位置するｎ型ＳｉＣ基板１１の露出部の幅よりも小さい。 First, a method for forming a nitride-based semiconductor layer according to the second embodiment will be described with reference to FIG. In the second embodiment, a mask layer 12 is formed on the surface of an n-type SiC substrate 11 as a base. The mask layer 12 has a three-layer structure including a SiN layer 12a, a SiO 2 layer 12b, and a SiN layer 12c, and has a thickness of about 10 nm to about 1000 nm. Further, the mask layer 12 has a shape (overhang shape) in which the SiO 2 layer 12b as an intermediate layer protrudes on both sides. In this mask layer 12, the shortest distance between adjacent mask layers 12 is smaller than the width of the exposed portion of n-type SiC substrate 11 located between adjacent mask layers 12.

このようなマスク層１２の形成方法としては、ｎ型ＳｉＣ基板１１上に、ＳｉＮ層１２ａ、ＳｉＯ2層１２ｂおよびＳｉＮ層１２ｃを順次形成した後、ＳｉＮ層１２ｃ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いてウェットエッチングすることによって、ＳｉＯ2層１２ｂとＳｉＮ層１２ａおよび１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成する。 As a method for forming such a mask layer 12, a SiN layer 12a, a SiO 2 layer 12b, and a SiN layer 12c are sequentially formed on an n-type SiC substrate 11, and then a resist (not shown) is formed on a predetermined region on the SiN layer 12c. Z). Then, using the resist as a mask, wet etching is performed using a hydrofluoric acid-based etchant, and the difference in etching rate between the SiO 2 layer 12b and the SiN layers 12a and 12c is utilized, as shown in FIG. A mask layer 12 having an overhang shape is formed.

その後、ｎ型ＳｉＣ基板１１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層１３を形成する。なお、この低温バッファ層１３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層１２を選択成長マスクとして、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる。このｎ型ＧａＮ層１４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＧａＮ層１４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, a low-temperature buffer layer 13 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on the n-type SiC substrate 11 under a temperature condition of about 500 ° C. to about 700 ° C. The low-temperature buffer layer 13 is an example of the “buffer layer” in the present invention. Then, the n-type GaN layer 14 is grown on the low-temperature buffer layer 13 by using the MOCVD method or the HVPE method with the mask layer 12 as a selective growth mask. The n-type GaN layer 14 is formed with a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The n-type GaN layer 14 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この低温バッファ層１３を成長させる際に、マスク層１２がオーバーハング形状を有するので、そのオーバーハング部（ＳｉＯ2層１２ｂ）下には原料が届きにくくなる。このため、オーバーハング部（ＳｉＯ2層１２ｂ）の下の低温バッファ層１３の厚みは、オーバーハング部（ＳｉＯ2層１２ｂ）の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる際に、低温バッファ層１３の厚みが大きい中央部では、ｎ型ＧａＮ層１４の成長が速くなるとともに、低温バッファ層１３の厚みが小さいオーバーハング部下では、ｎ型ＧａＮ層１４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からｎ型ＧａＮ層１４は台形状に形成されやすくなるとともに、その台形状のｎ型ＧａＮ層１４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層１４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層１４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層１４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＳｉＣ基板１１上に、薄い膜厚で転位の低減されたｎ型ＧａＮ層１４をヘテロ成長させることができる。 When the low temperature buffer layer 13 is grown, the mask layer 12 has an overhang shape, so that it is difficult for the raw material to reach under the overhang portion (SiO 2 layer 12b). Therefore, the thickness of the low-temperature buffer layer 13 below the overhanging portion (SiO 2 layer 12b) is smaller than the thickness of the overhang portion other than the bottom of the (SiO 2 layer 12b) (central portion). As a result, when the n-type GaN layer 14 is grown on the low-temperature buffer layer 13, the growth of the n-type GaN layer 14 is accelerated in the central portion where the low-temperature buffer layer 13 is thick. Under the overhang portion having a small thickness, the growth of the n-type GaN layer 14 is slow. For this reason, as in the first embodiment shown in FIG. 1, the n-type GaN layer 14 is easily formed in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal n-type GaN layer 14 gradually becomes lateral. Since it grows in the direction, lateral growth is promoted from the initial growth stage of the n-type GaN layer 14. Thereby, since the dislocation is bent in the lateral direction from the initial growth stage of the n-type GaN layer 14, the dislocation propagating in the vertical direction from the initial growth stage of the n-type GaN layer 14 can be reduced. As a result, the n-type GaN layer 14 having a small thickness and reduced dislocations can be hetero-growth on the n-type SiC substrate 11.

次に、図４を参照して、図３に示した第２実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。   Next, with reference to FIG. 4, the structure of the semiconductor laser device manufactured by using the forming method of the second embodiment shown in FIG. 3 will be described.

第２実施形態の半導体レーザ素子では、図３に示したｎ型ＧａＮ層１４上に、図４に示すように、約４μｍの膜厚を有するｎ型ＧａＮからなる第１導電型層１１５が形成されている。第１導電型層１１５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６が形成されている。第１導電型クラッド層１１６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１１７が形成されている。ＭＱＷ発光層１１７上には、約０．４５μｍの膜厚を有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８が形成されている。その第２導電型クラッド層１１８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板１１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。   In the semiconductor laser device of the second embodiment, a first conductivity type layer 115 made of n-type GaN having a thickness of about 4 μm is formed on the n-type GaN layer 14 shown in FIG. 3 as shown in FIG. Has been. On the first conductivity type layer 115, a first conductivity type clad layer 116 made of n-type AlGaN having a thickness of about 0.45 μm is formed. On the first conductivity type cladding layer 116, a multiple quantum well (MQW) light emitting layer 117 made of InGaN is formed. A second conductivity type cladding layer 118 made of p-type AlGaN having a thickness of about 0.45 μm is formed on the MQW light emitting layer 117. On the second conductivity type cladding layer 118, a second conductivity type contact layer 119 made of p-type GaN having a thickness of about 0.15 μm is formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type SiC substrate 11. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119.

なお、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９は、本発明の「半導体素子層」の一例である。   The first conductivity type layer 115, the first conductivity type clad layer 116, the MQW light emitting layer 117, the second conductivity type clad layer 118, and the second conductivity type contact layer 119 are examples of the “semiconductor element layer” in the present invention. is there.

第２実施形態による半導体レーザ素子では、薄い厚みで転位が低減されたｎ型ＧａＮ層１４を形成した後、そのｎ型ＧａＮ層１４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第２実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device according to the second embodiment, after forming the n-type GaN layer 14 having a reduced thickness and reduced dislocations, the layers 115 to 119 are formed on the n-type GaN layer 14. Good crystallinity can be realized. Thereby, in the second embodiment, a semiconductor laser device having a thin thickness and good device characteristics can be obtained.

なお、上記第２実施形態では、中間層であるＳｉＯ2層１２ｂと、下層のＳｉＮ層１２ａおよび上層のＳｉＮ層１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成したが、中間層よりも上層および下層がエッチングされやすい材料であれば、他の組み合わせも可能である。たとえば、上層または下層をタングステンなどの金属で構成し、中間層をＳｉＯ2、ＳｉＮ、ＴｉＯ2、ＴｉＮなどで構成してもよい。 In the second embodiment, the overhang as shown in FIG. 3 is utilized by utilizing the difference in etching rate between the SiO 2 layer 12b as the intermediate layer and the lower SiN layer 12a and the upper SiN layer 12c. Although the mask layer 12 having a shape is formed, other combinations are possible as long as the upper layer and the lower layer are more easily etched than the intermediate layer. For example, the upper layer or the lower layer may be composed of a metal such as tungsten, and the intermediate layer may be composed of SiO 2 , SiN, TiO 2 , TiN, or the like.

（第３実施形態）
図５は、本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。また、図６は、図５に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Third embodiment)
FIG. 5 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the third embodiment of the present invention. FIG. 6 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method shown in FIG.

まず、図５を参照して、第３実施形態の窒化物系半導体層の形成方法について説明する。この第３実施形態では、まず、下地としてのサファイア基板２１上に、直接オーバーハング部を有するマスク層２２を形成する。このマスク層２２は、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された下層のＳｉＮ層２２ａと、プラズマＣＶＤ法でＲＦパワー２５０Ｗで形成された上層のＳｉＮ層２２ｂとからなる２層構造を有するとともに、約５０ｎｍ〜約１０００ｎｍの厚みを有する。この場合、上記のように形成された上層のＳｉＮ層２２ｂは、下層のＳｉＮ層２２ａよりもエッチングされにくくなる。   First, a method for forming a nitride-based semiconductor layer according to the third embodiment will be described with reference to FIG. In the third embodiment, first, a mask layer 22 having an overhang portion is directly formed on a sapphire substrate 21 as a base. The mask layer 22 has a two-layer structure composed of a lower SiN layer 22a formed with an RF power of 150 W using a plasma CVD method and an upper SiN layer 22b formed with an RF power of 250 W by a plasma CVD method. And a thickness of about 50 nm to about 1000 nm. In this case, the upper SiN layer 22b formed as described above is less likely to be etched than the lower SiN layer 22a.

マスク層２２の具体的な形成方法としては、まず、サファイア基板２１上の全面に、下層のＳｉＮ層２２ａと上層のＳｉＮ層２２ｂとを上記した条件で順次形成した後、上層のＳｉＮ層２２ｂ上の所定領域に、レジスト（図示せず）を形成する。そして、そのレジストをマスクとして、バッファードフッ酸を用いて、上層のＳｉＮ層２２ｂおよび下層のＳｉＮ層２２ａをウェットエッチングすることによって、図５に示したようなオーバーハング形状を有する２層構造のマスク層２２を形成する。このマスク層２２では、隣接するマスク層２２間の最短距離が、隣接するマスク層２２間に位置するサファイア基板２１の露出部の幅よりも小さい。   As a specific method of forming the mask layer 22, first, the lower SiN layer 22 a and the upper SiN layer 22 b are sequentially formed on the entire surface of the sapphire substrate 21 under the above-described conditions, and then the upper SiN layer 22 b is formed. A resist (not shown) is formed in the predetermined region. Then, using the resist as a mask, the upper SiN layer 22b and the lower SiN layer 22a are wet-etched using buffered hydrofluoric acid, thereby forming a two-layer structure having an overhang shape as shown in FIG. A mask layer 22 is formed. In this mask layer 22, the shortest distance between the adjacent mask layers 22 is smaller than the width of the exposed portion of the sapphire substrate 21 located between the adjacent mask layers 22.

この後、サファイア基板２１上に、約７００℃〜約９００℃の温度条件下で、約２０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。さらに、約４００℃〜約６００℃の温度条件下で、約３０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。この場合、約７００℃〜約９００℃の高い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しやすいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで低温バッファ層が形成される。一方、約４００℃〜約６００℃の低い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しにくいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部には低温バッファ層が形成されにくい。このように、２層のバッファ層を異なる温度で形成することによって、図５に示されるような形状を有する低温バッファ層２３が形成される。なお、この低温バッファ層２３は、本発明の「バッファ層」の一例である。   Thereafter, a low-temperature buffer layer made of AlGaN or GaN having a thickness of about 20 nm is grown on the sapphire substrate 21 under a temperature condition of about 700 ° C. to about 900 ° C. Further, a low temperature buffer layer made of AlGaN or GaN having a thickness of about 30 nm is grown under a temperature condition of about 400 ° C. to about 600 ° C. In this case, when formed under a high temperature condition of about 700 ° C. to about 900 ° C., the atoms easily diffuse on the sapphire substrate 21 to the lower part of the overhang portion (SiN layer 22b) of the mask layer 22, and therefore the mask layer 22 A low temperature buffer layer is formed up to the lower portion of the overhang portion (SiN layer 22b). On the other hand, when formed under a low temperature condition of about 400 ° C. to about 600 ° C., the atoms hardly diffuse on the sapphire substrate 21 to the lower part of the overhang portion (SiN layer 22 b) of the mask layer 22. A low temperature buffer layer is unlikely to be formed below the overhang portion (SiN layer 22b). Thus, the low temperature buffer layer 23 having the shape as shown in FIG. 5 is formed by forming the two buffer layers at different temperatures. The low-temperature buffer layer 23 is an example of the “buffer layer” in the present invention.

この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層２２を選択成長マスクとして、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる。このアンドープＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このアンドープＧａＮ層２４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, an undoped GaN layer 24 is grown on the low-temperature buffer layer 23 using the mask layer 22 as a selective growth mask by MOCVD or HVPE. The undoped GaN layer 24 is formed with a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The undoped GaN layer 24 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この第３実施形態においても、オーバーハング部（ＳｉＮ層２２ｂ）の下の低温バッファ層２３の厚みは、オーバーハング部の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる際に、低温バッファ層２３の厚みが大きい中央部では、アンドープＧａＮ層２４の成長が速くなるとともに、低温バッファ層２３の厚みが小さいオーバーハング部下では、アンドープＧａＮ層２４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からアンドープＧａＮ層２４は台形状に形成されやすくなるとともに、その台形状のアンドープＧａＮ層２４の側面が徐々に横方向に成長するので、アンドープＧａＮ層２４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層２４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層２４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板２１上に、薄い膜厚で転位の低減されたアンドープＧａＮ層２４をヘテロ成長させることができる。   Also in the third embodiment, the thickness of the low-temperature buffer layer 23 under the overhang portion (SiN layer 22b) is smaller than the thickness of the portion (central portion) other than under the overhang portion. As a result, when the undoped GaN layer 24 is grown on the low temperature buffer layer 23, the undoped GaN layer 24 grows faster in the central portion where the low temperature buffer layer 23 is thick, and the thickness of the low temperature buffer layer 23 increases. Under the small overhang portion, the growth of the undoped GaN layer 24 becomes slow. For this reason, as in the first embodiment shown in FIG. 1, the undoped GaN layer 24 is easily formed in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal undoped GaN layer 24 gradually extends in the lateral direction. Since it grows, lateral growth is promoted from the initial growth stage of the undoped GaN layer 24. Thereby, since the dislocation is bent in the lateral direction from the initial growth stage of the undoped GaN layer 24, the dislocation propagating in the vertical direction from the initial growth stage of the undoped GaN layer 24 can be reduced. As a result, the undoped GaN layer 24 with a small thickness and reduced dislocations can be hetero-growth on the sapphire substrate 21.

次に、図６を参照して、第３実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第３実施形態の半導体レーザ素子では、図５に示したアンドープＧａＮ層２４上に、図６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 6, a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method of the third embodiment will be described. In the semiconductor laser device of the third embodiment, as shown in FIG. 6, on the undoped GaN layer 24 shown in FIG. 5, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, and an MQW light emitting layer 107 are formed. A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The compositions and film thicknesses of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.

第３実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層２４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第３実施形態では、第１実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。   In the third embodiment, by forming the layers 105 to 109 on the low-dislocation undoped GaN layer 24 formed in such a thin film thickness, good crystallinity is realized in the layers 105 to 109. Can do. As a result, in the third embodiment, as in the first embodiment, it is possible to obtain a semiconductor laser device having a thin thickness and good characteristics.

（第４実施形態）
図７は、本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図８は、図７に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Fourth embodiment)
FIG. 7 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the fourth embodiment of the present invention. FIG. 8 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method of the fourth embodiment shown in FIG.

まず、図７を参照して、第４実施形態の窒化物系半導体層の形成方法について説明する。この第４実施形態では、下地としてのｎ型ＳｉＣ基板３１上に、タングステン（Ｗ）からなるオーバーハング部３２ａを有する逆メサ形状（逆台形形状）のマスク層３２を形成する。このマスク層３２は、約１０ｎｍ〜約１０００ｎｍの厚みで、約５μｍの周期のストライプ状に形成する。このマスク層３２では、隣接するマスク層３２間の最短距離が、隣接するマスク層３２間に位置するｎ型ＳｉＣ基板３１の露出部の幅よりも小さい。   First, a method for forming a nitride-based semiconductor layer according to the fourth embodiment will be described with reference to FIG. In the fourth embodiment, an inverted mesa (inverted trapezoidal) mask layer 32 having an overhang portion 32a made of tungsten (W) is formed on an n-type SiC substrate 31 as a base. The mask layer 32 is formed in a stripe shape having a thickness of about 10 nm to about 1000 nm and a period of about 5 μm. In this mask layer 32, the shortest distance between adjacent mask layers 32 is smaller than the width of the exposed portion of n-type SiC substrate 31 positioned between adjacent mask layers 32.

このＷからなるオーバーハング部３２ａを有するマスク層３２の形成方法としては、まず、ｎ型ＳｉＣ基板３１上の全面にＷ層（図示せず）を形成した後、そのＷ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、Ｗ層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Ｗからなるオーバーハング部３２ａを有するマスク層３２が形成される。   As a method of forming the mask layer 32 having the overhang portion 32a made of W, first, a W layer (not shown) is formed on the entire surface of the n-type SiC substrate 31, and then a predetermined region on the W layer is formed. A resist (not shown) is formed. Then, using the resist as a mask, the etching conditions are adjusted so that overetching occurs when the W layer is etched. Thereby, the mask layer 32 having the overhang portion 32a made of W is formed.

この後、ｎ型ＳｉＣ基板３１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層３３を形成する。なお、この低温バッファ層３３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層３２を選択成長マスクとして、低温バッファ層３３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組
成は、Ｙ＝Ｚ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より大きい。この第４実施形態では、たとえば、ｎ型ＩｎＧａＮ層３４を、約６５０℃〜約９００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＩｎＧａＮ層３４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。 Thereafter, a low-temperature buffer layer 33 made of GaInN having a thickness of about 10 nm to about 50 nm is formed on the n-type SiC substrate 31 under a temperature condition of about 500 ° C. to about 700 ° C. The low temperature buffer layer 33 is an example of the “buffer layer” in the present invention. Then, using the MOCVD method or HVPE method, as a selective growth mask a mask layer 32, on the low-temperature buffer layer 33, n-type Al W B X Ga Y In Z Tl 1-WXYZ N layer is grown in. The composition of Al W B X Ga Y In Z Tl 1-WXYZ N is the composition excluding Y = Z = 0, and a lattice constant of Al W B X Ga Y In Z Tl 1-WXYZ N is GaN lattice Greater than a constant. In the fourth embodiment, for example, the n-type InGaN layer 34 is formed with a thickness of about 2 μm under a temperature condition of about 650 ° C. to about 900 ° C. The n-type InGaN layer 34 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この低温バッファ層３３を成長させる際に、マスク層３２がオーバーハング部３２ａを有するので、オーバーハング部３２ａ下には原料が届きにくくなる。このため、オーバーハング部３２ａ下の低温バッファ層３３の厚みは、オーバーハング部３２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３３上に、ｎ型ＩｎＧａＮ層３４を成長させる際に、低温バッファ層３３の厚みが大きい中央部では、ｎ型ＩｎＧａＮ層３４の成長が速くなるとともに、低温バッファ層３３の厚みが小さいオーバーハング部３２ａ下では、ｎ型ＩｎＧａＮ層３４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＩｎＧａＮ層３４が形成されやすくなるとともに、その台形状のｎ型ＩｎＧａＮ層３４の側面が徐々に横方向に成長するので、ｎ型ＩｎＧａＮ層３４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＳｉＣ基板３１上に、低転位のｎ型ＩｎＧａＮ層３４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。   When the low temperature buffer layer 33 is grown, the mask layer 32 has the overhang portion 32a, so that it is difficult for the raw material to reach under the overhang portion 32a. For this reason, the thickness of the low temperature buffer layer 33 under the overhang portion 32a is smaller than the thickness of the portion (center portion) other than under the overhang portion 32a. As a result, when the n-type InGaN layer 34 is grown on the low-temperature buffer layer 33, the n-type InGaN layer 34 grows faster in the central portion where the low-temperature buffer layer 33 is thick. Under the overhang portion 32a having a small thickness, the growth of the n-type InGaN layer 34 is slow. Therefore, as in the first embodiment shown in FIG. 1, the trapezoidal n-type InGaN layer 34 is easily formed from the initial stage of growth, and the side surface of the trapezoidal n-type InGaN layer 34 gradually becomes lateral. Since it grows in the direction, lateral growth is promoted from the initial growth stage of the n-type InGaN layer 34. Thereby, the low-dislocation n-type InGaN layer 34 can be grown thickly on the n-type SiC substrate 31 without providing a GaN layer as a base layer as in the conventional example shown in FIG. In this case, since it is not necessary to provide a GaN layer as a base layer, the overall thickness can be reduced compared to the conventional example shown in FIG.

次に、図８を参照して、第４実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第４実施形態の半導体レーザ素子では、図７に示したｎ型ＩｎＧａＮ層３４上に、ｎ型ＩｎＧａＮからなる第１導電型層１１５、ｎ型ＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＧａＮからなる第２導電型クラッド層１１８およびｐ型ＩｎＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板３１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 8, the structure of the semiconductor laser device formed by using the nitride-based semiconductor layer forming method of the fourth embodiment will be described. In the semiconductor laser device of the fourth embodiment, on the n-type InGaN layer 34 shown in FIG. 7, a first conductivity-type layer 115 made of n-type InGaN, a first conductivity-type clad layer 116 made of n-type GaN, and InGaN. An MQW light-emitting layer 117 made of p-type GaN, a second conductive-type cladding layer 118 made of p-type GaN, and a second-conductive type contact layer 119 made of p-type InGaN are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type SiC substrate 31. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119. The film thickness of each of the layers 115 to 119 is the same as that of the semiconductor laser device of the second embodiment shown in FIG.

第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて形成された低転位のｎ型ＩｎＧａＮ層３４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図７に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第４実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device according to the fourth embodiment, the layers 115 to 119 are formed on the low dislocation n-type InGaN layer 34 formed by using the forming method shown in FIG. Crystallinity can be realized. Further, in the method of forming a nitride-based semiconductor layer shown in FIG. 7, the entire thickness is formed thin, so that when the layers 115 to 119 are formed thereon, the thickness of the semiconductor laser element is reduced. Thereby, in the fourth embodiment, as in the second embodiment, it is possible to obtain a semiconductor laser device having a thin thickness and good device characteristics.

また、第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて厚く形成された低転位のｎ型ＩｎＧａＮ層３４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を大きくするためにＭＱＷ発光層のＩｎ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、緑色などの長波長の半導体レーザを実現することができる。   In the semiconductor laser device according to the fourth embodiment, the MQW light emitting layer 117 is formed on the low dislocation n-type InGaN layer 34 formed thick using the forming method shown in FIG. Even if the In composition of the MQW light emitting layer is increased in order to increase the lattice constant, good crystallinity can be realized. Therefore, it is possible to realize a semiconductor laser having a longer wavelength such as green than the conventional nitride semiconductor laser.

（第５実施形態）
図９は、本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１０は、図９に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。まず、図９を参照して、第５実施形態の窒化物系半導体層の形成方法について説明する。 (Fifth embodiment)
FIG. 9 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the fifth embodiment of the present invention. FIG. 10 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method shown in FIG. First, a method for forming a nitride-based semiconductor layer according to the fifth embodiment will be described with reference to FIG.

まず、この第５実施形態では、下地としてのｎ型ＧａＡｓ基板４１の表面上に、ＳｉＮからなるマスク層４２を約１０ｎｍ〜約１０００ｎｍの厚みで、５μｍの周期で形成する。そして、このマスク層４２をマスクとして、ｎ型ＧａＡｓ基板４１をエッチングする。この際、オーバーエッチングを行うことによって、ｎ型ＧａＡｓ基板４１に、逆メサ形状の凸部４１ａを形成する。なお、このｎ型ＧａＡｓ基板４１のエッチングは、Ｈ2ＳＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（４：１：１）またはＨ3ＰＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（３：１：１）を用いて行う。 First, in the fifth embodiment, a mask layer 42 made of SiN is formed on the surface of an n-type GaAs substrate 41 as a base with a thickness of about 10 nm to about 1000 nm and a period of 5 μm. Then, the n-type GaAs substrate 41 is etched using the mask layer 42 as a mask. At this time, over-etching is performed to form a convex mesa 41a on the n-type GaAs substrate 41. The n-type GaAs substrate 41 is etched by using H 2 SO 4 + H 2 O 2 + H 2 O (4: 1: 1) or H 3 PO 4 + H 2 O 2 + H 2 O (3: 1: 1). To do.

この後、ｎ型ＧａＡｓ基板４１の露出された表面上に、約５００℃〜約７００℃の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層４３を形成する。なお、この低温バッファ層４３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層４２を選択成長マスクとして、低温バッファ層４３上に、ｎ型ＧａＮ層４４を選択横方向成長させる。なお、このｎ型ＧａＮ層４４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, a low-temperature buffer layer 43 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on the exposed surface of the n-type GaAs substrate 41 under a temperature condition of about 500 ° C. to about 700 ° C. The low-temperature buffer layer 43 is an example of the “buffer layer” in the present invention. Then, using the MOCVD method or the HVPE method, the n-type GaN layer 44 is selectively grown in the lateral direction on the low-temperature buffer layer 43 using the mask layer 42 as a selective growth mask. The n-type GaN layer 44 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この場合、マスク層４２下の凸部４１ａは逆メサ形状を有しているので、マスク層４２の両端部は、ｎ型ＧａＡｓ基板４１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層４２では、隣接するマスク層４２間の最短距離Ｗ１が、隣接するマスク層４２間に位置するｎ型ＧａＡｓ基板４１の露出部の幅Ｗ２よりも小さい。これにより、低温バッファ層４３を成長させる際に、凸部４１ａ下には原料が届きにくくなる。このため、凸部４１ａ下の低温バッファ層４３の厚みは、凸部４１ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層４３上に、ｎ型ＧａＮ層４４を成長させる際に、低温バッファ層４３の厚みが大きい中央部では、ｎ型ＧａＮ層４４の成長が速くなるとともに、低温バッファ層４３の厚みが小さい凸部４１ａ下では、ｎ型ＧａＮ層４４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層４４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層４４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層４４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層４４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層４４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＧａＡｓ基板４１上に、低転位のｎ型ＧａＮ層４４を薄い膜厚でヘテロ成長させることができる。   In this case, since the convex portion 41 a under the mask layer 42 has an inverted mesa shape, both end portions of the mask layer 42 have a structure having an overhang shape protruding above the exposed portion of the n-type GaAs substrate 41. Become. That is, in this mask layer 42, the shortest distance W1 between the adjacent mask layers 42 is smaller than the width W2 of the exposed portion of the n-type GaAs substrate 41 located between the adjacent mask layers 42. Thereby, when the low temperature buffer layer 43 is grown, the raw material does not easily reach under the convex portion 41a. For this reason, the thickness of the low-temperature buffer layer 43 under the convex portion 41a is smaller than the thickness of the portion (central portion) other than under the convex portion 41a. As a result, when the n-type GaN layer 44 is grown on the low-temperature buffer layer 43, the n-type GaN layer 44 grows faster in the central portion where the low-temperature buffer layer 43 is thick, and the low-temperature buffer layer 43 Under the convex portion 41a having a small thickness, the growth of the n-type GaN layer 44 is slow. For this reason, as in the first embodiment shown in FIG. 1, the trapezoidal n-type GaN layer 44 is easily formed from the initial stage of growth, and the side surface of the trapezoidal n-type GaN layer 44 is gradually lateralized. Since it grows in the direction, lateral growth is promoted from the initial growth stage of the n-type GaN layer 44. Thereby, since the dislocation is bent in the lateral direction from the initial growth stage of the n-type GaN layer 44, the dislocation propagating in the vertical direction from the initial growth stage of the n-type GaN layer 44 can be reduced. As a result, the low-dislocation n-type GaN layer 44 can be hetero-grown on the n-type GaAs substrate 41 with a small thickness.

次に、図１０を参照して、図９に示した第５実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第５実施形態の半導体レーザ素子では、図９に示したｎ型ＧａＮ層４４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＡｓ基板４１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 10, a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the fifth embodiment shown in FIG. 9 will be described. In the semiconductor laser device of the fifth embodiment, on the n-type GaN layer 44 shown in FIG. 9, the first conductivity type layer 115, the first conductivity type cladding layer 116, the MQW light emitting layer 117, and the second conductivity type cladding layer. 118 and a second conductivity type contact layer 119 are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type GaAs substrate 41. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119. The composition and film thickness of each of the layers 115 to 119 are the same as those of the semiconductor laser device of the second embodiment shown in FIG.

第５実施形態による半導体レーザ素子では、図９に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層４４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第５実施形態では、第２および第４実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device according to the fifth embodiment, since the layers 115 to 119 are formed on the low-dislocation n-type GaN layer 44 formed by using the forming method shown in FIG. 9, the layers 115 to 119 are formed. Good crystallinity can be realized. Thereby, in the fifth embodiment, as in the second and fourth embodiments, a semiconductor laser device having a thin thickness and good device characteristics can be obtained.

（第６実施形態）
図１１は、本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１２は、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Sixth embodiment)
FIG. 11 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the sixth embodiment of the present invention. FIG. 12 is a sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the sixth embodiment shown in FIG.

図１１を参照して、まず、第６実施形態の窒化物系半導体層の形成方法について説明する。この第６実施形態では、下地としてのｎ型Ｓｉ基板５１の表面に、タングステン（Ｗ）層を約１０ｎｍ〜約１０００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いてパターニングすることによって、約１０μｍ周期のストライプ状のＷからなるマスク層５２を形成する。そして、マスク層５２をマスクとして、ＨＦ：ＨＮＯ3：ＣＨ3ＣＯＯＨ（１：５：１）を用いて、ｎ型Ｓｉ基板５１をエッチングすることによって、図１１に示されるような、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を形成する。つまり、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の端部の上方に突出したオーバーハング形状となる。このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。 With reference to FIG. 11, first, a method for forming a nitride-based semiconductor layer according to the sixth embodiment will be described. In the sixth embodiment, after a tungsten (W) layer is formed with a film thickness of about 10 nm to about 1000 nm on the surface of an n-type Si substrate 51 as a base, patterning is performed using a photolithography technique, thereby A mask layer 52 made of stripe-shaped W with a period of 10 μm is formed. Then, using the mask layer 52 as a mask, the n-type Si substrate 51 is etched using HF: HNO 3 : CH 3 COOH (1: 5: 1), whereby the mask layer 52 as shown in FIG. A shape is formed in which the region of the n-type Si substrate 51 located below both ends of the substrate is removed. That is, both end portions of the mask layer 52 have an overhang shape protruding above the end portion of the exposed portion of the n-type Si substrate 51. In this mask layer 52, the shortest distance W1 between the adjacent mask layers 52 is smaller than the width W2 of the exposed portion of the n-type Si substrate 51 located between the adjacent mask layers 52.

この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型Ｓｉ基板５１の露出された表面上に、約１１００℃（高温）の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮからなるバッファ層５３を形成する。そして、マスク層５２を選択成長マスクとして、バッファ層５３上に、ｎ型ＧａＮ層５４を選択横方向成長させる。なお、このｎ型ＧａＮ層５４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, a buffer layer made of AlGaN having a thickness of about 10 nm to about 50 nm under the temperature condition of about 1100 ° C. (high temperature) on the exposed surface of the n-type Si substrate 51 using MOCVD or HVPE. 53 is formed. Then, the n-type GaN layer 54 is grown in the selective lateral direction on the buffer layer 53 using the mask layer 52 as a selective growth mask. The n-type GaN layer 54 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この場合、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を有しているので、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。これにより、バッファ層５３を成長させる際に、オーバーハング形状のマスク層５２下には原料が届きにくくなる。これにより、バッファ層５３上に、ｎ型ＧａＮ層５４を成長させる際に、バッファ層５３上では、ｎ型ＧａＮ層５４の成長が速くなるとともに、バッファ層５３が形成されていないオーバーハング形状のマスク層５２下では、ｎ型ＧａＮ層５４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層５４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層５４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層５４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層５４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層５４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型Ｓｉ基板５１上に、低転位のｎ型ＧａＮ層５４を薄い膜厚でヘテロ成長させることができる。   In this case, since the region of the n-type Si substrate 51 located below both end portions of the mask layer 52 has a shape that has been removed, both end portions of the mask layer 52 are located above the exposed portions of the n-type Si substrate 51. A structure having a protruding overhang shape is obtained. That is, in this mask layer 52, the shortest distance W1 between the adjacent mask layers 52 is smaller than the width W2 of the exposed portion of the n-type Si substrate 51 located between the adjacent mask layers 52. Thereby, when the buffer layer 53 is grown, it is difficult for the raw material to reach under the overhanging mask layer 52. Thus, when the n-type GaN layer 54 is grown on the buffer layer 53, the growth of the n-type GaN layer 54 is accelerated on the buffer layer 53, and an overhang shape in which the buffer layer 53 is not formed is formed. Under the mask layer 52, the growth of the n-type GaN layer 54 is delayed. For this reason, as in the first embodiment shown in FIG. 1, the trapezoidal n-type GaN layer 54 is easily formed from the initial stage of growth, and the side surface of the trapezoidal n-type GaN layer 54 gradually becomes lateral. Since it grows in the direction, the lateral growth is promoted from the initial growth stage of the n-type GaN layer 54. Thereby, since the dislocation is bent in the lateral direction from the initial growth stage of the n-type GaN layer 54, the dislocation propagating in the vertical direction from the initial growth stage of the n-type GaN layer 54 can be reduced. As a result, the low-dislocation n-type GaN layer 54 can be hetero-grown on the n-type Si substrate 51 with a small thickness.

次に、図１２を参照して、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第６実施形態の半導体レーザ素子では、図１１に示したｎ型ＧａＮ層５４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型Ｓｉ基板５１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 12, the structure of the semiconductor laser device formed by using the nitride-based semiconductor layer forming method of the sixth embodiment shown in FIG. 11 will be described. In the semiconductor laser device of the sixth embodiment, on the n-type GaN layer 54 shown in FIG. 11, the first conductivity type layer 115, the first conductivity type cladding layer 116, the MQW light emitting layer 117, and the second conductivity type cladding layer. 118 and a second conductivity type contact layer 119 are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type Si substrate 51. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119. The composition and film thickness of each of the layers 115 to 119 are the same as those of the semiconductor laser device of the second embodiment shown in FIG.

第６実施形態による半導体レーザ素子では、図１１に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層５４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第６実施形態では、第２、第４および第５実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device according to the sixth embodiment, the layers 115 to 119 are formed on the low-dislocation n-type GaN layer 54 having a small thickness formed by using the forming method shown in FIG. Good crystallinity can be realized. Thereby, in the sixth embodiment, as in the second, fourth and fifth embodiments, it is possible to obtain a semiconductor laser device having a thin thickness and good device characteristics.

なお、上記した第１〜第６実施形態においては、基板として、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板を用いたが、これらの基板に加えて、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよく、これらの窒化物系半導体以外の基板を用いる場合に、特に転位減少の効果が大きい。   In the first to sixth embodiments, a sapphire substrate, a Si substrate, a SiC substrate, and a GaAs substrate are used as a substrate. In addition to these substrates, a spinel substrate, a GaP substrate, an InP substrate, and a quartz crystal are used. A substrate or the like may be used, and when a substrate other than these nitride semiconductors is used, the effect of reducing dislocation is particularly great.

（第７実施形態）
図１３は、本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１４は、図１３に示した第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Seventh embodiment)
FIG. 13 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to the seventh embodiment of the present invention. FIG. 14 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method of the seventh embodiment shown in FIG.

まず、図１３を参照して、第７実施形態の窒化物系半導体層の形成方法について説明する。この第７実施形態では、下地としてのｎ型ＧａＮ基板６１上に、オーバーハング部６２ａを有する逆メサ形状のＳｉＮからなるマスク層６２を形成する。このＳｉＮからなるマスク層６２は、約１０ｎｍ〜約１０００ｎｍの膜厚を有するとともに、約１０μｍの周期でストライプ状に形成する。このマスク層６２の形成方法としては、まず、ｎ型ＧａＮ基板６１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をエッチングする際に、オーバーエッチングする。これにより、オーバーハング部６２ａを有する逆メサ形状のマスク層６２が形成される。このマスク層６２では、隣接するマスク層６２間の最短距離が、隣接するマスク層６２間に位置するｎ型ＧａＮ基板６１の露出部の幅よりも小さい。   First, a method for forming a nitride-based semiconductor layer according to the seventh embodiment will be described with reference to FIG. In the seventh embodiment, a mask layer 62 made of inverted mesa-shaped SiN having an overhang portion 62a is formed on an n-type GaN substrate 61 as a base. The mask layer 62 made of SiN has a film thickness of about 10 nm to about 1000 nm and is formed in a stripe shape with a period of about 10 μm. As a method for forming the mask layer 62, first, an SiN layer (not shown) is formed on the entire surface of the n-type GaN substrate 61, and then a resist (not shown) is formed in a predetermined region on the SiN layer. . Then, overetching is performed when the SiN layer is etched using the resist as a mask. As a result, an inverted mesa-shaped mask layer 62 having an overhang portion 62a is formed. In this mask layer 62, the shortest distance between the adjacent mask layers 62 is smaller than the width of the exposed portion of the n-type GaN substrate 61 located between the adjacent mask layers 62.

その後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型ＧａＮ基板６１上に、約７００℃〜約９００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層６３を形成する。なお、この低温バッファ層６３は、本発明の「バッファ層」の一例である。そして、マスク層６２を選択成長マスクとして、低温バッファ層６３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｘ＝Ｙ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より小さい。たとえば、ＡｌWＧａ1-WＮ（０＜Ｗ≦１）またはＢXＧａ1-XＮ（０＜Ｘ≦１）などである。この第７実施形態では、たとえば、Ｂ0.05Ｇａ0.95Ｎからなるｎ型ＢＧａＮ層６４を、約８５０℃〜約１４００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＢＧａＮ層６４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。 Thereafter, the low temperature buffer layer 63 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm on the n-type GaN substrate 61 under a temperature condition of about 700 ° C. to about 900 ° C. by using the MOCVD method or the HVPE method. Form. The low temperature buffer layer 63 is an example of the “buffer layer” in the present invention. Then, as a selective growth mask a mask layer 62, on the low-temperature buffer layer 63, n-type Al W B X Ga Y In Z Tl 1-WXYZ N layer is grown in. Al W composition B X Ga Y In Z Tl 1 -WXYZ N is the composition excluding X = Y = 0, and a lattice constant of Al W B X Ga Y In Z Tl 1-WXYZ N is GaN lattice Less than a constant. For example, Al W Ga 1-W N (0 <W ≦ 1) or B X Ga 1-X N (0 <X ≦ 1). In the seventh embodiment, for example, an n-type BGaN layer 64 made of B 0.05 Ga 0.95 N is formed with a thickness of about 2 μm under a temperature condition of about 850 ° C. to about 1400 ° C. The n-type BGaN layer 64 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この低温バッファ層６３を成長させる際に、マスク層６２がオーバーハング部６２ａを有するので、オーバーハング部６２ａ下には原料が届きにくくなる。このため、オーバーハング部６２ａ下の低温バッファ層６３の厚みは薄くなる。ただし、この第７実施形態では、比較的高温（約７００℃〜約９００℃）で低温バッファ層６３を形成するため、オーバーハング部６２ａ下にもある程度原料が届く。このため、マスク層６２の側面に接触する位置まで低温バッファ層６３が形成される。これにより、低温バッファ層６３上に、ｎ型ＢＧａＮ層６４を成長させる際に、低温バッファ層６３の厚みが大きい中央部では、ｎ型ＢＧａＮ層６４の成長が速くなるとともに、低温バッファ層６３の厚みが小さいオーバーハング部６２ａ下では、ｎ型ＢＧａＮ層６４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＢＧａＮ層６４が形成されやすくなるとともに、その台形状のｎ型ＢＧａＮ層６４の側面が徐々に横方向に成長するので、ｎ型ＢＧａＮ層６４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＧａＮ基板６１上に、低転位のｎ型ＢＧａＮ層６４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。   When the low temperature buffer layer 63 is grown, since the mask layer 62 has the overhang portion 62a, it is difficult for the raw material to reach under the overhang portion 62a. For this reason, the thickness of the low-temperature buffer layer 63 under the overhang portion 62a is reduced. However, in the seventh embodiment, since the low temperature buffer layer 63 is formed at a relatively high temperature (about 700 ° C. to about 900 ° C.), the raw material reaches to some extent under the overhang portion 62a. For this reason, the low temperature buffer layer 63 is formed up to a position in contact with the side surface of the mask layer 62. As a result, when the n-type BGaN layer 64 is grown on the low-temperature buffer layer 63, the n-type BGaN layer 64 grows faster in the central portion where the low-temperature buffer layer 63 is thick, and the low-temperature buffer layer 63 Under the overhang portion 62a having a small thickness, the growth of the n-type BGaN layer 64 is slow. For this reason, as in the first embodiment shown in FIG. 1, the trapezoidal n-type BGaN layer 64 is easily formed from the initial stage of growth, and the side surface of the trapezoidal n-type BGaN layer 64 gradually becomes lateral. Therefore, the lateral growth is promoted from the initial growth stage of the n-type BGaN layer 64. Thereby, the low dislocation n-type BGaN layer 64 can be grown thickly on the n-type GaN substrate 61 without providing a GaN layer as a base layer as in the conventional example shown in FIG. In this case, since it is not necessary to provide a GaN layer as a base layer, the overall thickness can be reduced compared to the conventional example shown in FIG.

次に、図１４を参照して、第７実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子について説明する。この第７実施形態の半導体レーザ素子では、図１３に示したｎ型ＢＧａＮ層６４上に、ｎ型ＢＧａＮからなる第１導電型層１１５、ｎ型ＢＧａＮからなる第１導電型クラッド層１１６、ＡｌＧａＮからなるＭＱＷ発光層１１７、ｐ型ＢＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＮ基板６１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 14, a semiconductor laser device formed by using the nitride-based semiconductor layer forming method of the seventh embodiment will be described. In the semiconductor laser device of the seventh embodiment, on the n-type BGaN layer 64 shown in FIG. 13, a first conductivity-type layer 115 made of n-type BGaN, a first conductivity-type clad layer 116 made of n-type BGaN, and AlGaN. An MQW light emitting layer 117 made of p-type BGaN, a second conductive type cladding layer 118 made of p-type BGaN, and a second conductive type contact layer 119 made of p-type GaN are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type GaN substrate 61. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119. The film thickness of each of the layers 115 to 119 is the same as that of the semiconductor laser device of the second embodiment shown in FIG.

第７実施形態による半導体レーザ素子では、低転位のｎ型ＢＧａＮ層６４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１３の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第７実施形態においても、第２および第４〜第６実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device according to the seventh embodiment, since the layers 115 to 119 are formed on the low-dislocation n-type BGaN layer 64, good crystallinity can be realized in the layers 115 to 119. Further, in the forming method of FIG. 13, since the entire thickness is formed thin, when the layers 115 to 119 are formed thereon, the thickness of the semiconductor laser element is reduced. Thereby, also in the seventh embodiment, as in the second and fourth to sixth embodiments, a semiconductor laser device having a thin thickness and good device characteristics can be obtained.

また、第７実施形態による半導体レーザ素子では、厚く形成された低転位のｎ型ＢＧａＮ層６４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を小さくするためにＭＱＷ発光層１１７のＡｌ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、短波長の半導体レーザを実現することができる。   In the semiconductor laser device according to the seventh embodiment, since the MQW light emitting layer 117 is formed on the thickly formed low dislocation n-type BGaN layer 64, MQW light emission is performed in order to reduce the lattice constant of the MQW light emitting layer 117. Even if the Al composition of the layer 117 is increased, good crystallinity can be realized. Therefore, it is possible to realize a semiconductor laser having a shorter wavelength than the conventional nitride semiconductor laser.

また、上記第７実施形態では、基板として、ｎ型ＧａＮ基板６１を用いたが、ｎ型ＧａＮ基板６１に代えて、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよい。   In the seventh embodiment, the n-type GaN substrate 61 is used as the substrate. However, instead of the n-type GaN substrate 61, a sapphire substrate, Si substrate, SiC substrate, GaAs substrate, spinel substrate, GaP substrate, InP A substrate, a quartz substrate, or the like may be used.

（第８実施形態）
図１５は、本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１６は、図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。 (Eighth embodiment)
FIG. 15 is a cross-sectional view illustrating a method for forming a nitride-based semiconductor layer according to an eighth embodiment of the present invention. FIG. 16 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the eighth embodiment shown in FIG.

まず、図１５を参照して、第８実施形態の窒化物系半導体層の形成方法について説明する。この第８実施形態では、サファイア基板７１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層７２を形成する。その低温バッファ層７２上に、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、下地となるＧａＮ層７３を約２μｍの厚みで形成する。そのＧａＮ層７３上に、オーバーハング部７４ａを有する逆メサ形状のＳｉＮからなるマスク層７４を形成する。このマスク層７４では、隣接するマスク層７４間の最短距離が、隣接するマスク層７４間に位置するＧａＮ層７３の露出部の幅よりも小さい。   First, a method for forming a nitride-based semiconductor layer according to the eighth embodiment will be described with reference to FIG. In the eighth embodiment, a low-temperature buffer layer 72 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on a sapphire substrate 71 under a temperature condition of about 500 ° C. to about 700 ° C. On the low-temperature buffer layer 72, an underlying GaN layer 73 is formed with a thickness of about 2 μm using MOCVD or HVPE. On the GaN layer 73, a mask layer 74 made of SiN having an inverted mesa shape having an overhang portion 74a is formed. In this mask layer 74, the shortest distance between the adjacent mask layers 74 is smaller than the width of the exposed portion of the GaN layer 73 located between the adjacent mask layers 74.

その後、ＧａＮ層７３上に、約４００℃〜約５００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層７５を形成する。なお、この低温バッファ層７５は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層７４を選択成長マスクとして、低温バッファ層７５上に、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮ層を成長させる。Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの格子定数は、ＧａＮの格子定数より大きい。たとえば、Ｇａ1-YＩｎYＮ（０＜Ｙ≦１）またはＧａ1-ZＴｌZＮ（０＜Ｚ≦１）などである。この第８実施形態では、たとえば、ＡｌＧａＩｎＮ層７６を、約６００℃〜約１２００℃の温度条件下で約１μｍの厚みで形成する。なお、このＡｌＧａＩｎＮ層７６は、本発明の「半導体層」および「窒化物系半導体層」の一例である。 Thereafter, a low-temperature buffer layer 75 made of GaInN having a thickness of about 10 nm to about 50 nm is formed on the GaN layer 73 under a temperature condition of about 400 ° C. to about 500 ° C. The low-temperature buffer layer 75 is an example of the “buffer layer” in the present invention. Then, an Al 1 -WXYZ B W Ga X In Y Tl Z N layer is grown on the low-temperature buffer layer 75 by using the MOCVD method or the HVPE method with the mask layer 74 as a selective growth mask. The composition of Al 1 -WXYZ B W Ga X In Y Tl Z N is a composition excluding Y = Z = 0, and the lattice constant of Al 1 -WXYZ B W Ga X In Y Tl Z N is the lattice of GaN. Greater than a constant. For example, Ga 1-Y In Y N (0 <Y ≦ 1) or Ga 1-Z Tl Z N (0 <Z ≦ 1). In the eighth embodiment, for example, the AlGaInN layer 76 is formed with a thickness of about 1 μm under a temperature condition of about 600 ° C. to about 1200 ° C. The AlGaInN layer 76 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

この低温バッファ層７５を成長させる際に、マスク層７４がオーバーハング部７４ａを有するので、オーバーハング部７４ａ下には原料が届きにくくなる。この第８実施形態では、比較的低温（約４００℃〜約５００℃）で低温バッファ層７５を形成するため、オーバーハング部７４ａ下には、低温バッファ層７５は形成されない。これにより、低温バッファ層７５上に、ＡｌＧａＩｎＮ層７６を成長させる際に、低温バッファ層７５の厚みが大きい中央部では、ＡｌＧａＩｎＮ層７６の成長が速くなるとともに、低温バッファ層７５の厚みが小さいオーバーハング部７４ａ下では、ＡｌＧａＩｎＮ層７６の成長が遅くなる。このため、成長初期の段階から台形状のＡｌＧａＩｎＮ層７６ａ（図１５参照）が形成されやすくなるとともに、その台形状のＡｌＧａＩｎＮ層７６ａの側面が徐々に横方向に成長するので、ＡｌＧａＩｎＮ層７６の成長初期段階から横方向成長が促進される。このため、ＡｌＧａＩｎＮ層７６の成長初期段階から転位が横方向へ曲げられるので、ＡｌＧａＩｎＮ層７６の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ＧａＮ層７３上に、低転位のＡｌＧａＩｎＮ層７６を薄い膜厚でヘテロ成長させることができる。   When the low temperature buffer layer 75 is grown, the mask layer 74 has the overhang portion 74a, so that it is difficult for the raw material to reach under the overhang portion 74a. In the eighth embodiment, since the low temperature buffer layer 75 is formed at a relatively low temperature (about 400 ° C. to about 500 ° C.), the low temperature buffer layer 75 is not formed under the overhang portion 74a. As a result, when the AlGaInN layer 76 is grown on the low temperature buffer layer 75, the growth of the AlGaInN layer 76 is accelerated and the thickness of the low temperature buffer layer 75 is small in the central portion where the low temperature buffer layer 75 is large. Under the hang portion 74a, the growth of the AlGaInN layer 76 is delayed. Therefore, the trapezoidal AlGaInN layer 76a (see FIG. 15) is easily formed from the initial stage of growth, and the side surface of the trapezoidal AlGaInN layer 76a gradually grows in the lateral direction. Lateral growth is promoted from the initial stage. For this reason, since dislocations are bent in the lateral direction from the initial growth stage of the AlGaInN layer 76, dislocations propagating in the vertical direction from the initial growth stage of the AlGaInN layer 76 can be reduced. As a result, the low dislocation AlGaInN layer 76 can be hetero-grown on the GaN layer 73 with a small thickness.

次に、図１６を参照して、図１５に示した窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第８実施形態の半導体レーザ素子では、図１５に示したＡｌＧａＩｎＮ層７６上に、図１６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 16, the structure of the semiconductor laser device formed by using the nitride-based semiconductor layer forming method shown in FIG. 15 will be described. In the semiconductor laser device of the eighth embodiment, on the AlGaInN layer 76 shown in FIG. 15, as shown in FIG. 16, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, an MQW light emitting layer 107, A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The compositions and film thicknesses of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.

第８実施形態では、このように薄い膜厚で形成された低転位のＡｌＧａＩｎＮ層７６上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第８実施形態では、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。   In the eighth embodiment, it is possible to achieve good crystallinity in each of the layers 105 to 109 by forming the layers 105 to 109 on the low dislocation AlGaInN layer 76 formed in such a thin film thickness. it can. As a result, in the eighth embodiment, it is possible to obtain a semiconductor laser device having a thin thickness and good characteristics.

（第９実施形態）
図１７〜図１９は、本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２０は、図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。図１７〜図１９を参照して、第９実施形態の窒化物系半導体層の形成方法について説明する。 (Ninth embodiment)
17 to 19 are cross-sectional views illustrating a method for forming a nitride-based semiconductor layer according to the ninth embodiment of the present invention. FIG. 20 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method according to the ninth embodiment shown in FIGS. A method for forming a nitride-based semiconductor layer according to the ninth embodiment will be described with reference to FIGS.

まず、図１７に示すように、下地となるサファイア基板８１のＣ面上に、ＭＯＶＰＥ法を用いて、基板温度を約６００℃に保持した状態で、約１５μｍの厚みを有するアンドープＡｌＧａＮからなるバッファ層を形成する。そのバッファ層の所定領域をフォトリソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などを用いて、パターニングすることによって、ストライプ形状のバッファ層８２を形成する。なお、バッファ層８２は、サファイア基板８１と、後の工程でバッファ層８２上に形成する窒化物系半導体層（アンドープＧａＮ層８４）との格子定数の差を緩和するために設ける。このバッファ層８２のストライプ形状は、バッファ層８２の幅をＷ３とし、バッファ層８２間の開口部の幅をｂ３とした場合、バッファ層８２の幅Ｗ３およびバッファ層８２間の開口部の幅ｂ３が、以下の式（１）と式（２）と式（３）とを満たすように形成することが好ましい。   First, as shown in FIG. 17, a buffer made of undoped AlGaN having a thickness of about 15 μm on the C surface of a sapphire substrate 81 as a base, using the MOVPE method, with the substrate temperature maintained at about 600 ° C. Form a layer. A stripe-shaped buffer layer 82 is formed by patterning a predetermined region of the buffer layer using a photolithographic technique, an RIE (Reactive Ion Etching) method, or the like. The buffer layer 82 is provided in order to reduce the difference in lattice constant between the sapphire substrate 81 and the nitride-based semiconductor layer (undoped GaN layer 84) formed on the buffer layer 82 in a later step. The stripe shape of the buffer layer 82 is such that when the width of the buffer layer 82 is W3 and the width of the opening between the buffer layers 82 is b3, the width W3 of the buffer layer 82 and the width b3 of the opening between the buffer layers 82 However, it is preferable to form so as to satisfy the following formula (1), formula (2), and formula (3).

ｂ３［μｍ］＋Ｗ３［μｍ］≦４０［μｍ］ ・・・（１）
ｂ３［μｍ］≧３［μｍ］ ・・・（２）
Ｗ３［μｍ］≧１［μｍ］ ・・・（３）
なお、上記式（１）は、バッファ層８２の幅Ｗ３とバッファ層８２間の開口部の幅ｂ３との和（バッファ層８２の周期）が４０μｍ以下であるという条件を示している。 b3 [μm] + W3 [μm] ≦ 40 [μm] (1)
b3 [μm] ≧ 3 [μm] (2)
W3 [μm] ≧ 1 [μm] (3)
The above equation (1) indicates that the sum of the width W3 of the buffer layer 82 and the width b3 of the opening between the buffer layers 82 (period of the buffer layer 82) is 40 μm or less.

次に、バッファ層８２およびバッファ層８２間に露出されたサファイア基板８１の上面上に、約１００ｎｍ〜数μｍの膜厚を有するＳｉＮまたはＳｉＯ2からなるマスク層（図示せず）を形成した後、バッファ層８２上のマスク層をウェットエッチングなどを用いて除去することによって、バッファ層８２間に露出されたサファイア基板８１の上面の一部上のみに、図１８に示されるような、マスク層８３を形成する。この場合、バッファ層８２とマスク層８３との間に、少なくとも約１μｍ程度のサファイア基板８１が露出されるようにする。 Next, after forming a mask layer (not shown) made of SiN or SiO 2 having a thickness of about 100 nm to several μm on the upper surface of the sapphire substrate 81 exposed between the buffer layer 82 and the buffer layer 82. By removing the mask layer on the buffer layer 82 using wet etching or the like, only on a part of the upper surface of the sapphire substrate 81 exposed between the buffer layers 82, the mask layer as shown in FIG. 83 is formed. In this case, a sapphire substrate 81 of at least about 1 μm is exposed between the buffer layer 82 and the mask layer 83.

この後、図１９に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層８３を選択成長マスクとして、バッファ層８２上に、アンドープＧａＮ層８４を形成する。このアンドープＧａＮ層８４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層８４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   Thereafter, as shown in FIG. 19, an undoped GaN layer 84 is formed on the buffer layer 82 by using the MOCVD method or the HVPE method with the mask layer 83 as a selective growth mask. The undoped GaN layer 84 is formed to have a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The undoped GaN layer 84 is an example of the “semiconductor layer” and “nitride-based semiconductor layer” in the present invention.

ここで、バッファ層８２上にアンドープＧａＮ層８４を成長させる際に、バッファ層８２とマスク層８３との間に露出されたサファイア基板８１の上面上には、バッファ層８２が形成されていないため、アンドープＧａＮ層８４が成長しにくい。このため、成長初期の段階から台形状のアンドープＧａＮ層８４ａ（図１９参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層８４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層８４の成長初期段階から横方向成長が促進される。このため、アンドープＧａＮ層８４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層８４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板８１上に、低転位のアンドープＧａＮ層８４を薄い膜厚でヘテロ成長させることができる。   Here, when the undoped GaN layer 84 is grown on the buffer layer 82, the buffer layer 82 is not formed on the upper surface of the sapphire substrate 81 exposed between the buffer layer 82 and the mask layer 83. The undoped GaN layer 84 is difficult to grow. Therefore, the trapezoidal undoped GaN layer 84a (see FIG. 19) is easily formed from the initial stage of growth, and the side surface of the trapezoidal undoped GaN layer 84a gradually grows in the lateral direction. Lateral growth is promoted from the 84 initial growth stage. For this reason, since the dislocation is bent in the lateral direction from the initial growth stage of the undoped GaN layer 84, the dislocation propagating in the vertical direction from the initial growth stage of the undoped GaN layer 84 can be reduced. As a result, the low-dislocation undoped GaN layer 84 can be hetero-grown on the sapphire substrate 81 with a small thickness.

次に、図２０を参照して、第９実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第９実施形態の半導体レーザ素子では、図１９に示したアンドープＧａＮ層８４上に、図２０に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。   Next, with reference to FIG. 20, the structure of the semiconductor laser device manufactured by using the nitride semiconductor layer forming method of the ninth embodiment will be described. In the semiconductor laser device of the ninth embodiment, as shown in FIG. 20, on the undoped GaN layer 84 shown in FIG. 19, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, and an MQW light emitting layer 107 are formed. A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The compositions and film thicknesses of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.

第９実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層８４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第９実施形態では、第１および第３実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。   In the ninth embodiment, by forming the layers 105 to 109 on the low-dislocation undoped GaN layer 84 formed in such a thin film thickness, good crystallinity is realized in the layers 105 to 109. Can do. As a result, in the ninth embodiment, as in the first and third embodiments, it is possible to obtain a semiconductor laser device having a thin thickness and good characteristics.

（第１０実施形態）
図２１は、本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。図２２は、図２１に示した第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。なお、この第１０実施形態では、上記第１〜第９実施形態とは異なり、窒化物系半導体層以外の半導体層（ＺｎＯ層（酸化亜鉛層））の形成方法について説明する。 (10th Embodiment)
FIG. 21 is a cross-sectional view illustrating a method for forming a semiconductor layer according to a tenth embodiment of the present invention. FIG. 22 is a cross-sectional view showing a semiconductor laser device manufactured by using the semiconductor layer forming method of the tenth embodiment shown in FIG. In the tenth embodiment, unlike the first to ninth embodiments, a method for forming a semiconductor layer (ZnO layer (zinc oxide layer)) other than the nitride semiconductor layer will be described.

まず、図２１を参照して、第１０実施形態の半導体層の形成方法について説明する。この第１０実施形態では、まず、下地としてのサファイア基板９１の上面上に直接、ＳｉＮからなるマスク層９２を形成する。このマスク層９２は、オーバーハング部９２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層９２では、隣接するマスク層９２間の最短距離が、隣接するマスク層９２間に位置するサファイア基板９１の露出部の幅よりも小さい。   First, a method for forming a semiconductor layer according to the tenth embodiment will be described with reference to FIG. In the tenth embodiment, first, a mask layer 92 made of SiN is formed directly on the upper surface of a sapphire substrate 91 as a base. The mask layer 92 is formed in an inverted mesa shape (inverted trapezoidal shape) having an overhang portion 92a. In the mask layer 92, the shortest distance between the adjacent mask layers 92 is smaller than the width of the exposed portion of the sapphire substrate 91 located between the adjacent mask layers 92.

このようなマスク層９２の形成方法としては、まず、サファイア基板９１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部９２ａを有する逆台形形状のマスク層９２を形成することができる。なお、このマスク層９２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク層９２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。   As a method of forming such a mask layer 92, first, after forming a SiN layer (not shown) on the entire surface of the sapphire substrate 91, a resist (not shown) is formed in a predetermined region on the SiN layer. . Then, the inverted trapezoidal mask layer 92 having the overhang portion 92a can be easily formed by performing wet etching on the SiN layer using the resist as a mask. The mask layer 92 is formed in a stripe shape (elongated shape) having a period of about 7 μm and a thickness of about 10 nm to about 1000 nm. Moreover, it is preferable to form the opening part of the mask layer 92 in the [11-20] direction of sapphire or the [1-100] direction of sapphire, for example.

この後、サファイア基板９１上に、ＭＯＣＶＤ法またはＭＢＥ（分子線エピタキシー）法を用いて、約０．０８μｍ／秒の成長速度および約１５０℃〜約２００℃の成長温度で、約２ｎｍ〜約１０ｎｍの厚みを有するＺｎＯ薄膜９３を成長させる。なお、このＺｎＯ薄膜９３は、本発明の「バッファ層」の一例である。
そして、マスク層９２を選択成長マスクとして、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を形成する。このＺｎＯ層９４は、約１μｍ／秒程度の成長速度および約４００℃の成長温度で、約２μｍの厚みを有するように形成する。なお、このＺｎＯ層９４は、本発明の「半導体層」の一例である。 Thereafter, about 2 nm to about 10 nm on the sapphire substrate 91 at a growth rate of about 0.08 μm / second and a growth temperature of about 150 ° C. to about 200 ° C. using MOCVD or MBE (molecular beam epitaxy). A ZnO thin film 93 having a thickness of 1 mm is grown. The ZnO thin film 93 is an example of the “buffer layer” in the present invention.
Then, a ZnO layer 94 is formed on the ZnO thin film 93 using the mask layer 92 as a selective growth mask. The ZnO layer 94 is formed to have a thickness of about 2 μm at a growth rate of about 1 μm / second and a growth temperature of about 400 ° C. The ZnO layer 94 is an example of the “semiconductor layer” in the present invention.

このＺｎＯ薄膜９３を成長させる際に、マスク層９２がオーバーハング部９２ａを有するので、オーバーハング部９２ａ下には原料が届きにくくなる。このため、オーバーハング部９２ａ下のＺｎＯ薄膜９３の厚みは、オーバーハング部９２ａ下以外の部分（中央部）の厚みよりも小さくなる。これにより、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を成長させる際に、ＺｎＯ薄膜９３の厚みが大きい中央部では、ＺｎＯ層９４の成長が速くなるとともに、ＺｎＯ薄膜９３の厚みが小さいオーバーハング部９２ａ下では、ＺｎＯ層９４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からＺｎＯ層９４が台形状に形成されやすくなるとともに、その台形状のＺｎＯ層９４の側面が徐々に横方向に成長するので、ＺｎＯ層９４の成長初期段階から横方向成長が促進される。このため、ＺｎＯ層９４の成長初期段階から転位が横方向へ曲げられるので、ＺｎＯ層９４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板９１上に、低転位のＺｎＯ層９４を薄い膜厚でヘテロ成長させることができる。   When the ZnO thin film 93 is grown, since the mask layer 92 has the overhang portion 92a, it is difficult for the raw material to reach under the overhang portion 92a. For this reason, the thickness of the ZnO thin film 93 under the overhang portion 92a is smaller than the thickness of the portion (center portion) other than under the overhang portion 92a. Thereby, when the ZnO layer 94 is grown on the ZnO thin film 93, the growth of the ZnO layer 94 is accelerated in the central portion where the thickness of the ZnO thin film 93 is large, and the overhang portion 92a where the thickness of the ZnO thin film 93 is small. Below, the growth of the ZnO layer 94 is slow. Therefore, as in the first embodiment shown in FIG. 1, the ZnO layer 94 is easily formed in a trapezoidal shape from the initial stage of growth, and the side surface of the trapezoidal ZnO layer 94 gradually grows in the lateral direction. Therefore, lateral growth is promoted from the initial growth stage of the ZnO layer 94. For this reason, since the dislocation is bent in the lateral direction from the initial growth stage of the ZnO layer 94, the dislocation propagating in the vertical direction from the initial growth stage of the ZnO layer 94 can be reduced. As a result, the low dislocation ZnO layer 94 can be hetero-grown on the sapphire substrate 91 with a small thickness.

次に、図２２を参照して、第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。   Next, the structure of the semiconductor laser device manufactured by using the semiconductor layer forming method of the tenth embodiment will be described with reference to FIG.

第１０実施形態の半導体レーザ素子では、図２１に示したＺｎＯ層９４上に、図２２に示すように、約４μｍの厚みを有するＧａドープｎ型ＺｎＯからなる第１導電型コンタクト層１０５ａが形成されている。第１導電型コンタクト層１０５ａ上には、約０．４５μｍの膜厚を有するＧａドープｎ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第１導電型クラッド層１０６ａが形成されている。第１導電型クラッド層１０６ａ上には、ＺｎＯ／Ｃｄ0.1Ｚｎ0.9Ｏからなる多重量子井戸（ＭＱＷ）発光層１０７ａが形成されている。ＭＱＷ発光層１０７ａ上には、約０．４５μｍの厚みを有する窒素ドープｐ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第２導電型クラッド層１０８ａが形成されている。その第２導電型クラッド層１０８ａ上には、約０．１５μｍの膜厚を有する窒素ドープｐ型ＺｎＯからなる第２導電型コンタクト層１０９ａが形成されている。また、第１導電型コンタクト層１０５ａの露出された上面上には、ＡｌまたはＴｉなどからなるｎ型の第１導電型電極１１０ａが形成されている。また、第２導電型コンタクト層１０９ａの上面上には、Ｎｉ、ＰｄまたはＰｔなどからなるｐ型の第２導電型電極１１１ａが形成されている。 In the semiconductor laser device of the tenth embodiment, the first conductivity type contact layer 105a made of Ga-doped n-type ZnO having a thickness of about 4 μm is formed on the ZnO layer 94 shown in FIG. 21, as shown in FIG. Has been. A first conductivity type cladding layer 106a made of Ga-doped n-type Mg 0.15 Zn 0.85 O having a thickness of about 0.45 μm is formed on the first conductivity type contact layer 105a. A multiple quantum well (MQW) light emitting layer 107a made of ZnO / Cd 0.1 Zn 0.9 O is formed on the first conductivity type cladding layer 106a. A second conductivity type cladding layer 108a made of nitrogen-doped p-type Mg 0.15 Zn 0.85 O having a thickness of about 0.45 μm is formed on the MQW light emitting layer 107a. A second conductivity type contact layer 109a made of nitrogen-doped p-type ZnO having a thickness of about 0.15 μm is formed on the second conductivity type cladding layer 108a. An n-type first conductivity type electrode 110a made of Al or Ti is formed on the exposed upper surface of the first conductivity type contact layer 105a. A p-type second conductivity type electrode 111a made of Ni, Pd, Pt or the like is formed on the upper surface of the second conductivity type contact layer 109a.

なお、第１導電型コンタクト層１０５ａ、第１導電型クラッド層１０６ａ、ＭＱＷ発光層１０７ａ、第２導電型クラッド層１０８ａおよび第２導電型コンタクト層１０９ａは、本発明の「半導体素子層」の一例である。   The first conductivity type contact layer 105a, the first conductivity type clad layer 106a, the MQW light emitting layer 107a, the second conductivity type clad layer 108a, and the second conductivity type contact layer 109a are examples of the “semiconductor element layer” in the present invention. It is.

上記した第１実施形態の半導体レーザ素子では、図２１に示した形成方法を用いて形成された薄い厚みで転位が低減されたＺｎＯ層９４上に、各層１０５ａ〜１０９ａを形成するので、各層１０５ａ〜１０９ａにおいて、良好な結晶性を実現することができる。したがって、第１０実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device of the first embodiment described above, the layers 105a to 109a are formed on the ZnO layer 94 formed by using the forming method shown in FIG. Good crystallinity can be realized at ˜109a. Therefore, in the tenth embodiment, it is possible to obtain a semiconductor laser device having a thin thickness and good device characteristics.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and all modifications within the meaning and scope equivalent to the scope of claims for patent are included.

たとえば、上記実施形態では、種々のオーバーハング形状を有するマスク層を示したが、本発明はこれに限らず、隣接するマスク層間の距離が隣接するマスク層間に位置する下地の露出部の幅よりも小さくなるような形状であれば、上記した実施形態以外の構造であってもよい。   For example, in the above embodiment, mask layers having various overhang shapes are shown. However, the present invention is not limited to this, and the distance between adjacent mask layers is larger than the width of the exposed portion of the underlying layer located between adjacent mask layers. As long as the shape is small, structures other than those described above may be used.

また、上記第１〜第１０実施形態では、ストライプ状のマスク層を形成する例を示したが、本発明はこれに限らず、たとえば、六角形のマスク層、三角形のマスク層、六角形の開口部を形成したマスク層、三角形の開口部を形成したマスク層などであってもよい。   In the first to tenth embodiments, an example in which a stripe-shaped mask layer is formed has been described. However, the present invention is not limited to this, and for example, a hexagonal mask layer, a triangular mask layer, a hexagonal mask layer, and the like. It may be a mask layer in which an opening is formed, a mask layer in which a triangular opening is formed, or the like.

また、上記第１〜第１０実施形態におけるマスク層の材料は、上記実施形態に限定されるものではなく、他の材料を用いてもよい。たとえば、ＳｉＯx、ＴｉＯx、ＺｒＯxまたは高融点金属などが考えられる。 Moreover, the material of the mask layer in the said 1st-10th embodiment is not limited to the said embodiment, You may use another material. For example, SiO x , TiO x , ZrO x or a refractory metal can be considered.

また、上記第１〜第１０実施形態では、半導体レーザ素子を作製する場合について説明したが、本発明はこれに限らず、発光ダイオード、電界効果トランジスタ、フォトダイオードまたは太陽電池などの他の半導体素子を作製する場合にも適用可能である。   Moreover, although the said 1st-10th embodiment demonstrated the case where a semiconductor laser element was produced, this invention is not restricted to this, Other semiconductor elements, such as a light emitting diode, a field effect transistor, a photodiode, or a solar cell The present invention can also be applied to the case of manufacturing.

以上のように、本発明によれば、下地上に、低転位の半導体層を薄い膜厚で容
易にヘテロ成長させることができる。 As described above, according to the present invention, a low-dislocation semiconductor layer can be easily hetero-grown on a base with a thin film thickness.

本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 1st Embodiment of this invention. 図１に示した第１実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 2 is a cross-sectional view showing a semiconductor laser device manufactured using the nitride-based semiconductor layer forming method according to the first embodiment shown in FIG. 1. 本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 2nd Embodiment of this invention. 図３に示した第２実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。It is sectional drawing which showed the semiconductor laser element manufactured using the formation method of the nitride type semiconductor layer by 2nd Embodiment shown in FIG. 本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 3rd Embodiment of this invention. 図５に示した第３実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 6 is a cross-sectional view showing a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer according to the third embodiment shown in FIG. 5. 本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 4th Embodiment of this invention. 図７に示した第４実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 8 is a cross-sectional view showing a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer according to the fourth embodiment shown in FIG. 7. 本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 5th Embodiment of this invention. 図９に示した第５実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 10 is a cross-sectional view showing a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer according to the fifth embodiment shown in FIG. 9. 本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 6th Embodiment of this invention. 図１１に示した第６実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 12 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the sixth embodiment shown in FIG. 本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 7th Embodiment of this invention. 図１３に示した第７実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。It is sectional drawing which showed the semiconductor laser element manufactured using the formation method of the nitride type semiconductor layer by 7th Embodiment shown in FIG. 本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 8th Embodiment of this invention. 図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 16 is a cross-sectional view showing a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer according to the eighth embodiment shown in FIG. 15. 本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 9th Embodiment of this invention. 本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 9th Embodiment of this invention. 本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor layer by 9th Embodiment of this invention. 図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。FIG. 20 is a cross-sectional view showing a semiconductor laser device manufactured using the method for forming a nitride-based semiconductor layer according to the ninth embodiment shown in FIGS. 17 to 19. 本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the semiconductor layer by 10th Embodiment of this invention. 図２１に示した第１０実施形態による半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。It is sectional drawing which showed the semiconductor laser element manufactured using the formation method of the semiconductor layer by 10th Embodiment shown in FIG. 従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。It is sectional drawing for demonstrating an example of the formation method of the nitride type semiconductor layer using the conventional selective lateral growth. 従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。It is sectional drawing for demonstrating an example of the formation method of the nitride type semiconductor layer using the conventional selective lateral growth. 従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。It is sectional drawing for demonstrating an example of the formation method of the nitride type semiconductor layer using the conventional selective lateral growth. 従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。It is sectional drawing for demonstrating an example of the formation method of the nitride type semiconductor layer using the conventional selective lateral growth. 従来の選択横方向成長を用いて基板上に直接窒化物系半導体層を形成する方法を説明するための断面図である。It is sectional drawing for demonstrating the method of forming the nitride-type semiconductor layer directly on a board | substrate using the conventional selective lateral growth. 従来の混晶からなる窒化物系半導体層を形成する方法を説明するための断面図である。It is sectional drawing for demonstrating the method of forming the nitride type semiconductor layer which consists of the conventional mixed crystal.

符号の説明Explanation of symbols

１、２１、８１、９１ サファイア基板（下地）
２、１２、２２、３２、４２、５２、６２、７４、８３、９２ マスク層
２ａ、３２ａ、６２ａ、７４ａ、９２ａ オーバーハング部
３、１３、２３、３３、４３、６３、７５ 低温バッファ層（バッファ層）
４、２４、８４ アンドープＧａＮ層（半導体層）
１１、３１ ｎ型ＳｉＣ基板（下地）
１４、４４、５４ ｎ型ＧａＮ層（半導体層）
１２ａ、１２ｃ、２２ａ、２２ｂ ＳｉＮ層
１２ｂ ＳｉＯ2層
３４ ｎ型ＩｎＧａＮ層（半導体層）
４１ ｎ型ＧａＡｓ基板（下地）
５１ ｎ型Ｓｉ基板（下地）
５３、８２ バッファ層
６１ ｎ型ＧａＮ基板（下地）
６４ ｎ型ＢＧａＮ層（半導体層）
７３ ＧａＮ層（下地）
７６ ＡｌＧａＩｎＮ層（半導体層）
９３ ＺｎＯ薄膜（バッファ層）
９４ ＺｎＯ層（半導体層）
１０５、１０５ａ 第１導電型コンタクト層（半導体素子層）
１１５ 第１導電型層（半導体素子層）
１０６、１０６ａ、１１６ 第１導電型クラッド層（半導体素子層）
１０７、１０７ａ、１１７ ＭＱＷ発光層（半導体素子層）
１０８、１０８ａ、１１８ 第２導電型クラッド層（半導体素子層）
１０９、１０９ａ、１１９ 第２導電型コンタクト層（半導体素子層） 1, 21, 81, 91 Sapphire substrate (base)
2, 12, 22, 32, 42, 52, 62, 74, 83, 92 Mask layer 2a, 32a, 62a, 74a, 92a Overhang portion 3, 13, 23, 33, 43, 63, 75 Low temperature buffer layer ( Buffer layer)
4, 24, 84 Undoped GaN layer (semiconductor layer)
11, 31 n-type SiC substrate (base)
14, 44, 54 n-type GaN layer (semiconductor layer)
12a, 12c, 22a, 22b SiN layer 12b SiO 2 layer 34 n-type InGaN layer (semiconductor layer)
41 n-type GaAs substrate (underlayer)
51 n-type Si substrate (underlayer)
53, 82 Buffer layer 61 n-type GaN substrate (base)
64 n-type BGaN layer (semiconductor layer)
73 GaN layer (underlayer)
76 AlGaInN layer (semiconductor layer)
93 ZnO thin film (buffer layer)
94 ZnO layer (semiconductor layer)
105, 105a First conductivity type contact layer (semiconductor element layer)
115 First conductivity type layer (semiconductor element layer)
106, 106a, 116 First conductivity type cladding layer (semiconductor element layer)
107, 107a, 117 MQW light emitting layer (semiconductor element layer)
108, 108a, 118 Second conductivity type cladding layer (semiconductor element layer)
109, 109a, 119 Second conductivity type contact layer (semiconductor element layer)

Claims (12)

ＺｎＯとは異なる材料からなる下地の上面に接触するとともに、前記下地の一部を露出するように所定の間隔で隔てられた複数のマスク層を形成する工程と、
前記マスク層を選択成長マスクとしてＺｎＯ半導体層を形成する工程と、
を備えることにより、縦方向に伝播する転位が低減されたＺｎＯ半導体層を形成することを特徴とするＺｎＯ半導体層の形成方法。 Forming a plurality of mask layers that are in contact with the upper surface of a base made of a material different from ZnO and that are separated by a predetermined interval so as to expose a part of the base ;
Forming a ZnO semiconductor layer using the mask layer as a selective growth mask;
To form a ZnO semiconductor layer with reduced dislocations propagating in the vertical direction. 隣接する前記マスク層間の最短距離は、当該隣接するマスク層間に位置する前記下地の露出部の幅より小さくされていることを特徴とする請求項１記載のＺｎＯ半導体層の形成方法。   2. The method of forming a ZnO semiconductor layer according to claim 1, wherein the shortest distance between the adjacent mask layers is made smaller than the width of the exposed portion of the base located between the adjacent mask layers. 隣接する前記マスク層間に露出された前記下地の上面上にＺｎＯバッファ層を形成し、当該ＺｎＯバッファ層上に前記ＺｎＯ半導体層を形成することを特徴とする請求項１または２記載のＺｎＯ半導体層の形成方法。   3. The ZnO semiconductor layer according to claim 1, wherein a ZnO buffer layer is formed on the upper surface of the base exposed between the adjacent mask layers, and the ZnO semiconductor layer is formed on the ZnO buffer layer. Forming method. 前記露出された下地の上面上の前記マスク層の近傍に形成された前記ＺｎＯバッファ層の厚みは、前記露出された下地の上面上の中央部に形成された前記ＺｎＯバッファ層の厚みよりも小さくされていることを特徴とする請求項３記載のＺｎＯ半導体層の形成方法。   The thickness of the ZnO buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed base is smaller than the thickness of the ZnO buffer layer formed in the center on the upper surface of the exposed base. 4. The method for forming a ZnO semiconductor layer according to claim 3, wherein the ZnO semiconductor layer is formed. 前記ＺｎＯ半導体層を、有機金属気相成長法または分子線エピタキシー法により形成することを特徴とする請求項１または４のいずれかに記載のＺｎＯ半導体層の形成方法。   5. The method for forming a ZnO semiconductor layer according to claim 1, wherein the ZnO semiconductor layer is formed by a metal organic chemical vapor deposition method or a molecular beam epitaxy method. ＺｎＯとは異なる材料からなる下地の上面に接触するとともに、前記下地の一部を露出するように所定の間隔で隔てられた複数のマスク層と、
前記マスク層を選択成長マスクとして形成されたＺｎＯ半導体層と、
前記ＺｎＯ半導体層上に形成された半導体素子層と、
を備えることを特徴とする半導体素子。 A plurality of mask layers which are in contact with the upper surface of the base made of a material different from ZnO and are spaced at a predetermined interval so as to expose a part of the base ;
A ZnO semiconductor layer formed using the mask layer as a selective growth mask;
A semiconductor element layer formed on the ZnO semiconductor layer;
A semiconductor device comprising: 前記半導体素子層は、ＺｎＯを含む材料からなる第１導電型クラッド層、発光層、および第２導電型クラッド層を有することを特徴とする請求項６記載の半導体素子。   The semiconductor element according to claim 6, wherein the semiconductor element layer includes a first conductivity type cladding layer, a light emitting layer, and a second conductivity type cladding layer made of a material containing ZnO. 前記発光層は、多重量子井戸構造を有することを特徴とする請求項７記載の発光素子。   The light emitting device according to claim 7, wherein the light emitting layer has a multiple quantum well structure. 隣接する前記マスク層間の最短距離は、当該隣接するマスク層間に位置する前記下地の露出部の幅より小さくされていることを特徴とする請求項６乃至８のいずれかに記載の半導体素子。   9. The semiconductor element according to claim 6, wherein the shortest distance between the adjacent mask layers is made smaller than the width of the exposed portion of the base located between the adjacent mask layers. 隣接する前記マスク層間に露出された前記下地の上面上に形成されたＺｎＯバッファ層を有し、当該ＺｎＯバッファ層上に前記ＺｎＯ半導体層が形成されていることを特徴とする請求項６乃至９のいずれかに記載の半導体素子。   10. A ZnO buffer layer formed on an upper surface of the base exposed between the adjacent mask layers, wherein the ZnO semiconductor layer is formed on the ZnO buffer layer. The semiconductor element in any one of. 前記露出された下地の上面上の前記マスク層の近傍に形成された前記ＺｎＯバッファ層の厚みは、前記露出された下地の上面上の中央部に形成された前記ＺｎＯバッファ層の厚みよりも小さくされていることを特徴とする請求項１０記載の半導体素子。   The thickness of the ZnO buffer layer formed in the vicinity of the mask layer on the upper surface of the exposed base is smaller than the thickness of the ZnO buffer layer formed in the center on the upper surface of the exposed base. The semiconductor element according to claim 10, wherein the semiconductor element is formed. 前記下地は、サファイアであることを特徴とする請求項６乃至１１のいずれかに記載の半導体素子。   The semiconductor element according to claim 6, wherein the base is sapphire.
JP2005128864A 2005-04-27 2005-04-27 Semiconductor device and method for forming semiconductor layer Expired - Lifetime JP3913758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005128864A JP3913758B2 (en) 2005-04-27 2005-04-27 Semiconductor device and method for forming semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005128864A JP3913758B2 (en) 2005-04-27 2005-04-27 Semiconductor device and method for forming semiconductor layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001205556A Division JP3789781B2 (en) 2001-07-06 2001-07-06 Semiconductor device and method for forming semiconductor layer

Publications (2)

Publication Number Publication Date
JP2005236328A JP2005236328A (en) 2005-09-02
JP3913758B2 true JP3913758B2 (en) 2007-05-09

Family

ID=35018882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005128864A Expired - Lifetime JP3913758B2 (en) 2005-04-27 2005-04-27 Semiconductor device and method for forming semiconductor layer

Country Status (1)

Country Link
JP (1) JP3913758B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462249B2 (en) 2005-09-22 2010-05-12 ソニー株式会社 Light emitting diode manufacturing method, integrated light emitting diode manufacturing method, and nitride III-V compound semiconductor growth method
CN1992359B (en) * 2005-09-22 2012-12-12 索尼株式会社 Light-emitting diode and method for manufacturing the same

Also Published As

Publication number Publication date
JP2005236328A (en) 2005-09-02

Similar Documents

Publication Publication Date Title
JP4666295B2 (en) Semiconductor laser and semiconductor device manufacturing method
KR100700677B1 (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4104305B2 (en) Nitride semiconductor chip and nitride semiconductor substrate
US7755101B2 (en) Semiconductor light emitting device
KR20020071787A (en) Group ⅲ-ⅴ compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JPWO2003025263A1 (en) Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same
US6759139B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2002280314A (en) Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JP3789781B2 (en) Semiconductor device and method for forming semiconductor layer
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP3913758B2 (en) Semiconductor device and method for forming semiconductor layer
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP3574093B2 (en) Semiconductor element and method of forming semiconductor layer
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2004179532A (en) Semiconductor light emitting element and semiconductor device
JP3789814B2 (en) Semiconductor device and method for forming semiconductor layer
JP4042775B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP3938207B2 (en) Manufacturing method of semiconductor light emitting device
JP4255937B2 (en) Semiconductor element
JP4799582B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R151 Written notification of patent or utility model registration

Ref document number: 3913758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term