JP3913530B2

JP3913530B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3913530B2
Application number: JP2001344800A
Authority: JP
Inventors: 博稔久保; 裕康石田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-11-09
Filing date: 2001-11-09
Publication date: 2007-05-09
Anticipated expiration: 2021-11-09
Also published as: JP2003151917A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に水素吸蔵性を有する金属をバリアメタル層として用いる場合に、水素処理により基板表面の電荷を抑制し、特性の改善を図る半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン基板の半導体装置の配線としてはアルミニウム合金など、アルミニウム系の金属材料が一般的に用いられる。しかしこの場合、アルミニウム合金にはスパイクと呼ばれるアルミニウムとシリコンとの相互拡散を抑制するために、シリコンが混入されており、シリコンの粒（シリコンノジュール）によるコンタクト不良が増加してしまうなどの問題があった。このため、配線層形成前にチタン系の金属（例えば、Ｔｉ、ＴｉＮ、ＴｉＯＮ、ＴｉＷ等）からなるバリアメタル層を形成し、Ｓｉノジュールの抑制や、配線層と半導体基板表面とのコンタクト部分における相互拡散を防止している。
【０００３】
図８から図１０を参照して、従来の半導体装置の製造方法についてトレンチ構造のパワーＭＯＳＦＥＴを例に示す。
【０００４】
図８では、Ｎ⁺型シリコン半導体基板２１にＮ^-型のエピタキシャル層を積層してドレイン領域２２を形成する。表面に酸化膜を形成した後、予定のチャネル層２４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量１．０×１０¹³でボロンを注入した後、拡散してＰ型のチャネル層２４を形成する。
【０００５】
次に、トレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄＳｉｌｉｃａｔｅＧｌａｓｓ）のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域２４が露出したトレンチ開口部を形成する。
【０００６】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層２４を貫通してドレイン領域２２まで達するトレンチ２７を形成する。
【０００７】
図９では、ゲート酸化膜３１およびゲート電極３３を形成する。まず、ダミー酸化をしてトレンチ２７内壁とチャネル層２４表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ２７開口部に丸みをつけ、トレンチ２７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜３１を形成する。すなわち、全面を熱酸化してゲート酸化膜３１を閾値に応じて例えば厚み約７００Åに形成する。
【０００８】
その後、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ２７に埋設したゲート電極３３を残す。
【０００９】
また、基板の電位安定化のためのボディコンタクト領域３４と、ソース領域３５を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、Ｐ⁺型のボディコンタクト領域３４を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域３５およびゲート電極３３を露出する様にマスクして、砒素をイオン注入し、Ｎ⁺型のソース領域３５をトレンチ２７に隣接するチャネル層２４表面に形成した後、レジスト膜を除去する。その後、全面にＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃａｔｅＧｌａｓｓ）層をＣＶＤ法により堆積して、層間絶縁膜３６を形成し、レジスト膜をマスクにして少なくともゲート電極３３上に層間絶縁膜３６を残す。
【００１０】
図１０では、配線層を形成するためにまず、バリアメタル層３７を設ける。これは、層間絶縁膜３６以外の部分はシリコン基板が露出しており、配線層３８となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒（シリコンノジュール）が、微細な領域であるボディコンタクト領域３４を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、チタン系の材料（例えばＴｉ／ＴｉＮ等）によるバリアメタル層３７が設けられる。
【００１１】
全面にＴｉ／ＴｉＮ等をスパッタしてバリアメタル層３７を形成し、それに引き続いて、配線層３８となるアルミニウム合金を全面にスパッタする。その後、金属とシリコン表面を安定させるために、合金化熱処理を行う。この熱処理は、水素含有ガス中で、アルミニウム合金の融点を超えない３００〜５００℃（例えば４００℃程度）の温度で３０分程度行い、金属膜内の結晶ひずみを除去し、界面を安定化させる。
【００１２】
その後、表面保護膜として、ＳｉＮ等によるパッシベーション膜を形成する。その後更に、ダメージ除去のために３００〜５００℃（例えば４００℃）で３０分程度の熱処理を行い、前工程を終了する。
【００１３】
図１０を参照して、トレンチ型パワーＭＯＳＦＥＴの構造を示す。Ｎ⁺型のシリコン半導体基板２１の上にＮ^-型のエピタキシャル層からなるドレイン領域２２を設け、その表面にＰ型のチャネル層２４を設ける。チャネル層２４を貫通し、ドレイン領域２２まで到達するトレンチ２７を設け、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填されたポリシリコンよりなるゲート電極３３を設ける。トレンチ２７に隣接したチャネル層２４表面にはＮ⁺型のソース領域３５が形成され、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはＰ⁺型のボディ領域３４を設ける。さらにゲート電極３３印加時にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆い、ソース領域３５およびボディ領域３４にコンタクトするバリアメタル層３７を形成し、アルミニウム合金などによる配線層３８を設ける。
【００１４】
【発明が解決しようとする課題】
かかる従来のＭＯＳＦＥＴでは、素子領域形成後、配線層の形成工程において、バリアメタル層３７と配線層３８を連続して形成し、その後水素含有ガス中で熱処理を施して合金化させ、表面を安定させていた。シリコン（Ｓｉ）にアルミニウム（Ａｌ）等のメタルを成膜するとその界面で理想的にはショットキ接合を形成する。しかし実際にはＳｉ上に自然酸化膜が存在するため、理想的な整流特性は示さないので、Ａｉ／Ｓｉ界面をオーミック特性にするために水素含有ガス中での熱処理（以下水素アロイと称する）によりＡｌ／Ｓｉ界面を合金化する必要がある。しかし、Ａｌ中のＳｉ拡散速度が速いため、ＡｌとＳｉが相互拡散し、ＡｌがＳｉに拡散してｐｎ接合を破壊するスパイクと呼ばれる現象が起こる。これを避けるためにＡｌにはあらかじめＳｉが含有されている。
【００１５】
しかし、この水素アロイにより、Ａｌに含有されるＳｉが拡散、粒成長し基板との接触界面にＳｉノジュールとして析出することがある。このＳｉノジュールが微細な領域であるボディコンタクト領域を塞いでコンタクト不良を起こしたり、Ｓｉノジュール自身が高抵抗であるので、接触抵抗を不安定にしたり上昇させたりする原因となってしまう。
【００１６】
このため、水素アロイ工程での相互拡散を防止したり、Ｓｉノジュールによるコンタクト不良を抑制するために、Ａｌ成膜前にチタン系金属によるバリアメタル層を形成している。
【００１７】
更に、素子領域形成工程の酸化などによりＳｉ表面はＳｉ結合子が切れた状態で存在する場合があり、この場合表面は、負の電荷が帯電していると考えられる。このため、電位が発生し、表面に電場を印加したのと同じ状態となっているため、閾値電圧にばらつきが生じる。このため、水素アロイ工程において、水素をＭＯＳＦＥＴ界面等に到達させることにより、Ｓｉと水素を結合させ、Ｓｉ界面の電荷を除去することにより、特性の向上（例えば暗電流の低減）や、特性の安定（例えば閾値電圧の安定）を図っている。
【００１８】
しかし従来の製造方法では、水素アロイを行っても、界面の電荷を十分に消滅させることが困難であり、Ｖ_GSOFF（閾値電圧）がシフトすることが判明した。
【００１９】
図１１には、バリアメタル層がある場合（点線）とない場合（実線）のＶ_GS−ＩＤ曲線を示す。バリアメタル層を形成すると、バリアメタル層の吸蔵特性のため特にＮチャネル型ＭＯＳＦＥＴにおいてはＶ_GSが低い方へシフトする（閾値電圧が下がる）ので、閾値を合わせるためにチャネル層に注入する不純物濃度を高くする必要があり、このため、オン抵抗が上昇してしまう問題があった。
【００２０】
この原因としては、バリアメタル層であるチタン系の金属が水素吸蔵性を有するため、例えば水素アロイ工程で水素が半導体基板とゲート酸化膜との界面に到達する前に、バリアメタル層に吸蔵され、Ｓｉ界面に発生した電荷の消滅に寄与する水素が少なくためであることが判った。
【００２１】
また、実験に依れば、アルミニウム合金の配線層がなければ４００℃程度の水素アロイ条件でもＶ_GSOFFがシフトしないことが判っており、この場合は水素アロイにより基板表面に十分に水素が到達していると考えられる。一方、アルミニウム合金の配線層がある場合では、水素アロイの温度を上昇させれば、Ｖ_GSOFFが所定の値となることが判明した。しかし、当然ではあるが、アルミニウムの融点を超える加熱処理は行えず、また水素アロイの温度を上げることにより、アルミニウム合金中のＳｉノジュールが基板表面に析出する量が増えるため、ワイヤボンド時のストレスにより、析出したＳｉノジュールで素子破壊を起こしてしまう問題もあった。
【００２２】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第１には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【００２３】
第２には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【００２４】
また、バリアメタル形成後、水素又は水素含有ガス雰囲気で３００〜８００℃で加熱することにより水素を基板に導入することを特徴とするものである。
【００２５】
また、バリアメタル層形成後、全面に水素をイオン注入し、３００〜８００℃で加熱、拡散して水素を基板に導入することを特徴とするものである。
【００２６】
また、熱処理は窒素又は水素又は水素含有ガスの減圧雰囲気で３００〜５００℃で加熱することを特徴とするものである。
【００２７】
更に、熱処理を０．２〜７６０Ｔｏｒｒの圧力下で行うことを特徴とするものである。
【００２８】
つまり、アルミニウム合金成膜前に水素を基板に導入し、高温で第１の熱処理を行うことでシリコン表面に水素を供給し、アルミニウム合金形成後に合金化熱処理を兼ねて減圧下で尚且つ通常の温度で第２の熱処理を行うことで、Ｓｉノジュールの析出を抑制しつつ、シリコン表面に効率的に水素を到達させる半導体装置の製造方法を提供できる。
【００２９】
【発明の実施の形態】
本発明の実施の形態をトレンチ型パワーＭＯＳＦＥＴを例に図１から図７を参照して詳細に説明する。
【００３０】
図１には、本発明のトレンチ型パワーＭＯＳＦＥＴの構造を示す。Ｎ⁺型のシリコン半導体基板１の上にＮ^-型のエピタキシャル層からなるドレイン領域２を設け、その表面にＰ型のチャネル層４を設ける。チャネル層４を貫通し、ドレイン領域２まで到達するトレンチ７を設け、トレンチ７の内壁をゲート酸化膜１１で被膜し、トレンチ７に充填されたポリシリコンよりなるゲート電極１３を設ける。トレンチ７に隣接したチャネル層４表面にはＮ⁺型のソース領域１５が形成され、隣り合う２つのセルのソース領域１５間のチャネル層４表面にはＰ⁺型のボディコンタクト領域１４を設ける。さらにゲート電極１３印加時にはソース領域１５からトレンチ７に沿ってチャネル領域（図示せず）が形成される。ゲート電極１３上は層間絶縁膜１６で覆い、ソース領域１５およびボディコンタクト領域１４にコンタクトするバリアメタル層１７を形成し、アルミニウム合金などによる配線層１８を設ける。
【００３１】
図２から図５には、本発明のトレンチ型パワーＭＯＳＦＥＴの製造方法を示す。本発明のトレンチ型パワーＭＯＳＦＥＴの製造方法は、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とから構成される。
【００３２】
本発明の第１の工程は、図２および図３に示す如く、シリコン半導体基板上に所望の素子領域を形成することにある。
【００３３】
図２では、Ｎ⁺型シリコン半導体基板１にＮ^-型のエピタキシャル層を積層してドレイン領域２を形成する。表面に酸化膜を形成した後、予定のチャネル層４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量１．０×１０¹³でボロンを注入した後、拡散してＰ型のチャネル層４を形成する。
【００３４】
次にトレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄＳｉｌｉｃａｔｅＧｌａｓｓ）のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域４が露出したトレンチ開口部を形成する。
【００３５】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層４を貫通してドレイン領域２まで達するトレンチ７を形成する。
【００３６】
図３では、ゲート酸化膜１１およびゲート電極１３を形成する。まず、ダミー酸化をしてトレンチ７内壁とチャネル層４表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ７開口部に丸みをつけ、トレンチ７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜１１を形成する。すなわち、全面を熱酸化してゲート酸化膜１１を閾値に応じて例えば厚み約７００Åに形成する。
【００３７】
更に、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ７に埋設したゲート電極１３を残す。
【００３８】
また、基板の電位安定化のためのボディコンタクト領域１４と、ソース領域１５を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、Ｐ⁺型のボディコンタクト領域１４を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域１５およびゲート電極１３を露出する様にマスクして、砒素をイオン注入し、Ｎ⁺型のソース領域１５をトレンチ７に隣接するチャネル層４表面に形成した後、レジスト膜を除去する。その後、全面にＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃａｔｅＧｌａｓｓ）層をＣＶＤ法により堆積して、層間絶縁膜１６を形成し、レジスト膜をマスクにして少なくともゲート電極１３上に層間絶縁膜１６を残す。
【００３９】
本発明の第２の工程は、図４に示す如く、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入することにある。
【００４０】
本工程は本発明の特徴となる工程であり、まず、バリアメタル層１７を設ける。層間絶縁膜１６以外の部分はシリコン基板が露出しており、配線層１８となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒（シリコンノジュール）が、微細な領域であるボディコンタクト領域１４を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、配線層１８形成前に、チタン系の材料（例えばＴｉ／ＴｉＮ等）によるバリアメタル層１７を形成する。
【００４１】
全面にＴｉ／ＴｉＮ等をスパッタしてバリアメタル層１７を形成し、それに引き続いて、炉に移し、水素アロイを行う。つまり、水素ガスまたは水素含有ガス中で３００〜８００℃（例えば７００℃）で３０分程度の熱処理を行う。
【００４２】
また、ここで、バリアメタル層１７形成後、全面に水素をイオン注入し、その後３００〜８００℃（例えば７００℃）で熱処理を行っても良い。
【００４３】
この工程により、シリコン基板表面には水素が導入される。従来のように、アルミニウム合金をスパッタ後に水素アロイを行うと、例えば４００℃程度の水素アロイでは、水素がシリコン表面に十分に到達できない。また、高温で熱処理をすれば水素のシリコン表面への到達量は増えるが、当然ながら、アルミニウム合金の融点（６００℃程度）を超える高温では加熱できない。また、高温にするとＳｉノジュールの析出量も増え、コンタクト不良やワイヤボンド時の素子破壊が増大してしまう問題もある。
【００４４】
しかし、本発明によればアルミニウム合金形成前にアルミニウム合金の融点を超える高温で水素アロイを行うことができる。これにより、水素が十分にバリアメタル層１７に供給され、また、高温にしてもアルミニウム合金層がないため、当然アルミニウム層に含まれるＳｉノジュールが析出する問題もなくなる。このとき、バリアメタル層１７は水素を吸蔵するが、その吸蔵量が飽和するとそれ以上の水素はシリコン基板表面に到達するので、その水素により電荷が抑制される。これは、前述の如く、アルミニウム合金がない状態であれば、４００℃程度の水素アロイで所定のＶ_GSOFFが得られることから言っても明らかである。
【００４５】
本発明の第３の工程は、図５に示す如く、バリアメタル層上に配線層を形成し、配線層上に表面保護膜を形成後、熱処理を行うことにある。
【００４６】
本工程も、本発明の特徴となる工程である。まず。配線層１８となるアルミニウム合金を全面にスパッタする。その後、図示はしないが、表面保護膜となるＳｉＮ等を設け、その後窒素ガス又は水素ガスまたは水素含有ガスの減圧雰囲気で熱処理を施す。具体的には、０．０１〜７６０Ｔｏｒｒの減圧雰囲気で、３００〜５００℃（例えば４００℃程度）で３０分程度の熱処理を行う。これにより、アルミニウムの合金化と表面保護膜形成後のダメージの除去ができ、更には、前の工程においてバリアメタル層１７に吸蔵された水素がシリコン表面に放出される。
【００４７】
ここで、図６を用いて、水素吸蔵特性について説明する。これは、Ｔｉ／ＴｉＮからなるバリアメタル層の置かれた圧力Ｐ、その水素濃度Ｃとの関係を温度Ｔをパラメータとして示したＰＣＴ曲線図である。この図から圧力Ｐが低いほどバリアメタル内に吸蔵された水素濃度が低くなることがわかる。具体的には温度４００℃の場合に着目すると常圧のときは水素濃度が１０^１９ｃｍ^−３程度であるが、１０^−２〜１０ ^０Ｔｏｒｒ程度に圧力を下げると１０^１５ｃｍ^−３程度に低くなり、この傾向は温度が下がっても変わらない。つまり、このような減圧雰囲気で熱処理を行うと、バリアメタル層が水素を放出し、必然的に半導体基板とゲート酸化膜の界面に達し、シリコン表面の電荷を消滅させる水素が増加することになる。
【００４８】
つまり、本工程では、減圧雰囲気下で熱処理をすることにより、前の工程において、バリアメタル層に吸蔵された水素を放出させ、半導体基板表面に到達する水素量を更に増加させることができる。
【００４９】
図７には、バリアメタル層形成後に熱処理を行う場合（実線）と行わない場合（点線）のＶ_GS−ＩＤ曲線を示す。これによると、バリアメタル層形成後の熱処理により閾値電圧が更に改善され所定の値が得られていることがわかる。つまり、本発明の実施の形態の第２工程の水素アロイによってシリコン表面に到達する水素と、第３工程の減圧下での熱処理によりバリアメタル層から放出されてシリコン表面に到達する水素により、シリコン基板表面の電荷が十分に消滅でき、図に示す如く閾値電圧の安定化を図ることができるわけである。
【００５０】
【発明の効果】
本発明の製造方法に依れば、閾値電圧のばらつきがなく、更にオン抵抗が低減できる半導体装置の製造方法を提供できる。
【００５１】
すなわち、第１に、バリアメタル層形成後、アルミ合金膜形成前に、高温で水素アロイできるので、水素の通過量を増やし、半導体基板表面に達して電荷の消滅に寄与する水素量を増やすことができる。従来の製造方法では、アルミ合金があるために通常（４００℃程度）の水素アロイ条件では所定の閾値電圧が得られず、また高温で熱処理を行えば水素の基板表面への到達量が増え、所定の閾値電圧が得られるが、その場合はアルミニウム合金中のＳｉノジュールの析出量が増え、コンタクト不良やワイヤボンド時の素子破壊を招く問題がある上、当然アルミニウム合金の融点を超える加熱は行えない問題があった。本発明の製造方法では、アルミ合金成膜前であれば、４００℃程度の水素アロイで所定の閾値電圧を得られることに着目し、バリアメタル層形成後にアルミ合金の融点を超える高温で水素アロイを行うものであり、これにより、シリコン表面に到達する水素量を従来の製造方法より増加させることができる。
【００５２】
第２に、表面保護膜形成後の熱処理によっても、更にシリコン基板に達する水素量を増加させることができる。つまり、減圧下では、水素吸蔵合金であるバリアメタル層は水素を放出する特性があるため、減圧して熱処理することにより、アルミニウム合金の合金化熱処理工程において、バリアメタル層に吸蔵された水素を放出させることができ、Ｓｉ表面に達する水素量を更にふやすことができるので、基板表面の電荷が十分に消滅でき、安定した閾値電圧を得られるものである。
【００５３】
第３に、閾値電圧が安定すれば、チャネル層に注入する不純物濃度も必要以上に高くする必要がないので、オン抵抗の上昇を抑制することができる利点を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する断面図である。
【図２】本発明の半導体装置の製造方法を説明する断面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する断面図である。
【図６】水素吸蔵特性を説明する特性図である。
【図７】本発明の半導体装置を説明する特性図である。
【図８】従来の半導体装置の製造方法を説明する断面図である。
【図９】従来の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置の製造方法を説明する断面図である。
【図１１】従来の半導体装置を説明する特性図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which, when a metal having hydrogen storage properties is used as a barrier metal layer, the charge on the surface of the substrate is suppressed by hydrogen treatment to improve characteristics.
[0002]
[Prior art]
An aluminum-based metal material such as an aluminum alloy is generally used as the wiring of the semiconductor device on the silicon substrate. In this case, however, silicon is mixed in the aluminum alloy in order to suppress interdiffusion between aluminum and silicon, which is called a spike, and there is a problem that contact defects due to silicon grains (silicon nodules) increase. there were. Therefore, before forming the wiring layer, a barrier metal layer made of a titanium-based metal (for example, Ti, TiN, TiON, TiW, etc.) is formed to suppress Si nodules and at the contact portion between the wiring layer and the semiconductor substrate surface. Mutual diffusion is prevented.
[0003]
With reference to FIGS. 8 to 10, a conventional semiconductor device manufacturing method will be described by taking a trench-type power MOSFET as an example.
[0004]
In FIG. 8, the drain region 22 is formed by laminating an N ⁻ type epitaxial layer on the N ⁺ type silicon semiconductor substrate 21. After the oxide film is formed on the surface, the oxide film in the portion of the planned channel layer 24 is etched. Using this oxide film as a mask, boron is implanted over the entire surface with a dose of 1.0 × 10 ¹³ , and then diffused to form a P-type channel layer 24.
[0005]
Next, a trench is formed. An NSG (Non-doped Silicate Glass) CVD oxide film is formed on the entire surface by CVD, and the resist oxide mask is removed except for the trench opening, and the CVD oxide film is partially removed by dry etching. Then, a trench opening in which the channel region 24 is exposed is formed.
[0006]
Further, using the CVD oxide film as a mask, the silicon semiconductor substrate in the trench opening is dry-etched with CF-based gas and HBr-based gas to form a trench 27 that penetrates the channel layer 24 and reaches the drain region 22.
[0007]
In FIG. 9, a gate oxide film 31 and a gate electrode 33 are formed. First, dummy oxidation is performed to form a dummy oxide film on the inner wall of the trench 27 and the surface of the channel layer 24 to remove etching damage during dry etching. By removing the dummy oxide film and the CVD oxide film formed by this dummy oxidation simultaneously with an oxide film etchant such as hydrofluoric acid, a stable gate oxide film can be formed. In addition, the thermal oxidation at a high temperature has an effect of rounding the opening of the trench 27 and avoiding electric field concentration at the opening of the trench 27. Thereafter, a gate oxide film 31 is formed. That is, the entire surface is thermally oxidized to form the gate oxide film 31 with a thickness of, for example, about 700 mm according to the threshold value.
[0008]
Thereafter, a non-doped polysilicon layer is deposited on the entire surface, phosphorus is implanted and diffused at a high concentration to increase the conductivity, and the polysilicon layer deposited on the entire surface is dry-etched without a mask and embedded in the trench 27. The gate electrode 33 left is left.
[0009]
In addition, a body contact region 34 and a source region 35 for stabilizing the substrate potential are formed. First, boron is selectively ion-implanted with a mask made of a resist film to form a P ⁺ -type body contact region 34, and then the resist film is removed. Further, a new resist film is used to mask the planned source region 35 and gate electrode 33 so that arsenic is ion-implanted to form an N ⁺ -type source region 35 on the surface of the channel layer 24 adjacent to the trench 27. Then, the resist film is removed. Thereafter, a BPSG (Boron Phosphorus Silicate Glass) layer is deposited on the entire surface by a CVD method to form an interlayer insulating film 36, and the interlayer insulating film 36 is left at least on the gate electrode 33 using the resist film as a mask.
[0010]
In FIG. 10, a barrier metal layer 37 is first provided to form a wiring layer. This is because the silicon substrate is exposed at portions other than the interlayer insulating film 36, and when the aluminum alloy to be the wiring layer 38 is sputtered, the silicon grains (silicon nodules) included in the aluminum alloy are fine regions. The contact area 34 may be blocked. In order to suppress this silicon nodule and to prevent mutual diffusion between a metal called a spike and the silicon substrate, a barrier metal layer 37 made of a titanium-based material (for example, Ti / TiN) is provided.
[0011]
A barrier metal layer 37 is formed by sputtering Ti / TiN or the like on the entire surface, and subsequently, an aluminum alloy to be the wiring layer 38 is sputtered on the entire surface. Thereafter, an alloying heat treatment is performed to stabilize the metal and silicon surfaces. This heat treatment is performed in a hydrogen-containing gas at a temperature of 300 to 500 ° C. (for example, about 400 ° C.) that does not exceed the melting point of the aluminum alloy for about 30 minutes to remove crystal distortion in the metal film and stabilize the interface. .
[0012]
Thereafter, a passivation film made of SiN or the like is formed as a surface protective film. Thereafter, in order to remove damage, heat treatment is performed at 300 to 500 ° C. (for example, 400 ° C.) for about 30 minutes, and the previous step is completed.
[0013]
Referring to FIG. 10, the structure of a trench type power MOSFET is shown. A drain region 22 made of an N ⁻ type epitaxial layer is provided on an N ⁺ type silicon semiconductor substrate 21, and a P type channel layer 24 is provided on the surface thereof. A trench 27 that penetrates the channel layer 24 and reaches the drain region 22 is provided, an inner wall of the trench 27 is coated with a gate oxide film 31, and a gate electrode 33 made of polysilicon filled in the trench 27 is provided. An N ⁺ type source region 35 is formed on the surface of the channel layer 24 adjacent to the trench 27, and a P ⁺ type body region 34 is provided on the surface of the channel layer 24 between the source regions 35 of two adjacent cells. Further, when the gate electrode 33 is applied, a channel region (not shown) is formed from the source region 35 along the trench 27. The gate electrode 33 is covered with an interlayer insulating film 36, a barrier metal layer 37 in contact with the source region 35 and the body region 34 is formed, and a wiring layer 38 made of aluminum alloy or the like is provided.
[0014]
[Problems to be solved by the invention]
In such a conventional MOSFET, the barrier metal layer 37 and the wiring layer 38 are continuously formed in the wiring layer forming step after the element region is formed, and then heat-treated in a hydrogen-containing gas to form an alloy, thereby stabilizing the surface. I was letting. When a metal such as aluminum (Al) is deposited on silicon (Si), a Schottky junction is ideally formed at the interface. However, in reality, since a natural oxide film exists on Si, ideal rectification characteristics are not exhibited. Therefore, in order to make the Ai / Si interface ohmic characteristics, heat treatment in a hydrogen-containing gas (hereinafter referred to as hydrogen alloy). Thus, it is necessary to alloy the Al / Si interface. However, since the Si diffusion rate in Al is high, a phenomenon called a spike occurs in which Al and Si are interdiffused, and Al diffuses into Si and breaks the pn junction. In order to avoid this, Al contains Si in advance.
[0015]
However, due to this hydrogen alloy, Si contained in Al may diffuse and grow, and precipitate as Si nodules at the contact interface with the substrate. This Si nodule closes the body contact region, which is a fine region, and causes contact failure, or the Si nodule itself has a high resistance, which may cause the contact resistance to become unstable or increase.
[0016]
For this reason, in order to prevent mutual diffusion in the hydrogen alloy process and to suppress contact failure due to Si nodules, a barrier metal layer made of a titanium-based metal is formed before Al film formation.
[0017]
Furthermore, the Si surface may exist in a state in which the Si bond is broken due to oxidation or the like in the element region forming step, and in this case, it is considered that the surface is charged with a negative charge. For this reason, since a potential is generated and the electric field is applied to the surface, the threshold voltage varies. For this reason, in the hydrogen alloy process, by bringing hydrogen to the MOSFET interface or the like, Si and hydrogen are combined to remove charges on the Si interface, thereby improving characteristics (for example, reducing dark current) Stability (for example, stable threshold voltage) is achieved.
[0018]
However, in the conventional manufacturing method, it has been found that even if hydrogen alloying is performed, it is difficult to sufficiently eliminate the charge at the interface, and V _GSOFF (threshold voltage) shifts.
[0019]
FIG. 11 shows V _GS -ID curves with and without the barrier metal layer (dotted line) and without (solid line). When a barrier metal layer is formed, V _GS shifts to a lower side (threshold voltage decreases) particularly in an N-channel MOSFET because of the occlusion characteristics of the barrier metal layer. Therefore, the impurity concentration injected into the channel layer to adjust the threshold value Therefore, there is a problem that the on-resistance increases.
[0020]
This is because the titanium-based metal that is the barrier metal layer has a hydrogen storage property, so that, for example, hydrogen is stored in the barrier metal layer before reaching the interface between the semiconductor substrate and the gate oxide film in the hydrogen alloy process. It was found that this is because less hydrogen contributes to the disappearance of the charge generated at the Si interface.
[0021]
Further, according to experiments, it is known that V _GSOFF does not shift even under a hydrogen alloy condition of about 400 ° C. without an aluminum alloy wiring layer. In this case, hydrogen reaches the substrate surface sufficiently by the hydrogen alloy. It is thought that. On the other hand, in the case where there is an aluminum alloy wiring layer, it has been found that if the temperature of the hydrogen alloy is increased, V _GSOFF becomes a predetermined value. However, as a matter of course, heat treatment exceeding the melting point of aluminum cannot be performed, and by increasing the temperature of the hydrogen alloy, the amount of Si nodules in the aluminum alloy deposited on the substrate surface increases, so stress during wire bonding Therefore, there is also a problem that element breakdown is caused by the deposited Si nodules.
[0022]
[Means for Solving the Problems]
The present invention has been made in view of such problems. First, after forming a desired element region on a silicon semiconductor substrate and forming a barrier metal layer with a metal having hydrogen storage properties, hydrogen is introduced into the substrate surface. This is achieved by including a step of forming a wiring layer on the barrier metal layer, and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0023]
Second, a step of forming a desired element region on a silicon semiconductor substrate, a step of introducing hydrogen into the substrate surface after forming a barrier metal layer with a titanium-based metal having hydrogen storage properties, and a barrier metal layer The problem is solved by providing a step of forming a wiring layer thereon and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0024]
In addition, after the barrier metal is formed, hydrogen is introduced into the substrate by heating at 300 to 800 ° C. in an atmosphere of hydrogen or a hydrogen-containing gas.
[0025]
In addition, after the barrier metal layer is formed, hydrogen is ion-implanted over the entire surface, and heated and diffused at 300 to 800 ° C. to introduce hydrogen into the substrate.
[0026]
The heat treatment is characterized by heating at 300 to 500 ° C. in a reduced pressure atmosphere of nitrogen, hydrogen or a hydrogen-containing gas.
[0027]
Further, the heat treatment is performed under a pressure of 0.2 to 760 Torr.
[0028]
That is, hydrogen is introduced into the substrate before the aluminum alloy film is formed, hydrogen is supplied to the silicon surface by performing a first heat treatment at a high temperature, and after the aluminum alloy is formed, the alloy heat treatment is also performed under reduced pressure and under normal pressure. By performing the second heat treatment at a temperature, it is possible to provide a method for manufacturing a semiconductor device that allows hydrogen to efficiently reach the silicon surface while suppressing the precipitation of Si nodules.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described in detail with reference to FIGS. 1 to 7 by taking a trench type power MOSFET as an example.
[0030]
FIG. 1 shows the structure of a trench type power MOSFET of the present invention. A drain region 2 made of an N ⁻ type epitaxial layer is provided on an N ⁺ type silicon semiconductor substrate 1, and a P type channel layer 4 is provided on the surface thereof. A trench 7 that penetrates the channel layer 4 and reaches the drain region 2 is provided, an inner wall of the trench 7 is coated with a gate oxide film 11, and a gate electrode 13 made of polysilicon filled in the trench 7 is provided. An N ⁺ type source region 15 is formed on the surface of the channel layer 4 adjacent to the trench 7, and a P ⁺ type body contact region 14 is provided on the surface of the channel layer 4 between the source regions 15 of two adjacent cells. Further, when the gate electrode 13 is applied, a channel region (not shown) is formed from the source region 15 along the trench 7. The gate electrode 13 is covered with an interlayer insulating film 16, a barrier metal layer 17 that contacts the source region 15 and the body contact region 14 is formed, and a wiring layer 18 made of aluminum alloy or the like is provided.
[0031]
2 to 5 show a method of manufacturing the trench type power MOSFET according to the present invention. A method for manufacturing a trench power MOSFET according to the present invention includes a step of forming a desired element region on a silicon semiconductor substrate, a step of introducing hydrogen into the substrate surface after forming a barrier metal layer with a metal having hydrogen storage properties, and And a step of forming a wiring layer on the barrier metal layer and a step of performing a heat treatment after forming a surface protective film on the wiring layer.
[0032]
The first step of the present invention is to form a desired element region on a silicon semiconductor substrate as shown in FIGS.
[0033]
In FIG. 2, a drain region 2 is formed by laminating an N ⁻ type epitaxial layer on an N ⁺ type silicon semiconductor substrate 1. After the oxide film is formed on the surface, the oxide film in the portion of the planned channel layer 4 is etched. Boron is implanted at a dose of 1.0 × 10 ^{13 over the} entire surface using this oxide film as a mask, and then diffused to form a P-type channel layer 4.
[0034]
Next, a trench is formed. An NSG (Non-doped Silicate Glass) CVD oxide film is formed on the entire surface by CVD, and the resist oxide mask is removed except for the trench opening, and the CVD oxide film is partially removed by dry etching. Then, a trench opening in which the channel region 4 is exposed is formed.
[0035]
Further, using the CVD oxide film as a mask, the silicon semiconductor substrate in the trench opening is dry-etched with CF-based gas and HBr-based gas to form a trench 7 that penetrates the channel layer 4 and reaches the drain region 2.
[0036]
In FIG. 3, the gate oxide film 11 and the gate electrode 13 are formed. First, dummy oxidation is performed to form a dummy oxide film on the inner wall of the trench 7 and the surface of the channel layer 4 to remove etching damage during dry etching. By removing the dummy oxide film and the CVD oxide film formed by this dummy oxidation simultaneously with an oxide film etchant such as hydrofluoric acid, a stable gate oxide film can be formed. In addition, the thermal oxidation at a high temperature has an effect of rounding the opening of the trench 7 to avoid electric field concentration at the opening of the trench 7. Thereafter, a gate oxide film 11 is formed. That is, the entire surface is thermally oxidized to form the gate oxide film 11 with a thickness of, for example, about 700 mm according to the threshold value.
[0037]
Further, a non-doped polysilicon layer is deposited on the entire surface, phosphorus is implanted and diffused at a high concentration to increase the conductivity, and the polysilicon layer deposited on the entire surface is dry etched without a mask and embedded in the trench 7. The left gate electrode 13 is left.
[0038]
Further, a body contact region 14 and a source region 15 for stabilizing the substrate potential are formed. First, boron is selectively ion-implanted with a mask made of a resist film to form a P ⁺ -type body contact region 14 and then the resist film is removed. Further, a new resist film is used to mask the planned source region 15 and gate electrode 13 so that arsenic is ion-implanted to form an N ⁺ type source region 15 on the surface of the channel layer 4 adjacent to the trench 7. Then, the resist film is removed. Thereafter, a BPSG (Boron Phosphorus Silicate Glass) layer is deposited on the entire surface by a CVD method to form an interlayer insulating film 16, and the interlayer insulating film 16 is left at least on the gate electrode 13 using the resist film as a mask.
[0039]
The second step of the present invention is to introduce hydrogen into the substrate surface after forming a barrier metal layer with a metal having hydrogen storage properties as shown in FIG.
[0040]
This process is a process that characterizes the present invention. First, the barrier metal layer 17 is provided. The silicon substrate is exposed at portions other than the interlayer insulating film 16, and when the aluminum alloy that becomes the wiring layer 18 is sputtered, the silicon contact (silicon nodules) contained in the aluminum alloy is a fine region of the body contact region 14. May be blocked. In order to suppress this silicon nodule and prevent mutual diffusion between a metal called a spike and a silicon substrate, a barrier metal layer 17 made of a titanium-based material (for example, Ti / TiN) is formed before the wiring layer 18 is formed. Form.
[0041]
A barrier metal layer 17 is formed by sputtering Ti / TiN or the like on the entire surface, and subsequently transferred to a furnace to perform hydrogen alloy. That is, heat treatment is performed at 300 to 800 ° C. (for example, 700 ° C.) for about 30 minutes in hydrogen gas or hydrogen-containing gas.
[0042]
Here, after the barrier metal layer 17 is formed, hydrogen ions may be implanted into the entire surface, and then heat treatment may be performed at 300 to 800 ° C. (eg, 700 ° C.).
[0043]
By this step, hydrogen is introduced into the silicon substrate surface. When hydrogen alloying is performed after sputtering an aluminum alloy as in the prior art, hydrogen cannot reach the silicon surface sufficiently, for example, with hydrogen alloy at about 400 ° C. In addition, if heat treatment is performed at a high temperature, the amount of hydrogen reaching the silicon surface increases, but naturally it cannot be heated at a temperature exceeding the melting point (about 600 ° C.) of the aluminum alloy. Further, when the temperature is increased, the amount of Si nodules deposited also increases, and there is a problem that contact failure and element destruction during wire bonding increase.
[0044]
However, according to the present invention, hydrogen alloying can be performed at a high temperature exceeding the melting point of the aluminum alloy before forming the aluminum alloy. As a result, hydrogen is sufficiently supplied to the barrier metal layer 17 and, since there is no aluminum alloy layer even at a high temperature, there is no problem of naturally depositing Si nodules contained in the aluminum layer. At this time, the barrier metal layer 17 occludes hydrogen, but when the occlusion amount is saturated, more hydrogen reaches the surface of the silicon substrate, so that charge is suppressed by the hydrogen. This is obvious from the fact that a predetermined V _GSOFF can be obtained with a hydrogen alloy of about 400 ° C. in the absence of an aluminum alloy as described above.
[0045]
As shown in FIG. 5, the third step of the present invention is to form a wiring layer on the barrier metal layer, form a surface protective film on the wiring layer, and then perform heat treatment.
[0046]
This step is also a step that characterizes the present invention. First. An aluminum alloy to be the wiring layer 18 is sputtered on the entire surface. Thereafter, although not shown, SiN or the like serving as a surface protective film is provided, and then heat treatment is performed in a reduced-pressure atmosphere of nitrogen gas, hydrogen gas, or hydrogen-containing gas. Specifically, heat treatment is performed at 300 to 500 ° C. (for example, about 400 ° C.) for about 30 minutes in a reduced pressure atmosphere of 0.01 to 760 Torr. As a result, the alloying of aluminum and the damage after the formation of the surface protective film can be removed, and further, the hydrogen occluded in the barrier metal layer 17 in the previous step is released to the silicon surface.
[0047]
Here, the hydrogen storage characteristics will be described with reference to FIG. This is a PCT curve diagram showing the relationship between the pressure P at which the barrier metal layer made of Ti / TiN is placed and the hydrogen concentration C with the temperature T as a parameter. From this figure, it can be seen that the lower the pressure P, the lower the hydrogen concentration occluded in the barrier metal. Is specifically a hydrogen concentration ¹⁰ 19 ^{cm -3} degree when the to the atmospheric pressure focusing on the case of the temperature 400 ° ^C., to about 10 -2 ^~ 10 0 Torr about to lower the pressure when ¹⁰ 15 ^{cm -3} The trend is lower and this trend does not change with decreasing temperatures. In other words, when heat treatment is performed in such a reduced pressure atmosphere, the barrier metal layer releases hydrogen, inevitably reaches the interface between the semiconductor substrate and the gate oxide film, and hydrogen increases to eliminate the charge on the silicon surface. .
[0048]
That is, in this step, heat treatment is performed in a reduced-pressure atmosphere, whereby hydrogen stored in the barrier metal layer in the previous step can be released, and the amount of hydrogen reaching the semiconductor substrate surface can be further increased.
[0049]
FIG. 7 shows V _GS -ID curves when heat treatment is performed after formation of the barrier metal layer (solid line) and when heat treatment is not performed (dotted line). According to this, it can be seen that the threshold voltage is further improved and a predetermined value is obtained by the heat treatment after the formation of the barrier metal layer. That is, silicon that reaches the silicon surface by the hydrogen alloy in the second step according to the embodiment of the present invention and hydrogen that is released from the barrier metal layer by the heat treatment under reduced pressure in the third step and reaches the silicon surface. The charge on the substrate surface can be sufficiently eliminated, and the threshold voltage can be stabilized as shown in the figure.
[0050]
【The invention's effect】
According to the manufacturing method of the present invention, it is possible to provide a method for manufacturing a semiconductor device in which the threshold voltage does not vary and the on-resistance can be further reduced.
[0051]
That is, firstly, hydrogen alloying can be performed at a high temperature after the barrier metal layer is formed and before the aluminum alloy film is formed. Therefore, the amount of hydrogen passing through the semiconductor substrate surface is increased, and the amount of hydrogen that reaches the semiconductor substrate surface and contributes to charge disappearance is increased. Can do. In a conventional manufacturing method, since there is an aluminum alloy, a predetermined threshold voltage cannot be obtained under normal (about 400 ° C.) hydrogen alloy conditions, and if heat treatment is performed at a high temperature, the amount of hydrogen reaching the substrate surface increases. A predetermined threshold voltage can be obtained, but in this case, the amount of Si nodules deposited in the aluminum alloy increases, leading to problems of contact failure and device destruction during wire bonding, and naturally heating exceeding the melting point of the aluminum alloy can be performed. There was no problem. In the manufacturing method of the present invention, it is noted that a predetermined threshold voltage can be obtained with a hydrogen alloy of about 400 ° C. before the film formation of the aluminum alloy, and the hydrogen alloy is formed at a high temperature exceeding the melting point of the aluminum alloy after the barrier metal layer is formed. As a result, the amount of hydrogen reaching the silicon surface can be increased as compared with the conventional manufacturing method.
[0052]
Second, the amount of hydrogen reaching the silicon substrate can be further increased by the heat treatment after the surface protective film is formed. In other words, under reduced pressure, the barrier metal layer, which is a hydrogen storage alloy, has the property of releasing hydrogen. Therefore, by performing heat treatment under reduced pressure, the hydrogen stored in the barrier metal layer is removed in the alloying heat treatment step of the aluminum alloy. Since the amount of hydrogen reaching the Si surface can be further reduced, the charge on the substrate surface can be sufficiently eliminated and a stable threshold voltage can be obtained.
[0053]
Third, if the threshold voltage is stable, it is not necessary to increase the concentration of impurities implanted into the channel layer more than necessary, so that an increase in on-resistance can be suppressed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a semiconductor device of the present invention.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 6 is a characteristic diagram illustrating hydrogen storage characteristics.
FIG. 7 is a characteristic diagram illustrating a semiconductor device of the present invention.
FIG. 8 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 9 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 10 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 11 is a characteristic diagram illustrating a conventional semiconductor device.

Claims

シリコン半導体基板上にアルミニウム系の金属層を形成する半導体装置の製造方法において、
前記シリコン半導体基板上に所望の素子領域を形成する工程と、
水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、前記基板表面に水素を導入し、第１の熱処理を行う工程と、
前記バリアメタル層上に前記金属層を形成する工程と、
前記金属層上に表面保護膜を形成後、減圧した窒素又は水素又は水素含有ガス雰囲気で、前記金属層の融点より低い３００℃〜５００℃の温度で第２の熱処理を行い、前記バリアメタル層に吸蔵された前記水素を放出させる工程とを具備することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device in which an aluminum-based metal layer is formed on a silicon semiconductor substrate,
Forming a desired element region on the silicon semiconductor substrate;
Forming a barrier metal layer with a titanium-based metal having hydrogen storage properties, then introducing hydrogen into the substrate surface, and performing a first heat treatment;
A step of forming the metal layer on the barrier metal layer,
After forming a surface protective layer on said metal layer, at reduced nitrogen or hydrogen or a hydrogen-containing gas atmosphere, subjected to a second heat treatment at 300 ° C. to 500 ° C. in a temperature below the melting point of the metal layer, the barrier metal layer And a step of releasing the hydrogen occluded in the semiconductor device.

水素又は水素含有ガス雰囲気において、前記金属層の融点以上で前記シリコン半導体基板及び前記素子領域に存在する不純物濃度の不純物濃度プロファイルに影響を与えない８００℃以下の温度で前記第１の熱処理を行い、前記水素を前記基板に導入することを特徴とする請求項１に記載の半導体装置の製造方法。In the hydrogen or hydrogen-containing gas atmosphere, the first heat treatment is performed at a temperature of 800 ° C. or less that is higher than the melting point of the metal layer and does not affect the impurity concentration profile of the impurity concentration present in the silicon semiconductor substrate and the element region. The method of manufacturing a semiconductor device according to claim 1, wherein the hydrogen is introduced into the substrate.

前記水素の導入は、前記バリアメタル層を形成後、全面に水素をイオン注入して行い、前記金属層の融点以上で前記シリコン半導体基板及び前記素子領域に存在する不純物濃度の不純物濃度プロファイルに影響を与えない８００℃以下の温度で前記第１の熱処理を行い、前記水素を前記基板に拡散することを特徴とする請求項１に記載の半導体装置の製造方法。 The introduction of hydrogen is performed by ion-implanting hydrogen into the entire surface after forming the barrier metal layer, and affects the impurity concentration profile of the impurity concentration present in the silicon semiconductor substrate and the element region above the melting point of the metal layer. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the first heat treatment is performed at a temperature of 800 ° C. or less so as not to give hydrogen to diffuse the hydrogen into the substrate.

前記第２の熱処理を０．０１Ｔｏｒｒ〜７６０Ｔｏｒｒの減圧雰囲気で行うことを特徴とする請求項１に記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the second heat treatment is performed in a reduced pressure atmosphere of 0.01 Torr to 760 Torr.