JP3913512B2

JP3913512B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3913512B2
Application number: JP2001309647A
Authority: JP
Inventors: 潤一郎東條
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-10-05
Filing date: 2001-10-05
Publication date: 2007-05-09
Anticipated expiration: 2021-10-05
Also published as: JP2003115597A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の耐圧性向上、及びシリコンエッチングを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図５は、従来のショットキーバリアダイオードを表す断面図である。（１０１）は半導体基板、（１０２）はエピタキシャル層、（１０３）は高濃度領域、（１０４）はアニュラリング、（１０５）は酸化ポリシリコン膜（１０６）はショットキー金属、（１０７）はメタル、（１０８）はシリコン窒化膜、をそれぞれ表す。
【０００３】
図中、N＋型の半導体基板（１０１）表面上にエピタキシャル成長法によって、半導体基板（１０１）よりも低濃度のN型のエピタキシャル層（１０２）が形成されている。P＋型の高濃度領域（１０３）はエピタキシャル層（１０２）表面から、逆耐圧性を向上させるために拡散方法にて形成している。アニュラリング（１０４）は、エピタキシャル層（１０２）内のチャネルストッパーとして、半導体基板（１０１）の終端に高濃度領域（１０３）と離間して形成している。酸化シリコン膜（１０５）はエピタキシャル層（１０２）表面上に、高濃度領域（１０３）及びアニュラリング（１０４）の一部と重複するように形成している。ショットキー金属（１０６）はモリブデンやチタン等から為り、一方の酸化シリコン膜（１０５）の表面の一部と、その酸化シリコン膜（１０５）に近傍する、一方の高濃度領域（１０３）の表面と、高濃度領域（１０３）が形成する円内のエピタキシャル層（１０２）表面と、他方の高濃度領域（１０３）の表面と、他方の酸化シリコン膜（１０５）の表面の一部と、を被覆するように形成している。メタル（１０７）は主にアルミニウム等から為り電極を形成し、ショットキー金属（１０６）の全表面、及びその両端に配置されている酸化シリコン膜（１０５）の一部とを被覆するように形成している。シリコン窒化膜（１０８）は、上記全体を被覆するように形成するが、高濃度領域（１０３）が形成する円内の上方においては、パッドを形成している。
【０００４】
【発明が解決しようとする課題】
図５に示すような従来の半導体装置は、耐圧性を向上させることが課題の１つであった。これまでは、耐圧性を向上させる方法として、高濃度領域（１０３）の拡散深さを深くしてその曲率（高濃度領域（１０３）の最深部の曲がり具合）を緩やかにすることが挙げられる。仮に高濃度領域（１０３）がエピタキシャル層（１０２）の表面から浅く形成した場合を考えると、高濃度領域（１０３）の最深部の曲率は大きくなり、その曲がり具合は急峻となる。その結果、逆バイアス時の空乏層の広がりも曲がり具合が急峻なものとなり、十分な耐圧性を保持することが困難となる。従って、高濃度領域（１０３）の曲率を小さく、緩やかなカーブを形成するためには、高濃度領域（１０３）の最深部をエピタキシャル層（１０２）の表面から深く形成しなければならない。しかし、高濃度領域（１０３）を深く形成すると、自ずとエピタキシャル層（１０２）の層厚を厚く形成しなければならない。
【０００５】
また一方で、耐圧性を追求する余り、エピタキシャル層（１０２）の層厚を厚くした場合、エピタキシャル層（１０２）の抵抗分が増加し、印加時のフォワードの立ち上がり電圧（以下、ＶＦと称す）が高くなる。このＶＦは、金属とシリコンとの接合のφＢと直列抵抗成分で決まり、エピタキシャル層（１０２）の表面から半導体基板（１０１）までの距離が大きいほど、直列抵抗成分が大きくなり、ＶＦは高くなるからである。ＶＦが高くなると、本発明の半導体装置が正常な動作に至るまでに時刻がかかるというデメリットがある。また、低ＶＦを実現するために、ショットキー金属（１０６）を変えるという方法もあるが、リーク電流増加等への影響もあり、バリア金属の選定が難しい。
【０００６】
そこで、本願は低ＶＦを得るためにエピタキシャル層（１０２）表面からトレンチを形成することで、エピタキシャル層（１０２）の抵抗分を減じ、且つ従来技術の半導体装置に劣ることのない耐圧性を有する半導体装置を実現した。
【０００７】
そこで上記考えに基き、半導体基板（１０１）にシリコンエッチングしてトレンチを形成するが、今までのシリコントレンチエッチングは主にプラズマドライエッチングを利用してきた。このプラズマエッチングは、主に２層以上の膜を堆積した膜のうち、１層目をエッチングすることに適している。１層目の膜がエッチングされ、すべてエッチングされた後に、その下方にある２層目の異種の膜が露出する。そこで、１層目の膜のシリコンが無くなることで、シリコンエッチングを終了するように設定してある。しかし、半導体基板（１０１）のシリコンエッチングでは半導体基板（１０１）自体がシリコンのみで形成されているため、上記のような異種生成物が露出することはない。従って、所望のトレンチ深さを形成するためには、時間制御による方法しかなかった。時間制御による方法とは、エッチング時間を計り所定の時間が経過したらエッチングを終了するというものである。この場合、毎回のシリコンエッチングのたびに施設環境を常に一定状態にすることが必要である。特にチャンバー内の状態が一定でないと、トレンチ深さがまばらになる。トレンチ深さがまばらであると、この半導体装置を再利用することが出来ず全て廃棄処分になり、コスト面においても多大な負担が生じていた。
【０００８】
そこで、本願は上記欠点に鑑み、本発明の製造方法において、一定のトレンチ深さを形成するようなシリコンエッチング方法を実現したものである。
【０００９】
【課題を解決するための手段】
本願は、半導体基板と、前記半導体基板上に形成したエピタキシャル層と、前記エピタキシャル層表面から拡散によって形成した高濃度領域と、前記高濃度領域で囲まれた領域に形成したトレンチ部と、前記トレンチ部内部、前記酸化シリコン膜、及び前記高濃度領域、に被覆したバリア金属としてのショットキー金属と、を有した半導体装置において、前記トレンチ部が前記高濃度領域とが一部重複するように形成することを特徴とする半導体装置を提供する。
【００１０】
更に、一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、前記エピタキシャル層表面に酸化シリコン膜を、前記酸化シリコン膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、エッチングによって前記半導体基板表面上の前記酸化シリコン膜のうち、所定の箇所をエッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、を具備することを特徴とする半導体装置の製造方法を提供する。
【００１１】
【発明の実施の形態】
図１は本発明の実施の形態を表すショットキーバリアダイオードの断面図である。（１）は半導体基板、（２）はエピタキシャル層、（３）は高濃度領域、（４）はアニュラリング、（５）は酸化シリコン膜、（６）はショットキー金属、（７）はメタル、（８）はシリコン窒化膜、（９）はトレンチ部、をそれぞれ表す。
【００１２】
図中、N＋型の半導体基板（１）表面上にエピタキシャル成長法によって形成した、半導体基板（１）よりも低濃度のN型のエピタキシャル層（２）を形成する。P＋型の高濃度領域（３）はエピタキシャル層（２）表面から逆耐圧性を向上させるために拡散方法にて形成する。アニュラリング（４）は、エピタキシャル層（２）内のチャネルストッパーとして、半導体基板（１）の終端に高濃度領域（３）と離間して形成する。酸化シリコン膜（５）はエピタキシャル層（２）表面上に、高濃度領域（３）及びアニュラリング（４）の一部と重複するように形成する。ショットキー金属（６）はモリブデンやチタン等から為り、図１に示すように酸化シリコン膜（５）、高濃度領域（３）及び後述するトレンチ部（９）内部を被覆するように形成する。メタル（７）は主にアルミニウム等から為り、ショットキー金属（６）の上部、及びその両端に配置されている酸化シリコン膜（５）の一部とを被覆するように形成する。シリコン窒化膜（８）は、酸化シリコン膜（５）及びメタル（７）の表面の一部を被覆するように形成する。
【００１３】
本願の特徴は、環状の高濃度領域（３）が形成する領域のうち、その中央に位置するエピタキシャル層（２）表面からトレンチ部（９）を形成することである。トレンチ部（９）は、そのトレンチ部（９）の周囲に位置する高濃度領域（３）とその一部が重複するように、即ちトレンチ部（９）の側壁が高濃度領域（３）に接するように形成する。パターンサイズに余裕があるならば、トレンチ部（９）の側壁が高濃度領域（３）から離間するようなパターンだけでも良い。また、そのトレンチ深さは、高濃度領域（３）の拡散深さと同じであるか、あるいは浅くすることが望ましいが、Ｐ＋高濃度領域（３）が本来備えている耐圧向上の機能を損なわない範囲で、高濃度領域（３）より深く形成することも可能である。図１は、トレンチ部（９）を高濃度領域（３）と一部重複するように、且つトレンチ部（９）よりも高濃度領域（３）を深く形成した断面図である。トレンチ部（９）の内部の側面には、ショットキー金属（６）を形成し、その表面にはメタル（７）を形成する。
【００１４】
本願のトレンチ部（９）の深さは、所望する半導体装置の耐圧等により一概に決定はできないが、一例を以下に示す。本願のエピタキシャル層（２）の層厚は３μｍ程度に対し、高濃度領域（３）の深さは２μｍ程度である。このとき、トレンチ部（９）は浅く形成した場合では１〜１．４μｍ程度（高濃度領域（３）の深さの５０〜７０％程度に相当する）、また深く形成した場合では、２〜２．４μｍ程度（高濃度領域（３）の深さの１００〜１２０％程度に相当する）である。
【００１５】
以上より、本願の半導体装置はエピタキシャル層（２）表面からトレンチ部（９）を形成することで、トレンチ部（９）の底部の下方に位置するエピタキシャル層（２）の層厚を薄くできる。これによって、エピタキシャル層（２）の抵抗分が減じて低ＶＦを実現した。その一方で、高濃度領域（３）が空乏層の曲率緩和の機能を達成するので、エピタキシャル層（２）の濃度、厚さ及び高濃度領域（３）においては、従来技術と同じ設計とすることにより、本願は優れた耐圧性を有する半導体装置を実現した。
【００１６】
次に本願の半導体装置の製造方法について、図２乃至図４を用いて説明する。図２（Ａ）乃至図４（Ｃ）は、本願半導体装置を製造する一連の過程を示した断面図である。
【００１７】
図２（Ａ）に示す装置は、以下の工程で形成した半導体基板（１）である。N＋型の半導体基板（１）を準備し、半導体基板（１）の表面上にエピタキシャル成長法によって、半導体基板（１）よりも低濃度のN型のエピタキシャル層（２）を形成する。次に、P＋型の高濃度領域（３）をエピタキシャル層（２）内に逆耐圧性を向上させるために、拡散方法にて平面上に環状を為すように形成する。アニュラリング（４）は、エピタキシャル層（２）内のチャネルストッパーとして、半導体基板（１）の終端に高濃度領域（３）と離間して形成する。上記の準備を経て、図２（Ａ）に示す半導体基板（１）が完成する。
【００１８】
次に図２（Ｂ）は、図２（Ａ）に示す半導体基板（１）上に酸化シリコン膜（５）及びポリシリコン膜（１０）を形成した断面図である。酸化シリコン膜（５）は、厚く形成される部分とそれ以外の薄く形成される部分から成る。厚く形成する部分とは、高濃度領域（３）とアニュラリング（４）との間のエピタキシャル層（２）の表面上であり、その膜厚は８０００Å程度である。一方、それ以外の薄く形成する形成する部分の膜厚は５０００Å程度である。ポリシリコン膜（１０）は酸化シリコン膜（５）表面全面に、同一の膜厚となるように形成する。このとき、その膜厚は後述するトレンチ部（９）のトレンチ深さと同じ値となるようにする。
【００１９】
図２（Ｃ）は、図２（Ｂ）の半導体装置にレジストマスクを塗布した後に露光、現像、エッチングしてポリシリコン膜（１０）と酸化シリコン膜（５）の所望の位置にホール（１１）を設けた断面図である。このホール（１１）は、トレンチ部（９）を形成する位置に設けたものであり、高濃度領域（３）が形成する環状の領域の略中央に位置するように形成する。このとき、ホール（１１）の終端は、高濃度領域（３）と一部が重なるように形成する。ホール（１１）形成後、前記レジストマスクを除去する。
【００２０】
図３は図２（Ｃ）の半導体装置において、ドライエッチング（プラズマエッチング）している途中の状態を表す拡大断面図である。図中はプラズマエッチングの開始から終了までの間の、ある一定時刻における状態を表している。ここで、（２ａ）は除去されたエピタキシャル層（２）を、（１０ａ）は除去されたポリシリコン膜（１０）をそれぞれ表す。ｄ１はポリシリコン膜（１０ａ）のエッチングされた膜厚を表す。ｄ２はエピタキシャル層（２ａ）のエッチングされた膜厚を表す。ｄ３は半導体基板（１）の深さ方向に対して生じた、基板横方向のエッチングされた幅を表す。本願では、等方性エッチング及び異方性エッチングの違いを問わないが、以後は等方性エッチングについて説明する。エッチングの際、主にエッチングガスとしてＣＦ₄等を使用する。従ってｄ２とｄ３は略同じ値になる。
【００２１】
プラズマエッチングが開始されると、ホール（１１）直下のエピタキシャル層（２）内部のシリコン層がエッチングされると同時に、半導体基板（１）の最表面に形成したポリシリコン膜（１０）も同様にエッチングされる。このとき、エピタキシャル層（２）のシリコン層とポリシリコン膜（１０）とは、同程度のレートでエッチングされるため、ポリシリコン膜（１０）厚と略同じ値だけ、エピタキシャル層（２）はエッチングされる。従ってｄ１とｄ２は略同じ値になり、結果的に図中のｄ１、ｄ２、ｄ３は略同じ値になる。従って、エッチングされたエピタキシャル層（２ａ）の深さと、同じ時間エッチングされたポリシリコン膜（１０ａ）の膜厚とは略等しくなる。
【００２２】
本願の製造方法の特徴は、半導体基板（１）の表面に、所望のトレンチ深さと同じ厚みのポリシリコン膜（１０）を形成し、ポリシリコン膜（１０）が全てエッチングされたことで、シリコンエッチングを終了する。
【００２３】
次に、ポリシリコン膜（１０）のエッチングが終了することを検知する方法を説明する。プラズマエッチングによって、正や負のイオン、中性の活性種のラジカル、電子、及びこれらのスペクトル等がプラズマ中に飛散、混在する。プラズマエッチングのチャンバー内に、発光分析法（特定のスペクトル波長を読み取り、それを電圧に変換して検出する方法）によるフォトディテクター装置（図示せず）を設置して、フィルターを通して多種のスペクトルを検知する。そこで、ポリシリコン膜（１０）のスペクトルが減少したら、プラズマエッチングを終了するように設定することで、シリコンエッチングの終点とするものである。
【００２４】
この結果、プラズマエッチング終了時には、半導体基板（１）の最表面にあるポリシリコン膜（１０）は全てエッチングされる。また同時に、ホール（１１）直下は、ポリシリコン膜（１０）と同じ厚さ（深さ）のトレンチ部（９）が形成される。
【００２５】
図４（Ａ）は図３のプラズマエッチングが完了して、トレンチ部（９）が完成したときの断面図である。等方性エッチングを用いた場合、トレンチ部（９）の開口部において、酸化シリコン膜（５）の裏側にまでエッチングが生じる（図４（Ａ）の破線円内参照）。
【００２６】
図４（Ｂ）は図４（Ａ）を酸化させたときの状態を表す断面図である。このときの酸化は熱酸化法である。酸化シリコン膜（５ａ）は、トレンチ部（９）内の表面（底面及び側面）に形成した酸化シリコン膜を表し、その層厚はおよそ５０００Å程度である。また、半導体基板（１）表面上の酸化シリコン膜（５）の層厚は８０００〜１２０００Å程度になる。図中、トレンチ部（９）内部に酸化シリコン膜（５ａ）を形成した理由は、プラズマエッチングによってトレンチ部（９）内部の表面に生じたダメージ（結晶欠陥）を除去するためである。これらのダメージを取り除くことで、動作時の支障を防ぐことができる。その後、酸化シリコン膜（５）の表面上にレジストマスクを塗布し、所望の酸化シリコン膜（５）だけが残るように露光、現像、エッチングを行う。尚、本願の製造方法においては、トレンチ部（９）形成後の酸化を行わず、トレンチ部（９）内部に酸化シリコン膜（５ａ）を形成しない場合も含む。
【００２７】
図４（Ｃ）は図４（Ｂ）によって、トレンチ部（９）内部の酸化シリコン膜（５ａ）やその他不必要な酸化シリコン膜（５）が除去された状態を表す断面図である。図４（Ｂ）の酸化シリコン膜（５ａ）除去により、トレンチ部（９）内部の表面は、清浄なシリコンが露出することになる。その後、半導体基板（１）上のトレンチ部（９）内部、及び高濃度領域（３）上にショットキー金属（６）を形成し、メタル（７）、シリコン窒化膜（８）を形成して、本願の図１のショットキーバリアダイオードが完成する。
【００２８】
以上より、本願の半導体装置の製造方法は、半導体基板（１）表面にトレンチ部（９）の深さに相当するポリシリコン膜（１０）を形成し、そのポリシリコン膜（１０）から生じるスペクトル等が減少したことを検出することで、エピタキシャル層（２）のシリコンエッチングの終点であることを検知するものである。これにより、均一のトレンチ深さを有するトレンチ部（９）を形成できる。加えて、トレンチ部（９）内の表面に酸化シリコン膜（５ａ）を形成することで、プラズマエッチングの際に生じた、トレンチ部（９）内のダメージを取り込み、酸化シリコン膜（５ａ）を除去することで、トレンチ部（９）内の表面に洗浄なシリコンを露出することが可能となる。
【００２９】
【発明の効果】
以上より、本願の半導体装置は低ＶＦを得るためにエピタキシャル層（２）表面からトレンチを形成することで、エピタキシャル層（２）の抵抗分を減じつつ、従来技術の半導体装置に劣ることのない耐圧性を有する半導体装置を実現できる。これにより、従来技術と同一のチップサイズの場合、エピタキシャル層（２）の濃度、層厚を変えることがないため、従来構造よりも低いＶＦ特性のエピタキシャル層（２）を有する半導体装置を実現できる。
【００３０】
また，本願の半導体装置の製造方法は、半導体基板（１）表面にトレンチ部（９）の深さに相当するポリシリコン膜（１０）を形成し、そのポリシリコン膜（１０）がすべてエッチングされたことで、エピタキシャル層（２）のシリコンエッチングの終点であることを検知するものである。これにより、均一のトレンチ深さを有するトレンチ部（９）を形成できる。加えて、トレンチ部（９）内の表面に酸化シリコン膜（５ａ）を形成することで、プラズマエッチングの際に生じた、トレンチ部（９）内のダメージを取り込み、酸化シリコン膜（５ａ）を除去することで、トレンチ部（９）内の表面に洗浄なシリコンを露出することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態を表す半導体装置の断面図。
【図２】本発明の実施の形態を表す半導体装置の製造方法の断面図。
【図３】本発明の実施の形態を表す半導体装置の製造方法の拡大断面図。
【図４】本発明の実施の形態を表す半導体装置の製造方法の断面図。
【図５】従来の半導体装置を表す断面図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement in breakdown voltage of a semiconductor device and a method for manufacturing a semiconductor device using silicon etching.
[0002]
[Prior art]
FIG. 5 is a sectional view showing a conventional Schottky barrier diode. (101) is a semiconductor substrate, (102) is an epitaxial layer, (103) is a high concentration region, (104) is an annular ring, (105) is a polysilicon oxide film (106) is a Schottky metal, and (107) is a metal , (108) represents a silicon nitride film, respectively.
[0003]
In the figure, an N-type epitaxial layer (102) having a lower concentration than the semiconductor substrate (101) is formed on the surface of the N + type semiconductor substrate (101) by epitaxial growth. The P + type high concentration region (103) is formed from the surface of the epitaxial layer (102) by a diffusion method in order to improve reverse breakdown voltage. The annular ring (104) is formed as a channel stopper in the epitaxial layer (102) at the terminal end of the semiconductor substrate (101) and separated from the high concentration region (103). The silicon oxide film (105) is formed on the surface of the epitaxial layer (102) so as to overlap a part of the high concentration region (103) and the annular ring (104). The Schottky metal (106) is made of molybdenum, titanium, or the like. A part of the surface of one silicon oxide film (105) and one high concentration region (103) near the silicon oxide film (105) are formed. A surface, a surface of the epitaxial layer (102) in a circle formed by the high concentration region (103), a surface of the other high concentration region (103), a part of the surface of the other silicon oxide film (105), It is formed so as to covering the the. The metal (107) is formed mainly of aluminum or the like so as to cover the entire surface of the Schottky metal (106) and part of the silicon oxide film (105) disposed at both ends thereof. Forming. The silicon nitride film (108) is formed so as to cover the whole, but a pad is formed above the circle formed by the high concentration region (103).
[0004]
[Problems to be solved by the invention]
In the conventional semiconductor device as shown in FIG. 5, one of the problems is to improve the pressure resistance. Up to now, as a method for improving the pressure resistance, it is possible to increase the diffusion depth of the high concentration region (103) to make its curvature (bending degree of the deepest portion of the high concentration region (103)) gentle. . Considering the case where the high concentration region (103) is formed shallow from the surface of the epitaxial layer (102), the curvature of the deepest portion of the high concentration region (103) becomes large, and the degree of bending becomes steep. As a result, the spread of the depletion layer at the time of reverse bias also becomes sharp and it becomes difficult to maintain sufficient pressure resistance. Therefore, in order to reduce the curvature of the high concentration region (103) and form a gentle curve, the deepest portion of the high concentration region (103) must be formed deep from the surface of the epitaxial layer (102). However, if the high-concentration region (103) is formed deeply, the epitaxial layer (102) must be formed thick.
[0005]
On the other hand, if the thickness of the epitaxial layer (102) is increased as the remainder of the pressure resistance is pursued, the resistance of the epitaxial layer (102) increases, and the forward rising voltage (hereinafter referred to as VF) upon application is increased. Becomes higher. This VF is determined by the φB of the junction between the metal and silicon and the series resistance component. As the distance from the surface of the epitaxial layer (102) to the semiconductor substrate (101) increases, the series resistance component increases and VF increases. Because. When VF becomes high, there is a demerit that it takes time until the semiconductor device of the present invention reaches normal operation. In order to realize a low VF, there is a method of changing the Schottky metal (106). However, it is difficult to select a barrier metal because of an influence on an increase in leakage current.
[0006]
Therefore, the present application forms a trench from the surface of the epitaxial layer (102) in order to obtain a low VF, thereby reducing the resistance of the epitaxial layer (102) and having a breakdown voltage that is not inferior to that of a conventional semiconductor device. Realized a semiconductor device.
[0007]
Therefore, based on the above idea, a trench is formed by silicon etching on the semiconductor substrate (101). Conventional silicon trench etching has mainly used plasma dry etching. This plasma etching is suitable for etching the first layer mainly among films in which two or more layers are deposited. After the first-layer film is etched and all of the film is etched, a second-layer different film underneath is exposed. Therefore, the silicon etching is set to end when the silicon in the first layer is removed. However, in the silicon etching of the semiconductor substrate (101), since the semiconductor substrate (101) itself is formed of only silicon, the above-mentioned different products are not exposed. Therefore, in order to form a desired trench depth, there is only a method by time control. The time control method is to measure the etching time and end the etching when a predetermined time has elapsed. In this case, it is necessary to always keep the facility environment constant every time silicon etching is performed. In particular, if the state in the chamber is not constant, the trench depth becomes sparse. If the trench depth is sparse, the semiconductor device cannot be reused, and all the semiconductor devices are disposed of, resulting in a great burden in terms of cost.
[0008]
In view of the above-described drawbacks, the present application realizes a silicon etching method that forms a certain trench depth in the manufacturing method of the present invention.
[0009]
[Means for Solving the Problems]
The present application relates to a semiconductor substrate, an epitaxial layer formed on the semiconductor substrate, a high concentration region formed by diffusion from the surface of the epitaxial layer, a trench portion formed in a region surrounded by the high concentration region, and the trench In a semiconductor device having a Schottky metal as a barrier metal covering the inside of the part, the silicon oxide film, and the high concentration region, the trench portion is formed so as to partially overlap the high concentration region A semiconductor device is provided.
[0010]
A step of forming an epitaxial layer having a concentration lower than the concentration of the semiconductor substrate on a semiconductor substrate of one conductivity type, and forming a high concentration region of an opposite conductivity type by diffusion from the surface of the epitaxial layer; and the surface of the epitaxial layer Forming a silicon oxide film and a polysilicon film on the silicon oxide film, forming a resist mask on the polysilicon film, and then etching to form a hole above the high concentration region. In the plasma etching, silicon etching is performed on the hole to form a trench portion so as to partially overlap or be separated from the high concentration region, and the silicon etching by the plasma etching includes poly At the same time as the etching of the silicon film is completed, the silicon etching in the trench is finished. A step of, out of the silicon oxide film on the semiconductor substrate surface by etching, and etching a predetermined location, a step of exposing said trench portion inside, and the high concentration region, the trench portion inside exposed, and And a step of coating the high concentration region with a Schottky metal.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a cross-sectional view of a Schottky barrier diode representing an embodiment of the present invention. (1) is a semiconductor substrate, (2) is an epitaxial layer, (3) is a high concentration region, (4) is an annular ring, (5) is a silicon oxide film, (6) is a Schottky metal, and (7) is a metal , (8) represents a silicon nitride film, and (9) represents a trench portion.
[0012]
In the drawing, an N type epitaxial layer (2) having a lower concentration than the semiconductor substrate (1) is formed on the surface of the N + type semiconductor substrate (1) by the epitaxial growth method. The P + type high concentration region (3) is formed from the surface of the epitaxial layer (2) by a diffusion method in order to improve the reverse breakdown voltage. The annular ring (4) is formed as a channel stopper in the epitaxial layer (2) and spaced from the high concentration region (3) at the end of the semiconductor substrate (1). The silicon oxide film (5) is formed on the surface of the epitaxial layer (2) so as to overlap a part of the high concentration region (3) and the annular ring (4). The Schottky metal (6) is made of molybdenum, titanium, or the like, and is formed so as to cover the inside of the silicon oxide film (5), the high concentration region (3), and a trench portion (9) described later, as shown in FIG. . The metal (7) is mainly made of aluminum or the like, and is formed so as to cover the upper part of the Schottky metal (6) and part of the silicon oxide film (5) disposed at both ends thereof. The silicon nitride film (8) is formed so as to cover part of the surfaces of the silicon oxide film (5) and the metal (7).
[0013]
The feature of the present application is that the trench portion (9) is formed from the surface of the epitaxial layer (2) located at the center of the region formed by the annular high concentration region (3). The trench portion (9) has a portion overlapping the high concentration region (3) located around the trench portion (9), that is, the side wall of the trench portion (9) becomes the high concentration region (3). Form to touch. If there is a margin in the pattern size, only a pattern in which the side wall of the trench portion (9) is separated from the high concentration region (3) may be used. The trench depth is preferably the same as or shallower than the diffusion depth of the high-concentration region (3), but does not impair the withstand voltage enhancement function inherent to the P + high-concentration region (3). It is also possible to form deeper than the high concentration region (3). 1, a trench portion (9) so as to partially overlap the high concentration region (3), and is a cross-sectional view of the deeply forming the high concentration region (3) than the trench portion (9). A Schottky metal (6) is formed on the inner side surface of the trench portion (9), and a metal (7) is formed on the surface thereof.
[0014]
The depth of the trench portion (9) of the present application cannot be determined unconditionally depending on the desired breakdown voltage of the semiconductor device, but an example is shown below. The thickness of the epitaxial layer (2) of the present application is about 3 μm, while the depth of the high concentration region (3) is about 2 μm. At this time, when the trench portion (9) is formed shallow, it is about 1 to 1.4 μm (corresponding to about 50 to 70% of the depth of the high concentration region (3)), and when formed deep, 2 to 2 It is about 2.4 μm (corresponding to about 100 to 120% of the depth of the high concentration region (3)).
[0015]
As described above, the semiconductor device of the present application can reduce the thickness of the epitaxial layer (2) located below the bottom of the trench (9) by forming the trench (9) from the surface of the epitaxial layer (2). As a result, the resistance of the epitaxial layer (2) was reduced and a low VF was realized. On the other hand, since the high concentration region (3) achieves the function of relaxing the curvature of the depletion layer, the concentration, thickness and high concentration region (3) of the epitaxial layer (2) are designed to be the same as the conventional technology. Thus, the present application has realized a semiconductor device having excellent pressure resistance.
[0016]
Next, a method for manufacturing the semiconductor device of the present application will be described with reference to FIGS. 2A to 4C are cross-sectional views illustrating a series of processes for manufacturing the semiconductor device of the present application.
[0017]
The apparatus shown in FIG. 2A is a semiconductor substrate (1) formed by the following steps. An N + type semiconductor substrate (1) is prepared, and an N type epitaxial layer (2) having a lower concentration than the semiconductor substrate (1) is formed on the surface of the semiconductor substrate (1) by an epitaxial growth method. Next, a P + type high-concentration region (3) is formed in the epitaxial layer (2) so as to form an annular shape on a plane by a diffusion method in order to improve reverse breakdown voltage. The annular ring (4) is formed as a channel stopper in the epitaxial layer (2) and spaced from the high concentration region (3) at the end of the semiconductor substrate (1). Through the above preparation, the semiconductor substrate (1) shown in FIG.
[0018]
Next, FIG. 2B is a cross-sectional view in which a silicon oxide film (5) and a polysilicon film (10) are formed on the semiconductor substrate (1) shown in FIG. The silicon oxide film (5) consists of a thick part and a thin part. The thickly formed portion is on the surface of the epitaxial layer (2) between the high concentration region (3) and the annular ring (4), and the film thickness is about 8000 mm. On the other hand, the thickness of the other portion to be formed thin is about 5000 mm. The polysilicon film (10) is formed on the entire surface of the silicon oxide film (5) so as to have the same film thickness. At this time, the film thickness is set to the same value as the trench depth of a trench portion (9) described later.
[0019]
In FIG. 2C, a resist mask is applied to the semiconductor device of FIG. 2B, and then exposed, developed, and etched to form holes (11) at desired positions in the polysilicon film (10) and the silicon oxide film (5). Is a cross-sectional view provided. This hole (11) is provided at a position where the trench portion (9) is to be formed, and is formed so as to be positioned at the approximate center of the annular region formed by the high concentration region (3). At this time, the end of the hole (11) is formed so as to partially overlap the high concentration region (3). After forming the hole (11), the resist mask is removed.
[0020]
FIG. 3 is an enlarged cross-sectional view showing a state in the middle of dry etching (plasma etching) in the semiconductor device of FIG. In the figure, the state at a certain time from the start to the end of plasma etching is shown. Here, (2a) represents the removed epitaxial layer (2), and (10a) represents the removed polysilicon film (10). d1 represents the etched film thickness of the polysilicon film (10a). d2 represents the etched film thickness of the epitaxial layer (2a). d3 represents the etched width in the lateral direction of the substrate, which occurs with respect to the depth direction of the semiconductor substrate (1). In the present application, there is no difference between isotropic etching and anisotropic etching, but isotropic etching will be described below. At the time of etching, CF ₄ or the like is mainly used as an etching gas. Accordingly, d2 and d3 have substantially the same value.
[0021]
When the plasma etching is started, the silicon layer inside the epitaxial layer (2) immediately below the hole (11) is etched, and at the same time, the polysilicon film (10) formed on the outermost surface of the semiconductor substrate (1) is also the same. Etched. At this time, since the silicon layer of the epitaxial layer (2) and the polysilicon film (10) are etched at the same rate, the epitaxial layer (2) is formed by the same value as the thickness of the polysilicon film (10). Etched. Accordingly, d1 and d2 have substantially the same value, and as a result, d1, d2, and d3 in the figure have substantially the same value. Therefore, the depth of the etched epitaxial layer (2a) is substantially equal to the thickness of the polysilicon film (10a) etched for the same time.
[0022]
The manufacturing method of the present application is characterized in that a polysilicon film (10) having the same thickness as the desired trench depth is formed on the surface of the semiconductor substrate (1), and the polysilicon film (10) is all etched, so that silicon The etching is finished.
[0023]
Next, a method for detecting completion of etching of the polysilicon film (10) will be described. By plasma etching, positive and negative ions, neutral radicals of active species, electrons, and spectra thereof are scattered and mixed in the plasma. In the plasma etching chamber, a photo detector device (not shown) using an emission analysis method (a method that reads a specific spectral wavelength and converts it to a voltage) is detected, and various spectra are detected through a filter. To do. Therefore, when the spectrum of the polysilicon film (10) decreases, the end point of silicon etching is set by terminating the plasma etching.
[0024]
As a result, at the end of plasma etching, all the polysilicon film (10) on the outermost surface of the semiconductor substrate (1) is etched. At the same time, a trench portion (9) having the same thickness (depth) as the polysilicon film (10) is formed immediately below the hole (11).
[0025]
FIG. 4A is a cross-sectional view when the plasma etching of FIG. 3 is completed and the trench portion (9) is completed. When isotropic etching is used, etching occurs to the back side of the silicon oxide film (5) at the opening of the trench (9) (see the broken line circle in FIG. 4A).
[0026]
FIG. 4B is a cross-sectional view illustrating a state when FIG. 4A is oxidized. The oxidation at this time is a thermal oxidation method. The silicon oxide film (5a) represents a silicon oxide film formed on the surface (bottom surface and side surface) in the trench portion (9), and the layer thickness is about 5000 mm. The layer thickness of the silicon oxide film (5) on the surface of the semiconductor substrate (1) is about 8000 to 12000 mm. In the drawing, the reason why the silicon oxide film (5a) is formed inside the trench portion (9) is to remove damage (crystal defects) generated on the surface inside the trench portion (9) by plasma etching. By removing these damages, troubles during operation can be prevented. Thereafter, a resist mask is applied on the surface of the silicon oxide film (5), and exposure, development, and etching are performed so that only the desired silicon oxide film (5) remains. In addition, in the manufacturing method of this application, the oxidation after trench part (9) formation is not performed, but the case where a silicon oxide film (5a) is not formed in a trench part (9) is also included.
[0027]
FIG. 4C is a cross-sectional view showing a state where the silicon oxide film 5a inside the trench portion 9 and other unnecessary silicon oxide film 5 are removed by FIG. 4B. By removing the silicon oxide film (5a) in FIG. 4B, clean silicon is exposed on the surface inside the trench portion (9). Thereafter, a Schottky metal (6) is formed in the trench (9 ) on the semiconductor substrate (1) and on the high concentration region (3) , and a metal (7) and a silicon nitride film (8) are formed. The Schottky barrier diode of FIG. 1 of the present application is completed.
[0028]
From the above, in the method of manufacturing a semiconductor device according to the present application, a polysilicon film (10) corresponding to the depth of the trench portion (9) is formed on the surface of the semiconductor substrate (1), and the spectrum generated from the polysilicon film (10). It is detected that the end point of the silicon etching of the epitaxial layer (2) is detected by detecting the decrease of. Thereby, the trench part (9) which has uniform trench depth can be formed. In addition, by forming the silicon oxide film (5a) on the surface in the trench portion (9), the damage in the trench portion (9) generated during the plasma etching is taken in, and the silicon oxide film (5a) is removed. By removing, it becomes possible to expose the clean silicon on the surface in the trench portion (9).
[0029]
【The invention's effect】
From the above, the semiconductor device of the present application forms a trench from the surface of the epitaxial layer (2) in order to obtain a low VF, thereby reducing the resistance of the epitaxial layer (2) and not inferior to the semiconductor device of the prior art. A semiconductor device having pressure resistance can be realized. As a result, in the case of the same chip size as that of the prior art, the concentration and the thickness of the epitaxial layer (2) are not changed, so that a semiconductor device having an epitaxial layer (2) having a VF characteristic lower than that of the conventional structure can be realized. .
[0030]
Further, in the method of manufacturing a semiconductor device of the present application, a polysilicon film (10) corresponding to the depth of the trench portion (9) is formed on the surface of the semiconductor substrate (1), and the polysilicon film (10) is all etched. Thus, it is detected that it is the end point of the silicon etching of the epitaxial layer (2). Thereby, the trench part (9) which has uniform trench depth can be formed. In addition, by forming the silicon oxide film (5a) on the surface in the trench portion (9), the damage in the trench portion (9) generated during the plasma etching is taken in, and the silicon oxide film (5a) is removed. By removing, it becomes possible to expose the clean silicon on the surface in the trench portion (9).
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor device representing an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a method for manufacturing a semiconductor device representing an embodiment of the present invention.
FIG. 3 is an enlarged cross-sectional view of a method for manufacturing a semiconductor device representing an embodiment of the present invention.
FIG. 4 is a cross-sectional view of a method for manufacturing a semiconductor device representing an embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating a conventional semiconductor device.

Claims

一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、
前記エピタキシャル層表面に酸化シリコン膜を、前記酸化シリコン膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、
プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、
前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、
エッチングによって前記半導体基板表面上の前記酸化シリコン膜のうち、所定の箇所をエッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、
露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an epitaxial layer having a concentration lower than the concentration of the semiconductor substrate on a semiconductor substrate of one conductivity type, and forming a high concentration region of an opposite conductivity type by diffusion from the surface of the epitaxial layer;
Forming a silicon oxide film on the surface of the epitaxial layer and a polysilicon film on the silicon oxide film;
Forming a resist mask on the polysilicon film, and then etching to form holes above the high-concentration regions;
In plasma etching, silicon etching is performed on the hole, and a trench portion is formed so as to partially overlap or be separated from the high concentration region;
A step of ending silicon etching in the trench portion at the same time as the silicon etching by the plasma etching finishes etching the polysilicon film;
Among the silicon oxide film on the semiconductor substrate surface by etching, a step of etching a predetermined portion, to expose the trench portion inside, and the high concentration region,
Coating Schottky metal inside the exposed trench portion and on the high concentration region;
A method for manufacturing a semiconductor device, comprising:

一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、
前記エピタキシャル層表面に第１の酸化シリコン膜を、前記第１の酸化シリコン膜上にポリシリコン膜を形成し、前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、
プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、
前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、
前記トレンチ部内及び前記半導体基板表面に第２の酸化シリコン膜を形成し、その後エッチングによって前記トレンチ部内の第２の酸化シリコン膜を及び前記半導体基板表面上の第１乃至第２の酸化シリコン膜のうち、所定の箇所を、エッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、
露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an epitaxial layer having a concentration lower than the concentration of the semiconductor substrate on a semiconductor substrate of one conductivity type, and forming a high concentration region of an opposite conductivity type by diffusion from the surface of the epitaxial layer;
A first silicon oxide film is formed on the surface of the epitaxial layer, a polysilicon film is formed on the first silicon oxide film, a resist mask is formed on the polysilicon film, and then etched to form the high concentration region. Forming a hole above the gap,
In plasma etching, silicon etching is performed on the hole, and a trench portion is formed so as to partially overlap or be separated from the high concentration region;
A step of ending silicon etching in the trench portion at the same time as the silicon etching by the plasma etching finishes etching the polysilicon film;
A second silicon oxide film is formed in the trench portion and on the surface of the semiconductor substrate, and then etched to form a second silicon oxide film in the trench portion and first to second silicon oxide films on the semiconductor substrate surface. Among them, a predetermined portion is etched to expose the inside of the trench part and the high concentration region ,
Coating Schottky metal inside the exposed trench portion and on the high concentration region;
A method for manufacturing a semiconductor device, comprising:

前記ポリシリコン膜のスペクトル出力が減少したら、前記エッチングを終了するように設定したことを特徴とする請求項１又は２記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the etching is set to be terminated when the spectral output of the polysilicon film decreases.