JP3912671B2 - 厚膜回路基板の製造方法および厚膜回路基板 - Google Patents
厚膜回路基板の製造方法および厚膜回路基板 Download PDFInfo
- Publication number
- JP3912671B2 JP3912671B2 JP2002178328A JP2002178328A JP3912671B2 JP 3912671 B2 JP3912671 B2 JP 3912671B2 JP 2002178328 A JP2002178328 A JP 2002178328A JP 2002178328 A JP2002178328 A JP 2002178328A JP 3912671 B2 JP3912671 B2 JP 3912671B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- copper
- paste
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、厚膜回路基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
ハイブリッドＩＣ等に使用されている厚膜回路基板は、アルミナ系のセラミック等の基板上に、厚膜抵抗体と、厚膜抵抗体と他の電子部品とを電気的に接続する厚膜導体とが形成されている。近年では、配線の細線化や低コスト化に伴い、厚膜導体として銀−白金を主成分とする２元素系合金に換わり、導体抵抗が低くかつ安価である銅を主成分とするものが使用されるようになってきた。
【０００３】
厚膜銅導体を使用した厚膜回路基板の従来の製造方法について図５〜７のフローチャートを参照して説明する。図５に示すように、まず、銅導体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ５１）。その後、銅導体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ５２）。このようにして厚膜銅導体を成形する。続いて、低抵抗体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ５３）。その後、低抵抗体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ５４）。このようにして厚膜低抵抗体を成形する。この厚膜低抵抗体には、窒素雰囲気にて焼成可能な銅ニッケル等を主成分とする合金を用いる場合が多い。なお、厚膜銅導体の酸化防止のため、銅導体ペーストの焼成工程およびそれ以降の焼成工程では、窒素雰囲気にて行っている。そのため、低抵抗体ペーストは、窒素雰囲気にて焼成可能な材料を用いている。また、低抵抗体ペーストの焼成は、そのペーストを焼結させるため、かつセラミック基板に対して強固な接着力を得るために約８５０℃〜９００℃の高温で焼成する必要がある。そのため、その前の工程である銅導体ペーストの焼成工程は８５０℃〜９００℃以上で焼成しなければならない。
【０００４】
次に、厚膜高抵抗体を使用した製造方法を図６のフローチャートに示す。まず、銅導体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ６１）。その後、銅導体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ６２）。このようにして厚膜銅導体を成形する。続いて、高抵抗体ペーストおよび低抵抗体ペーストを、それぞれセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ６３、Ｓ６４）。その後、高抵抗体ペーストおよび低抵抗体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ６５）。このようにして厚膜高抵抗体および厚膜低抵抗体を成形する。この厚膜高抵抗体には、窒素雰囲気にて焼成可能な酸化すずや６ホウ化ランタン等を主成分とするものが使用されている。また、厚膜低抵抗体には、銅ニッケル等を主成分とする合金が使用されている。この製造方法においても、図５に示す製造方法と同様に、厚膜銅導体の酸化防止のため、銅導体ペーストの焼成工程およびそれ以降の焼成工程では、窒素雰囲気にて行っている。また、高抵抗体ペーストおよび低抵抗体ペーストの焼成は、約８５０℃〜９００℃で焼成する必要があるため、その前の工程である銅導体ペーストの焼成工程は８５０℃〜９００℃以上で焼成しなければならない。
【０００５】
次に、厚膜高抵抗体として他の材料を使用した製造方法を図７のフローチャートに示す。厚膜高抵抗体の材料には、ルテニウム（Ｒｕ）系抵抗体を使用する。まず、高抵抗体ペーストおよび低抵抗体ペーストを、それぞれセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ７１）。その後、高抵抗体ペーストおよび低抵抗体ペーストを約８５０℃の大気雰囲気にて焼成する（ステップＳ７２）。このようにして厚膜高抵抗体および厚膜低抵抗体を成形する。続いて、銅導体ペーストをセラミック基板上に印刷し乾燥する（ステップＳ７３）。その後、銅導体ペーストを約６５０℃の窒素雰囲気にて焼成する（ステップＳ７４）。このようにして厚膜銅導体を成形する。厚膜高抵抗体として使用するルテニウム系抵抗体は、大気雰囲気にて焼成が必要な材料である。そのため、厚膜低抵抗体には、大気雰囲気にて焼成可能な銀パラジウムを主成分とする合金を使用している。また、ルテニウム系抵抗体の焼成後に行う焼成工程は、約７００℃以下で行う必要がある。約７００℃以上で焼成すると、ルテニウム系抵抗体の抵抗値のバラツキが大きくなるため、信頼性が低下するからである。そのため、銅導体ペーストの焼成温度を約６５０℃としている。
【０００６】
【発明が解決しようとする課題】
近年、低コスト化の要請が一層高まってきている。しかし、従来の製造方法では、以下のような問題があり、低コスト化が困難であった。図５に示す従来の製造方法では、例えば、銅導体ペーストと低抵抗体ペーストとを同時に約８５０℃〜９００℃の温度で焼成することにより、工程数を減少させることが考えられる。しかし、これらを同時に約８５０℃〜９００℃の温度で焼成すると、両者の境界面付近における金属成分の拡散が著しくなる。このことは、特に厚膜低抵抗体の適切な抵抗値を確保することが困難となり、さらには抵抗の温度係数が大きくなるため、厚膜回路基板の信頼性を低下させることになる。
【０００７】
また、図６に示す従来の製造方法は、厚膜高抵抗体として使用している酸化すずや６ホウ化ランタンが高価な材料である。ここで、厚膜高抵抗体として、比較的安価な材料として、ルテニウム系抵抗体がある。このルテニウム系抵抗体は、大気雰囲気にて焼成しなければならない。しかし、この製造方法では、銅導体ペーストの焼成後に高抵抗体ペーストを焼成しているため、高抵抗体ペーストを窒素雰囲気にて焼成しなければならない。そのため、ルテニウム系抵抗体を使用することができず、低コスト化が困難である。
【０００８】
また、図７に示す従来の製法方法は、厚膜高抵抗体として使用しているルテニウム系抵抗体が酸化すず等に比べて比較的安価な材料である。しかし、厚膜低抵抗体として使用している銀パラジウム合金が高価な材料である。そこで、低コスト化のために、厚膜低抵抗体として安価な材料である銅ニッケル合金を使用することが考えられる。すなわち、ルテニウム系抵抗体のみを大気雰囲気にて焼成しておき、その後、厚膜銅導体および銅ニッケルの厚膜低抵抗体を窒素雰囲気にて焼成する製造方法である。しかし、この製造方法では、ルテニウム系抵抗体の抵抗値のバラツキが大きくなり信頼性が低下することになる。
【０００９】
これは、次の理由によるものである。上述のとおり、銅導体ペーストと銅ニッケルを主成分とする合金からなる低抵抗体ペーストは、別個に焼成しなければならない。また、その焼成は、約８５０℃〜９００℃の温度で行う必要がある。つまり、ルテニウム系抵抗体を焼成した後に、約８５０℃〜９００℃の温度で少なくとも２回の焼成が行われることになる。このように約８５０℃〜９００℃の高温で複数回の焼成を行うことは、ルテニウム系抵抗体の抵抗値のバラツキを非常に大きくすることになる。すなわち、厚膜低抵抗体として銅ニッケル合金を使用して、かつ厚膜高抵抗体としてルテニウム系抵抗体を使用することは従来の技術では困難であった。
【００１０】
本発明は、このような事情に鑑みて為されたものであり、抵抗体の抵抗値を確保し、かつ抵抗値のバラツキを抑制しつつ、低コスト化を可能とする厚膜回路基板およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで、本発明者はこの課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、６００℃〜７００℃の温度範囲で厚膜銅導体および厚膜低抵抗体を同時に焼成することを思いつき、本発明を完成するに至った。
【００１２】
すなわち、本発明の厚膜回路基板の製造方法は、抵抗体印刷乾燥工程と、銅導体印刷乾燥工程と、同時焼成工程とを有することを特徴とする。ここで、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１００ＭΩ／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成されている。そして、抵抗体印刷乾燥工程は、厚膜抵抗体となり得る抵抗体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる工程である。銅導体印刷乾燥工程は、厚膜銅導体となり得る銅導体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる工程である。同時焼成工程は、抵抗体印刷乾燥工程及び銅導体印刷乾燥工程後の厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、抵抗体ペーストと銅導体ペーストとを同時に焼成する工程である。なお、厚膜抵抗体として、抵抗値が１０ｍΩ〜１Ω／□である厚膜低抵抗体を使用することができる。また、厚膜回路基板の土台となるものには、例えばアルミナ等のセラミック製のものが使用される。また、同時焼成工程における非酸化性雰囲気は、例えば窒素雰囲気である。なお、厚膜とは、一般に膜厚が１〜１００μｍのものをいうが、１０〜２０μｍのものが多い。
【００１３】
つまり、銅導体ペーストと低抵抗体ペーストの同時焼成を６００℃〜７００℃の低温で行っているため、厚膜銅導体と厚膜低抵抗体との境界面付近の金属成分の拡散を防止することができる。さらに、同時焼成を６００℃〜７００℃の低温で行うことにより、抵抗温度係数を低く抑制することができる。これらのことは、必要な厚膜低抵抗体の抵抗値を確保することができると共に、抵抗値のバラツキを抑制することになり、高信頼性を維持することになる。また、銅導体ペーストと低抵抗体ペーストとを同時に焼成するため、従来の別個に焼成する製造方法に比べて工程数を減少させることができ、低コスト化を図ることができる。なお、抵抗温度係数とは、１℃の温度変化によって生ずる電気抵抗の変化と、２５℃におけるその抵抗値との比である。
【００１４】
また、厚膜低抵抗体を構成する金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とするとよい。つまり、これらの合金は、抵抗温度係数が非常に低く、抵抗値が安定した抵抗体が得られると共に、非常に安価であるため低コスト化を図ることができる。
【００１７】
また、本発明の厚膜回路基板は、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜抵抗体となり得る抵抗体ペーストと、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものであることを特徴とする。つまり、工程数の削減や安価な抵抗体の使用により低コスト化を図ることができる。その上、抵抗体と銅導体とを同時焼成するため、事前に焼成済の高抵抗体の熱履歴を最小に抑えることができ、そのため、抵抗値のバラツキを抑制することができる。その結果、高信頼性を維持することができる。
また、本発明の厚膜回路基板の製造方法は、抵抗体印刷乾燥工程と、銅導体印刷乾燥工程と、同時焼成工程とを有することを特徴とする。ここで、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成されている。そして、抵抗体印刷乾燥工程は、厚膜抵抗体となり得る抵抗体ペーストをセラミック基板の表面上に印刷し乾燥させる工程である。銅導体印刷乾燥工程は、厚膜銅導体となり得る銅導体ペーストをセラミック基板の表面上に印刷し乾燥させる工程である。同時焼成工程は、抵抗体印刷乾燥工程及び銅導体印刷乾燥工程後の厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、抵抗体ペーストと銅導体ペーストとを同時に焼成する工程である。さらに、厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、厚膜抵抗体となり得る抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有する。
また、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板である。そして、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜抵抗体となり得る抵抗体ペーストと、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものである。さらに、厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、厚膜抵抗体となり得る抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有する。
つまり、このような組成からなるホウケイ酸ガラスを使用することにより、例えば約６５０℃の温度による焼成であってもガラスは十分に軟化しており、確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。さらに、適切な抵抗特性を得ることができる。
【００１８】
【発明の実施の形態】
次に、実施形態を挙げ、本発明をより詳しく説明する。本発明の厚膜回路基板は、例えばハイブリッドＩＣ等に使用される。この厚膜回路基板は、アルミナ系のセラミック基板上に、厚膜抵抗体と、厚膜抵抗体と他の電子部品とを電気的に接続する厚膜導体とにより回路が形成されている。厚膜導体には、銅を主成分とするもの使用している。なお、厚膜とは、一般に膜厚が１〜１００μｍのものをいうが、１０〜２０μｍのものが多い。また、本実施形態では、スクリーン印刷法により行っているので、導体ペーストや抵抗体ペーストは、約１００〜３００Ｐａ・ｓの粘度のものを使用している。この厚膜銅導体を使用する厚膜回路基板の製造方法について、図面を参照してより詳しく説明する。
【００１９】
（第１実施形態）
第１実施形態の厚膜回路基板の製造方法を図１のフローチャートに示す。まず、銅を主成分とする銅導体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ１）。続いて、銅とニッケルを主成分とする１０ｍΩ〜１Ω／□の低抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ２）。このように銅導体ペーストおよび低抵抗体ペーストからなる配線回路がパターンニングされる。続いて、パターンニングされた厚膜回路基板を約６５０℃の温度の窒素雰囲気に保持して、銅導体ペーストおよび低抵抗体ペーストを同時に焼成する（ステップＳ３）。このようにして厚膜銅導体および厚膜低抵抗体を成形する。
【００２０】
なお、銅導体ペーストには、平均粒径約１μｍの銅粉末を１００重量部、平均粒径約２μｍのホウケイ酸鉛ガラスを５重量部、平均粒径約２μｍの酸化銅を５重量部、エチルセルロースを３重量部、テルピネオールを適当量添加して３本ロールミルにより混練したものを用いている。また、１０ｍΩ〜１Ω／□の低抵抗体ペーストには、平均粒径約１μｍの銅粉末を７０重量部、平均粒径約１μｍのニッケル粉末を３０重量部、平均粒径約２μｍのホウケイ酸ガラスを５重量部、エチルセルロースを３重量部に、テルピネオールを適当量添加して３本ロールミルにより混練したものを用いている。そして、低抵抗体ペーストに使用しているホウケイ酸ガラスの組成は、SiO2-B203-ZnO系のガラスで、転位点４５５℃、軟化点５６０℃の低融点ガラスを用いている。このような組成からなるホウケイ酸ガラスを使用することにより、約６５０℃の温度による焼成であってもガラスは十分に軟化しており、確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。さらに、後述するように適切な抵抗特性を得ることができる。なお、従来の銅ニッケルを主成分とする２元素系合金からなる低抵抗体は、６５０℃の低温で焼成した場合にはセラミック基板に対する接着力が弱くなるため、約８００℃以上の高温で焼成する必要があった。
【００２１】
次に、銅導体ペーストと低抵抗体ペーストとを同時焼成することにより成形される厚膜低抵抗体の抵抗特性について説明する。図２は、焼成温度に対する上述の銅ニッケルを主成分とする２元素系合金からなる低抵抗体の抵抗特性を示した図である。具体的には、焼成温度に対する抵抗値および焼成温度に対する抵抗温度係数を示す。
【００２２】
図２から明らかなように、焼成温度が高い程、抵抗値が低下し、抵抗温度係数は大きくなる。例えば、焼成温度が６５０℃の場合の抵抗値は約８８ｍΩ／□となり、焼成温度が８５０℃の場合の抵抗値は約３５ｍΩ／□となる。また、焼成温度が６５０℃の場合の抵抗温度係数は約９０ｐｐｍ／℃となり、焼成温度が８５０℃の場合の抵抗温度係数は約３６０ｐｐｍ／℃となる。すなわち、焼成温度を例えば８５０℃の高温にすると、必要な抵抗値を得ることができず、さらに抵抗温度係数が大きくなる。抵抗温度係数が大きいということは、低抵抗体の温度変化に対する抵抗値のバラツキが大きくなるということである。
【００２３】
従って、図２より、焼成温度を６００℃〜７００℃の温度範囲とすることにより、適切な抵抗値を確保することができる。さらに、抵抗温度係数を小さくすることができ、品質に優れた低抵抗体を形成することができる。なお、焼成温度が６００℃以上であれば、銅導体ペーストおよび低抵抗体ペーストを確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。
【００２４】
以上より、本実施形態における製造方法によれば、銅導体ペーストと低抵抗体ペーストとを６５０℃の温度で同時焼成しているため、良好な厚膜低抵抗体の抵抗特性を得ることができる。なお、同時焼成温度は、６００℃〜７００℃の温度範囲内であれば良い。
【００２５】
（第２実施形態）
第２実施形態の厚膜回路基板の製造方法を図３のフローチャートに示す。まず、１Ω〜１００ＭΩ／□のルテニウムを主成分とする高抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３１）。その後、パターンニングされた厚膜回路基板を約８５０℃の温度の大気雰囲気に保持して、高抵抗体ペーストを焼成する（ステップＳ３２）。このようにして厚膜高抵抗体を成形する。
【００２６】
次に、銅を主成分とする銅導体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３３）。続いて、銅とニッケルを主成分とする１０ｍΩ〜１Ω／□の低抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３４）。このように銅導体ペーストおよび低抵抗体ペーストからなる配線回路がパターンニングされる。続いて、パターンニングされた厚膜回路基板を約６５０℃の温度の窒素雰囲気に保持して、銅導体ペーストおよび低抵抗体ペーストを同時に焼成する（ステップＳ３５）。このようにして厚膜銅導体および厚膜低抵抗体を成形する。
【００２７】
なお、ルテニウム系の高抵抗体ペーストには、従来から用いられている一般的に市販されているペーストを用いている。また、銅導体ペーストおよび１０ｍΩ〜１Ω／□の低抵抗体ペーストは、第１実施形態と同様である。
【００２８】
次に、ルテニウム系の厚膜高抵抗体の熱履歴による影響について説明する。図４に、ルテニウム系の高抵抗体ペーストを焼成して厚膜高抵抗体を成形した後に他のペースト、例えば銅導体ペーストを焼成する場合、他のペーストの焼成温度に対する厚膜高抵抗体の抵抗値のバラツキを示す。抵抗値のバラツキとは、同様の処理を多数行った場合に、ルテニウム系の厚膜高抵抗体の抵抗値の最大値に対するその最大値と最小値の差の割合である。なお、図４は、他のペーストの焼成を１回行った場合と、１回目に行った焼成温度と同じ温度で２回行った場合とについて示す。
【００２９】
図４から明らかなように、他のペーストの焼成温度が高い程、厚膜高抵抗体の抵抗値のバラツキが大きくなる。また、焼成回数が増加する程、厚膜高抵抗体の抵抗値のバラツキが大きくなる。例えば、６５０℃で１回焼成された場合には、抵抗値のバラツキは約７％となる。６５０℃で２回焼成された場合には、抵抗値のバラツキは約１３％となる。７６０℃で１回焼成された場合には、抵抗値のバラツキは約２３％となる。また、焼成回数が１回の場合の焼成温度が約７８０℃以上、焼成回数が２回の場合の焼成温度が約７００℃以上では、厚膜高抵抗体の抵抗値のバラツキが非常に大きくなる。抵抗値のバラツキが大きいと信頼性が低下することになる。そのため、通常、抵抗値のバラツキが約１０％以下のものを使用している。
【００３０】
従って、図４より、焼成回数が１回で焼成温度が６００℃〜７００℃の温度範囲内であれば、ルテニウム系の厚膜高抵抗体の抵抗値のバラツキを約１０％以下とすることができる。より好ましくは、焼成温度を６００℃〜６５０℃の温度範囲とすると良い。さらに抵抗値のバラツキを抑制することができるためである。また、焼成回数が２回の場合は、焼成温度が６００℃〜６４０℃の温度範囲内であれば、ルテニウム系の厚膜高抵抗体の抵抗値のバラツキを約１０％以下とすることができる。
【００３１】
以上より、本実施形態においては、ルテニウム系の高抵抗体ペーストを焼成して厚膜高抵抗体を成形した後、約６５０℃の温度で１回焼成しているので、抵抗値のバラツキは約７％である。
【００３２】
なお、本実施形態において、ルテニウム系の高抵抗体ペーストの焼成温度は、約８５０℃の温度としているがこれに限られるものではない。その温度は、７５０℃〜９５０℃の温度範囲内であればよい。すなわち、ルテニウム系の高抵抗体ペーストが確実に焼結できる温度であればよい。
【００３３】
（他の実施形態）
なお、上記の実施形態における銅導体ペーストおよび低抵抗体ペーストは、上記のものに限られることなく、６００℃〜７００℃の温度範囲で良好な抵抗特性を得ることができ、かつ、基板に対する強固な接着力を得ることができるものであれば良い。すなわち、６００℃以上で焼結可能であって、７００℃以下で適切な抵抗値を得ることができるものであれば良い。特に、厚膜低抵抗体には、銅とニッケルを主成分とする２元素系合金に限られることなく、上述の条件を満たすものであれば、銅とマンガンを主成分とする２元素系合金であっても良いし、銅とニッケルとマンガンを主成分とする３元素系合金であっても良い。
【００３４】
また、本実施形態における製造方法は、まず銅導体ペーストを印刷乾燥し、その後低抵抗体ペーストを印刷乾燥して配線回路をパターンニングしているが、先に低抵抗体ペーストを印刷乾燥しても良い。
【００３５】
【発明の効果】
本発明の厚膜回路基板の製造方法によれば、抵抗体の抵抗値を確保し、かつ抵抗値のバラツキを抑制しつつ、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の厚膜回路基板の製造方法を示すフローチャートである。
【図２】厚膜銅導体と厚膜低抵抗体とを同時焼成した場合における厚膜低抵抗体の抵抗特性を示す図である。
【図３】本発明の他の厚膜回路基板の製造方法を示すフローチャートである。
【図４】ルテニウム系の厚膜高抵抗体の熱履歴による影響を示す図である。
【図５】従来の厚膜回路基板の製造方法を示すフローチャートである。
【図６】従来の他の厚膜回路基板の製造方法を示すフローチャートである。
【図７】従来の他の厚膜回路基板の製造方法を示すフローチャートである。
【発明の属する技術分野】
本発明は、厚膜回路基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
ハイブリッドＩＣ等に使用されている厚膜回路基板は、アルミナ系のセラミック等の基板上に、厚膜抵抗体と、厚膜抵抗体と他の電子部品とを電気的に接続する厚膜導体とが形成されている。近年では、配線の細線化や低コスト化に伴い、厚膜導体として銀−白金を主成分とする２元素系合金に換わり、導体抵抗が低くかつ安価である銅を主成分とするものが使用されるようになってきた。
【０００３】
厚膜銅導体を使用した厚膜回路基板の従来の製造方法について図５〜７のフローチャートを参照して説明する。図５に示すように、まず、銅導体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ５１）。その後、銅導体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ５２）。このようにして厚膜銅導体を成形する。続いて、低抵抗体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ５３）。その後、低抵抗体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ５４）。このようにして厚膜低抵抗体を成形する。この厚膜低抵抗体には、窒素雰囲気にて焼成可能な銅ニッケル等を主成分とする合金を用いる場合が多い。なお、厚膜銅導体の酸化防止のため、銅導体ペーストの焼成工程およびそれ以降の焼成工程では、窒素雰囲気にて行っている。そのため、低抵抗体ペーストは、窒素雰囲気にて焼成可能な材料を用いている。また、低抵抗体ペーストの焼成は、そのペーストを焼結させるため、かつセラミック基板に対して強固な接着力を得るために約８５０℃〜９００℃の高温で焼成する必要がある。そのため、その前の工程である銅導体ペーストの焼成工程は８５０℃〜９００℃以上で焼成しなければならない。
【０００４】
次に、厚膜高抵抗体を使用した製造方法を図６のフローチャートに示す。まず、銅導体ペーストをセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ６１）。その後、銅導体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ６２）。このようにして厚膜銅導体を成形する。続いて、高抵抗体ペーストおよび低抵抗体ペーストを、それぞれセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ６３、Ｓ６４）。その後、高抵抗体ペーストおよび低抵抗体ペーストを約８５０℃〜９００℃の窒素雰囲気にて焼成する（ステップＳ６５）。このようにして厚膜高抵抗体および厚膜低抵抗体を成形する。この厚膜高抵抗体には、窒素雰囲気にて焼成可能な酸化すずや６ホウ化ランタン等を主成分とするものが使用されている。また、厚膜低抵抗体には、銅ニッケル等を主成分とする合金が使用されている。この製造方法においても、図５に示す製造方法と同様に、厚膜銅導体の酸化防止のため、銅導体ペーストの焼成工程およびそれ以降の焼成工程では、窒素雰囲気にて行っている。また、高抵抗体ペーストおよび低抵抗体ペーストの焼成は、約８５０℃〜９００℃で焼成する必要があるため、その前の工程である銅導体ペーストの焼成工程は８５０℃〜９００℃以上で焼成しなければならない。
【０００５】
次に、厚膜高抵抗体として他の材料を使用した製造方法を図７のフローチャートに示す。厚膜高抵抗体の材料には、ルテニウム（Ｒｕ）系抵抗体を使用する。まず、高抵抗体ペーストおよび低抵抗体ペーストを、それぞれセラミック基板上にスクリーン印刷法により印刷し乾燥する（ステップＳ７１）。その後、高抵抗体ペーストおよび低抵抗体ペーストを約８５０℃の大気雰囲気にて焼成する（ステップＳ７２）。このようにして厚膜高抵抗体および厚膜低抵抗体を成形する。続いて、銅導体ペーストをセラミック基板上に印刷し乾燥する（ステップＳ７３）。その後、銅導体ペーストを約６５０℃の窒素雰囲気にて焼成する（ステップＳ７４）。このようにして厚膜銅導体を成形する。厚膜高抵抗体として使用するルテニウム系抵抗体は、大気雰囲気にて焼成が必要な材料である。そのため、厚膜低抵抗体には、大気雰囲気にて焼成可能な銀パラジウムを主成分とする合金を使用している。また、ルテニウム系抵抗体の焼成後に行う焼成工程は、約７００℃以下で行う必要がある。約７００℃以上で焼成すると、ルテニウム系抵抗体の抵抗値のバラツキが大きくなるため、信頼性が低下するからである。そのため、銅導体ペーストの焼成温度を約６５０℃としている。
【０００６】
【発明が解決しようとする課題】
近年、低コスト化の要請が一層高まってきている。しかし、従来の製造方法では、以下のような問題があり、低コスト化が困難であった。図５に示す従来の製造方法では、例えば、銅導体ペーストと低抵抗体ペーストとを同時に約８５０℃〜９００℃の温度で焼成することにより、工程数を減少させることが考えられる。しかし、これらを同時に約８５０℃〜９００℃の温度で焼成すると、両者の境界面付近における金属成分の拡散が著しくなる。このことは、特に厚膜低抵抗体の適切な抵抗値を確保することが困難となり、さらには抵抗の温度係数が大きくなるため、厚膜回路基板の信頼性を低下させることになる。
【０００７】
また、図６に示す従来の製造方法は、厚膜高抵抗体として使用している酸化すずや６ホウ化ランタンが高価な材料である。ここで、厚膜高抵抗体として、比較的安価な材料として、ルテニウム系抵抗体がある。このルテニウム系抵抗体は、大気雰囲気にて焼成しなければならない。しかし、この製造方法では、銅導体ペーストの焼成後に高抵抗体ペーストを焼成しているため、高抵抗体ペーストを窒素雰囲気にて焼成しなければならない。そのため、ルテニウム系抵抗体を使用することができず、低コスト化が困難である。
【０００８】
また、図７に示す従来の製法方法は、厚膜高抵抗体として使用しているルテニウム系抵抗体が酸化すず等に比べて比較的安価な材料である。しかし、厚膜低抵抗体として使用している銀パラジウム合金が高価な材料である。そこで、低コスト化のために、厚膜低抵抗体として安価な材料である銅ニッケル合金を使用することが考えられる。すなわち、ルテニウム系抵抗体のみを大気雰囲気にて焼成しておき、その後、厚膜銅導体および銅ニッケルの厚膜低抵抗体を窒素雰囲気にて焼成する製造方法である。しかし、この製造方法では、ルテニウム系抵抗体の抵抗値のバラツキが大きくなり信頼性が低下することになる。
【０００９】
これは、次の理由によるものである。上述のとおり、銅導体ペーストと銅ニッケルを主成分とする合金からなる低抵抗体ペーストは、別個に焼成しなければならない。また、その焼成は、約８５０℃〜９００℃の温度で行う必要がある。つまり、ルテニウム系抵抗体を焼成した後に、約８５０℃〜９００℃の温度で少なくとも２回の焼成が行われることになる。このように約８５０℃〜９００℃の高温で複数回の焼成を行うことは、ルテニウム系抵抗体の抵抗値のバラツキを非常に大きくすることになる。すなわち、厚膜低抵抗体として銅ニッケル合金を使用して、かつ厚膜高抵抗体としてルテニウム系抵抗体を使用することは従来の技術では困難であった。
【００１０】
本発明は、このような事情に鑑みて為されたものであり、抵抗体の抵抗値を確保し、かつ抵抗値のバラツキを抑制しつつ、低コスト化を可能とする厚膜回路基板およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで、本発明者はこの課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、６００℃〜７００℃の温度範囲で厚膜銅導体および厚膜低抵抗体を同時に焼成することを思いつき、本発明を完成するに至った。
【００１２】
すなわち、本発明の厚膜回路基板の製造方法は、抵抗体印刷乾燥工程と、銅導体印刷乾燥工程と、同時焼成工程とを有することを特徴とする。ここで、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１００ＭΩ／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成されている。そして、抵抗体印刷乾燥工程は、厚膜抵抗体となり得る抵抗体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる工程である。銅導体印刷乾燥工程は、厚膜銅導体となり得る銅導体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる工程である。同時焼成工程は、抵抗体印刷乾燥工程及び銅導体印刷乾燥工程後の厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、抵抗体ペーストと銅導体ペーストとを同時に焼成する工程である。なお、厚膜抵抗体として、抵抗値が１０ｍΩ〜１Ω／□である厚膜低抵抗体を使用することができる。また、厚膜回路基板の土台となるものには、例えばアルミナ等のセラミック製のものが使用される。また、同時焼成工程における非酸化性雰囲気は、例えば窒素雰囲気である。なお、厚膜とは、一般に膜厚が１〜１００μｍのものをいうが、１０〜２０μｍのものが多い。
【００１３】
つまり、銅導体ペーストと低抵抗体ペーストの同時焼成を６００℃〜７００℃の低温で行っているため、厚膜銅導体と厚膜低抵抗体との境界面付近の金属成分の拡散を防止することができる。さらに、同時焼成を６００℃〜７００℃の低温で行うことにより、抵抗温度係数を低く抑制することができる。これらのことは、必要な厚膜低抵抗体の抵抗値を確保することができると共に、抵抗値のバラツキを抑制することになり、高信頼性を維持することになる。また、銅導体ペーストと低抵抗体ペーストとを同時に焼成するため、従来の別個に焼成する製造方法に比べて工程数を減少させることができ、低コスト化を図ることができる。なお、抵抗温度係数とは、１℃の温度変化によって生ずる電気抵抗の変化と、２５℃におけるその抵抗値との比である。
【００１４】
また、厚膜低抵抗体を構成する金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とするとよい。つまり、これらの合金は、抵抗温度係数が非常に低く、抵抗値が安定した抵抗体が得られると共に、非常に安価であるため低コスト化を図ることができる。
【００１７】
また、本発明の厚膜回路基板は、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜抵抗体となり得る抵抗体ペーストと、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものであることを特徴とする。つまり、工程数の削減や安価な抵抗体の使用により低コスト化を図ることができる。その上、抵抗体と銅導体とを同時焼成するため、事前に焼成済の高抵抗体の熱履歴を最小に抑えることができ、そのため、抵抗値のバラツキを抑制することができる。その結果、高信頼性を維持することができる。
また、本発明の厚膜回路基板の製造方法は、抵抗体印刷乾燥工程と、銅導体印刷乾燥工程と、同時焼成工程とを有することを特徴とする。ここで、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成されている。そして、抵抗体印刷乾燥工程は、厚膜抵抗体となり得る抵抗体ペーストをセラミック基板の表面上に印刷し乾燥させる工程である。銅導体印刷乾燥工程は、厚膜銅導体となり得る銅導体ペーストをセラミック基板の表面上に印刷し乾燥させる工程である。同時焼成工程は、抵抗体印刷乾燥工程及び銅導体印刷乾燥工程後の厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、抵抗体ペーストと銅導体ペーストとを同時に焼成する工程である。さらに、厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、厚膜抵抗体となり得る抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有する。
また、本発明の厚膜回路基板は、少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし厚膜抵抗体の抵抗値よりも低い抵抗値からなり厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板である。そして、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜抵抗体となり得る抵抗体ペーストと、焼成済みのセラミック基板の表面上に印刷し乾燥させた厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものである。さらに、厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、厚膜抵抗体となり得る抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有する。
つまり、このような組成からなるホウケイ酸ガラスを使用することにより、例えば約６５０℃の温度による焼成であってもガラスは十分に軟化しており、確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。さらに、適切な抵抗特性を得ることができる。
【００１８】
【発明の実施の形態】
次に、実施形態を挙げ、本発明をより詳しく説明する。本発明の厚膜回路基板は、例えばハイブリッドＩＣ等に使用される。この厚膜回路基板は、アルミナ系のセラミック基板上に、厚膜抵抗体と、厚膜抵抗体と他の電子部品とを電気的に接続する厚膜導体とにより回路が形成されている。厚膜導体には、銅を主成分とするもの使用している。なお、厚膜とは、一般に膜厚が１〜１００μｍのものをいうが、１０〜２０μｍのものが多い。また、本実施形態では、スクリーン印刷法により行っているので、導体ペーストや抵抗体ペーストは、約１００〜３００Ｐａ・ｓの粘度のものを使用している。この厚膜銅導体を使用する厚膜回路基板の製造方法について、図面を参照してより詳しく説明する。
【００１９】
（第１実施形態）
第１実施形態の厚膜回路基板の製造方法を図１のフローチャートに示す。まず、銅を主成分とする銅導体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ１）。続いて、銅とニッケルを主成分とする１０ｍΩ〜１Ω／□の低抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ２）。このように銅導体ペーストおよび低抵抗体ペーストからなる配線回路がパターンニングされる。続いて、パターンニングされた厚膜回路基板を約６５０℃の温度の窒素雰囲気に保持して、銅導体ペーストおよび低抵抗体ペーストを同時に焼成する（ステップＳ３）。このようにして厚膜銅導体および厚膜低抵抗体を成形する。
【００２０】
なお、銅導体ペーストには、平均粒径約１μｍの銅粉末を１００重量部、平均粒径約２μｍのホウケイ酸鉛ガラスを５重量部、平均粒径約２μｍの酸化銅を５重量部、エチルセルロースを３重量部、テルピネオールを適当量添加して３本ロールミルにより混練したものを用いている。また、１０ｍΩ〜１Ω／□の低抵抗体ペーストには、平均粒径約１μｍの銅粉末を７０重量部、平均粒径約１μｍのニッケル粉末を３０重量部、平均粒径約２μｍのホウケイ酸ガラスを５重量部、エチルセルロースを３重量部に、テルピネオールを適当量添加して３本ロールミルにより混練したものを用いている。そして、低抵抗体ペーストに使用しているホウケイ酸ガラスの組成は、SiO2-B203-ZnO系のガラスで、転位点４５５℃、軟化点５６０℃の低融点ガラスを用いている。このような組成からなるホウケイ酸ガラスを使用することにより、約６５０℃の温度による焼成であってもガラスは十分に軟化しており、確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。さらに、後述するように適切な抵抗特性を得ることができる。なお、従来の銅ニッケルを主成分とする２元素系合金からなる低抵抗体は、６５０℃の低温で焼成した場合にはセラミック基板に対する接着力が弱くなるため、約８００℃以上の高温で焼成する必要があった。
【００２１】
次に、銅導体ペーストと低抵抗体ペーストとを同時焼成することにより成形される厚膜低抵抗体の抵抗特性について説明する。図２は、焼成温度に対する上述の銅ニッケルを主成分とする２元素系合金からなる低抵抗体の抵抗特性を示した図である。具体的には、焼成温度に対する抵抗値および焼成温度に対する抵抗温度係数を示す。
【００２２】
図２から明らかなように、焼成温度が高い程、抵抗値が低下し、抵抗温度係数は大きくなる。例えば、焼成温度が６５０℃の場合の抵抗値は約８８ｍΩ／□となり、焼成温度が８５０℃の場合の抵抗値は約３５ｍΩ／□となる。また、焼成温度が６５０℃の場合の抵抗温度係数は約９０ｐｐｍ／℃となり、焼成温度が８５０℃の場合の抵抗温度係数は約３６０ｐｐｍ／℃となる。すなわち、焼成温度を例えば８５０℃の高温にすると、必要な抵抗値を得ることができず、さらに抵抗温度係数が大きくなる。抵抗温度係数が大きいということは、低抵抗体の温度変化に対する抵抗値のバラツキが大きくなるということである。
【００２３】
従って、図２より、焼成温度を６００℃〜７００℃の温度範囲とすることにより、適切な抵抗値を確保することができる。さらに、抵抗温度係数を小さくすることができ、品質に優れた低抵抗体を形成することができる。なお、焼成温度が６００℃以上であれば、銅導体ペーストおよび低抵抗体ペーストを確実に焼結することができると共に、セラミック基板に対して強固な接着力を得ることが可能となる。
【００２４】
以上より、本実施形態における製造方法によれば、銅導体ペーストと低抵抗体ペーストとを６５０℃の温度で同時焼成しているため、良好な厚膜低抵抗体の抵抗特性を得ることができる。なお、同時焼成温度は、６００℃〜７００℃の温度範囲内であれば良い。
【００２５】
（第２実施形態）
第２実施形態の厚膜回路基板の製造方法を図３のフローチャートに示す。まず、１Ω〜１００ＭΩ／□のルテニウムを主成分とする高抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３１）。その後、パターンニングされた厚膜回路基板を約８５０℃の温度の大気雰囲気に保持して、高抵抗体ペーストを焼成する（ステップＳ３２）。このようにして厚膜高抵抗体を成形する。
【００２６】
次に、銅を主成分とする銅導体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３３）。続いて、銅とニッケルを主成分とする１０ｍΩ〜１Ω／□の低抵抗体ペーストをスクリーン印刷法によりセラミック基板上に所定のパターンに印刷し、乾燥する（ステップＳ３４）。このように銅導体ペーストおよび低抵抗体ペーストからなる配線回路がパターンニングされる。続いて、パターンニングされた厚膜回路基板を約６５０℃の温度の窒素雰囲気に保持して、銅導体ペーストおよび低抵抗体ペーストを同時に焼成する（ステップＳ３５）。このようにして厚膜銅導体および厚膜低抵抗体を成形する。
【００２７】
なお、ルテニウム系の高抵抗体ペーストには、従来から用いられている一般的に市販されているペーストを用いている。また、銅導体ペーストおよび１０ｍΩ〜１Ω／□の低抵抗体ペーストは、第１実施形態と同様である。
【００２８】
次に、ルテニウム系の厚膜高抵抗体の熱履歴による影響について説明する。図４に、ルテニウム系の高抵抗体ペーストを焼成して厚膜高抵抗体を成形した後に他のペースト、例えば銅導体ペーストを焼成する場合、他のペーストの焼成温度に対する厚膜高抵抗体の抵抗値のバラツキを示す。抵抗値のバラツキとは、同様の処理を多数行った場合に、ルテニウム系の厚膜高抵抗体の抵抗値の最大値に対するその最大値と最小値の差の割合である。なお、図４は、他のペーストの焼成を１回行った場合と、１回目に行った焼成温度と同じ温度で２回行った場合とについて示す。
【００２９】
図４から明らかなように、他のペーストの焼成温度が高い程、厚膜高抵抗体の抵抗値のバラツキが大きくなる。また、焼成回数が増加する程、厚膜高抵抗体の抵抗値のバラツキが大きくなる。例えば、６５０℃で１回焼成された場合には、抵抗値のバラツキは約７％となる。６５０℃で２回焼成された場合には、抵抗値のバラツキは約１３％となる。７６０℃で１回焼成された場合には、抵抗値のバラツキは約２３％となる。また、焼成回数が１回の場合の焼成温度が約７８０℃以上、焼成回数が２回の場合の焼成温度が約７００℃以上では、厚膜高抵抗体の抵抗値のバラツキが非常に大きくなる。抵抗値のバラツキが大きいと信頼性が低下することになる。そのため、通常、抵抗値のバラツキが約１０％以下のものを使用している。
【００３０】
従って、図４より、焼成回数が１回で焼成温度が６００℃〜７００℃の温度範囲内であれば、ルテニウム系の厚膜高抵抗体の抵抗値のバラツキを約１０％以下とすることができる。より好ましくは、焼成温度を６００℃〜６５０℃の温度範囲とすると良い。さらに抵抗値のバラツキを抑制することができるためである。また、焼成回数が２回の場合は、焼成温度が６００℃〜６４０℃の温度範囲内であれば、ルテニウム系の厚膜高抵抗体の抵抗値のバラツキを約１０％以下とすることができる。
【００３１】
以上より、本実施形態においては、ルテニウム系の高抵抗体ペーストを焼成して厚膜高抵抗体を成形した後、約６５０℃の温度で１回焼成しているので、抵抗値のバラツキは約７％である。
【００３２】
なお、本実施形態において、ルテニウム系の高抵抗体ペーストの焼成温度は、約８５０℃の温度としているがこれに限られるものではない。その温度は、７５０℃〜９５０℃の温度範囲内であればよい。すなわち、ルテニウム系の高抵抗体ペーストが確実に焼結できる温度であればよい。
【００３３】
（他の実施形態）
なお、上記の実施形態における銅導体ペーストおよび低抵抗体ペーストは、上記のものに限られることなく、６００℃〜７００℃の温度範囲で良好な抵抗特性を得ることができ、かつ、基板に対する強固な接着力を得ることができるものであれば良い。すなわち、６００℃以上で焼結可能であって、７００℃以下で適切な抵抗値を得ることができるものであれば良い。特に、厚膜低抵抗体には、銅とニッケルを主成分とする２元素系合金に限られることなく、上述の条件を満たすものであれば、銅とマンガンを主成分とする２元素系合金であっても良いし、銅とニッケルとマンガンを主成分とする３元素系合金であっても良い。
【００３４】
また、本実施形態における製造方法は、まず銅導体ペーストを印刷乾燥し、その後低抵抗体ペーストを印刷乾燥して配線回路をパターンニングしているが、先に低抵抗体ペーストを印刷乾燥しても良い。
【００３５】
【発明の効果】
本発明の厚膜回路基板の製造方法によれば、抵抗体の抵抗値を確保し、かつ抵抗値のバラツキを抑制しつつ、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の厚膜回路基板の製造方法を示すフローチャートである。
【図２】厚膜銅導体と厚膜低抵抗体とを同時焼成した場合における厚膜低抵抗体の抵抗特性を示す図である。
【図３】本発明の他の厚膜回路基板の製造方法を示すフローチャートである。
【図４】ルテニウム系の厚膜高抵抗体の熱履歴による影響を示す図である。
【図５】従来の厚膜回路基板の製造方法を示すフローチャートである。
【図６】従来の他の厚膜回路基板の製造方法を示すフローチャートである。
【図７】従来の他の厚膜回路基板の製造方法を示すフローチャートである。
Claims (6)
- 少なくとも、抵抗値が１０ｍΩ〜１００ＭΩ／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり該厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板の製造方法において、
前記厚膜抵抗体となり得る抵抗体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる抵抗体印刷乾燥工程と、
前記厚膜銅導体となり得る銅導体ペーストを焼成済みの前記セラミック基板の表面上に印刷し乾燥させる銅導体印刷乾燥工程と、
前記抵抗体印刷乾燥工程及び前記銅導体印刷乾燥工程後の前記厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、前記抵抗体ペーストと前記銅導体ペーストとを同時に焼成する同時焼成工程と、を有することを特徴とする厚膜回路基板の製造方法。 - 前記厚膜抵抗体は、抵抗値が１０ｍΩ〜１Ω／□である厚膜低抵抗体であることを特徴とする請求項１記載の厚膜回路基板の製造方法。
- 前記厚膜低抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とすることを特徴とする請求項２記載の厚膜回路基板の製造方法。
- 少なくとも、抵抗値が１０ｍΩ〜１００ＭΩ／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり該厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板において、
焼成済みの前記セラミック基板の表面上に印刷し乾燥させた前記厚膜抵抗体となり得る抵抗体ペーストと、焼成済みの前記セラミック基板の表面上に印刷し乾燥させた前記厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものであることを特徴とする厚膜回路基板。 - 少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり該厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板の製造方法において、
前記厚膜抵抗体となり得る抵抗体ペーストを前記セラミック基板の表面上に印刷し乾燥させる抵抗体印刷乾燥工程と、
前記厚膜銅導体となり得る銅導体ペーストを前記セラミック基板の表面上に印刷し乾燥させる銅導体印刷乾燥工程と、
前記抵抗体印刷乾燥工程及び前記銅導体印刷乾燥工程後の前記厚膜回路基板を６００℃〜７００℃の温度範囲の非酸化性雰囲気に保持して、前記抵抗体ペーストと前記銅導体ペーストとを同時に焼成する同時焼成工程と、
を有し、
前記厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、
前記厚膜抵抗体となり得る前記抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有することを特徴とする厚膜回路基板の製造方法。 - 少なくとも、抵抗値が１０ｍΩ〜１Ω／□である厚膜抵抗体と、銅を主成分とし該厚膜抵抗体の抵抗値よりも低い抵抗値からなり該厚膜抵抗体と他の電子部品とを電気的に接続する厚膜銅導体とにより、セラミック基板の表面上に回路が形成された厚膜回路基板において、
焼成済みの前記セラミック基板の表面上に印刷し乾燥させた前記厚膜抵抗体となり得る抵抗体ペーストと、焼成済みの前記セラミック基板の表面上に印刷し乾燥させた前記厚膜銅導体となり得る銅導体ペーストと、が６００℃〜７００℃の温度範囲の非酸化雰囲気にて同時に焼成されて形成されたものであり、
前記厚膜抵抗体の金属成分は、銅とニッケルを主成分とする２元素系合金、銅とマンガンを主成分とする２元素系合金、銅とニッケルとマンガンを主成分とする３元素系合金の何れかを主成分とし、
前記厚膜抵抗体となり得る前記抵抗体ペーストは、ＳｉＯ 2 −Ｂ 2 Ｏ 3 −ＺｎＯ系のガラス粉末を含有することを特徴とする厚膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178328A JP3912671B2 (ja) | 2002-06-19 | 2002-06-19 | 厚膜回路基板の製造方法および厚膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178328A JP3912671B2 (ja) | 2002-06-19 | 2002-06-19 | 厚膜回路基板の製造方法および厚膜回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022948A JP2004022948A (ja) | 2004-01-22 |
| JP3912671B2 true JP3912671B2 (ja) | 2007-05-09 |
Family
ID=31176081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178328A Expired - Fee Related JP3912671B2 (ja) | 2002-06-19 | 2002-06-19 | 厚膜回路基板の製造方法および厚膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912671B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6331936B2 (ja) * | 2014-09-30 | 2018-05-30 | 住友金属鉱山株式会社 | 銅−ニッケル厚膜抵抗器およびその製造方法 |
| CN107027240A (zh) * | 2017-05-09 | 2017-08-08 | 东莞福哥电子有限公司 | 一种高电阻碳膜线路板及其制造方法 |
-
2002
- 2002-06-19 JP JP2002178328A patent/JP3912671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022948A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101892750B1 (ko) | 칩 저항 부품 및 그의 제조 방법 | |
| JP2001243836A (ja) | 導電性ペースト及びそれを用いた印刷配線板 | |
| JPS60500837A (ja) | 厚膜抵抗回路 | |
| EP3109868A1 (en) | Preparation method for electronic components with an alloy electrode layer | |
| JP4691809B2 (ja) | 厚膜回路基板及びその製造方法 | |
| JP4431052B2 (ja) | 抵抗器の製造方法 | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| JP3912671B2 (ja) | 厚膜回路基板の製造方法および厚膜回路基板 | |
| JP2007066671A (ja) | チップ型ヒューズ素子及びその製造方法 | |
| JPS6166303A (ja) | 配線基板の製造方法 | |
| JP3979280B2 (ja) | 厚膜回路基板及び厚膜回路基板の製造方法 | |
| JP2007027077A (ja) | チップ型ヒューズ素子及びその製造方法 | |
| CN114284665B (zh) | 一种大功率微波负载片及其制备方法 | |
| JP2000315421A (ja) | 銅導電性ペースト | |
| JPH04345670A (ja) | セラミックコンデンサー電極用導体ペースト | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2001298255A (ja) | 厚膜印刷基板の製造方法 | |
| JPH1074419A (ja) | チップ抵抗体の端子電極用導電性ペースト組成物 | |
| JP2004119561A (ja) | 抵抗体ペーストおよび抵抗器 | |
| JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP6801586B2 (ja) | 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器 | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JP2000182435A (ja) | 導電性ペースト及びセラミック電子部品 | |
| JPS60165795A (ja) | 多層基板およびその製造方法 | |
| JPH0544200B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |