JP3909542B2 - 電圧検出装置 - Google Patents
電圧検出装置 Download PDFInfo
- Publication number
- JP3909542B2 JP3909542B2 JP00523699A JP523699A JP3909542B2 JP 3909542 B2 JP3909542 B2 JP 3909542B2 JP 00523699 A JP00523699 A JP 00523699A JP 523699 A JP523699 A JP 523699A JP 3909542 B2 JP3909542 B2 JP 3909542B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- comparator
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、電圧検出装置に関する。
【0002】
【従来の技術】
従来の電圧検出装置を図4及び図5を用いて説明する。図4は、従来の電圧検出装置を示す回路図である。
【0003】
図4に示すように、従来の電圧検出装置は、検出電圧と基準電圧V0とを比較するコンパレータ51で構成されており、この出力を検出出力としている。この検出出力は、検出電圧が基準電圧V0以下では0[V]になるようになっている。図5は、従来の電圧検出装置の出力特性を示す特性図である。
【0004】
【発明が解決しようとする課題】
しかしながら、この電圧検出装置においては、電源電圧がコンパレータの動作下限を下回ると、検出出力が不定になることがある。
【0005】
具体的には、コンパレータ51の品質に依存するが、通常コンパレータ51の動作保証電源電圧の範囲は、電源電圧0.9[V]程度までである。この電源電圧が動作保証値以下になると、検出出力を正確に検出できなくなる。すなわち、図5に示すように、コンパレータ51の動作下限から0[V]までの間に不定領域61ができる。
【0006】
この不定領域61では、本来検出出力が0[V]でなければならないところであるが、その出力は保証されない。したがって、従来の電圧検出装置では、不定領域61となる電圧値から0[V]までの間は、検出電圧の検出をすることができない。
【0007】
一般的に、電圧検出装置(コンパレータ)の動作を保証する電源電圧の下限を広げる(下げる)方法としては、製造プロセスの工程を追加して、トランジスタのVthを下げる対策が考えられる。
【0008】
しかしながら、その対策で広げられる電源電圧範囲はわずかであり、0[V]までの動作を保証することはできない。また、工程追加による製造コストの増加は避けられないという問題がある。
【0009】
本発明はかかる点に鑑みてなされたものであり、動作保証できる電源電圧の下限を0[V]まで広くすることができ、しかも安価である電圧検出装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の手段を講じた。
【0011】
本発明の第1の観点に係る電圧検出装置は、電源電圧が供給されて動作し、入力電圧を基準電圧と比較して比較結果を表す信号を出力するコンパレータと、コンパレータから出力される信号が供給され、電源電圧が所定の値以下であるときに該信号をゼロにして出力する電圧降下手段とを具備し、電圧降下手段が、コンパレータが正常に動作しているときに、入力電圧が基準電圧よりも大きいときにハイレベルの出力信号を出力し、入力電圧が基準電圧よりも小さいときにローレベルの出力信号を出力するインバータと、インバータの出力端子と接地電位との間に接続された抵抗又はデプレッション型トランジスタと、電源電圧に基づいてインバータに電源供給を行い、電源電圧が所定の値以下であるときにインバータへの電源供給を停止する電源供給回路とを含むことを特徴とする。
【0013】
また、本発明の第2の観点に係る電圧検出装置は、電源電圧が供給されて動作し、入力電圧を基準電圧と比較して比較結果を表す信号を出力するコンパレータと、コンパレータから出力される信号が供給され、電源電圧が所定の値以下であるときに該信号をゼロにして出力する電圧降下手段とを具備し、電圧降下手段が、コンパレータが正常に動作しているときに、入力電圧が基準電圧よりも大きいときにハイレベルの出力信号をドレインから出力し、入力電圧が基準電圧よりも小さいときにローレベルの出力信号をドレインから出力するトランジスタと、トランジスタのドレインと接地電位との間に接続された抵抗又はデプレッション型トランジスタと、電源電圧に基づいてトランジスタのソースに電源供給を行い、電源電圧が所定の値以下であるときにトランジスタのソースへの電源供給を停止する電源供給回路とを含むことを特徴とする。
【0014】
これらの構成によれば、電源電圧が所定の値よりも小さくなってコンパレータの出力が不定になっても、電圧降下手段がコンパレータから出力される信号をゼロにして出力するので、電源電圧がゼロになるまで、電圧検出装置の出力が不定になることを防止できる。したがって、動作保証できる電源電圧の下限をゼロボルトまで広げることが可能となる。また、コンパレータとしては、通常の品質のものを用いることができるので、装置コストを安くすることが可能となる。
【0015】
【発明の実施の形態】
以下、本発明の一実施の形態について添付図面を参照して詳細に説明する。
【0016】
(実施の形態1)
図1は、本発明の実施の一形態に係る電圧検出装置を示す回路図である。本実施の形態における電圧検出装置は、検出電圧と基準電圧V0とを比較するコンパレータ11と、このコンパレータ11の出力段に接続された電圧降下部21と、を備えている。
【0017】
この電圧降下部21は、pチャネルのトランジスタ15、18及びnチャネルのトランジスタ16、19で構成された第1及び第2のCMOSインバータと、第2のCMOSインバータの出力端子と接地電位との間に接続された抵抗20と、抵抗12〜14及びpチャネルのトランジスタ17で構成され、第2のCMOSインバータに電源供給を行う電源供給回路とを含んでいる。なお、抵抗20は、デプレッション型トランジスタに置き換えても良い。また、本実施の形態においては、コンパレータ11の出力が第1のCMOSインバータに接続される構成をとっているが、コンパレータ11の出力を負論理とする場合には、コンパレータ11の出力が第2のCMOSインバータに接続される構成(図中の破線)をとっても良い。
【0018】
上記構成を有する電圧検出装置において電圧の検出を行う場合には、電源電圧VDDに等しいか又は小さい検出電圧が、コンパレータ11の入力端子に入力される。以下においては、検出電圧が電源電圧VDDに等しいものとして説明する。このとき、検出電圧と基準電圧V0とが比較される。この比較結果は、コンパレータ11から電圧降下部21を経て、検出出力として出力される。
【0019】
図2に示すように、検出電圧が基準電圧V0になるまでは、検出出力が徐々に減少し、検出電圧が基準電圧V0以下では0となる。
【0020】
すなわち、図2に示すように、電源電圧VDDの値が所定の値(コンパレータ11が不定領域になる前)になると、図1に示す電圧降下部21の電源供給回路を構成するトランジスタ17のゲート・ソース間電圧がしきい値Vth以下になる。これにより、ある電圧値(所定の値)を境にして、トランジスタ17が、第2のCMOSインバータへの電源供給を停止するので、第2のCMOSインバータが動作せず、抵抗20が第2のCMOSインバータの出力を0(ゼロ)にする。これにより、電源電圧VDDがコンパレータ11の保証値を下回っても、電圧検出装置の出力が0(ゼロ)となる。したがって、電源電圧が0[V]になるまで電圧検出装置の出力を保証することが可能となる。
【0021】
このように本実施の形態に係る電圧検出装置によれば、コンパレータの電源電圧が基準電圧V0以下0[V]まで安定した検出出力を得ることができる。すなわち、動作保証できる電源検出の下限を0[V]まで広くすることができる。また、通常の品質のコンパレータを用いることができるので、装置コストを安くすることができる。
【0022】
(実施の形態2)図3は、本発明の実施の形態2に係る電圧検出装置を示す回路図である。本実施の形態に係る電圧検出装置においては、比較手段であるコンパレータの内部の出力段に電圧降下部22が接続されている。したがって、図3においては、コンパレータの内部と電圧降下部との構成を示している。
【0023】
このコンパレータは、VDDをソース電圧とするpチャネルのトランジスタ31,32と、正入力側(検出電圧)のnチャネルのトランジスタ33と、負入力側(V0)のnチャネルのトランジスタ34と、定電流回路35とから構成されている。
【0024】
このコンパレータの出力段に接続された電圧降下部22は、コンパレータから出力される信号がゲートに印加されるpチャネルのトランジスタ42と、トランジスタ42のドレインと接地電位との間に接続された定電流回路43及び抵抗44と、抵抗36〜39、nチャネルのトランジスタ40及びpチャネルのトランジスタ41で構成され、トランジスタ42のソースに電源供給を行う電源供給回路とを含んでいる。ここで、トランジスタ40のドレイン電圧がトランジスタ41のゲート電圧となるように接続されている。なお、抵抗44は、デプレッション型トランジスタに置き換えても良い。
【0025】
上記構成を有する電圧検出装置においては、電源電圧VDDの値が所定の値(コンパレータが不定領域になる前)になると、図3に示す電圧降下部22の電源供給回路を構成するトランジスタ40の働きで、トランジスタ41のゲート・ソース間電圧がしきい値Vth以下になる。これにより、ある電圧値(所定の値)を境にして、トランジスタ41が、トランジスタ42のソースへの電源供給を停止するので、トランジスタ42が動作せず、抵抗44がトランジスタ42のドレイン電圧を0(ゼロ)にする。これにより、電源電圧VDDがコンパレータの保証値を下回っても、電圧検出装置の出力が0(ゼロ)となる。したがって、電源電圧が0[V]になるまで電圧検出装置の出力を保証することが可能となる。
【0026】
このように本実施の形態に係る電圧検出装置によれば、コンパレータの電源電圧が基準電圧V0以下0[V]まで安定した検出出力を得ることができる。すなわち、動作保証できる電源電圧の下限を0[V]まで広くすることができる。また、通常の品質のコンパレータを用いることができるので、装置コストを安くすることができる。
【0027】
【発明の効果】
以上説明したように本発明の電圧検出装置は、電源電圧が所定の値以下になったとき、基準電圧と入力された検出電圧とを比較する比較手段からの出力を0にする電圧降下手段を有するので、動作保証できる電源電圧の下限を0[V]まで広くすることができる。また、通常の品質のコンパレータを用いることができるので、装置コストを安くすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る電圧検出装置を示す回路図である。
【図2】上記実施の形態に係る電圧検出装置の出力特性を示す特性図である。
【図3】本発明の実施の形態2に係る電圧検出装置を示す回路図である。
【図4】従来の電圧検出装置を示す回路図である。
【図5】従来の電圧検出装置の出力特性を示す特性図である。
【符号の説明】
11…コンパレータ、12〜14,20,36〜39,44…抵抗、
15,17,18,31,32,41,42…pチャネルのトランジスタ、
16,19,33,34,40…nチャネルのトランジスタ、
21,22…電圧降下部、35,43…定電流回路。
Claims (2)
- 電圧を検出する電圧検出装置であって、
電源電圧が供給されて動作し、入力電圧を基準電圧と比較して比較結果を表す信号を出力するコンパレータと、
前記コンパレータから出力される信号が供給され、前記電源電圧が所定の値以下であるときに該信号をゼロにして出力する電圧降下手段と、
を具備し、前記電圧降下手段が、
前記コンパレータが正常に動作しているときに、前記入力電圧が前記基準電圧よりも大きいときにハイレベルの出力信号を出力し、前記入力電圧が前記基準電圧よりも小さいときにローレベルの出力信号を出力するインバータと、
前記インバータの出力端子と接地電位との間に接続された抵抗又はデプレッション型トランジスタと、
前記電源電圧に基づいて前記インバータに電源供給を行い、前記電源電圧が所定の値以下であるときに前記インバータへの電源供給を停止する電源供給回路と、
を含むことを特徴とする電圧検出装置。 - 電圧を検出する電圧検出装置であって、
電源電圧が供給されて動作し、入力電圧を基準電圧と比較して比較結果を表す信号を出力するコンパレータと、
前記コンパレータから出力される信号が供給され、前記電源電圧が所定の値以下であるときに該信号をゼロにして出力する電圧降下手段と、
を具備し、前記電圧降下手段が、
前記コンパレータが正常に動作しているときに、前記入力電圧が前記基準電圧よりも大きいときにハイレベルの出力信号をドレインから出力し、前記入力電圧が前記基準電圧よりも小さいときにローレベルの出力信号をドレインから出力するトランジスタと、
前記トランジスタのドレインと接地電位との間に接続された抵抗又はデプレッション型トランジスタと、
前記電源電圧に基づいて前記トランジスタのソースに電源供給を行い、前記電源電圧が所定の値以下であるときに前記トランジスタのソースへの電源供給を停止する電源供給回路と、
を含むことを特徴とする電圧検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00523699A JP3909542B2 (ja) | 1999-01-12 | 1999-01-12 | 電圧検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00523699A JP3909542B2 (ja) | 1999-01-12 | 1999-01-12 | 電圧検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000206157A JP2000206157A (ja) | 2000-07-28 |
JP3909542B2 true JP3909542B2 (ja) | 2007-04-25 |
Family
ID=11605572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00523699A Expired - Fee Related JP3909542B2 (ja) | 1999-01-12 | 1999-01-12 | 電圧検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3909542B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010514B2 (ja) * | 2008-01-24 | 2012-08-29 | 株式会社リコー | 電圧検出回路 |
JP2009296714A (ja) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | 低電圧検出回路および電源制御用半導体集積回路 |
JP2012034079A (ja) * | 2010-07-29 | 2012-02-16 | Fuji Electric Co Ltd | 絶縁ゲート型デバイスの駆動回路 |
-
1999
- 1999-01-12 JP JP00523699A patent/JP3909542B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000206157A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6229352B1 (en) | Power level detection circuit | |
US5760624A (en) | Power-on reset circuit with hysteresis | |
US5184031A (en) | Semiconductor integrated circuit | |
JPS6236144Y2 (ja) | ||
US10224922B1 (en) | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages | |
KR100815388B1 (ko) | 저전압 검출 회로 | |
US6346834B1 (en) | Power on reset circuit | |
KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
US6052006A (en) | Current mirror triggered power-on-reset circuit | |
JPH1188146A (ja) | レベルインターフェース回路 | |
US7482847B2 (en) | Power-on reset circuit | |
JP4245904B2 (ja) | 電圧検出回路 | |
US20030107422A1 (en) | Latch circuit | |
EP0881769A2 (en) | Abnormal current detection circuit and load drive circuit including the same | |
JPH07244123A (ja) | 半導体集積回路 | |
JP4181695B2 (ja) | レギュレータ回路 | |
JP3909542B2 (ja) | 電圧検出装置 | |
US20050127921A1 (en) | Voltage detecting circuit | |
US6992489B2 (en) | Multiple voltage level detection circuit | |
KR100496863B1 (ko) | 파워-온 리셋 회로 | |
JPH11355116A (ja) | Cmos出力バッファ保護回路を有する集積回路 | |
JP2830799B2 (ja) | 半導体集積回路装置 | |
KR100762899B1 (ko) | 반도체 메모리 장치 | |
JPH10199261A (ja) | パワーアップ信号発生回路 | |
JPH118928A (ja) | 短絡防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |