JP3909508B2 - Digital information reproducing device - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、最尤復号方式を用いたディジタル情報再生装置の技術分野に属し、より詳細には、いわゆるホログラフィ（コヒーレントな二つの光の干渉現象）を用いて情報を二次元的に記録すると共にこれを再生する光メモリシステムに適用して好適なビタビ復号方式を用いたディジタル情報再生装置の技術分野に属する。
【０００２】
【従来の技術】
近年、ホログラフィを用いてディジタル情報を二次元的に記録すると共にこれを再生する光メモリシステムが、高密度情報記録再生装置として脚光を浴びつつある。
【０００３】
この光メモリシステムでは、ディジタル情報を記録する場合には、複数の画素よりなる透過型の空間光変調素子（具体的には、例えば、複数の画素を有する液晶光変調器等）を用いて、記録すべきディジタル情報に基づきコヒーレントな記録信号光を空間光変調し、当該空間光変調された記録信号光と別途射出されるコヒーレントな記録参照光とを干渉させることにより二次元的な回折光を生成し、当該回折光により形成される像をディジタル情報に対応する二次元情報として記録媒体に記録する。
【０００４】
このとき、当該記録媒体としては、例えばニオブ酸リチウム層を複数層積層して形成された体積型ホログラム記録素子が用いられる。
【０００５】
一方、上記二次元情報が記録されている記録媒体から当該二次元情報を読み出すことにより上記ディジタル情報を再生する場合には、当該二次元情報に対してコヒーレントな再生参照光（上記記録参照光と同じ入射角度をもって記録媒体に照射されるものである。）を照射することにより生成される反射光を複数の画素を有する受光素子で受光して出力信号を生成し、当該生成された出力信号を用いて元のディジタル情報を再生する。
【０００６】
ここで、上述の光メモリシステムにおいては、ディジタル情報を二次元情報として大記録容量で且つ高速に記録再生することができるという利点がある反面、光学系の不均一さや記録媒体として用いる結晶のずれ又は歪みに起因して不必要な光干渉が発生し、それがホログラム再生像上に光強度のむらとなって現われ、結果として正確なディジタル情報の再生ができない場合があるという問題点が存在する。
【０００７】
また、光メモリシステムにおいて実際に記録再生に用いられるレーザ光等の光ビームは、その断面全体について均一な明るさを持つ光束ではなく、その中心部が明るくその周辺部が暗いいわゆるガウス分布を有するものとなっており、これにより上記ホログラム再生像の周辺部もその中央部に比して暗くなることとなる。そして、このようなホログラム再生像をその全面に渡って一律の闘値を用いて夫々の画素における検出値が「０」を示しているか又は「１」を示しているかを判別すれば、上記ホログラム再生像上における輝度むらにより、再生されたディジタル情報におけるエラーレートが劣悪となってしまう場合がある。
【０００８】
そこで、光メモリシステムにおけるこのような短所を補うべく、従来、いわゆる差分コーディング法と呼ばれる再生方式が用いられてきた。
【０００９】
ここで、当該差分コーディング法とは、上記受光素子における隣り合った二つの画素の受光輝度を受光時において比較し、その大小関係により夫々の画素の受光結果が再生すべきディジタル情報における「０」を示しているか又は「１」を示しているかを判別できるように当該ディジタル情報の記録時にディジタル情報に対して変調を施すものであり、低周波の輝度むらに影響されることなく正確にディジタル判定（すなわち、「０」か或いは「１」かの判定）が行えるという利点を有している。
【００１０】
このとき、当該差分コーディング法を拡張し、三つ以上の隣接する画素の組（以下、この組を画素ブロックという。）の範囲内で受光輝度の大小比較を行うことでディジタル値の判別を行う方法が考えられる。より具体的には、例えば四つの相隣接する画素から成る画素ブロック内の各画素について、二つの画素が記録すべきディジタル情報における「０」を示し、残りの画素が同じく「１」を示すように変調することを全ての画素ブロックについて行えば、それらを二次元的に再生するときには、各画素ブロツク内の画素について、その受光輝度が大きなものから二画素選択してそれらの検出値を夫々「１」とし、残りの二画素の検出値を夫々「０」と判定してディジタル情報を再生することができる。
【００１１】
なお、この他に、上記とは逆に一画素ブロック内で受光輝度の暗いものから二画素選んでそれらの検出値を「０」、残りの画素の検出値を「１」と判定して再生してもよい。
【００１２】
このように、ディジタル情報の記録時に一の画素ブロック内でディジタル情報における「０」を示す画素と当該ディジタル情報における「１」を示す画素との当該一の画素ブロック内における存在比率を全ての画素ブロックについて一定にする記録変調方式によれば、低周波な輝度むらに対して検出精度の向上を図ることが可能となると考えられる。ここで、以下、一の画素ブロック内において受光輝度の高い画素から順にｎ個の画素を選んでその検出値「１」と判定し、残りの画素の検出値を「０」と判定する再生方法をトップｎ選択法と称し、反対に受光輝度の低い画素から順にｎ個の画素を選んでその検出値「０」と判定し、残りの画素の検出値を「１」と判定する再生方法をボトムｎ選択法と称することとする。
【００１３】
一方、一の画素ブロックの大きさをこれまでよりも大きく設定すること、すなわち一画素部に含まれる画素数を増やしたときには、上記四画素を一画素ブロックとした差分コーディング法よりもブロック内のパターン（一の画素ブロック内における「０」を示す画素と「１」を示す画素との位置的な組み合わせのパターン）の自由度が増加することとなり、記録すべきディジタル情報におけるビットの冗長度を減少させることができるという利点を有することとなる。
【００１４】
具体的には、二画素を一画素ブロックとして用いる差分コーディング法では記録すべきディジタル情報における１ビットを表現するために二つの画素が必要となるために、その利用効率は５０％であるが、四つの画素からなると共に「０」を示す画素と「１」を示す画素とが同数づつ各画素ブロック内に存在する場合は、一の画素ブロック内におけるパターン数（すなわち、「０」を示す画素と「１」を示す画素の位置的な組み合わせの数）は６（＝₄Ｃ₂）通り（ビット数に換算すると約２．５８ビット）であり、その利用効率は最大で６４．６％となる。更に、同様に八画素からなると共に「０」を示す画素と「１」を示す画素とが同数づつ各画素ブロック内に存在する場合は、その利用効率は最大で７６．６％と向上する。
【００１５】
このとき、含まれる画素の数が偶数である画素ブロックにおいては、全ての画素ブロックについて、一画素ブロック内に「０」を示す画素と「１」を示す画素とが同数存在する場合が一番多くの上記パターン数を設定することができ、従って、一画素ブロック内の画素数が同じでも「０」を示す画素と「１」を示す画素との数の比が一対一でない場合よりもビット冗長度の少ない変調を行うことか可能となる。以下、ホログラムを用いたディジタル情報の記録再生において、全ての画素ブロックについて一画素ブロック内に「０」を示す画素と「１」を示す画素とが同数存在するように変調を行う変調方法をバランス変調法と称することとする。
【００１６】
ここで、当該バランス変調法を用いて、４ビットのディジタル情報（以下、バランス変調法により変調されて記録再生されるディジタル情報をバランスコードと称する。）を四つの画素を含む画素ブロックにおける「０」を示す画素と「１」を示す画素の位置的パターンの変化として表現した場合の対応関係の例を表１に示す。
【００１７】
【表１】

なお、上記表１において、バランスコードの第１ビット（以下の説明では、バランスコードにおける各ビットについて、当該バランスコードの左端のビットから起算して第１ビット、第２ビット……と称する。）が四画素を含む画素ブロックにおける左上の画素に対応し、第２ビットが当該画素ブロックにおける左下の画素に対応し、第３ビットが当該画素ブロックにおける右上の画素に対応し、第４ビットが当該画素ブロックにおける右下の画素に対応している。また、各画素について、黒色で示されている画素（空間光変調素子においては、記録信号光を遮蔽する画素に対応する。）はバランスコードにおける「０」に対応し、白色で示されている画素（同様に、記録信号光を透過する画素に対応する。）は「１」に対応している。
【００１８】
ここで、一の画素ブロック内の画素数を増加させることは、上記したようなビットの冗長度を減少させることができるという利点を有する反面、新たな欠点をも抱合することとなる。すなわち、画素ブロックの自由度が増す分だけ検出時にエラーデータをも検出してしまう確率が増大してしまうこととなるのである。これに加えて、一の画素ブロックとしての物理的な領域が広がることとなるため、空間周波数の比較的高い輝度むらに対して脆弱となり、このこともエラーデータの増加を招く原因となることが実験的に明らかとされている。すなわち、ビットエラーレートの観点のみから考察すれば、バランス変調法よりも上記差分コーディング法の方が優れていると言えるのである。
【００１９】
他方、検出時のエラーレートを低減する一手法として、近年、いわゆる最尤復号法と称される復号法が注目されている。
【００２０】
この最尤復号法では、受信したデータを時分割的なブロック毎に個別に処理するのではなく、過去から現在及び未来に受信したデータを一繋がりのデータ系列として扱って復号を行う。
【００２１】
そして、この復号に対応する変調時には、ディジタル情報を表現する際の情報コード割り当てに順次的な規則を与えておき、復号時には当該規則に基づくあらゆる復号データ系列の中で、復号前の受信系列から考えて最も尤もらしい復号データ系列を選択して出力する。このような最尤復号法を行えば、得られた復号データ系列は必ず所定の規則に則ったものとなり、従って、例えば上記トップｎ選択法だけでは復号時に変調に用いられた規則に当てはまらないパターンと判別してしまうような画素ブロックについても、最尤復号法により変調に用いられた規則を満たす最も近い情報コードに変換されるため、その画素ブロックとして記録されていた情報コードはエラーとして検出されることがなくなる可能性が高まってくる。
【００２２】
ここで、最尤復号法では、変調時に規則性が与えられることにより割り当てられる情報コードが限定されるためビット効率が低減するという欠点があるが、反面、画素ブロックの大きさがある程度以上であれば、５０％を超えるビット利用効率を保ちながら差分コーディング法に比して遜色のないエラーレートが得られることが考えられる。
【００２３】
次に、上記最尤復号法を上記バランス変調法に適用した具体例として、２ビットのディジタル情報に対して４ビットのバランスコードを割り当てた２：４バランス変調法について説明する。
【００２４】
先ず、当該２：４バランス変調法における変調規則に具現化した変換テーブルを以下の表２に示す。
【００２５】
【表２】

ここで、表２の例では、変換後のバランスコードは、一サンプルタイミング前のバランスコードと現サンプルタイミングの情報ビットによって決定されるので、一つの情報ビットに対して、都合六種類の変換後のバランスコードが存在することになる。
【００２６】
このとき、ディジタル情報の変調を直前のサンプルタイミングのバランスコードに依存させることなく一種類の変換テーブルだけを用いることも可能であるが、画素ブロック内の画素パターンが偏ることなく４ビットの当該画素パターン全てを万遍なく発生させるためには、表２に示すような複数種類の変換テーブルを予め設けておくことが望ましい。
【００２７】
更に、上記変換テーブルは、他の特長も併せ持っている。すなわち、再生時にバランスコードを判別するときには、一個の「１」に対応する検出値と一個の「０」に対応する検出値が入れ替ってしまうエラーが起こり易いが、検出値が二個ずつ入れ替るようなエラーはほとんど起こらないことが判っている。従って、表２の変換テーブルにおいては、一個ずつ入れ替るようなエラーが起こったときには復号後の情報ビットが１ビットだけしか齟齬しないように変換後のバランスコードを割り当ててあるのである。
【００２８】
次に、上述した光メモリシステムとして実際に用いられる最尤復号法として最も適当と思われるビタビ復号法について、その概要を説明する。
【００２９】
ビタビ復号法においては、読み取った一繋がりの受信データ列を、ダイナミックなシステムが状態遷移を繰り返しながら動作した結果として出力された系列とみなし、その受信データ列に基づき、時間経過に伴う状態遷移を追跡しながら復号値を決定していく。
【００３０】
そして、このビタビ復号法をバランス変調法に適用した場合には、上記各バランスコードそのものを夫々別個の状態変数とみなすこととなる。従って、上記表２に示した変換テーブルは、そのままビタビ復号法における状態遷移の規則となる。今、当該各状態を主体として上記表２を書き改めたものを状態遷移表として表３に示す。
【００３１】
【表３】

この表３は、旧状態にあるシステムに新しい情報ビットが入力されると、それに応じて新状態と当該新状態毎に夫々対応する新たな出力パターン（表４に示す。）が決定されることを示している。
【００３２】
【表４】

一方、上記表３及び４に基づいて得られた状態遷移の様子を時間方向に展開したものを一般にトレリス線図と称する。そして、上記バランス変調に対応するトレリス線図のうち、再生時刻における一クロック分だけ展開したものを図１２に示す。
【００３３】
当該図１２において、夫々の状態を表している図中の丸印を一般にノードと称し、更に各ノード同士を結んでいる線をブランチと称する。そして、トレリス線図上の一本のブランチが一つの状態遷移を表しており、当該ブランチを一連の時刻に渡って一筆で繋いで得られるパスは各状態遷移の経歴を表していることとなる。
【００３４】
このとき、ビタビ復号法においては、夫々のブランチの尤度を表す枝メトリックと、各パスの尤度を表すパスメトリックとを夫々計算しながら、最も尤度の高いパス（生き残りパス）を最終的に選択する。そして、この生き残りパスが決まれば状態遷移の経歴が一つに定まり、結果として当該経歴上にある各状態に対応するバランスコードとして復号データ系列が決定されることとなるのである。
【００３５】
次に、より具体的に、ビタビ復号法における処理について説明する。
【００３６】
上記ビタビ復号法においては、注目するブランチに対応する状態遷移が起こる確率に基づいていわゆる枝メトリックが定義され、更に各パスで表されている連続した状態遷移が起こる確率、すなわち各パスが発生する確率に基づいていわゆるパスメトリックが定義される。
【００３７】
今、各時刻において受光素子からの受信値に混入するノイズが確率的に一定なガウス分布を持つと仮定すると、ある状態遷移に伴う理想信号がｒ_iのときの受信値がｓ_iである確率密度関数ｐ（ｓ_i｜ｒ_i）は、以下の式により表現される。
【００３８】
【数１】

ここで、σ²はノイズの分散を示している。
【００３９】
上式から明らかなように、当該確率密度関数は、パラメータ（ｓ_i−ｒ_i）²に依存する。そして、よく見ると、当該パラメータは受信信号における受信値と理想値との間のユークリッド距離であることが判る。換言すれば、ある時刻の受信値に対していくつかの予測値を予め用意したとき、その予測値の中で当該受信値とのユークリッド距離が最も近いものが、その時刻における理想値である確率が最も高いということであり、その予測値に対応した状態遷移が起こった可能性が最も高いということとなる。
【００４０】
一方、上記パスの発生確率は、各時刻の個々の状態遷移が連続して起こる確率として定義され、各事象が相互に独立ならば、時刻０から時刻ｋまでのパスの発生確率は、以下の式で表される。
【００４１】
【数２】

上式から明らかなように、当該発生確率は、ユークリッド距離（ｓ_i−ｒ_i）²の累積和に依存する。このように、従来のビタビ復号法においては、枝メトリックは受信値と予測値とのユークリッド距離として定義され、一方、パスメトリックはパスを構成している全ブランチの枝メトリックの総和として定義される。従って、パスメトリックの値が小さい系列ほど尤度が高い系列（すなわち、元の情報ビットに最も近い復号データに対応する系列）と判断できることとなる。
【００４２】
ここで、上述したバランス変調法を用いた従来の光メモリシステムのように受信値を画素ブロックからの出力値としてブロック的に扱う場合、当該画素ブロックからの出力値をそれに含まれる各画素からの出力値を成分とするベクトルとみなすとすると、枝メトリックは予測値に対応する予測ベクトルと受信値に対応する受信ベクトルとのユークリッド距離として定義されることとなる。
【００４３】
【発明が解決しようとする課題】
しかしながら、当該ユークリッド距離の計算には上述したように二乗演算を伴うため、上述したようにそれがベクトルに対応しているとするとその演算量が膨大になり、その処理自体も複雑化するという問題点があった。
【００４４】
これに加えて、上記光メモリシステムにおけるホログラム再生像には、ランダムなノイズばかりではなく上記輝度むらも混入しているため、受信ベクトルと予測ベクトルとのユークリッド距離がそのままパスの発生確率を反映しているとは言い得ない。換言すれば、輝度むらに強いはずのバランス変調が為されているにも拘らず、パス発生確率の計算にユークリッド距離を用いたのでは、当該バランス変調の特長が生かされず精度の高い復号ができないという問題点もあった。
【００４５】
そこで、本発明は、上述した各問題点に鑑みて為されたもので、その課題は、上記したバランス変調法に代表される、画素ブロック内の黒画素と白画素の数の比率を全ての画素ブロックについて同比率として変調する変調法に適合し、且つ複雑大量な演算が不要な最尤復号法を用いて簡易にディジタル情報を再生することが可能なディジタル情報再生装置を提供することにある。
【００４６】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、記録媒体内の二次元記録領域を構成する画素を複数個含む画素ブロックを当該二次元記録領域内に複数個構成し、当該構成された一の画素ブロック内の異なる記録レベルを有する前記画素の数同士の比を全ての前記画素ブロックについて同じとして前記二次元記録領域に記録されたディジタル情報をビタビ復号方式により再生するディジタル情報再生装置であって、一の前記画素ブロック内の異なる前記記録レベルを有する前記画素の当該画素ブロック内における予め設定された異なる複数種類の配置態様の夫々を、前記ビタビ復号方式における一の再生タイミング毎に定義される異なる複数種類の状態に夫々対応させて前記ディジタル情報を再生するディジタル情報再生装置において、各前記画素ブロック内の前記画素毎に、当該画素ブロック内に記録されている前記ディジタル情報に対応する検出信号を生成するＣＣＤ素子等の検出手段と、一の前記画素ブロック内に含まれる各前記画素に対応する前記検出信号の検出レベル及び各前記配置態様に基づいて、一の前記再生タイミングにおける一の前記状態毎に対応するメトリックを算出する復号部等の算出手段と、各前記状態に対応する前記算出された各メトリックに基づいて、一の前記再生タイミングに対応する各前記状態のうち前記ディジタル情報に対して最も尤もらしい一の前記状態を選択し、当該選択された状態に対応づけられている前記配置態様により示されるディジタル値を、一の前記画素ブロックに対応する再生情報として出力する復号部等の再生手段と、を備える。
【００４７】
よって、一の画素ブロック内の異なる記録レベルを有する画素の数同士の比を全ての画素ブロックについて同じとして予め設定されている当該異なる記録レベルを有する画素の配置態様と当該画素毎の検出信号に基づいてビタビ復号方式によりディジタル情報を再生するので、簡易な構成で精度よくディジタル情報を再生することができる。
【００４８】
上記の課題を解決するために、請求項２に記載の発明は、請求項１に記載のディジタル情報再生装置において、前記記録レベルは、二値のうちのいずれか一方に対応する二つの記録レベルであると共に、前記算出手段は、一の前記再生タイミングにおける一の前記状態である対象状態について、当該対象状態に対応している前記配置態様において前記一方の記録レベルに対応している前記画素に対応する前記検出信号の検出レベルを加算し、当該対象状態に対応する加算メトリックを算出するメトリック計算部等の加算手段と、一の前記再生タイミングの直前の前記再生タイミングである直前再生タイミングにおける各前記状態のうち、前記対象状態に対して当該直前再生タイミングからブランチを有する前記状態の中から前記一方の記録レベルに対応する一の前記状態を選択する加算比較選択部等の状態選択手段と、前記選択された状態に対応するパスメトリックに前記対象状態に対応する前記加算メトリックを加算し、当該対象状態に対応するパスメトリックを生成し、当該生成されたパスメトリックを前記メトリックとして出力する加算比較選択部等のパスメトリック算出手段と、により構成されている。
【００４９】
よって、加算処理及び選択処理のみで対象状態に対応するメトリックを算出できるので、いわゆる二乗計算をすることなくメトリックを算出でき、簡易な構成で精度よくディジタル情報を再生することができる。
【００５０】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載のディジタル情報再生装置において、一の前記画素ブロック内に含まれる前記画素の数が４以上であるように構成される。
【００５１】
よって、再生精度を低減することなく簡易な処理でディジタル情報を再生することができる。
【００５２】
上記の課題を解決するために、請求項４に記載の発明は、請求項１から３のいずれか一項に記載のディジタル情報再生装置において、前記記録媒体は二次元ホログラフィックメモリであると共に、前記検出手段は、当該二次元ホログラフィックメモリ内の各前記画素によって反射された光ビームを当該各画素毎に受光し、前記検出信号を当該各画素毎に出力するように構成される。
【００５３】
よって、二次元ホログラフィックメモリから二次元的に記録されているディジタル情報再生する際に、簡易な処理で再生することができる。
【００５４】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。なお、以下に説明する各実施の形態は、上述したような二次元ホログラフィックメモリを用いた光メモリシステムにおける二次元的なディジタル情報の記録再生における情報再生に対して本発明を適用した場合の実施の形態である。
（Ｉ）本発明の原理
始めに、具体的な実施の形態を説明する前に、本発明の原理について、図１を用いて説明する。
【００５５】
本発明においては、後述する空間光変調素子を用いた記録信号光に対する空間光変調時に上述した四画素を一画素ブロックとした上記２：４バランス変調法を用いると共に、上記受光素子から出力される検出信号に対して当該４ビットのバランス変調法に適合して簡略化されたビタビ復号法を施してディジタル情報を復号する。
【００５６】
すなわち、今、後述する光メモリからの反射光を受光する受光素子上の正方形に配置されている四画素を用いて形成された一つの画素ブロックを受信ブロックと定義すると、当該受信ブロックから任意にｎ（ｎ＜４）個の画素を選択し、当該選択した画素からの各検出信号の値を加算したものは、上記トップｎ選択法により当該各検出信号の値を加算したときが最も大きくなるはずであり、逆にボトムｎ選択法により当該各検出信号の値を加算したときが最も小さくなるはずである。
【００５７】
従って、上記表４に示す４ビットの各出力パターンをビタビ復号法上の各状態に対応する予測値としての予測ブロックとして夫々の状態毎に定義すると、バランス変調法により空間光変調されて二次元的に記録されたディジタル情報を受光素子を用いて再生したときには、一の受信ブロック内で選択されたｎ個の画素からの各検出信号の値の和によりトップｎ選択法又はボトムｎ選択法を用いてその受信ブロックと各予測ブロックとの間の尤度を判定し、当該各検出信号を出力する受信ブロックに対して最も尤もらしい予測ブロック（すなわち、その受信ブロックに対して最も尤もらしいバランスコード）を判別することができる。
【００５８】
より具体的に説明すると、先ず、状態Ｓjに対応する予測ブロックのｋ番目のビットの値をＰ_ref(j,k)（従ってＰ_ref(j,k)の値は「０」又は「１」のいずれか一方となる。）とし、更に時刻ｉの受信ブロックにおけるｋ番目の画素からの検出信号の値をＰ_read(i,k)（従ってＰ_read(i,k)の値は「０」から「１」までの間の実数値となる。）とする。
【００５９】
ここで、予測ブロック又は受信ブロック内の各画素の番号（上記パラメータｋの取り方）については、夫々のブロックにおいて、左上の画素を０番目の画素とし、左下の画素を１番目の画素とし、右上の画素を２番目の画素とし、右下の画素を３番目の画素とする。また、予測ブロック内の各画素について、黒色で示される画素（空間光変調素子においては、記録信号光を遮蔽する画素に対応する。）はバランスコードにおける「０」に対応し、白色で示される画素（同様に、記録信号光を透過する画素に対応する。）は「１」に対応している。更に、パラメータｉにより示される時刻については、後述する実施形態の光メモリシステムにおいては、その受光素子を用いて一度に受光する記録媒体からの反射光により当該受光素子内の各画素において生成される検出信号を、受光素子全体分を一度に当該受光素子から後述するビタビ検出器内のメモリに取り込み、当該メモリから一受信ブロック毎に順に対応する検出信号を読み出して本発明のビタビ復号を施してディジタル情報を復号するが、この一受信ブロック毎の検出信号の読み出しタイミングを示すのが当該時刻ｉである。
【００６０】
上記のようにＰ_ref(j,k)及びＰ_read(i,k)を設定すると、受信ブロックからｎ個の画素を選択したとき、当該選択された画素からの各検出信号の値Ｐ_read(i,k)の和が大きいほど、当該選択した画素の受信ブロック内の位置と同じ予測ブロック内の位置を有するビットの値Ｐ_ref(j,k)が「１」である状態Ｓjは、当該受信ブロックからの各検出信号により示される検出値に対して尤度が高いと言える。
【００６１】
逆に、受信ブロックからｎ個の画素を選択したとき、当該選択された画素からの各検出信号の値Ｐ_read(i,k)の和が小さいほど、当該選択した画素の受信ブロック内の位置と同じ予測ブロック内の位置を有するビットの値Ｐ_ref(j,k)が「０」である状態Ｓjは、当該受信ブロックからの各検出信号により示される検出値に対して尤度が高いと言えるのである。
【００６２】
ここで、図１を用いて上述したことを更に具体的に説明すると、図１（ａ）に示す受信ブロックＢiから二個の画素を選んでそれらからの検出信号の値の和をとったとき、その和が最も大きくなる受信ブロックＢi内の画素の組み合わせは、
【００６３】
【数３】
Ｐ_read(i,0)＋Ｐ_read(i,3)＝０．８３＋０．７９＝１．６２
であり、これに対応する画素の組み合わせ（すなわち、ｋ＝０、３である二つの画素の組み合わせ）に対応して、
【００６４】
【数４】
Ｐ_ref(j,0) ＝Ｐ_ref(j,3)＝１
となるのは、図１（ｂ）に示す状態Ｓ3に対応する出力パターンとなり、この出力パターンが受信ブロックＢiに対して最も尤度が高い出力パターンとなる。
【００６５】
同様にして、次に検出信号の値の和が大きくなる（すなわち、次に尤度が高い）受信ブロックＢi内の画素の組み合わせは、
【００６６】
【数５】
Ｐ_read(i,0)＋Ｐ_read(i,2)＝０．８３＋０．３５＝１．１８
であり、これに対応する画素の組み合わせ（すなわち、ｋ＝０、２である二つの画素の組み合わせ）に対応して、
【００６７】
【数６】
Ｐ_ref(j,0)＝Ｐ_ref(j,2)＝１
となるのは、状態Ｓ４に対応する出力パターン（表４参照）となる。
【００６８】
従って、図１（ａ）に示す受信ブロックＢiに対して最も尤度が高い予測ブロックＥが状態Ｓ3に対応する出力パターンを有する予測ブロックであることから、図１（ａ）に示す検出信号に基づいて再生されるバランスコードは「１００１」ということになる。
【００６９】
ここで、これまで説明した本発明の原理を全体的に見ると、上述した各演算は、換言すれば、予測ブロックにおける各ビットと受信ブロックにおける各画素からの検出信号値との内積を演算することであることが判る。すなわち、受信ブロックの各画素からの検出信号値（受信値）との相関が大きい予測ブロック（予測値）ほど尤度が高いと判断していることになる。
【００７０】
そして、このことに基づけば、バランス変調法により変調されている信号系列に対しては、本原理のように尤度に相関を用いた場合でも、尤もらしさを測る尺度は異なるが、従来のように尤度にユークリッド距離を用いた場合とほぼ同じ復号結果が得られることが期待できることとなり、このことを用いて本発明では、バランス変調法により変調されたディジタル情報をビタビ復号法を用いて再生する際にその処理を簡略化している。
【００７１】
より具体的には、上述したように一般的なビタビ復号法においては、個々の状態遷移の尤度はブランチメトリックであるが、上述のように相関として定義した尤度は、ブランチというよりはむしろ各ノードに付随する数量であるので、以下、この尤度のことをノードメトリック（以下、必要によりＮＭと示す。）と定義することとする。そして、この場合のパスメトリックは、パスが通過している全てのノードにおけるノードメトリックの総和となる。すなわち、ノードメトリック（ＮＭ）の定義とパスメトリック（以下、必要によりＰＭと示す。）の定義は以下の通りとなる。先ず、上記ボトムｎ選択法に対応する定義としては、
【００７２】
【数７】

のようになり、一方トップｎ選択法に対応する定義としては、
【００７３】
【数８】

となる。なお、上記したノードメトリック及びパスメトリックの定義式において、ＮＭ(i,j)は時刻ｉにおける状態Ｓjのノードメトリックを示し、ＰＭ(i,j) は時刻ｉにおける状態Ｓjのパスメトリックを示し、Ｐ_read(i,k|Ｐ_ref(j,k)＝１)は時刻ｉにメモリから読み出された受信ブロック内の画素であって、状態Ｓjに対応する予測ブロック内でその値が「１」となるビット番号と同じ画素番号を有する画素からの検出信号の値を示し、Ｐ_read(i,k|Ｐ_ref(j,k)＝０)は時刻ｉにメモリから読み出された受信ブロック内の画素であって、状態Ｓjに対応する予測ブロック内でその値が「０」となるビット番号と同じ画素番号を有する画素からの検出信号の値を示し、ｊ_connectedMは対応するトレリス線図において対象となっているノードにブランチで接続されている一時刻前の各ノードのうちＭ番目のブランチにより接続されているノードの番号を示し、max（ ）は（ ）内にある複数の要素のうち最大値を有する要素を選択する演算を示し、min（ ）は（）内にある複数の要素のうち最小値を有する要素を選択する演算を示している。
【００７４】
そして、復号時においては、上述したうちのいずれか一方の漸化式に従ってパスメトリックを計算し、上述したビタビアルゴリズムに従って各パスを決定していくこととなる。なお、実際のホログラフィックメモリシステムでは、本来「０」（黒）に対応すべき画素の方が本来「１」（白）に対応すべき画素よりもその分布が平均値近くに集中しているため、現実の復号時には、上記式（１）によりパスメトリックを算出することが適切であると言える。
【００７５】
次に、上記式（１）によりノードメトリック及びパスメトリックを設定する場合について、トレリス線図上のブランチの選択処理について図２を用いて説明する。なお、図２は上述した２：４バランス変調法に対応した復号時のトレリス線図の一部（時刻ｉ−１から時刻ｉまでの期間）を示すものである。
【００７６】
図２において、例えば、時刻ｉにおけるノードＳ2に着目すると、時刻ｉ−１の各ノードのうち時刻ｉのノードＳ2にブランチで接続されるノードは上記表３よりノードＳ0、Ｓ1、Ｓ4及びＳ5となる。
【００７７】
そして、時刻ｉのノードＳ2において時刻ｉ−１と時刻ｉ間の四つのブランチから一のブランチを選択するときは、時刻ｉ−１の各ノードのうち時刻ｉのノードＳ2にブランチが繋がっているノードＳ0、Ｓ1、Ｓ4及びＳ5における時刻ｉ−１での各パスメトリック（上記式（１）により算出されているパスメトリック）を比較する。次に、この比較の結果、時刻ｉ−１のノードＳ4のパスメトリックが四つのパスメトリックの中で一番小さいとすると、時刻ｉのノードＳ2に接続されるブランチとしては時刻ｉ−１のノードＳ4からのブランチを選択する。そしてこの時刻ｉ−１のノードＳ4からのブランチを用いて、上記式（１）により時刻ｉでのパスメトリックを算出する。具体的には、時刻ｉのノードＳ2では、
【００７８】
【数９】
Ｐ_ref(2,0) ＝０、Ｐ_ref(2,1)＝１、Ｐ_ref(2,2) ＝１、Ｐ_ref(2,3)＝０
であるから、時刻ｉのノードＳ2のノードメトリック及びパスメトリックは、
【００７９】
【数１０】
ＮＭ(i,2)＝Ｐ_read(i,0)＋Ｐ_read(i,3)
ＰＭ(i,2)＝ＰＭ(i-1,4)＋ＮＭ(i,2)
となる。
【００８０】
これ以後は、上述の演算を各時刻毎に繰り返し、最終的に一の生き残りパスが全ての時刻について決定された時点で、その生き残りパス上にある各時刻のノードに対応するバランスコードを接続したものが、受光素子で一度に受光された反射光により当該受光素子上に形成された画像に対応するバランスコード（すなわち、記録媒体に二次元的に記録されていたディジタル情報に対応するバランスコード）として復号されることとなる。
（II）第１実施形態
次に、本発明に好適な実施形態のうちの第１実施形態について、図３乃至図８を用いて説明する。
【００８１】
なお、以下に説明する第１実施形態は、上記式（１）に基づいてノードメトリック及びパスメトリックを計算しつつビタビ復号を行うホログラフィック光メモリシステムに対して本発明を適用した場合の実施形態である。
【００８２】
始めに、本実施形態に係る光メモリシステムの全体構成について、図３を用いて説明する。
【００８３】
図３に示すように、実施形態の光メモリシステムＳは、液晶空間光変調器１と、レンズ２及び５と、記録媒体としての光メモリ３と、Ｙθステージ４と、検出手段としてのＣＣＤ（Charge Coupled Device）素子６と、ミラー７と、アナモフィック光学系８と、ＣＰＵ９と、ビタビ検出器１０と、メモリ１１と、アルゴンレーザ１６と、ハーフミラー１７と、シャッタ１４及び１５と、ミラー１８と、により構成されている。
【００８４】
次に、上記光メモリシステムＳの概要動作について説明する。
【００８５】
始めに情報記録時の動作について説明する。
【００８６】
情報の記録時においては、先ず、記録すべきディジタル情報に対応する入力信号Ｓinが液晶空間光変調器１を駆動する駆動信号として当該液晶空間光変調器１に出力される。
【００８７】
一方、これと並行して、シャッタ１４は、ＣＰＵ９からの制御信号Ｓcl₁に基づいて、アルゴンレーザ１６から射出されハーフミラー１７において反射された記録信号光としてのアルゴンレーザ光Ｌaを液晶空間光変調器１の全面に渡って照射する。
【００８８】
そして、上記入力信号Ｓinにより駆動される液晶空間光変調器１により、アルゴンレーザ光Ｌaに対して当該入力信号Ｓinに基づく空間光変調処理が施される。このとき施される空間光変調処理は、液晶空間光変調器１の液晶面内の各画素ブロック（夫々に四つの正方形に並んだ画素により構成される画素ブロック）毎に、入力信号Ｓinに基づき上記２：４バランス変調法を用いてアルゴンレーザ光Ｌaの透過又は非透過を制御することにより、二次元的に実行される。
【００８９】
次に、空間光変調処理が施されたアルゴンレーザ光Ｌaはレンズ２により集光され、信号光Ｌsとして光メモリ３の情報記録面に照射される。
【００９０】
ここで、光メモリ３は、Ｙ方向（図３中縦方向）とθ方向（Ｙ方向に平行な光メモリ３の中心軸に垂直な面内における回転方向）に光メモリ３を移動又は回転させることが可能なＹθステージ４上に載置されており、例えば薄層化されたニオブ酸リチウム結晶を積層することにより形成されている。そして、液晶空間光変調器１により二次元的に空間光変調された信号光Ｌsが照射されることにより、入力信号Ｓinに対応する二次元情報が記録される。
【００９１】
このとき、上記信号光Ｌsの光メモリ３への照射と並行して、シャッタ１５が、ＣＰＵ９からの制御信号Ｓcl₂に基づいてアルゴンレーザ１６から射出されハーフミラー１７を透過した後にミラー１８において反射された記録参照光としてのアルゴンレーザ光Ｌbを射出し、当該アルゴンレーザ光Ｌbがアナモフィック光学系８（すなわち、アルゴンレーザ光Ｌbの光軸に垂直な面内の各方向によって倍率の異なる光学系）により変調された後、ミラー９を介して参照光Ｌrとして光メモリ３上の信号光Ｌsの照射位置に同時に照射される。これにより光メモリ３上の信号光Ｌsの照射位置において当該信号光Ｌsと参照光Ｌrとが相互に干渉し、この干渉に基づくホログラムにより入力信号Ｓinに含まれるディジタル情報が２：４バランス変調法により空間光変調された上で二次元情報として当該光メモリ３上に記録される。
【００９２】
次に、光メモリ３に記録された二次元情報の再生時の動作について説明する。
【００９３】
当該二次元情報の再生時においては、始めに、シャッタ１５がＣＰＵ９からの制御信号Ｓcl₂に基づいて、アルゴンレーザ１６から射出されハーフミラー１７を透過した後にミラー１８において反射された再生参照光としてのアルゴンレーザ光Ｌbを射出し、当該アルゴンレーザ光Ｌｂが情報記録時と同様にアナモフィック光学系８及びミラー７を介して光メモリ３上の再生すべき二次元情報が記録されている位置へ参照光Ｌrとして照射される。
【００９４】
そして、当該参照光Ｌrが光メモリ３上の当該二次元情報により変調されると共に反射され、その反射光がレンズ５により平行光である再生信号光Ｌpとされた後、ＣＣＤ素子６の受光面に入射され、当該ＣＣＤ素子６上の各画素により電気信号であるＣＣＤ検出信号Ｓpに変換されてビタビ検出器１０に出力される。
【００９５】
ここで、当該ＣＣＤ検出信号Ｓpについては、再生信号光Ｌpが照射されることによりＣＣＤ素子６の受光面内の各画素において生成された各ＣＣＤ検出信号Ｓpが、予め設定されている時間間隔毎に当該受光面における一画面分同時にビタビ検出器１０に出力される。
【００９６】
そして、ＣＣＤ素子６から出力されたＣＣＤ検出信号Ｓpは、ビタビ検出器１０に入力され、当該ＣＣＤ検出信号Ｓpに対して２：４バランス変調法に対応して簡略化されたビタビ復号処理が施され、入力信号Ｓinを推定する推定信号としての出力信号Ｓoutが出力され、当該入力信号Ｓinが再生される。
【００９７】
このとき、ＣＰＵ９は、メモリ１１との間で必要なデータの授受をメモリ信号Ｓzを用いて行いつつ上述した記録再生処理を制御すべく、上記制御信号Ｓcl₁及びＳcl₂を出力すると共に、ビタビ検出器１０における後述するビタビ復号処理を制御すべく制御信号Ｓcdを生成し、当該ビタビ検出器１０へ出力する。
【００９８】
次に、本発明に係るビタビ検出器１０の構成及び動作について、図４乃至図８を用いて説明する。なお、図４及び図５はビタビ検出器１０の細部構成を示すブロック図であり、図６は本発明にかかるビタビ復号処理を示すフローチャートであり、図７及び図８はビタビ復号処理により生き残りパスが決定されていく様子を示すトレリス線図である。
【００９９】
図４（ａ）に示すように、第１実施形態のビタビ検出器１０は、メモリ２０と、算出手段及び再生手段としての復号部２１と、により構成されている。
【０１００】
次に、動作を説明する。
【０１０１】
メモリ２０は、ＣＣＤ検出信号Ｓpが、所定の時間間隔毎にＣＣＤ素子６の受光面における一画面分同時に入力されてくると、当該一画面分のＣＣＤ検出信号Ｓpをそのまま一時的に記憶する。そして、ＣＰＵ９からの制御信号Ｓcdにより示される上記時刻（上記原理説明において、時刻ｉ、時刻ｉ−１等として説明した時刻）毎に、当該受光面における一受信ブロックに相当する四つの画素からの当該ＣＣＤ検出信号Ｓpを夫々別個に受信信号Ｓ₀乃至Ｓ₃として復号部２１へ出力する。
【０１０２】
このとき、メモリ２０は、一の受信ブロックの単位で相互に相隣接する受信ブロック毎に順に受信信号Ｓ₀乃至Ｓ₃を出力する。更にこの場合に、受信信号Ｓ₀は受信ブロックにおける左上の画素から生成されたＣＣＤ検出信号Ｓpが受信信号Ｓ₀として出力されるものであり、受信信号Ｓ₁は同じく左下の画素から生成されたＣＣＤ検出信号Ｓpが受信信号Ｓ₁として出力されるものであり、受信信号Ｓ₂は同じく右上の画素から生成されたＣＣＤ検出信号Ｓpが受信信号Ｓ₂として出力されるものであり、受信信号Ｓ₃は同じく右下の画素から生成されたＣＣＤ検出信号Ｓpが受信信号Ｓ₃として出力されるものである。
【０１０３】
そして、復号部２１は、受信信号Ｓ₀乃至Ｓ₃が入力されると、当該受信信号Ｓ₀乃至Ｓ₃に対して後述するビタビ復号処理を施し、上記出力信号Ｓoutを生成して出力する。
【０１０４】
次に、復号部２１の細部構成及び動作について、図４（ｂ）を用いて説明する。
【０１０５】
図４（ｂ）に示すように、復号部２１は、加算手段としてのメトリック計算部３０と、状態選択手段及びパスメトリック算出手段としての加算比較選択部３１と、パスメモリ３２と、パス選択部３３と、により構成されている。
【０１０６】
次に、動作を説明する。
【０１０７】
先ず、メトリック計算部３０は、上記受信信号Ｓ₀乃至Ｓ₃に基づいて各ノード（本実施形態の場合は、ノードＳ0乃至Ｓ5）毎の上記ノードメトリックを夫々計算し、夫々別個にノードメトリック信号Ｓs0乃至Ｓs5を生成して加算比較選択部３１へ出力する。
【０１０８】
そして、加算比較選択部３１は、入力されたノードメトリック信号Ｓs0乃至Ｓs5における各ノードメトリックに基づいて、各ノード毎に上記パスメトリックを計算し、更に当該各パスメトリックの中から最小の値を有するパスメトリックを選択し、当該選択されたパスメトリックを含むパスメトリック信号Ｓpmを生成してパスメモリ３２に出力する。
【０１０９】
次に、パスメモリ３２は、出力されたパスメトリックを各受信ブロック毎に別個に記憶し、全ての受信ブロックについてのパスメトリックの記憶が終了すると、それらをメトリック信号Ｓdpとしてパス選択部３３に出力する。
【０１１０】
そして、パス選択部３３は、メトリック信号Ｓdpとして入力されるパスメトリックの中から多数決法等の予め設定された選択方法により生き残りパスとなるべきパスメトリックを選択し、当該選択された生き残りパスの経路上にある各ノード（各時刻毎に一つに決まっている。）に対応するバランスコードの連続として上記出力信号Ｓoutを生成し、出力する。
【０１１１】
次に、本発明に係るノードメトリックの生成を行うメトリック計算部３０の細部構成及び動作について、図５を用いて説明する。
【０１１２】
図５に示すように、メトリック計算部３０は、上記受信信号Ｓ₀乃至Ｓ₃に基づいて夫々に加算処理を行ってノードメトリックを生成し、上記ノードメトリック信号Ｓs0乃至Ｓs5として出力する六つの加算器３５乃至４０を備えて構成されている。
【０１１３】
ここで、加算器３５はノードＳ0のノードメトリックを生成するためのものであり、当該ノードＳ0に対応するバランスコードが「００１１」であることから、上記式（１）によりノードメトリックＮＭ(i,0)を算出すべく、バランスコードの第１ビット「０」に対応する受信信号Ｓ₀（式（１）においてＰ_read(i,0|Ｐ_ref(0,0)＝０)に相当する。）と、同じく第２ビット「０」に対応する受信信号Ｓ₁（式（１）においてＰ_read(i,1|Ｐ_ref(0,1)＝０)に相当する。）とを加算し、その和を上記ノードメトリック信号Ｓs0とする。
【０１１４】
次に、加算器３６はノードＳ1のノードメトリックを生成するためのものであり、当該ノードＳ1に対応するバランスコードが「０１０１」であることから、上記式（１）によりノードメトリックＮＭ(i,1)を算出すべく、バランスコードの第１ビット「０」に対応する受信信号Ｓ₀と、同じく第３ビット「０」に対応する受信信号Ｓ₂（式（１）においてＰ_read(i,2|Ｐ_ref(0,2)＝０)に相当する。）とを加算し、その和を上記ノードメトリック信号Ｓs1とする。
【０１１５】
加算器３７はノードＳ2のノードメトリックを生成するためのものであり、当該ノードＳ2に対応するバランスコードが「０１１０」であることから、上記式（１）によりノードメトリックＮＭ(i,2)を算出すべく、バランスコードの第１ビット「０」に対応する受信信号Ｓ₀と、同じく第４ビット「０」に対応する受信信号Ｓ₃（式（１）においてＰ_read(i,3|Ｐ_ref(0,3)＝０)に相当する。）とを加算し、その和を上記ノードメトリック信号Ｓs2とする。
【０１１６】
加算器３８はノードＳ3のノードメトリックを生成するためのものであり、当該ノードＳ3に対応するバランスコードが「１００１」であることから、上記式（１）によりノードメトリックＮＭ(i,3)を算出すべく、バランスコードの第２ビット「０」に対応する受信信号Ｓ₁と、同じく第３ビット「０」に対応する受信信号Ｓ₂とを加算し、その和を上記ノードメトリック信号Ｓs3とする。
【０１１７】
更に、加算器３９はノードＳ4のノードメトリックを生成するためのものであり、当該ノードＳ4に対応するバランスコードが「１０１０」であることから、上記式（１）によりノードメトリックＮＭ(i,4)を算出すべく、バランスコードの第２ビット「０」に対応する受信信号Ｓ₁と、同じく第４ビット「０」に対応する受信信号Ｓ₃とを加算し、その和を上記ノードメトリック信号Ｓs4とする。
【０１１８】
最後に、加算器４０はノードＳ5のノードメトリックを生成するためのものであり、当該ノードＳ5に対応するバランスコードが「１１００」であることから、上記式（１）によりノードメトリックＮＭ(i,5)を算出すべく、バランスコードの第３ビット「０」に対応する受信信号Ｓ₂と、同じく第４ビット「０」に対応する受信信号Ｓ₃とを加算し、その和を上記ノードメトリック信号Ｓs５とする。
【０１１９】
次に、上述した構成を有するビタビ検出器１０における本発明のビタビ処理に全体について、図６に示すフローチャートを用いて説明する。
【０１２０】
ビタビ検出器１０におけるビタビ復号処理においては、始めに、加算比較選択部３１内のパスメトリックを一時的に記憶しておく記憶部を初期化し（ステップＳ１）、次に、メモリ２０から時刻ｉにおいて一の受信ブロックに対応する受信信号Ｓ₀乃至Ｓ₃を復号部２１内のメトリック計算部３０に読み込む（ステップＳ２）。
【０１２１】
次に、各ノード（状態）の番号を示すパラメータｊを初期化する（ステップＳ３）。そして、時刻ｉ−１の各ノードのうち、現在対象となっている時刻ｉのノードに接続されているノード夫々のパスメトリックの中で最小の値を有するパスメトリックを選択し、当該パスメトリックの番号（インデックス）をＪ_selectedとする（ステップＳ４）。
【０１２２】
次に、加算比較選択部３１内に各ノード毎に設けられている領域内であるパスメモリ（ｊ）にパスメモリ（Ｊ_selected）の内容、すなわち、時刻ｉ−１までに形成されているパスの経歴を格納する（ステップＳ５）。
【０１２３】
そして、ノード（状態）Ｓjに対応する予測ブロックを取得し（ステップＳ６）、当該取得した予測ブロック内の各ビットの値に基づいて、ステップＳ２において読み込んだ受信信号Ｓ₀乃至Ｓ₃から式（１）に基づいて各ノードメトリックをメトリック計算部３０において計算し（ステップＳ７）、更にその計算結果を用いて加算比較選択部３１において式（１）に基づき各ノード毎のパスメトリックを計算する（ステップＳ８）。なお、第１実施形態のメトリック計算部３０においては、各加算器３５乃至４０に対する接続により上記ステップＳ６及びＳ７の処理が代用されていることとなる。
【０１２４】
そして、一つのノードについて時刻ｉにおけるパスメトリックの計算が終了すると、パラメータｊをインクリメントし（ステップＳ９）、次に、インクリメント後のパラメータｊの値に基づいて全てのノードについてステップＳ４乃至Ｓ９の処理が完了しているかを判定する（ステップＳ１０）。
【０１２５】
次に、ステップＳ１０の判定において、全てのノードについて処理が完了していないとき、すなわち、インクリメント後のパラメータｊの値が５以下であったときは（ステップＳ１０；Ｎｏ）、ステップＳ４に戻って次のノードに対してステップＳ４乃至Ｓ９の動作を繰り返す。
【０１２６】
一方、ステップＳの判定において、全てのノードについて処理が完了しているとき、すなわち、インクリメント後のパラメータｊの値が６であったときは（ステップＳ１０；Ｙｅｓ）、次に、時刻ｉをインクリメントする（ステップＳ１１）。
【０１２７】
そして、全ての時刻についてステップＳ２乃至Ｓ１１の処理が終了したか、すなわち、一度にメモリ２０に記憶された全てのＣＣＤ検出信号Ｓpについてビタビ復号処理が完了したか否かが判定され（ステップＳ１２）、終了していないときは（ステップＳ１２；Ｎｏ）、ステップＳ２に戻って次の時刻に対応する受光ブロック（すなわち、ＣＣＤ素子６の受光面上で隣接している受光ブロック）からの受光信号Ｓ₀乃至Ｓ₃に対してステップＳ２乃至Ｓ１１の処理を実行すべくステップＳ２に戻り、一方、全ての時刻について処理が終了しているときは（ステップＳ１２；Ｙｅｓ）、次に、従来と同様のビタビ復号における未マージの処理及び多数決選択をパスメモリ３２及びパス選択部３３を用いて行う（ステップＳ１３）。
【０１２８】
そして、ＣＣＤ素子６の受光部一画面分の処理が終了したら、次に、再生すべき全てのディジタル情報に対応する全ての画面について処理が終了したか否かを確認し（ステップＳ１４）、終了しているときは（ステップＳ１４；Ｙｅｓ）そのまま処理を終了し、ステップＳ１４の判定において終了していないときは（ステップＳ１４；Ｎｏ）、次に一画面分のＣＣＤ検出信号Ｓpをメモリ２０内に取り込み（ステップＳ１５）、当該取り込んだＣＣＤ検出信号Ｓpに対して上述した処理を繰り返すべくステップＳ１へ戻る。
【０１２９】
次に、これまで説明した処理によりパスの経歴が決定されて最終的に生き残りパスが決定され、出力信号Ｓoutが生成されるまでの流れを図７及ぶ図８のトレリス線図を用いて略説する。
【０１３０】
図７及び図８に示すように、パスの経歴が決定されるまでには、先ず、時刻ｉ−１から時刻ｉ間のブランチが上記表３及び上記ノードメトリック並びにパスメトリックに基づき全てのノードについて選ばれると（図７（ａ）及び（ｂ））、次に、時刻ｉ−２から時刻ｉ−１の間で選択されたブランチの一部はその行き先がなくなるので（図７（ｂ）破線参照）、そのようなブランチは破棄される。
【０１３１】
次に、今度は時刻ｉ−２まで残っていたパスの一つが行き先を失い（図８（ａ）破線参照）、この時点で時刻ｉ−２までのパスが一本化する。その結果、当該一本化されたパス上にあるノードに対応するバランスコードの連続として時刻ｉ−２までの出力信号Ｓoutが決定するのである。以降は、この処理が繰り返され、最終的に全時刻（すなわち一画面全体）について一本の生き残りパスが決定され、最終的な出力信号Ｓoutが生き残りパス上にある各ノードに対応するバランスコードの連続として決定される。
【０１３２】
以上説明したように、第１実施形態の光メモリシステムＳにおけるビタビ検出器１０の動作によれば、予め設定されているノード毎の予測ブロックと受信ブロックとの比較によりビタビ復号処理を行ってディジタル情報を再生するので、簡易な構成で２：４バランス変調法に適合して精度よくディジタル情報を再生することができる。
【０１３３】
また、加算処理及び選択処理のみでノード毎のノードメトリック（尤度）を算出できるので、いわゆる二乗計算をすることなく尤度を算出でき、簡易な構成で精度よくディジタル情報を再生することができる。
【０１３４】
更に、一の受信ブロック内に含まれる画素の数が４であるので、再生精度を低減することなく簡易な処理でディジタル情報を再生することができる。
【０１３５】
更にまた、二次元ホログラフィックメモリである光メモリ３から二次元的に記録されているディジタル情報再生する際に、簡易な処理で再生することができる。
（III）第２実施形態
次に、本発明に係る他の実施形態である第２実施形態について、図９を用いて説明する。なお、図９は第２実施形態に係るメトリック計算部の構成を示すブロック図である。
【０１３６】
また、以下の第２実施形態においては、メトリック計算部以外の構成は第１実施形態の光メモリシステムＳと同様であるので、細部の説明は省略する。
【０１３７】
上述した第１実施形態では、上記式（１）に基づいてノードメトリック及びパスメトリックを算出したビタビアルゴリズムを適用したが、第２実施形態では上記式（２）に基づいてノードメトリック及びパスメトリックを算出する。すなわち、直前の時刻におけるパスメトリックについては（図６ステップＳ４参照）、その値が最大であるパスメトリックをその直前の時刻におけるパスメトリックとして選択し、更に、ノードメトリックの計算（図６ステップＳ７参照）においては、予測ブロックにおける「１」に対応する画素に対応する受信ブロックの画素からのＣＣＤ検出信号Ｓｐを加算してノードメトリックを算出する。
【０１３８】
このため、第２実施形態のメトリック計算部３０’においては、図９に示すように、加算器４１はノードＳ0のノードメトリックを生成するためのものであり、当該ノードＳ0に対応するバランスコードが「００１１」であることから、上記式（２）によりノードメトリックＮＭ(i,0)を算出すべく、バランスコードの第３ビット「１」に対応する受信信号Ｓ₂（式（１）においてＰ_read(i,2|Ｐ_ref(0,2)＝１)に相当する。）と、同じく第４ビット「１」に対応する受信信号Ｓ₃(式（１）においてＰ_read(i,3|Ｐ_ref(0,3)＝１)に相当する。）とを加算し、その和を上記ノードメトリック信号Ｓs0とする。
【０１３９】
次に、加算器４２はノードＳ1のノードメトリックを生成するためのものであり、当該ノードＳ1に対応するバランスコードが「０１０１」であることから、上記式（２）によりノードメトリックＮＭ(i,1)を算出すべく、バランスコードの第２ビット「１」に対応する受信信号Ｓ₁（式（１）においてＰ_read(i,1|Ｐ_ref(0,1)＝１)に相当する。）と、同じく第４ビット「１」に対応する受信信号Ｓ₃とを加算し、その和を上記ノードメトリック信号Ｓs1とする。
【０１４０】
加算器４３はノードＳ2のノードメトリックを生成するためのものであり、当該ノードＳ2に対応するバランスコードが「０１１０」であることから、上記式（２）によりノードメトリックＮＭ(i,2)を算出すべく、バランスコードの第２ビット「１」に対応する受信信号Ｓ₁と、同じく第３ビット「１」に対応する受信信号Ｓ₂とを加算し、その和を上記ノードメトリック信号Ｓs2とする。
【０１４１】
加算器４４はノードＳ3のノードメトリックを生成するためのものであり、当該ノードＳ3に対応するバランスコードが「１００１」であることから、上記式（２）によりノードメトリックＮＭ(i,3)を算出すべく、バランスコードの第１ビット「１」に対応する受信信号Ｓ₀（式（１）においてＰ_read(i,0|Ｐ_ref(0,0)＝１)に相当する。）と、同じく第４ビット「１」に対応する受信信号Ｓ₃とを加算し、その和を上記ノードメトリック信号Ｓs3とする。
【０１４２】
更に、加算器４５はノードＳ4のノードメトリックを生成するためのものであり、当該ノードＳ4に対応するバランスコードが「１０１０」であることから、上記式（２）によりノードメトリックＮＭ(i,4)を算出すべく、バランスコードの第１ビット「１」に対応する受信信号Ｓ₀と、同じく第３ビット「０」に対応する受信信号Ｓ₂とを加算し、その和を上記ノードメトリック信号Ｓs4とする。
【０１４３】
最後に、加算器４６はノードＳ5のノードメトリックを生成するためのものであり、当該ノードＳ5に対応するバランスコードが「１１００」であることから、上記式（２）によりノードメトリックＮＭ(i,5)を算出すべく、バランスコードの第１ビット「１」に対応する受信信号Ｓ₀と、同じく第２ビット「１」に対応する受信信号Ｓ₁とを加算し、その和を上記ノードメトリック信号Ｓs５とする。
【０１４４】
そして、実際の処理においては、上述したように、図６におけるステップＳ４及びＳ７が式（２）に対応して変更され、ビタビ復号処理が実行される。
【０１４５】
その他の処理は第１実施形態の処理と同様であるで細部の説明は省略する。
【０１４６】
以上説明した第２実施形態によっても、基本的に第１実施形態と変わらないビタビ復号の簡略化による効果を得ることができる。
（IV）第３実施形態
次に、本発明に係る他の実施形態である第３実施形態について、図１０を用いて説明する。なお、図１０は第３実施形態に係るメトリック計算部の構成を示すブロック図である。
【０１４７】
また、以下の第３実施形態においては、メトリック計算部以外の構成は第１実施形態の光メモリシステムＳと同様であるので、細部の説明は省略する。
【０１４８】
上述した第１実施形態では、そのメトリック計算部３０において、各加算器への受信信号Ｓ₀乃至Ｓ₃の接続態様を変化させることにより各状態毎の予測ブロックの内容に対応したノードメトリックの生成を行ったが、第３実施形態においては、予測ブロックにおけるビットの内容に応じてスイッチを切りかえることにより受信信号Ｓ₀乃至Ｓ₃の中から加算される受信信号を選択し、これにより、時分割的に、各ノードに対応するノードメトリック信号Ｓs0乃至Ｓs 5を生成する。
【０１４９】
このため、第３実施形態のメトリック計算部３０”は、スイッチ５３乃至５６と、ゼロレベル発生器５１と、予測ブロックメモリ５２と、加算器５０と、により構成されている。
【０１５０】
このとき、各受信信号Ｓ₀乃至Ｓ₃は夫々別個にスイッチ５３乃至５６の一方の端子に接続されており、更に、ゼロレベル発生器５１からのゼロレベル信号Ｓcz（常にゼロレベルを有している。）は夫々にスイッチ５３乃至５６の他方の端子に接続されている。
【０１５１】
そして、各スイッチ５３乃至５６は、予測ブロックメモリ５２からの各制御信号Ｓc0乃至Ｓc3が「ＨＩＧＨ」レベルのときに夫々受信信号Ｓ₀乃至Ｓ₃側に切り換えられ、「ＨＩＧＨ」レベルでないときにゼロレベル信号Ｓcz側に切り換えられる。
【０１５２】
このとき、予測ブロックメモリ５２は、各ノード毎の予測ブロックを記憶しており、各ノードに対応する予測ブロックの夫々において、対応するバランスコードにおける第１ビット（予測ブロックにおける左上のビット）が「０」のときに「ＨＩＧＨ」レベルとなる上記制御信号Ｓc0を生成してスイッチ５３へ出力し、対応するバランスコードにおける第２ビット（予測ブロックにおける左下のビット）が「０」のときに「ＨＩＧＨ」レベルとなる上記制御信号Ｓc1を生成してスイッチ５４へ出力し、対応するバランスコードにおける第３ビット（予測ブロックにおける右上のビット）が「０」のときに「ＨＩＧＨ」レベルとなる上記制御信号Ｓc2を生成してスイッチ５５へ出力し、対応するバランスコードにおける第４ビット（予測ブロックにおける右下のビット）が「０」のときに「ＨＩＧＨ」レベルとなる上記制御信号Ｓc3を生成してスイッチ５６へ出力する。
【０１５３】
そして、加算器５０は、各スイッチ５３乃至５６から出力されるスイッチ信号Ｓsw0乃至Ｓsw3を加算し、上記ノードメトリック信号Ｓs0乃至Ｓs5を相互に時分割的に出力する。
【０１５４】
より具体的には、ノードメトリック信号Ｓs0を生成するタイミングにおいては、ノードＳ0に対応するバランスコードが「００１１」であることから、制御信号Ｓc0及びＳc1が「ＨＩＧＨ」レベルとなり、これにより、受信信号Ｓ₀及びＳ₁が夫々スイッチ信号Ｓsw0及びＳsw1として加算器５０へ出力される。このとき、スイッチ信号Ｓsw2及びＳsw3としてはゼロレベル信号Ｓczがそのまま出力されるので、結果として、ノードメトリック信号Ｓs0としては、第１実施形態の場合と同様に、受信信号Ｓ₀と受信信号Ｓ₁とが加算されたものが出力される。
【０１５５】
一方、ノードメトリック信号Ｓs1を生成するタイミングにおいては、ノードＳ1に対応するバランスコードが「０１０１」であることから、制御信号Ｓc0及びＳc2が「ＨＩＧＨ」レベルとなり、これにより、受信信号Ｓ₀及びＳ₂が夫々スイッチ信号Ｓsw0及びＳsw2として加算器５０へ出力される。このとき、スイッチ信号Ｓsw1及びＳsw3としてはゼロレベル信号Ｓczがそのまま出力されるので、結果として、ノードメトリック信号Ｓs1としては、第１実施形態の場合と同様に、受信信号Ｓ₀と受信信号Ｓ₂とが加算されたものが出力される。
【０１５６】
以下、同様にして、ノードメトリック信号Ｓs2を生成するタイミングにおいては、ノードＳ2に対応するバランスコードが「０１１０」であることから、制御信号Ｓc0及びＳc3が「ＨＩＧＨ」レベルとなり、結果として、受信信号Ｓ₀と受信信号Ｓ₃とが加算されたものがノードメトリック信号Ｓs２として出力される。
【０１５７】
更に、ノードメトリック信号Ｓs3を生成するタイミングにおいては、ノードＳ3に対応するバランスコードが「１００１」であることから、制御信号Ｓc1及びＳc2が「ＨＩＧＨ」レベルとなり、結果として、受信信号Ｓ₁と受信信号Ｓ₂が加算されたものがノードメトリック信号Ｓs3として出力される。
【０１５８】
また、ノードメトリック信号Ｓs4を生成するタイミングにおいては、ノードＳ4に対応するバランスコードが「１０１０」であることから、制御信号Ｓc1及びＳc3が「ＨＩＧＨ」レベルとなり、結果として、受信信号Ｓ₁と受信信号Ｓ₃とが加算されたものがノードメトリック信号Ｓs4として出力される。
【０１５９】
最後に、ノードメトリック信号Ｓs5を生成するタイミングにおいては、ノードＳ5に対応するバランスコードが「１１００」であることから、制御信号Ｓc2及びＳc3が「ＨＩＧＨ」レベルとなり、結果として、受信信号Ｓ₂と受信信号Ｓ₃とが加算されたものがノードメトリック信号Ｓs5として出力される。
【０１６０】
そして、第３実施形態の加算比較選択部においては、全てのノードメトリック信号が出そろってからパスメトリックの生成に移行する。
【０１６１】
その他の処理は第１実施形態の処理と同様であるで細部の説明は省略する。
【０１６２】
以上説明した第３実施形態によれば、基本的に第１実施形態と変わらないビタビ復号の簡略化による効果を得ることができると共に、回路構成に必要な面積を低減させることができるという効果を奏する。
【０１６３】
なお、上記第３実施形態において、上記第２実施形態と同様の処理によりノードメトリック及びパスメトリックを生成する場合には、上記各制御信号Ｓc0乃至Ｓc3における論理を逆にする、すなわち、各ノードに対応する予測ブロックの夫々において、対応するバランスコードにおける第１ビット乃至第４ビットが夫々に「１」であるときに夫々に「ＨＩＧＨ」レベルとなる上記制御信号Ｓc0乃至Ｓc3を生成して夫々スイッチ５３乃至５６へ出力するように構成すればよい。
【０１６４】
なお、上述の各実施形態においては、上記２：４バランス変調法により変調された場合について説明したが、これ以外に、例えば、５ビットのディジタル情報を８個の画素を有する受信ブロック及び予測ブロックを用いて記録再生する５：８バランス変調法等に対しても本発明は適用することができる。
【０１６５】
また、上述の各実施形態においては、ＣＣＤ素子６において一度に受光した再生信号光Ｌrに対応するＣＣＤ検出信号Ｓpを一画面分のみ一度にメモリ２０に記憶し、その記憶したＣＣＤ検出信号Ｓpのうち一の受信ブロックに対応するＣＣＤ検出信号Ｓpを当該受信ブロック毎に順次読み出し、当該メモリ２０から読み出した時系列に沿って本発明のビタビ復号処理を施したが、これ以外に、ＣＣＤ検出信号Ｓpを複数画面分メモリ２０に記憶しておき、各画面内における同じ位置の受信ブロックに対して、当該複数画面が形成された時系列に沿って本発明のビタビ復号処理を施す構成とすることもできる。
【０１６６】
【実施例】
次に、上述した第１実施形態の場合について、２：４バランス変調法及び５：８バランス変調法を用いた場合のエラーレートに関する効果を具体的に図１１を用いて説明する。なお、図１１は上記２：４バランス変調法（図１１中菱形で示す。）及び５：８バランス変調法（図１１中正方形で示す。）を用いた場合のエラーレートの変化と上記従来の差分コーディング法（図１１中三角形で示す。）を用いた場合のエラーレートの比較を示すものであり、その縦軸はビットエラーレートを示し、その横軸は光振幅に換算したＳ／Ｎ（Signal/Noise）比を示している。
【０１６７】
図１１から明らかなように、２：４バランス変調法に本発明を組み合わせた場合には、差分コーディング法と同じ利用効率ではあるがそのエラーレートは半分に抑制されている。
【０１６８】
一方、５：８バランス変調法に本発明を組み合わせた場合には、エラーレートを差分コーディング法と同程度に抑制しつつ、利用効率については差分コーディング法に対し５／４倍とすることができることが判る。すなわち、一般に、符号化効率を向上させた場合には、対応するエラーレートは悪化することとなるが、本発明を用いることにより、５：８バランス変調法を用いた場合でも差分コーディング法を用いる場合と同程度のエラーレートに抑制することができる。
【０１６９】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、一の画素ブロック内の異なる記録レベルを有する画素の数同士の比を全ての画素ブロックについて同じとして予め設定されている当該異なる記録レベルを有する画素の配置態様と当該画素毎の検出信号に基づいてビタビ復号方式によりディジタル情報を再生するので、当該変調方法に適合すると共に簡易な構成で精度よくディジタル情報を再生することができる。
【０１７０】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加えて、加算処理及び選択処理のみで対象状態に対応するメトリックを算出できるので、いわゆる二乗計算をすることなくメトリックを算出でき、簡易な構成で精度よくディジタル情報を再生することができる。
【０１７１】
請求項３に記載の発明によれば、請求項１又は２に記載の発明の効果に加えて、一の画素ブロック内に含まれる画素の数が４以上であるので、再生精度を低減することなく簡易な処理でディジタル情報を再生することができる。
【０１７２】
請求項４に記載の発明によれば、請求項１から３のいずれか一項に記載の発明の効果に加えて、二次元ホログラフィックメモリから二次元的に記録されているディジタル情報再生する際に、簡易な処理で再生することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図であり、（ａ）は受信ブロックの例を説明する図であり、（ｂ）は予測ブロックの例を説明する図である。
【図２】ブランチの選択を説明する図である。
【図３】第１実施形態の光メモリシステムの概要構成を示すブロック図である。
【図４】ビタビ検出器の構成を示すブロック図であり、（ａ）はビタビ検出器の細部構成を示すブロック図であり、（ｂ）は復号部の細部構成を示すブロック図である。
【図５】第１実施形態のメトリック計算部の細部構成を示すブロック図である。
【図６】第１実施形態のビタビ復号処理を示すフローチャートである。
【図７】ビタビ復号処理の流れを例示する図（Ｉ）であり、（ａ）はブランチ計算段階を示す図であり、（ｂ）はブランチ選択段階を示す図である。
【図８】ビタビ復号処理の流れを例示する図（II）であり、（ａ）はパス選択段階を示す図であり、（ｂ）はノード決定段階を示す図である。
【図９】第２実施形態のメトリック計算部の細部構成を示すブロック図である。
【図１０】第３実施形態のメトリック計算部の細部構成を示すブロック図である。
【図１１】本発明の効果を示すグラフ図である。
【図１２】一般的なビタビ復号処理の流れを例示する図である。
【符号の説明】
１…液晶空間光変調器
２、５…レンズ
３…光メモリ
４…Ｙθステージ
６…ＣＣＤ素子
７、１８…ミラー
８…アナモフィック光学系
９…ＣＰＵ
１０…ビタビ検出器
１１、２０…メモリ
１４、１５…シャッタ
１６…アルゴンレーザ
１７…ハーフミラー
２１…復号部
３０、３０’、３０”…メトリック計算部
３１…加算比較選択部
３２…パスメモリ
３３…パス選択部
３５、３６、３７、３８、３９、４０、４１、４２、４３、４４、４５、４６、５０…加算器
５１…ゼロレベル発生器
５２…予測ブロックメモリ
Ｓ…光メモリシステム
Ｂ_i…受信ブロック
Ｅ…予測ブロック
Ｓ0、Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5…ノード
Ｓcl₁、Ｓcl₂、Ｓcd、Ｓc0、Ｓc1、Ｓc2、Ｓc3…制御信号
Ｓz…メモリ信号
Ｓp…ＣＣＤ検出信号
Ｓout…出力信号
Ｓin…入力信号
Ｓ₀、Ｓ₁、Ｓ₂、Ｓ₃…受信信号
Ｓs0、Ｓs1、Ｓs2、Ｓs3、Ｓs4、Ｓs5…ノードメトリック信号
Ｓpm…パスメトリック信号
Ｓdp…メトリック信号
Ｓcz…ゼロレベル信号
Ｓsw0、Ｓsw1、Ｓsw2、Ｓsw3…スイッチ信号
Ｌa、Ｌb…アルゴンレーザ光
Ｌs…信号光
Ｌp…再生信号光
Ｌr…参照光[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of a digital information reproducing apparatus using a maximum likelihood decoding method. More specifically, the present invention records information two-dimensionally using so-called holography (coherent two-light interference phenomenon). The present invention belongs to the technical field of a digital information reproducing apparatus using a Viterbi decoding method suitable for application to an optical memory system for reproducing this.
[0002]
[Prior art]
In recent years, optical memory systems that record and reproduce digital information two-dimensionally using holography are attracting attention as high-density information recording and reproducing devices.
[0003]
  In this optical memory system, when digital information is recorded, a transmissive spatial light modulation element composed of a plurality of pixels (specifically, for example, a liquid crystal having a plurality of pixels).Light modulatorEtc.) is used to spatially modulate the coherent recording signal light based on the digital information to be recorded, and to interfere with the spatial light modulated recording signal light and the coherent recording reference light emitted separately. Two-dimensional diffracted light is generated, and an image formed by the diffracted light is recorded on a recording medium as two-dimensional information corresponding to digital information.
[0004]
At this time, as the recording medium, for example, a volume hologram recording element formed by laminating a plurality of lithium niobate layers is used.
[0005]
On the other hand, when the digital information is reproduced by reading the two-dimensional information from the recording medium on which the two-dimensional information is recorded, the reproduction reference light (the recording reference light and the recording reference light) is coherent to the two-dimensional information. The reflected light generated by irradiating the recording medium with the same incident angle is received by a light receiving element having a plurality of pixels to generate an output signal, and the generated output signal is Used to reproduce the original digital information.
[0006]
Here, the above-described optical memory system has an advantage that digital information can be recorded and reproduced as two-dimensional information with a large recording capacity and at a high speed, but on the other hand, the optical system is not uniform, the crystal used as a recording medium is shifted, or There is a problem that unnecessary optical interference occurs due to distortion and appears as uneven light intensity on the hologram reproduction image, and as a result, accurate digital information cannot be reproduced.
[0007]
In addition, a light beam such as a laser beam that is actually used for recording / reproduction in an optical memory system is not a light beam having uniform brightness over the entire cross section, but has a so-called Gaussian distribution with a bright central part and a dark peripheral part. Thus, the peripheral portion of the hologram reproduction image becomes darker than the central portion. Then, if it is determined whether the detection value in each pixel indicates “0” or “1” using a uniform threshold value over the entire surface of such a hologram reproduction image, the hologram The error rate in the reproduced digital information may be deteriorated due to uneven brightness on the reproduced image.
[0008]
Therefore, in order to make up for such disadvantages in the optical memory system, a so-called differential coding method has been conventionally used.
[0009]
Here, the differential coding method is a method in which the received light brightness of two adjacent pixels in the light receiving element is compared at the time of light reception, and the light reception result of each pixel is “0” in digital information to be reproduced due to the magnitude relationship. The digital information is modulated when the digital information is recorded so that it can be discriminated whether it indicates “1” or “1”. (That is, it is possible to determine whether it is “0” or “1”).
[0010]
At this time, the differential coding method is expanded, and the digital value is discriminated by comparing the received light intensity within a range of a group of three or more adjacent pixels (hereinafter, this group is referred to as a pixel block). A method is conceivable. More specifically, for example, for each pixel in a pixel block composed of four adjacent pixels, two pixels indicate “0” in the digital information to be recorded, and the remaining pixels also indicate “1”. If all of the pixel blocks are modulated in a two-dimensional manner, when they are reproduced two-dimensionally, for the pixels in each pixel block, two pixels having a large received light intensity are selected and their detection values are respectively set to “ 1 ”, and the detection values of the remaining two pixels are determined to be“ 0 ”, respectively, so that digital information can be reproduced.
[0011]
In addition to this, in contrast to the above, two pixels are selected from those having a low received luminance in one pixel block, and the detection values thereof are determined to be “0” and the detection values of the remaining pixels are determined to be “1”. May be.
[0012]
Thus, when digital information is recorded, the existence ratio in the one pixel block of the pixel indicating “0” in the digital information and the pixel indicating “1” in the digital information in one pixel block is set to all pixels. According to the recording modulation method in which the block is made constant, it is considered that the detection accuracy can be improved with respect to the low frequency luminance unevenness. Here, hereinafter, a reproduction method in which n pixels are selected in order from the pixel having the highest light reception luminance within one pixel block, the detection value thereof is determined as “1”, and the detection values of the remaining pixels are determined as “0”. Is a top n selection method, and conversely, n pixels are selected in order from the pixel with the lowest received light intensity, the detection value is determined as “0”, and the detection value of the remaining pixels is determined as “1”. This is referred to as a bottom n selection method.
[0013]
On the other hand, when the size of one pixel block is set to be larger than before, that is, when the number of pixels included in one pixel portion is increased, the above-described difference coding method using four pixels as one pixel block is used. The degree of freedom of the pattern (the pattern of positional combination of the pixel indicating “0” and the pixel indicating “1” in one pixel block) increases, and the bit redundancy in the digital information to be recorded is increased. It has the advantage that it can be reduced.
[0014]
Specifically, in the differential coding method using two pixels as one pixel block, two pixels are required to represent one bit in digital information to be recorded, so that the utilization efficiency is 50%. When there are four pixels and the same number of pixels indicating “0” and “1” in each pixel block, the number of patterns in one pixel block (that is, pixels indicating “0”) And the number of positional combinations of pixels indicating “1”) is 6 (=_FourC₂) (About 2.58 bits in terms of the number of bits), and the maximum utilization efficiency is 64.6%. Further, when the same number of pixels each having “0” and “1” are present in each pixel block, the utilization efficiency is improved to 76.6% at the maximum.
[0015]
At this time, in the pixel block having an even number of pixels, the same number of pixels indicating “0” and “1” exists in one pixel block for all pixel blocks. It is possible to set a large number of the above-mentioned patterns. Therefore, even if the number of pixels in one pixel block is the same, the number ratio of the number of pixels indicating “0” and the number of pixels indicating “1” is not 1: 1. It is possible to perform modulation with less redundancy. Hereinafter, in the recording / reproduction of digital information using a hologram, the modulation method for performing modulation so that the same number of “0” pixels and “1” pixels exist in one pixel block in all pixel blocks is balanced. This is referred to as a modulation method.
[0016]
Here, using the balance modulation method, 4-bit digital information (hereinafter, digital information modulated and recorded / reproduced by the balance modulation method is referred to as a balance code) “0” in a pixel block including four pixels. Table 1 shows an example of a correspondence relationship when expressed as a change in the positional pattern of a pixel indicating “1” and a pixel indicating “1”.
[0017]
[Table 1]

In Table 1, the first bit of the balance code (in the following description, each bit in the balance code is referred to as the first bit, the second bit,... Starting from the leftmost bit of the balance code). Corresponds to the upper left pixel in the pixel block including four pixels, the second bit corresponds to the lower left pixel in the pixel block, the third bit corresponds to the upper right pixel in the pixel block, and the fourth bit corresponds to the This corresponds to the lower right pixel in the pixel block. For each pixel, the pixel shown in black (corresponding to the pixel that blocks the recording signal light in the spatial light modulator) corresponds to “0” in the balance code and is shown in white. A pixel (also corresponding to a pixel that transmits recording signal light) corresponds to “1”.
[0018]
Here, increasing the number of pixels in one pixel block has the advantage that the bit redundancy as described above can be reduced, but also incorporates a new defect. That is, the probability of detecting error data at the time of detection increases as the degree of freedom of the pixel block increases. In addition, since the physical area as one pixel block is expanded, it becomes vulnerable to luminance unevenness having a relatively high spatial frequency, which may cause an increase in error data. It has been clarified experimentally. That is, from the viewpoint of only the bit error rate, it can be said that the differential coding method is superior to the balance modulation method.
[0019]
On the other hand, as a technique for reducing the error rate at the time of detection, a decoding method called a so-called maximum likelihood decoding method has recently attracted attention.
[0020]
In this maximum likelihood decoding method, received data is not processed individually for each time-division block, but decoding is performed by treating data received from the past to the present and the future as a continuous data sequence.
[0021]
Then, at the time of modulation corresponding to this decoding, a sequential rule is given to information code allocation when expressing digital information, and at the time of decoding, among all decoded data sequences based on the rule, from the received sequence before decoding. The most likely decoded data sequence is selected and output. When such maximum likelihood decoding is performed, the obtained decoded data sequence always conforms to a predetermined rule. Therefore, for example, a pattern that does not apply to the rule used for modulation at the time of decoding only with the top n selection method. Also, the pixel block that is discriminated as a pixel block is converted to the closest information code that satisfies the rule used for modulation by the maximum likelihood decoding method, so the information code recorded as the pixel block is detected as an error. The possibility that it will be lost will increase.
[0022]
Here, the maximum likelihood decoding method has a disadvantage that the bit efficiency is reduced because the information code to be assigned is limited by giving regularity at the time of modulation, but on the other hand, if the size of the pixel block is more than a certain level. For example, it is conceivable that an error rate comparable to that of the differential coding method can be obtained while maintaining bit utilization efficiency exceeding 50%.
[0023]
Next, as a specific example in which the maximum likelihood decoding method is applied to the balance modulation method, a 2: 4 balance modulation method in which a 4-bit balance code is assigned to 2-bit digital information will be described.
[0024]
First, the conversion table embodied in the modulation rule in the 2: 4 balance modulation method is shown in Table 2 below.
[0025]
[Table 2]

Here, in the example of Table 2, since the balance code after conversion is determined by the balance code before one sample timing and the information bit of the current sample timing, it is convenient to perform six types of post-conversion for one information bit. There will be a balance code.
[0026]
At this time, it is possible to use only one type of conversion table without depending on the balance code of the immediately preceding sample timing for modulation of the digital information. However, the pixel pattern in the pixel block is not biased and the 4-bit pixel concerned In order to generate all patterns uniformly, it is desirable to provide a plurality of types of conversion tables as shown in Table 2 in advance.
[0027]
Further, the conversion table has other features. That is, when discriminating the balance code during reproduction, an error is likely to occur in which a detection value corresponding to one “1” and a detection value corresponding to one “0” are interchanged, but two detection values are interchanged. It has been found that such errors rarely occur. Therefore, in the conversion table of Table 2, the balance code after the conversion is assigned so that only one bit of information bits after decoding is generated when an error occurs that changes one by one.
[0028]
Next, an outline of the Viterbi decoding method considered to be most suitable as the maximum likelihood decoding method actually used as the above-described optical memory system will be described.
[0029]
In the Viterbi decoding method, a series of received received data sequences is regarded as a sequence output as a result of a dynamic system operating while repeating state transitions, and state transitions with time elapse are based on the received data sequences. The decoding value is determined while tracking.
[0030]
When this Viterbi decoding method is applied to the balance modulation method, each balance code itself is regarded as a separate state variable. Therefore, the conversion table shown in Table 2 is a state transition rule in the Viterbi decoding method as it is. Table 3 is a state transition table which is a rewrite of the above Table 2 with each state as a subject.
[0031]
[Table 3]

In Table 3, when a new information bit is input to a system in an old state, a new output pattern (shown in Table 4) corresponding to each new state and each new state is determined accordingly. Is shown.
[0032]
[Table 4]

On the other hand, the state transition obtained based on Tables 3 and 4 developed in the time direction is generally called a trellis diagram. FIG. 12 shows a trellis diagram corresponding to the balance modulation developed for one clock at the reproduction time.
[0033]
In FIG. 12, the circles in the figure representing the respective states are generally referred to as nodes, and the lines connecting the nodes are referred to as branches. One branch on the trellis diagram represents one state transition, and a path obtained by connecting the branch with a stroke over a series of times represents the history of each state transition. .
[0034]
At this time, in the Viterbi decoding method, a path metric representing the likelihood of each branch and a path metric representing the likelihood of each path are calculated, and the path with the highest likelihood (surviving path) is finally determined. Select When this survival path is determined, the history of state transition is determined as one, and as a result, the decoded data sequence is determined as a balance code corresponding to each state in the history.
[0035]
Next, the process in the Viterbi decoding method will be described more specifically.
[0036]
In the above Viterbi decoding method, a so-called branch metric is defined based on the probability that a state transition corresponding to the branch of interest occurs, and further, the probability that successive state transitions represented by each path occur, that is, each path occurs. A so-called path metric is defined based on the probability.
[0037]
Assuming that the noise mixed in the received value from the light receiving element at each time has a Gaussian distribution that is stochastically constant, the ideal signal accompanying a certain state transition is r_iWhen the received value is s_iProbability density function p (s_i| R_i) Is expressed by the following equation.
[0038]
[Expression 1]

Where σ²Indicates the variance of noise.
[0039]
As is clear from the above equation, the probability density function is the parameter (s_i-R_i)²Depends on. If you look closely, you can see that the parameter is the Euclidean distance between the received value and the ideal value in the received signal. In other words, when several predicted values are prepared in advance for a received value at a certain time, the probability that the predicted value with the closest Euclidean distance to the received value is the ideal value at that time. Is the highest, and the state transition corresponding to the predicted value is most likely to have occurred.
[0040]
On the other hand, the occurrence probability of the path is defined as the probability that each state transition at each time occurs continuously. If the events are independent of each other, the occurrence probability of the path from time 0 to time k is as follows: It is expressed by an expression.
[0041]
[Expression 2]

As is clear from the above equation, the probability of occurrence is the Euclidean distance (s_i-R_i)²Depends on the cumulative sum of Thus, in the conventional Viterbi decoding method, the branch metric is defined as the Euclidean distance between the received value and the predicted value, while the path metric is defined as the sum of the branch metrics of all branches constituting the path. . Therefore, a sequence having a smaller path metric value can be determined as a sequence having a higher likelihood (that is, a sequence corresponding to decoded data closest to the original information bit).
[0042]
Here, when the received value is handled as an output value from the pixel block as in the conventional optical memory system using the balance modulation method described above, the output value from the pixel block is output from each pixel included in the pixel block. If it is assumed that the value is a vector, the branch metric is defined as the Euclidean distance between the prediction vector corresponding to the prediction value and the reception vector corresponding to the reception value.
[0043]
[Problems to be solved by the invention]
However, since the calculation of the Euclidean distance involves a square operation as described above, if it corresponds to a vector as described above, the calculation amount becomes enormous and the processing itself becomes complicated. There was a point.
[0044]
In addition to this, since the hologram reproduction image in the optical memory system contains not only random noise but also the luminance unevenness, the Euclidean distance between the received vector and the predicted vector directly reflects the probability of path generation. I can't say that. In other words, even if balance modulation that should be strong against luminance unevenness is performed, if the Euclidean distance is used in the calculation of the path occurrence probability, the features of the balance modulation are not utilized and decoding with high accuracy cannot be performed. There was also a problem.
[0045]
Therefore, the present invention has been made in view of the above-described problems, and the problem is that the ratio of the number of black pixels to white pixels in a pixel block, represented by the above-described balance modulation method, is all set. An object of the present invention is to provide a digital information reproducing apparatus that can easily reproduce digital information using a maximum likelihood decoding method that is compatible with a modulation method that modulates pixel blocks at the same ratio and that does not require a large amount of complicated calculations. .
[0046]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to claim 1 is configured such that a plurality of pixel blocks including a plurality of pixels constituting a two-dimensional recording area in a recording medium are formed in the two-dimensional recording area, Digital information for reproducing digital information recorded in the two-dimensional recording area with the Viterbi decoding method with the same ratio of the number of pixels having different recording levels in one configured pixel block for all the pixel blocks A reproduction apparatus, wherein each of a plurality of different arrangement modes set in advance in the pixel block of the pixels having different recording levels in one pixel block is converted into one reproduction timing in the Viterbi decoding method. In a digital information reproducing apparatus for reproducing the digital information corresponding to a plurality of different states defined for each Detection means such as a CCD element for generating a detection signal corresponding to the digital information recorded in the pixel block for each pixel in each pixel block, and each included in one pixel block Based on a detection level of the detection signal corresponding to the pixel and each arrangement mode, a calculation unit such as a decoding unit that calculates a metric corresponding to each one state at one reproduction timing, and each state Based on each of the corresponding calculated metrics, one of the states corresponding to one of the reproduction timings is selected as the most likely state for the digital information, and is associated with the selected state. Reproducing means such as a decoding unit for outputting a digital value indicated by the arrangement mode as reproduction information corresponding to one pixel block , Comprising a.
[0047]
Therefore, the ratio of the number of pixels having different recording levels in one pixel block is set to be the same for all pixel blocks, and the arrangement mode of pixels having different recording levels and the detection signal for each pixel are set in advance. Since the digital information is reproduced based on the Viterbi decoding method, the digital information can be reproduced with high accuracy with a simple configuration.
[0048]
In order to solve the above-described problem, the invention according to claim 2 is the digital information reproducing apparatus according to claim 1, wherein the recording level is two recording levels corresponding to one of binary values. In addition, the calculation means applies, to the pixel corresponding to the one recording level in the arrangement mode corresponding to the target state, for the target state that is the one state at the one reproduction timing. Addition means such as a metric calculation unit for calculating the addition metric corresponding to the target state by adding the detection levels of the corresponding detection signals, and each of the playback timings immediately before the playback timing immediately before the playback timing. Among the states, the one recording level is selected from the states having a branch from the previous reproduction timing with respect to the target state. A state selection unit such as an addition comparison selection unit that selects one of the states corresponding to the status, and the addition metric corresponding to the target state is added to a path metric corresponding to the selected state, and the target state is added. Path metric calculation means such as an addition comparison selection unit that generates a corresponding path metric and outputs the generated path metric as the metric.
[0049]
Therefore, since the metric corresponding to the target state can be calculated only by the addition process and the selection process, the metric can be calculated without performing so-called square calculation, and the digital information can be accurately reproduced with a simple configuration.
[0050]
In order to solve the above-described problem, the invention according to claim 3 is the digital information reproducing apparatus according to claim 1 or 2, wherein the number of the pixels included in one pixel block is four or more. Configured as follows.
[0051]
Therefore, digital information can be reproduced with simple processing without reducing reproduction accuracy.
[0052]
In order to solve the above problem, the invention described in claim 4 is the digital information reproducing apparatus according to any one of claims 1 to 3, wherein the recording medium is a two-dimensional holographic memory, The detection means is configured to receive the light beam reflected by each pixel in the two-dimensional holographic memory for each pixel and output the detection signal for each pixel.
[0053]
Therefore, when digital information recorded two-dimensionally from the two-dimensional holographic memory is reproduced, it can be reproduced by simple processing.
[0054]
DETAILED DESCRIPTION OF THE INVENTION
Next, preferred embodiments of the present invention will be described with reference to the drawings. Each embodiment described below is an implementation when the present invention is applied to information reproduction in recording and reproducing two-dimensional digital information in an optical memory system using the two-dimensional holographic memory as described above. It is a form.
(I)Principle of the present invention
First, before describing a specific embodiment, the principle of the present invention will be described with reference to FIG.
[0055]
In the present invention, the 2: 4 balance modulation method using the above-described four pixels as one pixel block at the time of spatial light modulation for recording signal light using a spatial light modulation element described later is used and output from the light receiving element. The detection signal is subjected to a simplified Viterbi decoding method adapted to the 4-bit balance modulation method to decode the digital information.
[0056]
  That is, when one pixel block formed using four pixels arranged in a square on a light receiving element that receives reflected light from an optical memory, which will be described later, is defined as a reception block, n can be arbitrarily set from the reception block. (N<4) A value obtained by selecting the pixels and adding the values of the detection signals from the selected pixels should be the largest when the values of the detection signals are added by the top n selection method. Conversely, when the values of the respective detection signals are added by the bottom n selection method, it should be the smallest.
[0057]
Therefore, if each 4-bit output pattern shown in Table 4 is defined for each state as a prediction block as a prediction value corresponding to each state in the Viterbi decoding method, spatial light modulation is performed by the balance modulation method and two-dimensional When digitally recorded digital information is reproduced using a light receiving element, the top n selection method or the bottom n selection method is selected depending on the sum of the values of detection signals from n pixels selected in one reception block. Is used to determine the likelihood between the received block and each predicted block, and the most likely predicted block for the received block that outputs each detected signal (ie, the most likely balanced code for that received block) ) Can be determined.
[0058]
More specifically, first, the value of the kth bit of the prediction block corresponding to the state Sj is set to P_ref(j, k) (hence P_refThe value of (j, k) is either “0” or “1”. ) And the value of the detection signal from the kth pixel in the reception block at time i is P_read(i, k) (hence P_readThe value of (i, k) is a real value between “0” and “1”. ).
[0059]
Here, regarding the number of each pixel in the prediction block or the reception block (how to obtain the parameter k), the upper left pixel is the 0th pixel and the lower left pixel is the 1st pixel in each block, The upper right pixel is the second pixel, and the lower right pixel is the third pixel. For each pixel in the prediction block, a pixel shown in black (corresponding to a pixel that blocks recording signal light in the spatial light modulation element) corresponds to “0” in the balance code and is shown in white. A pixel (also corresponding to a pixel that transmits recording signal light) corresponds to “1”. Further, with respect to the time indicated by the parameter i, in the optical memory system according to the embodiment described later, the detection generated in each pixel in the light receiving element by the reflected light from the recording medium that receives light at once using the light receiving element. The entire light receiving element is fetched from the light receiving element into a memory in a Viterbi detector, which will be described later, and the corresponding detection signal is read out sequentially from the memory for each received block, and the Viterbi decoding of the present invention is applied to perform digital Although the information is decoded, the time i indicates the read timing of the detection signal for each reception block.
[0060]
P as above_ref(j, k) and P_readWhen (i, k) is set, when n pixels are selected from the received block, the value P of each detection signal from the selected pixel is selected._readThe greater the sum of (i, k), the greater the value P of the bit having the same position in the prediction block as the position in the received block of the selected pixel._refIt can be said that the state Sj in which (j, k) is “1” has a high likelihood for the detection value indicated by each detection signal from the reception block.
[0061]
Conversely, when n pixels are selected from the reception block, the value P of each detection signal from the selected pixel is selected._readThe smaller the sum of (i, k), the bit value P having the same position in the prediction block as the position in the received block of the selected pixel._refIt can be said that the state Sj in which (j, k) is “0” has a high likelihood for the detection value indicated by each detection signal from the reception block.
[0062]
  Here, the above description will be described more specifically with reference to FIG.a) When two pixels are selected from the receiving block Bi shown in FIG. 5 and the sum of the detection signal values from them is taken, the combination of the pixels in the receiving block Bi that has the largest sum is:
[0063]
[Equation 3]
P_read(i, 0) + P_read(i, 3) = 0.83 + 0.79 = 1.62
Corresponding to a combination of pixels corresponding to this (that is, a combination of two pixels where k = 0 and 3),
[0064]
[Expression 4]
P_ref(j, 0) = P_ref(j, 3) = 1
Becomes an output pattern corresponding to the state S3 shown in FIG. 1B, and this output pattern is the output pattern having the highest likelihood for the reception block Bi.
[0065]
Similarly, the combination of the pixels in the reception block Bi that has the next largest sum of the detection signal values (that is, the next highest likelihood) is:
[0066]
[Equation 5]
  P_read(i, 0) + P_read(i, 2) = 0.83 + 0.35 = 1.18
  Corresponding to the combination of pixels corresponding to this (that is, the combination of two pixels where k = 0 and 2),
[0067]
[Formula 6]
  P_ref(j, 0) = P_ref(j, 2) = 1
  Is the state S4(See Table 4).
[0068]
Therefore, since the prediction block E having the highest likelihood with respect to the reception block Bi shown in FIG. 1A is a prediction block having an output pattern corresponding to the state S3, the detection signal shown in FIG. The balance code reproduced based on this is “1001”.
[0069]
Here, when the principle of the present invention described so far is viewed as a whole, each of the above-described operations, in other words, calculates the inner product of each bit in the prediction block and the detection signal value from each pixel in the reception block. It turns out that it is. That is, it is determined that a prediction block (prediction value) having a larger correlation with a detection signal value (reception value) from each pixel of the reception block has a higher likelihood.
[0070]
And based on this, for the signal series modulated by the balance modulation method, even when the correlation is used for the likelihood as in this principle, the scale for measuring the likelihood is different, but the conventional method is different. Therefore, it is expected that almost the same decoding result as that obtained when the Euclidean distance is used for the likelihood is used. In this invention, digital information modulated by the balance modulation method is reproduced using the Viterbi decoding method. When doing so, the process is simplified.
[0071]
More specifically, as described above, in a general Viterbi decoding method, the likelihood of each state transition is a branch metric, but the likelihood defined as correlation as described above is rather than a branch. Since this is a quantity associated with each node, this likelihood will be defined as a node metric (hereinafter referred to as NM if necessary). In this case, the path metric is the sum of the node metrics of all the nodes through which the path passes. That is, the definition of the node metric (NM) and the definition of the path metric (hereinafter referred to as PM if necessary) are as follows. First, as a definition corresponding to the bottom n selection method,
[0072]
[Expression 7]

On the other hand, the definition corresponding to the top-n selection method is as follows:
[0073]
[Equation 8]

It becomes. In the above node metric and path metric definition formulas, NM (i, j) indicates the node metric of state Sj at time i, PM (i, j) indicates the path metric of state Sj at time i, P_read(i, k | P_ref(j, k) = 1) is a pixel in the received block read from the memory at time i and has the same pixel number as the bit number whose value is “1” in the prediction block corresponding to the state Sj Indicates the value of the detection signal from the pixel having_read(i, k | P_ref(j, k) = 0) is a pixel in the received block read from the memory at time i and has the same pixel number as the bit number whose value is “0” in the prediction block corresponding to the state Sj Represents the value of the detection signal from the pixel having_connectedMIndicates the number of the node connected by the Mth branch among the nodes one hour ago connected to the target node in the corresponding trellis diagram, and max () is in () Represents an operation for selecting an element having the maximum value among a plurality of elements in (1), and min () represents an operation for selecting an element having the minimum value among the plurality of elements in ().
[0074]
At the time of decoding, a path metric is calculated according to one of the above-described recurrence formulas, and each path is determined according to the Viterbi algorithm described above. In an actual holographic memory system, the distribution of pixels that should originally correspond to “0” (black) is more concentrated near the average value than the pixels that should originally correspond to “1” (white). Therefore, it can be said that it is appropriate to calculate the path metric by the above equation (1) at the time of actual decoding.
[0075]
Next, the branch selection process on the trellis diagram will be described with reference to FIG. 2 in the case where the node metric and path metric are set according to the above equation (1). FIG. 2 shows a part of a trellis diagram (a period from time i-1 to time i) at the time of decoding corresponding to the above-described 2: 4 balance modulation method.
[0076]
In FIG. 2, for example, when attention is paid to the node S2 at time i, the nodes connected to the node S2 at time i among the nodes at time i-1 in branches are nodes S0, S1, S4 and S5 from Table 3 above. Become.
[0077]
When one branch is selected from the four branches between time i-1 and time i at node i at time i, the branch is connected to node S2 at time i among the nodes at time i-1. The path metrics at the time i-1 at the nodes S0, S1, S4 and S5 (path metrics calculated by the above equation (1)) are compared. Next, as a result of this comparison, if the path metric of the node S4 at the time i-1 is the smallest of the four path metrics, the node connected to the node S2 at the time i is the node at the time i-1. Select the branch from S4. Then, using the branch from the node S4 at the time i-1, the path metric at the time i is calculated by the above equation (1). Specifically, at node S2 at time i,
[0078]
[Equation 9]
P_ref(2,0) = 0, P_ref(2,1) = 1, P_ref(2,2) = 1, P_ref(2,3) = 0
Therefore, the node metric and path metric of node S2 at time i are
[0079]
[Expression 10]
NM (i, 2) = P_read(i, 0) + P_read(i, 3)
PM (i, 2) = PM (i-1,4) + NM (i, 2)
It becomes.
[0080]
Thereafter, the above-described calculation is repeated for each time, and when one surviving path is finally determined for all the times, the balance code corresponding to the node at each time on the surviving path is connected. A balance code corresponding to an image formed on the light receiving element by reflected light received at one time by the light receiving element (that is, a balance code corresponding to digital information recorded two-dimensionally on a recording medium) Will be decoded.
(II)First embodiment
Next, a first embodiment of the embodiments suitable for the present invention will be described with reference to FIGS.
[0081]
The first embodiment described below is an embodiment when the present invention is applied to a holographic optical memory system that performs Viterbi decoding while calculating a node metric and a path metric based on the above equation (1). is there.
[0082]
First, the overall configuration of the optical memory system according to the present embodiment will be described with reference to FIG.
[0083]
As shown in FIG. 3, the optical memory system S of the embodiment includes a liquid crystal spatial light modulator 1, lenses 2 and 5, an optical memory 3 as a recording medium, a Yθ stage 4, and a CCD (Charge Coupled) as detection means. Device) element 6, mirror 7, anamorphic optical system 8, CPU 9, Viterbi detector 10, memory 11, argon laser 16, half mirror 17, shutters 14 and 15, and mirror 18. It is configured.
[0084]
Next, an outline operation of the optical memory system S will be described.
[0085]
First, the operation during information recording will be described.
[0086]
  When recording information, first, an input signal Sin corresponding to digital information to be recorded is displayed in the liquid crystal space.lightA drive signal for driving the modulator 1 is output to the liquid crystal spatial light modulator 1.
[0087]
On the other hand, in parallel with this, the shutter 14 receives a control signal Scl from the CPU 9.₁Based on the above, the entire surface of the liquid crystal spatial light modulator 1 is irradiated with argon laser light La as recording signal light emitted from the argon laser 16 and reflected by the half mirror 17.
[0088]
Then, the liquid crystal spatial light modulator 1 driven by the input signal Sin performs a spatial light modulation process based on the input signal Sin on the argon laser light La. The spatial light modulation processing performed at this time is based on the input signal Sin for each pixel block (pixel block composed of pixels arranged in four squares) in the liquid crystal surface of the liquid crystal spatial light modulator 1. The control is performed two-dimensionally by controlling transmission or non-transmission of the argon laser beam La using the 2: 4 balance modulation method.
[0089]
Next, the argon laser beam La subjected to the spatial light modulation processing is condensed by the lens 2 and irradiated to the information recording surface of the optical memory 3 as the signal light Ls.
[0090]
Here, the optical memory 3 can move or rotate the optical memory 3 in the Y direction (vertical direction in FIG. 3) and the θ direction (rotation direction in a plane perpendicular to the central axis of the optical memory 3 parallel to the Y direction). For example, it is formed by laminating thinned lithium niobate crystals. Then, the two-dimensional information corresponding to the input signal Sin is recorded by irradiating the signal light Ls spatially modulated in two dimensions by the liquid crystal spatial light modulator 1.
[0091]
At this time, in parallel with the irradiation of the signal light Ls to the optical memory 3, the shutter 15 receives the control signal Scl from the CPU 9.₂The argon laser light Lb as the recording reference light emitted from the argon laser 16 and transmitted through the half mirror 17 and reflected by the mirror 18 is emitted based on the anamorphic optical system 8 (that is, the argon laser). After being modulated by an optical system having different magnifications in each direction in the plane perpendicular to the optical axis of the light Lb, the reference light Lr is simultaneously irradiated to the irradiation position of the signal light Ls on the optical memory 3 through the mirror 9. . As a result, the signal light Ls and the reference light Lr interfere with each other at the irradiation position of the signal light Ls on the optical memory 3, and the digital information contained in the input signal Sin by the hologram based on this interference is obtained by the 2: 4 balance modulation method. After spatial light modulation, it is recorded on the optical memory 3 as two-dimensional information.
[0092]
Next, the operation at the time of reproducing the two-dimensional information recorded in the optical memory 3 will be described.
[0093]
When reproducing the two-dimensional information, first, the shutter 15 is controlled by the control signal Scl from the CPU 9.₂The argon laser light Lb as the reproduction reference light emitted from the argon laser 16 and transmitted through the half mirror 17 and then reflected by the mirror 18 is emitted, and the argon laser light Lb is anamorphic as in the information recording. The position where the two-dimensional information to be reproduced on the optical memory 3 is recorded is irradiated as the reference light Lr via the system 8 and the mirror 7.
[0094]
Then, the reference light Lr is modulated and reflected by the two-dimensional information on the optical memory 3, and the reflected light is converted into the reproduction signal light Lp which is parallel light by the lens 5, and then is reflected on the light receiving surface of the CCD element 6. Incident light is converted into a CCD detection signal Sp, which is an electrical signal, by each pixel on the CCD element 6 and output to the Viterbi detector 10.
[0095]
Here, with respect to the CCD detection signal Sp, each CCD detection signal Sp generated in each pixel in the light receiving surface of the CCD element 6 by irradiation with the reproduction signal light Lp is set for each preset time interval. Are simultaneously output to the Viterbi detector 10 for one screen on the light receiving surface.
[0096]
The CCD detection signal Sp output from the CCD element 6 is input to the Viterbi detector 10, and a simplified Viterbi decoding process corresponding to the 2: 4 balance modulation method is performed on the CCD detection signal Sp. Then, an output signal Sout as an estimation signal for estimating the input signal Sin is output, and the input signal Sin is reproduced.
[0097]
At this time, the CPU 9 transfers the necessary data to and from the memory 11 using the memory signal Sz and controls the recording / reproducing process described above to control the control signal Scl.₁And Scl₂And a control signal Scd for generating a Viterbi decoding process (to be described later) in the Viterbi detector 10 is generated and output to the Viterbi detector 10.
[0098]
Next, the configuration and operation of the Viterbi detector 10 according to the present invention will be described with reference to FIGS. 4 and 5 are block diagrams showing the detailed configuration of the Viterbi detector 10, FIG. 6 is a flowchart showing the Viterbi decoding process according to the present invention, and FIGS. 7 and 8 show the surviving paths by the Viterbi decoding process. It is a trellis diagram which shows a mode that is determined.
[0099]
As shown in FIG. 4A, the Viterbi detector 10 of the first embodiment includes a memory 20 and a decoding unit 21 as a calculation unit and a reproduction unit.
[0100]
Next, the operation will be described.
[0101]
When the CCD detection signal Sp is simultaneously input for one screen on the light receiving surface of the CCD element 6 at predetermined time intervals, the memory 20 temporarily stores the CCD detection signal Sp for the one screen as it is. Then, at each of the times indicated by the control signal Scd from the CPU 9 (time described as time i, time i-1, etc. in the above description of the principle), four pixels corresponding to one receiving block on the light receiving surface are received. The CCD detection signal Sp is received separately for each received signal S.₀Thru S_ThreeTo the decoding unit 21.
[0102]
At this time, the memory 20 sequentially receives the reception signal S for each reception block adjacent to each other in units of one reception block.₀Thru S_ThreeIs output. Furthermore, in this case, the received signal S₀The CCD detection signal Sp generated from the upper left pixel in the reception block is the reception signal S.₀As the received signal S₁Similarly, the CCD detection signal Sp generated from the lower left pixel is the received signal S.₁As the received signal S₂Similarly, the CCD detection signal Sp generated from the upper right pixel is the received signal S.₂As the received signal S_ThreeSimilarly, the CCD detection signal Sp generated from the lower right pixel is the received signal S._ThreeIs output as
[0103]
Then, the decoding unit 21 receives the received signal S₀Thru S_ThreeIs received, the received signal S₀Thru S_ThreeIs subjected to a Viterbi decoding process, which will be described later, to generate and output the output signal Sout.
[0104]
Next, the detailed configuration and operation of the decoding unit 21 will be described with reference to FIG.
[0105]
As shown in FIG. 4B, the decoding unit 21 includes a metric calculation unit 30 as an addition unit, an addition comparison selection unit 31 as a state selection unit and a path metric calculation unit, a path memory 32, and a path selection unit. 33.
[0106]
Next, the operation will be described.
[0107]
First, the metric calculator 30 receives the received signal S.₀Thru S_ThreeThe node metrics for each node (nodes S0 to S5 in this embodiment) are calculated based on the above, respectively, and node metric signals Ss0 to Ss5 are generated separately and output to the addition comparison selection unit 31.
[0108]
Then, the addition / comparison / selection unit 31 calculates the path metric for each node based on each node metric in the input node metric signals Ss0 to Ss5, and further has a minimum value among the path metrics. A path metric is selected, and a path metric signal Spm including the selected path metric is generated and output to the path memory 32.
[0109]
Next, the path memory 32 stores the output path metrics separately for each reception block, and outputs the metric signals Sdp to the path selection unit 33 when the storage of the path metrics for all the reception blocks is completed. To do.
[0110]
Then, the path selection unit 33 selects a path metric to be a surviving path from a path metric input as the metric signal Sdp by a preset selection method such as a majority method, and the path of the selected surviving path. The output signal Sout is generated and output as a series of balance codes corresponding to each of the above nodes (one is determined at each time).
[0111]
Next, a detailed configuration and operation of the metric calculation unit 30 that generates a node metric according to the present invention will be described with reference to FIG.
[0112]
As shown in FIG. 5, the metric calculation unit 30 receives the received signal S.₀Thru S_ThreeAre added to each of the adders 35 to 40 to generate node metrics and output them as the node metric signals Ss0 to Ss5.
[0113]
Here, the adder 35 is for generating a node metric of the node S0. Since the balance code corresponding to the node S0 is “0011”, the node metric NM (i, 0), the received signal S corresponding to the first bit “0” of the balance code is calculated.₀(P in formula (1)_read(i, 0 | P_ref(0,0) = 0). ) And the received signal S corresponding to the second bit “0”.₁(P in formula (1)_read(i, 1 | P_ref(0,1) = 0). ) And the sum is used as the node metric signal Ss0.
[0114]
Next, the adder 36 is for generating a node metric of the node S1, and since the balance code corresponding to the node S1 is “0101”, the node metric NM (i, In order to calculate 1), the received signal S corresponding to the first bit “0” of the balance code₀Similarly, the received signal S corresponding to the third bit “0”₂(P in formula (1)_read(i, 2 | P_ref(0,2) = 0). ) And the sum is taken as the node metric signal Ss1.
[0115]
The adder 37 is for generating a node metric of the node S2, and since the balance code corresponding to the node S2 is “0110”, the node metric NM (i, 2) is calculated by the above equation (1). In order to calculate the received signal S corresponding to the first bit “0” of the balance code.₀Similarly, the received signal S corresponding to the fourth bit “0”_Three(P in formula (1)_read(i, 3 | P_ref(0,3) = 0). ) Are added to obtain the node metric signal Ss2.
[0116]
The adder 38 is for generating the node metric of the node S3. Since the balance code corresponding to the node S3 is “1001”, the node metric NM (i, 3) is calculated by the above equation (1). In order to calculate, the received signal S corresponding to the second bit “0” of the balance code₁Similarly, the received signal S corresponding to the third bit “0”₂Are added to obtain the node metric signal Ss3.
[0117]
Further, the adder 39 is for generating a node metric of the node S4. Since the balance code corresponding to the node S4 is “1010”, the node metric NM (i, 4 ) To calculate the received signal S corresponding to the second bit “0” of the balance code.₁Similarly, the received signal S corresponding to the fourth bit “0”_ThreeAre added to obtain the node metric signal Ss4.
[0118]
Finally, the adder 40 is for generating a node metric of the node S5. Since the balance code corresponding to the node S5 is “1100”, the node metric NM (i, 5) In order to calculate the received signal S corresponding to the third bit “0” of the balance code₂Similarly, the received signal S corresponding to the fourth bit “0”_ThreeAre added to obtain the node metric signal Ss5.
[0119]
Next, the entire Viterbi process of the present invention in the Viterbi detector 10 having the above-described configuration will be described with reference to the flowchart shown in FIG.
[0120]
In the Viterbi decoding process in the Viterbi detector 10, first, a storage unit that temporarily stores the path metric in the addition comparison selection unit 31 is initialized (Step S1), and then from the memory 20 at time i. Received signal S corresponding to one received block₀Thru S_ThreeIs read into the metric calculation unit 30 in the decoding unit 21 (step S2).
[0121]
Next, a parameter j indicating the number of each node (state) is initialized (step S3). Then, among the nodes at the time i−1, the path metric having the minimum value is selected from the path metrics of the nodes connected to the node at the current time i, and the path metric The number (index) is J_selected(Step S4).
[0122]
Next, a path memory (J) is added to a path memory (j) in an area provided for each node in the addition comparison selection unit 31._selected), That is, the history of the paths formed up to time i−1 (step S5).
[0123]
And the prediction block corresponding to node (state) Sj is acquired (step S6), and the received signal S read in step S2 based on the value of each bit in the acquired prediction block.₀Thru S_ThreeFrom the above formula (1), each metric is calculated in the metric calculation unit 30 (step S7), and the addition comparison selection unit 31 uses the calculation result to calculate the path metric for each node based on the formula (1). Calculate (step S8). In the metric calculation unit 30 according to the first embodiment, the processes in steps S6 and S7 are substituted by connection to the adders 35 to 40.
[0124]
When the calculation of the path metric at time i is completed for one node, the parameter j is incremented (step S9), and then the processing of steps S4 to S9 is performed for all nodes based on the value of the parameter j after the increment. Is determined (step S10).
[0125]
Next, in the determination in step S10, when the processing is not completed for all the nodes, that is, when the value of the parameter j after the increment is 5 or less (step S10; No), the process returns to step S4. The operations in steps S4 to S9 are repeated for the next node.
[0126]
On the other hand, if it is determined in step S that all the nodes have been processed, that is, if the value of the parameter j after the increment is 6 (step S10; Yes), then the time i is incremented. (Step S11).
[0127]
Then, it is determined whether or not the processing of steps S2 to S11 has been completed for all times, that is, whether or not the Viterbi decoding processing has been completed for all the CCD detection signals Sp stored in the memory 20 at one time (step S12). If not completed (step S12; No), the process returns to step S2 to receive the light reception signal S from the light reception block corresponding to the next time (that is, the light reception block adjacent on the light receiving surface of the CCD element 6).₀Thru S_ThreeOn the other hand, the processing returns to step S2 to execute the processing of steps S2 to S11. Merge processing and majority selection are performed using the path memory 32 and the path selection unit 33 (step S13).
[0128]
When the processing for one screen of the light receiving unit of the CCD element 6 is completed, it is next confirmed whether or not the processing has been completed for all screens corresponding to all digital information to be reproduced (step S14). If yes (step S14; Yes), the process is terminated as it is. If the determination in step S14 is not complete (step S14; No), the CCD detection signal Sp for one screen is stored in the memory 20 next. Capture (step S15), the process returns to step S1 to repeat the process described above for the captured CCD detection signal Sp.
[0129]
Next, the flow until the path history is determined by the process described so far, the surviving path is finally determined, and the output signal Sout is generated will be briefly described with reference to the trellis diagram of FIGS. .
[0130]
  As shown in FIG. 7 and FIG. 8, until the path history is determined, first, the branch between time i-1 and time i is about all nodes based on the above table 3, the node metric, and the path metric. Once selected (Figure7(A) and (b)) Next, a part of the branch selected between time i-2 and time i-1 has no destination (see FIG.7(B)BreakSuch a branch is discarded.
[0131]
  Next, one of the paths that remained until time i-2 lost its destination (Fig.8(A)BreakAt this point, the paths up to time i-2 are unified. As a result, the output signal Sout up to time i-2 is determined as a continuation of the balance code corresponding to the nodes on the unified path. Thereafter, this process is repeated to finally determine one surviving path for all times (that is, the entire screen), and the final output signal Sout is the balance code corresponding to each node on the surviving path. Determined as continuous.
[0132]
As described above, according to the operation of the Viterbi detector 10 in the optical memory system S of the first embodiment, the Viterbi decoding process is performed by comparing the prediction block and the reception block that are set in advance for each digital information. Therefore, it is possible to reproduce digital information with high accuracy in conformity with the 2: 4 balance modulation method with a simple configuration.
[0133]
Further, since the node metric (likelihood) for each node can be calculated only by the addition process and the selection process, the likelihood can be calculated without performing so-called square calculation, and digital information can be accurately reproduced with a simple configuration. .
[0134]
Furthermore, since the number of pixels included in one reception block is 4, digital information can be reproduced by simple processing without reducing reproduction accuracy.
[0135]
Furthermore, when reproducing digital information recorded two-dimensionally from the optical memory 3 which is a two-dimensional holographic memory, it can be reproduced by simple processing.
(III)Second embodiment
Next, a second embodiment which is another embodiment according to the present invention will be described with reference to FIG. FIG. 9 is a block diagram showing the configuration of the metric calculation unit according to the second embodiment.
[0136]
In the following second embodiment, since the configuration other than the metric calculation unit is the same as that of the optical memory system S of the first embodiment, detailed description thereof is omitted.
[0137]
In the first embodiment described above, the Viterbi algorithm that calculates the node metric and path metric based on the above equation (1) is applied, but in the second embodiment, the node metric and path metric are calculated based on the above equation (2). calculate. That is, for the path metric at the immediately preceding time (see step S4 in FIG. 6), the path metric having the maximum value is selected as the path metric at the immediately preceding time, and the node metric is calculated (see step S7 in FIG. 6). ), The node metric is calculated by adding the CCD detection signal Sp from the pixel of the reception block corresponding to the pixel corresponding to “1” in the prediction block.
[0138]
For this reason, in the metric calculation unit 30 ′ of the second embodiment, as shown in FIG. 9, the adder 41 is for generating a node metric of the node S0, and the balance code corresponding to the node S0 is Since it is “0011”, the received signal S corresponding to the third bit “1” of the balance code in order to calculate the node metric NM (i, 0) by the above equation (2).₂(P in formula (1)_read(i, 2 | P_refThis corresponds to (0,2) = 1). ) And the received signal S corresponding to the fourth bit “1”._Three(P in formula (1)_read(i, 3 | P_refThis corresponds to (0,3) = 1). ) And the sum is used as the node metric signal Ss0.
[0139]
Next, the adder 42 is for generating a node metric of the node S1, and since the balance code corresponding to the node S1 is “0101”, the node metric NM (i, In order to calculate 1), the received signal S corresponding to the second bit “1” of the balance code₁(P in formula (1)_read(i, 1 | P_refThis corresponds to (0,1) = 1). ) And the received signal S corresponding to the fourth bit “1”._ThreeAre added to obtain the node metric signal Ss1.
[0140]
The adder 43 is for generating the node metric of the node S2, and since the balance code corresponding to the node S2 is “0110”, the node metric NM (i, 2) is calculated by the above equation (2). The received signal S corresponding to the second bit “1” of the balance code is to be calculated.₁And the received signal S corresponding to the third bit “1”.₂Are added to obtain the node metric signal Ss2.
[0141]
The adder 44 is for generating a node metric of the node S3. Since the balance code corresponding to the node S3 is “1001”, the node metric NM (i, 3) is calculated by the above equation (2). The received signal S corresponding to the first bit “1” of the balance code is to be calculated.₀(P in formula (1)_read(i, 0 | P_ref(0,0) = 1). ) And the received signal S corresponding to the fourth bit “1”._ThreeAre added to obtain the node metric signal Ss3.
[0142]
Furthermore, the adder 45 is for generating a node metric of the node S4. Since the balance code corresponding to the node S4 is “1010”, the node metric NM (i, 4 ) To calculate the received signal S corresponding to the first bit “1” of the balance code.₀Similarly, the received signal S corresponding to the third bit “0”₂Are added to obtain the node metric signal Ss4.
[0143]
Finally, the adder 46 is for generating a node metric of the node S5. Since the balance code corresponding to the node S5 is “1100”, the node metric NM (i, 5) In order to calculate the received signal S corresponding to the first bit “1” of the balance code₀Similarly, the received signal S corresponding to the second bit “1”₁Are added to obtain the node metric signal Ss5.
[0144]
In the actual process, as described above, steps S4 and S7 in FIG. 6 are changed corresponding to the equation (2), and the Viterbi decoding process is executed.
[0145]
Other processes are the same as those in the first embodiment, and detailed description thereof is omitted.
[0146]
Also according to the second embodiment described above, it is possible to obtain the effect of simplification of Viterbi decoding that is basically the same as that of the first embodiment.
(IV)Third embodiment
Next, a third embodiment, which is another embodiment according to the present invention, will be described with reference to FIG. FIG. 10 is a block diagram showing the configuration of the metric calculation unit according to the third embodiment.
[0147]
Also, in the following third embodiment, the configuration other than the metric calculation unit is the same as that of the optical memory system S of the first embodiment, and thus detailed description thereof is omitted.
[0148]
In the first embodiment described above, the metric calculation unit 30 receives the received signal S to each adder.₀Thru S_ThreeThe node metric corresponding to the content of the prediction block for each state was generated by changing the connection mode of the state, but in the third embodiment, reception is performed by switching the switch according to the content of the bit in the prediction block. Signal S₀Thru S_ThreeA received signal to be added is selected from among the node metric signals, and node metric signals Ss0 to Ss5 corresponding to each node are generated in a time division manner.
[0149]
For this reason, the metric calculation unit 30 ″ of the third embodiment includes switches 53 to 56, a zero level generator 51, a prediction block memory 52, and an adder 50.
[0150]
At this time, each received signal S₀Thru S_ThreeAre respectively connected to one terminal of the switches 53 to 56, and the zero level signal Scz from the zero level generator 51 (which always has a zero level) is connected to each of the switches 53 to 56. Connected to the other terminal.
[0151]
The switches 53 to 56 receive the received signal S when the control signals Sc0 to Sc3 from the prediction block memory 52 are at the “HIGH” level, respectively.₀Thru S_ThreeWhen the level is not “HIGH” level, the level is switched to the zero level signal Scz side.
[0152]
At this time, the prediction block memory 52 stores a prediction block for each node, and in each of the prediction blocks corresponding to each node, the first bit (the upper left bit in the prediction block) in the corresponding balance code is “ The control signal Sc0 which becomes “HIGH” level when “0” is generated and output to the switch 53. When the second bit (lower left bit in the prediction block) in the corresponding balance code is “0”, “HIGH” The control signal Sc1 that becomes "level" is generated and output to the switch 54, and the control signal that becomes "HIGH" level when the third bit (upper right bit in the prediction block) in the corresponding balance code is "0" Sc2 is generated and output to the switch 55, and the fourth bit (prediction block) in the corresponding balance code And it generates the control signal Sc3 which bits of lower right definitive) becomes "HIGH" level when "0" is output to the switch 56.
[0153]
The adder 50 adds the switch signals Ssw0 to Ssw3 output from the switches 53 to 56, and outputs the node metric signals Ss0 to Ss5 in a time-sharing manner.
[0154]
More specifically, at the timing of generating the node metric signal Ss0, since the balance code corresponding to the node S0 is “0011”, the control signals Sc0 and Sc1 are set to the “HIGH” level. S₀And S₁Are output to the adder 50 as switch signals Ssw0 and Ssw1, respectively. At this time, since the zero level signal Scz is output as it is as the switch signals Ssw2 and Ssw3, as a result, the node metric signal Ss0 is the received signal S as in the case of the first embodiment.₀And received signal S₁The result of adding and is output.
[0155]
On the other hand, at the timing of generating the node metric signal Ss1, since the balance code corresponding to the node S1 is “0101”, the control signals Sc0 and Sc2 are set to the “HIGH” level.₀And S₂Are output to the adder 50 as switch signals Ssw0 and Ssw2, respectively. At this time, since the zero level signal Scz is output as it is as the switch signals Ssw1 and Ssw3, as a result, the received signal S as the node metric signal Ss1 is the same as in the first embodiment.₀And received signal S₂The result of adding and is output.
[0156]
Similarly, at the timing of generating the node metric signal Ss2, since the balance code corresponding to the node S2 is “0110”, the control signals Sc0 and Sc3 become the “HIGH” level, and as a result, the received signal S₀And received signal S_ThreeIs added as a node metric signal Ss2.
[0157]
Further, at the timing of generating the node metric signal Ss3, since the balance code corresponding to the node S3 is “1001”, the control signals Sc1 and Sc2 become “HIGH” level, and as a result, the received signal S₁And received signal S₂Is added as a node metric signal Ss3.
[0158]
Further, at the timing of generating the node metric signal Ss4, since the balance code corresponding to the node S4 is “1010”, the control signals Sc1 and Sc3 are at the “HIGH” level, and as a result, the received signal S₁And received signal S_ThreeIs added as a node metric signal Ss4.
[0159]
Finally, at the timing of generating the node metric signal Ss5, since the balance code corresponding to the node S5 is “1100”, the control signals Sc2 and Sc3 become “HIGH” level, and as a result, the received signal S₂And received signal S_ThreeIs added as a node metric signal Ss5.
[0160]
Then, in the addition comparison / selection unit of the third embodiment, after all the node metric signals are collected, the process proceeds to generation of a path metric.
[0161]
Other processes are the same as those in the first embodiment, and detailed description thereof is omitted.
[0162]
According to the third embodiment described above, it is possible to obtain the effect of simplification of Viterbi decoding that is basically the same as that of the first embodiment, and to reduce the area necessary for the circuit configuration. Play.
[0163]
In the third embodiment, when the node metric and path metric are generated by the same processing as in the second embodiment, the logic in each of the control signals Sc0 to Sc3 is reversed, that is, each node In each of the corresponding prediction blocks, when the first to fourth bits in the corresponding balance code are respectively “1”, the control signals Sc0 to Sc3 that respectively become “HIGH” level are generated and switched. What is necessary is just to comprise so that it may output to 53 thru | or 56.
[0164]
In each of the above-described embodiments, the case where modulation is performed by the 2: 4 balance modulation method has been described. However, other than this, for example, a reception block and a prediction block having 8 bits of 5-bit digital information The present invention can also be applied to a 5: 8 balance modulation method or the like for recording / reproducing data using.
[0165]
In each of the above-described embodiments, the CCD detection signal Sp corresponding to the reproduction signal light Lr received by the CCD element 6 at a time is stored in the memory 20 for one screen at a time, and the stored CCD detection signal Sp The CCD detection signal Sp corresponding to one of the reception blocks is sequentially read out for each reception block, and the Viterbi decoding process of the present invention is performed along the time series read from the memory 20. Sp is stored in the memory 20 for a plurality of screens, and the Viterbi decoding process of the present invention is performed on the reception block at the same position in each screen along the time series in which the plurality of screens are formed. You can also.
[0166]
【Example】
Next, in the case of the above-described first embodiment, the effect relating to the error rate when the 2: 4 balance modulation method and the 5: 8 balance modulation method are used will be specifically described with reference to FIG. FIG. 11 shows the change in error rate when the above-described 2: 4 balance modulation method (indicated by diamonds in FIG. 11) and 5: 8 balance modulation method (indicated by squares in FIG. 11) are used, and the conventional method described above. FIG. 11 shows a comparison of error rates when a differential coding method (shown by a triangle in FIG. 11) is used, in which the vertical axis indicates a bit error rate, and the horizontal axis indicates S / N (converted into optical amplitude). Signal / Noise) ratio.
[0167]
As is apparent from FIG. 11, when the present invention is combined with the 2: 4 balance modulation method, the error rate is suppressed to half, although the use efficiency is the same as that of the differential coding method.
[0168]
  On the other hand, when the present invention is combined with the 5: 8 balance modulation method,, DError rate and differential codingAbout the sameThe usage efficiency can be 5/4 times that of the differential coding method.RukoI understand.That is, in general, when the coding efficiency is improved, the corresponding error rate is deteriorated, but by using the present invention, the differential coding method is used even when the 5: 8 balance modulation method is used. The error rate can be suppressed to the same level as the case.
[0169]
【The invention's effect】
As described above, according to the first aspect of the present invention, the different recording in which the ratio of the number of pixels having different recording levels in one pixel block is set to be the same for all the pixel blocks. Since the digital information is reproduced by the Viterbi decoding method based on the arrangement mode of the pixels having the level and the detection signal for each pixel, the digital information can be reproduced with high accuracy with a simple configuration that is compatible with the modulation method.
[0170]
According to the invention described in claim 2, in addition to the effect of the invention described in claim 1, since the metric corresponding to the target state can be calculated only by the addition process and the selection process, the metric can be obtained without performing so-called square calculation. And digital information can be accurately reproduced with a simple configuration.
[0171]
According to the invention described in claim 3, in addition to the effect of the invention described in claim 1 or 2, since the number of pixels included in one pixel block is four or more, the reproduction accuracy is reduced. Digital information can be reproduced with simple processing.
[0172]
According to the invention described in claim 4, in addition to the effect of the invention described in any one of claims 1 to 3, when reproducing the digital information recorded two-dimensionally from the two-dimensional holographic memory. Furthermore, it can be played back with simple processing.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining the principle of the present invention, (a) is a diagram for explaining an example of a received block, and (b) is a diagram for explaining an example of a prediction block.
FIG. 2 is a diagram illustrating selection of a branch.
FIG. 3 is a block diagram showing a schematic configuration of the optical memory system according to the first embodiment.
FIG. 4 is a block diagram showing a configuration of a Viterbi detector, (a) is a block diagram showing a detailed configuration of the Viterbi detector, and (b) is a block diagram showing a detailed configuration of a decoding unit.
FIG. 5 is a block diagram illustrating a detailed configuration of a metric calculation unit according to the first embodiment.
FIG. 6 is a flowchart showing a Viterbi decoding process of the first embodiment.
FIG. 7 is a diagram (I) illustrating the flow of a Viterbi decoding process, where (a) is a diagram illustrating a branch calculation stage, and (b) is a diagram illustrating a branch selection stage.
FIG. 8 is a diagram (II) illustrating the flow of the Viterbi decoding process, where (a) is a diagram illustrating a path selection stage, and (b) is a diagram illustrating a node determination stage.
FIG. 9 is a block diagram illustrating a detailed configuration of a metric calculation unit according to the second embodiment.
FIG. 10 is a block diagram illustrating a detailed configuration of a metric calculation unit according to a third embodiment.
FIG. 11 is a graph showing the effect of the present invention.
FIG. 12 is a diagram illustrating a general Viterbi decoding process flow;
[Explanation of symbols]
1 ... Liquid crystal spatial light modulator
2, 5 ... Lens
3 ... Optical memory
4 ... Yθ stage
6 ... CCD element
7, 18 ... Mirror
8 ... Anamorphic optical system
9 ... CPU
10 ... Viterbi detector
11, 20 ... Memory
14, 15 ... Shutter
16 ... Argon laser
17 ... Half mirror
21: Decoding unit
30, 30 ', 30 "... Metric calculation section
31 ... Addition comparison selection part
32: Path memory
33 ... Path selection part
35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 50 ... adders
51 ... Zero level generator
52 ... Predictive block memory
S: Optical memory system
B_i... Reception block
E ... Prediction block
S0, S1, S2, S3, S4, S5 ... nodes
Scl₁, Scl₂, Scd, Sc0, Sc1, Sc2, Sc3 ... control signals
Sz: Memory signal
Sp: CCD detection signal
Sout ... Output signal
Sin ... Input signal
S₀, S₁, S₂, S_Three... Received signal
Ss0, Ss1, Ss2, Ss3, Ss4, Ss5 ... Node metric signal
Spm ... path metric signal
Sdp: Metric signal
Scz ... Zero level signal
Ssw0, Ssw1, Ssw2, Ssw3 ... switch signal
La, Lb ... Argon laser light
Ls ... Signal light
Lp: Reproduction signal light
Lr ... Reference light

Claims (4)

記録媒体内の二次元記録領域を構成する画素を複数個含む画素ブロックを当該二次元記録領域内に複数個構成し、当該構成された一の画素ブロック内の異なる記録レベルを有する前記画素の数同士の比を全ての前記画素ブロックについて同じとして前記二次元記録領域に記録されたディジタル情報をビタビ復号方式により再生するディジタル情報再生装置であって、一の前記画素ブロック内の異なる前記記録レベルを有する前記画素の当該画素ブロック内における予め設定された異なる複数種類の配置態様の夫々を、前記ビタビ復号方式における一の再生タイミング毎に定義される異なる複数種類の状態に夫々対応させて前記ディジタル情報を再生するディジタル情報再生装置において、
各前記画素ブロック内の前記画素毎に、当該画素ブロック内に記録されている前記ディジタル情報に対応する検出信号を生成する検出手段と、
一の前記画素ブロック内に含まれる各前記画素に対応する前記検出信号の検出レベル及び各前記配置態様に基づいて、一の前記再生タイミングにおける一の前記状態毎に対応するメトリックを算出する算出手段と、
各前記状態に対応する前記算出された各メトリックに基づいて、一の前記再生タイミングに対応する各前記状態のうち前記ディジタル情報に対して最も尤もらしい一の前記状態を選択し、当該選択された状態に対応づけられている前記配置態様により示されるディジタル値を、一の前記画素ブロックに対応する再生情報として出力する再生手段と、
を備えることを特徴とするディジタル情報再生装置。The number of pixels having different recording levels in one pixel block formed by forming a plurality of pixel blocks in the two-dimensional recording area including a plurality of pixels constituting the two-dimensional recording area in the recording medium A digital information reproducing apparatus for reproducing digital information recorded in the two-dimensional recording area with the same ratio for all the pixel blocks by a Viterbi decoding method, wherein different recording levels in one pixel block are set. The digital information corresponding to each of a plurality of different types of arrangement modes set in advance in the pixel block of the pixel corresponding to a plurality of different types of states defined for each reproduction timing in the Viterbi decoding method. In a digital information reproducing apparatus for reproducing
Detecting means for generating a detection signal corresponding to the digital information recorded in the pixel block for each of the pixels in each of the pixel blocks;
Calculation means for calculating a metric corresponding to each one state at one reproduction timing based on a detection level of each detection signal corresponding to each pixel included in one pixel block and each arrangement mode. When,
Based on each of the calculated metrics corresponding to each of the states, one of the states corresponding to one of the reproduction timings is selected as one of the states most likely to the digital information, and the selected Reproduction means for outputting a digital value represented by the arrangement mode associated with a state as reproduction information corresponding to one pixel block;
A digital information reproducing apparatus comprising: 請求項１に記載のディジタル情報再生装置において、
前記記録レベルは、二値のうちのいずれか一方に対応する二つの記録レベルであると共に、
前記算出手段は、
一の前記再生タイミングにおける一の前記状態である対象状態について、当該対象状態に対応している前記配置態様において前記一方の記録レベルに対応している前記画素に対応する前記検出信号の検出レベルを加算し、当該対象状態に対応する加算メトリックを算出する加算手段と、
一の前記再生タイミングの直前の前記再生タイミングである直前再生タイミングにおける各前記状態のうち、前記対象状態に対して当該直前再生タイミングからブランチを有する前記状態の中から前記一方の記録レベルに対応する一の前記状態を選択する状態選択手段と、
前記選択された状態に対応するパスメトリックに前記対象状態に対応する前記加算メトリックを加算し、当該対象状態に対応するパスメトリックを生成し、当該生成されたパスメトリックを前記メトリックとして出力するパスメトリック算出手段と、
により構成されていることを特徴とするディジタル情報再生装置。The digital information reproducing apparatus according to claim 1,
The recording level is two recording levels corresponding to one of the binary values,
The calculating means includes
For a target state that is one state at one playback timing, the detection level of the detection signal corresponding to the pixel corresponding to the one recording level in the arrangement mode corresponding to the target state is set. Adding means for adding and calculating an addition metric corresponding to the target state;
Among the states at the previous playback timing that is the playback timing immediately before the one playback timing, the recording state corresponds to the one recording level among the states having a branch from the previous playback timing to the target state. State selection means for selecting one of the states;
A path metric that adds the added metric corresponding to the target state to a path metric corresponding to the selected state, generates a path metric corresponding to the target state, and outputs the generated path metric as the metric. A calculation means;
A digital information reproducing apparatus comprising: 請求項１又は２に記載のディジタル情報再生装置において、
一の前記画素ブロック内に含まれる前記画素の数が４以上であることを特徴とするディジタル情報再生装置。The digital information reproducing apparatus according to claim 1 or 2,
The digital information reproducing apparatus, wherein the number of pixels included in one pixel block is four or more. 請求項１から３のいずれか一項に記載のディジタル情報再生装置において、
前記記録媒体は二次元ホログラフィックメモリであると共に、
前記検出手段は、当該二次元ホログラフィックメモリ内の各前記画素によって反射された光ビームを当該各画素毎に受光し、前記検出信号を当該各画素毎に出力することを特徴とするディジタル情報再生装置。The digital information reproducing apparatus according to any one of claims 1 to 3,
The recording medium is a two-dimensional holographic memory,
The detection means receives a light beam reflected by each pixel in the two-dimensional holographic memory for each pixel, and outputs the detection signal for each pixel. apparatus.

Images