JP3907528B2 - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
JP3907528B2
JP3907528B2 JP2002155247A JP2002155247A JP3907528B2 JP 3907528 B2 JP3907528 B2 JP 3907528B2 JP 2002155247 A JP2002155247 A JP 2002155247A JP 2002155247 A JP2002155247 A JP 2002155247A JP 3907528 B2 JP3907528 B2 JP 3907528B2
Authority
JP
Japan
Prior art keywords
electrode
potential
sustain
data
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002155247A
Other languages
Japanese (ja)
Other versions
JP2003346666A (en
Inventor
英司 溝端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2002155247A priority Critical patent/JP3907528B2/en
Priority to KR1020030034351A priority patent/KR100720885B1/en
Publication of JP2003346666A publication Critical patent/JP2003346666A/en
Priority to KR1020050090802A priority patent/KR100639087B1/en
Application granted granted Critical
Publication of JP3907528B2 publication Critical patent/JP3907528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/297—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using opposed discharge type panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置に関し、特に、プラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、携帯電話を初めとする情報電子機器が、世の中に広く用いられていることは、周知の事実である。また、これらの情報電子機器のうち、壁掛けテレビや公共表示板などの表示装置もよく知られている。
【０００３】
さらにまた、壁掛けテレビや公共表示板などの表示装置は、フラットディスプレイとして、注目を浴びていることも周知の事実である。
【０００４】
そして、一般的に、フラットディスプレイとして、上述した壁掛けテレビや公共表示板などに利用されているプラズマディスプレイパネル（以下、ＰＤＰとも略称する）も、よく知られている。
【０００５】
このＰＤＰは、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いことなど、数多くの特長を有している。
【０００６】
このため、上述したように、このＰＤＰは、フラットディスプレイとして、壁掛けテレビや公共表示板などとして利用されている。
【０００７】
ＰＤＰは、その動作方式により、電極が放電空間（放電ガス）に露出して直流放電の状態で動作させる直流放電型（ＤＣ型）と、電極が誘電体層に被覆されて放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型（ＡＣ型）とに分類される。ＤＣ型では電圧が印加されている期間中放電が発生し、ＡＣ型では電圧の極性を反転させることにより放電を持続させる。さらに、ＡＣ型には、１セル内の電極数が２電極のものと３電極のものがある。
【０００８】
ここで、従来の３電極ＡＣ型プラズマディスプレイパネルの構造および駆動方法について述べる。図１５は従来のプラズマディスプレイパネルの一例を示すセル断面図である。
【０００９】
ＡＣ３電極型プラズマディスプレイパネルは、相互に対向する前面基板２０と背面基板２１と、双方の基板間２０、２１間に配置された複数の走査電極２２、維持電極２３及びデータ電極２９と、走査電極２２、維持電極２３及びデータ電極２９の各交差部分に行列状に配置された表示セルとを有する。
【００１０】
前面基板２０としてガラス基板等を用い、走査電極２２と維持電極２３が所定の間隔を隔てて設けられている。走査電極２２と維持電極２３の上には配線抵抗を下げるために金属電極３２が積層されている。これらの上には透明誘電体層２４と、透明誘電体層２４を放電から保護するＭｇＯ等からなる保護層２５が形成されている。一方、背面基板２１としてガラス基板等を用い、データ電極２９が走査電極２２や維持電極２３と直交するように設けられている。さらに、データ電極２９上には白色誘電体層２８、蛍光体層２７が設けられている。２枚のガラス基板の間には各セルを囲うように井桁の間隔３３が形成されている。隔壁は放電空間２６を確保するとともに画素を区切る役割を果たしている。放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
【００１１】
図１４に従来の３電極ＡＣ型プラズマディスプレイパネルの平面図を示す。走査電極２２の個々の電極Ｓｉおよび維持電極２３の個々の電極Ｃｉ（ｉ=１〜ｍ）と、データ電極２９の個々の電極Ｄｊ（ｊ=１〜ｎ）との各交差部分に、表示セル３１が行列状に配置される。
【００１２】
次にＰＤＰの駆動方法について説明する。現在、主流なのが走査期間と維持期間が分離されている走査維持分離方式（ＡＤＳ方式）である。以下、この走査維持分離方式の駆動方法について説明する。図１６は、３電極ＡＣ型プラズマディスプレイパネルの１サブフィールド（以下、ＳＦと略称する）の駆動波形図の一例である。１サブフィールドは予備放電期間２、走査期間３、および維持期間４の３つの期間で構成されている。
【００１３】
まず、予備放電期間２について説明する。予備放電期間２の前には、前サブフィールドの維持期間１が存在し、そこで維持放電が行なわれているかいないかで、セル内の各電極上の誘電体層の上に、放電によって発生する電荷である壁電荷の形成量が異なる。
【００１４】
このまま次の書込みを行なうと、この異なる壁電荷量の影響を受け、書込み放電をしづらくなったり、誤って書込みを行なってしまったりする。予備放電期間２の役割の一つは、このような前サブフィールドの維持期間１での点灯状態によって異なるセル内の誘電体層上に放電によって発生する電荷である壁電荷状態を初期化リセットすることである。また、この他、表示データに基づいて線順次にデータを書込む際に放電を行ないやすくするプライミング効果を発生させる役割がある。
【００１５】
次に走査期間３に入る。走査ベース電圧Ｖbwは８０〜１１０Ｖ程度であり、維持電圧Ｖsは１７０Ｖ程度である。走査期間３では、走査電極２２の個々の電極（Ｓ1〜Ｓm）に順次、走査パルス６が印加される。この走査パルス６に合わせて、データ電極２９の個々の電極（Ｄ１〜Ｄｎ）に表示パターンに応じてデータパルス７が印加される。
【００１６】
データパルス７が印加された画素では、走査電極２２とデータ電極２９の間に高い電圧が印加されるので、電圧印加後、ある程度の遅れ（放電遅れと呼ぶ）を伴って走査電極２２とデータ電極２９の間で書込放電が発生し、走査電極２２側には正の壁電荷が形成される。この放電に伴い、正極性電位に大きくバイアスされている維持電極２３と走査電極２２の間でも電荷の移動が発生し、維持電極２３には負の壁電荷が形成される。
【００１７】
一方、データパルス７が印加されない画素では、印加電圧が低くなるので放電が発生せず、壁電荷の状況は変化しない。このように、データパルス７の有無により、２種類の壁電荷の状況を作り出すことができる。
【００１８】
走査パルス６を全ラインに印加し終わると維持期間４に移る。維持パルスは全走査電極２２と全Ｙ電極２３に交互に印加される。維持パルスの電圧値Ｖｓは、書込み放電の発生しなかった画素では、走査電極２２と維持電極２３との間の放電（面放電と呼ぶ）が開始しない電圧に設定してある。ここでは１７０Ｖである。
【００１９】
一方、書込放電が発生した画素では、走査電極２２側には正壁電荷があり、維持電極２３側には負壁電荷が存在するため、走査電極２２に印加されるはじめの正の維持パルス（第一維持パルスと呼ぶ）に、この正負の壁電荷が重畳され、放電開始電圧以上の電圧が放電空間に印加され、維持放電が発生する。この放電により、走査電極２２側には負の壁電荷が蓄積され、維持電極２３側には正の壁電荷が蓄積される。
【００２０】
次の維持パルス（第二維持パルスと呼ぶ）は維持電極２３側に印加され、上記の壁電荷が重畳されることから維持放電がここでも発生し、第一維持パルスとは逆の極性の壁電荷が、走査電極２２側と維持電極２３側に蓄積される。これ以降も同様の原理で放電が持続的に発生する。つまりｘ回目の維持放電により発生した壁電荷による電位差が、（ｘ＋１）回目の維持パルスに重畳され維持放電が持続している。この維持放電の持続回数により発光輝度が決定される。
【００２１】
以上の予備放電期間２、走査期間３、維持期間４を合わせてサブフィールドと呼ぶ。階調表示を行う場合、１画面の画像情報を表示する期間である１フィールドが、この複数のサブフィードから構成されている。各サブフィールドの維持パルス数を変え、各サブフィールドを点灯させるか非点灯にするかによって階調表示を行うことができる。
【００２２】
【発明が解決しようとする課題】
上記のような走査維持分離ＡＣ型プラズマディスプレイパネルおよびプラズマディスプレイの駆動方法では、各走査ラインに画像信号に対応して書込み放電を発生させるために、画像信号に対応して、データパルスが順次、走査期間中に印加される。
【００２３】
したがって、データ電極電位は、走査期間中、画像信号に対応して変動することになる。書込み放電により、各電極上に形成される壁電荷は、走査パルス終了後の各電極の電位に影響される。
【００２４】
したがって、書込み放電の終了した走査電極ライン以降のデータパルスの印加状態によって、各電極上に形成される壁電荷は異なってくる。特に走査パルス幅を短くした場合は影響が大きい。パネルが高精細になり、走査ライン本数の増加に伴い、走査パルス幅の縮小をしなくてはならなくなると、この走査パルス印加終了後に次の走査電極ラインに書込み放電を発生させるためのデータパルスが印加されない場合は正常に動作していても、データパルスが印加されると、書込み放電は発生するものの、維持期間において維持放電が発生しなくなったり、表示がちらついたりする。これを改善するためには、維持パルス電圧を高くしなければならない。しかし、維持パルス電圧を高くすると、消費電力の増大を招いたり、高耐圧の高価なドライバーを使わなくてはならずコストの増大を招いたりする。
【００２５】
本発明の目的は、走査パルス幅を短縮した場合に、自走査電極ラインの走査パルス印加終了後に、他走査電極ラインのデータパルスが印加された場合にも、維持パルス電圧を高くすることなく駆動ができるプラズマディスプレイ装置を提供することにある。
【００２６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置に係り、前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた複数の電位固定電極と、個々の前記走査電極に線順次で走査パルスを印加することで、映像信号に対応して前記走査電極毎にデータを書き込む期間である走査期間内であって、個々の前記走査電極に対して、走査パルスの印加が終了した後、所定の期間経過してから開始される一定の期間、一定電位を対応する前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を対応する前記維持電極の電位よりも低く設定すると共に、前記維持電極と対応する前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と対応する前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と対応する前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴としている。
【００２７】
また、請求項２記載の発明は、第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置に係り、前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた電位固定電極と、映像信号に対応して前記走査電極毎にデータを書き込む期間である走査期間中一定電位を前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を前記維持電極の電位よりも低く設定すると共に、前記維持電極と前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴としている。
【００２８】
また、請求項３記載の発明は、第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置に係り、前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた電位固定電極と、全駆動期間に亘り一定電位を前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を前記維持電極の電位よりも低く設定すると共に、前記維持電極と前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴としている。
【００２９】
請求項４記載の発明は、請求項１乃至３の何れか一に記載のプラズマディスプレイ装置に係り、前記電位固定電極が、格子状の電極形状であることを特徴としている。
【００３０】
請求項５記載の発明は、請求項１乃至４の何れか一に記載のプラズマディスプレイ装置に係り、前記維持電極と対向する前記データ電極の線幅が、前記走査電極と対向する前記データ電極の線幅より細いことを特徴としている。
【００３１】
請求項６記載の発明は、請求項１乃至５の何れか一に記載のプラズマディスプレイ装置に係り、前記電位固定電極が、前記維持電極と対向する前記データ電極上に絶縁体層を介して設けられていることを特徴としている。
【００３２】
また、請求項７記載の発明は、請求項６記載のプラズマディスプレイ装置に係り、前記電位固定電極が前記データ電極と直交して、前記維持電極毎に設けられていることを特徴としている。
【００３３】
請求項８記載の発明は、請求項７記載のプラズマディスプレイ装置に係り、前記電位固定電極が、前記維持電極と対向する部分のうち、前記データ電極と交差する部分の線幅が、他の部分の線幅より細くなっていることを特徴としている。
【００３４】
請求項９記載の発明は、請求項１乃至３の何れか一に記載のプラズマディスプレイ装置に係り、前記電位固定電極が、前記データ電極と同層に形成され、前記電位固定電極が前記維持電極と対向する部分の面積が、前記データ電極が前記維持電極と対向する部分の面積よりも１画素内において大きく、かつ、前記電位固定電極が前記走査電極と対向する部分の面積が、前記データ電極が前記走査電極と対向する部分の面積よりも、１セル内において小さいことを特徴としている。
【００３５】
請求項１０記載の発明は、請求項１記載のプラズマディスプレイ装置に係り、前記所定の期間が２μsec以内であることを特徴としている。
【００３６】
請求項１１記載の発明は、請求項１記載のプラズマディスプレイ装置に係り、前記一定の期間が２μsec以上であることを特徴としている。
【００３７】
請求項１２記載の発明は、１、２又は３記載のプラズマディスプレイ装置に係り、前記電位固定電極の電位を常に接地させることを特徴としている。
【００３８】
請求項１３記載の発明は、請求項１乃至１２のいずれか一に記載のプラズマディスプレイ装置に係り、前記電極が誘電体層に被覆されて放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型であることを特徴としている。
【００４１】
【発明の実施の形態】
次に、本発明の第一の実施の形態について図を参照して詳細に説明する。図１に、本発明の第一の実施の形態であるプラズマディスプレイ装置が備えるプラズマディスプレイパネルの１セルの断面図を示し、図２に平面図を示す。図１の断面図は、図２のＡ−Ａ間の断面を示している。
【００４２】
パネル全体の平面構造は、図１４の従来のプラズマディスプレイパネルの平面図に、電位固定電極３４が維持電極２３と同方向に形成されている構造となっている。
【００４３】
具体的寸法について、セルピッチが横方向０．２７ｍｍ、縦方向０．８１ｍｍの場合を例に述べる。上下２枚の絶縁性基板２０、２１としては、例えば、厚さ２〜５ｍｍ程度のソーダライムガラス基板を用いる。上部絶縁性基板２０には走査電極２２と維持電極２３として、酸化スズまたは酸化インジウムからなる透明電極が対になる形で設けられ、電極幅は２５０〜３００μｍ程度とし、放電ギャップは７０〜１２０μｍ程度とした。各透明電極の上の一部には配線抵抗を下げるために金属電極３２を設けている。電極の上には誘電体層２４を１０〜５０μｍ程度形成し、さらにその上にはＭｇＯが保護層２５として形成されている。
【００４４】
一方、下部絶縁性基板２１にはＡｇなどでデータ電極２９が電極幅１００〜１５０μｍで形成されている。その上には白色誘電体層２８が設けられている。この上にＡｇなどで、データ電極２９と直交するように電位固定電極３４を形成する。電位固定電極３４の電極幅は１００〜２００μｍ程度とした。さらにその上に、隔壁３３を高さ１００〜１５０μm程度で形成し、最後に蛍光体９を塗布する。このときセル毎に蛍光体の種類をＲＧＢ（赤、緑、青）に塗り分けると、フルカラー表示が可能となる。上記の２枚の絶縁性基板を張り合わせ、放電ガスとしてＨｅ、Ｎｅ、Ｘｅの混合ガスを２００〜６００torr封入し、封止することにより完成する。
【００４５】
次に、本発明の第一の実施の形態であるプラズマディスプレイ装置を駆動する方法について説明する。図１０に１サブフィールドの駆動波形を示す。本発明では、電位固定電極３４を常に接地電位（波形Ｆｍ）としている。予備放電期間２及び維持期間４の走査電極波形（Ｓ１〜Ｓｍ）、維持電極波形（Ｃ１〜Ｃｍ）、データ電極波形（Ｄ１〜Ｄｎ）のそれぞれは、図１６の従来駆動波形と同じである。また、この期間の電位固定電極波形（Ｆ１〜Ｆｍ）はデータ電極波形（Ｄ１〜Ｄｍ）と同じであるので、この期間での駆動状態はほぼ従来と同じであると考えられる。
【００４６】
一方、走査期間３においては、映像信号に応じて、データパルス７が印加されたり、されなかったりする。図１５に示すような従来のセル構造においては、このデータパルス６の印加状態によって、データ電極２９の電位が変動する。これに対して、本発明の第一の実施の形態のように、電位固定電極３４をデータ電極上に配置し、維持電極２３とともに電位を固定することにより、走査期間３中の維持電極２３と電位固定電極３４の対向間電位差は一定となる。
【００４７】
次に、走査パルス６が印加された際に、データパルス７が印加され、書込み放電が発生した場合の、壁電荷形成状態について述べる。書込み放電は、走査電極２２とデータ電極２９の間の対向放電空間に、外部から印加される電圧に加え壁電荷による電圧である壁電圧も含めて、走査電極２２を陰極としてデータ電極２９との間で放電が発生する最小の電圧である対向放電開始電圧（以下、特に断らない場合は、走査電極２２または維持電極２３を陰極として、対向する基板上にあるデータ電極２９や電位固定電極との間で放電が発生する、放電空間に印加される最小の電圧を単に、対向放電開始電圧と呼ぶ）を超える電圧が対向放電空間に印加されることにより、走査電極２２とデータ電極２９の間で放電が発生する。この放電により、放電空間内には多くの空間電荷が発生するため、セル内の他の電極間でも、この放電をトリガーとして放電が発生したり、電界により電荷が引き寄せられることにより壁電荷が形成される。ここで、走査パルス６幅が短く、走査パルス６期間内では、ほとんど放電が発生するだけの場合を考えると、壁電荷の形成量は走査パルス６終了後の電極電位に大きく影響される。書込み放電のような強い放電が発生した場合、放電箇所と電極の位置にもよるが、各電極間には、おおよそ外部から印加された電圧分の壁電圧が形成されると考えられる。
【００４８】
したがって、図１６に示すような従来のプラズマディスプレイの駆動波形の場合、走査電極２２と維持電極２３の間には、おおよそ（Ｖｓ−Ｖbw）の壁電圧が形成されることになる。一方、維持電極２３とデータ電極３４との間に形成される壁電圧については、次走査ラインの書込み時のデータパルス７の有無により変化すると考えられる。データパルス７が印加されると、維持電極２３とデータ電極２９の間には、おおよそ（Ｖs−Ｖd）の壁電圧が形成され、データパルスが印加されないと、おおよそＶsの壁電圧が形成される。
【００４９】
この違いにより、維持期間４での最初の維持パルスによる維持放電（第一維持と呼ぶ）の強度が異なり、第一維持による走査電極２２と維持電極２３の間に形成される壁電荷量が異なってくる。
【００５０】
これは、壁電圧がＶsとなると、第一維持において、走査電極２２と維持電極２３の間で発生する面放電の他に、維持電極２３とデータ電極２９が共に接地された際に、上記壁電圧により、維持電極２３とデータ電極２９の間で弱い対向放電が発生するためである。これに対し、Ｖs−Ｖdの場合は、電位差が小さいため、ほとんどこの弱い対向放電が発生せず、維持放電が弱くなり、その後の維持パルスによって維持放電が安定的に持続しなくなる。
【００５１】
図１７に、走査パルス６終了後のデータ電極電位Ｖdaを模擬的に変化させたときの、最小維持電圧Ｖdsminを○で示す。最小維持電圧Ｖdsminとは、点灯表示が正常に表示できる、最小の維持電圧Ｖsのことである。走査パルス幅は１μsecである。
【００５２】
図１７で、Ｖda＝０Ｖのときが、次走査ライン書込み時にデータパルスが印加されなかった場合である。これに対し、データパルス電圧Ｖdを６５Ｖとすると、Ｖda＝６５Ｖのときが、次走査ライン書込み時にデータパルスが印加された場合となる。データパルスが印加された場合は、されなかった場合に比べて約６Ｖの最小維持電圧Ｖdsminの上昇が見られる。
【００５３】
これに対して、本発明の第一の実施の形態のプラズマディスプレイの場合、維持電極２３および電位固定電極３４の電位差は、走査期間３の間、常に壁電圧Ｖsに固定されている。このため、書込み放電により、維持電極２３と電位固定電極３４の間には、おおよそＶsの壁電圧が形成される。
【００５４】
このように、電位固定電極２３を設けることにより、データパルスの有無により、データ電極２９の電位が変動しても、維持電極２３と電位固定電極３４の対向電極間電位は一定となり、一定量の壁電圧を形成することができる。図１７に、Ｖdsminの走査パルス終了後のデータ電極電位Ｖda依存性を▲で示す。図からも分るように、走査パルス終了後のデータ電極電位Ｖdaが上昇しても、○で示す従来のようにＶdsminが上昇することはない。
【００５５】
また、図１０の駆動波形を、さらに図１１のように、走査期間３の維持電極２３電位を維持電圧Ｖsより高い電圧ＶswとするとＶdsminをさらに引き下げることができる。特に、電圧Ｖswを、維持電極２３を陰極としたときの、維持電極２３と電位固定電極３４の間の対向放電開始電圧以上に設定する。ここでの対向放電開始電圧とは、壁電荷が形成されていない状態で対向電極間にその電圧以上の電圧が印加された場合に放電が開始する電圧と考えてよい。
【００５６】
この対向放電開始電圧は、印加する電圧の極性によって大きく異なる。維持電極２３の誘電体層上には保護層２５としてＭｇ０膜が形成されており、この保護層が形成されている側を陰極とすると、正電荷の衝突により２次電子が放出され、新たな電子が放電空間に供給され、低い電圧で放電が持続する。
【００５７】
一方、陰極側にＭｇＯ層が存在しないと、新たな２次電子の供給がないため、高い電圧を印加しないと放電が持続しなくなる。したがって、維持電極２３を陰極としたときの維持電極２３と電位固定電極３４の間の対向放電開始電圧に電圧Ｖswを設定しても、走査期間３では、誤放電は発生せず、書き込み放電が発生しない限り放電は発生しない。
【００５８】
実際には、走査期間３では、維持電極２３と電位固定電極３４には、走査電極２２と維持電極２３の間で維持放電の発生する放電ギャップから遠い位置にほぼ同等の壁電圧が形成されており、ここでの対向放電空間にかかる電位差が最も高いと考えられるので、維持電極２３を陽極としたときの維持電極２３と電位固定電極３４の間の対向放電開始電圧未満に設定すれば、放電は発生しない。
【００５９】
書込み放電発生後には、維持電極２３と電位固定電極３４とに形成される壁電圧の合計はほぼ両者の電極の電位差に等しくなる。したがって、上記のように電圧Ｖswを設定することにより、書込み放電後の維持電極２３と電位固定電極３４とに形成される壁電圧の合計は、ほぼ、維持電極２３と電位固定電極３４の間の電位差を、維持電極２３を陰極としたときの、維持電極２３と電位固定電極３４の間の対向放電開始電圧以上にすることができる。
【００６０】
このような壁電圧が形成された状態で、維持期間４での第一維持において、維持電極２３の低電位側の電位と電位固定電極３４の電位を等しくすることにより、この対向空間には壁電圧Ｖswだけの壁電荷が印加される。
【００６１】
壁電圧Ｖswは、維持電極２３を陰極としたときの、維持電極２３と電位固定電極３４の間の対向放電開始電圧以上であることから、第一維持では、対向放電が確実に発生する。このように走査電極２２と維持電極２３の間の面放電の発生に加え、第一維持で確実に対向放電が発生することにより、放電強度が大きくなり、十分な壁電荷量が走査電極２２と維持電極２３上に形成され、それ以降の維持パルスによって確実に維持放電が持続するようになる。
【００６２】
本発明の第一の実施の形態での最小維持電圧Ｖdsminを図１７に●で示す。走査パルス終了後のデータ電極電位Ｖdaの影響を受けず、Ｖdaに対して一定のＶdsminとなっているとともに、従来のＶdsminに比べ、大きく電圧が低くなっている。これは、Ｖswを維持電極２３を陰極としたときの、維持電極２３と電位固定電極３４の間の対向放電開始電圧以上にしているためである。
【００６３】
この対向放電開始電圧以上にしている期間は、必ずしも走査期間３の全期間である必要はない。走査パルス印加前の電圧をＶsに下げてもまったく同様のＶdsmin特性が得られた。また、走査パルス印加終了直後から１０μsec以上経ってから、維持電極２３の電位をＶswからＶsに引き下げても影響はない。一方、走査パルス終了から２μsec以上経ってから、維持電極電位をＶsからＶswに引き上げても、Ｖdsminは１７０Ｖとなり、電圧Ｖswに引き上げた効果は得られない。また、たとえ走査パルス印加終了後、２μsec以内に維持電極電位を電圧Ｖswに引き上げたとしても、Ｖsw電位を２μsec以上継続しなければ、その効果はきわめて弱いものとなり、Ｖdsminを引き下げることがほとんどできなかった。
【００６４】
このように本発明の第一の実施の形態を用いれば、データパルスの印加の有無による影響を受けないばかりか、電圧Ｖswを、維持電極２３を陰極としたときの、維持電極２３と電位固定電極３４の間の対向放電開始電圧以上に設定することにより、最小維持電圧Ｖdsminを大幅に低くすることができ、走査パルス幅が短い場合でも、低い耐圧の維持ドライバを用いることができる。
【００６５】
次に、具体的電圧の設定値について説明する。はじめに、前サブフィールドの維持期間１が終了すると、予備放電期間２になる。ここでの波形は、基本的に図１６の従来波形と同じであり、Ｖsを１６０Ｖ、Ｖpを３８０Ｖとした。各鋸歯状波のスロープの幅は５０μsec程度とした。予備放電期間２は、前ＳＦの維持放電によって誘電体層上に蓄積された電荷（壁電荷）をリセットし、さらに書込み放電を起こりやすくさせるためのプライミング放電を発生させる期間である。主に、最初の鋸歯状波で維持期間に形成された壁電荷のリセットが行なわれ、後ろの２つの鋸歯状波でプライミング放電を発生させ、その後プライミング放電で発生した壁電荷を調整している。
【００６６】
次に、走査期間３に移行する。走査電極２２には、走査ベース電圧Ｖbwが印加されており、線順次で走査パルス６が順次印加されている。走査ベース電圧Ｖbwは１１０Ｖ程度とし、走査パルス幅は１μsecとし、電位はＧＮＤとした。維持電極２３の電位はＶsw固定としている。また、電位固定電極３４は接地されている。ここで、本セルの対向放電開始電圧であるが、走査電極２２とデータ電極２９の間、維持電極２３と電位固定電極３４の間ともに１８５Ｖであった。図１８に最小維持電圧Ｖdsminの電圧Ｖsw依存性を示す。
【００６７】
電圧Ｖswを１８５Ｖ以上にすると急激に最小維持電圧Ｖdsminが減少することが分る。本発明の第一の実施の形態では、電圧Ｖswがこの対向放電開始電圧以上になるように、電圧Ｖswを１９０〜２１０Ｖとした。
【００６８】
最後に、維持期間４に入る。ここは従来と同様であり、走査期間３で書込み放電が発生した場合のみ、走査電極２２と維持電極２３の面放電ギャップ近傍に大きな壁電荷が形成されているため維持放電が発生し、点灯状態となる。このようにして、点灯、非点灯を制御することができる。維持パルスの電圧は、Ｖs＝１６０Ｖとしている。
【００６９】
次に、本発明の第二の実施の形態について、図３のセル平面図を参照しながら説明する。本発明の第二の実施の形態の駆動波形は、本発明の第一の実施の形態の駆動波形と同じである。
【００７０】
本発明の第一の実施の形態では、データ電極２９と電位固定電極３４が、誘電体層２８を介して対向する部分の面積が大きく、この電極間容量が大きくなってしまうため、データ電極電位の変動による無効電力が大きくなり、データドライバの発熱が問題となる。
【００７１】
本発明の第二の実施の形態では、このデータ電極２９と電位固定電極３４の間の容量を減らすとともに、書込み放電に関しては、確実に放電が発生するような構造となっている。
【００７２】
本発明の第二の実施の形態のセル構造は、データ電極２９の形状が、電位固定電極３４と対向する部分では細く、走査電極２２と対向する部分では太くなっている以外は本発明の第一の実施の形態と同じである。維持電極２３と電位固定電極３４が対向する部分の面積は、本発明の第一の実施の形態と同じであり、Ｖdsminは本発明の第一の実施の形態と同じ値が得られた。
【００７３】
データ電極２９の線幅は、電位固定電極３４と対向する部分を４０〜８０μｍ、走査電極２２と対向する部分を１２０〜１７０μｍとした。このようにすることにより、電位固定電極３４とデータ電極２９間の容量を小さくすることができ、無効電流が減少し、消費電力を低減することができ、発熱を抑えることができた。また走査電極２２と対向するデータ電極２９の面積は大きくとっているので、書込み放電の確率を高めることができ、放電遅れを小さくすることができた。
【００７４】
次に、本発明の第三の実施の形態について図４のセル平面図を参照しながら説明する。本発明の第三の実施の形態の駆動波形は本発明の第一の実施の形態と同じである。
【００７５】
本発明の第三の実施の形態のセル構造は、電位固定電極３４の線幅を細くし、放電ギャップ寄りに設けたこと以外は本発明の第二の実施の形態と同じである。維持放電への移行性では、書込み放電時の放電ギャップ寄りの壁電荷の形成状態が重要となってくる。データ電極２９および維持電極２３との容量を減らすために、電位固定電極３４の線幅をできるだけ細くし、放電ギャップ寄りの維持電極２３と電位固定電極３４の対向間に所望の壁電圧を形成するために、電極位置を放電ギャップ寄りにしている。電位固定電極３４の幅は、４０〜５０μｍ程度とした。このような構造でも、本発明の第二の実施の形態とほぼ同様のＶdsminが得られた。また、無効電流を減らすことができ、消費電力を低減することができた。
【００７６】
次に、本発明の第四の実施の形態について図５のセル平面図を参照しながら説明する。本発明の第四の実施の形態の駆動波形は本発明の第一の実施の形態と同じである。
【００７７】
本発明の第四の実施の形態のセル構造は、本発明の第三の実施の形態の電位固定電極３４と同じ線幅の電極を、もう一本、電位固定電極として追加したこと以外は本発明の第三の実施の形態と同じである。２つの電位固定電極３４の間隔は４０〜６０μｍ程度とした。
【００７８】
このように、電極を追加することにより、データ電極２９、維持電極２３と電位固定電極３４との線間容量は増大するものの、２つに分離されているので、本発明の第二の実施の形態よりは線間容量は小さい。
【００７９】
一方、電位固定電極３４をもう一本追加することで、壁電荷の蓄積状態としては、実効的に間にスリットの入っていないべたの１枚電極と同じ状態とすることができた。
【００８０】
このことにより、第一維持での放電が本発明の第三の実施の形態よりも、強く確実なものとなった。従来のセルや、本発明の第三の実施の形態では、維持放電では、第一維持から１０回目の維持パルス印加ぐらいまでは、維持期間４後半の維持放電に比べ弱い放電であり、不安定な状態である。
【００８１】
これに対し、本発明の第四の実施の形態のように、電位固定電極３４をさらにもう一本追加することにより、第一維持からほぼ定常的な維持放電に近い強さの維持放電を発生させることができた。このように、第一維持から安定的な放電にすることができることにより、Ｖdsminの値は、本発明の第二の実施の形態とまったく同じ値を得ることができたとともに、維持パルス数の少ない、下位の階調のサブフィールドでも、安定的な表示が得られるようになった。
【００８２】
次に、本発明の第五の実施の形態について図６のセル平面図を参照しながら説明する。本発明の第五の実施の形態は、データ電極２９や維持電極２３と電位固定電極３４との間の容量は低く抑えながら、実効的な電位固定電極３４の面積は広く取り、維持電極２３と電位固定電極３４の間に形成される壁電荷を、放電ギャップから離れた領域まで形成することができる本発明の第四の実施の形態の別の形態である。
【００８３】
本発明の第五の実施の形態の駆動波形は本発明の第一の実施の形態と同じである。本発明の第五の実施の形態のセル構造は、電位固定電極３４の形状が、データ電極２９と交差する部分の線幅を細くしている以外は、本発明の第二の実施の形態とおなじである。このように交差部分の面積を小さくしているのは、電位固定電極３４とデータ電極２９間の容量を小さくするためである。細い部分は、面放電ギャップ寄りに寄せてあり、書き込み時に維持電極２３と電位固定電極３４の間に形成される壁電荷をなるべく放電ギャップ寄りに形成するようにしている。電位固定電極３４の幅は、太い部分で１００〜２００μｍ程度であり、交差部分の細い部分は５０μｍ程度とした。本実施例では本発明の第四の実施の形態とほぼ同様のＶdsminを得ることができ、また、維持パルス数の少ない、下位の階調のサブフィールドでも、安定的な表示が得られた。
【００８４】
次に、本発明の第六の実施の形態について図７のセル平面図を参照しながら説明する。本発明の第六の実施の形態も、電極間容量を低く抑えつつ、壁電荷は維持電極２３と対向するほぼ全面に形成できるような、本発明の第四および第五の実施の形態の別の実施形態である。
【００８５】
本発明の第六の実施の形態の駆動波形は本発明の第一の実施の形態と同じである。本発明の第六の実施の形態のセル構造は、電位固定電極３４の形状が、メッシュ状になっている以外は、本発明の第二の実施の形態と同じである。
【００８６】
このようにメッシュ状にすることにより、交差部分の面積を小さくし、電位固定電極３４とデータ電極２９間の容量および電位固定電極３４と維持電極２３間の容量を小さくしている。メッシュ状の線幅は１０〜４０μｍ程度とし、メッシュ状の穴の部分は４０〜５０μｍ角となるようにした。
【００８７】
このようなメッシュ形状の電極とすることにより、容量は減少するが、穴の部分が５０μｍ角以下であれば、書込み放電による放電の広がり状態は、電位固定電極３４の形状が、本発明の第二の実施の形態のように大きな電極面積を持ったものとほぼ同様の状態を得ることができた。このようなメッシュ電極構造にすることにより、線間容量を低く抑え、かつ、本発明の第五の実施の形態と同様のＶdsminや、維持放電の安定性を得ることができた。
【００８８】
次に、本発明の第七の実施の形態について図８のセル平面図を参照しながら説明する。本発明の第七の実施の形態の駆動波形は、本発明の第一の実施の形態と同じである。
【００８９】
また、本発明の第七の実施の形態のセル構造は、電位固定電極３４以外は本発明の第二の実施の形態とおなじであり、データ電極２９を形成する際に、データ電極２９と同層に電位固定電極３４が形成されている。
【００９０】
したがって、電位固定電極３４の端子取り出しは、データ電極２９と同じ、図６紙面上下方向となる。このような構造にすることにより、電位固定電極３４とデータ電極２９を一度に形成することができ、プロセス数を増やすことなく電位固定電極３４を追加することができる。
【００９１】
データ電極２９の線幅を維持電極２３と対向する部分で５０μｍ程度に細くしてある。データ電極２９との間隔が３０μｍ程度できるように電位固定電極３４が形成されている。これにより、維持電極２３と対向する部分の面積では、データ電極２９よりも電位固定電極３４の方が大きくすることができる。これにより、データ電極２９の電位の変動による、対向放電空間にかかる電圧の変動を抑制することができる。これにより、本発明の第一の実施の形態とほぼ同等の最小維持電圧Ｖdsmin特性を得ることができた。
【００９２】
次に、本発明の第八の実施の形態について図９のセル平面図を参照しながら説明する。本発明の第八の実施の形態の駆動波形は本発明の第一の実施の形態と同じである。
【００９３】
本発明の第八の実施の形態のセル構造は、電位固定電極３４形状及びデータ電極２９形状以外は、本発明の第七の実施の形態とおなじであり、本発明の第七の実施の形態と同様に、データ電極２９を形成する際に、データ電極２９と同層に電位固定電極３４が形成されている。走査電極２２および維持電極２３の線幅は、隔壁３３交差する部分を細くしてある。
【００９４】
これは、データ電極２９や電位固定電極３４との容量を小さくするためであり、これまでの本発明の第一から第五の実施の形態にも適用できる。セルの放電空間部分では、維持電極２３は電位固定電極としか対向しておらず、本発明の第七の実施の形態より、確実にデータ電極電位の影響を排除することができる。
【００９５】
次に、本発明の第九の実施の形態について図１２の駆動波形を参照しながら説明する。本発明の第九の実施の形態の駆動波形は、上述の本発明の第一から第八の実施の形態のいずれの形状のセルにも適用できる。
【００９６】
本駆動波形は、走査期間３の維持電極２３の電位を維持パルス電圧のＶsと同じにすることにより、維持電極２３の電源電位数を減らす変わりに、電位固定電極３４の電位を負電位にしている。ここで、電位固定電極３４の電位Ｖfwは、維持電極２３と電位固定電極３４の電位差が対向放電開始電圧の１８５Ｖ以上になるように設定した。
【００９７】
具体的には、維持パルス電圧Ｖsを１６０Ｖに設定し、電位Ｖfwは−３０〜―６０Ｖとした。このようにすることにより、図１１の駆動波形と同じように、書込み時に維持電極２３と電位固定電極３４との間に、おおよそ（Ｖs−Ｖfw）の壁電圧を形成することができ、第一維持でこの２電極間で対向放電が発生するようにでき、図８と同様の最小維持電圧Ｖdsminを得ることができる。
【００９８】
次に、本発明の第十の実施の形態について図１３の駆動波形を参照しながら説明する。本発明の第十の実施の形態のセル構造は従来のセル構造と同じである。本発明の第十の実施の形態のセルの対向放電開始電圧は１８５Ｖである。本発明の第十の実施の形態の駆動波形の維持期間４の波形は従来の駆動波形と同じである。
【００９９】
走査期間３の維持電極２３の電圧Ｖswは、データパルス７が印加されても、維持電極２３とデータ電極２９との間にかかる電圧が対向放電開始電圧以上になるよう、Ｖswを高くしてある。このように維持電極２３の電位を高くすると、走査パルス６が印加されるタイミングでは、走査電極２２と維持電極２３の間にも高い電圧Ｖswが印加される。
【０１００】
本発明の第十の実施の形態では、走査パルス印加時にこのような高い電圧が印加されても、走査電極２２と維持電極２３の間で誤放電が発生しないように、予備放電期間２で走査電極２２と維持電極２３の間の放電ギャップ近傍の壁電荷を調整している。
【０１０１】
本発明の第十の実施の形態の予備放電期間２の駆動波形は、図１６の従来の駆動波形と比較すると、走査期間３の直前の走査電極２２と維持電極２３の電位差がＶswと高い電位差になるように設計されている。予備放電期間２では、走査電極２２にＶp電圧が印加された時点で、走査電極２２上には大きな負の壁電圧が形成され、維持電極２３には正の壁電圧が形成されていると考えられる。
【０１０２】
その後、走査電極２２と維持電極２３の電極電位の極性を反転させ、走査電極２２の電位を徐々に引き下げていくことにより、走査電極２２とデータ電極２９の間で弱い持続的な放電（弱放電と呼ぶ）が発生すると共に、走査電極２２と維持電極２３との間でも弱放電が発生する。
【０１０３】
この走査電極２２と維持電極２３の間の弱放電により、面放電ギャップ近傍の走査電極２２の負壁電圧は減少し、維持電極２３側には負の壁電圧が形成されるようになる。このときのランプ波形の最終到達電位差であるＶswを大きくすることにより、より走査電極２２の負壁電圧は減少し、維持電極２３の負壁電圧は増大する。放電ギャップ近傍の維持電極２３の負壁電圧を走査電極２２の負壁電圧より大きくすることにより、走査電極２２と維持電極２３の面放電空間にかかる電圧はＶswよりも小さくすることができる。
【０１０４】
本発明の第十の実施の形態例では、このようにして走査パルス印加時の誤放電を防止している。走査電極２２に印加されているランプ波形がＶp電圧から直接下がるような波形になっているのは、維持電極２３へのＶsw印加と同時に走査電極２２の電位を引き下げることによる、走査電極２２と維持電極２３の面の誤放電を防止するためである。
【０１０５】
具体的な駆動波形の設定電圧は以下の通りである。維持パルス電圧は１６０Ｖ、データパルス電圧は６５Ｖとした。走査期間３の維持電極２３の電位Ｖswは、データパルス６が印加されても、維持電極２３とデータ電極２９の電位差が対向放電開始電圧以上になるように２５０Ｖ〜２７０Ｖとした。
【０１０６】
これにより、６５Ｖのデータパルスが印加されても、維持電極２３とデータ電極２９の間には１８５Ｖ〜２０５Ｖの電圧が印加されることになる。
【０１０７】
さらにデータパルスが印加されなければ、２５０Ｖ〜２７０Ｖの電圧が印加されることになる。したがって、いずれの場合も、対向放電開始電圧以上の壁電圧が、書込み放電によっておおよそ形成され、第一維持に対向放電が発生する。
【０１０８】
維持電極２３側を陽極にした場合の対向放電開始電圧は３５０Ｖ程度であるので、これだけの電圧が印加されても、書込み放電が発生しなければ維持電極２３とデータ電極２９の間では放電は発生しない。この対向放電開始電圧以上にしている期間は、必ずしも走査期間３の全期間である必要はない。走査パルス印加前の電圧をＶsに下げてもまったく同様のＶdsmin特性が得られた。また、走査パルス印加終了直後から10μsec以上経ってから、維持電極２３の電位を電圧Ｖswから電圧Ｖsに引き下げても影響はない。
【０１０９】
一方、走査パルス終了から２μsec以上経ってから、維持電極電位を電圧Ｖsから電圧Ｖswに引き上げても、Ｖdsminは１７０Ｖとなり、電圧Ｖswに引き上げた効果は得られない。また、たとえ走査パルス印加終了後、２μsec以内に維持電極電位をＶswに引き上げたとしても、Ｖsw電位を２μsec以上継続しなければ、その効果はきわめて弱いものとなり、Ｖdsminを引き下げることがほとんどできなかった。
【０１１０】
このような波形を用いることにより、電位固定電極３４がない従来のセル構造でも、本発明の第一の実施の形態と同様のＶdsmin特性を得ることができる。
【０１１１】
【発明の効果】
以上説明したように、本発明によれば、走査パルスを短縮しても、正常に駆動できる最低の維持電圧Ｖdsminを低く抑えることができるようになった。具体的には、走査パルスを１μsecにまで短縮すると、従来、走査パルス終了後にデータパルスが印加されることも考慮すると維持パルス電圧を最低でも１７６Ｖにまで上げなければならなかったが、本発明のプラズマディスプレイ装置を用いれば、維持パルス電圧を１４３Ｖにまで下げることが可能となった。
【０１１２】
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるプラズマディスプレイパネルの１セルの断面図である。
【図２】本発明の第１実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図３】本発明の第２実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図４】本発明の第３実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図５】本発明の第４実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図６】本発明の第５実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図７】本発明の第６実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図８】本発明の第７実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図９】本発明の第８実施形態におけるプラズマディスプレイパネルの１セルの平面図である。
【図１０】本発明の第１実施形態におけるプラズマディスプレイパネルの駆動波形を示す図である。
【図１１】本発明の第１実施形態におけるプラズマディスプレイパネルの他の駆動波形を示す図である。
【図１２】本発明の第９実施形態におけるプラズマディスプレイパネルの駆動波形を示す図である。
【図１３】本発明の第１０実施形態におけるプラズマディスプレイパネルの駆動波形を示す図である。
【図１４】従来の３電極ＡＣ型プラズマディスプレイパネルの平面図である。
【図１５】従来の３電極ＡＣ型プラズマディスプレイパネルの１セルの断面図である。
【図１６】従来の３電極ＡＣ型プラズマディスプレイパネルの駆動波形示す図である。
【図１７】走査パルス終了後のデータ電極電位Ｖdaと最小維持電圧Ｖdsminの関係を示した図である。
【図１８】最小維持電圧ＶdsminのＶsw依存性を示す図である。
【符号の説明】
１ 前サブフィールド維持期間
２ 予備放電期間
３ 走査期間
４ 維持期間
５ １サブフィールド
６ 走査パルス
７ データパルス
８ 書込み壁電荷形成パルス
９ 維持ベース電圧
２０ 上部絶縁性基板
２１ 下部絶縁性基板
２２ 走査電極
２３ 維持電極
２４ 透明誘電体層
２５ 保護層
２６ 放電空間セル
２７ 蛍光体層
２８ 白色誘電体層
２９ データ電極
３０ ディスプレイ表示画面
３１ １セル
３２ 金属トレース電極
３３ 隔壁
３４ 電位固定電極
３５ 放電ギャップ
３６ 非放電ギャップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display device, and more particularly to a plasma display device.
[0002]
[Prior art]
In recent years, it is a well-known fact that information electronic devices such as mobile phones are widely used in the world. Of these information electronic devices, display devices such as wall-mounted televisions and public display boards are well known.
[0003]
Furthermore, it is a well-known fact that display devices such as wall-mounted televisions and public display boards are attracting attention as flat displays.
[0004]
In general, a plasma display panel (hereinafter also abbreviated as PDP) used for the above-described wall-mounted television, public display board, and the like is also well known as a flat display.
[0005]
This PDP has many features such as being thin and capable of displaying a large screen relatively easily, having a wide viewing angle, and having a high response speed.
[0006]
For this reason, as described above, this PDP is used as a flat display, as a wall-mounted television, a public display board, or the like.
[0007]
The PDP has a DC discharge type (DC type) in which an electrode is exposed to a discharge space (discharge gas) and operates in a DC discharge state, and an electrode is covered with a dielectric layer so that the discharge gas is directly applied to the discharge gas. It is classified into an AC discharge type (AC type) that is operated without being exposed and in an AC discharge state. In the DC type, discharge is generated during a period in which the voltage is applied, and in the AC type, the discharge is sustained by reversing the polarity of the voltage. Further, the AC type includes two electrodes in one cell and three electrodes.
[0008]
Here, the structure and driving method of a conventional three-electrode AC type plasma display panel will be described. FIG. 15 is a cell sectional view showing an example of a conventional plasma display panel.
[0009]
The AC3 electrode type plasma display panel includes a front substrate 20 and a rear substrate 21 facing each other, a plurality of scan electrodes 22, a sustain electrode 23 and a data electrode 29 disposed between the two substrates 20, 21, and a scan electrode. 22, display cells arranged in a matrix at each intersection of the sustain electrode 23 and the data electrode 29.
[0010]
A glass substrate or the like is used as the front substrate 20, and the scan electrodes 22 and the sustain electrodes 23 are provided at a predetermined interval. A metal electrode 32 is laminated on the scan electrode 22 and the sustain electrode 23 in order to reduce the wiring resistance. On these, a transparent dielectric layer 24 and a protective layer 25 made of MgO or the like for protecting the transparent dielectric layer 24 from discharge are formed. On the other hand, a glass substrate or the like is used as the back substrate 21, and the data electrodes 29 are provided so as to be orthogonal to the scan electrodes 22 and the sustain electrodes 23. Further, a white dielectric layer 28 and a phosphor layer 27 are provided on the data electrode 29. A gap 33 is formed between the two glass substrates so as to surround each cell. The partition plays a role of securing the discharge space 26 and partitioning the pixels. A mixed gas such as He, Ne, and Xe is sealed in the discharge space 26 as a discharge gas.
[0011]
FIG. 14 is a plan view of a conventional three-electrode AC plasma display panel. A display cell is provided at each intersection of each electrode Si of the scan electrode 22 and each electrode Ci (i = 1 to m) of the sustain electrode 23 and each electrode Dj (j = 1 to n) of the data electrode 29. 31 are arranged in a matrix.
[0012]
Next, a method for driving the PDP will be described. Currently, the mainstream is the scan sustaining separation method (ADS method) in which the scanning period and the sustaining period are separated. Hereinafter, a driving method of this scanning maintenance separation method will be described. FIG. 16 is an example of a driving waveform diagram of one subfield (hereinafter abbreviated as SF) of a three-electrode AC plasma display panel. One subfield is composed of three periods of a preliminary discharge period 2, a scanning period 3, and a sustain period 4.
[0013]
First, the preliminary discharge period 2 will be described. Before the preliminary discharge period 2, there is a sustain period 1 of the previous subfield, and whether or not the sustain discharge is performed there occurs on the dielectric layer on each electrode in the cell by discharge. The amount of wall charges that are charges differs.
[0014]
If the next address is performed as it is, it is difficult to cause an address discharge due to the influence of the different wall charges, or the address is erroneously performed. One of the roles of the preliminary discharge period 2 is to reset the wall charge state, which is the charge generated by the discharge, on the dielectric layer in the different cell depending on the lighting state in the sustain period 1 of the previous subfield. That is. In addition, there is a role of generating a priming effect that facilitates discharge when data is written line-sequentially based on display data.
[0015]
Next, the scanning period 3 starts. The scan base voltage Vbw is about 80 to 110V, and the sustain voltage Vs is about 170V. In the scanning period 3, the scanning pulse 6 is sequentially applied to the individual electrodes (S 1 to Sm) of the scanning electrode 22. The data pulse 7 is applied to the individual electrodes (D1 to Dn) of the data electrode 29 according to the display pattern in accordance with the scanning pulse 6.
[0016]
In the pixel to which the data pulse 7 is applied, since a high voltage is applied between the scan electrode 22 and the data electrode 29, the scan electrode 22 and the data electrode are accompanied by a certain delay (referred to as a discharge delay) after the voltage application. An address discharge occurs between the electrodes 29 and positive wall charges are formed on the scanning electrode 22 side. As a result of this discharge, charge movement also occurs between the sustain electrode 23 and the scan electrode 22 that are largely biased to a positive potential, and a negative wall charge is formed on the sustain electrode 23.
[0017]
On the other hand, in the pixel to which the data pulse 7 is not applied, the applied voltage is low, so that no discharge occurs and the wall charge state does not change. Thus, two types of wall charge situations can be created depending on the presence or absence of the data pulse 7.
[0018]
When the scan pulse 6 is applied to all lines, the sustain period 4 is started. The sustain pulse is applied to all the scan electrodes 22 and all the Y electrodes 23 alternately. The voltage value Vs of the sustain pulse is set to a voltage at which discharge (referred to as surface discharge) between the scan electrode 22 and the sustain electrode 23 does not start in the pixels where no address discharge has occurred. Here, it is 170V.
[0019]
On the other hand, in the pixel where the write discharge has occurred, positive wall charges are present on the scan electrode 22 side and negative wall charges are present on the sustain electrode 23 side. Therefore, the first positive sustain pulse applied to the scan electrode 22 is present. The positive and negative wall charges are superimposed on (referred to as the first sustain pulse), a voltage equal to or higher than the discharge start voltage is applied to the discharge space, and a sustain discharge is generated. Due to this discharge, negative wall charges are accumulated on the scan electrode 22 side, and positive wall charges are accumulated on the sustain electrode 23 side.
[0020]
The next sustain pulse (referred to as the second sustain pulse) is applied to the sustain electrode 23 side, and the above-mentioned wall charges are superimposed, so that a sustain discharge is generated here, and the wall has the opposite polarity to the first sustain pulse. Electric charges are accumulated on the scan electrode 22 side and the sustain electrode 23 side. Subsequent discharges are continuously generated on the same principle. That is, the potential difference due to the wall charges generated by the xth sustain discharge is superimposed on the (x + 1) th sustain pulse, and the sustain discharge continues. The light emission luminance is determined by the number of sustain discharges.
[0021]
The preliminary discharge period 2, the scanning period 3, and the sustain period 4 are collectively referred to as a subfield. When gradation display is performed, one field, which is a period for displaying image information of one screen, is composed of the plurality of sub-feeds. Grayscale display can be performed by changing the number of sustain pulses in each subfield and lighting each subfield.
[0022]
[Problems to be solved by the invention]
In the scan sustaining separation AC plasma display panel and the plasma display driving method as described above, in order to generate an address discharge corresponding to the image signal in each scanning line, the data pulses are sequentially corresponding to the image signal. Applied during the scanning period.
[0023]
Therefore, the data electrode potential varies corresponding to the image signal during the scanning period. The wall charge formed on each electrode by the address discharge is affected by the potential of each electrode after the end of the scan pulse.
[0024]
Accordingly, the wall charges formed on each electrode differ depending on the application state of the data pulse after the scanning electrode line where the address discharge is completed. In particular, when the scanning pulse width is shortened, the influence is great. When the panel becomes high-definition and the scan pulse width has to be reduced as the number of scan lines increases, a data pulse for generating an address discharge in the next scan electrode line after the end of this scan pulse application When no data is applied, even if the operation is normal, if a data pulse is applied, an address discharge occurs, but a sustain discharge does not occur in the sustain period or the display flickers. In order to improve this, the sustain pulse voltage must be increased. However, when the sustain pulse voltage is increased, the power consumption is increased, and an expensive driver with a high breakdown voltage must be used, resulting in an increase in cost.
[0025]
The object of the present invention is to drive without increasing the sustain pulse voltage even when the data pulse of the other scan electrode line is applied after the scan pulse application of the own scan electrode line is completed when the scan pulse width is shortened. It is an object of the present invention to provide a plasma display device capable of achieving the above.
[0026]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to claim 1 is characterized in that the first insulating substrate and the second insulating substrate are arranged to face each other, and the first insulating substrate has a scan electrode and a sustain electrode. A plasma display comprising a display panel in which a plurality of electrode pairs arranged in parallel to each other are arranged, and a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes are arranged on the second insulating substrate According to an apparatus, the second of the display panel is configured to face the sustain electrode disposed in the same layer as the data electrode or in an upper layer than the data electrode and on the first insulating substrate. Provided on the insulating substrate plural A potential fixing electrode; By applying scanning pulses to each of the scanning electrodes in a line-sequential manner, within a scanning period in which data is written for each scanning electrode corresponding to a video signal, and for each of the scanning electrodes, Scan pulse of Applied But After the end, the constant potential is applied for a certain period that starts after a predetermined period. Corresponding And potential supply means for continuing to supply to the fixed potential electrode. When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the corresponding potential of the sustain electrode, and the potential corresponding to the sustain electrode When the potential difference of the potential fixing electrode is set to be equal to or higher than the counter discharge start voltage between the sustaining electrode and the potential fixing electrode corresponding to the sustaining electrode when the sustaining electrode side is the cathode, the sustaining electrode side is set to the anode, The voltage is set so that no counter discharge occurs between the sustaining electrode and the corresponding potential fixing electrode. It is characterized by that.
[0027]
According to a second aspect of the present invention, the first insulating substrate and the second insulating substrate are arranged to face each other, and the scan electrode and the sustain electrode are arranged in parallel to each other on the first insulating substrate. A plasma display apparatus comprising: a plurality of electrode pairs configured; and a display panel provided with a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes on the second insulating substrate. Provided on the second insulating substrate of the display panel in a mode facing the sustain electrode disposed on the first insulating substrate in the same layer as the electrode or in an upper layer than the data electrode And a potential supply means for continuing to supply a constant potential to the potential fixed electrode during a scanning period in which data is written for each scanning electrode corresponding to a video signal. When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the potential of the sustain electrode, and the sustain electrode and the potential fixed electrode are When the sustain electrode side is a cathode, the potential difference is set to be equal to or higher than a counter discharge start voltage between the sustain electrode and the potential fixing electrode. On the other hand, when the sustain electrode side is an anode, the sustain electrode and the potential fixing are set. The voltage is set so that no counter discharge occurs between the electrodes. It is characterized by that.
[0028]
According to a third aspect of the present invention, the first insulating substrate and the second insulating substrate are arranged to face each other, and the scan electrode and the sustain electrode are arranged in parallel to each other on the first insulating substrate. A plasma display apparatus comprising: a plurality of electrode pairs configured; and a display panel provided with a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes on the second insulating substrate. Provided on the second insulating substrate of the display panel in a mode facing the sustain electrode disposed on the first insulating substrate in the same layer as the electrode or in an upper layer than the data electrode And a potential supply means for continuing to supply a constant potential to the potential fixed electrode over the entire driving period. When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the potential of the sustain electrode, and the sustain electrode and the potential fixed electrode are When the sustain electrode side is a cathode, the potential difference is set to be equal to or higher than a counter discharge start voltage between the sustain electrode and the potential fixing electrode. On the other hand, when the sustain electrode side is an anode, the sustain electrode and the potential fixing are set. The voltage is set so that no counter discharge occurs between the electrodes. It is characterized by that.
[0029]
A fourth aspect of the invention relates to the plasma display device according to any one of the first to third aspects, wherein the potential fixing electrode has a grid-like electrode shape.
[0030]
A fifth aspect of the present invention relates to the plasma display device according to any one of the first to fourth aspects, wherein a line width of the data electrode facing the sustain electrode is equal to that of the data electrode facing the scan electrode. It is characterized by being narrower than the line width.
[0031]
A sixth aspect of the present invention relates to the plasma display device according to any one of the first to fifth aspects, wherein the potential fixing electrode is provided on the data electrode facing the sustain electrode via an insulator layer. It is characterized by being.
[0032]
According to a seventh aspect of the invention, there is provided the plasma display device according to the sixth aspect, wherein the potential fixing electrode is provided for each of the sustain electrodes so as to be orthogonal to the data electrode.
[0033]
The invention according to claim 8 relates to the plasma display device according to claim 7, wherein, among the portions where the potential fixing electrode is opposed to the sustain electrode, the line width of the portion intersecting the data electrode is another portion. It is characterized by being narrower than the line width.
[0034]
The invention according to claim 9 relates to the plasma display device according to any one of claims 1 to 3, wherein the potential fixing electrode is formed in the same layer as the data electrode, and the potential fixing electrode is the sustain electrode. The area of the portion facing the scanning electrode is larger in one pixel than the area of the portion where the data electrode faces the sustain electrode, and the area of the portion where the potential fixing electrode faces the scanning electrode Is smaller than the area of the portion facing the scan electrode in one cell.
[0035]
A tenth aspect of the present invention relates to the plasma display device according to the first aspect, wherein the predetermined period is within 2 μsec.
[0036]
According to an eleventh aspect of the present invention, there is provided the plasma display device according to the first aspect, wherein the predetermined period is 2 μsec or more.
[0037]
A twelfth aspect of the present invention relates to the plasma display device according to the first, second, or third aspect, and is characterized in that the potential of the potential fixing electrode is always grounded.
[0038]
The invention according to claim 13 is the invention according to claims 1 to 12 The plasma display according to any one of apparatus In this regard, the electrode is of an AC discharge type that is covered with a dielectric layer and is not directly exposed to the discharge gas, but is operated in an AC discharge state.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Next, a first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. The plasma display device A cross-sectional view of one cell of the plasma display panel is shown, and FIG. 2 is a plan view. The cross-sectional view of FIG. 1 shows a cross section between AA in FIG.
[0042]
The planar structure of the entire panel is a structure in which the potential fixing electrode 34 is formed in the same direction as the sustain electrode 23 in the plan view of the conventional plasma display panel of FIG.
[0043]
Specific dimensions will be described with an example in which the cell pitch is 0.27 mm in the horizontal direction and 0.81 mm in the vertical direction. As the two upper and lower insulating substrates 20 and 21, for example, soda lime glass substrates having a thickness of about 2 to 5 mm are used. The upper insulating substrate 20 is provided with a pair of transparent electrodes made of tin oxide or indium oxide as the scanning electrode 22 and the sustaining electrode 23. The electrode width is about 250 to 300 μm and the discharge gap is about 70 to 120 μm. It was. A metal electrode 32 is provided on a part of each transparent electrode in order to reduce the wiring resistance. A dielectric layer 24 is formed on the electrode to a thickness of about 10 to 50 μm, and MgO is further formed thereon as a protective layer 25.
[0044]
On the other hand, a data electrode 29 is formed on the lower insulating substrate 21 with an electrode width of 100 to 150 μm using Ag or the like. A white dielectric layer 28 is provided thereon. A potential fixing electrode 34 is formed thereon with Ag or the like so as to be orthogonal to the data electrode 29. The electrode width of the potential fixing electrode 34 was about 100 to 200 μm. Further thereon, the barrier ribs 33 are formed with a height of about 100 to 150 μm, and finally the phosphor 9 is applied. At this time, if the types of phosphors are separately applied to RGB (red, green, blue) for each cell, full color display is possible. The above two insulating substrates are bonded together, and a mixed gas of He, Ne, and Xe is sealed as a discharge gas in a range of 200 to 600 torr and sealed.
[0045]
Next, the present invention Method of driving plasma display device according to first embodiment Will be described. FIG. 10 shows a driving waveform of one subfield. In the present invention, the potential fixing electrode 34 is always set to the ground potential (waveform Fm). Scan electrode waveforms (S1 to Sm), sustain electrode waveforms (C1 to Cm), and data electrode waveforms (D1 to Dn) in preliminary discharge period 2 and sustain period 4 are the same as the conventional drive waveforms in FIG. In addition, since the potential fixed electrode waveforms (F1 to Fm) in this period are the same as the data electrode waveforms (D1 to Dm), the driving state in this period is considered to be almost the same as that in the prior art.
[0046]
On the other hand, in the scanning period 3, the data pulse 7 is applied or not depending on the video signal. In the conventional cell structure as shown in FIG. 15, the potential of the data electrode 29 varies depending on the application state of the data pulse 6. On the other hand, as in the first embodiment of the present invention, the potential fixing electrode 34 is arranged on the data electrode, and the potential is fixed together with the sustaining electrode 23, whereby the sustaining electrode 23 in the scanning period 3 The potential difference between the opposing fixed potential electrodes 34 is constant.
[0047]
Next, the state of wall charge formation when the data pulse 7 is applied and the address discharge is generated when the scan pulse 6 is applied will be described. In the address discharge, the counter discharge space between the scan electrode 22 and the data electrode 29 includes the wall voltage, which is a voltage due to wall charges, in addition to the voltage applied from the outside. The counter discharge start voltage, which is the minimum voltage at which discharge occurs between the electrodes (hereinafter, unless otherwise specified, the scan electrode 22 or the sustain electrode 23 is used as a cathode and the data electrode 29 or the potential fixing electrode on the opposing substrate) A voltage exceeding the minimum voltage applied to the discharge space that is generated between the scanning electrode 22 and the data electrode 29 is simply applied to the counter discharge space. Discharge occurs. This discharge generates a large amount of space charge in the discharge space, so that the discharge is triggered by this discharge even between the other electrodes in the cell, or wall charges are formed by drawing the charge by the electric field. Is done. Here, considering the case where the width of the scan pulse 6 is short and only discharge is generated within the scan pulse 6 period, the amount of wall charge formation is greatly influenced by the electrode potential after the end of the scan pulse 6. When a strong discharge such as an address discharge occurs, it is considered that a wall voltage corresponding to a voltage applied from the outside is formed between the electrodes, depending on the discharge location and the position of the electrodes.
[0048]
Therefore, in the case of the driving waveform of the conventional plasma display as shown in FIG. 16, a wall voltage of approximately (Vs−Vbw) is formed between the scan electrode 22 and the sustain electrode 23. On the other hand, the wall voltage formed between the sustain electrode 23 and the data electrode 34 is considered to change depending on the presence or absence of the data pulse 7 at the time of writing the next scan line. When the data pulse 7 is applied, a wall voltage of approximately (Vs−Vd) is formed between the sustain electrode 23 and the data electrode 29, and when the data pulse is not applied, a wall voltage of approximately Vs is formed. .
[0049]
Due to this difference, the intensity of the sustain discharge (referred to as the first sustain) by the first sustain pulse in the sustain period 4 is different, and the amount of wall charges formed between the scan electrode 22 and the sustain electrode 23 by the first sustain is different. Come.
[0050]
This is because, when the wall voltage becomes Vs, in the first sustain, in addition to the surface discharge generated between the scan electrode 22 and the sustain electrode 23, when the sustain electrode 23 and the data electrode 29 are grounded together, This is because a weak counter discharge is generated between the sustain electrode 23 and the data electrode 29 due to the voltage. On the other hand, in the case of Vs−Vd, since the potential difference is small, this weak counter discharge hardly occurs, the sustain discharge becomes weak, and the sustain discharge is not stably maintained by the subsequent sustain pulse.
[0051]
In FIG. 17, the minimum sustain voltage Vdsmin when the data electrode potential Vda after the end of the scan pulse 6 is changed in a simulated manner is indicated by ◯. The minimum sustain voltage Vdsmin is the minimum sustain voltage Vs at which the lighting display can be normally displayed. The scan pulse width is 1 μsec.
[0052]
In FIG. 17, when Vda = 0V, the data pulse is not applied at the time of writing the next scan line. On the other hand, when the data pulse voltage Vd is 65V, when Vda = 65V, the data pulse is applied when writing the next scan line. When the data pulse is applied, the minimum sustain voltage Vdsmin is increased by about 6 V as compared with the case where the data pulse is not applied.
[0053]
On the other hand, in the plasma display according to the first embodiment of the present invention, the potential difference between the sustain electrode 23 and the potential fixing electrode 34 is always fixed to the wall voltage Vs during the scanning period 3. Therefore, a wall voltage of approximately Vs is formed between the sustain electrode 23 and the potential fixing electrode 34 by the address discharge.
[0054]
Thus, by providing the potential fixing electrode 23, the potential between the opposing electrodes of the sustain electrode 23 and the potential fixing electrode 34 is constant even if the potential of the data electrode 29 fluctuates depending on the presence or absence of a data pulse, and a certain amount of A wall voltage can be formed. FIG. 17 shows the dependence of Vdsmin on the data electrode potential Vda after the end of the scan pulse. As can be seen from the figure, even if the data electrode potential Vda rises after the end of the scan pulse, Vdsmin does not rise as in the conventional case indicated by.
[0055]
Further, if the drive waveform of FIG. 10 is further set to the voltage Vsw higher than the sustain voltage Vs, as shown in FIG. 11, the potential Vdsmin can be further lowered. In particular, the voltage Vsw is set to be equal to or higher than the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is a cathode. The counter discharge start voltage here may be considered as a voltage at which discharge starts when a voltage equal to or higher than the voltage is applied between the counter electrodes in a state where no wall charges are formed.
[0056]
This counter discharge start voltage varies greatly depending on the polarity of the applied voltage. An Mg0 film is formed as a protective layer 25 on the dielectric layer of the sustain electrode 23. If the side on which the protective layer is formed is a cathode, secondary electrons are emitted by collision of positive charges, and a new layer is formed. Electrons are supplied to the discharge space, and discharge continues at a low voltage.
[0057]
On the other hand, if there is no MgO layer on the cathode side, there will be no supply of new secondary electrons, and therefore discharge will not continue unless a high voltage is applied. Therefore, even if the voltage Vsw is set as the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is a cathode, no erroneous discharge occurs in the scanning period 3, and the write discharge is not generated. Discharge does not occur unless it occurs.
[0058]
Actually, in the scanning period 3, a substantially equivalent wall voltage is formed on the sustain electrode 23 and the potential fixing electrode 34 at a position far from the discharge gap where the sustain discharge occurs between the scan electrode 22 and the sustain electrode 23. Since the potential difference applied to the counter discharge space here is considered to be the highest, if the sustain electrode 23 is set to be less than the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is used as the anode, Does not occur.
[0059]
After the occurrence of the address discharge, the total wall voltage formed on the sustain electrode 23 and the potential fixing electrode 34 becomes substantially equal to the potential difference between the two electrodes. Therefore, by setting the voltage Vsw as described above, the total wall voltage formed on the sustain electrode 23 and the potential fixing electrode 34 after the address discharge is approximately between the sustain electrode 23 and the potential fixed electrode 34. The potential difference can be made equal to or higher than the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is a cathode.
[0060]
In such a state that the wall voltage is formed, in the first maintenance in the sustain period 4, the potential on the low potential side of the sustain electrode 23 and the potential of the potential fixing electrode 34 are made equal to each other in this opposing space. Wall charges corresponding to the voltage Vsw are applied.
[0061]
Since the wall voltage Vsw is equal to or higher than the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is a cathode, the counter discharge surely occurs in the first sustain. Thus, in addition to the occurrence of the surface discharge between the scan electrode 22 and the sustain electrode 23, the counter discharge is surely generated in the first sustain, so that the discharge intensity is increased and a sufficient wall charge amount is obtained between the scan electrode 22 and the sustain electrode. The sustain discharge is formed on the sustain electrode 23, and the sustain discharge is reliably maintained by the subsequent sustain pulse.
[0062]
The minimum sustain voltage Vdsmin in the first embodiment of the present invention is indicated by ● in FIG. It is not affected by the data electrode potential Vda after the end of the scan pulse, has a constant Vdsmin with respect to Vda, and is significantly lower in voltage than the conventional Vdsmin. This is because Vsw is set to be equal to or higher than the counter discharge start voltage between the sustain electrode 23 and the potential fixing electrode 34 when the sustain electrode 23 is a cathode.
[0063]
The period of time equal to or higher than the counter discharge start voltage is not necessarily the entire period of the scanning period 3. The same Vdsmin characteristic was obtained even when the voltage before applying the scan pulse was lowered to Vs. Further, there is no effect even if the potential of the sustain electrode 23 is lowered from Vsw to Vs after 10 μsec or more immediately after the application of the scan pulse. On the other hand, even if the sustain electrode potential is raised from Vs to Vsw after 2 μsec or more from the end of the scanning pulse, Vdsmin becomes 170 V and the effect of raising the voltage to Vsw cannot be obtained. Even if the sustain electrode potential is raised to the voltage Vsw within 2 μsec after the application of the scan pulse, the effect is very weak unless the Vsw potential is continued for 2 μsec or more, and Vdsmin can hardly be lowered. It was.
[0064]
As described above, according to the first embodiment of the present invention, the voltage Vsw is not affected by the presence or absence of the application of the data pulse, and the potential is fixed to the sustain electrode 23 when the sustain electrode 23 is a cathode. By setting the counter discharge start voltage between the electrodes 34 to be equal to or higher, the minimum sustain voltage Vdsmin can be significantly reduced, and a sustain driver with a low breakdown voltage can be used even when the scan pulse width is short.
[0065]
Next, specific voltage setting values will be described. First, when the sustain period 1 of the previous subfield ends, a preliminary discharge period 2 starts. The waveform here is basically the same as the conventional waveform of FIG. 16, with Vs set to 160V and Vp set to 380V. The slope width of each sawtooth wave was about 50 μsec. The preliminary discharge period 2 is a period in which a charge (wall charge) accumulated on the dielectric layer due to the sustain discharge of the previous SF is reset and a priming discharge is generated to make an address discharge easy to occur. Mainly, the wall charge formed in the sustain period is reset by the first sawtooth wave, the priming discharge is generated by the two subsequent sawtooth waves, and the wall charge generated by the priming discharge is adjusted thereafter. .
[0066]
Next, the scanning period 3 is started. A scanning base voltage Vbw is applied to the scanning electrode 22, and scanning pulses 6 are sequentially applied in a line sequential manner. The scan base voltage Vbw was about 110 V, the scan pulse width was 1 μsec, and the potential was GND. The potential of the sustain electrode 23 is fixed at Vsw. The potential fixing electrode 34 is grounded. Here, the counter discharge start voltage of this cell was 185 V between the scan electrode 22 and the data electrode 29 and between the sustain electrode 23 and the potential fixing electrode 34. FIG. 18 shows the dependency of the minimum sustain voltage Vdsmin on the voltage Vsw.
[0067]
It can be seen that when the voltage Vsw is increased to 185 V or more, the minimum sustain voltage Vdsmin decreases rapidly. In the first embodiment of the present invention, the voltage Vsw is 190 to 210 V so that the voltage Vsw is equal to or higher than the counter discharge start voltage.
[0068]
Finally, maintenance period 4 is entered. This is the same as in the prior art, and only when an address discharge occurs in the scanning period 3, since a large wall charge is formed in the vicinity of the surface discharge gap between the scan electrode 22 and the sustain electrode 23, the sustain discharge occurs and the lighting state It becomes. In this way, lighting and non-lighting can be controlled. The voltage of the sustain pulse is Vs = 160V.
[0069]
Next, a second embodiment of the present invention will be described with reference to the cell plan view of FIG. The drive waveform of the second embodiment of the present invention is the same as the drive waveform of the first embodiment of the present invention.
[0070]
In the first embodiment of the present invention, the area where the data electrode 29 and the potential fixing electrode 34 face each other through the dielectric layer 28 is large, and the capacitance between the electrodes is increased. The reactive power increases due to fluctuations in data, and heat generation of the data driver becomes a problem.
[0071]
In the second embodiment of the present invention, the capacity between the data electrode 29 and the potential fixing electrode 34 is reduced, and the discharge is surely generated with respect to the address discharge.
[0072]
The cell structure of the second embodiment of the present invention is the same as that of the present invention except that the shape of the data electrode 29 is thin at the portion facing the potential fixing electrode 34 and thick at the portion facing the scanning electrode 22. This is the same as the one embodiment. The area where the sustain electrode 23 and the potential fixing electrode 34 face each other is the same as that of the first embodiment of the present invention, and Vdsmin has the same value as that of the first embodiment of the present invention.
[0073]
The line width of the data electrode 29 was 40 to 80 μm at the portion facing the potential fixing electrode 34, and 120 to 170 μm at the portion facing the scanning electrode 22. By doing so, the capacitance between the potential fixing electrode 34 and the data electrode 29 can be reduced, the reactive current can be reduced, the power consumption can be reduced, and the heat generation can be suppressed. Further, since the area of the data electrode 29 facing the scanning electrode 22 is large, the probability of address discharge can be increased and the discharge delay can be reduced.
[0074]
Next, a third embodiment of the present invention will be described with reference to the cell plan view of FIG. The drive waveform of the third embodiment of the present invention is the same as that of the first embodiment of the present invention.
[0075]
The cell structure of the third embodiment of the present invention is the same as that of the second embodiment of the present invention except that the line width of the potential fixing electrode 34 is narrowed and provided near the discharge gap. In the transition to the sustain discharge, the wall charge formation state near the discharge gap at the time of the address discharge becomes important. In order to reduce the capacitance between the data electrode 29 and the sustain electrode 23, the line width of the potential fixing electrode 34 is made as narrow as possible, and a desired wall voltage is formed between the sustain electrode 23 and the potential fixing electrode 34 near the discharge gap. Therefore, the electrode position is close to the discharge gap. The width of the potential fixing electrode 34 was about 40 to 50 μm. Even with such a structure, Vdsmin substantially similar to that of the second embodiment of the present invention was obtained. Further, the reactive current can be reduced and the power consumption can be reduced.
[0076]
Next, a fourth embodiment of the present invention will be described with reference to the cell plan view of FIG. The drive waveform of the fourth embodiment of the present invention is the same as that of the first embodiment of the present invention.
[0077]
The cell structure of the fourth embodiment of the present invention is the same as that of the potential fixed electrode 34 of the third embodiment of the present invention except that another electrode having the same line width is added as the potential fixed electrode. This is the same as the third embodiment of the invention. The interval between the two potential fixing electrodes 34 was about 40 to 60 μm.
[0078]
As described above, the addition of the electrodes increases the line capacitance of the data electrode 29, the sustain electrode 23, and the potential fixing electrode 34, but is separated into two, so that the second embodiment of the present invention is implemented. The line-to-line capacitance is smaller than the form.
[0079]
On the other hand, by adding another potential fixing electrode 34, the wall charge accumulation state was effectively the same as that of one solid electrode without a slit in between.
[0080]
As a result, the discharge in the first maintenance is stronger and more reliable than in the third embodiment of the present invention. In the conventional cell and the third embodiment of the present invention, the sustain discharge is weaker than the sustain discharge in the second half of the sustain period 4 from the first sustain to the tenth sustain pulse application, and is unstable. It is a state.
[0081]
On the other hand, as in the fourth embodiment of the present invention, by adding another potential fixing electrode 34, a sustain discharge having a strength close to a steady sustain discharge is generated from the first sustain. I was able to. As described above, since stable discharge can be achieved from the first sustain, the value of Vdsmin can be obtained exactly the same value as in the second embodiment of the present invention, and the number of sustain pulses is small. Stable display can be obtained even in sub-fields of lower gradations.
[0082]
Next, a fifth embodiment of the present invention will be described with reference to the cell plan view of FIG. In the fifth embodiment of the present invention, while the capacitance between the data electrode 29 or the sustain electrode 23 and the potential fixing electrode 34 is kept low, the effective potential fixing electrode 34 has a large area. This is another form of the fourth embodiment of the present invention in which the wall charges formed between the potential fixing electrodes 34 can be formed up to a region away from the discharge gap.
[0083]
The drive waveform of the fifth embodiment of the present invention is the same as that of the first embodiment of the present invention. The cell structure of the fifth embodiment of the present invention is the same as that of the second embodiment of the present invention except that the shape of the potential fixing electrode 34 is narrower than the line width of the portion intersecting the data electrode 29. It is the same. The reason for reducing the area of the intersecting portion in this way is to reduce the capacitance between the potential fixing electrode 34 and the data electrode 29. The narrow portion is close to the surface discharge gap, and the wall charges formed between the sustain electrode 23 and the potential fixing electrode 34 at the time of writing are formed as close to the discharge gap as possible. The width of the potential fixing electrode 34 is about 100 to 200 μm at the thick part, and the thin part at the intersecting part is about 50 μm. In this example, Vdsmin almost the same as that of the fourth embodiment of the present invention can be obtained, and stable display can be obtained even in a sub-field of a lower gradation with a small number of sustain pulses.
[0084]
Next, a sixth embodiment of the present invention will be described with reference to the cell plan view of FIG. The sixth embodiment of the present invention is also different from the fourth and fifth embodiments of the present invention in that the wall charges can be formed on almost the entire surface facing the sustain electrode 23 while keeping the interelectrode capacitance low. It is an embodiment.
[0085]
The drive waveform of the sixth embodiment of the present invention is the same as that of the first embodiment of the present invention. The cell structure of the sixth embodiment of the present invention is the same as that of the second embodiment of the present invention except that the shape of the potential fixing electrode 34 is a mesh.
[0086]
By forming the mesh in this way, the area of the intersection is reduced, and the capacitance between the fixed potential electrode 34 and the data electrode 29 and the capacitance between the fixed potential electrode 34 and the sustain electrode 23 are reduced. The mesh-like line width was about 10 to 40 μm, and the mesh-like hole portion was 40 to 50 μm square.
[0087]
By using such a mesh-shaped electrode, the capacity decreases, but if the hole portion is 50 μm square or less, the discharge spreading state due to the address discharge is the same as the shape of the potential fixing electrode 34. As in the second embodiment, it was possible to obtain almost the same state as that having a large electrode area. By adopting such a mesh electrode structure, the line capacitance can be kept low, and Vdsmin and sustain discharge stability similar to those of the fifth embodiment of the present invention can be obtained.
[0088]
Next, a seventh embodiment of the present invention will be described with reference to the cell plan view of FIG. The drive waveform of the seventh embodiment of the present invention is the same as that of the first embodiment of the present invention.
[0089]
The cell structure of the seventh embodiment of the present invention is the same as that of the second embodiment of the present invention except for the potential fixing electrode 34. When the data electrode 29 is formed, the cell structure is the same as that of the data electrode 29. A potential fixing electrode 34 is formed on the layer.
[0090]
Therefore, the terminal of the potential fixing electrode 34 is taken out in the vertical direction in FIG. With this structure, the potential fixing electrode 34 and the data electrode 29 can be formed at a time, and the potential fixing electrode 34 can be added without increasing the number of processes.
[0091]
The line width of the data electrode 29 is reduced to about 50 μm at the portion facing the sustain electrode 23. The potential fixing electrode 34 is formed so that the distance from the data electrode 29 can be about 30 μm. Thereby, the potential fixing electrode 34 can be made larger than the data electrode 29 in the area of the portion facing the sustain electrode 23. Thereby, the fluctuation of the voltage applied to the counter discharge space due to the fluctuation of the potential of the data electrode 29 can be suppressed. As a result, the minimum sustain voltage Vdsmin characteristic almost equivalent to that of the first embodiment of the present invention can be obtained.
[0092]
Next, an eighth embodiment of the present invention will be described with reference to the cell plan view of FIG. The drive waveform of the eighth embodiment of the present invention is the same as that of the first embodiment of the present invention.
[0093]
The cell structure of the eighth embodiment of the present invention is the same as the seventh embodiment of the present invention except for the shape of the fixed potential electrode 34 and the shape of the data electrode 29, and the seventh embodiment of the present invention. Similarly to the case where the data electrode 29 is formed, the potential fixing electrode 34 is formed in the same layer as the data electrode 29. The line widths of the scan electrode 22 and the sustain electrode 23 are narrowed at the portion where the partition wall 33 intersects.
[0094]
This is to reduce the capacity of the data electrode 29 and the potential fixing electrode 34, and can be applied to the first to fifth embodiments of the present invention thus far. In the discharge space portion of the cell, the sustain electrode 23 is only opposed to the potential fixing electrode, and the influence of the data electrode potential can be surely eliminated from the seventh embodiment of the present invention.
[0095]
Next, a ninth embodiment of the present invention will be described with reference to the drive waveform of FIG. The drive waveform of the ninth embodiment of the present invention can be applied to the cells of any shape of the first to eighth embodiments of the present invention described above.
[0096]
In this driving waveform, by making the potential of the sustain electrode 23 in the scanning period 3 equal to the sustain pulse voltage Vs, the potential of the potential fixing electrode 34 is set to a negative potential instead of reducing the number of power supply potentials of the sustain electrode 23. Yes. Here, the potential Vfw of the potential fixing electrode 34 was set so that the potential difference between the sustain electrode 23 and the potential fixing electrode 34 was 185 V or more of the counter discharge start voltage.
[0097]
Specifically, sustain pulse voltage Vs was set to 160V, and potential Vfw was set to -30 to -60V. By doing so, a wall voltage of approximately (Vs−Vfw) can be formed between the sustain electrode 23 and the potential fixing electrode 34 at the time of writing, as in the drive waveform of FIG. By maintaining, a counter discharge can be generated between the two electrodes, and a minimum sustain voltage Vdsmin similar to that of FIG. 8 can be obtained.
[0098]
Next, a tenth embodiment of the present invention will be described with reference to the drive waveform of FIG. The cell structure of the tenth embodiment of the present invention is the same as the conventional cell structure. The counter discharge start voltage of the cell according to the tenth embodiment of the present invention is 185V. The waveform of the sustain period 4 of the drive waveform according to the tenth embodiment of the present invention is the same as the conventional drive waveform.
[0099]
The voltage Vsw of the sustain electrode 23 in the scanning period 3 is set high so that the voltage applied between the sustain electrode 23 and the data electrode 29 is equal to or higher than the counter discharge start voltage even when the data pulse 7 is applied. . When the potential of the sustain electrode 23 is thus increased, the high voltage Vsw is also applied between the scan electrode 22 and the sustain electrode 23 at the timing when the scan pulse 6 is applied.
[0100]
In the tenth embodiment of the present invention, the scan is performed in the preliminary discharge period 2 so that no erroneous discharge occurs between the scan electrode 22 and the sustain electrode 23 even when such a high voltage is applied during the scan pulse application. The wall charge in the vicinity of the discharge gap between the electrode 22 and the sustain electrode 23 is adjusted.
[0101]
The drive waveform in the preliminary discharge period 2 of the tenth embodiment of the present invention is higher in potential difference between the scan electrode 22 and the sustain electrode 23 immediately before the scan period 3 than Vsw as compared with the conventional drive waveform in FIG. Designed to be In the preliminary discharge period 2, it is considered that a large negative wall voltage is formed on the scan electrode 22 and a positive wall voltage is formed on the sustain electrode 23 when the Vp voltage is applied to the scan electrode 22. It is done.
[0102]
Thereafter, the polarities of the electrode potentials of the scan electrode 22 and the sustain electrode 23 are reversed, and the potential of the scan electrode 22 is gradually lowered, whereby a weak sustained discharge (weak discharge) is generated between the scan electrode 22 and the data electrode 29. And a weak discharge occurs between the scan electrode 22 and the sustain electrode 23.
[0103]
Due to the weak discharge between the scan electrode 22 and the sustain electrode 23, the negative wall voltage of the scan electrode 22 near the surface discharge gap decreases, and a negative wall voltage is formed on the sustain electrode 23 side. By increasing Vsw which is the final potential difference of the ramp waveform at this time, the negative wall voltage of the scan electrode 22 is further decreased, and the negative wall voltage of the sustain electrode 23 is increased. By making the negative wall voltage of sustain electrode 23 in the vicinity of the discharge gap larger than the negative wall voltage of scan electrode 22, the voltage applied to the surface discharge space of scan electrode 22 and sustain electrode 23 can be made smaller than Vsw.
[0104]
In the tenth embodiment of the present invention, erroneous discharge at the time of applying the scan pulse is thus prevented. The reason why the ramp waveform applied to the scan electrode 22 is such that the ramp waveform is directly lowered from the Vp voltage is that the potential of the scan electrode 22 is lowered simultaneously with the application of Vsw to the sustain electrode 23. This is to prevent erroneous discharge on the surface of the electrode 23.
[0105]
The specific setting voltage of the drive waveform is as follows. The sustain pulse voltage was 160V and the data pulse voltage was 65V. The potential Vsw of the sustain electrode 23 in the scanning period 3 is set to 250 V to 270 V so that the potential difference between the sustain electrode 23 and the data electrode 29 becomes equal to or higher than the counter discharge start voltage even when the data pulse 6 is applied.
[0106]
As a result, even when a data pulse of 65V is applied, a voltage of 185V to 205V is applied between the sustain electrode 23 and the data electrode 29.
[0107]
If no data pulse is further applied, a voltage of 250V to 270V is applied. Accordingly, in any case, a wall voltage equal to or higher than the counter discharge start voltage is roughly formed by the address discharge, and the counter discharge is generated in the first sustain.
[0108]
When the sustain electrode 23 side is used as an anode, the counter discharge start voltage is about 350 V. Therefore, even if such a voltage is applied, if no address discharge occurs, a discharge occurs between the sustain electrode 23 and the data electrode 29. do not do. The period of time equal to or higher than the counter discharge start voltage is not necessarily the entire period of the scanning period 3. The same Vdsmin characteristic was obtained even when the voltage before applying the scan pulse was lowered to Vs. Further, there is no effect even if the potential of the sustain electrode 23 is lowered from the voltage Vsw to the voltage Vs after 10 μsec or more immediately after the end of the scanning pulse application.
[0109]
On the other hand, even if the sustain electrode potential is raised from the voltage Vs to the voltage Vsw after 2 μsec or more from the end of the scanning pulse, Vdsmin becomes 170 V, and the effect of raising the voltage to the voltage Vsw cannot be obtained. Even if the sustain electrode potential is raised to Vsw within 2 μsec after the application of the scan pulse, the effect is very weak unless Vsw potential is continued for 2 μsec or more, and Vdsmin can hardly be lowered. .
[0110]
By using such a waveform, a Vdsmin characteristic similar to that of the first embodiment of the present invention can be obtained even with a conventional cell structure without the potential fixing electrode 34.
[0111]
【The invention's effect】
As described above, according to the present invention, even when the scanning pulse is shortened, the minimum sustain voltage Vdsmin that can be normally driven can be kept low. Specifically, when the scan pulse is shortened to 1 μsec, conventionally, the sustain pulse voltage has to be increased to at least 176 V in consideration of the application of the data pulse after the end of the scan pulse. Plasma display apparatus It is possible to reduce the sustain pulse voltage to 143V.
[0112]
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of one cell of a plasma display panel according to a first embodiment of the present invention.
FIG. 2 is a plan view of one cell of the plasma display panel according to the first embodiment of the present invention.
FIG. 3 is a plan view of one cell of a plasma display panel according to a second embodiment of the present invention.
FIG. 4 is a plan view of one cell of a plasma display panel according to a third embodiment of the present invention.
FIG. 5 is a plan view of one cell of a plasma display panel according to a fourth embodiment of the present invention.
FIG. 6 is a plan view of one cell of a plasma display panel according to a fifth embodiment of the present invention.
FIG. 7 is a plan view of one cell of a plasma display panel according to a sixth embodiment of the present invention.
FIG. 8 is a plan view of one cell of a plasma display panel according to a seventh embodiment of the present invention.
FIG. 9 is a plan view of one cell of a plasma display panel according to an eighth embodiment of the present invention.
FIG. 10 is a diagram showing a driving waveform of the plasma display panel in the first embodiment of the present invention.
FIG. 11 is a diagram showing another driving waveform of the plasma display panel according to the first embodiment of the present invention.
FIG. 12 is a diagram showing a driving waveform of a plasma display panel in a ninth embodiment of the present invention.
FIG. 13 is a view showing a driving waveform of a plasma display panel according to a tenth embodiment of the present invention.
FIG. 14 is a plan view of a conventional three-electrode AC plasma display panel.
FIG. 15 is a cross-sectional view of one cell of a conventional three-electrode AC plasma display panel.
FIG. 16 is a diagram showing driving waveforms of a conventional three-electrode AC type plasma display panel.
FIG. 17 is a diagram showing the relationship between the data electrode potential Vda and the minimum sustain voltage Vdsmin after the end of the scan pulse.
FIG. 18 is a diagram showing Vsw dependency of minimum sustain voltage Vdsmin.
[Explanation of symbols]
1 Previous subfield maintenance period
2 Pre-discharge period
3 Scanning period
4 maintenance period
5 1 subfield
6 Scanning pulses
7 Data pulse
8 Writing wall charge formation pulse
9 Maintenance base voltage
20 Upper insulating substrate
21 Lower insulating substrate
22 Scanning electrodes
23 Sustain electrode
24 Transparent dielectric layer
25 Protective layer
26 Discharge space cell
27 Phosphor layer
28 White dielectric layer
29 Data electrodes
30 Display screen
31 1 cell
32 metal trace electrodes
33 Bulkhead
34 Potential fixed electrode
35 Discharge gap
36 Non-discharge gap

Claims (13)

第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置であって、
前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた複数の電位固定電極と、
個々の前記走査電極に線順次で走査パルスを印加することで、映像信号に対応して前記走査電極毎にデータを書き込む期間である走査期間内であって、個々の前記走査電極に対して、走査パルスの印加が終了した後、所定の期間経過してから開始される一定の期間、一定電位を対応する前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、
前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を対応する前記維持電極の電位よりも低く設定すると共に、前記維持電極と対応する前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と対応する前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と対応する前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴とするプラズマディスプレイ装置。The first insulating substrate and the second insulating substrate are arranged opposite to each other, and the first insulating substrate is provided with a plurality of electrode pairs configured by arranging scan electrodes and sustain electrodes in parallel with each other, And the second insulating substrate is a plasma display device comprising a display panel in which a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes are arranged,
On the second insulating substrate of the display panel, in a mode facing the sustain electrode disposed in the same layer as the data electrode or in an upper layer than the data electrode and on the first insulating substrate A plurality of potential fixing electrodes provided in
By applying scanning pulses to each of the scanning electrodes in a line-sequential manner, within a scanning period in which data is written for each scanning electrode corresponding to a video signal, and for each of the scanning electrodes, A potential supply means for continuing to supply a constant potential to the corresponding potential fixing electrode for a certain period starting after a predetermined period after the application of the scan pulse is added, and
When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the corresponding potential of the sustain electrode, and the potential fixed electrode corresponding to the sustain electrode When the sustain electrode side is a cathode, the potential difference is set to be equal to or higher than a counter discharge start voltage between the sustain electrode and the corresponding potential fixed electrode, and when the sustain electrode side is an anode, the sustain electrode A plasma display device characterized in that the voltage is set such that no opposing discharge occurs between the corresponding fixed potential electrodes. 第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置であって、
前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた電位固定電極と、
映像信号に対応して前記走査電極毎にデータを書き込む期間である走査期間中一定電位を前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、
前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を前記維持電極の電位よりも低く設定すると共に、前記維持電極と前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴とするプラズマディスプレイ装置。The first insulating substrate and the second insulating substrate are arranged opposite to each other, and the first insulating substrate is provided with a plurality of electrode pairs configured by arranging scan electrodes and sustain electrodes in parallel with each other, And the second insulating substrate is a plasma display device comprising a display panel in which a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes are arranged,
On the second insulating substrate of the display panel, in a mode facing the sustain electrode disposed in the same layer as the data electrode or in an upper layer than the data electrode and on the first insulating substrate A potential fixing electrode provided in
And potential supply means for continuously supplying a constant potential to the potential fixing electrode during a scanning period, which is a period for writing data for each scanning electrode corresponding to a video signal,
When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the potential of the sustain electrode, and the potential difference between the sustain electrode and the potential fixed electrode is set as follows: When the sustain electrode side is a cathode, the counter discharge start voltage between the sustain electrode and the potential fixing electrode is set to be equal to or higher than the sustain electrode side, and when the sustain electrode side is an anode, between the sustain electrode and the potential fixing electrode A plasma display device characterized in that it is set to a voltage at which no opposing discharge occurs. 第一の絶縁基板と第二の絶縁基板とが互いに対向配置され、前記第一の絶縁基板には、走査電極と維持電極とが互いに平行に並べられて構成される電極対が複数配置され、かつ、前記第二の絶縁基板には、前記走査電極及び維持電極に直交する複数のデータ電極が配置された表示パネルを備えるプラズマディスプレイ装置であって、
前記データ電極と同層又は前記データ電極よりも上層の部位に、かつ、前記第一の絶縁基板上に配置された前記維持電極と対向する態様で、前記表示パネルの前記第二の絶縁基板上に設けられた電位固定電極と、
全駆動期間に亘り一定電位を前記電位固定電極に供給し続ける電位供給手段とが付加されてなると共に、
前記電位供給手段が、前記電位固定電極に前記一定電位を供給する際、前記電位固定電極の電位を前記維持電極の電位よりも低く設定すると共に、前記維持電極と前記電位固定電極の電位差を、前記維持電極側を陰極としたとき、前記維持電極と前記電位固定電極間の対向放電開始電圧以上に設定する一方、前記維持電極側を陽極としたとき、前記維持電極と前記電位固定電極間で対向放電が発生しない電圧に設定する構成になされていることを特徴とするプラズマディスプレイ装置。The first insulating substrate and the second insulating substrate are arranged opposite to each other, and the first insulating substrate is provided with a plurality of electrode pairs configured by arranging scan electrodes and sustain electrodes in parallel with each other, And the second insulating substrate is a plasma display device comprising a display panel in which a plurality of data electrodes orthogonal to the scan electrodes and sustain electrodes are arranged,
On the second insulating substrate of the display panel, in a mode facing the sustain electrode disposed in the same layer as the data electrode or in an upper layer than the data electrode and on the first insulating substrate A potential fixing electrode provided in
And potential supply means that continues to supply a constant potential to the potential fixing electrode over the entire driving period, and
When the potential supply means supplies the constant potential to the potential fixed electrode, the potential of the potential fixed electrode is set lower than the potential of the sustain electrode, and the potential difference between the sustain electrode and the potential fixed electrode is set as follows: When the sustain electrode side is a cathode, the counter discharge start voltage between the sustain electrode and the potential fixing electrode is set to be equal to or higher than the sustain electrode side, and when the sustain electrode side is an anode, between the sustain electrode and the potential fixing electrode A plasma display device characterized in that it is set to a voltage at which no opposing discharge occurs. 前記電位固定電極が、格子状の電極形状であることを特徴とする請求項１乃至３の何れか一に記載のプラズマディスプレイ装置。  4. The plasma display device according to claim 1, wherein the potential fixing electrode has a grid-like electrode shape. 前記維持電極と対向する前記データ電極の線幅が、前記走査電極と対向する前記データ電極の線幅より細いことを特徴とする請求項１乃至４の何れか一に記載のプラズマディスプレイ装置。  5. The plasma display apparatus according to claim 1, wherein a line width of the data electrode facing the sustain electrode is narrower than a line width of the data electrode facing the scan electrode. 前記電位固定電極が、前記維持電極と対向する前記データ電極上に絶縁体層を介して設けられていることを特徴とする請求項１乃至５の何れか一に記載のプラズマディスプレイ装置。  6. The plasma display device according to claim 1, wherein the potential fixing electrode is provided on the data electrode facing the sustain electrode via an insulator layer. 前記電位固定電極が前記データ電極と直交して、前記維持電極毎に設けられていることを特徴とする請求項６記載のプラズマディスプレイ装置。  7. The plasma display apparatus according to claim 6, wherein the potential fixing electrode is provided for each of the sustain electrodes so as to be orthogonal to the data electrode. 前記電位固定電極が、前記維持電極と対向する部分のうち、前記データ電極と交差する部分の線幅が、他の部分の線幅より細くなっていることを特徴とする請求項７記載のプラズマディスプレイ装置。  8. The plasma according to claim 7, wherein a line width of a portion where the potential fixing electrode is opposed to the sustain electrode intersects with the data electrode is narrower than a line width of other portions. Display device. 前記電位固定電極が、前記データ電極と同層に形成され、前記電位固定電極が前記維持電極と対向する部分の面積が、前記データ電極が前記維持電極と対向する部分の面積よりも１画素内において大きく、かつ、前記電位固定電極が前記走査電極と対向する部分の面積が、前記データ電極が前記走査電極と対向する部分の面積よりも、１セル内において小さいことを特徴とする請求項１乃至３の何れか一に記載のプラズマディスプレイ装置。  The potential fixing electrode is formed in the same layer as the data electrode, and the area of the portion where the potential fixing electrode faces the sustain electrode is within one pixel than the area of the portion where the data electrode faces the sustain electrode. The area of the portion where the potential fixing electrode is opposed to the scan electrode is smaller in one cell than the area of the portion where the data electrode is opposed to the scan electrode. The plasma display apparatus as described in any one of thru | or 3. 前記所定の期間が２μsec以内であることを特徴とする請求項１記載のプラズマディスプレイ装置。  2. The plasma display device according to claim 1, wherein the predetermined period is within 2 [mu] sec. 前記一定の期間が２μsec以上であることを特徴とする請求項１記載のプラズマディスプレイ装置。  2. The plasma display device according to claim 1, wherein the predetermined period is 2 μsec or more. 前記電位固定電極の電位を常に接地させることを特徴とする請求項１、２又は３記載のプラズマディスプレイ装置。  4. The plasma display device according to claim 1, wherein the potential of the potential fixing electrode is always grounded. 前記電極が誘電体層に被覆されて放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型である請求項１乃至１２のいずれか一に記載のプラズマディスプレイ装置。The plasma display device according to any one of claims 1 to 12 , wherein the electrode is of an AC discharge type, which is covered with a dielectric layer and is not directly exposed to a discharge gas, but is operated in an AC discharge state.
JP2002155247A 2002-05-29 2002-05-29 Plasma display device Expired - Fee Related JP3907528B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002155247A JP3907528B2 (en) 2002-05-29 2002-05-29 Plasma display device
KR1020030034351A KR100720885B1 (en) 2002-05-29 2003-05-29 Plasma display device
KR1020050090802A KR100639087B1 (en) 2002-05-29 2005-09-28 Method of driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155247A JP3907528B2 (en) 2002-05-29 2002-05-29 Plasma display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005158231A Division JP2005292852A (en) 2005-05-30 2005-05-30 Driving method of plasma display panel
JP2006209314A Division JP4347868B2 (en) 2006-07-31 2006-07-31 Plasma display device

Publications (2)

Publication Number Publication Date
JP2003346666A JP2003346666A (en) 2003-12-05
JP3907528B2 true JP3907528B2 (en) 2007-04-18

Family

ID=29771815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155247A Expired - Fee Related JP3907528B2 (en) 2002-05-29 2002-05-29 Plasma display device

Country Status (2)

Country Link
JP (1) JP3907528B2 (en)
KR (2) KR100720885B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571212B1 (en) * 2004-09-10 2006-04-17 엘지전자 주식회사 Plasma Display Panel Driving Apparatus And Method
US7808452B2 (en) * 2005-07-14 2010-10-05 Panasonic Corporation Plasma display panel driving method and plasma display device
WO2007032403A1 (en) * 2005-09-14 2007-03-22 Matsushita Electric Industrial Co., Ltd. Drive device and drive method of plasma display panel, and plasma display devie
JP5050345B2 (en) * 2005-12-14 2012-10-17 パナソニック株式会社 Plasma display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307639A (en) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd Gas discharge panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR100720885B1 (en) 2007-05-22
JP2003346666A (en) 2003-12-05
KR20050100361A (en) 2005-10-18
KR100639087B1 (en) 2006-10-31
KR20030093127A (en) 2003-12-06

Similar Documents

Publication Publication Date Title
KR100493775B1 (en) Method of driving ac-discharge plasma display panel
JP2003066898A (en) Plasma display device and its driving method
US7812788B2 (en) Plasma display apparatus and driving method of the same
JP4493250B2 (en) Driving method of AC type plasma display panel
JP3328932B2 (en) Driving method of plasma display panel
US7012580B2 (en) Driving method for AC-type plasma display panel and plasma display device
KR100639087B1 (en) Method of driving plasma display panel
JP3248074B2 (en) Driving method of plasma display panel
US6995735B2 (en) Drive method of AC type plasma display panel
US6400094B2 (en) Method for driving AC-type plasma display panel
KR100578960B1 (en) Plasma display panel and driving method thereof
JP4347868B2 (en) Plasma display device
JP4694113B2 (en) Driving method of AC type plasma display panel
KR20030035666A (en) Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
JP2003157042A (en) Method of driving ac-type plasma display panel
JP2005292852A (en) Driving method of plasma display panel
JP4580162B2 (en) Driving method of plasma display panel
KR100531795B1 (en) Method for driving plasma display panel
JPH08137431A (en) Gas discharge display device
JP2001068030A (en) Three-electrode type ac plasma display panel
KR100553207B1 (en) Plasma display panel and Method for driving the same
KR100824674B1 (en) Driving method of plasma display panel
JP2001306027A (en) Method for driving plasma display panel
KR20020069424A (en) Plasma display panel and method for driving the same
JP2006003633A (en) Plasma display device and driving method used for plasma display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041001

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050418

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees