JP3907317B2

JP3907317B2 - 伝送波形変換受信回路

Info

Publication number: JP3907317B2
Application number: JP16051298A
Authority: JP
Inventors: 信人岸
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-06-09
Filing date: 1998-06-09
Publication date: 2007-04-18
Anticipated expiration: 2018-06-09
Also published as: JPH11355362A

Description

【０００１】
【発明の属する技術分野】
本発明は、光信号に変換して伝送された２値電気信号を受信し高いタイミング精度で元の２値電気信号に変換するための、伝送波形変換受信回路に関する。
【０００２】
【従来の技術】
現在ＩＣテスタ内の信号伝送は全て電気信号で行っているが、最大伝送距離や周波数特性がより優れておりかつ伝送媒体（光ファイバー）が細く軽量であると言う長所から、特にテスタ本体とテストヘッド間の信号伝送に対しては、光伝送を使用した方が有利であると考えられる。
【０００３】
しかしながら、テスタ本体とテストヘッド間の信号には、多数のパルス幅が混在する上に非常に高いタイミング精度が要求されるため、一般のデジタルデータ伝送と同様の方法を光伝送に置き換えることは困難である。従って、この様な信号を光で伝送するためには、伝送波形を光伝送により適した形に変換して伝送し、受信時には変換された波形を識別して元の伝送波形に変換し直す処理を行う必要がある。
【０００４】
送信時の波形を光伝送により適した形に変換するための方法として、既に同一出願人による特許出願「光伝送システムおよび光伝送方法」（特願平９−９２７１号）が存在する。この出願に記載されたシステムでは、伝送すべき信号の立ち上がりおよび立ち下がりのタイミングを検出し、このタイミングに基いて両極性の符号反転パルス対を形成する。次にこの符号反転パルス対を基にして、立ち上がりおよび立ち下がりのタイミングを示す光強度信号を形成して、これを光ファイバによって伝送するものである。
【０００５】
この様に、信号の立ち上がりおよび立ち下がりのタイミングのみを光伝送することによって、ＩＣテスタ内の信号の様に、多数のパルス幅が混在する上に高いタイミング精度が要求される信号であっても、安定した光伝送を行うことができる。
一方この様にして光伝送されたタイミング信号は、受信側で元の２値の電気信号に変換し直される必要がある。受信側での信号変換処理の概要を、図１を参照して説明する。なお図１（ａ）〜（ｃ）の横軸は時間ｔを、図１（ａ）の縦軸は光強度Ｉを、図１（ｂ）〜（ｃ）の縦軸は電圧Ｖを示す。
【０００６】
送信すべき電気信号（２値信号）は、その立ち上がりおよび立ち下がりのタイミングのみが、図１（ａ）に示すような符号反転パルス対である光強度信号１ａおよび１ｂに変換されて伝送される。各パルス対の符号反転のタイミングが、それぞれ元の信号の立ち上がりおよび立ち下がりのタイミングに相当する。なお、伝送波形である光強度信号は通常オフセット光（ＤＣ成分）２を含んでいる。このオフセット光は、発光素子を定常状態で弱く発光させて置くことによって、発光時の立上がり遅延を防止するためのものである。
【０００７】
受信側では、この光強度信号を光電変換し、かつＤＣ成分をカットすることによって、図１（ｂ）に示す符号反転パルス対の形の受信パルス信号３ａおよび３ｂを得る。なおこの例では信号３ａは伝送すべき信号の立ち上がりのタイミングを伝送し、信号３ｂは立ち下がりのタイミングを伝送している場合を示している。
【０００８】
次に、受信パルス信号３ａおよび３ｂから立ち上がりおよび立ち下がりエッジを識別し、図１（ｃ）に示すような立ち上がりおよび立ち下がり信号４、５を形成して、最終的に元の２値の電気信号に変換し出力する。
符号反転パルス対から立ち上がりおよび立ち下がりエッジを識別し、２値の電気信号に変換し直して出力する簡単な装置として、図２に示すヒステリシスコンパレータ６を使用するものがある。一般にヒステリシスコンパレータは、入力信号の立ち上がりエッジに対する識別レベルと立ち下がりエッジに対する識別レベルを異なったレベルに設定できることに加えて、一度何れかのエッジを識別すると、次に逆のエッジを識別するまで前のエッジに対応した出力を保持する機能を持っている。
【０００９】
従って、ヒステリシスコンパレータ６において、立ち上がりおよび立ち下がりエッジ用の識別レベルをそれぞれ予め設定して置くことによって、入力側(IN)に導入される立ち上がりおよび立ち下がりに対応する各符号反転パルス対から、出力側(OUT) において元の２値信号を容易に再生することができる。
【００１０】
【発明が解決しようとする課題】
２値信号の再生のためにヒステリシスコンパレータを用いる装置は、それが簡単な回路で実現できる点で非常に有利であるが、識別レベルの設定に関して以下の様な問題が生じる。
図３（ａ）は、ヒステリシスコンパレータ１の入力側(IN)に入力される信号波形３ａ、３ｂと、ヒステリシスコンパレータ６の立ち上がりおよび立ち下がりエッジの識別レベル７、８を示す図である。また図３（ｂ）は、図３（ａ）で設定された識別レベルを基にしてヒステリシスコンパレータ６によって生成された出力側(OUT) 信号、即ち再生信号９を示す。
【００１１】
図３（ａ）に示す様に、実際の受信信号には通常ある程度のレベルのノイズ１０やリンギング１１が加わっているため、識別レベルの設定が低すぎる場合には、ノイズやパルスに続くリンギング等が識別レベルを越える確率が増加し、符号反転パルス対以外のところで誤ってエッジを識別してしまう可能性が高くなる。従って、上記の装置で各エッジをより確実に（少ない誤り率で）識別させるためには、図３（ａ）に示す様に、立ち上がりエッジ用の識別レベル７と立ち下がりエッジ用の識別レベル８との差を十分大きく確保して置く必要がある。
【００１２】
しかしながら、図１（ｂ）から理解される様に、２値信号の立ち上がりおよび立ち下がりタイミングは、正確にはそれぞれ対応した符号反転パルス対３ａ、３ｂにおけるパルス符号の極性が反転するタイミングである。これは即ち、ヒステリシスコンパレータ６でゼロレベルを識別レベルとした時のタイミングに相当している。従って、立上がりおよび立下がりの識別レベル差を十分に取るため各レベルをゼロレベルから離すと、立上がりおよび立上がりのタイミングが本来のものから離れてしまうと言う問題が発生する。
【００１３】
この問題を図４を参照して更に詳細に説明する。図４（ａ）に太い実線で示す受信パルスの場合、識別レベルをゼロレベルとした場合の立下がりのタイミングｔ₁は、受信パルス信号の極性反転のタイミングに相当している。ところが識別レベルがゼロレベルから離れている場合は、タイミングｔ₂となって、本来のタイミングｔ₁からのずれ、スキュー１２が発生する。また、受信する符号反転パルス対の振幅が、何らかの原因で時間的に変動し、図４（ａ）の点線の様な波形となった場合には、識別されるタイミングｔ₃は更にずれて、スキューの時間的な変動（ジッタ）１３が発生する。なお図４（ｂ）は、各タイミングに相当する立下がりエッジを有する再生パルス信号を示す。
【００１４】
上記の様なスキューおよびスキューの変動は、そのまま直接タイミング精度を劣化させてしまう原因となるため、高いタイミング精度が要求されるＩＣテスタの信号伝送においては重大な問題となる。
この問題の一つの解決策としては、符号反転パルス対の立ち上がりおよび立ち下がり時間を十分に高速化し（図４（ａ）の受信パルス信号のエッジの傾きを急にして）、図４（ｂ）に示すタイミングのずれを小さくしていく方法が有効であるが、そのためには発光素子の特に立ち下がり時間を短くすること、また受光素子や受信側の増幅器にも高速動作の可能なものが必要となる。ところが、発光素子の立ち下がり時間を短くすることは非常に困難であり、かつ高速動作可能な受光素子および増幅器を用いることによって装置の製造コストが上昇すると言う欠点を有していて、その実現性に問題がある。
【００１５】
本発明は上記の問題を解決するために成されたものであり、装置の大幅なコスト上昇を伴うことなく、符号反転パルス対から高いタイミング精度で元の２値の電気信号を再生することが可能な新規な伝送波形変換受信回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記課題を解決するために本発明の伝送波形変換受信回路は、符号反転パルス対が入力される入力端子とこの符号反転パルス対の立上がりまたは立下がりエッジの何れか一方の識別レベルがゼロレベルとなるようにその識別基準電圧をゼロレベルから正または負の何れか一方向にシフトさせた基準端子と正論理出力端子および負論理出力端子とを備えるヒステリシスコンパレータと、この正論理出力端子および負論理出力端子からの出力信号を処理して入力された符号反転パルス対におけるパルス符号の極性反転のタイミングでパルス信号を形成するための信号処理回路と、このようにして形成されたパルス信号によってセットまたはリセットされるフリップフロップ回路とを具備することを特徴とする。
【００１７】
また上記信号処理回路は、ヒステリシスコンパレータの正論理出力または負論理出力の何れか一方に接続された遅延回路と、この遅延回路出力とヒステリシスコンパレータの正論理出力または負論理出力の内の他方の出力との論理演算を行う論理回路とによって構成される。
さらに上記の符号反転パルス対が正から負への極性反転を有するパルス対である場合、ヒステリシスコンパレータの識別基準電圧は正の方向にシフトされている。
【００１８】
反対に上記の符号反転パルス対が負から正への極性反転を有するパルス対である場合、ヒステリシスコンパレータの識別基準電圧は負の方向にシフトされている。
上記構成の本発明によれば、符号反転パルス対におけるパルス符号の極性反転タイミングで生成されるパルス信号によって、フリップフロップ回路をセットしまたはリセットするので、フリップフロップ回路の出力として形成される２値信号は、高いタイミング精度で伝送前の２値信号を再現する。
【００１９】
【発明の実施の形態】
本発明にかかる回路では、ヒステリシスコンパレータの識別基準電圧（Ｖ_ref）を正または負側にシフトさせ、立上がりまたは立下がりタイミングの識別レベルをゼロレベルとしている。さらにこの様なヒステリシスコンパレータにおいて、最初の段階で符号反転パルス対自身の検出を行い、次の段階で符号反転パルス対の極性が反転するタイミングを検出し、そのタイミングを２値の電気信号の再生のために使用している。即ち本発明の回路は、二段階の受信パルス識別機構を採用したことをその大きな特徴としている。
【００２０】
図５に本発明の一実施形態にかかる伝送波形変換受信回路を示す。また図６にこの回路の主要点における信号波形を示し、回路動作の理解を容易にする。
図５に示すように本回路は、図６（ａ）に示す符号反転パルス対を入力するための入力端子（IN）と、後述するように正の方向へシフトさせた識別基準電圧源（Ｖ_ref＞０）に接続される基準端子とを有するヒステリシスコンパレータ２０を有している。このヒステリシスコンパレータ２０は更に、正論理出力端子Ｑと負論理出力端子−Ｑを有している。
【００２１】
正論理出力端子Ｑは、遅延素子（回路）２１を介してＡＮＤ回路２２の入力に接続され、負論理出力端子−Ｑは直接ＡＮＤ回路２２の入力に接続されている。２３はＳＲフリップフロップ回路であって、ＡＮＤ回路２２の出力によってセットされる。なおこのフリップフロップ回路２３は、別経路によって伝送された符号反転パルス対を処理するための、セット側入力回路２４と同様の回路２４’によって形成されるパルス信号によってリセットされる。
【００２２】
このように本回路では、それぞれ別の経路で伝送されてきた符号反転パルス対によって、フリップフロップ回路２３がセットされかつリセットされるものである。
次に、図６を参照して図５に示す回路の動作を説明する。なお図６において横軸は時間ｔを、縦軸はパルスの振幅（電圧）Ｖを示す。図６（ａ）に示す立ち上がりエッジ伝送用の符号反転パルス対は、まずヒステリシスコンパレータ２０の入力端子INに入力され、そこで最初に立ち上がりエッジが検出されて、符号反転パルス対自身の検出が行われる。
【００２３】
本回路では、ヒステリシスコンパレータ２０の識別基準電圧（Ｖ_ref）は、図６（ａ）に示すように正側にシフトされており、従って立上がりエッジ検出用の識別レベルＶ_aは正側に大きくずれている。一方、立下がりエッジ検出用の識別レベルＶ_bはゼロレベルとなる様に設定されている。
従ってヒステリシスコンパレータ２０に、図６（ａ）に示す符号反転パルス対が入力されると、図６（ｂ）に示すように、タイミングＴ₁においてコンパレータの正論理出力Ｑがハイレベルに立ち上がる。一方、ヒステリシスコンパレータ２０では立下がりエッジ検出用の識別レベルＶ_bがゼロレベルに設定されているので、次に入力パルスの極性反転のタイミングＴ₂で出力Ｑはロウレベルとなる。この結果、図６（ｂ）に点線で示すヒステリシスコンパレータ２０の出力波形において、その立下がりのタイミングは、入力された符号反転パルス対の正確な極性反転のタイミングを示す様になる。
【００２４】
図６（ｃ）に、同じタイミングでのヒステリシスコンパレータ２０の負論理出力波形を示す。この波形−Ｑは、波形Ｑと反転の関係になっており、波形−Ｑでは立上がりエッジのタイミングが符号反転パルス対の極性反転タイミングで生成されている。従って、図６（ｂ）の正論理波形を遅延させた後（図の実線で示す波形）、図６（ｃ）の負論理波形との論理積を取ることにより、図６（ｄ）に示すように、符号反転パルス対の正確な極性反転のタイミングＴ₂で立ち上がるパルス信号Ｐが得られる。
【００２５】
本実施形態では、このようにして生成されたパルス信号Ｐを、ＳＲフリップフロップ回路２３のセット入力として使用し、また上述したように別の経路で形成された同様のパルス信号をリセット入力として使用して、再生すべき２値電気信号をその出力ＯＵＴから得るものである（図６（ｅ）参照）。従って、再生された２値信号の立上がりおよび立下がりのタイミングは、符号反転パルス対の極性反転のタイミング、即ち伝送すべき２値信号の立上がりおよび立下がりのタイミングを正確に再現する。
【００２６】
図７（ａ）〜（ｃ）に、本発明の他の実施形態にかかる回路を示す。これら各実施形態は、図５において使用するＳＲフリップフロップ回路２３の異なる仕様に対処すべく構成されたものであり、フリップフロップ回路２３の入力側回路２４および２４’に相当する部分を示している。
図７（ａ）に示す回路は、フリップフロップ回路２３のセット信号、あるいはリセット信号として、図６（ｄ）に示す信号の反転信号が必要とされる場合に対処する回路構成を取っている。
【００２７】
図７（ａ）に示す実施形態と、図５の実施形態との相違は、遅延素子２１’がヒステリシスコンパレータ２０の負論理出力側に接続されていること、およびＳＲフリップフロップ回路のセット信号を得るための論理回路が、ＯＲ（論理和）回路２５で構成されていることである。なお、図６（ｄ）の反転信号を得るためには、図５に示す回路においてＡＮＤ回路２２とフリップフロップ回路２３間にインバータ回路（図示せず）を挿入すればよいが、図７（ａ）の回路ではインバータ回路の挿入が必要ではない。
【００２８】
図７（ｂ）および（ｃ）の実施形態は、受信パルス信号が図６（ａ）の波形の反転波形である場合に対処すべく構成されたものである。この場合の回路構成の特徴は、ヒステリシスコンパレータ２０の識別基準電圧Ｖ_refを負側にシフトさせ、立上がりエッジの識別レベルをゼロレベルとし、立下がりエッジの識別レベルを負側に大きくシフトさせたことを特徴としている。その他の構成については、図５または図７（ａ）に示した実施形態と同様であるので詳述しない。
【００２９】
【発明の効果】
以上に種々の実施形態を示して説明したように、本発明の回路では、入力される符号反転パルス対の極性反転のタイミングで立上がりかつ立下がる出力波形、即ち伝送すべき元の２値信号を高いタイミング精度で再現する信号を、発光素子および受光素子に特別なものを使用することなく、かつ特別高速の増幅器を要することなく得ることができ、その効果は大きい。
【図面の簡単な説明】
【図１】光伝送波形の従来の再生方法を示す波形図である。
【図２】従来の光伝送波形の受信回路を示す。
【図３】図３に示す受信回路の動作説明に供する波形図である。
【図４】図３に示す受信回路の問題点の説明に供する波形図である。
【図５】本発明の１実施形態の回路図である。
【図６】図５に示す回路の動作説明図である。
【図７】本発明の他の実施形態の回路図である。
【符号の説明】
２０…ヒステリシスコンパレータ
２１…遅延素子（回路）
２２…ＡＮＤ回路
２３…ＳＲフリップフロップ回路

Claims

符号反転パルス対が入力される入力端子と、該符号反転パルス対の立上がりまたは立下がりエッジの何れか一方の識別レベルがゼロレベルとなるようにその識別基準電圧をゼロレベルから正または負の何れか一方向にシフトさせた基準端子と、正論理出力端子と、および負論理出力端子とを備えるヒステリシスコンパレータと、
前記正論理出力端子および負論理出力端子からの出力信号を処理して前記入力された符号反転パルス対におけるパルス符号の極性反転のタイミングでパルス信号を形成するための信号処理回路と、
前記形成されたパルス信号によってセットまたはリセットされるフリップフロップ回路とを具備する、伝送波形変換受信回路。
前記信号処理回路は、前記ヒステリシスコンパレータの正論理出力または負論理出力の何れか一方に接続された遅延回路と、該遅延回路出力と前記ヒステリシスコンパレータの正論理出力または負論理出力の内の他方の出力との論理演算を行う論理回路とによって構成される、請求項１に記載の伝送波形変換受信回路。
前記符号反転パルス対が正から負への極性反転を有するパルス対である場合、前記ヒステリシスコンパレータの識別基準電圧は正の方向にシフトされている、請求項１または２に記載の伝送波形変換受信回路。
前記符号反転パルス対が負から正への極性反転を有するパルス対である場合、前記ヒステリシスコンパレータの識別基準電圧は負の方向にシフトされている、請求項１または２に記載の伝送波形変換受信回路。