JP3906067B2 - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP3906067B2 JP3906067B2 JP2001367753A JP2001367753A JP3906067B2 JP 3906067 B2 JP3906067 B2 JP 3906067B2 JP 2001367753 A JP2001367753 A JP 2001367753A JP 2001367753 A JP2001367753 A JP 2001367753A JP 3906067 B2 JP3906067 B2 JP 3906067B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- wiring
- tmr elements
- tmr
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 29
- 230000006870 function Effects 0.000 description 14
- 230000015654 memory Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トンネル磁気抵抗（Tunneling Magneto Resistive）効果により“１”，“０”−情報を記憶するＴＭＲ素子を利用してメモリセルを構成した磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、Roy Scheuerlein et.al.によって提案されたトンネル磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと表記する。) 効果を利用したメモリがある（例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」を参照）。
【０００３】
磁気ランダムアクセスメモリは、ＴＭＲ素子により“１”，“０”−情報を記憶する。ＴＭＲ素子は、２つの磁性層（強磁性層）により絶縁層（トンネルバリア）を挟んだ構造を有する。ＴＭＲ素子に記憶される情報は、２つの磁性層のスピンの向きが平行か又は反平行かによって判断される。
【０００４】
ここで、平行とは、２つの磁性層のスピンの向きが同じであることを意味し、反平行とは、２つの磁性層のスピンの向きが逆向きであることを意味する。
【０００５】
通常、ＴＭＲ素子を構成する２つの磁性層のうちの一つは、スピンの向きが固定される固定層となるため、“１”，“０”−情報をＴＭＲ素子に記憶させる場合には、書き込み情報に応じて、これら２つの磁性層のうちの他の一つ（自由層）のスピンの向きを変えてやればよい。
【０００６】
ところで、近年では、種々のデバイス構造又は回路構造のＭＲＡＭが提案されており、そのうちの一つに、一つのスイッチング素子（選択トランジスタ）に複数のＴＭＲ素子を接続したデバイス構造が知られている。この構造は、セルの高密度化や読み出しマージンの向上を図るうえで有利である。
【０００７】
例えば、特願２０００−２９６０８２（平成１２年９月２８日出願）は、上部配線と下部配線の間に複数のＴＭＲ素子を並列に接続したセル構造を提案する。このセル構造では、図９及び図１０に示すように、複数のＴＭＲ素子１０が基板上に複数段（本例では、３段）に積み上げられる。また、各段においては、上部配線１１と下部配線１２の間に複数のＴＭＲ素子１０が並列に接続される。
【０００８】
上部配線１１は、Ｘ方向に延び、その一端は、選択トランジスタ１４に接続される。下部配線１２も、Ｘ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）１５などの周辺回路に接続される。本例では、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。書き込み配線１３は、ＴＭＲ素子１０に隣接して配置され、Ｙ方向に延びている。
【０００９】
なお、図９において、積み重ねられたＴＭＲ素子とＸ方向に延びる配線は、各段において互いにずれているように記載されているが、これは、説明を分かり易くするためであり、実際は、互いにずれていても、又は、完全にオーバーラップしていても、どちらでもよい。
【００１０】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリのセルの基本構造は、１つのＴＭＲ素子に１つのスイッチング素子（選択トランジスタ）を対応させた１セル−１トランジスタ構造である。しかし、ＴＭＲ素子を複数段に積み重ねたデバイス構造では、１つのＴＭＲ素子に１つのスイッチング素子を対応させると、スイッチング素子数が多くなり、セルの高密度化に不利となる。
【００１１】
そこで、ＴＭＲ素子１０を複数段に積み重ねたデバイス構造の場合、１つのＴＭＲ素子に１つのスイッチング素子を対応させなくても、読み出し動作や書き込み動作を行うことができるようなデバイス構造が採用される。
【００１２】
例えば、図９及び図１０に示すデバイス構造では、ＴＭＲ素子１０のアレイの各段において、上部配線１０と下部配線１２との間に複数のＴＭＲ素子１０を接続する。そして、例えば、上部配線１１の一端に選択トランジスタ１４を接続し、下部配線１２の一端にセンスアンプ（Ｓ／Ａ）１５を接続する。
【００１３】
しかし、この場合、ＴＭＲ素子１０のアレイの各段に配置される上部配線１１のそれぞれに対して選択トランジスタが必要になる。また、上部配線１１は、ＴＭＲ素子１０のアレイ１６上においてＸ方向に延びている。このため、上部配線１１に接続される選択トランジスタは、アレイ１６の端部のエリア１７に集中して配置される。
【００１４】
同様に、ＴＭＲ素子１０のアレイの各段に配置される下部配線（読み出し配線）１２のそれぞれに対しては、センスアンプ（トランジスタ）が必要になる。また、下部配線１２は、ＴＭＲ素子１０のアレイ１６上においてＸ方向に延びている。このため、下部配線１２に接続されるトランジスタは、アレイ１６の端部のエリア１８に集中して配置される。
【００１５】
同様に、ＴＭＲ素子１０のアレイの各段に配置される書き込み配線１３のそれぞれに対しても、選択トランジスタが必要になる。また、書き込み配線１３は、ＴＭＲ素子１０のアレイ１６上においてＹ方向に延びている。このため、書き込み配線１３に接続される選択トランジスタは、アレイ１６の端部のエリア１９Ａ，１９Ｂに集中して配置される。
【００１６】
ところで、ＴＭＲ素子に対するデータ書き込み／読み出し動作においては、ＴＭＲ素子の特性に起因し、大電流が必要になることが知られている。このため、上部配線１１、下部配線１２及び書き込み配線１３に接続されるトランジスタのサイズ（又はピッチ）は、必然的に大きくなることが予想される。
【００１７】
また、Ｘ方向に配置されるＴＭＲ素子のグループを１カラムとし、Ｙ方向に配置されるＴＭＲ素子のグループを１ロウとした場合、ＴＭＲ素子の積み重ね段数が増加すると、これに比例して、１ロウ又は１カラム内に設けなければならないトランジスタ数も増加する。
【００１８】
ＴＭＲ素子のピッチは、ＴＭＲ素子の積み重ね段数に影響を受けないため、ＴＭＲ素子の積み重ね段数が非常に多くなると、１ロウ又は１カラム内のトランジスタ数のみが増大し、アレイ１６周辺のエリア１７，１８，１９Ａ，１９Ｂ内に、全てのトランジスタを配置できなくなる。
【００１９】
逆に、アレイ１６周辺のエリア１７，１８，１９Ａ，１９Ｂ内に、全てのトランジスタを配置しようとすると、トランジスタのピッチが大きいために、これに合わせて、ＴＭＲ素子１０のピッチも大きくなり、結局、ＴＭＲ素子の高集積化を図ることができない。
【００２０】
なお、トランジスタのサイズを小さくし、そのピッチを小さくすると、大電流を扱うことができなくなるため、メモリの動作に支障をきたす。
【００２１】
本発明の目的は、ＴＭＲ素子の積み重ね段数が増加し、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができるような新規なデバイス構造を提案することにより、ＴＭＲ素子の微細化や、高集積化などを図ることにある。
【００２２】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内に配置される第１配線と、前記第１配線に接続される第１素子と、前記アレイ内に配置され、前記第１配線と同一機能を有し、前記第１配線よりも上に形成される第２配線と、前記第２配線に接続される第２素子とを備え、各段に配置されるＴＭＲ素子の数は、下段から上段に向かって次第に多くなり、前記第１及び第２素子は、前記アレイの直下に配置される。
【００２３】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内に配置される第１配線と、前記第１配線に接続される第１素子と、前記アレイ内に配置され、前記第１配線と同一機能を有し、前記第１配線よりも上に形成される第２配線と、前記第２配線に接続される第２素子とを備え、前記第１及び第２素子は、共に、前記アレイの直下を除く周辺部に配置され、前記第１素子は、前記第２素子よりも前記アレイの近くに配置される。
【００２４】
前記第１及び第２配線は、共に、同一方向に延びている。前記第１及び第２素子は、前記第１及び第２配線が延びる方向に一列に並んでいる。前記第１素子は、前記第２素子よりも前記アレイの中心に近い位置に配置される。
【００２５】
前記第１及び第２配線が延びる方向に存在するＴＭＲ素子に関して、ＴＭＲ素子の数は、下段から上段に向かって次第に多くなる。
【００２６】
前記第１及び第２配線が延びる方向は、ロウ方向又はカラム方向である。前記第１及び第２配線は、データ書き込み動作又はデータ読み出し動作に使用する配線である。
【００２７】
前記第１及び第２素子は、スイッチング素子である。前記第１及び第２素子は、センスアンプを構成している。前記第１配線は、前記第２配線よりも短い。
【００２８】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続され、かつ、前記複数のＴＭＲ素子を挟み込む第１及び第２配線と、前記第１配線の一端に接続されるスイッチング素子と、前記第２配線の一端に接続されるセンスアンプとから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内の前記ＴＭＲ素子の数は、下段のユニットから上段のユニットに向かって次第に多くなっていく。
【００２９】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続され、かつ、前記複数のＴＭＲ素子を挟み込む第１及び第２配線と、前記第１配線の一端に接続されるスイッチング素子と、前記第２配線の一端に接続されるセンスアンプとから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内の前記第１及び第２配線の長さは、下段のユニットから上段のユニットに向かって次第に長くなっていく。
【００３０】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続される配線と、前記配線の一端に接続されるスイッチング素子と、前記配線の他端に接続されるスイッチング素子とから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内のＴＭＲ素子の数は、下段のユニットから上段のユニットに向かって次第に多くなっていく。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の磁気ランダムアクセスメモリについて詳細に説明する。
【００３２】
本発明は、ＴＭＲ素子が複数段に積み重ねられたアレイ構造を有する磁気ランダムアクセスメモリに適用される。
【００３３】
本発明の磁気ランダムアクセスメモリの第一の特徴は、各段に配置されるＴＭＲ素子の数を、下段から上段に向かって次第に多くする点にある。このようなアレイ構造にすることで、ＴＭＲ素子のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子の積み重ね段数が増大し、１ロウ又は１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタのピッチによらず、ＴＭＲ素子のピッチを決定することができる。
【００３４】
本発明の磁気ランダムアクセスメモリの第二の特徴は、ＴＭＲ素子のアレイ内に配置される同一機能を有する配線に関して、下段に位置する配線は、ＴＭＲ素子のアレイの近くに存在するトランジスタに接続され、上段に位置する配線は、ＴＭＲ素子のアレイから遠く離れたトランジスタに接続される点にある。このようなデバイス構造にすれば、１ロウ又は１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチによらず、ＴＭＲ素子のピッチを決定することができる。
【００３５】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図２は、図１のセルアレイ部のＸ方向（１カラム）に沿った断面、即ち、図１のＩＩ−ＩＩ線に沿う断面を示している。
【００３６】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００３７】
上部配線１１及び下部配線１２は、共に、Ｘ方向に延び、両配線１１，１２の間には、Ｘ方向に配置される複数のＴＭＲ素子１０が配置されている。上部配線１１の一端には、選択トランジスタ１４が接続される。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）１５などの周辺回路が接続される。
【００３８】
上部配線１１及び下部配線１２は、読み出し配線として機能する。即ち、データ読み出し時、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。
【００３９】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００４０】
ＴＭＲ素子１０の数は、下段から上段に向かって次第に多くなっている。本実施の形態では、１カラム内のＴＭＲ素子１０に関して、ＴＭＲ素子１０の数を、下段から上段に向かって次第に多くなるようにしている。
【００４１】
このようなアレイ構造にすることで、ＴＭＲ素子１０のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタを形成するための十分な領域を確保できる。
【００４２】
また、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｘ方向に延びる上部配線１１に関して、下段に位置する上部配線１１は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する上部配線１１は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００４３】
同様に、Ｘ方向に延びる下部配線１２に関しても、下段に位置する下部配線１２は、ＴＭＲ素子１０のアレイの近くに存在するセンスアンプ（トランジスタ）１５に接続され、上段に位置する下部配線１２は、ＴＭＲ素子１０のアレイから遠く離れたセンスアンプ（トランジスタ）１５に接続される。
【００４４】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００４５】
このように、本実施の形態では、ＴＭＲ素子１０の数は、ＴＭＲ素子１０のアレイの下段から上段に向かって次第に多くなり、さらに、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００４６】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００４７】
［第２実施の形態］
上述の第１実施の形態では、複数段に積み重ねられたＴＭＲ素子のアレイに関して、下段から上段に向かうにつれてＴＭＲ素子の数を増やしている。しかし、ＴＭＲ素子の抵抗、配線抵抗、配線容量などを考慮した場合、各段において、ＴＭＲ素子の数が異なると、読み出し／書き込み動作などに悪影響を与える場合がある。
【００４８】
そこで、本実施の形態では、このような点を考慮し、複数段に積み重ねられたＴＭＲ素子のアレイに関して、各段のＴＭＲ素子の数は、変えずに、一定とすることを前提とし、この前提条件の下で、ＴＭＲ素子のピッチの増大を防止し、ＴＭＲ素子の微細化や、高集積化などを図る技術を提案する。
【００４９】
図３は、本発明の第２実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図４は、図３のセルアレイ部のＸ方向（１カラム）に沿った断面、即ち、図３のＩＶ−ＩＶ線に沿う断面を示している。
【００５０】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００５１】
上部配線１１及び下部配線１２は、共に、Ｘ方向に延び、両配線１１，１２の間には、Ｘ方向に配置される複数のＴＭＲ素子１０が配置されている。上部配線１１の一端には、選択トランジスタ１４が接続される。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）１５などの周辺回路が接続される。
【００５２】
上部配線１１及び下部配線１２は、読み出し配線として機能する。即ち、データ読み出し時、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。
【００５３】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００５４】
ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｘ方向に延びる上部配線１１に関して、下段に位置する上部配線１１は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する上部配線１１は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００５５】
また、Ｘ方向に延びる下部配線１２に関しても、下段に位置する下部配線１２は、ＴＭＲ素子１０のアレイの近くに存在するセンスアンプ（トランジスタ）１５に接続され、上段に位置する下部配線１２は、ＴＭＲ素子１０のアレイから遠く離れたセンスアンプ（トランジスタ）１５に接続される。
【００５６】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００５７】
このように、本実施の形態では、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００５８】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００５９】
［第３実施の形態］
図５は、本発明の第３実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図６は、図５のセルアレイ部のＹ方向（１ロウ）に沿った断面、即ち、図５のＶＩ−ＶＩ線に沿う断面を示している。
【００６０】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００６１】
上部配線は、ＴＭＲ素子１０の自由層に接続され、下部配線は、ＴＭＲ素子の固定層に接続され、両配線は、共に、Ｘ方向に延びている。本実施の形態では、説明を簡略化するため、上部配線及び下部配線については、省略している。
【００６２】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００６３】
ＴＭＲ素子１０の数は、下段から上段に向かって次第に多くなっている。本実施の形態では、１ロウ内のＴＭＲ素子１０に関して、ＴＭＲ素子１０の数を、下段から上段に向かって次第に多くなるようにしている。
【００６４】
このようなアレイ構造にすることで、ＴＭＲ素子１０のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタを形成するための十分な領域を確保できる。
【００６５】
また、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｙ方向に延びる書き込み配線１３に関して、下段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００６６】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１ロウ内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００６７】
このように、本実施の形態では、ＴＭＲ素子１０の数は、ＴＭＲ素子１０のアレイの下段から上段に向かって次第に多くなり、さらに、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００６８】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００６９】
［第４実施の形態］
第４実施の形態では、第２実施の形態と同様の理由により、複数段に積み重ねられたＴＭＲ素子のアレイに関して、各段のトランジスタ数は、変えずに、一定とすることを前提とし、この前提条件の下で、ＴＭＲ素子のピッチの増大を防止し、ＴＭＲ素子の微細化や、高集積化などを図る技術を提案する。
【００７０】
図７は、本発明の第４実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図８は、図７のセルアレイ部のＹ方向（１ロウ）に沿った断面、即ち、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面を示している。
【００７１】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００７２】
上部配線は、ＴＭＲ素子１０の自由層に接続され、下部配線は、ＴＭＲ素子の固定層に接続され、両配線は、共に、Ｘ方向に延びている。本実施の形態では、説明を簡略化するため、上部配線及び下部配線については、省略している。
【００７３】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００７４】
ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｙ方向に延びる書き込み配線１３に関して、下段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００７５】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００７６】
このように、本実施の形態では、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００７７】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００７８】
［その他］
本発明は、ＴＭＲ素子が複数段に積み重ねられたセルアレイ構造を有する磁気ランダムアクセスメモリであれば、如何なる構造のものにも適用可能である。
【００７９】
上述の第１乃至第４実施の形態において、ＴＭＲ素子のアレイ内の配線に接続されるトランジスタは、ＭＯＳトランジスタが一般的であるが、バイポーラトランジスタやダイオードなどであってもよい。
【００８０】
また、上述の第１乃至第４実施の形態では、複数段に積み重ねられたＴＭＲ素子の各段に配置された配線を例に説明したが、例えば、上下のＴＭＲ素子で配線を共有化する場合などにおいては、同一機能を有する配線は、各段に配置されず、１段おきに配置される。このような場合でも、それら１段おきに配置された配線に関して、本発明を適用することができる。
【００８１】
【発明の効果】
以上、説明したように、本発明の磁気ランダムアクセスメモリによれば、ＴＭＲ素子が複数段に積み重ねられたアレイ構造において、ＴＭＲ素子の積み重ね段数が増加し、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のサイズやピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるメモリのアレイ部を示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】本発明の第２実施の形態に関わるメモリのアレイ部を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】本発明の第３実施の形態に関わるメモリのアレイ部を示す平面図。
【図６】図５のＶＩ−ＶＩ線に沿う断面図。
【図７】本発明の第４実施の形態に関わるメモリのアレイ部を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】従来のメモリのアレイ部を示す平面図。
【図１０】図９のＩＸ−ＩＸ線に沿う断面図。
【符号の説明】
１０ ：ＴＭＲ素子、
１１ ：上部配線、
１２ ：下部配線，
１３ ：書き込み配線、
１４ ：スイッチング素子、
１５ ：センスアンプ、
１６ ：ＴＭＲ素子のアレイ、
１７，１８，１９Ａ，１９Ｂ ：ＴＭＲ素子のアレイの端部のエリア。
【発明の属する技術分野】
本発明は、トンネル磁気抵抗（Tunneling Magneto Resistive）効果により“１”，“０”−情報を記憶するＴＭＲ素子を利用してメモリセルを構成した磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、Roy Scheuerlein et.al.によって提案されたトンネル磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと表記する。) 効果を利用したメモリがある（例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」を参照）。
【０００３】
磁気ランダムアクセスメモリは、ＴＭＲ素子により“１”，“０”−情報を記憶する。ＴＭＲ素子は、２つの磁性層（強磁性層）により絶縁層（トンネルバリア）を挟んだ構造を有する。ＴＭＲ素子に記憶される情報は、２つの磁性層のスピンの向きが平行か又は反平行かによって判断される。
【０００４】
ここで、平行とは、２つの磁性層のスピンの向きが同じであることを意味し、反平行とは、２つの磁性層のスピンの向きが逆向きであることを意味する。
【０００５】
通常、ＴＭＲ素子を構成する２つの磁性層のうちの一つは、スピンの向きが固定される固定層となるため、“１”，“０”−情報をＴＭＲ素子に記憶させる場合には、書き込み情報に応じて、これら２つの磁性層のうちの他の一つ（自由層）のスピンの向きを変えてやればよい。
【０００６】
ところで、近年では、種々のデバイス構造又は回路構造のＭＲＡＭが提案されており、そのうちの一つに、一つのスイッチング素子（選択トランジスタ）に複数のＴＭＲ素子を接続したデバイス構造が知られている。この構造は、セルの高密度化や読み出しマージンの向上を図るうえで有利である。
【０００７】
例えば、特願２０００−２９６０８２（平成１２年９月２８日出願）は、上部配線と下部配線の間に複数のＴＭＲ素子を並列に接続したセル構造を提案する。このセル構造では、図９及び図１０に示すように、複数のＴＭＲ素子１０が基板上に複数段（本例では、３段）に積み上げられる。また、各段においては、上部配線１１と下部配線１２の間に複数のＴＭＲ素子１０が並列に接続される。
【０００８】
上部配線１１は、Ｘ方向に延び、その一端は、選択トランジスタ１４に接続される。下部配線１２も、Ｘ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）１５などの周辺回路に接続される。本例では、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。書き込み配線１３は、ＴＭＲ素子１０に隣接して配置され、Ｙ方向に延びている。
【０００９】
なお、図９において、積み重ねられたＴＭＲ素子とＸ方向に延びる配線は、各段において互いにずれているように記載されているが、これは、説明を分かり易くするためであり、実際は、互いにずれていても、又は、完全にオーバーラップしていても、どちらでもよい。
【００１０】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリのセルの基本構造は、１つのＴＭＲ素子に１つのスイッチング素子（選択トランジスタ）を対応させた１セル−１トランジスタ構造である。しかし、ＴＭＲ素子を複数段に積み重ねたデバイス構造では、１つのＴＭＲ素子に１つのスイッチング素子を対応させると、スイッチング素子数が多くなり、セルの高密度化に不利となる。
【００１１】
そこで、ＴＭＲ素子１０を複数段に積み重ねたデバイス構造の場合、１つのＴＭＲ素子に１つのスイッチング素子を対応させなくても、読み出し動作や書き込み動作を行うことができるようなデバイス構造が採用される。
【００１２】
例えば、図９及び図１０に示すデバイス構造では、ＴＭＲ素子１０のアレイの各段において、上部配線１０と下部配線１２との間に複数のＴＭＲ素子１０を接続する。そして、例えば、上部配線１１の一端に選択トランジスタ１４を接続し、下部配線１２の一端にセンスアンプ（Ｓ／Ａ）１５を接続する。
【００１３】
しかし、この場合、ＴＭＲ素子１０のアレイの各段に配置される上部配線１１のそれぞれに対して選択トランジスタが必要になる。また、上部配線１１は、ＴＭＲ素子１０のアレイ１６上においてＸ方向に延びている。このため、上部配線１１に接続される選択トランジスタは、アレイ１６の端部のエリア１７に集中して配置される。
【００１４】
同様に、ＴＭＲ素子１０のアレイの各段に配置される下部配線（読み出し配線）１２のそれぞれに対しては、センスアンプ（トランジスタ）が必要になる。また、下部配線１２は、ＴＭＲ素子１０のアレイ１６上においてＸ方向に延びている。このため、下部配線１２に接続されるトランジスタは、アレイ１６の端部のエリア１８に集中して配置される。
【００１５】
同様に、ＴＭＲ素子１０のアレイの各段に配置される書き込み配線１３のそれぞれに対しても、選択トランジスタが必要になる。また、書き込み配線１３は、ＴＭＲ素子１０のアレイ１６上においてＹ方向に延びている。このため、書き込み配線１３に接続される選択トランジスタは、アレイ１６の端部のエリア１９Ａ，１９Ｂに集中して配置される。
【００１６】
ところで、ＴＭＲ素子に対するデータ書き込み／読み出し動作においては、ＴＭＲ素子の特性に起因し、大電流が必要になることが知られている。このため、上部配線１１、下部配線１２及び書き込み配線１３に接続されるトランジスタのサイズ（又はピッチ）は、必然的に大きくなることが予想される。
【００１７】
また、Ｘ方向に配置されるＴＭＲ素子のグループを１カラムとし、Ｙ方向に配置されるＴＭＲ素子のグループを１ロウとした場合、ＴＭＲ素子の積み重ね段数が増加すると、これに比例して、１ロウ又は１カラム内に設けなければならないトランジスタ数も増加する。
【００１８】
ＴＭＲ素子のピッチは、ＴＭＲ素子の積み重ね段数に影響を受けないため、ＴＭＲ素子の積み重ね段数が非常に多くなると、１ロウ又は１カラム内のトランジスタ数のみが増大し、アレイ１６周辺のエリア１７，１８，１９Ａ，１９Ｂ内に、全てのトランジスタを配置できなくなる。
【００１９】
逆に、アレイ１６周辺のエリア１７，１８，１９Ａ，１９Ｂ内に、全てのトランジスタを配置しようとすると、トランジスタのピッチが大きいために、これに合わせて、ＴＭＲ素子１０のピッチも大きくなり、結局、ＴＭＲ素子の高集積化を図ることができない。
【００２０】
なお、トランジスタのサイズを小さくし、そのピッチを小さくすると、大電流を扱うことができなくなるため、メモリの動作に支障をきたす。
【００２１】
本発明の目的は、ＴＭＲ素子の積み重ね段数が増加し、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができるような新規なデバイス構造を提案することにより、ＴＭＲ素子の微細化や、高集積化などを図ることにある。
【００２２】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内に配置される第１配線と、前記第１配線に接続される第１素子と、前記アレイ内に配置され、前記第１配線と同一機能を有し、前記第１配線よりも上に形成される第２配線と、前記第２配線に接続される第２素子とを備え、各段に配置されるＴＭＲ素子の数は、下段から上段に向かって次第に多くなり、前記第１及び第２素子は、前記アレイの直下に配置される。
【００２３】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内に配置される第１配線と、前記第１配線に接続される第１素子と、前記アレイ内に配置され、前記第１配線と同一機能を有し、前記第１配線よりも上に形成される第２配線と、前記第２配線に接続される第２素子とを備え、前記第１及び第２素子は、共に、前記アレイの直下を除く周辺部に配置され、前記第１素子は、前記第２素子よりも前記アレイの近くに配置される。
【００２４】
前記第１及び第２配線は、共に、同一方向に延びている。前記第１及び第２素子は、前記第１及び第２配線が延びる方向に一列に並んでいる。前記第１素子は、前記第２素子よりも前記アレイの中心に近い位置に配置される。
【００２５】
前記第１及び第２配線が延びる方向に存在するＴＭＲ素子に関して、ＴＭＲ素子の数は、下段から上段に向かって次第に多くなる。
【００２６】
前記第１及び第２配線が延びる方向は、ロウ方向又はカラム方向である。前記第１及び第２配線は、データ書き込み動作又はデータ読み出し動作に使用する配線である。
【００２７】
前記第１及び第２素子は、スイッチング素子である。前記第１及び第２素子は、センスアンプを構成している。前記第１配線は、前記第２配線よりも短い。
【００２８】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続され、かつ、前記複数のＴＭＲ素子を挟み込む第１及び第２配線と、前記第１配線の一端に接続されるスイッチング素子と、前記第２配線の一端に接続されるセンスアンプとから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内の前記ＴＭＲ素子の数は、下段のユニットから上段のユニットに向かって次第に多くなっていく。
【００２９】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続され、かつ、前記複数のＴＭＲ素子を挟み込む第１及び第２配線と、前記第１配線の一端に接続されるスイッチング素子と、前記第２配線の一端に接続されるセンスアンプとから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内の前記第１及び第２配線の長さは、下段のユニットから上段のユニットに向かって次第に長くなっていく。
【００３０】
本発明の磁気ランダムアクセスメモリは、一列に並んだ複数のＴＭＲ素子と、前記複数のＴＭＲ素子に共通に接続される配線と、前記配線の一端に接続されるスイッチング素子と、前記配線の他端に接続されるスイッチング素子とから構成されるユニットを備え、前記ユニットは、複数段に積み重ねられ、かつ、前記ユニット内のＴＭＲ素子の数は、下段のユニットから上段のユニットに向かって次第に多くなっていく。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の磁気ランダムアクセスメモリについて詳細に説明する。
【００３２】
本発明は、ＴＭＲ素子が複数段に積み重ねられたアレイ構造を有する磁気ランダムアクセスメモリに適用される。
【００３３】
本発明の磁気ランダムアクセスメモリの第一の特徴は、各段に配置されるＴＭＲ素子の数を、下段から上段に向かって次第に多くする点にある。このようなアレイ構造にすることで、ＴＭＲ素子のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子の積み重ね段数が増大し、１ロウ又は１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタのピッチによらず、ＴＭＲ素子のピッチを決定することができる。
【００３４】
本発明の磁気ランダムアクセスメモリの第二の特徴は、ＴＭＲ素子のアレイ内に配置される同一機能を有する配線に関して、下段に位置する配線は、ＴＭＲ素子のアレイの近くに存在するトランジスタに接続され、上段に位置する配線は、ＴＭＲ素子のアレイから遠く離れたトランジスタに接続される点にある。このようなデバイス構造にすれば、１ロウ又は１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチによらず、ＴＭＲ素子のピッチを決定することができる。
【００３５】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図２は、図１のセルアレイ部のＸ方向（１カラム）に沿った断面、即ち、図１のＩＩ−ＩＩ線に沿う断面を示している。
【００３６】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００３７】
上部配線１１及び下部配線１２は、共に、Ｘ方向に延び、両配線１１，１２の間には、Ｘ方向に配置される複数のＴＭＲ素子１０が配置されている。上部配線１１の一端には、選択トランジスタ１４が接続される。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）１５などの周辺回路が接続される。
【００３８】
上部配線１１及び下部配線１２は、読み出し配線として機能する。即ち、データ読み出し時、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。
【００３９】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００４０】
ＴＭＲ素子１０の数は、下段から上段に向かって次第に多くなっている。本実施の形態では、１カラム内のＴＭＲ素子１０に関して、ＴＭＲ素子１０の数を、下段から上段に向かって次第に多くなるようにしている。
【００４１】
このようなアレイ構造にすることで、ＴＭＲ素子１０のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタを形成するための十分な領域を確保できる。
【００４２】
また、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｘ方向に延びる上部配線１１に関して、下段に位置する上部配線１１は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する上部配線１１は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００４３】
同様に、Ｘ方向に延びる下部配線１２に関しても、下段に位置する下部配線１２は、ＴＭＲ素子１０のアレイの近くに存在するセンスアンプ（トランジスタ）１５に接続され、上段に位置する下部配線１２は、ＴＭＲ素子１０のアレイから遠く離れたセンスアンプ（トランジスタ）１５に接続される。
【００４４】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００４５】
このように、本実施の形態では、ＴＭＲ素子１０の数は、ＴＭＲ素子１０のアレイの下段から上段に向かって次第に多くなり、さらに、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００４６】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００４７】
［第２実施の形態］
上述の第１実施の形態では、複数段に積み重ねられたＴＭＲ素子のアレイに関して、下段から上段に向かうにつれてＴＭＲ素子の数を増やしている。しかし、ＴＭＲ素子の抵抗、配線抵抗、配線容量などを考慮した場合、各段において、ＴＭＲ素子の数が異なると、読み出し／書き込み動作などに悪影響を与える場合がある。
【００４８】
そこで、本実施の形態では、このような点を考慮し、複数段に積み重ねられたＴＭＲ素子のアレイに関して、各段のＴＭＲ素子の数は、変えずに、一定とすることを前提とし、この前提条件の下で、ＴＭＲ素子のピッチの増大を防止し、ＴＭＲ素子の微細化や、高集積化などを図る技術を提案する。
【００４９】
図３は、本発明の第２実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図４は、図３のセルアレイ部のＸ方向（１カラム）に沿った断面、即ち、図３のＩＶ−ＩＶ線に沿う断面を示している。
【００５０】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００５１】
上部配線１１及び下部配線１２は、共に、Ｘ方向に延び、両配線１１，１２の間には、Ｘ方向に配置される複数のＴＭＲ素子１０が配置されている。上部配線１１の一端には、選択トランジスタ１４が接続される。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）１５などの周辺回路が接続される。
【００５２】
上部配線１１及び下部配線１２は、読み出し配線として機能する。即ち、データ読み出し時、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。
【００５３】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００５４】
ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｘ方向に延びる上部配線１１に関して、下段に位置する上部配線１１は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する上部配線１１は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００５５】
また、Ｘ方向に延びる下部配線１２に関しても、下段に位置する下部配線１２は、ＴＭＲ素子１０のアレイの近くに存在するセンスアンプ（トランジスタ）１５に接続され、上段に位置する下部配線１２は、ＴＭＲ素子１０のアレイから遠く離れたセンスアンプ（トランジスタ）１５に接続される。
【００５６】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００５７】
このように、本実施の形態では、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００５８】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００５９】
［第３実施の形態］
図５は、本発明の第３実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図６は、図５のセルアレイ部のＹ方向（１ロウ）に沿った断面、即ち、図５のＶＩ−ＶＩ線に沿う断面を示している。
【００６０】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００６１】
上部配線は、ＴＭＲ素子１０の自由層に接続され、下部配線は、ＴＭＲ素子の固定層に接続され、両配線は、共に、Ｘ方向に延びている。本実施の形態では、説明を簡略化するため、上部配線及び下部配線については、省略している。
【００６２】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００６３】
ＴＭＲ素子１０の数は、下段から上段に向かって次第に多くなっている。本実施の形態では、１ロウ内のＴＭＲ素子１０に関して、ＴＭＲ素子１０の数を、下段から上段に向かって次第に多くなるようにしている。
【００６４】
このようなアレイ構造にすることで、ＴＭＲ素子１０のアレイの直下にトランジスタを配置することができるため、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大しても、トランジスタを形成するための十分な領域を確保できる。
【００６５】
また、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｙ方向に延びる書き込み配線１３に関して、下段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００６６】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１ロウ内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００６７】
このように、本実施の形態では、ＴＭＲ素子１０の数は、ＴＭＲ素子１０のアレイの下段から上段に向かって次第に多くなり、さらに、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００６８】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００６９】
［第４実施の形態］
第４実施の形態では、第２実施の形態と同様の理由により、複数段に積み重ねられたＴＭＲ素子のアレイに関して、各段のトランジスタ数は、変えずに、一定とすることを前提とし、この前提条件の下で、ＴＭＲ素子のピッチの増大を防止し、ＴＭＲ素子の微細化や、高集積化などを図る技術を提案する。
【００７０】
図７は、本発明の第４実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。図８は、図７のセルアレイ部のＹ方向（１ロウ）に沿った断面、即ち、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面を示している。
【００７１】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、４段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００７２】
上部配線は、ＴＭＲ素子１０の自由層に接続され、下部配線は、ＴＭＲ素子の固定層に接続され、両配線は、共に、Ｘ方向に延びている。本実施の形態では、説明を簡略化するため、上部配線及び下部配線については、省略している。
【００７３】
書き込み配線１３は、ＴＭＲ素子１０のアレイの各段において、ＴＭＲ素子１０上に配置され、Ｙ方向に延びている。また、書き込み配線１３は、ＴＭＲ素子１０の自由層に近接して配置される。
【００７４】
ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線、例えば、Ｙ方向に延びる書き込み配線１３に関して、下段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイの近くに存在するトランジスタに接続され、上段に位置する書き込み配線１３は、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００７５】
このようなデバイス構造にすれば、ＴＭＲ素子１０の積み重ね段数が増大し、１カラム内の配線に接続されるトランジスタ数が増大した場合でも、それらのトランジスタは、アレイの近傍から遠くへ向かって一列に配置されることになるため、トランジスタのピッチに影響されずに、ＴＭＲ素子のピッチを決定することができる。
【００７６】
このように、本実施の形態では、ＴＭＲ素子１０のアレイ内に配置される同一機能を有する配線に関しては、上段の配線は、下段の配線に比べて、ＴＭＲ素子１０のアレイから遠く離れたトランジスタに接続される。
【００７７】
これにより、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【００７８】
［その他］
本発明は、ＴＭＲ素子が複数段に積み重ねられたセルアレイ構造を有する磁気ランダムアクセスメモリであれば、如何なる構造のものにも適用可能である。
【００７９】
上述の第１乃至第４実施の形態において、ＴＭＲ素子のアレイ内の配線に接続されるトランジスタは、ＭＯＳトランジスタが一般的であるが、バイポーラトランジスタやダイオードなどであってもよい。
【００８０】
また、上述の第１乃至第４実施の形態では、複数段に積み重ねられたＴＭＲ素子の各段に配置された配線を例に説明したが、例えば、上下のＴＭＲ素子で配線を共有化する場合などにおいては、同一機能を有する配線は、各段に配置されず、１段おきに配置される。このような場合でも、それら１段おきに配置された配線に関して、本発明を適用することができる。
【００８１】
【発明の効果】
以上、説明したように、本発明の磁気ランダムアクセスメモリによれば、ＴＭＲ素子が複数段に積み重ねられたアレイ構造において、ＴＭＲ素子の積み重ね段数が増加し、ＴＭＲ素子のアレイ内に配置される配線に接続されるトランジスタ数が多くなっても、そのトランジスタ数に左右されずに、ＴＭＲ素子のサイズやピッチを決定することができ、ＴＭＲ素子の微細化や、高集積化などを図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるメモリのアレイ部を示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】本発明の第２実施の形態に関わるメモリのアレイ部を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】本発明の第３実施の形態に関わるメモリのアレイ部を示す平面図。
【図６】図５のＶＩ−ＶＩ線に沿う断面図。
【図７】本発明の第４実施の形態に関わるメモリのアレイ部を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】従来のメモリのアレイ部を示す平面図。
【図１０】図９のＩＸ−ＩＸ線に沿う断面図。
【符号の説明】
１０ ：ＴＭＲ素子、
１１ ：上部配線、
１２ ：下部配線，
１３ ：書き込み配線、
１４ ：スイッチング素子、
１５ ：センスアンプ、
１６ ：ＴＭＲ素子のアレイ、
１７，１８，１９Ａ，１９Ｂ ：ＴＭＲ素子のアレイの端部のエリア。
Claims (3)
- 複数の第１ＴＭＲ素子を有する第１アレイと、前記第１アレイ上に配置され、複数の第２ＴＭＲ素子を有する第２アレイと、前記第１アレイ内に配置され、前記複数の第１ＴＭＲ素子に接続される第１配線と、前記第１配線の一端に接続される第１スイッチング素子と、前記第２アレイ内に配置され、前記複数の第２ＴＭＲ素子に接続され、前記第１配線と同一方向に延びる第２配線と、前記第２配線の一端に接続される第２スイッチング素子とを具備し、前記第２ＴＭＲ素子の数は、前記第１ＴＭＲ素子の数よりも多く、前記第１及び第２スイッチング素子は、前記第１及び第２配線が延びる方向に一列に配置され、前記第１スイッチング素子は、前記第２スイッチング素子よりも前記第１アレイの中心に近い位置に配置されることを特徴とする磁気ランダムアクセスメモリ。
- 複数の第１ＴＭＲ素子を有する第１アレイと、前記第１アレイ上に配置され、複数の第２ＴＭＲ素子を有する第２アレイと、前記第１アレイ内に配置され、前記複数の第１ＴＭＲ素子に接続される第１配線と、前記第１配線の一端に接続される第１センスアンプと、前記第２アレイ内に配置され、前記複数の第２ＴＭＲ素子に接続され、前記第１配線と同一方向に延びる第２配線と、前記第２配線の一端に接続される第２センスアンプとを具備し、前記第２ＴＭＲ素子の数は、前記第１ＴＭＲ素子の数よりも多く、前記第１及び第２センスアンプは、前記第１及び第２配線が延びる方向に一列に配置され、前記第１センスアンプは、前記第２センスアンプよりも前記第１アレイの中心に近い位置に配置されることを特徴とする磁気ランダムアクセスメモリ。
- 複数の第１ＴＭＲ素子を有する第１アレイと、前記第１アレイ上に配置され、複数の第２ＴＭＲ素子を有する第２アレイと、前記第１アレイ内に配置され、前記複数の第１ＴＭＲ素子の各々に対する書き込みに使用する第１書き込み線と、前記第１書き込み線の一端に接続される第１スイッチング素子と、前記第２アレイ内に配置され、前記複数の第２ＴＭＲ素子の各々に対する書き込みに使用し、前記第１書き込み線と同一方向に延びる第２書き込み線と、前記第２書き込み線の一端に接続される第２スイッチング素子とを具備し、前記第２ＴＭＲ素子の数は、前記第１ＴＭＲ素子の数よりも多く、前記第１及び第２スイッチング素子は、前記第１及び第２書き込み線が延びる方向に一列に配置され、前記第１スイッチング素子は、前記第２スイッチング素子よりも前記第１アレイの中心に近い位置に配置されることを特徴とする磁気ランダムアクセスメモリ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367753A JP3906067B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
| TW091133714A TWI241585B (en) | 2001-11-30 | 2002-11-19 | Magnetic random access memory |
| CNB021524564A CN1242411C (zh) | 2001-11-30 | 2002-11-28 | 磁性随机访问存储器 |
| US10/306,404 US6760250B2 (en) | 2001-11-30 | 2002-11-29 | Magnetic random access memory |
| KR10-2002-0075227A KR100509528B1 (ko) | 2001-11-30 | 2002-11-29 | 자기 랜덤 액세스 메모리 |
| US10/847,624 US6822896B2 (en) | 2001-11-30 | 2004-05-18 | Magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367753A JP3906067B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003168784A JP2003168784A (ja) | 2003-06-13 |
| JP2003168784A5 JP2003168784A5 (ja) | 2004-10-14 |
| JP3906067B2 true JP3906067B2 (ja) | 2007-04-18 |
Family
ID=19177456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367753A Expired - Fee Related JP3906067B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6760250B2 (ja) |
| JP (1) | JP3906067B2 (ja) |
| KR (1) | KR100509528B1 (ja) |
| CN (1) | CN1242411C (ja) |
| TW (1) | TWI241585B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294191A (ja) * | 2005-04-14 | 2006-10-26 | Toshiba Corp | 磁気ランダムアクセスメモリのデータ読み出し方法 |
| US8372661B2 (en) * | 2007-10-31 | 2013-02-12 | Magic Technologies, Inc. | High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same |
| US10622047B2 (en) * | 2018-03-23 | 2020-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer |
| US10522752B1 (en) | 2018-08-22 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic layer for magnetic random access memory (MRAM) by moment enhancement |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894447A (en) * | 1996-09-26 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a particular memory cell block structure |
| DE19853447A1 (de) | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
| DE10020128A1 (de) * | 2000-04-14 | 2001-10-18 | Infineon Technologies Ag | MRAM-Speicher |
| JP4149647B2 (ja) * | 2000-09-28 | 2008-09-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US6807086B2 (en) * | 2001-11-30 | 2004-10-19 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| JP3875568B2 (ja) * | 2002-02-05 | 2007-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4646485B2 (ja) * | 2002-06-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
-
2001
- 2001-11-30 JP JP2001367753A patent/JP3906067B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-19 TW TW091133714A patent/TWI241585B/zh not_active IP Right Cessation
- 2002-11-28 CN CNB021524564A patent/CN1242411C/zh not_active Expired - Fee Related
- 2002-11-29 US US10/306,404 patent/US6760250B2/en not_active Expired - Lifetime
- 2002-11-29 KR KR10-2002-0075227A patent/KR100509528B1/ko not_active IP Right Cessation
-
2004
- 2004-05-18 US US10/847,624 patent/US6822896B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1421865A (zh) | 2003-06-04 |
| TW200303018A (en) | 2003-08-16 |
| US20040208054A1 (en) | 2004-10-21 |
| KR20030044863A (ko) | 2003-06-09 |
| US6822896B2 (en) | 2004-11-23 |
| JP2003168784A (ja) | 2003-06-13 |
| KR100509528B1 (ko) | 2005-08-23 |
| CN1242411C (zh) | 2006-02-15 |
| US20030103378A1 (en) | 2003-06-05 |
| TWI241585B (en) | 2005-10-11 |
| US6760250B2 (en) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356477B1 (en) | Cross point memory array including shared devices for blocking sneak path currents | |
| US7405962B2 (en) | Magnetic random access memory | |
| KR100514958B1 (ko) | 안정된 데이터 판독 및 기록이 실행 가능한 박막 자성체기억 장치 | |
| KR101921756B1 (ko) | 반도체 장치 | |
| US6861752B2 (en) | Semiconductor device having wiring line with hole, and manufacturing method thereof | |
| JP3857658B2 (ja) | 磁気ランダムアクセスメモリ | |
| US6584011B2 (en) | Magnetic random access memory | |
| US6661689B2 (en) | Semiconductor memory device | |
| US6424563B2 (en) | MRAM memory cell | |
| US6882563B2 (en) | Magnetic memory device and method for manufacturing the same | |
| JP3906067B2 (ja) | 磁気ランダムアクセスメモリ | |
| US7142447B2 (en) | Nonvolatile memory device with variable resistance element | |
| JP3844117B2 (ja) | メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 | |
| JP4068337B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2004119897A (ja) | 半導体記憶装置 | |
| JP4091298B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP4080795B2 (ja) | 磁気メモリ装置 | |
| JP2008085349A (ja) | 磁気ランダムアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |